JP7192138B2 - メモリ装置内に保存されているデータを処理するための方法及び装置 - Google Patents
メモリ装置内に保存されているデータを処理するための方法及び装置 Download PDFInfo
- Publication number
- JP7192138B2 JP7192138B2 JP2021547676A JP2021547676A JP7192138B2 JP 7192138 B2 JP7192138 B2 JP 7192138B2 JP 2021547676 A JP2021547676 A JP 2021547676A JP 2021547676 A JP2021547676 A JP 2021547676A JP 7192138 B2 JP7192138 B2 JP 7192138B2
- Authority
- JP
- Japan
- Prior art keywords
- check
- area
- memory
- further preferred
- variable
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
- G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
- G06F3/0601—Interfaces specially adapted for storage systems
- G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
- G06F3/0614—Improving the reliability of storage systems
- G06F3/0619—Improving the reliability of storage systems in relation to data integrity, e.g. data losses, bit errors
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F21/00—Security arrangements for protecting computers, components thereof, programs or data against unauthorised activity
- G06F21/60—Protecting data
- G06F21/602—Providing cryptographic facilities or services
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F21/00—Security arrangements for protecting computers, components thereof, programs or data against unauthorised activity
- G06F21/60—Protecting data
- G06F21/64—Protecting data integrity, e.g. using checksums, certificates or signatures
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
- G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
- G06F3/0601—Interfaces specially adapted for storage systems
- G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
- G06F3/0638—Organizing or formatting or addressing of data
- G06F3/064—Management of blocks
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
- G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
- G06F3/0601—Interfaces specially adapted for storage systems
- G06F3/0668—Interfaces specially adapted for storage systems adopting a particular infrastructure
- G06F3/0671—In-line storage system
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
- G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
- G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
- G11C29/10—Test algorithms, e.g. memory scan [MScan] algorithms; Test patterns, e.g. checkerboard patterns
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
- G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
- G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
- G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
- G11C29/36—Data generation devices, e.g. data inverters
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
- G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
- G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
- G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
- G11C29/46—Test trigger logic
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
- G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
- G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
- G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
- G11C29/36—Data generation devices, e.g. data inverters
- G11C2029/3602—Pattern generator
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- Computer Security & Cryptography (AREA)
- Human Computer Interaction (AREA)
- General Health & Medical Sciences (AREA)
- Software Systems (AREA)
- Computer Hardware Design (AREA)
- Bioethics (AREA)
- Health & Medical Sciences (AREA)
- For Increasing The Reliability Of Semiconductor Memories (AREA)
- Techniques For Improving Reliability Of Storages (AREA)
- Storage Device Security (AREA)
- Memory System (AREA)
- Tests Of Electronic Circuits (AREA)
Description
本開示は、メモリ装置内に保存されているデータを処理するための方法に関する。
好ましい実施形態は、メモリ装置内に保存されているデータを処理するための方法であって、以下のステップ、即ち、メモリ装置のメモリ領域のうちの少なくとも1つの第1の部分領域を特徴付ける、ランダム又は擬似ランダムに依存して形成されたチェックパターンを特定することと、チェックパターンに依存して、少なくとも1つの第1の部分領域内に保存されているデータに関連するチェック変数を形成することと、を含む、方法に関する。さらなる好ましい実施形態においては、メモリ装置は、少なくとも1つの半導体メモリコンポーネントを有し、例えば、揮発性メモリ(例えば、メインメモリ、RAM、ランダムアクセスメモリ)、又は、不揮発性メモリ、例えばフラッシュメモリ(例えば、NORフラッシュ又はNANDフラッシュ)である。ランダム又は擬似ランダムに依存して形成されたチェックパターンにより、チェック変数を形成する基礎として使用されるべきメモリ領域を、例えば、所定のメモリ装置のために予測不能かつ個別に選択又は規定することが可能となる。チェック変数は、有利には、第1の部分領域のデータ内容を特徴付け、例えば、基準チェック変数との比較により、第1の部分領域のデータの変更、特に改竄を識別することを可能にする。
Claims (15)
- 自動車の制御装置のメモリ装置(100)内に保存されているデータを処理するための方法であって、
以下のステップ、即ち、
前記メモリ装置(100)のメモリ領域(110)のうちの少なくとも1つの第1の部分領域(110_1)を特徴付ける、ランダム又は擬似ランダムに依存して形成されたチェックパターン(PM)を特定すること(200)であって、前記第1の部分領域(110_1)は、a)先頭アドレス(SA1)及び終端アドレス(EA1)、及び/又は、b)先頭アドレス(SA1)及び前記第1の部分領域(110_1)の長さ、及び/又は、c)終端アドレスEA1及び前記第1の部分領域(110_1)の長さによって記述される、こと(200)と、
前記少なくとも1つの第1の部分領域(110_1)内に保存されているデータ(D)に依存して形成されるチェック変数(PG)を形成すること(202)と、
前記少なくとも1つの第1の部分領域(110_1)について、前記チェック変数(PG)を保存された基準チェック変数(RPG)と比較すること(205)であって、この際、前記チェック変数(PG)が、前記基準チェック変数(RPG)から相違している場合には、前記基準チェック変数(RPG)が形成された所属する前記第1の部分領域(110_1)のデータが、変更又は改竄されたと結論付ける、こと(205)と、
を含む方法。 - a)前記チェック変数(PG)を少なくとも一時的に保存すること(204)をさらに含む、
請求項1に記載の方法。 - 前記チェックパターン(PM)を特定すること(200)は、以下の要素、即ち、
a)前記チェックパターン(PM)を外部ユニット(400)から受信すること(200b)、
b)前記メモリ装置(100)及び/又はさらなるメモリ装置(304)から前記チェックパターン(PM)を読み取ること(200c)、
c)前記チェックパターン(PM)を、まだ完全なチェックパターンになっていないチェックパターンベースデータ(PMB)から導出すること(200d)
のうちの少なくとも1つを含む、
請求項1又は2に記載の方法。 - 前記チェックパターン(PM)を形成すること(200a)は、以下のステップ、即ち、
ランダム又は擬似ランダムな、好ましくは2進数の数列(ZF;ZF’)を用意すること(210)と、
前記数列(ZF)の少なくとも1つの第1の部分(ZF1)に依存して、前記少なくとも1つの第1の部分領域(110_1)を特定すること(212)と、
を含み、
特に、前記数列(ZF)の前記第1の部分(ZF1)に依存して、前記メモリ領域(110)内における前記第1の部分領域(110_1)の先頭アドレス(SA1)が形成される、
請求項3に記載の方法。 - 前記チェックパターン(PM)は、前記第1の部分領域(110_1)に加えて追加的に、少なくとも1つの第2の部分領域(110_2)、好ましくは複数のさらなる部分領域(110_3a,110_3b,110_3c,・・)を特徴付け、
好ましくは、前記第2の部分領域(110_2)、特に前記少なくとも1つのさらなる部分領域は、前記第1の部分領域(110_1)に直接的には隣接しておらず、及び/又は、前記第1の部分領域(110_1)との間に非消失の距離を有する、
請求項1から4までのいずれか1項に記載の方法。 - 以下の要素、即ち、
a)前記数列(ZF)の前記第1の部分(ZF1)とは異なる、前記数列(ZF)の第2の部分(ZF2)に依存して、前記第2の部分領域(110_2)を特定すること(214a)であって、特に、前記メモリ領域(110)内における前記第2の部分領域(110_2)の先頭アドレス(SA2)は、前記数列(ZF)の前記第2の部分(ZF2)に依存して形成される、こと(214a)、
b)特に、それぞれ前記数列(ZF)の前記第1の部分(ZF1)及び/又は前記第2の部分(ZF2)とは異なる、前記数列(ZF)のそれぞれの対応するさらなる部分に依存して、前記さらなる部分領域(110_3a,110_3b,110_3c,・・)を特定すること(214b)であって、特に、前記メモリ領域(110)内におけるそれぞれの前記さらなる部分領域の先頭アドレスは、前記数列(ZF)の対応する前記さらなる部分に依存して形成される、こと(214b)
のうちの少なくとも1つをさらに含む、
請求項4を引用する請求項5に記載の方法。 - a)総ての部分領域(110_1,110_2,110_3a,110_3b,110_3c,・・)が、同一の長さを有する、又は、
b)前記複数の部分領域(110_1,110_2,110_3a,110_3b,110_3c,・・)のうちの少なくともいくつかの部分領域が、それぞれ異なる長さを有する、
請求項5又は6のうちのいずれか1項に記載の方法。 - 少なくとも1つの部分領域(110_1,110_2,110_3a,110_3b,110_3c,・・)の長さ(ZF2’’,ZF4’’)は、前記数列(ZF)の少なくとも1つの部分(ZF2’,ZF4’)に依存して特定される、
請求項4、請求項4を引用する請求項5、請求項6、または、請求項4を引用する請求項7に記載の方法。 - 前記チェックパターン(PM)は、前記メモリ領域(110)を完全にはカバーしない、
請求項1から8までのいずれか1項に記載の方法。 - 前記チェック変数(PG)を形成すること(202)は、以下の要素、即ち、
a)特に前記少なくとも1つの第1の部分領域(110_1)内に保存されているデータ(D)に、ハッシュ関数、特に暗号学的なハッシュ関数を適用すること(220)、
b)前記少なくとも1つの第1の部分領域(110_1)内に保存されている前記データ(D)に依存して、チェックサムを形成すること(222)、
c)特に第1の秘密鍵と、前記少なくとも1つの第1の部分領域(110_1)内に保存されている前記データ(D)とに依存して、署名を形成すること(224)、
d)特に第2の秘密鍵と、前記少なくとも1つの第1の部分領域(110_1)内に保存されている前記データ(D)とに依存して、メッセージ認証コードを形成すること(226)
のうちの少なくとも1つを含む、
請求項1から9までのいずれか1項に記載の方法。 - 前記チェック変数(PG)を形成すること(202)は、以下のステップ、即ち、
前記少なくとも1つの第1の部分領域(110_1)内に保存されている前記データ(D)に依存して、好ましくは、複数の部分領域(110_1,110_2,110_3a)内に保存されているデータ(D)に依存して、1次チェック変数(PG1)を形成すること(228)と、
少なくとも前記1次チェック変数(PG1)に依存して、2次チェック変数(PG2)を形成すること(229)と、
を含む、
請求項1から10までのいずれか1項に記載の方法。 - 前記チェック変数(PG)を形成すること(202)は、以下のステップ、即ち、
前記メモリ装置(100)の前記メモリ領域(110)の、第1の個数の部分領域を選択すること(230)と、
前記メモリ装置(100)の前記メモリ領域(110)の、特に前記第1の個数とは異なる第2の個数の部分領域を選択すること(232)と、
前記メモリ領域(110)の前記第1の個数の部分領域のための1次チェック変数(PG1)を形成すること(234)と、
前記メモリ領域(110)の前記第2の個数の部分領域のための2次チェック変数(PG2)を形成すること(236)と、
を含む、
請求項1から11までのいずれか1項に記載の方法。 - メモリ装置(100)にアクセスするように構成された計算装置(302)の以下の動作段階、即ち、
a)スイッチオフ状態からの前記計算装置(302)の始動、
b)省エネルギ状態、特にサスペンド・トゥ・RAM状態からの前記計算装置(302)の始動、
c)再設定状態からの、即ち、リセット、特にソフトリセットからの前記計算装置(302)の始動、
d)通常動作
のうちの少なくとも1つの動作段階の前及び/又は後及び/又は最中における、
請求項1から12までのいずれか1項に記載の方法の使用。 - 自動車の制御装置のメモリ装置(100)内に保存されているデータを処理するための装置(300)であって、
以下のステップ、即ち、
前記メモリ装置(100)のメモリ領域(110)のうちの少なくとも1つの第1の部分領域(110_1)を特徴付ける、ランダム又は擬似ランダムに依存して形成されたチェックパターン(PM)を特定すること(200)であって、前記第1の部分領域(110_1)は、a)先頭アドレス(SA1)及び終端アドレス(EA1)、及び/又は、b)先頭アドレス(SA1)及び前記第1の部分領域(110_1)の長さ、及び/又は、c)終端アドレスEA1及び前記第1の部分領域(110_1)の長さによって記述される、ことと、
前記少なくとも1つの第1の部分領域(110_1)内に保存されているデータ(D)に依存して形成されるチェック変数(PG)を形成すること(202)と、
前記少なくとも1つの第1の部分領域(110_1)について、前記チェック変数(PG)を保存された基準チェック変数(RPG)と比較すること(205)であって、この際、前記チェック変数(PG)が、前記基準チェック変数(RPG)から相違している場合には、前記基準チェック変数(RPG)が形成された所属する前記第1の部分領域(110_1)のデータが、変更又は改竄されたと結論付ける、こと(205)と、
を実施するように構成されている装置(300)。 - 請求項1から13までのいずれか1項に記載の方法を実施するように構成されている、
請求項14に記載の装置(300)。
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE102019201922.6 | 2019-02-14 | ||
DE102019201922.6A DE102019201922A1 (de) | 2019-02-14 | 2019-02-14 | Verfahren und Vorrichtung zum Verarbeiten von in einer Speichereinrichtung gespeicherten Daten |
PCT/EP2020/052311 WO2020164921A1 (de) | 2019-02-14 | 2020-01-30 | Verfahren und vorrichtung zum verarbeiten von in einer speichereinrichtung gespeicherten daten |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2022520463A JP2022520463A (ja) | 2022-03-30 |
JP7192138B2 true JP7192138B2 (ja) | 2022-12-19 |
Family
ID=69411441
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2021547676A Active JP7192138B2 (ja) | 2019-02-14 | 2020-01-30 | メモリ装置内に保存されているデータを処理するための方法及び装置 |
Country Status (6)
Country | Link |
---|---|
US (1) | US11947807B2 (ja) |
EP (1) | EP3924807B1 (ja) |
JP (1) | JP7192138B2 (ja) |
CN (1) | CN113396384A (ja) |
DE (1) | DE102019201922A1 (ja) |
WO (1) | WO2020164921A1 (ja) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US11956369B2 (en) | 2020-08-13 | 2024-04-09 | Robert Bosch Gmbh | Accelerated verification of automotive software in vehicles |
CN112133357B (zh) * | 2020-09-30 | 2023-06-09 | 深圳市宏旺微电子有限公司 | 一种eMMC的测试方法及装置 |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2009098869A (ja) | 2007-10-16 | 2009-05-07 | Kyocera Mita Corp | 情報処理装置 |
US20130067245A1 (en) | 2011-09-13 | 2013-03-14 | Oded Horovitz | Software cryptoprocessor |
JP2017169147A (ja) | 2016-03-17 | 2017-09-21 | 株式会社東芝 | 検証装置、電子機器、プログラムおよび検証システム |
Family Cites Families (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH07320499A (ja) * | 1994-05-27 | 1995-12-08 | Canon Inc | メモリの試験装置およびメモリの試験方法 |
KR100295050B1 (ko) * | 1998-08-13 | 2001-08-07 | 윤종용 | 선형궤환쉬프트레지스터를사용한내장자기진단장치 |
CN105787214A (zh) * | 2016-04-05 | 2016-07-20 | 浪潮电子信息产业股份有限公司 | 一种验证模型的方法及装置 |
WO2018024658A1 (en) | 2016-08-03 | 2018-02-08 | Abb Schweiz Ag | Method for storing data blocks from client devices to a cloud storage system |
US20180375696A1 (en) | 2017-06-26 | 2018-12-27 | Qualcomm Incorporated | Apparatus and method for codeword-based scrambling of data |
-
2019
- 2019-02-14 DE DE102019201922.6A patent/DE102019201922A1/de active Pending
-
2020
- 2020-01-30 EP EP20703007.3A patent/EP3924807B1/de active Active
- 2020-01-30 JP JP2021547676A patent/JP7192138B2/ja active Active
- 2020-01-30 WO PCT/EP2020/052311 patent/WO2020164921A1/de unknown
- 2020-01-30 CN CN202080014206.3A patent/CN113396384A/zh active Pending
- 2020-01-30 US US17/311,227 patent/US11947807B2/en active Active
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2009098869A (ja) | 2007-10-16 | 2009-05-07 | Kyocera Mita Corp | 情報処理装置 |
US20130067245A1 (en) | 2011-09-13 | 2013-03-14 | Oded Horovitz | Software cryptoprocessor |
JP2014529262A (ja) | 2011-09-13 | 2014-10-30 | プライベートコア インコーポレイテッドPrivatecore, Inc. | ソフトウェアクリプトプロセッサ |
JP2017169147A (ja) | 2016-03-17 | 2017-09-21 | 株式会社東芝 | 検証装置、電子機器、プログラムおよび検証システム |
Also Published As
Publication number | Publication date |
---|---|
US11947807B2 (en) | 2024-04-02 |
US20220028472A1 (en) | 2022-01-27 |
EP3924807A1 (de) | 2021-12-22 |
DE102019201922A1 (de) | 2020-08-20 |
CN113396384A (zh) | 2021-09-14 |
JP2022520463A (ja) | 2022-03-30 |
WO2020164921A1 (de) | 2020-08-20 |
EP3924807B1 (de) | 2024-08-14 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP6515100B2 (ja) | 侵襲的なクローンアタックに抵抗するためのメモリベースpufのマスキング演算への回路遅延ベース物理的クローン化不能関数(puf)の適用 | |
US9887844B2 (en) | Method for safeguarding a system-on-a-chip | |
JP6077678B2 (ja) | 固定長データ構造の完全性を保護するための方法 | |
US9443107B2 (en) | Method for protecting the integrity of a group of memory elements using an aggregate authentication code | |
JP7192138B2 (ja) | メモリ装置内に保存されているデータを処理するための方法及び装置 | |
US7945790B2 (en) | Low-cost pseudo-random nonce value generation system and method | |
US20220286274A1 (en) | Local ledger block chain for secure updates | |
JP2017504267A (ja) | セキュアブート中のキー抽出 | |
US11397814B2 (en) | Local ledger block chain for secure electronic control unit updates | |
US20220209946A1 (en) | Key revocation for edge devices | |
CN109445705A (zh) | 固件认证方法及固态硬盘 | |
US20240086081A1 (en) | External memory data integrity validation | |
US11657165B2 (en) | Cryptography module and method for operating same | |
CN109586898A (zh) | 双系统通信密钥生成方法及计算机可读存储介质 | |
EP3214567A1 (en) | Secure external update of memory content for a certain system on chip | |
CN112269980A (zh) | 处理器架构 | |
CN109697351B (zh) | 一种可信度量系统及方法 | |
US8392714B2 (en) | Secure overlay manager protection | |
US10067770B2 (en) | Platform key hierarchy | |
JP7438924B2 (ja) | 情報処理装置、方法及びプログラム | |
JP7523677B2 (ja) | 電子装置のブート方法 | |
JP2023510122A (ja) | インタフェースを備える装置およびインタフェースを備える装置の動作方法 | |
CN116743458A (zh) | 认证管理方法、装置、电子设备及存储介质 | |
CN113254295A (zh) | 验证方法和系统 | |
CN116776333A (zh) | 用于执行计算单元的安全启动序列的方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20210813 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20220729 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20220816 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20221111 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20221129 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20221207 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 7192138 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |