JP7179706B2 - nitride semiconductor substrate - Google Patents
nitride semiconductor substrate Download PDFInfo
- Publication number
- JP7179706B2 JP7179706B2 JP2019170218A JP2019170218A JP7179706B2 JP 7179706 B2 JP7179706 B2 JP 7179706B2 JP 2019170218 A JP2019170218 A JP 2019170218A JP 2019170218 A JP2019170218 A JP 2019170218A JP 7179706 B2 JP7179706 B2 JP 7179706B2
- Authority
- JP
- Japan
- Prior art keywords
- layer
- initial
- initial layer
- carbon concentration
- nitride semiconductor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 239000000758 substrate Substances 0.000 title claims description 56
- 239000004065 semiconductor Substances 0.000 title claims description 42
- 150000004767 nitrides Chemical class 0.000 title claims description 38
- 239000010410 layer Substances 0.000 claims description 211
- 229910052799 carbon Inorganic materials 0.000 claims description 61
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 claims description 60
- 239000013078 crystal Substances 0.000 claims description 32
- 239000002356 single layer Substances 0.000 claims description 11
- PMHQVHHXPFUNSP-UHFFFAOYSA-M copper(1+);methylsulfanylmethane;bromide Chemical compound Br[Cu].CSC PMHQVHHXPFUNSP-UHFFFAOYSA-M 0.000 description 17
- 239000012535 impurity Substances 0.000 description 17
- 239000000203 mixture Substances 0.000 description 12
- 238000000034 method Methods 0.000 description 10
- 229910002601 GaN Inorganic materials 0.000 description 9
- JMASRVWKEDWRBT-UHFFFAOYSA-N Gallium nitride Chemical compound [Ga]#N JMASRVWKEDWRBT-UHFFFAOYSA-N 0.000 description 9
- JLTRXTDYQLMHGR-UHFFFAOYSA-N trimethylaluminium Chemical compound C[Al](C)C JLTRXTDYQLMHGR-UHFFFAOYSA-N 0.000 description 7
- 230000000052 comparative effect Effects 0.000 description 6
- 238000004519 manufacturing process Methods 0.000 description 6
- 229910052710 silicon Inorganic materials 0.000 description 6
- XCZXGTMEAKBVPV-UHFFFAOYSA-N trimethylgallium Chemical compound C[Ga](C)C XCZXGTMEAKBVPV-UHFFFAOYSA-N 0.000 description 6
- 230000015556 catabolic process Effects 0.000 description 5
- 230000000694 effects Effects 0.000 description 5
- 238000011156 evaluation Methods 0.000 description 5
- 239000007789 gas Substances 0.000 description 5
- QGZKDVFQNNGYKY-UHFFFAOYSA-N Ammonia Chemical compound N QGZKDVFQNNGYKY-UHFFFAOYSA-N 0.000 description 4
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 4
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 4
- 230000015572 biosynthetic process Effects 0.000 description 4
- 150000001875 compounds Chemical class 0.000 description 4
- 239000010703 silicon Substances 0.000 description 4
- 238000005229 chemical vapour deposition Methods 0.000 description 3
- 238000000151 deposition Methods 0.000 description 3
- 229910052733 gallium Inorganic materials 0.000 description 3
- 239000002994 raw material Substances 0.000 description 3
- 229910021529 ammonia Inorganic materials 0.000 description 2
- 230000003247 decreasing effect Effects 0.000 description 2
- 230000008021 deposition Effects 0.000 description 2
- 238000001312 dry etching Methods 0.000 description 2
- 238000001741 metal-organic molecular beam epitaxy Methods 0.000 description 2
- 229910052757 nitrogen Inorganic materials 0.000 description 2
- 238000001004 secondary ion mass spectrometry Methods 0.000 description 2
- RGGPNXQUMRMPRA-UHFFFAOYSA-N triethylgallium Chemical compound CC[Ga](CC)CC RGGPNXQUMRMPRA-UHFFFAOYSA-N 0.000 description 2
- -1 (TEAl) Chemical compound 0.000 description 1
- PIGFYZPCRLYGLF-UHFFFAOYSA-N Aluminum nitride Chemical compound [Al]#N PIGFYZPCRLYGLF-UHFFFAOYSA-N 0.000 description 1
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 1
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 description 1
- 238000002441 X-ray diffraction Methods 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- RNQKDQAVIXDKAG-UHFFFAOYSA-N aluminum gallium Chemical compound [Al].[Ga] RNQKDQAVIXDKAG-UHFFFAOYSA-N 0.000 description 1
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 1
- 229910052796 boron Inorganic materials 0.000 description 1
- 229910052795 boron group element Inorganic materials 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 239000001257 hydrogen Substances 0.000 description 1
- 229910052739 hydrogen Inorganic materials 0.000 description 1
- 229910052738 indium Inorganic materials 0.000 description 1
- APFVFJFRJDLVQX-UHFFFAOYSA-N indium atom Chemical compound [In] APFVFJFRJDLVQX-UHFFFAOYSA-N 0.000 description 1
- 229910052751 metal Inorganic materials 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 238000001451 molecular beam epitaxy Methods 0.000 description 1
- 230000006911 nucleation Effects 0.000 description 1
- 238000010899 nucleation Methods 0.000 description 1
- 239000001301 oxygen Substances 0.000 description 1
- 229910052760 oxygen Inorganic materials 0.000 description 1
- 238000002161 passivation Methods 0.000 description 1
- 230000000704 physical effect Effects 0.000 description 1
- 238000005268 plasma chemical vapour deposition Methods 0.000 description 1
- 238000000623 plasma-assisted chemical vapour deposition Methods 0.000 description 1
- 229910052696 pnictogen Inorganic materials 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
- 230000008719 thickening Effects 0.000 description 1
- 238000007740 vapor deposition Methods 0.000 description 1
- 239000012808 vapor phase Substances 0.000 description 1
Images
Landscapes
- Junction Field-Effect Transistors (AREA)
- Recrystallisation Techniques (AREA)
Description
本発明は、高速および高耐圧素子等に用いられる窒化物半導体基板に関し、詳しくは、シリコン（Ｓｉ）からなる異種基板上に窒化ガリウム（ＧａＮ）を積層させて構成された窒化物半導体基板に関する。 TECHNICAL FIELD The present invention relates to a nitride semiconductor substrate used for high-speed and high-voltage devices, and more particularly to a nitride semiconductor substrate configured by stacking gallium nitride (GaN) on a heterogeneous substrate made of silicon (Si).
ＧａＮをＳｉ単結晶基板上に積層させた窒化物半導体基板は、通常は有機気相成長（ＭＯＣＶＤ）法で製造される。その際、Ｓｉ単結晶上に窒化アルミニウム（ＡｌＮ）層と窒化アルミニウムガリウム（ＡｌＧａＮ）層からなる初期層を形成する技術が公知である。 A nitride semiconductor substrate in which GaN is laminated on a Si single crystal substrate is usually manufactured by an organic chemical vapor deposition (MOCVD) method. At that time, a technique of forming an initial layer consisting of an aluminum nitride (AlN) layer and an aluminum gallium nitride (AlGaN) layer on the Si single crystal is known.
特許文献１には、化合物半導体の結晶性を良好に保ち、電流コラプスの発生を抑制するも、オフリーク電流を抑えて高い耐圧を実現する、信頼性の高い化合物半導体装置として、Ｓｉ基板上に、ＡｌＮを材料とする第１のバッファー層と、第１のバッファー層の上方に形成されたＡｌＧａＮを材料とする第２のバッファー層とを有する化合物半導体積層構造を含み、第２のバッファー層が、その下面から上面に向かうほど高濃度に炭素を含有する化合物半導体装置の開示がある。 Patent Document 1 describes a highly reliable compound semiconductor device that maintains good crystallinity of a compound semiconductor, suppresses the occurrence of current collapse, suppresses off-leak current, and realizes a high withstand voltage. A compound semiconductor multilayer structure having a first buffer layer made of AlN and a second buffer layer made of AlGaN formed above the first buffer layer, the second buffer layer comprising: There is disclosed a compound semiconductor device containing carbon at a higher concentration from the lower surface to the upper surface.
特許文献２には、１３族窒化物半導体基板の作製例として、まず、下地基板１として直径６インチ、主面の面方位が（１１１）、ホウ素ドープで比抵抗０．００４Ωｃｍのシリコン単結晶基板をＭＯＣＶＤ装置内にセットし、原料ガスとしてトリメチルアルミニウム（ＴＭＡ）、アンモニア（ＮＨ3）を用い、炭素濃度１×１０18ａｔｏｍｓ／ｃｍ3、厚さ１００ｎｍのＡｌＮ単結晶層を１０００℃で気相成長させ、以降の１３族窒化物半導体層の形成は全て、成長温度の基準を１０００℃とし、これに１～１５℃の範囲で微調整を加えることで、前記ＡｌＮ単結晶層上に、原料ガスとしてトリメチルガリウム（ＴＭＧ）、ＴＭＡ、ＮＨ3を用い、炭素濃度５×１０19ａｔｏｍｓ／ｃｍ3、厚さ３００ｎｍのＡｌx Ｇａ1-xＮ単結晶層（ｘ＝０．１）を気相成長させ、初期核形成層２を形成した、との記載がある。 In Patent Document 2, as an example of manufacturing a group 13 nitride semiconductor substrate, first, as an underlying substrate 1, a silicon single crystal substrate having a diameter of 6 inches, a (111) plane orientation of the main surface, and a specific resistance of 0.004 Ωcm is doped with boron. was set in an MOCVD apparatus, and using trimethylaluminum (TMA) and ammonia (NH 3 ) as source gases, an AlN single crystal layer with a carbon concentration of 1×10 18 atoms/cm 3 and a thickness of 100 nm was vapor-phased at 1000°C. In all the subsequent formation of the group 13 nitride semiconductor layer, the growth temperature is set to 1000 ° C., and fine adjustment is made in the range of 1 to 15 ° C., so that the raw material is grown on the AlN single crystal layer. Using trimethylgallium (TMG), TMA, and NH 3 as gases, an Al x Ga 1-x N single crystal layer (x=0.1) having a carbon concentration of 5×10 19 atoms/cm 3 and a thickness of 300 nm was formed in the vapor phase. There is a description that the initial nucleation layer 2 was formed by growing.
Ｓｉ単結晶基板上に最初に形成されるＡｌＮ層は、高温で成膜するほど、良質な結晶品質（高い結晶性、良好な表面の平坦性）が得られる反面、Ｓｉのエッチング速度も高くなる。そのため、通常、ＡｌＮの成膜温度は制限されることから、ＡｌＮ層表面の平坦性が十分確保されているとは言い難い。この平坦性が悪いと、応力制御で適用される（Ａｌ）ＧａＮとＡｌＮの超格子構造が乱れて、応力制御が効かなくなるという問題が生じる。 The AlN layer, which is first formed on the Si single crystal substrate, is formed at a higher temperature to obtain better crystal quality (high crystallinity, good surface flatness), but the etching rate of Si also increases. . Therefore, since the temperature for forming the AlN film is usually limited, it is difficult to say that the flatness of the surface of the AlN layer is sufficiently ensured. If this flatness is poor, the superlattice structure of (Al)GaN and AlN applied for stress control is disturbed, and stress control becomes ineffective.
そこで、ＡｌＮ層の荒れた表面を平坦化するために、その上にＡｌＧａＮ層を形成するのが一般的である。このＡｌＧａＮ層には、膜の平坦化のみならず、横型電子デバイスで使用されることを鑑みると、高抵抗であることも要求される。 Therefore, in order to planarize the rough surface of the AlN layer, it is common to form an AlGaN layer thereon. This AlGaN layer is required not only to be planarized but also to have a high resistance in view of its use in lateral electronic devices.
ＡｌＮは、その禁制帯幅がＧａＮに比べて大きく非常に高抵抗である。しかし、ＡｌＧａＮ層にはＧａＮ成分が混入しているため、ＡｌＮと比べると幾分その禁制帯幅は小さくなり、抵抗は低下する。また、このＡｌＧａＮ層は、Ｓｉ単結晶基板に近い層でもあるため、その結晶中に転位が多く、その転位が抵抗を下げている。 AlN has a larger bandgap than GaN and a very high resistance. However, since the AlGaN layer contains a GaN component, its bandgap is somewhat smaller than that of AlN, and the resistance is lowered. Moreover, since this AlGaN layer is also a layer close to the Si single crystal substrate, there are many dislocations in the crystal, and the dislocations lower the resistance.
上記のような問題に対して、炭素などの電子を補償できる不純物をドーピングして抵抗を上げる方法が適用される。しかしながら、高濃度の炭素をドーピングすると結晶品質の低下を招く。そこで、ＡｌＧａＮ層は適度なＡｌ組成にして、禁制帯幅を大きくし、高濃度の炭素をドーピングする必要がない状態にする必要がある。 To address the above problems, a method of doping impurities such as carbon that can compensate for electrons to increase the resistance is applied. However, high-concentration carbon doping leads to deterioration of crystal quality. Therefore, the AlGaN layer must have an appropriate Al composition to increase the bandgap and eliminate the need for high-concentration carbon doping.
しかしながら、このＡｌＧａＮ層のＡｌ組成と炭素濃度の関係については、技術的に確立されていたとは言い難い。例えば、特許文献１では、ＡｌxＧａ1-xＮは、２００ｎｍ程度の厚みで、０．８≦ｘ≦０．９程度（例えば、ｘ＝０．９程度）で、Ｃ濃度が５×１０17／ｃｍ3～３×１０18／ｃｍ3程度（例えば、１×１０18／ｃｍ3程度）である。しかしながら、このＡｌＧａＮ層では、Ｓｉ単結晶基板へのリーク電流を十分低減できていない。 However, it is difficult to say that the relationship between the Al composition and the carbon concentration of this AlGaN layer has been technically established. For example, in Patent Document 1, Al x Ga 1-x N has a thickness of about 200 nm, a range of about 0.8≦x≦0.9 (for example, about x=0.9), and a C concentration of 5×10 It is about 17 /cm 3 to 3×10 18 /cm 3 (for example, about 1×10 18 /cm 3 ). However, this AlGaN layer cannot sufficiently reduce the leakage current to the Si single crystal substrate.
また、特許文献２では、炭素濃度５×１０19ａｔｏｍｓ／ｃｍ3、厚さ３００ｎｍのＡｌxＧａ1-xＮ単結晶層（ｘ＝０．１）を用いているが、この場合は、逆に、炭素濃度が高すぎて、ＡｌＧａＮ層の結晶性が十分確保されているとは言い難い。 Further, in Patent Document 2, an Al x Ga 1-x N single crystal layer (x=0.1) having a carbon concentration of 5×10 19 atoms/cm 3 and a thickness of 300 nm is used. Moreover, the carbon concentration is too high, and it is difficult to say that the crystallinity of the AlGaN layer is sufficiently secured.
本発明は、上記に鑑み、特に、ＧａＮをＳｉ単結晶基板上に積層させた窒化物半導体基板において、初期ＡｌＧａＮ層の成膜条件を適宜調整し、Ａｌ組成および不純物炭素濃度をある一定範囲内にすることで、横型デバイスとして利用した時に縦方向のリークが抑制された結晶性の高い窒化物半導体基板を提供することを目的とする。 In view of the above, the present invention provides a nitride semiconductor substrate in which GaN is laminated on a Si single crystal substrate, in particular, by appropriately adjusting the deposition conditions of the initial AlGaN layer so that the Al composition and impurity carbon concentration are within a certain range. An object of the present invention is to provide a highly crystalline nitride semiconductor substrate in which leakage in the vertical direction is suppressed when used as a lateral device.
本発明の窒化物半導体基板は、Ｓｉ単結晶基板上に、いずれも窒化物半導体からなるバッファー層および動作層が順次積層された窒化物半導体基板であって、前記バッファー層は、前記Ｓｉ単結晶基板に接して形成された単層の第一初期層と、前記第一初期層上に形成された単層の第二初期層とを含み、前記第一初期層はＡｌＮで形成され、前記第二初期層はＡｌzＧａ1-zＮ（０．１２≦ ｚ≦０．６５）で形成され、かつ、Ｘ軸をｚ×１００とし、Ｙ軸を前記第二初期層中の炭素濃度としたＸ－Ｙグラフにおいて、Ｘが１２以上６５以下であり、Ｙが、Ｙ＝１Ｅ＋１７×ｅｘｐ（－０．０５×Ｘ）と、Ｙ＝１Ｅ＋２１×ｅｘｐ（－０．０５×Ｘ）の間の範囲内であり、前記バッファー層が、さらに、第二初期層に接して形成された層を含み、前記第二初期層に接して形成された層がＡｌ ｃ１ Ｇａ １－ｃ１ Ｎで形成され、かつ、Ｘ軸をｃ１×１００とし、Ｙ軸を前記第二初期層に接して形成された層中の炭素濃度としたＸ－Ｙグラフにおいて、Ｘが０以上２０以下、Ｙが、Ｙ＝８Ｅ＋１８×ｅｘｐ（－０．０３×Ｘ）と、Ｙ＝４Ｅ＋２０×ｅｘｐ（－０．０３×Ｘ）の間の範囲内であり、前記第二初期層に接して形成された層の炭素濃度が、前記第二初期層の炭素濃度より低いことを特徴とする。 A nitride semiconductor substrate of the present invention is a nitride semiconductor substrate in which a buffer layer and an operation layer both made of a nitride semiconductor are sequentially laminated on a Si single crystal substrate, wherein the buffer layer is the Si single crystal. a single-layer first initial layer formed in contact with a substrate; and a single-layer second initial layer formed on the first initial layer, wherein the first initial layer is formed of AlN; The second initial layer is formed of Al z Ga 1-z N (0.12 ≤ z ≤ 0.65), and the X axis is z × 100, and the Y axis is the carbon concentration in the second initial layer. In the XY graph, X is 12 or more and 65 or less, and Y is a range between Y = 1E + 17 x exp (-0.05 x X) and Y = 1E + 21 x exp (-0.05 x X) wherein the buffer layer further comprises a layer formed in contact with the second initial layer, the layer formed in contact with the second initial layer being Al c1 Ga 1-c1 N; In addition, in an XY graph in which the X axis is c1×100 and the Y axis is the carbon concentration in the layer formed in contact with the second initial layer, X is 0 or more and 20 or less, and Y is Y=8E+18. x exp (-0.03 x X) and Y = 4E + 20 x exp (-0.03 x X), and the carbon concentration of the layer formed in contact with the second initial layer is The carbon concentration is lower than that of the second initial layer .
かかる構成を有することで、特に、ＧａＮをＳｉ単結晶基板上に積層させた窒化物半導体基板において、横型デバイスとして利用した時に縦方向のリークが抑制される。 With such a configuration, particularly in a nitride semiconductor substrate in which GaN is laminated on a Si single crystal substrate, vertical leakage is suppressed when used as a lateral device.
本発明によれば、ＩＩＩ族窒化物半導体膜を横型デバイス用に適応する場合、第二初期層の成膜条件を適宜調整して、Ａｌ組成および不純物炭素濃度をある一定範囲内にすることで、横型デバイスとして利用した時に縦方向のリークが抑制でき、より耐圧特性に優れたものとなる。そして、第二初期層の結晶性が高いので、その上に形成される窒化物半導体層も高品質なものとなる。 According to the present invention, when a group III nitride semiconductor film is applied to a lateral device, the film formation conditions of the second initial layer are appropriately adjusted so that the Al composition and impurity carbon concentration are within a certain range. When used as a horizontal device, vertical leakage can be suppressed, resulting in more excellent withstand voltage characteristics. Further, since the crystallinity of the second initial layer is high, the nitride semiconductor layer formed thereon is also of high quality.
以下、図面も用いながら、本発明の窒化物半導体基板について詳細に説明する。前記窒化物半導体基板は、Ｓｉ単結晶基板上に、いずれも窒化物半導体からなるバッファー層および動作層が順次積層された基板であって、前記バッファー層は、前記Ｓｉ単結晶基板に接して形成された単層の第一初期層と、前記第一初期層上に形成された単層の第二初期層を含み、前記第一初期層はＡｌＮで形成され、前記第二初期層はＡｌzＧａ1-zＮ（０．１２≦ｚ≦０．６５）で形成され、かつ、Ｘ軸をｚ×１００とし、Ｙ軸を前記第二初期層中の炭素濃度としたＸ－Ｙグラフにおいて、Ｘが１２以上６５以下であり、Ｙが、Ｙ＝１Ｅ＋１７×ｅｘｐ（－０．０５×Ｘ）と、Ｙ＝１Ｅ＋２１×ｅｘｐ（－０．０５×Ｘ）の間の範囲内である。 Hereinafter, the nitride semiconductor substrate of the present invention will be described in detail with reference to the drawings. The nitride semiconductor substrate is a substrate in which a buffer layer and an operation layer both made of a nitride semiconductor are sequentially laminated on a Si single crystal substrate, and the buffer layer is formed in contact with the Si single crystal substrate. and a second initial layer of a single layer formed on the first initial layer, the first initial layer being formed of AlN, and the second initial layer being Al z In an XY graph formed of Ga 1-z N (0.12 ≤ z ≤ 0.65), where the X axis is z × 100 and the Y axis is the carbon concentration in the second initial layer, X is 12 or more and 65 or less, and Y is within a range between Y=1E+17×exp (−0.05×X) and Y=1E+21×exp (−0.05×X).
図１は、本発明の窒化物半導体基板の一態様を示す断面概略図である。ここでは、ＨＥＭＴ構造を用いて説明する。すなわち、窒化物半導体基板Ｗとして、下地基板Ｓの一主面上に、バッファー層Ｂが積層され、その上に、動作層Ｇが形成されている。 FIG. 1 is a schematic cross-sectional view showing one mode of the nitride semiconductor substrate of the present invention. Here, the HEMT structure will be used for explanation. That is, as a nitride semiconductor substrate W, a buffer layer B is laminated on one main surface of a base substrate S, and an operating layer G is formed thereon.
ここで、本発明で示す概略図は、説明のために形状を模式的に簡素化かつ強調したものであり、細部の形状、寸法、および比率は実際と異なる。また、同一の構成については符号を省略し、さらに、説明に不要なその他の構成は記載していない。 Here, the schematic diagrams shown in the present invention are schematic simplifications and exaggerated shapes for the sake of explanation, and the shapes, dimensions, and proportions of the details are different from the actual ones. Reference numerals are omitted for the same configurations, and other configurations unnecessary for explanation are not described.
本発明においては、下地基板Ｓは、Ｓｉ単結晶である。異種基板上に最初に形成される層は、当然、異種基板の素性を十分考慮して選択、設計されるので、下地基板Ｓのその他の物性値は、特に限定されるものではない。 In the present invention, the base substrate S is Si single crystal. The layer first formed on the foreign substrate is naturally selected and designed in full consideration of the features of the foreign substrate, so other physical properties of the base substrate S are not particularly limited.
例えば、Ｓｉ単結晶に含まれる不純物の種類やその濃度、炭素濃度、窒素濃度、酸素濃度、欠陥密度、およびＳｉ単結晶の製造方法は、要求される仕様に応じて任意に選択できる。また、窒化物半導体層が形成される面には、－４°～４°の範囲でオフ角を有していてもよい。 For example, the types and concentrations of impurities contained in the Si single crystal, carbon concentration, nitrogen concentration, oxygen concentration, defect density, and the method of manufacturing the Si single crystal can be arbitrarily selected according to the required specifications. Further, the surface on which the nitride semiconductor layer is formed may have an off angle in the range of -4° to 4°.
バッファー層Ｂは、窒化物半導体層が複数積層された構造であり、用途や目的に応じて、その構造は公知の手法により形成することができる。例えば、特許文献２に記載されるような、最初に適切な初期層を形成した後、組成や不純物濃度が互いに異なる窒化物半導体層を一層以上積層するものが好適といえる。 The buffer layer B has a structure in which a plurality of nitride semiconductor layers are laminated, and the structure can be formed by a known method depending on the application and purpose. For example, as described in Patent Document 2, after forming an appropriate initial layer, one or more layers of nitride semiconductor layers having different compositions and impurity concentrations are preferably stacked.
ここで、窒化物半導体としては、Ｇａ、Ａｌ、インジウム（Ｉｎ）等の１３族元素と、窒素等の１５族元素との組み合わせが例示される。
Examples of nitride semiconductors include combinations of Group 13 elements such as Ga, Al, and indium (In) and
動作層Ｇは、デバイスとして機能する層、およびこの層の上に付帯する各種の層を総称したものである。図１に示すＨＥＭＴでは、電子走行層１０１および電子供給層１０２が動作層Ｇに相当する。さらに、その上にＧａＮ等からなるキャップ層を備えてもよい。
The operating layer G is a general term for a layer functioning as a device and various layers attached on this layer. In the HEMT shown in FIG. 1, the
窒化物半導体基板Ｗは、用途に特段の制限はないが、高周波化、高耐圧化が可能なパワーデバイス用として特に好適といえる。 The use of the nitride semiconductor substrate W is not particularly limited, but it can be said that it is particularly suitable for power devices capable of achieving high frequency and high withstand voltage.
本発明では、バッファー層Ｂは、Ｓｉ単結晶基板に接して形成された単層の第一初期層と、第一初期層上に形成された単層の第二初期層を含む。すなわち、下地基板Ｓの直上に、単層の第一初期層１１と単層の第二初期層１２がこの順で積層される。
In the present invention, the buffer layer B includes a single-layer first initial layer formed in contact with the Si single crystal substrate and a single-layer second initial layer formed on the first initial layer. That is, immediately above the base substrate S, the single-layer first
第一初期層１１はＡｌＮで形成される。本発明における第一初期層１１は、公知の技術にあるような役割、すなわち、ＳｉとＧａが直接反応するのを防ぐ役割を有する。なお、第一初期層１１は、Ｓｉ単結晶直上の層としての機能を最低限有していればよく、Ａｌ比１００％であるＡｌＮだけでなく、Ａｌ比１００％を２～３％下回るＡｌＧａＮで形成されていても構わない。
The first
上記同様の理由で、第一初期層１１は厳密な単一層であることまでは要求されず、多少の組成傾斜を含むことも許容される。また、本発明の効果を損なわない範囲内で、ＭＯＣＶＤ法で連続して層を形成するときに不可避的に混入する各種元素（Ｓｉ、Ｇａ、Ｃ等）が存在していてもよい。
For the same reason as described above, the first
第一初期層１１の層厚は、特に限定されないが、概ね４０～１５０ｎｍ、好ましくは８０～１２０ｎｍの範囲である。
The layer thickness of the first
そして、第二初期層１２はＡｌzＧａ1-zＮ（０．１２≦ｚ≦０．６５）で形成される。この層の目的は、第一初期層１１の荒れた表面を平坦化することにある。第一初期層１１および第二初期層１２を形成することで、転位密度の低減等による結晶性の向上と、厚膜化に伴う反りを抑制するという効果が得られる。
The second
第二初期層１２のＡｌ比ｚが０．６５よりも大きいと、第二初期層１２の良好な表面平坦性が確保し難くなる。一方、ｚが０．１２を下回ると、第一初期層１１との格子定数差が拡大しすぎて、転位多発やクラック発生を引き起こす懸念がある。
If the Al ratio z of the second
第二初期層１２の層厚も特に限定されないが、概ね５０～４５０ｎｍ、好ましくは２００～３５０ｎｍの範囲である。
The layer thickness of the second
第二初期層１２も、第一初期層１１と同様に、厳密な単一層であることまでは要求されず、多少の組成傾斜を含むことは許容される。
Similarly to the first
そして、第二初期層１２では、Ｘ軸をｚ×１００とし、Ｙ軸を前記第二初期層中の炭素濃度としたＸ－Ｙグラフにおいて、Ｘは１２以上６５以下であり、Ｙは、Ｙ＝１Ｅ＋１７×ｅｘｐ（－０．０５×Ｘ）と、Ｙ＝１Ｅ＋２１×ｅｘｐ（－０．０５×Ｘ）の間の範囲内となる。
In the second
図２は、本発明の窒化物半導体基板Ｗにおいて、第二初期層１２中のＡｌ組成および不純物炭素濃度の関係を示すグラフである。第二初期層１２中のＡｌzＧａ1-zＮ（０．１２≦ｚ≦０．６５）におけるｚと、炭素濃度との関係が、Ｘ＝１２、Ｘ＝６５、Ｙ＝１Ｅ＋１７×ｅｘｐ（－０．０５×Ｘ）、およびＹ＝１Ｅ+２１×ｅｘｐ（－０．０５×Ｘ）で囲まれた領域内にあるときに、本発明の格別な効果が得られる。
FIG. 2 is a graph showing the relationship between the Al composition and impurity carbon concentration in the second
本発明では、第二初期層１２を適度なＡｌ組成にして禁制帯幅を大きくし、高濃度の炭素をドーピングしないのが最適であるという根拠のもと、Ａｌ比と炭素濃度との関係を明らかにしている。この関係が前記した範囲内であると、第二初期層１２は、結晶性と高抵抗とが両立したものとなる。
In the present invention, the relationship between the Al ratio and the carbon concentration is determined based on the fact that it is optimal to make the second
このような炭素濃度は、例えば、有機金属気相成長法（ＭＯＣＶＤ）において、公知の技術である、成長温度または成長圧力の調整により、所望の値とすることができる。また、Ａｌ比ｚも、原料ガスの流量、供給時間で調整できる。 Such a carbon concentration can be set to a desired value by adjusting the growth temperature or growth pressure, which is a well-known technique in metal organic chemical vapor deposition (MOCVD), for example. Also, the Al ratio z can be adjusted by the flow rate and supply time of the source gas.
以下、本発明における、さらに好ましい態様について説明する。さらに、第二初期層１２中のＡｌ比ｚと、炭素濃度との関係は、Ｘ－Ｙグラフにおいて、Ｘが２６以上４５以下で、Ｙが、Ｙ＝７Ｅ＋１７×ｅｘｐ（－０．０５×Ｘ）と、Ｙ＝１Ｅ＋１９×ｅｘｐ（－０．０５×Ｘ）の間の範囲内にあることがより好ましい。前記範囲は、炭素濃度がより低く抑えられている領域であるので、結晶品質を重視する設計であるといえる。
Further preferred embodiments of the present invention will be described below. Furthermore, the relationship between the Al ratio z in the second
なお、第二初期層１２を形成するに当たり、形成初期はＡｌ比ｚを高く、層を成長させるに従い、Ａｌ比ｚを小さくすると、層の前半領域は結晶性を重視し、後半領域は耐圧を重視した設計になり、第二初期層１２の層厚をむやみに大きくしなくても、本発明の効果をより効率的に得ることができ、さらに好ましい。
In forming the second
バッファー層Ｂは、第一初期層１１および第二初期層１２に加えて、多層バッファー層ｍを有していてもよい。多層バッファー層ｍの一例は、厚さ１５～５０ｎｍのＡｌcＧａ1-cＮ（０≦ｃ≦０．８）単結晶層と、厚さ３～１０ｎｍのＡｌＮ層とが交互に繰り返し積層され、全体の層厚が５００～２０００ｎｍ程度である多層構造である。このような多層バッファー層ｍをさらに備えることで、バッファー層Ｂにおける応力緩和効果を効果的に発揮させることができる。
The buffer layer B may have a multilayer buffer layer m in addition to the first
動作層Ｇは、電子走行層１０１および電子供給層１０２からなる積層構造である。動作層Ｇの上には、デバイス作製時の目的や用途に応じて、キャップ層やパッシベーション層等の他の層を有してもよい。電子走行層１０１および電子供給層１０２の層厚は、公知の値である。
The operating layer G has a laminated structure composed of an
本発明の窒化物半導体基板Ｗの各層は、通常、エピタキシャル成長による堆積で形成される。堆積方法は、一般的に用いられる方法でよく、例えば、ＭＯＣＶＤやプラズマＣＶＤ（ＰＥＣＶＤ）を始めとしたＣＶＤ法、レーザービームを用いた蒸着法、雰囲気ガスを用いたスパッタ法、高真空における分子線を用いた分子線エピタキシー法（ＭＢＥ）、または、ＭＯＣＶＤおよびＭＢＥの複合である有機金属分子線エピタキシー法（ＭＯＭＢＥ）等である。また、エピタキシャル成長用原料も、実施例で使用するものに限定されるものではなく、例えば、炭素を添加するための原料ガスは、トリメチルアルミニウム（ＴＭＡｌ）、トリメチルガリウム（ＴＭＧａ）の他に、トリエチルアルミニウム（ＴＥＡｌ）、トリエチルガリウム（ＴＥＧａ）であってもよい。 Each layer of the nitride semiconductor substrate W of the present invention is usually formed by deposition by epitaxial growth. The deposition method may be a generally used method, for example, a CVD method including MOCVD and plasma CVD (PECVD), a vapor deposition method using a laser beam, a sputtering method using an atmospheric gas, and a molecular beam in a high vacuum. or metal-organic molecular beam epitaxy (MOMBE), which is a combination of MOCVD and MBE. Also, the raw material for epitaxial growth is not limited to those used in the examples. For example, raw material gases for adding carbon include trimethylaluminum (TMAl), trimethylgallium (TMGa), (TEAl), triethylgallium (TEGa).
以上の通り、本発明の窒化物半導体基板は、横型デバイスとして利用した時に縦方向のリークが抑制できるので、より耐圧特性に優れたものとなる。そして、第二初期層の結晶品質が高いので、その上に形成される窒化物半導体層も高品質となる。 As described above, when the nitride semiconductor substrate of the present invention is used as a horizontal device, vertical leakage can be suppressed, so that it has more excellent breakdown voltage characteristics. Since the crystal quality of the second initial layer is high, the quality of the nitride semiconductor layer formed thereon is also high.
以下、本発明を実施例に基づいて具体的に説明するが、本発明は、下記実施例により制限されるものではない。 EXAMPLES The present invention will be specifically described below based on examples, but the present invention is not limited to the following examples.
［実施例１］
６インチのＳｉ単結晶を下地基板ＳとしてＭＯＣＶＤ装置に投入し、圧力１３５ｈＰａの水素雰囲気にて、基板温度９５０℃でアニーリングすることでシリコン表面の自然酸化膜を除去し、シリコンの原子ステップを発現させた。続いて、基板温度を１０２０℃にして、ＴＭＡｌおよびアンモニア（ＮＨ3）を供給し、第一初期層１１となるＡｌＮを１００ｎｍの厚さで形成した。その後、ＴＭＧａを加えて、第二初期層１２としてＡｌzＧａ1-zＮ（ｚ＝０．３）を２００ｎｍ成膜した。次に、応力制御層としてＡｌ0.1Ｇａ0.9ＮとＡｌＮとを交互に８０層積層した多層バッファー層ｍを形成した。さらに、動作層Ｇとして、電子走行層１０１となるノンドープＧａＮ層を１４００ｎｍ、電子供給層１０２となるＡｌ0.25Ｇａ0.75Ｎ層を２０ｎｍの厚さでこの順に積層し、サンプルを作製した。
[Example 1]
A 6-inch Si single crystal was put into a MOCVD apparatus as a base substrate S, and annealed at a substrate temperature of 950° C. in a hydrogen atmosphere of 135 hPa to remove the native oxide film on the silicon surface and develop silicon atomic steps. let me Subsequently, the substrate temperature was set to 1020° C., TMAl and ammonia (NH 3 ) were supplied, and AlN serving as the first
［実施例２～５］
炭素濃度は主に成膜圧力を制御することで、また、Ａｌ比ｚはＴＭＡｌとＴＭＧａの流量を制御することで、それぞれ調整を行い、それ以外は、実施例１と同様にして、実施例２～５のサンプルを作製した。
[Examples 2 to 5]
The carbon concentration is adjusted mainly by controlling the film formation pressure, and the Al ratio z is adjusted by controlling the flow rates of TMAl and TMGa. 2-5 samples were made.
［比較例１］
実施例１において、基板温度を９２０℃にした以外は、実施例１と同様にして、サンプルを作製した。
得られたサンプル中の不純物炭素濃度は５Ｅ＋２０ｃｍ-3であった。不純物炭素の量が多すぎるため、結晶品質が低下したと考えられる。
[Comparative Example 1]
A sample was prepared in the same manner as in Example 1, except that the substrate temperature was changed to 920.degree.
The impurity carbon concentration in the obtained sample was 5E+20 cm −3 . It is believed that the crystal quality deteriorated due to the excessive amount of impurity carbon.
［比較例２］
実施例１において、基板温度を１０２０℃にした以外は、実施例１と同様にして、サンプルを作製した。
得られたサンプル中に含まれる不純物炭素濃度は１Ｅ＋１６ｃｍ-3であった。比較例２のサンプルでは、不純物炭素の量が少なすぎたために、十分な高抵抗値が得られなかったものと考えられる。
[Comparative Example 2]
A sample was prepared in the same manner as in Example 1, except that the substrate temperature was changed to 1020.degree.
The impurity carbon concentration contained in the obtained sample was 1E+16 cm −3 . It is considered that the sample of Comparative Example 2 could not obtain a sufficiently high resistance value because the amount of impurity carbon was too small.
［比較例３］
実施例１において、ＡｌzＧａ1-zＮのｚがｚ＝０．３ではなく、ｚ＝０．１１となるようにした以外は、実施例１と同様にして、サンプルを作製した。得られたサンプル中に含まれる不純物炭素濃度は５Ｅ＋１７ｃｍ-3であった。Ａｌ組成が低いために、禁制帯幅が十分に確保できず、不純物炭素濃度も十分でなかったため、抵抗値が上がらなかったものと考えられる。
[Comparative Example 3]
A sample was prepared in the same manner as in Example 1, except that z of Al z Ga 1-z N was changed from z=0.3 to z=0.11. The impurity carbon concentration contained in the obtained sample was 5E+17 cm −3 . It is considered that the resistance value did not increase because the Al composition was low and the bandgap was not sufficiently secured, and the impurity carbon concentration was not sufficient.
［比較例４］
実施例１において、ＡｌzＧａ1-zＮのｚをｚ＝０．３ではなく、ｚ＝０．７となるようにした以外は、実施例１と同様にして、サンプルを作製した。
得られたサンプル中の不純物炭素濃度は１Ｅ＋２０ｃｍ-3であった。比較例４のサンプルは、Ａｌ組成が高く、大きな禁制帯幅を有しているが、不純物炭素濃度が高すぎて結晶品質が低下したものと考えられる。
[Comparative Example 4]
A sample was prepared in the same manner as in Example 1, except that z of Al z Ga 1-z N was changed to z=0.7 instead of z=0.3.
The impurity carbon concentration in the obtained sample was 1E+20 cm −3 . The sample of Comparative Example 4 has a high Al composition and a large bandgap, but it is considered that the impurity carbon concentration is too high and the crystal quality deteriorates.
なお、Ａｌ組成が７０％よりも大きいとき、すなわちｚ＞０．７であるときは、第二初期層１２の表面平滑性が確保できなかった。
In addition, when the Al composition was larger than 70%, that is, when z>0.7, the surface smoothness of the second
［実施例６］
実施例６では、第二初期層１２を形成するに当たり、最初はＡｌ比ｚを０．３５になるようにして、層の形成に伴い徐々にその比を低下させて、最終的にＡｌ比ｚを０．２５になるようにした。層厚は５０ｎｍとした。それ以外は、実施例１と同様にした。
[Example 6]
In Example 6, when forming the second
［評価１～炭素濃度］
各サンプルの第二初期層１２中の炭素濃度を、二次イオン質量分析（ＳＩＭＳ）を用いて測定した。
[Evaluation 1 to carbon concentration]
The carbon concentration in the second
［評価２～縦方向のリーク電流］
各サンプルから、基板主面の中央部から基板端部にかけて幅２０ｍｍの短冊状の試験片をそれぞれ劈開して切り出した。次に、この試験片の電子供給層１０２および電子走行層１０１の一部を、ドライエッチングにより除去した。この状態で、ドライエッチングで露出した面に１０ｍｍ2のＡｕ電極を真空蒸着してショットキー電極として形成し、市販のカーブトレーサを用いて、Ｓｉ単結晶基板側と通電してＩ－Ｖ特性を測定して、６００Ｖでの電流値を比較した。そして、１Ｅ－８（Ａ）以下を合格とした。
[Evaluation 2 to vertical leakage current]
From each sample, a strip-shaped test piece having a width of 20 mm was cut out from the central portion of the main surface of the substrate to the end portion of the substrate. Next, part of the
［評価３～結晶性］
各サンプルについて、第二初期層１２の（００２）面のＸ線回折におけるロッキングカーブの半値幅を測定した。そして、２０００ａｒｃｓｅｃ以下を合格とした。
[Evaluation 3 ~ crystallinity]
For each sample, the half width of the rocking curve in X-ray diffraction of the (002) plane of the second
以上、各サンプルの製造条件と評価結果をまとめて表１に示す。
表１の結果から、本発明の範囲内にあるものは、耐圧特性（縦方向のリーク電流）と結晶質（第二初期層１２の半値幅）のいずれも良好であった。また、実施例６のサンプルは、実施例１～５と比べて、さらに結晶性と耐圧が高次元で両立されたものであった。 From the results in Table 1, those within the scope of the present invention were good in both breakdown voltage characteristics (vertical leak current) and crystallinity (half width of the second initial layer 12). In addition, the sample of Example 6, compared with Examples 1 to 5, had both crystallinity and withstand voltage at a higher level.
ここで、第二初期層に接して形成された層ｍ０（Ａｌｃ１Ｇａ１－ｃ１Ｎ、図示せず）についても、より好ましい範囲がある。すなわち、Ｘ－Ｙグラフにおいて、Ｘ（ｃ×１００）が０以上２０以下、Ｙ（第二初期層に接して形成された層ｍ０中の炭素濃度）が、Ｙ＝８Ｅ＋１８×ｅｘｐ（－０．０３×Ｘ）と、Ｙ＝４Ｅ＋２０×ｅｘｐ（－０．０３×Ｘ）の間の範囲内である。 Here, the layer m 0 (Al c1 Ga 1-c1 N, not shown) formed in contact with the second initial layer also has a more preferable range. That is, in the XY graph, X (c × 100) is 0 or more and 20 or less, Y (carbon concentration in layer m 0 formed in contact with the second initial layer) is Y = 8E + 18 × exp (-0 .03*X) and Y=4E+20*exp(-0.03*X).
このようにすることで、本発明の窒化物半導体基板の結晶性と耐圧のバランスが、さらに高い次元で両立できることが見出された。以下、実施例７～９として、第二初期層に接して形成された層ｍ０のｃ１、および、これに含まれる炭素濃度を調整したサンプルを作製した。そして、実施例１同様に、リーク電流と半値幅（結晶性）の評価を行った。 By doing so, it was found that the balance between the crystallinity and the breakdown voltage of the nitride semiconductor substrate of the present invention can be achieved at a higher level. Hereinafter, as Examples 7 to 9, samples were prepared by adjusting the c1 of the layer m0 formed in contact with the second initial layer and the carbon concentration contained therein. Then, in the same manner as in Example 1, the leakage current and the half width (crystallinity) were evaluated.
［実施例７］
実施例７では、ｃ１＝０、炭素濃度を７Ｅ＋１９ｃｍ-3とした。
リーク電流は実施例２よりやや低くなり、この点では優れていた。一方、半値幅は１８６０ａｒｃｓｅｃであり、炭素濃度が相対的に高い分、実施例２の１８５０ａｒｃｓｅｃとの比較では、わずかに結晶性が劣るものであった。しかしながら、結晶性と耐圧の双方を考慮すると、実施例２よりは良好な特性といえる。
[Example 7]
In Example 7, c1=0 and the carbon concentration was 7E+19 cm −3 .
The leakage current was slightly lower than that of Example 2, which was excellent in this respect. On the other hand, the half-value width was 1860 arcsec, and the crystallinity was slightly inferior to that of Example 2 at 1850 arcsec due to the relatively high carbon concentration. However, considering both the crystallinity and the withstand voltage, it can be said that the characteristics are better than those of the second embodiment.
［実施例８］
実施例８では、ｃ１＝０．１、炭素濃度を５Ｅ＋１９ｃｍ-3とした。
リーク電流は実施例１よりやや低くなり、この点では優れていた。一方、半値幅は１４８０ａｒｃｓｅｃであり、実施例１の１５００ａｒｃｓｅｃより若干良好であった。結晶性と耐圧の双方ともに、実施例１よりは良好な特性といえる。
[Example 8]
In Example 8, c1=0.1 and the carbon concentration was 5E+19 cm −3 .
The leakage current was slightly lower than that of Example 1, which was excellent in this respect. On the other hand, the half width was 1480 arcsec, which was slightly better than the 1500 arcsec of the first embodiment. Both the crystallinity and the breakdown voltage can be said to be better than those of the first embodiment.
［実施例９］
実施例９では、ｃ１＝０．２、炭素濃度を１Ｅ＋２０ｃｍ-3とした。
リーク電流は実施例４よりやや低くなり、この点では優れていた。一方、半値幅は１４５０ａｒｃｓｅｃであり、実施例４の１６００ａｒｃｓｅｃはもとより、実施例８の１４８０ａｒｓｅｃよりも若干良好であった。結晶性と耐圧の双方ともに、実施例４より良好な特性といえる。
[Example 9]
In Example 9, c1=0.2 and the carbon concentration was 1E+20 cm −3 .
The leak current was slightly lower than that of Example 4, which was excellent in this respect. On the other hand, the half width was 1450 arcsec, which was slightly better than the 1600 arcsec of Example 4 and the 1480 arcsec of Example 8. Both the crystallinity and the breakdown voltage can be said to be better than those of the fourth embodiment.
以上の通り、本発明のより好ましい一態様は、結晶性と耐圧の双方をより高い次元で両立することを目指す場合に、相対的に優れた窒化物半導体基板であるといえる。 As described above, it can be said that a more preferable aspect of the present invention is a nitride semiconductor substrate that is relatively excellent when aiming to achieve both crystallinity and withstand voltage at a higher level.
ここで、第二初期層に接して形成された層ｍ0の炭素濃度が第二初期層１２の炭素濃度より低いと、ことさら好ましい。窒化物半導体中の炭素は不純物として存在するので、その濃度が高くなると、窒化物半導体の結晶性は低下する傾向にある。第二初期層１２の炭素濃度は比較的高めの設定なので、これに続く第二初期層に接して形成された層ｍ0の炭素濃度が同程度であると、多層バッファー層ｍ全体も結晶性があまり上がらないまま成長することになる。
Here, it is particularly preferable that the carbon concentration of the layer m 0 formed in contact with the second initial layer is lower than the carbon concentration of the second
そこで、本発明では、上記したように、第二初期層に接して形成された層ｍ0の炭素濃度を第二初期層１２の炭素濃度より低くすることで、本発明の特徴である第二初期層１２の構成と好適にフィットし、かつ、製造しやすい形態で、多層バッファー層ｍの結晶性を、更に向上させることが可能となる。
Therefore, in the present invention, as described above, by making the carbon concentration of the layer m 0 formed in contact with the second initial layer lower than the carbon concentration of the second
［実施例１０］
実施例４のサンプルでは、第二初期層に接して形成された層ｍ0と第二初期層１２の炭素濃度とは略等しく、１Ｅ＋１９ｃｍ-3であった。これに対して、実施例１０のサンプルでは、製造条件の最適化により、第二初期層に接して形成された層ｍ0の炭素濃度を９Ｅ＋１８ｃｍ-3として、第二初期層１２の炭素濃度１Ｅ＋１９ｃｍ-3より低くした。これ以外は実施例４と同様にサンプルを作製した。
[Example 10]
In the sample of Example 4, the carbon concentration of the layer m 0 formed in contact with the second initial layer and the carbon concentration of the second
その結果、リーク電流については、実施例１０は実施例４と同等であった。さらに追加評価として、実施例４と実施例１０のサンプルの多層バッファー層ｍの結晶性を比較したところ、実施例１０では、実施例４よりも１０％ほど半値幅が低く、結晶性に優れたものであった。これは、不純物である炭素濃度を下げたことにより、第二初期層に接して形成された層ｍ0の結晶性が相対的に高くなり、この上に積層される多層バッファー層ｍの結晶性も、同様に良化したことによるものと考えられる。 As a result, the leak current of Example 10 was equivalent to that of Example 4. As an additional evaluation, the crystallinity of the multilayer buffer layers m of the samples of Examples 4 and 10 was compared. It was something. This is because the crystallinity of the layer m0 formed in contact with the second initial layer is relatively high by lowering the concentration of carbon, which is an impurity, and the crystallinity of the multilayer buffer layer m laminated thereon is relatively high. is also thought to have improved as well.
Ｗ 窒化物半導体基板
Ｓ 下地基板
Ｂ バッファー層
１１ 第一初期層
１２ 第二初期層
ｍ 多層バッファー層
ｍ0 多層バッファー層のうち、第二初期層に接して形成された層
Ｇ 動作層
１０１ 電子走行層
１０２ 電子供給層
W: Nitride semiconductor substrate S: Underlying substrate B: Buffer layer 11: First initial layer 12: Second initial layer m: Multi-layered buffer layer m0 Layer formed in contact with the second initial layer among the multi-layered buffer layers G:
Claims (1)
前記バッファー層は、前記Ｓｉ単結晶基板に接して形成された単層の第一初期層と、前記第一初期層上に形成された単層の第二初期層とを含み、
前記第一初期層はＡｌＮで形成され、
前記第二初期層はＡｌzＧａ1-zＮ（０．１２≦ｚ≦０．６５）で形成され、かつ、Ｘ軸をｚ×１００とし、Ｙ軸を前記第二初期層中の炭素濃度としたＸ－Ｙグラフにおいて、Ｘが１２以上６５以下であり、Ｙが、Ｙ＝１Ｅ＋１７×ｅｘｐ（－０．０５×Ｘ）と、Ｙ＝１Ｅ＋２１×ｅｘｐ（－０．０５×Ｘ）の間の範囲内であり、
前記バッファー層が、さらに、第二初期層に接して形成された層を含み、
前記第二初期層に接して形成された層がＡｌ ｃ１ Ｇａ １－ｃ１ Ｎで形成され、かつ、Ｘ軸をｃ１×１００とし、Ｙ軸を前記第二初期層に接して形成された層中の炭素濃度としたＸ－Ｙグラフにおいて、Ｘが０以上２０以下、Ｙが、Ｙ＝８Ｅ＋１８×ｅｘｐ（－０．０３×Ｘ）と、Ｙ＝４Ｅ＋２０×ｅｘｐ（－０．０３×Ｘ）の間の範囲内であり、
前記第二初期層に接して形成された層の炭素濃度が、前記第二初期層の炭素濃度より低いことを特徴とする窒化物半導体基板。 A nitride semiconductor substrate in which a buffer layer and an operating layer both made of a nitride semiconductor are sequentially laminated on a Si single crystal substrate,
The buffer layer includes a single-layer first initial layer formed in contact with the Si single crystal substrate and a single-layer second initial layer formed on the first initial layer,
The first initial layer is made of AlN,
The second initial layer is formed of Al z Ga 1-z N (0.12≦z≦0.65), and the X axis is z×100 and the Y axis is the carbon concentration in the second initial layer. In the XY graph, X is 12 or more and 65 or less, and Y is between Y = 1E + 17 × exp (-0.05 × X) and Y = 1E + 21 × exp (-0.05 × X) is within the range of
The buffer layer further comprises a layer formed in contact with the second initial layer,
The layer formed in contact with the second initial layer is made of Al c1 Ga 1-c1 N, the X axis is c1×100, and the Y axis is in the layer formed in contact with the second initial layer In the XY graph with the carbon concentration of , X is 0 or more and 20 or less, Y is Y = 8E + 18 × exp (-0.03 × X), Y = 4E + 20 × exp (-0.03 × X) is in the range between
A nitride semiconductor substrate , wherein the carbon concentration of a layer formed in contact with the second initial layer is lower than the carbon concentration of the second initial layer .
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US16/597,096 US10825895B2 (en) | 2018-12-12 | 2019-10-09 | Nitride semiconductor substrate |
| TW108136477A TWI728498B (en) | 2018-12-12 | 2019-10-09 | Nitride semiconductor substrate |
Applications Claiming Priority (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2018232148 | 2018-12-12 | ||
| JP2018232148 | 2018-12-12 | ||
| JP2019126583 | 2019-07-08 | ||
| JP2019126583 | 2019-07-08 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2021007142A JP2021007142A (en) | 2021-01-21 |
| JP7179706B2 true JP7179706B2 (en) | 2022-11-29 |
Family
ID=74165391
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2019170218A Active JP7179706B2 (en) | 2018-12-12 | 2019-09-19 | nitride semiconductor substrate |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP7179706B2 (en) |
Citations (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2010153817A (en) | 2008-11-27 | 2010-07-08 | Dowa Electronics Materials Co Ltd | Epitaxial substrate for electronic device and method of manufacturing the same |
| JP2011082494A (en) | 2009-09-14 | 2011-04-21 | Covalent Materials Corp | Compound semiconductor substrate |
| JP2012015306A (en) | 2010-06-30 | 2012-01-19 | Sumitomo Electric Ind Ltd | Semiconductor device and method of manufacturing the same |
| JP2013080776A (en) | 2011-10-03 | 2013-05-02 | Covalent Materials Corp | Nitride semiconductor substrate |
| JP2014175624A (en) | 2013-03-12 | 2014-09-22 | Renesas Electronics Corp | Semiconductor device and manufacturing method of the same |
| JP2016219690A (en) | 2015-05-25 | 2016-12-22 | クアーズテック株式会社 | Group 13 nitride semiconductor substrate |
| JP2018093239A (en) | 2018-03-12 | 2018-06-14 | ルネサスエレクトロニクス株式会社 | Semiconductor device |
-
2019
- 2019-09-19 JP JP2019170218A patent/JP7179706B2/en active Active
Patent Citations (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2010153817A (en) | 2008-11-27 | 2010-07-08 | Dowa Electronics Materials Co Ltd | Epitaxial substrate for electronic device and method of manufacturing the same |
| JP2011082494A (en) | 2009-09-14 | 2011-04-21 | Covalent Materials Corp | Compound semiconductor substrate |
| JP2012015306A (en) | 2010-06-30 | 2012-01-19 | Sumitomo Electric Ind Ltd | Semiconductor device and method of manufacturing the same |
| JP2013080776A (en) | 2011-10-03 | 2013-05-02 | Covalent Materials Corp | Nitride semiconductor substrate |
| JP2014175624A (en) | 2013-03-12 | 2014-09-22 | Renesas Electronics Corp | Semiconductor device and manufacturing method of the same |
| JP2016219690A (en) | 2015-05-25 | 2016-12-22 | クアーズテック株式会社 | Group 13 nitride semiconductor substrate |
| JP2018093239A (en) | 2018-03-12 | 2018-06-14 | ルネサスエレクトロニクス株式会社 | Semiconductor device |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2021007142A (en) | 2021-01-21 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP5705399B2 (en) | Group III nitride materials with low dislocation density and methods related to the materials | |
| CN108140561B (en) | Epitaxial substrate for semiconductor element, and method for manufacturing epitaxial substrate for semiconductor element | |
| US8835983B2 (en) | Nitride semiconductor device including a doped nitride semiconductor between upper and lower nitride semiconductor layers | |
| JP2013026321A (en) | Epitaxial wafer including nitride-based semiconductor layer | |
| US20070018198A1 (en) | High electron mobility electronic device structures comprising native substrates and methods for making the same | |
| JP6731584B2 (en) | Nitride semiconductor device and nitride semiconductor substrate | |
| US20160247968A1 (en) | Nitride semiconductor wafer, nitride semiconductor element, and method for manufacturing nitride semiconductor wafer | |
| US10008571B2 (en) | Semiconductor wafer, semiconductor device, and method for manufacturing nitride semiconductor layer | |
| JP2014222716A (en) | Nitride semiconductor substrate | |
| JP2023543022A (en) | Nitride epitaxial structures and semiconductor devices | |
| US20060189019A1 (en) | Growth process of a crystalline gallium nitride based compound and semiconductor device including gallium nitride based compound | |
| JP6089122B2 (en) | Nitride semiconductor laminate, method for manufacturing the same, and nitride semiconductor device | |
| JP2011228442A (en) | Nitride semiconductor wafer and nitride semiconductor device | |
| JP7179706B2 (en) | nitride semiconductor substrate | |
| US11908902B2 (en) | Group III nitride laminate, semiconductor element, and method for producing group III nitride laminate | |
| TWI728498B (en) | Nitride semiconductor substrate | |
| JP6527667B2 (en) | Method of manufacturing nitride semiconductor substrate | |
| US20200194580A1 (en) | Nitride semiconductor substrate and nitride semiconductor device | |
| JP7201571B2 (en) | Nitride semiconductor substrate and nitride semiconductor device | |
| JP7220647B2 (en) | Nitride semiconductor substrate and manufacturing method thereof | |
| JP7162580B2 (en) | Nitride semiconductor substrate and nitride semiconductor device | |
| WO2011105066A1 (en) | Semiconductor substrate, semiconductor device, and method for manufacturing semiconductor substrate | |
| TW202338171A (en) | Nitride semiconductor substrate and method for manufacturing same | |
| JP2009208989A (en) | Compound semiconductor substrate and method for producing the same | |
| JP2019125672A (en) | Compound semiconductor substrate |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20211130 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20220624 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20220701 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20220714 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20221115 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20221116 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 7179706 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |