JP2021007142A - Nitride semiconductor substrate - Google Patents

Nitride semiconductor substrate Download PDF

Info

Publication number
JP2021007142A
JP2021007142A JP2019170218A JP2019170218A JP2021007142A JP 2021007142 A JP2021007142 A JP 2021007142A JP 2019170218 A JP2019170218 A JP 2019170218A JP 2019170218 A JP2019170218 A JP 2019170218A JP 2021007142 A JP2021007142 A JP 2021007142A
Authority
JP
Japan
Prior art keywords
layer
initial layer
initial
nitride semiconductor
carbon concentration
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2019170218A
Other languages
Japanese (ja)
Other versions
JP7179706B2 (en
Inventor
阿部 芳久
Yoshihisa Abe
芳久 阿部
健一 江里口
Kenichi Eriguchi
健一 江里口
小宮山 純
Jun Komiyama
純 小宮山
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Coorstek KK
Original Assignee
Coorstek KK
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Coorstek KK filed Critical Coorstek KK
Priority to US16/597,096 priority Critical patent/US10825895B2/en
Priority to TW108136477A priority patent/TWI728498B/en
Publication of JP2021007142A publication Critical patent/JP2021007142A/en
Application granted granted Critical
Publication of JP7179706B2 publication Critical patent/JP7179706B2/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Junction Field-Effect Transistors (AREA)
  • Recrystallisation Techniques (AREA)

Abstract

To provide a nitride semiconductor substrate that can efficiently reduce a leakage current in the vertical direction.SOLUTION: In a nitride semiconductor substrate according to the present invention in which a buffer layer and an operating layer made of nitride semiconductors are sequentially laminated on a Si single crystal substrate, the buffer layer includes a single first initial layer formed in contact with the Si single crystal substrate and a single second initial layer formed on the first initial layer, and the first initial layer is formed of AlN, the second initial layer is formed of AlzGa1-zN (0.12≤z≤0.65), and in an X-Y graph in which an X-axis is z×100 and a Y-axis is the carbon concentration in the second initial layer, X is 12 or more and 65 or less and Y is within a range of Y=1E+17×exp(-0.05×X) and Y=1E+21×exp(-0.05×X).SELECTED DRAWING: Figure 1

Description

本発明は、高速および高耐圧素子等に用いられる窒化物半導体基板に関し、詳しくは、シリコン(Si)からなる異種基板上に窒化ガリウム(GaN)を積層させて構成された窒化物半導体基板に関する。 The present invention relates to a nitride semiconductor substrate used for high-speed and high-voltage elements and the like, and more particularly to a nitride semiconductor substrate configured by laminating gallium nitride (GaN) on a dissimilar substrate made of silicon (Si).

GaNをSi単結晶基板上に積層させた窒化物半導体基板は、通常は有機気相成長(MOCVD)法で製造される。その際、Si単結晶上に窒化アルミニウム(AlN)層と窒化アルミニウムガリウム(AlGaN)層からなる初期層を形成する技術が公知である。 Nitride semiconductor substrates in which GaN is laminated on a Si single crystal substrate are usually manufactured by the organic vapor deposition (MOCVD) method. At that time, a technique for forming an initial layer composed of an aluminum nitride (AlN) layer and an aluminum nitride gallium (AlGaN) layer on a Si single crystal is known.

特許文献1には、化合物半導体の結晶性を良好に保ち、電流コラプスの発生を抑制するも、オフリーク電流を抑えて高い耐圧を実現する、信頼性の高い化合物半導体装置として、Si基板上に、AlNを材料とする第1のバッファー層と、第1のバッファー層の上方に形成されたAlGaNを材料とする第2のバッファー層とを有する化合物半導体積層構造を含み、第2のバッファー層が、その下面から上面に向かうほど高濃度に炭素を含有する化合物半導体装置の開示がある。 Patent Document 1 describes a highly reliable compound semiconductor device on a Si substrate, which maintains good crystallinity of a compound semiconductor and suppresses the generation of current collapse, but also suppresses an off-leakage current to realize a high withstand voltage. A compound semiconductor laminated structure having a first buffer layer made of AlN as a material and a second buffer layer made of AlGaN as a material formed above the first buffer layer is included, and the second buffer layer There is a disclosure of a compound semiconductor device containing carbon in a higher concentration from the lower surface to the upper surface.

特許文献2には、13族窒化物半導体基板の作製例として、まず、下地基板1として直径6インチ、主面の面方位が(111)、ホウ素ドープで比抵抗0.004Ωcmのシリコン単結晶基板をMOCVD装置内にセットし、原料ガスとしてトリメチルアルミニウム(TMA)、アンモニア(NH3)を用い、炭素濃度1×1018atoms/cm3、厚さ100nmのAlN単結晶層を1000℃で気相成長させ、以降の13族窒化物半導体層の形成は全て、成長温度の基準を1000℃とし、これに1〜15℃の範囲で微調整を加えることで、前記AlN単結晶層上に、原料ガスとしてトリメチルガリウム(TMG)、TMA、NH3を用い、炭素濃度5×1019atoms/cm3、厚さ300nmのAlx Ga1-xN単結晶層(x=0.1)を気相成長させ、初期核形成層2を形成した、との記載がある。 In Patent Document 2, as an example of manufacturing a group 13 nitride semiconductor substrate, first, a silicon single crystal substrate having a diameter of 6 inches as a base substrate 1, a main surface orientation of (111), and a boron-doped specific resistance of 0.004 Ωcm. Is set in a MOCVD apparatus, trimethylaluminum (TMA) and ammonia (NH 3 ) are used as raw material gases, and an AlN single crystal layer having a carbon concentration of 1 × 10 18 atoms / cm 3 and a thickness of 100 nm is vaporized at 1000 ° C. In all subsequent formations of the Group 13 nitride semiconductor layer after growth, the growth temperature is set to 1000 ° C., and fine adjustment is made in the range of 1 to 15 ° C. to obtain a raw material on the AlN single crystal layer. Using trimethylgallium (TMG), TMA, and NH 3 as gas, a vapor phase of an Al x Ga 1-x N single crystal layer (x = 0.1) having a carbon concentration of 5 × 10 19 atoms / cm 3 and a thickness of 300 nm. There is a description that it was grown to form the initial nucleation layer 2.

特開2014−17422号公報Japanese Unexamined Patent Publication No. 2014-17422 特開2016−219690号公報Japanese Unexamined Patent Publication No. 2016-219690

Si単結晶基板上に最初に形成されるAlN層は、高温で成膜するほど、良質な結晶品質(高い結晶性、良好な表面の平坦性)が得られる反面、Siのエッチング速度も高くなる。そのため、通常、AlNの成膜温度は制限されることから、AlN層表面の平坦性が十分確保されているとは言い難い。この平坦性が悪いと、応力制御で適用される(Al)GaNとAlNの超格子構造が乱れて、応力制御が効かなくなるという問題が生じる。 The AlN layer first formed on the Si single crystal substrate can obtain high quality crystal quality (high crystallinity, good surface flatness) as the film is formed at a high temperature, but the etching rate of Si also increases. .. Therefore, since the film formation temperature of AlN is usually limited, it cannot be said that the flatness of the surface of the AlN layer is sufficiently secured. If this flatness is poor, the superlattice structure of (Al) GaN and AlN applied in stress control is disturbed, and there arises a problem that stress control becomes ineffective.

そこで、AlN層の荒れた表面を平坦化するために、その上にAlGaN層を形成するのが一般的である。このAlGaN層には、膜の平坦化のみならず、横型電子デバイスで使用されることを鑑みると、高抵抗であることも要求される。 Therefore, in order to flatten the rough surface of the AlN layer, it is common to form an AlGaN layer on the AlGaN layer. The AlGaN layer is required to have a high resistance in view of not only flattening the film but also being used in a horizontal electronic device.

AlNは、その禁制帯幅がGaNに比べて大きく非常に高抵抗である。しかし、AlGaN層にはGaN成分が混入しているため、AlNと比べると幾分その禁制帯幅は小さくなり、抵抗は低下する。また、このAlGaN層は、Si単結晶基板に近い層でもあるため、その結晶中に転位が多く、その転位が抵抗を下げている。 AlN has a larger forbidden bandgap than GaN and has a very high resistance. However, since the GaN component is mixed in the AlGaN layer, the forbidden band width is somewhat smaller than that of AlN, and the resistance is lowered. Further, since this AlGaN layer is also a layer close to the Si single crystal substrate, there are many dislocations in the crystal, and the dislocations lower the resistance.

上記のような問題に対して、炭素などの電子を補償できる不純物をドーピングして抵抗を上げる方法が適用される。しかしながら、高濃度の炭素をドーピングすると結晶品質の低下を招く。そこで、AlGaN層は適度なAl組成にして、禁制帯幅を大きくし、高濃度の炭素をドーピングする必要がない状態にする必要がある。 To solve the above problems, a method of increasing resistance by doping impurities such as carbon that can compensate for electrons is applied. However, doping with a high concentration of carbon causes deterioration of crystal quality. Therefore, it is necessary to make the AlGaN layer an appropriate Al composition, increase the forbidden band width, and make it unnecessary to dope a high concentration of carbon.

しかしながら、このAlGaN層のAl組成と炭素濃度の関係については、技術的に確立されていたとは言い難い。例えば、特許文献1では、AlxGa1-xNは、200nm程度の厚みで、0.8≦x≦0.9程度(例えば、x=0.9程度)で、C濃度が5×1017/cm3〜3×1018/cm3程度(例えば、1×1018/cm3程度)である。しかしながら、このAlGaN層では、Si単結晶基板へのリーク電流を十分低減できていない。 However, it cannot be said that the relationship between the Al composition and the carbon concentration of this AlGaN layer has been technically established. For example, in Patent Document 1, Al x Ga 1-x N has a thickness of about 200 nm, about 0.8 ≦ x ≦ 0.9 (for example, about x = 0.9), and a C concentration of 5 × 10. It is about 17 / cm 3 to 3 × 10 18 / cm 3 (for example, about 1 × 10 18 / cm 3 ). However, in this AlGaN layer, the leakage current to the Si single crystal substrate cannot be sufficiently reduced.

また、特許文献2では、炭素濃度5×1019atoms/cm3、厚さ300nmのAlxGa1-xN単結晶層(x=0.1)を用いているが、この場合は、逆に、炭素濃度が高すぎて、AlGaN層の結晶性が十分確保されているとは言い難い。 Further, in Patent Document 2, an Al x Ga 1-x N single crystal layer (x = 0.1) having a carbon concentration of 5 × 10 19 atoms / cm 3 and a thickness of 300 nm is used. In this case, the reverse is true. In addition, it cannot be said that the crystallinity of the AlGaN layer is sufficiently secured because the carbon concentration is too high.

本発明は、上記に鑑み、特に、GaNをSi単結晶基板上に積層させた窒化物半導体基板において、初期AlGaN層の成膜条件を適宜調整し、Al組成および不純物炭素濃度をある一定範囲内にすることで、横型デバイスとして利用した時に縦方向のリークが抑制された結晶性の高い窒化物半導体基板を提供することを目的とする。 In view of the above, in view of the above, in particular, in a nitride semiconductor substrate in which GaN is laminated on a Si single crystal substrate, the formation conditions of the initial AlGaN layer are appropriately adjusted, and the Al composition and the impurity carbon concentration are within a certain range. It is an object of the present invention to provide a nitride semiconductor substrate having high crystallinity in which leakage in the vertical direction is suppressed when used as a horizontal device.

本発明の窒化物半導体基板は、Si単結晶基板上に、いずれも窒化物半導体からなるバッファー層および動作層が順次積層された基板であって、前記バッファー層は、前記Si単結晶基板に接して形成された単層の第一初期層と、前記第一初期層上に形成された単層の第二初期層を含み、前記第一初期層はAlNで形成され、前記第二初期層はAlzGa1-zN(0.12≦z≦0.65)で形成され、かつ、X軸をz×100とし、Y軸を前記第二初期層中の炭素濃度としたX−Yグラフ上で、Xが12以上65以下であり、Yが、Y=1E+17×exp(−0.05×X)と、Y=1E+21×exp(−0.05×X)の間の範囲内であることを特徴とする。 The nitride semiconductor substrate of the present invention is a substrate in which a buffer layer and an operating layer made of a nitride semiconductor are sequentially laminated on a Si single crystal substrate, and the buffer layer is in contact with the Si single crystal substrate. The first initial layer of the single layer formed on the first initial layer and the second initial layer of the single layer formed on the first initial layer are included, the first initial layer is formed of AlN, and the second initial layer is formed. An XY graph formed by Al z Ga 1-z N (0.12 ≦ z ≦ 0.65), with the X-axis as z × 100 and the Y-axis as the carbon concentration in the second initial layer. Above, X is 12 or more and 65 or less, and Y is in the range between Y = 1E + 17 × exp (−0.05 × X) and Y = 1E + 21 × exp (−0.05 × X). It is characterized by that.

かかる構成を有することで、特に、GaNをSi単結晶基板上に積層させた窒化物半導体基板において、横型デバイスとして利用した時に縦方向のリークが抑制される。 By having such a configuration, in particular, in a nitride semiconductor substrate in which GaN is laminated on a Si single crystal substrate, leakage in the vertical direction is suppressed when used as a horizontal device.

前記第二初期層に接する層をさらに有し、該第二初期層に接する層はAlc1Ga1−c1Nで形成され、かつ、X軸をc1×100とし、Y軸を前記第二初期層に接する層中の炭素濃度としたX−Yグラフにおいて、Xが0以上20以下、Yが、Y=8E+18×exp(−0.03×X)と、Y=4E+20×exp(−0.03×X)の間の範囲内であることが好ましい。 It further has a layer in contact with the second initial layer, the layer in contact with the second initial layer is formed of Al c1 Ga 1-c1 N, the X axis is c1 × 100, and the Y axis is the second initial layer. In the XY graph showing the carbon concentration in the layer in contact with the layer, X is 0 or more and 20 or less, Y is Y = 8E + 18 × exp (−0.03 × X), and Y = 4E + 20 × exp (-0. It is preferably within the range of 03 × X).

前記第二初期層に接する層の炭素濃度は、前記第二初期層の炭素濃度より低いことが好ましい。 The carbon concentration of the layer in contact with the second initial layer is preferably lower than the carbon concentration of the second initial layer.

本発明によれば、III族窒化物半導体膜を横型デバイス用に適応する場合、第二初期層の成膜条件を適宜調整して、Al組成および不純物炭素濃度をある一定範囲内にすることで、横型デバイスとして利用した時に縦方向のリークが抑制でき、より耐圧特性に優れたものとなる。そして、第二初期層の結晶性が高いので、その上に形成される窒化物半導体層も高品質なものとなる。 According to the present invention, when a group III nitride semiconductor film is applied to a horizontal device, the film formation conditions of the second initial layer are appropriately adjusted to keep the Al composition and the impurity carbon concentration within a certain range. When used as a horizontal device, leakage in the vertical direction can be suppressed, resulting in better withstand voltage characteristics. Since the crystallinity of the second initial layer is high, the nitride semiconductor layer formed on the second initial layer is also of high quality.

図1は、本発明の窒化物半導体基板の一態様を示す断面概略図である。FIG. 1 is a schematic cross-sectional view showing an aspect of the nitride semiconductor substrate of the present invention. 図2は、本発明の窒化物半導体基板において、第二初期層中のAl組成および不純物炭素濃度の関係を示すグラフである。FIG. 2 is a graph showing the relationship between the Al composition and the impurity carbon concentration in the second initial layer in the nitride semiconductor substrate of the present invention.

以下、図面も用いながら、本発明の窒化物半導体基板について詳細に説明する。前記窒化物半導体基板は、Si単結晶基板上に、いずれも窒化物半導体からなるバッファー層および動作層が順次積層された基板であって、前記バッファー層は、前記Si単結晶基板に接して形成された単層の第一初期層と、前記第一初期層上に形成された単層の第二初期層を含み、前記第一初期層はAlNで形成され、前記第二初期層はAlzGa1-zN(0.12≦z≦0.65)で形成され、かつ、X軸をz×100とし、Y軸を前記第二初期層中の炭素濃度としたX−Yグラフにおいて、Xが12以上65以下であり、Yが、Y=1E+17×exp(−0.05×X)と、Y=1E+21×exp(−0.05×X)の間の範囲内である。 Hereinafter, the nitride semiconductor substrate of the present invention will be described in detail with reference to the drawings. The nitride semiconductor substrate is a substrate in which a buffer layer and an operating layer made of a nitride semiconductor are sequentially laminated on a Si single crystal substrate, and the buffer layer is formed in contact with the Si single crystal substrate. The first initial layer of the single layer and the second initial layer of the single layer formed on the first initial layer are included, the first initial layer is formed of AlN, and the second initial layer is Al z. In the XY graph formed by Ga 1-z N (0.12 ≦ z ≦ 0.65), the X-axis is z × 100, and the Y-axis is the carbon concentration in the second initial layer. X is 12 or more and 65 or less, and Y is in the range between Y = 1E + 17 × exp (−0.05 × X) and Y = 1E + 21 × exp (−0.05 × X).

図1は、本発明の窒化物半導体基板の一態様を示す断面概略図である。ここでは、HEMT構造を用いて説明する。すなわち、窒化物半導体基板Wとして、下地基板Sの一主面上に、バッファー層Bが積層され、その上に、動作層Gが形成されている。 FIG. 1 is a schematic cross-sectional view showing an aspect of the nitride semiconductor substrate of the present invention. Here, a HEMT structure will be used for description. That is, as the nitride semiconductor substrate W, the buffer layer B is laminated on one main surface of the base substrate S, and the operating layer G is formed on the buffer layer B.

ここで、本発明で示す概略図は、説明のために形状を模式的に簡素化かつ強調したものであり、細部の形状、寸法、および比率は実際と異なる。また、同一の構成については符号を省略し、さらに、説明に不要なその他の構成は記載していない。 Here, the schematic diagram shown in the present invention is a schematic simplification and emphasis on the shape for the sake of explanation, and the shape, dimensions, and ratio of details are different from the actual ones. Further, the reference numerals are omitted for the same configurations, and other configurations unnecessary for explanation are not described.

本発明においては、下地基板Sは、Si単結晶である。異種基板上に最初に形成される層は、当然、異種基板の素性を十分考慮して選択、設計されるので、下地基板Sのその他の物性値は、特に限定されるものではない。 In the present invention, the base substrate S is a Si single crystal. Since the layer first formed on the dissimilar substrate is naturally selected and designed in consideration of the features of the dissimilar substrate, other physical property values of the base substrate S are not particularly limited.

例えば、Si単結晶に含まれる不純物の種類やその濃度、炭素濃度、窒素濃度、酸素濃度、欠陥密度、およびSi単結晶の製造方法は、要求される仕様に応じて任意に選択できる。また、窒化物半導体層が形成される面には、−4°〜4°の範囲でオフ角を有していてもよい。 For example, the type and concentration of impurities contained in the Si single crystal, its concentration, carbon concentration, nitrogen concentration, oxygen concentration, defect density, and the method for producing the Si single crystal can be arbitrarily selected according to the required specifications. Further, the surface on which the nitride semiconductor layer is formed may have an off angle in the range of -4 ° to 4 °.

バッファー層Bは、窒化物半導体層が複数積層された構造であり、用途や目的に応じて、その構造は公知の手法により形成することができる。例えば、特許文献2に記載されるような、最初に適切な初期層を形成した後、組成や不純物濃度が互いに異なる窒化物半導体層を一層以上積層するものが好適といえる。 The buffer layer B has a structure in which a plurality of nitride semiconductor layers are laminated, and the structure can be formed by a known method depending on the application and purpose. For example, as described in Patent Document 2, it can be said that it is preferable to first form an appropriate initial layer and then stack one or more nitride semiconductor layers having different compositions and impurity concentrations.

ここで、窒化物半導体としては、Ga、Al、インジウム(In)等の13族元素と、窒素等の15族元素との組み合わせが例示される。 Here, as the nitride semiconductor, a combination of a Group 13 element such as Ga, Al, and indium (In) and a Group 15 element such as nitrogen is exemplified.

動作層Gは、デバイスとして機能する層、およびこの層の上に付帯する各種の層を総称したものである。図1に示すHEMTでは、電子走行層101および電子供給層102が動作層Gに相当する。さらに、その上にGaN等からなるキャップ層を備えてもよい。 The operating layer G is a general term for a layer that functions as a device and various layers that are attached to the layer. In the HEMT shown in FIG. 1, the electron traveling layer 101 and the electron supply layer 102 correspond to the operating layer G. Further, a cap layer made of GaN or the like may be provided on the cap layer.

窒化物半導体基板Wは、用途に特段の制限はないが、高周波化、高耐圧化が可能なパワーデバイス用として特に好適といえる。 The nitride semiconductor substrate W is not particularly limited in its application, but can be said to be particularly suitable for power devices capable of increasing high frequency and high withstand voltage.

本発明では、バッファー層Bは、Si単結晶基板に接して形成された単層の第一初期層と、第一初期層上に形成された単層の第二初期層を含む。すなわち、下地基板Sの直上に、単層の第一初期層11と単層の第二初期層12がこの順で積層される。 In the present invention, the buffer layer B includes a single first initial layer formed in contact with the Si single crystal substrate and a single second initial layer formed on the first initial layer. That is, the single-layer first initial layer 11 and the single-layer second initial layer 12 are laminated in this order directly above the base substrate S.

第一初期層11はAlNで形成される。本発明における第一初期層11は、公知の技術にあるような役割、すなわち、SiとGaが直接反応するのを防ぐ役割を有する。なお、第一初期層11は、Si単結晶直上の層としての機能を最低限有していればよく、Al比100%であるAlNだけでなく、Al比100%を2〜3%下回るAlGaNで形成されていても構わない。 The first initial layer 11 is formed of AlN. The first initial layer 11 in the present invention has a role as in a known technique, that is, a role of preventing a direct reaction between Si and Ga. The first initial layer 11 may have at least a function as a layer directly above the Si single crystal, and not only AlN having an Al ratio of 100% but also AlGaN having an Al ratio of 2 to 3% lower than 100%. It may be formed by.

上記同様の理由で、第一初期層11は厳密な単一層であることまでは要求されず、多少の組成傾斜を含むことも許容される。また、本発明の効果を損なわない範囲内で、MOCVD法で連続して層を形成するときに不可避的に混入する各種元素(Si、Ga、C等)が存在していてもよい。 For the same reasons as described above, the first initial layer 11 is not required to be a strict single layer, and it is permissible to include some compositional inclination. In addition, various elements (Si, Ga, C, etc.) that are inevitably mixed when forming layers continuously by the MOCVD method may be present within a range that does not impair the effects of the present invention.

第一初期層11の層厚は、特に限定されないが、概ね40〜150nm、好ましくは80〜120nmの範囲である。 The layer thickness of the first initial layer 11 is not particularly limited, but is generally in the range of 40 to 150 nm, preferably 80 to 120 nm.

そして、第二初期層12はAlzGa1-zN(0.12≦z≦0.65)で形成される。この層の目的は、第一初期層11の荒れた表面を平坦化することにある。第一初期層11および第二初期層12を形成することで、転位密度の低減等による結晶性の向上と、厚膜化に伴う反りを抑制するという効果が得られる。 The second initial layer 12 is formed of Al z Ga 1-z N (0.12 ≦ z ≦ 0.65). The purpose of this layer is to flatten the rough surface of the first initial layer 11. By forming the first initial layer 11 and the second initial layer 12, it is possible to obtain the effects of improving crystallinity by reducing the dislocation density and suppressing warpage due to thickening of the film.

第二初期層12のAl比zが0.65よりも大きいと、第二初期層12の良好な表面平坦性が確保し難くなる。一方、zが0.12を下回ると、第一初期層11との格子定数差が拡大しすぎて、転位多発やクラック発生を引き起こす懸念がある。 If the Al ratio z of the second initial layer 12 is larger than 0.65, it becomes difficult to secure good surface flatness of the second initial layer 12. On the other hand, if z is less than 0.12, the difference in lattice constant from the first initial layer 11 may be too wide, causing frequent dislocations and cracks.

第二初期層12の層厚も特に限定されないが、概ね50〜450nm、好ましくは200〜350nmの範囲である。 The layer thickness of the second initial layer 12 is also not particularly limited, but is generally in the range of 50 to 450 nm, preferably 200 to 350 nm.

第二初期層12も、第一初期層11と同様に、厳密な単一層であることまでは要求されず、多少の組成傾斜を含むことは許容される。 Like the first initial layer 11, the second initial layer 12 is not required to be a strict single layer, and it is permissible to include some compositional inclination.

そして、第二初期層12では、X軸をz×100とし、Y軸を前記第二初期層中の炭素濃度としたX−Yグラフにおいて、Xは12以上65以下であり、Yは、Y=1E+17×exp(−0.05×X)と、Y=1E+21×exp(−0.05×X)の間の範囲内となる。 Then, in the second initial layer 12, X is 12 or more and 65 or less, and Y is Y in the XY graph in which the X axis is z × 100 and the Y axis is the carbon concentration in the second initial layer. It is within the range between = 1E + 17 × exp (−0.05 × X) and Y = 1E + 21 × exp (−0.05 × X).

図2は、本発明の窒化物半導体基板Wにおいて、第二初期層12中のAl組成および不純物炭素濃度の関係を示すグラフである。第二初期層12中のAlzGa1-zN(0.12≦z≦0.65)におけるzと、炭素濃度との関係が、X=12、X=65、Y=1E+17×exp(−0.05×X)、およびY=1E+21×exp(−0.05×X)で囲まれた領域内にあるときに、本発明の格別な効果が得られる。 FIG. 2 is a graph showing the relationship between the Al composition and the impurity carbon concentration in the second initial layer 12 in the nitride semiconductor substrate W of the present invention. The relationship between z in Al z Ga 1-z N (0.12 ≦ z ≦ 0.65) in the second initial layer 12 and the carbon concentration is X = 12, X = 65, Y = 1E + 17 × exp ( The exceptional effect of the present invention is obtained when it is within the region surrounded by −0.05 × X) and Y = 1E + 21 × exp (−0.05 × X).

本発明では、第二初期層12を適度なAl組成にして禁制帯幅を大きくし、高濃度の炭素をドーピングしないのが最適であるという根拠のもと、Al比と炭素濃度との関係を明らかにしている。この関係が前記した範囲内であると、第二初期層12は、結晶性と高抵抗とが両立したものとなる。 In the present invention, the relationship between the Al ratio and the carbon concentration is based on the grounds that it is optimal to make the second initial layer 12 an appropriate Al composition, increase the forbidden band width, and do not dope a high concentration of carbon. It is clear. When this relationship is within the above range, the second initial layer 12 has both crystallinity and high resistance.

このような炭素濃度は、例えば、有機金属気相成長法(MOCVD)において、公知の技術である、成長温度または成長圧力の調整により、所望の値とすることができる。また、Al比zも、原料ガスの流量、供給時間で調整できる。 Such a carbon concentration can be set to a desired value by, for example, adjusting the growth temperature or the growth pressure, which is a known technique in the metalorganic vapor phase growth method (MOCVD). Further, the Al ratio z can also be adjusted by adjusting the flow rate of the raw material gas and the supply time.

以下、本発明における、さらに好ましい態様について説明する。さらに、第二初期層12中のAl比zと、炭素濃度との関係は、X−Yグラフにおいて、Xが26以上45以下で、Yが、Y=7E+17×exp(−0.05×X)と、Y=1E+19×exp(−0.05×X)の間の範囲内にあることがより好ましい。前記範囲は、炭素濃度がより低く抑えられている領域であるので、結晶品質を重視する設計であるといえる。 Hereinafter, more preferable aspects of the present invention will be described. Further, regarding the relationship between the Al ratio z in the second initial layer 12 and the carbon concentration, in the XY graph, X is 26 or more and 45 or less, and Y is Y = 7E + 17 × exp (−0.05 × X). ) And Y = 1E + 19 × exp (−0.05 × X). Since the above range is a region where the carbon concentration is suppressed to a lower level, it can be said that the design emphasizes crystal quality.

なお、第二初期層12を形成するに当たり、形成初期はAl比zを高く、層を成長させるに従い、Al比zを小さくすると、層の前半領域は結晶性を重視し、後半領域は耐圧を重視した設計になり、第二初期層12の層厚をむやみに大きくしなくても、本発明の効果をより効率的に得ることができ、さらに好ましい。 In forming the second initial layer 12, when the Al ratio z is high at the initial stage of formation and the Al ratio z is reduced as the layer grows, the crystallinity is emphasized in the first half region of the layer and the pressure resistance is increased in the second half region. The design is emphasized, and the effect of the present invention can be obtained more efficiently without unnecessarily increasing the layer thickness of the second initial layer 12, which is more preferable.

バッファー層Bは、第一初期層11および第二初期層12に加えて、多層バッファー層mを有していてもよい。多層バッファー層mの一例は、厚さ15〜50nmのAlcGa1-cN(0≦c≦0.8)単結晶層と、厚さ3〜10nmのAlN層とが交互に繰り返し積層され、全体の層厚が500〜2000nm程度である多層構造である。このような多層バッファー層mをさらに備えることで、バッファー層Bにおける応力緩和効果を効果的に発揮させることができる。 The buffer layer B may have a multilayer buffer layer m in addition to the first initial layer 11 and the second initial layer 12. In an example of the multilayer buffer layer m, an Al c Ga 1-c N (0 ≦ c ≦ 0.8) single crystal layer having a thickness of 15 to 50 nm and an Al N layer having a thickness of 3 to 10 nm are alternately and repeatedly laminated. , It is a multi-layer structure having an overall layer thickness of about 500 to 2000 nm. By further providing such a multilayer buffer layer m, the stress relaxation effect in the buffer layer B can be effectively exhibited.

動作層Gは、電子走行層101および電子供給層102からなる積層構造である。動作層Gの上には、デバイス作製時の目的や用途に応じて、キャップ層やパッシベーション層等の他の層を有してもよい。電子走行層101および電子供給層102の層厚は、公知の値である。 The operating layer G has a laminated structure including an electron traveling layer 101 and an electron supply layer 102. On the operation layer G, another layer such as a cap layer or a passivation layer may be provided depending on the purpose and application at the time of manufacturing the device. The layer thicknesses of the electron traveling layer 101 and the electron supply layer 102 are known values.

本発明の窒化物半導体基板Wの各層は、通常、エピタキシャル成長による堆積で形成される。堆積方法は、一般的に用いられる方法でよく、例えば、MOCVDやプラズマCVD(PECVD)を始めとしたCVD法、レーザービームを用いた蒸着法、雰囲気ガスを用いたスパッタ法、高真空における分子線を用いた分子線エピタキシー法(MBE)、または、MOCVDおよびMBEの複合である有機金属分子線エピタキシー法(MOMBE)等である。また、エピタキシャル成長用原料も、実施例で使用するものに限定されるものではなく、例えば、炭素を添加するための原料ガスは、トリメチルアルミニウム(TMAl)、トリメチルガリウム(TMGa)の他に、トリエチルアルミニウム(TEAl)、トリエチルガリウム(TEGa)であってもよい。 Each layer of the nitride semiconductor substrate W of the present invention is usually formed by deposition by epitaxial growth. The deposition method may be a generally used method, for example, a CVD method such as MOCVD or plasma CVD (PECVD), a vapor deposition method using a laser beam, a sputtering method using an atmospheric gas, or a molecular beam in a high vacuum. The molecular beam epitaxy method (MBE) using the above method, or the organic metal molecular beam epitaxy method (MOMBE) which is a composite of MOCVD and MBE. Further, the raw material for epitaxial growth is not limited to that used in Examples, and for example, the raw material gas for adding carbon is triethylaluminum in addition to trimethylaluminum (TMAl) and trimethylgallium (TMGa). It may be (TEAl) or triethylgallium (TEGa).

以上の通り、本発明の窒化物半導体基板は、横型デバイスとして利用した時に縦方向のリークが抑制できるので、より耐圧特性に優れたものとなる。そして、第二初期層の結晶品質が高いので、その上に形成される窒化物半導体層も高品質となる。 As described above, the nitride semiconductor substrate of the present invention can suppress leakage in the vertical direction when used as a horizontal device, and thus has more excellent withstand voltage characteristics. Since the crystal quality of the second initial layer is high, the nitride semiconductor layer formed on the second initial layer is also of high quality.

以下、本発明を実施例に基づいて具体的に説明するが、本発明は、下記実施例により制限されるものではない。 Hereinafter, the present invention will be specifically described based on examples, but the present invention is not limited to the following examples.

[実施例1]
6インチのSi単結晶を下地基板SとしてMOCVD装置に投入し、圧力135hPaの水素雰囲気にて、基板温度950℃でアニーリングすることでシリコン表面の自然酸化膜を除去し、シリコンの原子ステップを発現させた。続いて、基板温度を1020℃にして、TMAlおよびアンモニア(NH3)を供給し、第一初期層11となるAlNを100nmの厚さで形成した。その後、TMGaを加えて、第二初期層12としてAlzGa1-zN(z=0.3)を200nm成膜した。次に、応力制御層としてAl0.1Ga0.9NとAlNとを交互に80層積層した多層バッファー層mを形成した。さらに、動作層Gとして、電子走行層101となるノンドープGaN層を1400nm、電子供給層102となるAl0.25Ga0.75N層を20nmの厚さでこの順に積層し、サンプルを作製した。
[Example 1]
A 6-inch Si single crystal is put into the MOCVD apparatus as the base substrate S, and annealed at a substrate temperature of 950 ° C. in a hydrogen atmosphere at a pressure of 135 hPa to remove the natural oxide film on the silicon surface and express the atomic step of silicon. I let you. Subsequently, the substrate temperature was set to 1020 ° C., TMAl and ammonia (NH 3 ) were supplied, and AlN to be the first initial layer 11 was formed to a thickness of 100 nm. Then, TMGa was added to form a 200 nm film of Al z Ga 1-z N (z = 0.3) as the second initial layer 12. Next, as a stress control layer, a multilayer buffer layer m in which 80 layers of Al 0.1 Ga 0.9 N and Al N were alternately laminated was formed. Further, as the operating layer G, a non-doped GaN layer serving as the electron traveling layer 101 was laminated with a thickness of 1400 nm, and an Al 0.25 Ga 0.75 N layer serving as the electron supply layer 102 was laminated in this order with a thickness of 20 nm to prepare a sample.

[実施例2〜5]
炭素濃度は主に成膜圧力を制御することで、また、Al比zはTMAlとTMGaの流量を制御することで、それぞれ調整を行い、それ以外は、実施例1と同様にして、実施例2〜5のサンプルを作製した。
[Examples 2 to 5]
The carbon concentration is adjusted mainly by controlling the film formation pressure, and the Al ratio z is adjusted by controlling the flow rates of TMAl and TMGa. Other than that, the same as in Example 1 is performed in Example. 2-5 samples were prepared.

[比較例1]
実施例1において、基板温度を920℃にした以外は、実施例1と同様にして、サンプルを作製した。
得られたサンプル中の不純物炭素濃度は5E+20cm-3であった。不純物炭素の量が多すぎるため、結晶品質が低下したと考えられる。
[Comparative Example 1]
A sample was prepared in the same manner as in Example 1 except that the substrate temperature was set to 920 ° C. in Example 1.
The impurity carbon concentration in the obtained sample was 5E + 20 cm -3 . It is considered that the crystal quality deteriorated because the amount of impurity carbon was too large.

[比較例2]
実施例1において、基板温度を1020℃にした以外は、実施例1と同様にして、サンプルを作製した。
得られたサンプル中に含まれる不純物炭素濃度は1E+16cm-3であった。比較例2のサンプルでは、不純物炭素の量が少なすぎたために、十分な高抵抗値が得られなかったものと考えられる。
[Comparative Example 2]
A sample was prepared in the same manner as in Example 1 except that the substrate temperature was set to 1020 ° C. in Example 1.
The impurity carbon concentration contained in the obtained sample was 1E + 16 cm -3 . It is probable that in the sample of Comparative Example 2, a sufficiently high resistance value could not be obtained because the amount of impurity carbon was too small.

[比較例3]
実施例1において、AlzGa1-zNのzがz=0.3ではなく、z=0.11となるようにした以外は、実施例1と同様にして、サンプルを作製した。得られたサンプル中に含まれる不純物炭素濃度は5E+17cm-3であった。Al組成が低いために、禁制帯幅が十分に確保できず、不純物炭素濃度も十分でなかったため、抵抗値が上がらなかったものと考えられる。
[Comparative Example 3]
A sample was prepared in the same manner as in Example 1 except that the z of Al z Ga 1-z N was set to z = 0.11 instead of z = 0.3 in Example 1. The impurity carbon concentration contained in the obtained sample was 5E + 17 cm -3 . It is probable that the resistance value did not increase because the forbidden band width could not be sufficiently secured and the impurity carbon concentration was not sufficient because the Al composition was low.

[比較例4]
実施例1において、AlzGa1-zNのzをz=0.3ではなく、z=0.7となるようにした以外は、実施例1と同様にして、サンプルを作製した。
得られたサンプル中の不純物炭素濃度は1E+20cm-3であった。比較例4のサンプルは、Al組成が高く、大きな禁制帯幅を有しているが、不純物炭素濃度が高すぎて結晶品質が低下したものと考えられる。
[Comparative Example 4]
A sample was prepared in the same manner as in Example 1 except that the z of Al z Ga 1-z N was set to z = 0.7 instead of z = 0.3 in Example 1.
The impurity carbon concentration in the obtained sample was 1E + 20 cm -3 . The sample of Comparative Example 4 has a high Al composition and a large forbidden bandgap, but it is considered that the impurity carbon concentration is too high and the crystal quality is deteriorated.

なお、Al組成が70%よりも大きいとき、すなわちz>0.7であるときは、第二初期層12の表面平滑性が確保できなかった。 When the Al composition was larger than 70%, that is, when z> 0.7, the surface smoothness of the second initial layer 12 could not be ensured.

[実施例6]
実施例6では、第二初期層12を形成するに当たり、最初はAl比zを0.35になるようにして、層の形成に伴い徐々にその比を低下させて、最終的にAl比zを0.25になるようにした。層厚は50nmとした。それ以外は、実施例1と同様にした。
[Example 6]
In Example 6, when forming the second initial layer 12, the Al ratio z is initially set to 0.35, the ratio is gradually lowered as the layer is formed, and finally the Al ratio z is formed. Was set to 0.25. The layer thickness was 50 nm. Other than that, it was the same as in Example 1.

[評価1〜炭素濃度]
各サンプルの第二初期層12中の炭素濃度を、二次イオン質量分析(SIMS)を用いて測定した。
[Evaluation 1-Carbon concentration]
The carbon concentration in the second initial layer 12 of each sample was measured using secondary ion mass spectrometry (SIMS).

[評価2〜縦方向のリーク電流]
各サンプルから、基板主面の中央部から基板端部にかけて幅20mmの短冊状の試験片をそれぞれ劈開して切り出した。次に、この試験片の電子供給層102および電子走行層101の一部を、ドライエッチングにより除去した。この状態で、ドライエッチングで露出した面に10mm2のAu電極を真空蒸着してショットキー電極として形成し、市販のカーブトレーサを用いて、Si単結晶基板側と通電してI−V特性を測定して、600Vでの電流値を比較した。そして、1E−8(A)以下を合格とした。
[Evaluation 2-Vertical leak current]
From each sample, a strip-shaped test piece having a width of 20 mm was cleaved and cut out from the central portion of the main surface of the substrate to the end portion of the substrate. Next, a part of the electron supply layer 102 and the electron traveling layer 101 of this test piece was removed by dry etching. In this state, a 10 mm 2 Au electrode is vacuum-deposited on the surface exposed by dry etching to form a Schottky electrode, and a commercially available curve tracer is used to energize the Si single crystal substrate side to obtain IV characteristics. The measurements were made and the current values at 600 V were compared. Then, 1E-8 (A) or less was regarded as a pass.

[評価3〜結晶性]
各サンプルについて、第二初期層12の(002)面のX線回折におけるロッキングカーブの半値幅を測定した。そして、2000arcsec以下を合格とした。
[Evaluation 3-Crystallinity]
For each sample, the half width of the locking curve in the X-ray diffraction of the (002) plane of the second initial layer 12 was measured. Then, 2000 arcsec or less was regarded as a pass.

以上、各サンプルの製造条件と評価結果をまとめて表1に示す。

Figure 2021007142
Table 1 summarizes the production conditions and evaluation results of each sample.
Figure 2021007142

表1の結果から、本発明の範囲内にあるものは、耐圧特性(縦方向のリーク電流)と結晶質(第二初期層12の半値幅)のいずれも良好であった。また、実施例6のサンプルは、実施例1〜5と比べて、さらに結晶性と耐圧が高次元で両立されたものであった。 From the results in Table 1, those within the range of the present invention had good withstand voltage characteristics (leakage current in the vertical direction) and crystallinity (half width of the second initial layer 12). Further, the sample of Example 6 had both crystallinity and pressure resistance at a higher level than those of Examples 1 to 5.

ここで、第二初期層に接して形成された層m(Alc1Ga1−c1N、図示せず)についても、より好ましい範囲がある。すなわち、X−Yグラフにおいて、X(c×100)が0以上20以下、Y(第二初期層に接して形成された層m中の炭素濃度)が、Y=8E+18×exp(−0.03×X)と、Y=4E+20×exp(−0.03×X)の間の範囲内である。 Here, there is also a more preferable range for the layer m 0 (Al c1 Ga 1-c1 N, not shown) formed in contact with the second initial layer. That is, in the XY graph, X (c × 100) is 0 or more and 20 or less, and Y (carbon concentration in the layer m 0 formed in contact with the second initial layer) is Y = 8E + 18 × exp (−0). It is within the range between .03 × X) and Y = 4E + 20 × exp (−0.03 × X).

このようにすることで、本発明の窒化物半導体基板の結晶性と耐圧のバランスが、さらに高い次元で両立できることが見出された。以下、実施例7〜9として、第二初期層に接して形成された層mのc1、および、これに含まれる炭素濃度を調整したサンプルを作製した。そして、実施例1同様に、リーク電流と半値幅(結晶性)の評価を行った。 By doing so, it has been found that the balance between the crystallinity and the withstand voltage of the nitride semiconductor substrate of the present invention can be compatible at a higher level. Hereinafter, as Examples 7 to 9, c1 of the layer m 0 formed in contact with the second initial layer and a sample in which the carbon concentration contained therein was adjusted were prepared. Then, the leak current and the half width (crystallinity) were evaluated in the same manner as in Example 1.

[実施例7]
実施例7では、c1=0、炭素濃度を7E+19cm-3とした。
リーク電流は実施例2よりやや低くなり、この点では優れていた。一方、半値幅は1860arcsecであり、炭素濃度が相対的に高い分、実施例2の1850arcsecとの比較では、わずかに結晶性が劣るものであった。しかしながら、結晶性と耐圧の双方を考慮すると、実施例2よりは良好な特性といえる。
[Example 7]
In Example 7, c1 = 0 and the carbon concentration was 7E + 19 cm -3 .
The leak current was slightly lower than that of Example 2, which was excellent in this respect. On the other hand, the full width at half maximum was 1860 arcsec, and the crystallinity was slightly inferior to that of 1850 arcsec of Example 2 due to the relatively high carbon concentration. However, considering both crystallinity and pressure resistance, it can be said that the characteristics are better than those of Example 2.

[実施例8]
実施例8では、c1=0.1、炭素濃度を5E+19cm-3とした。
リーク電流は実施例1よりやや低くなり、この点では優れていた。一方、半値幅は1480arcsecであり、実施例1の1500arcsecより若干良好であった。結晶性と耐圧の双方ともに、実施例1よりは良好な特性といえる。
[Example 8]
In Example 8, c1 = 0.1 and the carbon concentration was 5E + 19 cm -3 .
The leak current was slightly lower than that of Example 1, which was excellent in this respect. On the other hand, the full width at half maximum was 1480 arcsec, which was slightly better than 1500 arcsec in Example 1. It can be said that both the crystallinity and the pressure resistance are better than those of Example 1.

[実施例9]
実施例9では、c1=0.2、炭素濃度を1E+20cm-3とした。
リーク電流は実施例4よりやや低くなり、この点では優れていた。一方、半値幅は1450arcsecであり、実施例4の1600arcsecはもとより、実施例8の1480arsecよりも若干良好であった。結晶性と耐圧の双方ともに、実施例4より良好な特性といえる。
[Example 9]
In Example 9, c1 = 0.2 and the carbon concentration was 1E + 20 cm -3 .
The leak current was slightly lower than that of Example 4, which was excellent in this respect. On the other hand, the full width at half maximum was 1450 arcsec, which was slightly better than 1600 arcsec in Example 4 and 1480 arcsec in Example 8. It can be said that both the crystallinity and the pressure resistance are better than those of Example 4.

以上の通り、本発明のより好ましい一態様は、結晶性と耐圧の双方をより高い次元で両立することを目指す場合に、相対的に優れた窒化物半導体基板であるといえる。 As described above, one more preferable aspect of the present invention can be said to be a relatively excellent nitride semiconductor substrate when aiming to achieve both crystallinity and withstand voltage at a higher level.

ここで、第二初期層に接して形成された層m0の炭素濃度が第二初期層12の炭素濃度より低いと、ことさら好ましい。窒化物半導体中の炭素は不純物として存在するので、その濃度が高くなると、窒化物半導体の結晶性は低下する傾向にある。第二初期層12の炭素濃度は比較的高めの設定なので、これに続く第二初期層に接して形成された層m0の炭素濃度が同程度であると、多層バッファー層m全体も結晶性があまり上がらないまま成長することになる。 Here, it is particularly preferable that the carbon concentration of the layer m 0 formed in contact with the second initial layer is lower than the carbon concentration of the second initial layer 12. Since carbon in a nitride semiconductor exists as an impurity, the crystallinity of the nitride semiconductor tends to decrease as its concentration increases. Since the carbon concentration of the second initial layer 12 is set relatively high, if the carbon concentration of the layer m 0 formed in contact with the subsequent second initial layer is about the same, the entire multilayer buffer layer m is also crystalline. Will grow without rising too much.

そこで、本発明では、上記したように、第二初期層に接して形成された層m0の炭素濃度を第二初期層12の炭素濃度より低くすることで、本発明の特徴である第二初期層12の構成と好適にフィットし、かつ、製造しやすい形態で、多層バッファー層mの結晶性を、更に向上させることが可能となる。 Therefore, in the present invention, as described above, the carbon concentration of the layer m 0 formed in contact with the second initial layer is made lower than the carbon concentration of the second initial layer 12, which is a feature of the present invention. It is possible to further improve the crystallinity of the multilayer buffer layer m in a form that fits the structure of the initial layer 12 and is easy to manufacture.

[実施例10]
実施例4のサンプルでは、第二初期層に接して形成された層m0と第二初期層12の炭素濃度とは略等しく、1E+19cm-3であった。これに対して、実施例10のサンプルでは、製造条件の最適化により、第二初期層に接して形成された層m0の炭素濃度を9E+18cm-3として、第二初期層12の炭素濃度1E+19cm-3より低くした。これ以外は実施例4と同様にサンプルを作製した。
[Example 10]
In the sample of Example 4, the carbon concentrations of the layer m 0 formed in contact with the second initial layer and the second initial layer 12 were substantially equal to 1E + 19 cm -3 . On the other hand, in the sample of Example 10, the carbon concentration of the layer m 0 formed in contact with the second initial layer was set to 9E + 18cm -3 by optimizing the production conditions, and the carbon concentration of the second initial layer 12 was 1E + 19cm. Lower than -3 . A sample was prepared in the same manner as in Example 4 except for this.

その結果、リーク電流については、実施例10は実施例4と同等であった。さらに追加評価として、実施例4と実施例10のサンプルの多層バッファー層mの結晶性を比較したところ、実施例10では、実施例4よりも10%ほど半値幅が低く、結晶性に優れたものであった。これは、不純物である炭素濃度を下げたことにより、第二初期層に接して形成された層m0の結晶性が相対的に高くなり、この上に積層される多層バッファー層mの結晶性も、同様に良化したことによるものと考えられる。 As a result, the leak current of Example 10 was equivalent to that of Example 4. Further, as an additional evaluation, when the crystallinity of the multilayer buffer layer m of the samples of Example 4 and Example 10 was compared, in Example 10, the half-value width was about 10% lower than that of Example 4, and the crystallinity was excellent. It was a thing. This is because the crystallinity of the layer m 0 formed in contact with the second initial layer becomes relatively high by lowering the concentration of carbon which is an impurity, and the crystallinity of the multilayer buffer layer m laminated on the layer m 0 becomes relatively high. Is also considered to be due to the same improvement.

W 窒化物半導体基板
S 下地基板
B バッファー層
11 第一初期層
12 第二初期層
m 多層バッファー層
0 多層バッファー層のうち、第二初期層に接して形成された層
G 動作層
101 電子走行層
102 電子供給層
W Nitride semiconductor substrate S Underlay substrate B Buffer layer 11 First initial layer 12 Second initial layer m Multilayer buffer layer m 0 Of the multilayer buffer layers, the layer formed in contact with the second initial layer G Operating layer 101 Electronic traveling Layer 102 Electronic supply layer

Claims (3)

Si単結晶基板上に、いずれも窒化物半導体からなるバッファー層および動作層が順次積層された窒化物半導体基板であって、
前記バッファー層は、前記Si単結晶基板に接して形成された単層の第一初期層と、前記第一初期層上に形成された単層の第二初期層とを含み、
前記第一初期層はAlNで形成され、
前記第二初期層はAlzGa1-zN(0.12≦ z≦0.65)で形成され、かつ、X軸をz×100とし、Y軸を前記第二初期層中の炭素濃度としたX−Yグラフにおいて、Xが12以上65以下であり、Yが、Y=1E+17×exp(−0.05×X)と、Y=1E+21×exp(−0.05×X)の間の範囲内であることを特徴とする窒化物半導体基板。
A nitride semiconductor substrate in which a buffer layer and an operating layer made of a nitride semiconductor are sequentially laminated on a Si single crystal substrate.
The buffer layer includes a single first initial layer formed in contact with the Si single crystal substrate and a single second initial layer formed on the first initial layer.
The first initial layer is formed of AlN and is made of AlN.
The second initial layer is formed of Al z Ga 1-z N (0.12 ≦ z ≦ 0.65), the X-axis is z × 100, and the Y-axis is the carbon concentration in the second initial layer. In the XY graph, X is 12 or more and 65 or less, and Y is between Y = 1E + 17 × exp (−0.05 × X) and Y = 1E + 21 × exp (−0.05 × X). Nitride semiconductor substrate characterized by being within the range of.
前記バッファー層が、さらに、第二初期層に接して形成された層を含み、
前記第二初期層に接して形成された層がAlc1Ga1−c1Nで形成され、かつ、X軸をc1×100とし、Y軸を前記第二初期層に接して形成された層中の炭素濃度としたX−Yグラフにおいて、Xが0以上20以下、Yが、Y=8E+18×exp(−0.03×X)と、Y=4E+20×exp(−0.03×X)の間の範囲内であることを特徴とする、請求項1に記載の窒化物半導体基板。
The buffer layer further includes a layer formed in contact with the second initial layer.
Among the layers formed in contact with the second initial layer, the layer formed in contact with the second initial layer is formed of Al c1 Ga 1-c1 N, the X axis is c1 × 100, and the Y axis is in contact with the second initial layer. In the XY graph with the carbon concentration of, X is 0 or more and 20 or less, Y is Y = 8E + 18 × exp (−0.03 × X), and Y = 4E + 20 × exp (−0.03 × X). The nitride semiconductor substrate according to claim 1, wherein the nitride semiconductor substrate is within the range between the two.
前記第二初期層に接して形成された層の炭素濃度が、前記第二初期層の炭素濃度より低いことを特徴とする、請求項2に記載の窒化物半導体基板。 The nitride semiconductor substrate according to claim 2, wherein the carbon concentration of the layer formed in contact with the second initial layer is lower than the carbon concentration of the second initial layer.
JP2019170218A 2018-12-12 2019-09-19 nitride semiconductor substrate Active JP7179706B2 (en)

Priority Applications (2)

Application Number Priority Date Filing Date Title
US16/597,096 US10825895B2 (en) 2018-12-12 2019-10-09 Nitride semiconductor substrate
TW108136477A TWI728498B (en) 2018-12-12 2019-10-09 Nitride semiconductor substrate

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP2018232148 2018-12-12
JP2018232148 2018-12-12
JP2019126583 2019-07-08
JP2019126583 2019-07-08

Publications (2)

Publication Number Publication Date
JP2021007142A true JP2021007142A (en) 2021-01-21
JP7179706B2 JP7179706B2 (en) 2022-11-29

Family

ID=74165391

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2019170218A Active JP7179706B2 (en) 2018-12-12 2019-09-19 nitride semiconductor substrate

Country Status (1)

Country Link
JP (1) JP7179706B2 (en)

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010153817A (en) * 2008-11-27 2010-07-08 Dowa Electronics Materials Co Ltd Epitaxial substrate for electronic device and method of manufacturing the same
JP2011082494A (en) * 2009-09-14 2011-04-21 Covalent Materials Corp Compound semiconductor substrate
JP2012015306A (en) * 2010-06-30 2012-01-19 Sumitomo Electric Ind Ltd Semiconductor device and method of manufacturing the same
JP2013080776A (en) * 2011-10-03 2013-05-02 Covalent Materials Corp Nitride semiconductor substrate
JP2014175624A (en) * 2013-03-12 2014-09-22 Renesas Electronics Corp Semiconductor device and manufacturing method of the same
JP2016219690A (en) * 2015-05-25 2016-12-22 クアーズテック株式会社 Group 13 nitride semiconductor substrate
JP2018093239A (en) * 2018-03-12 2018-06-14 ルネサスエレクトロニクス株式会社 Semiconductor device

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010153817A (en) * 2008-11-27 2010-07-08 Dowa Electronics Materials Co Ltd Epitaxial substrate for electronic device and method of manufacturing the same
JP2011082494A (en) * 2009-09-14 2011-04-21 Covalent Materials Corp Compound semiconductor substrate
JP2012015306A (en) * 2010-06-30 2012-01-19 Sumitomo Electric Ind Ltd Semiconductor device and method of manufacturing the same
JP2013080776A (en) * 2011-10-03 2013-05-02 Covalent Materials Corp Nitride semiconductor substrate
JP2014175624A (en) * 2013-03-12 2014-09-22 Renesas Electronics Corp Semiconductor device and manufacturing method of the same
JP2016219690A (en) * 2015-05-25 2016-12-22 クアーズテック株式会社 Group 13 nitride semiconductor substrate
JP2018093239A (en) * 2018-03-12 2018-06-14 ルネサスエレクトロニクス株式会社 Semiconductor device

Also Published As

Publication number Publication date
JP7179706B2 (en) 2022-11-29

Similar Documents

Publication Publication Date Title
US20130020581A1 (en) Epitaxial wafer including nitride-based semiconductor layers
US8835983B2 (en) Nitride semiconductor device including a doped nitride semiconductor between upper and lower nitride semiconductor layers
US9472720B2 (en) Nitride semiconductor wafer, nitride semiconductor element, and method for manufacturing nitride semiconductor wafer
US10008571B2 (en) Semiconductor wafer, semiconductor device, and method for manufacturing nitride semiconductor layer
US10312401B2 (en) Method for producing an optoelectronic semiconductor chip and optoelectronic semiconductor chip
JP6731584B2 (en) Nitride semiconductor device and nitride semiconductor substrate
JP2013187427A (en) Nitride semiconductor element and nitride semiconductor wafer
US7462505B2 (en) Growth process of a crystalline gallium nitride based compound and semiconductor device including gallium nitride based compound
JP2017208502A (en) Group iii nitride semiconductor and manufacturing method of the same
KR20200057698A (en) Heterogeneous structure for high electron mobility transistor and method for manufacturing same
US11908902B2 (en) Group III nitride laminate, semiconductor element, and method for producing group III nitride laminate
JP7179706B2 (en) nitride semiconductor substrate
JP6527667B2 (en) Method of manufacturing nitride semiconductor substrate
TWI728498B (en) Nitride semiconductor substrate
JP7220647B2 (en) Nitride semiconductor substrate and manufacturing method thereof
US8779437B2 (en) Wafer, crystal growth method, and semiconductor device
US20160233293A1 (en) A semiconductor wafer and a method for producing the semiconductor wafer
WO2011105066A1 (en) Semiconductor substrate, semiconductor device, and method for manufacturing semiconductor substrate
JP5833202B2 (en) Nitride semiconductor device and wafer
TW202338171A (en) Nitride semiconductor substrate and method for manufacturing same
JP2013187538A (en) Nitride semiconductor element and wafer
JP2009208989A (en) Compound semiconductor substrate and method for producing the same

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20211130

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20220624

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20220701

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20220714

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20221115

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20221116

R150 Certificate of patent or registration of utility model

Ref document number: 7179706

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

S533 Written request for registration of change of name

Free format text: JAPANESE INTERMEDIATE CODE: R313533

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350