JP7178431B2 - 大判半導体基板および割断半導体基板の製造方法 - Google Patents
大判半導体基板および割断半導体基板の製造方法 Download PDFInfo
- Publication number
- JP7178431B2 JP7178431B2 JP2020572257A JP2020572257A JP7178431B2 JP 7178431 B2 JP7178431 B2 JP 7178431B2 JP 2020572257 A JP2020572257 A JP 2020572257A JP 2020572257 A JP2020572257 A JP 2020572257A JP 7178431 B2 JP7178431 B2 JP 7178431B2
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor substrate
- main
- cleaving
- groove
- auxiliary
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 239000000758 substrate Substances 0.000 title claims description 167
- 239000004065 semiconductor Substances 0.000 title claims description 162
- 238000004519 manufacturing process Methods 0.000 title claims description 7
- 238000005520 cutting process Methods 0.000 claims description 23
- 238000003776 cleavage reaction Methods 0.000 claims description 14
- 230000007017 scission Effects 0.000 claims description 14
- 230000002093 peripheral effect Effects 0.000 claims description 7
- 238000000034 method Methods 0.000 claims description 6
- 230000004048 modification Effects 0.000 description 26
- 238000012986 modification Methods 0.000 description 26
- 239000010410 layer Substances 0.000 description 24
- 230000000052 comparative effect Effects 0.000 description 8
- 229910021419 crystalline silicon Inorganic materials 0.000 description 8
- 238000010586 diagram Methods 0.000 description 8
- 230000001154 acute effect Effects 0.000 description 6
- 230000015572 biosynthetic process Effects 0.000 description 5
- 239000013078 crystal Substances 0.000 description 5
- 235000012431 wafers Nutrition 0.000 description 4
- 238000003475 lamination Methods 0.000 description 2
- 239000002346 layers by function Substances 0.000 description 2
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- 230000012447 hatching Effects 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L31/18—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
- Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
- Y02P70/50—Manufacturing or production processes characterised by the final manufactured product
Description
大判半導体基板1がいずれの構成であっても、割断溝(10,12)は結晶シリコン層等の基材層まで形成され、割断痕(10,12)は結晶シリコン層等の基材層の内部に形成される。
主割断溝または主割断痕10は、割断半導体基板2の形状に沿う閉曲線状をなす。図1および図2では、主割断溝または主割断痕10は、円形状、特に真円形状の閉曲線状をなす。
比較例の大判半導体基板1Xは、一方主面に、割断半導体基板2Xの形状に沿う円形状(真円形状)の閉曲線状をなす主割断溝10Xと、主割断溝10Xから大判半導体基板1Xの周縁に向けて直線状に延びる補助割断溝12Xとを有する。
これに対して、本実施形態の大判半導体基板1によれば、ハーフカット(または内部レーザ痕)と折り割りとにより、割断半導体基板2の端面、特に結晶シリコン層等の基材層に与えるダメージを抑制することができる。その結果、大判半導体基板1を太陽電池セルとして用いる際に、太陽電池セルの性能低下を抑制できる。
図4は、本実施形態の変形例1に係る大判半導体基板の一例を示す図であり、図5は、本実施形態の変形例1に係る大判半導体基板の他の一例を示す図である。また、図8は、比較例1の大判半導体基板を割断することによって得られる楕円形状の割断半導体基板2の一例を示す図である。
図4に示す変形例1の大判半導体基板1は、図1に示す大判半導体基板1と比較して、主割断溝または主割断痕10が楕円形状の閉曲線状をなす点で異なる。同様に、図5に示す変形例1の大判半導体基板1は、図2に示す大判半導体基板1と比較して、主割断溝または主割断痕10が楕円形状の閉曲線状をなす点で異なる。
図6は、本実施形態の変形例2に係る大判半導体基板の一例を示す図であり、図7は、本実施形態の変形例2に係る大判半導体基板の他の一例を示す図である。また、図8は、変形例2の大判半導体基板を割断することによって得られる楕円形状の割断半導体基板2の一例をも示す図である。
図6に示す変形例2の大判半導体基板1は、図4に示す変形例1の大判半導体基板1と比較して、主割断溝または主割断痕10の楕円形状における長軸が補助割断溝または補助割断痕12の延長上に位置しない点で異なる。同様に、図7に示す変形例2の大判半導体基板1は、図5に示す変形例1の大判半導体基板1と比較して、主割断溝または主割断痕10の楕円形状における長軸が補助割断溝または補助割断痕12の延長上に位置しない点で異なる。
2,2X 割断半導体基板
5,5X 劈開方向(結晶方位)
10,10X 主割断溝または主割断痕
12,12X 補助割断溝または補助割断痕
Claims (6)
- 割断によって割断半導体基板を得るために、少なくとも一方主面に前記割断のための割断溝または割断痕を有する大判半導体基板であって、
前記割断溝は、
前記割断半導体基板の形状に沿う主割断溝であって、楕円形状である閉曲線状の前記主割断溝と、
前記主割断溝から前記大判半導体基板の周縁に向けて延びる補助割断溝と、
を含み、
前記割断痕は、
前記割断半導体基板の形状に沿う主割断痕であって、楕円形状である閉曲線状の前記主割断痕と、
前記主割断痕から前記大判半導体基板の周縁に向けて延びる補助割断痕と、
を含み、
前記主割断溝または前記主割断痕の前記楕円形状における長軸は、前記大判半導体基板の劈開方向に対して15°以上45°以下の角度を有する、
大判半導体基板。 - 前記補助割断溝または補助割断痕は、前記大判半導体基板の劈開方向に対して15°以上45°以下の角度を有する、請求項1に記載の大判半導体基板。
- 割断によって割断半導体基板を得るために、少なくとも一方主面に前記割断のための割断溝または割断痕を有する大判半導体基板であって、
前記割断溝は、
前記割断半導体基板の形状に沿う主割断溝であって、少なくとも一部が円形状または楕円形状である閉曲線状の前記主割断溝と、
前記主割断溝から前記大判半導体基板の周縁に向けて延びる補助割断溝と、
を含み、
前記割断痕は、
前記割断半導体基板の形状に沿う主割断痕であって、少なくとも一部が円形状または楕円形状である閉曲線状の前記主割断痕と、
前記主割断痕から前記大判半導体基板の周縁に向けて延びる補助割断痕と、
を含み、
前記補助割断溝または補助割断痕は、前記大判半導体基板の劈開方向に対して15°以上45°以下の角度を有する、
大判半導体基板。 - 前記主割断溝または前記主割断痕は真円形状である、請求項3に記載の大判半導体基板。
- 前記主割断溝または前記主割断痕は楕円形状である、請求項3に記載の大判半導体基板。
- 請求項1~5のいずれか1項に記載の大判半導体基板を割断することによって割断半導体基板を得る割断半導体基板の製造方法であって、
前記大判半導体基板において、前記主割断溝および前記補助割断溝と前記大判半導体基板の周縁とで囲まれた部分を、前記主割断溝および前記補助割断溝に沿って折り割ることにより除去する、または、前記主割断痕および前記補助割断痕と前記大判半導体基板の周縁とで囲まれた部分を、前記主割断痕および前記補助割断痕に沿って折り割ることにより除去する、割断半導体基板の製造方法。
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2019022614 | 2019-02-12 | ||
JP2019022614 | 2019-02-12 | ||
PCT/JP2020/005240 WO2020166583A1 (ja) | 2019-02-12 | 2020-02-12 | 大判半導体基板および割断半導体基板の製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPWO2020166583A1 JPWO2020166583A1 (ja) | 2021-10-28 |
JP7178431B2 true JP7178431B2 (ja) | 2022-11-25 |
Family
ID=72044911
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2020572257A Active JP7178431B2 (ja) | 2019-02-12 | 2020-02-12 | 大判半導体基板および割断半導体基板の製造方法 |
Country Status (2)
Country | Link |
---|---|
JP (1) | JP7178431B2 (ja) |
WO (1) | WO2020166583A1 (ja) |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2010083016A (ja) | 2008-09-30 | 2010-04-15 | Mitsuboshi Diamond Industrial Co Ltd | 脆性材料基板のスクライブ方法 |
JP2018182078A (ja) | 2017-04-13 | 2018-11-15 | 株式会社ディスコ | 分割方法 |
-
2020
- 2020-02-12 WO PCT/JP2020/005240 patent/WO2020166583A1/ja active Application Filing
- 2020-02-12 JP JP2020572257A patent/JP7178431B2/ja active Active
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2010083016A (ja) | 2008-09-30 | 2010-04-15 | Mitsuboshi Diamond Industrial Co Ltd | 脆性材料基板のスクライブ方法 |
JP2018182078A (ja) | 2017-04-13 | 2018-11-15 | 株式会社ディスコ | 分割方法 |
Also Published As
Publication number | Publication date |
---|---|
JPWO2020166583A1 (ja) | 2021-10-28 |
WO2020166583A1 (ja) | 2020-08-20 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US8772137B2 (en) | Semiconductor wafer with assisting dicing structure and dicing method thereof | |
EP1973174B1 (en) | Method for fracturing semiconductor substrate and solar cell | |
US5182233A (en) | Compound semiconductor pellet, and method for dicing compound semiconductor wafer | |
US8691602B2 (en) | Method for producing semiconductor light-emitting chip | |
JP2780618B2 (ja) | 窒化ガリウム系化合物半導体チップの製造方法 | |
JP2004031526A (ja) | 3族窒化物系化合物半導体素子の製造方法 | |
WO2014188773A1 (ja) | 太陽電池の製造方法及び太陽電池 | |
JP7278831B2 (ja) | 太陽電池セルの製造方法および割断用太陽電池セル | |
JP2014232818A (ja) | 太陽電池およびその製造方法、ならびに太陽電池モジュール | |
JPH10125958A (ja) | 窒化ガリウム系化合物半導体チップの製造方法 | |
JP2009206221A (ja) | 半導体装置の製造方法 | |
JP2005236017A (ja) | 太陽電池セルの製造方法 | |
JP7178431B2 (ja) | 大判半導体基板および割断半導体基板の製造方法 | |
KR20150045943A (ko) | 가공 대상물 절단 방법 | |
US20120132922A1 (en) | Composite substrate with crystalline seed layer and carrier layer with a coincident cleavage plane | |
CN107305920B (zh) | 基板晶片以及ⅲ族氮化物半导体元件的制造方法 | |
JP3227287B2 (ja) | 窒化ガリウム系化合物半導体チップの製造方法と窒化ガリウム系化合物半導体素子 | |
CN110605794B (zh) | 电池片生产方法、电池片、电池组件 | |
JP5147230B2 (ja) | 半導体基板の割断装置及び太陽電池モジュールの製造方法 | |
KR20070088747A (ko) | 웨이퍼로부터 반도체 칩을 제조하기 위한 방법 | |
JP2014239085A (ja) | 太陽電池素子およびその製造方法 | |
WO2020252265A1 (en) | Methods for dicing semiconductor wafers and semiconductor devices made by the methods | |
US11646392B2 (en) | Method of manufacturing light-emitting device | |
EP3594997A1 (fr) | Procede de fabrication d'au moins une structure semiconductrice comportant une etape de separation vis-a-vis du substrat de croissance | |
US8900925B2 (en) | Method for manufacturing a diode, and a diode |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20210607 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20220802 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20220930 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20221018 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20221114 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 7178431 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |