JP7154885B2 - 静止形開閉器 - Google Patents

静止形開閉器 Download PDF

Info

Publication number
JP7154885B2
JP7154885B2 JP2018159644A JP2018159644A JP7154885B2 JP 7154885 B2 JP7154885 B2 JP 7154885B2 JP 2018159644 A JP2018159644 A JP 2018159644A JP 2018159644 A JP2018159644 A JP 2018159644A JP 7154885 B2 JP7154885 B2 JP 7154885B2
Authority
JP
Japan
Prior art keywords
phase
current
thyristor
switch
thyristor switch
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2018159644A
Other languages
English (en)
Other versions
JP2020032814A (ja
Inventor
憲幸 市橋
俊一朗 保科
文夫 青山
宏樹 宮嶋
健 久野村
正彦 甲斐
俊匡 清水
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Mitsubishi Electric Industrial Systems Corp
Central Japan Railway Co
Toshiba Infrastructure Systems and Solutions Corp
Original Assignee
Toshiba Mitsubishi Electric Industrial Systems Corp
Central Japan Railway Co
Toshiba Infrastructure Systems and Solutions Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Mitsubishi Electric Industrial Systems Corp, Central Japan Railway Co, Toshiba Infrastructure Systems and Solutions Corp filed Critical Toshiba Mitsubishi Electric Industrial Systems Corp
Priority to JP2018159644A priority Critical patent/JP7154885B2/ja
Publication of JP2020032814A publication Critical patent/JP2020032814A/ja
Application granted granted Critical
Publication of JP7154885B2 publication Critical patent/JP7154885B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Electric Propulsion And Braking For Vehicles (AREA)

Description

本発明の実施形態は、交流き電電気鉄道用の静止形開閉器に関する。
交流き電電気鉄道における電力供給システムでは、き電区間の電源の切り換え等のために開閉器が用いられる。この用途には、従来より真空開閉器が適用されているが、半導体素子の高耐圧化、大電流化の進展に伴い、近年では半導体素子を適用した静止形開閉器を適用することが可能となった。静止形開閉器を導入することによって、電力供給システムの信頼性の向上、メンテナンスフリー等を実現することができ、鉄道輸送の安定性が向上する。
静止形開閉器は、多段に直列接続されたサイリスタをスイッチとして用いている。サイリスタには、ゲート信号を与えた後、オンするのに必要な電流値としてラッチング電流があり、ラッチング電流の値には、個体差がある。
サイリスタに交流電流を通電する際、ラッチング電流がサイリスタごとにばらつくので、ゲート信号をオフする位相によっては、直列接続されたサイリスタのうち、オフするものと、オン状態を保持するものとが混在することがある。オン状態を保持したサイリスタが次の電流零点でオフするまで、オンしているサイリスタが負担すべき交流電圧もオフしたサイリスタに印加される。したがって、オフ状態のサイリスタには、過大な電圧が印加されることとなり、サイリスタの破損等に至るおそれがある。
国際公開第2016/110958号
実施形態は、安全にサイリスタをオフさせることができる静止形開閉器を提供する。
実施形態に係る静止形開閉器は、第1単相交流電源をしゃ断する第1エアセクションと第2単相交流電源をしゃ断する第2エアセクションとの間に設けられた中セクションの架線から給電される場合に、前記第1単相交流電源および前記第2単相交流電源間で電車への給電を切り換える。この静止形開閉器は、複数の第1サイリスタが直列接続され、前記第1単相交流電源と前記中セクションの架線との間に接続された第1サイリスタスイッチと、複数の第2サイリスタが直列接続され、前記第2単相交流電源と前記中セクションの架線との間に接続された第2サイリスタスイッチと、電車が前記中セクションの架線から給電されて走行するときに前記第1サイリスタスイッチおよび前記第2サイリスタスイッチの開閉を切り換える制御装置と、を備える。前記制御装置は、前記電車が前記第1エアセクションおよび前記第2エアセクションのいずれも通過した後に、前記第1サイリスタスイッチまたは前記第2サイリスタスイッチをオフする場合に、前記中セクションの架線と電流帰還経路との間に存在している静電容量に流れる第1電流にもとづいて、前記第1サイリスタスイッチまたは前記第2サイリスタスイッチに流れる第2電流の位相を演算し、前記第2電流の瞬時値が前記複数の第1サイリスタおよび前記複数の第2サイリスタのそれぞれが有するいずれのラッチング電流よりも小さいときにゲート信号をオフする。
本実施形態では、前記中セクションの架線と電流帰還経路との間に存在している静電容量に流れる第1電流にもとづいて、第1サイリスタスイッチまたは第2サイリスタスイッチに流れる第2電流を演算して、演算した第2電流がサイリスタのラッチング電流よりも小さいときにゲート信号をオフするので、安全にサイリスタをオフさせることができる。
第1の実施形態に係る静止形開閉器を例示する模式的な構成図である。 第1の実施形態の静止形開閉器の一部を例示するブロックである。 静止形開閉器の一サイリスタ素子がオフする場合の現象を説明する模式的な回路図である。 図4(a)は、静止形開閉器の通電電流を説明するための簡略化された回路図である。図4(b)は、図4(a)における電圧と電流のベクトル図である。 第2の実施形態の静止形開閉器の一部を例示するブロック図である。
以下、図面を参照しつつ、本発明の実施形態について説明する。
なお、図面は模式的または概念的なものであり、各部分の厚みと幅との関係、部分間の大きさの比率などは、必ずしも現実のものと同一とは限らない。また、同じ部分を表す場合であっても、図面により互いの寸法や比率が異なって表される場合もある。
なお、本願明細書と各図において、既出の図に関して前述したものと同様の要素には、同一の符号を付して詳細な説明を適宜省略する。
(第1の実施形態)
図1は、実施形態に係る静止形開閉器を例示する模式的な構成図である。
図1に示すように、静止形開閉器10は、電車100の進行方向に沿って敷設された架線2a,2bに接続される。この例では、架線2aは、架線2bよりも、電車100の進行方向前方に敷設されている。
2本の架線2a,2bの間には、中セクション3の架線が設けられている。架線2aと中セクション3の架線との間には、エアセクション5aが設けられている。中セクション3の架線と架線2bとの間には、エアセクション5bが設けられている。架線2aは、エアセクション5aによって、中セクション3の架線と絶縁されている。架線2bは、エアセクション5bによって、中セクション3の架線と絶縁されている。なお、以下では、中セクション3の架線のことを単に中セクション3ということがあり、また、中セクション3の架線が敷設されている領域のことを、中セクション3ということもある。
静止形開閉器10は、中セクション3とも接続される。静止形開閉器10は、電車100の走行位置に応じて、架線2a,2bと中セクション3との間の接続、遮断を切り換える。より具体的には、静止形開閉器10は、架線2aと中セクション3とを接続し、その場合には、架線2bと中セクション3とを遮断する。静止形開閉器10は、架線2aと中セクション3とを遮断した場合には、架線2bと中セクション3とを接続する。
2本の架線2a,2bは、A電源1aおよびB電源1bにそれぞれ接続されている。A電源1aおよびB電源1bは、異なる位相の単相交流電源である。A電源1aおよびB電源1bは、たとえば三相交流を変圧器1によって直交座標変換することによって生成される。変圧器1は、三相交流を、90°位相の異なる単相交流に変換し、変圧して出力するたとえばスコット結線変圧器である。A電源1aおよびB電源1bがスコット結線変圧器によって生成された場合には、たとえばA電源1aがM座(主座)電源であり、B電源1bがT座電源であり、B電源1bは、A電源1aの電圧位相から90°遅れた電圧位相を有している。
A電源1aおよびB電源1bは、変圧器1の出力から、き電遮断器6a,6bを介して、架線2a,2bにそれぞれ電力を供給する。き電遮断器6a,6bは、地絡故障等の異常が検出された場合に、架線2a,2bと変圧器1側電源とを遮断する。
本実施形態の静止形開閉器10は、サイリスタスイッチ12a,12bと、制御装置20と、を備える。サイリスタスイッチ12a,12bは、それぞれ多段に直列接続されたサイリスタが逆並列に接続されており、オン時には交流電流を流すことができ、オフ時には交流電流を遮断する。サイリスタスイッチ12a,12bは、ゲート信号Ga,Gbによって、オンし、交流電流を流す。ゲート信号Ga,Gbは、制御装置20によって生成され、サイリスタスイッチ12a,12bのゲートに供給される。
以下では、サイリスタをオンさせるゲート信号をアクティブなゲート信号といい、サイリスタをオフさせるゲート信号を非アクティブなゲート信号ということがある。ゲート信号が非アクティブであるという場合には、ゲート信号が無信号であることも含まれる。
制御装置20は、レール4上を走行する電車100の位置に応じて、サイリスタスイッチ12a,12bにゲート信号Ga,Gbをそれぞれ供給して、サイリスタスイッチ12a,12bのオンオフを制御する。
サイリスタスイッチ12aは、A電源1aが供給される架線2aと中セクション3との間に接続される。サイリスタスイッチ12bは、B電源1bが供給される架線2bと中セクション3との間に接続される。
この例のように、架線2aとサイリスタスイッチ12aとの間、中セクション3とサイリスタスイッチ12a,12bとの間、および、架線2bとサイリスタスイッチ12bとの間に断路器14がそれぞれ挿入されていてもよい。断路器14は、電源異常時や、静止形開閉器10の異常時等の場合に、架線2a,2b、中セクション3を、静止形開閉器10から遮断して、システムを保護する。
電車100は、いずれかの架線2a,2bとレール4との間、または中セクション3とレール4との間で電流経路の一部を形成する。電流経路に流れる電流は、電車100の電動機に供給され、電車はレール4上を走行することができる。
なお、静止形開閉器には、他の断路器を介して、架線2aと中セクション3との間に接続される他の開閉器、および架線2bと中セクション3との間に接続される他の開閉器をさらに含むようにしてもよい(図示せず)。これらの開閉器や断路器は、たとえばサイリスタスイッチ12a,12bが故障した場合のために予備で設けられる。予備の開閉器は、真空開閉器でもよいし、サイリスタスイッチでもよい。
後に詳述するように、電車100がすべてのエアセクション5a,5bを通過した後でも、中セクション3とレール4との間に浮遊容量が存在する。そのため、中セクション3およびレール4とともに、浮遊容量を含む電流経路が形成される。本実施形態の静止形開閉器10では、サイリスタスイッチ12a,12bには、浮遊容量を含む電流経路で電流が流れる。サイリスタスイッチ12a,12bに流れる電流がゼロクロスし、サイリスタスイッチ12a,12bを構成するすべてのサイリスタのラッチング電流の最小値に達する前に、静止形開閉器10はゲート信号Ga,Gbを非アクティブとする。これにより、すべてのサイリスタをほぼ同時にオフすることができ、サイリスタスイッチを安全に遮断することができる。
図1の例では、電車100は、右から左に走行するものとする。電車100は、当初B電源1bの供給を受けて走行し、その後、A電源1aの供給を受けて走行する。電源は、電車100が中セクション3を走行中に、B電源1bからA電源1aに切り換えられる。
以下では、図1の例について説明するが、電車が左から右に走行する場合についても以下の説明を同様に適用することができる。すなわち、電車は、当初A電源1aの供給を受けて走行し、中セクション3でA電源1aからB電源1bに切り換えられた電源の供給を受けて走行する。この場合には、電車がエアセクション5bを通過した後、制御装置20は、サイリスタスイッチ12bをオフする位相を決定する。
制御装置20は、電車100の位置の情報を受信して、電車100の位置に応じたゲート信号Ga,Gbをサイリスタスイッチ12a,12bのゲートに供給する。エアセクション5bよりも進行方向手前の位置100aでは、制御装置20は、アクティブなゲート信号Gbを生成し出力して、サイリスタスイッチ12bをオンする。制御装置20は、非アクティブなゲート信号Gaを生成し出力して、サイリスタスイッチ12aをオフする。この場合には、架線2b、電車100、およびレール4を含む電流経路が形成されている。
電車100の位置100b,100cは、エアセクション5a,5bの間の位置であり、電車100は、B電源1bから電源供給されている中セクション3から電力の供給を受けて走行する。位置100bは、位置100cよりも、電車100の進行方向手前の位置である。
電車100が中セクション3の位置100bを走行している場合には、制御装置20は、アクティブなゲート信号Gbの出力を継続し、非アクティブなゲート信号Gaの出力を継続する。そのため、サイリスタスイッチ12bはオンであり、サイリスタスイッチ12aはオフである。この場合には、B電源1b、サイリスタスイッチ12b、中セクション3、電車100、およびレール4を含む電流経路が形成されている。
制御装置20は、電車100が中セクション3を走行中、所定の位置100cを通過したことを検出すると、サイリスタスイッチ12bをオフするように非アクティブなゲート信号Gbを生成し出力する。制御装置20は、所定の同時オフ期間経過後、サイリスタスイッチ12aをオンするようにアクティブなゲート信号Gaを生成し出力する。中セクション3には、サイリスタスイッチ12aを介してA電源1aが供給される。この場合には、A電源1a、サイリスタスイッチ12a、中セクション3、電車100、およびレール4を含む電流経路が形成されている。
制御装置20は、電車100が中セクション3を通過、つまりエアセクション5aを通過したことを検出し所定の期間経過すると、非アクティブなゲート信号Gaを生成し出力して、サイリスタスイッチ12aをオフする。その後、制御装置20は、所定の期間経過後に後続する電車のために、アクティブなゲート信号Gbを生成し出力して、サイリスタスイッチ12bをオンする。
電車100がエアセクション5aを通過し、位置100dを走行する場合には、電車100には、A電源1aが架線2aを介して供給される。
本実施形態の静止形開閉器10では、制御装置20は、電車100が中セクション3およびエアセクション5aを通過した後に、サイリスタスイッチ12aをオフする位相をサイリスタスイッチ12aに流れる電流の位相にもとづいて決定する。より具体的には、制御装置20は、A電源1aの電圧位相に対する、サイリスタスイッチ12aに流れる電流の位相を求めて、サイリスタスイッチ12aに流れる電流がサイリスタスイッチ12aのラッチング電流最小値に至る前に、すべてのサイリスタをオフさせるようにゲート信号を非アクティブにする。ここで、ラッチング電流最小値とは、サイリスタスイッチ12aを構成するサイリスタのラッチング電流のうちの最小値である。
図2は、実施形態の静止形開閉器の一部を例示するブロックである。
図2には、上述のようなゲート信号を生成する制御装置20の具体的な構成例が示されている。
図2に示すように、制御装置20は、AND回路21と、位相検出器22と、比較器23と、ワンショット回路24と、演算部25~30と、ゲート信号生成回路31と、を含む。ゲート信号生成回路31には、A入指令が入力される。A入指令は、前述の電車100の位置にもとづいて、サイリスタスイッチ12aをオンさせるための指令である。ゲート信号生成回路31に、A入指令が入力されると、後述するオフタイミング信号OFFaが入力されるまでの期間において、ゲート信号Gaは、継続的にアクティブになる。
AND回路21には、前述の電車100の位置にもとづいて、サイリスタスイッチ12aをオフするためのA切指令が入力される。
位相検出器22は、A電源の電圧信号vaを入力して、電圧信号vaの位相THaを検出し出力する。位相THaのデータは、比較器23に供給され、演算部25~30によって計算されたオフ位相THoffのデータと比較される。
演算部25~30は、A電源1aの電圧信号vaおよびB電源1bの電圧信号vbを入力して、電圧信号vaを基準として、サイリスタスイッチ12aに流れる電流iaの位相φaを演算し、位相φaに制御遅れ角αを加算して、オフ位相THoffとして出力する。なお、演算部25~30は、電流iaの振幅Iaも同時に演算することができる。
オフ位相THoffは、電流iaがゼロクロスした後、所定の制御遅れ角αを加算した位相に相当する。制御遅れ角αは、オフ位相THoffに対応する電流iaの瞬時値がラッチング電流最小値よりも小さくなるように設定する。
制御装置20では、計測誤差等に伴う位相φaの演算誤差や、ゲート信号Ga,Gbの遅延時間を含む場合があるので、これらの誤差等を考慮して、上述のように制御遅れ角αを設定することが好ましい。たとえば、制御遅れ角αは、サイリスタスイッチ12aのオフ位相における電流iaの瞬時値がラッチング電流最小値の1/2程度となるように設定される。
比較器23は、A電源の電圧信号vaの位相THaとオフ位相THoffとを比較し、電圧信号の位相THaとオフ位相THoffとが一致したタイミングを決定する。そのタイミングで、ワンショット回路24は、設定されたパルス幅のタイミング信号を生成する。
AND回路21は、A切指令とワンショット回路24で生成されたタイミング信号との論理積によって、オフタイミング信号OFFaを出力する。
オフタイミング信号OFFaはゲート信号生成回路31に入力され、ゲート信号Gaが非アクティブとなる。このタイミングは、サイリスタスイッチ12aに流れる電流iaがゼロクロスした後、制御遅れ角α相当の位相に応じたタイミングである。このとき、電流(瞬時値)iaは、サイリスタスイッチ12aを構成するすべてのサイリスタのラッチング電流最小値よりも小さい値となるように設定されており、ゲート信号を非アクティブとすることによって、すべてのサイリスタがオフする。
演算部25~30の具体例について説明する。演算部25は、係数器25aと、乗算器25bと、演算器25cと、を含む。演算部25は、フーリエ変換を用いて、A電源の電圧信号vaから基本波成分を抽出して、A電源の振幅Vaを演算する。
演算部25は、A電源の電圧信号vaを入力して、電圧信号vaの基本波周波数成分の振幅(波高値)Vaを演算する。電圧信号vaは、係数器25aに入力される。係数器25aは、電圧信号vaの振幅を正規化して出力する。正規化された電圧信号は、乗算器25bの一方の入力に供給される。乗算器25bの他方の入力には、演算器26eの出力が供給される。演算器26eは、電圧信号vaの位相THaの正弦関数(sin)を演算して出力する。乗算器25bは、乗算結果を演算器25cに供給する。演算器25cは、入力された信号の平均値を演算して直流量を出力する。
ここで、関数f(x)のフーリエ級数は、一般的に以下の式(1)によって定義されている。
Figure 0007154885000001
ここで、nは次数である。
式(1)の各フーリエ係数は、以下の式(2)~(4)を用いて求められる。
Figure 0007154885000002
式(2)~(4)において、cは、波形の直流成分のレベルを表し、aは、波形のcos成分を表し、bは、波形のsin成分を表している。なお、この例では、直流成分はないので、c=0とする。また、この例では、電圧信号vaの基本波周波数成分の位相を基準とし、電圧信号vaと同相成分の係数bについては、実数で表され、電圧信号vaの直交成分の係数aについては虚数で表されるものとする。
演算部25においては、上述のフーリエ変換を用いて、電圧信号vaの基本波周波数成分の振幅Vaを求める。すなわち、式(4)において、n=1の場合に該当し、振幅Vaは、電圧信号vaと同相成分のみからなるため、sin成分(実数)を以下の式(5)によって求めることができる。
Figure 0007154885000003
ここで、ωtは基本波周波数成分の位相であり、図2に示すTHaに該当する。
演算器25cは、積分演算(式(5))を平均演算によって実行する。なお、平均演算はローパスフィルタによる平滑化としてもよい。
演算部26は、係数器26aと、加減算器26bと、乗算器26c,26gと、演算器26d,26e,26f,26hと、を含む。演算部26は、フーリエ変換を用いて、A電源の電圧信号vaおよびB電源の電圧信号vbにもとづいて、A電源とB電源の電圧差の信号vba(=vb-va)の実部および虚部の基本波周波数成分の振幅(波高値)Vbas,Vbacを演算する。
演算部26では、B電源の電圧信号vbが係数器26aに入力される。係数器26aは、電圧信号vbの振幅を正規化して出力する。正規化された電圧信号は、加減算器26bの一方の入力(加算入力)に供給される。加減算器26bの他方の入力(減算入力)には、正規化された電圧信号vaが入力される。加減算器26bは、2つの電圧信号の差をとって差電圧信号vbaを出力し、差電圧信号vbaを乗算器26cの一方の入力に供給する。乗算器26cの他方の入力には、正弦関数である演算器26eの出力が供給される。乗算器26cは、差電圧信号vbaに電圧信号vaの位相THaの正弦関数(sin)を乗じて出力する。乗算器26cの出力は演算器26dに入力され、演算器26dは、乗算器26cの平均を演算し、差電圧信号vbaの実部の振幅Vbasとして出力する。
加減算器26bは、差電圧信号vbaを、乗算器26gの一方の入力にも供給する。乗算器26gの他方の入力には、電圧信号vaの位相THaの余弦関数(cos)を乗じて出力する。位相THaの余弦関数は、演算器26fによって演算される。乗算器26gの出力は、演算器26hに供給され、演算器26hは、乗算器26gの出力の平均を演算し、差電圧信号vbaの虚数部の振幅Vbacとして出力する。
演算部26においては、上述のフーリエ変換を用いて、電圧信号vaの基本波周波数成分の位相を基準にして、差電圧信号vbaの振幅Vbas,Vbacを求める。振幅Vbasは、電圧信号vaの同相成分振幅である実数部として求められる。振幅Vbasは式(6)によって求められる。
Figure 0007154885000004
演算器26dは、積分演算を平均演算によって実行する。なお、平均演算はローパスフィルタによる平滑化としてもよい。
振幅Vbacは、電圧信号vaの直交成分である虚数部として求められる。振幅Vbacは式(7)よって求められる。
Figure 0007154885000005
演算器26hは、積分演算を平均演算によって実行する。なお、平均演算はローパスフィルタによる平滑化としてもよい。
演算部27は、電圧信号vaの基本波周波数成分の振幅Vaを入力して、所定の演算を実行する。所定の演算は、入力値に、あらかじめ設定された定数ω0×Cnを乗ずる係数演算である。ここで、ω0は、電圧信号va,vbの基本波角周波数である。Cnは、中セクション3とレール4間の浮遊容量の静電容量値である。静電容量値Cnは、たとえば、実地で取得されたデータ、または実地で取得されたデータにもとづいてシミュレーション等を行うことによって得られた推定値をあらかじめ設定する。ω0×Cnは、中セクション3とレール4間静電容量Cnにもとづくサセプタンスである。
演算部27は、電圧信号vaの基本波周波数成分の振幅(波高値)Vaを入力して、中セクション3とレール4間の静電容量Cnに流れる電流の振幅(波高値)Inを出力する。
浮遊容量に流れる電流を、静電容量Cnにもとづくサセプタンスによって表すと、以下の式(8)、(8’)のようになる。以下では、複素電流および複素電圧(いずれもベクトル量)については、<Ixx>および<Vyy>のようにそれぞれ表すこととする。また、jは虚数単位である。
in=j×ω0×Cn×va (8)
<In>=j×ω0×Cn×Va=j×In (8’)
つまり、電流inは、電圧信号vaに対して90°進み位相であることを意味する。
演算部28は、差電圧信号vbaのsin波成分(電圧信号vaと同相成分)の基本波周波数成分の振幅Vbasおよびcos波成分(電圧信号vaと直交成分)の基本波周波数成分の振幅Vbacをそれぞれ入力して、所定の定数を乗ずる演算器28a,28bを含む。演算器28aは、定数ω0×Csを有し、演算器28bは、定数ω0×Csを有する。ここで、Csは、サイリスタスイッチ12bに並列に接続されたスナバ回路のコンデンサの静電容量値である。つまり、ω0×Csは、スナバコンデンサのサセプタンスである。
演算部28は、電圧信号vbaのsin波成分の基本波周波数成分の振幅Vbasおよびcos波成分の基本波周波数成分の振幅Vbacをそれぞれ入力して、スナバ回路のコンデンサに流れる電流の実部および虚部のそれぞれの振幅(波高値)Ibs,Ibcを出力する。
スナバコンデンサに流れる電流(瞬時値)ibは、ib=j×ω0×Cs×(vb-va)であり、(vb-va)の複素電圧<Vba>は、以下の式(9)で表される。
<Vba>=Vbas+j×Vbac (9)
したがって、スナバコンデンサに流れる電流を複素電流<Ib>で表すと、以下の式(10)ようになる。
<Ib>=j×ω0×Cs×<Vba>
=j×ω0×Cs×(Vbas+j×Vbac)
=j×ω0×Cs×Vbas-ω0×Cs×Vbac
=j×Ibs-Ibc (10)
式(10)右辺のIbsは演算器28aの出力、Ibcは演算器28bの出力である。
演算部29は、演算器29aを含む。演算器29aは、電流の振幅In,Ibs,Ibcにもとづいて、電圧信号vaに対する電流iaの位相φaを演算する。演算部29の演算式は、以下のとおりである。演算部29では、同時に電流iaの振幅(波高値)も演算して出力することができる。
サイリスタスイッチ12aに流れる電流を複素電流<Ia>で表すと、図4より、<Ia>=<In>-<Ib>である。式(8’)、(10)より、複素電流<Ia>の実部は、Ibcであり、虚部は、In-Ibsとなる。したがって、電流iaの位相φaは、電圧信号vaを基準として、以下の式(11)のように表される。
Figure 0007154885000006
なお、電流iaの振幅は、以下の式(12)によって求めることができる。
Figure 0007154885000007
演算部29で演算された位相φaのデータは、演算部30に供給される。演算部30は、位相φaにもとづいて、サイリスタスイッチ12aをオフさせる位相を演算する。サイリスタスイッチ12aのオフ位相THoffは電流iaがゼロになる位相、すなわちφaに制御遅れ角αを加算して演算される。
本実施形態の静止形開閉器10の動作について動作原理とともに説明する。
まず、静止形開閉器10のサイリスタスイッチ12aを構成するそれぞれのサイリスタが異なるラッチング電流を有することによって、1つのサイリスタが他のサイリスタよりも先にオフし得ることについて説明する。
図3は、静止形開閉器の動作を説明するための模式的な回路図である。
図3の上段および下段のいずれの図においても、電車は、右から左に走行しており、中セクション3およびエアセクション5aを通過したものとする(図1も参照)。図3の上段の図は、電車100が中セクション3およびエアセクション5aを通過した直後であり、走行方向前方のサイリスタスイッチ12aがオン、走行方向後方のサイリスタスイッチ12bがオフの状態を示している。図3の下段の図は、電車がエアセクション5aを通過した後、サイリスタスイッチ12aをオフする過程を示している。なお、図3では、オンしているサイリスタを黒塗りで表し、オフしているサイリスタを白抜きで表している。
サイリスタスイッチ12aは、サイリスタ112a11,112a12,…,112a1n、および、サイリスタ112a21,112a22,…,112a2nを含んでいる。ここでは、nは3以上の自然数である。サイリスタ112a11およびサイリスタ112a21は逆並列に接続されている。サイリスタ112a12およびサイリスタ112a22は逆並列に接続されている。同様に、サイリスタ112a1nおよびサイリスタ112a2nは逆並列に接続されている。サイリスタが逆並列に接続されるとは、一方のサイリスタのアノード端子に他方のサイリスタのカソード端子が接続され、一方のサイリスタのカソード端子に他方のサイリスタのアノード端子が接続されていることをいう。サイリスタスイッチ12aでは、逆並列に接続されたサイリスタの組は、直列に接続されている。サイリスタスイッチ12aは、逆並列接続されたサイリスタの組がn組直列接続された回路である。直列接続する組の数は、サイリスタの耐圧およびA電源1a、B電源1bの電圧値等によって適切に選定される。上述では、nが3以上の自然数としたがnは2以上であればよい。
スナバ回路13aはn個のスナバ回路113a1,113a2,…,113anを含んでいる。スナバ回路113a1は、逆並列に接続されたサイリスタ112a11,112a21の両端に接続されている。スナバ回路113a2は、逆並列に接続されたサイリスタ112a21,112a22の両端に接続されている。同様に、スナバ回路113anは、逆並列に接続されたサイリスタ112a1n,112a2nの両端に接続されている。
スナバ回路113a1は、スナバコンデンサ113a11と抵抗器113a12とを含み、スナバコンデンサ113a11および抵抗器113a12は直列に接続されている。スナバ回路113a2は、スナバコンデンサ113a21と抵抗器113a22とを含み、スナバコンデンサ113a21および抵抗器113a22は直列に接続されている。同様に、スナバ回路13anは、スナバコンデンサ113an1と抵抗器113an2とを含み、スナバコンデンサ113an1および抵抗器113an2は直列に接続されている。
サイリスタスイッチ12bは、サイリスタスイッチ12aと同様の構成を有する。すなわち、サイリスタスイッチ12bは、n組の逆並列に接続されたサイリスタの組を含み、サイリスタの組は直列に接続されている。サイリスタの組は、サイリスタ112b11,112b21の組、サイリスタ112b12,112b22の組、およびサイリスタ112b1n,112b2nの組である。
スナバ回路13bの構成もスナバ回路13aの場合と同様である。すなわち、スナバ回路13bは、直列に接続された複数のスナバ回路113b1,113b2,…,113bnを含む。スナバ回路113b1は、直列接続されたスナバコンデンサ113b11と抵抗器113b21とを含み、逆並列接続されたサイリスタ112b11,112b21の両端に接続されている。スナバ回路113b2は、直列接続されたスナバコンデンサ113b21と抵抗器113b22とを含み、逆並列接続されたサイリスタ112b12,112b22の両端に接続されている。同様に、スナバ回路113bnは、直列接続されたスナバコンデンサ113bn1と抵抗器113bn2とを含み、逆並列接続されたサイリスタ112b1n,112b2nの両端に接続されている。
図3の上段の図に示すように、電車が中セクション3およびエアセクション5aを通過した直後には、制御装置20は、アクティブなゲート信号Gaを出力し、サイリスタスイッチ12aのオン状態を継続させており、サイリスタスイッチ12aを構成するすべてのサイリスタ112a11~112a2nがオン状態である。制御装置20は、非アクティブなゲート信号Gbを出力し、サイリスタスイッチ12bのオフ状態を継続させており、サイリスタスイッチ12bを構成するすべてのサイリスタ112b11~112b2nはオフ状態である。
中セクション3とレール4との間には、静電容量値Cnを有する浮遊容量200が形成されている。そのため、A電源1a、サイリスタスイッチ12a、浮遊容量200、レール4を含む電流経路が形成されている。サイリスタスイッチ12aに流れる電流iaは、この電流経路を流れる。
また、A電源1aとB電源1bの位相は一般的に異なるので、A電源1aとB電源1bとの間には、電流が流れ得る。サイリスタスイッチ12a,12bを構成する各サイリスタの両端には、dv/dtの抑制等のためにスナバ回路113a1~113bnが接続されている。サイリスタスイッチ12bはオフしているため、スナバ回路13bの流れる電流ibは、中セクション3、スナバコンデンサ113b11~113bn1、抵抗器113b12~113bn2、B電源1b、およびレール4を含む電流経路を流れる。ここで、スナバコンデンサのインピーダンスは抵抗器の抵抗値に比較して充分大きく、抵抗は無視でき、スナバ電流はスナバコンデンサの静電容量でほぼ決定される。
以上より、サイリスタスイッチ12aに流れる電流iaは、静電容量Cnを流れる電流inと、スナバ回路13bを流れる電流ibとの合成に等しい。
サイリスタスイッチ12aは、サイリスタ112a11~112a1n,112a21~112a2nがそれぞれ多段に直列接続されている。サイリスタスイッチ12bも、サイリスタ112b11~112b1n,112b21~112b2nがそれぞれ多段に直列接続されている。サイリスタ112a11~112a1n,112a21~112a2nは、それぞれ異なるラッチング電流を有する可能性がある。サイリスタ112b11~112b1n,112b21~112b2nについても、それぞれ異なるラッチング電流を有し得る。
ラッチング電流とは、アクティブなゲート信号を与えられたサイリスタが、ゲート信号を非アクティブとしてもオン状態を継続できる電流をいう。換言すると、アクティブなゲート信号を与えた後、そのサイリスタに流れる電流がそのサイリスタのラッチング電流に達する前にゲート信号を非アクティブとした場合には、そのサイリスタはオン状態を維持できず、オフする。ラッチング電流は、サイリスタごとに異なる値を有する。そのため、同一のアクティブなゲート信号を与えた多段直列接続のサイリスタに対してゲート信号を非アクティブとすると、サイリスタごとのラッチング電流のばらつきによって、オフするサイリスタとオン状態を継続するサイリスタとが混在することがある。なお、サイリスタのラッチング現象は、サイリスタスイッチに流れる電流は交流であるため、電流のゼロクロスが発生し、電流が反転した直後に発生しやすい現象である。
図3の下段の図には、サイリスタスイッチ12aへのゲート信号Gaを非アクティブとした場合に、ラッチング電流のばらつきによって、サイリスタ112a12がオフし、他のサイリスタ112a11,…,112a1nがオン状態を保持した状況が示されている。なお、逆並列に接続されたサイリスタ112a21~112a2nは、この期間ではオフしている。サイリスタ112a12のラッチング電流値IL2は、他のサイリスタ112a11,…,112a1nのラッチング電流IL1よりも大きい。そして、ゲート信号Gaが非アクティブになる位相は、サイリスタ112a12のラッチング電流値IL2と、他のサイリスタ112a11,…,112a1nのラッチング電流値IL1との間の電流値に応じた位相に相当する。
図3の下段の図に示すように、サイリスタ112a12がオフした場合には、A電源1aによってサイリスタスイッチ12aの両端に電圧が印加され続けるため、A電源1a、サイリスタ112a11、スナバ回路113a2、サイリスタ112a1n、中セクション3、浮遊容量200、およびレール4を介して電流が流れ得る。また、サイリスタスイッチ12bのスナバ回路13bを含む電流経路は、維持される。
この図のように、サイリスタスイッチ12aのうち1つのサイリスタがオフした場合には、オフしたサイリスタ112a12に印加される電圧は、A電源1aの電圧vaと中セクション電圧vnとの電位差となる。中セクション電圧vnは、中セクション3とレール4との間の電圧である。この電位差が、オフしたサイリスタ112a12の耐圧を超えた場合には、そのサイリスタ112a12は過電圧破壊するおそれがある。
次に、実施形態の静止形開閉器の動作原理を各電圧および電流のベクトルを用いて説明する。
図4(a)は、静止形開閉器の動作を説明するための簡略化された回路図である。図4(b)は、静止形開閉器の動作を説明するためのベクトル図である。
図4(a)は、設定した各電圧信号および電流信号の定義を示している。図4(a)で定義した各電圧信号および電流信号をベクトル図にしたものが図4(b)である。
図4(a)および図4(b)に示すように、A電源1aの電圧信号vaを基準とすると、B電源1bは、A電源1aの位相とは異なる位相θbを有する。この例では、θbは、A電源1aの位相から90°程度の遅れ位相とされているが任意に設定されてよい。A電源1aとB電源1b間の電圧差vbaは次の式(13)のように表される。
vba=vb-va (13)
中セクション3の浮遊容量200に流れる電流inは、A電源1aの電圧信号vaから90°進んだ位相を有する。
B電源1b側のスナバ回路13bのコンデンサ113bに流れる電流ibは、電圧差vbaから90°進んだ位相を有する。ここで、スナバコンデンサのインピーダンスは抵抗器の抵抗値に比較して充分大きく、抵抗は無視でき、スナバ電流はスナバコンデンサの静電容量でほぼ決定されるものとする。
サイリスタスイッチ12aに流れる電流iaは、浮遊容量に流れる電流inと、コンデンサに流れる電流-ibとの合成である。したがって、電流iaは、電圧信号vaからφa進んだ位相を有する。
本実施形態の静止形開閉器10では、電圧信号va,vbから、サイリスタスイッチ12aに流れる電流iaのvaに対する位相φaを求める。静止形開閉器10は、電流iaがゼロクロスする位相φaにもとづいて、ゲート信号Gaを非アクティブにする位相を計算する。本実施形態の場合には、上述の電圧信号va,vbをフーリエ変換によって、基本波周波数成分の振幅を求めることによって演算する。
再度図2を参照して、一連の演算の手順を説明すると、以下のとおりである。
演算部25は、電圧信号vaをフーリエ変換して振幅Vaを求める。なお、電圧信号vaを基準とするため、虚部に対応するcos部はゼロとする。
演算部26は、差電圧信号vbaをフーリエ変換して振幅Vbas,Vbacを求める。振幅Vbasは差電圧信号vbaの実部に対応するsin部であり、振幅Vbacは差電圧信号vbaの虚部に対応するcos部である。
演算部27は、電圧信号vaの振幅Vaおよび浮遊容量のサセプタンスから、式(8)を用いて浮遊容量200に流れる電流Inを求める。
演算部28は、差電圧信号の振幅Vbas,Vbacおよびスナバ回路13bのコンデンサ113bのサセプタンスから、スナバコンデンサに流れる電流成分Ibs,Ibcを求める。
演算部29は、各電流In,Ibs,Ibcから、式(11)を用いて、サイリスタスイッチ12aに流れる電流iaの位相φaを求める。
演算部30は、位相φaにもとづいて、ゲート信号Gaを非アクティブにする位相であるオフ位相THoffを演算する。
制御装置20は、A切指令およびオフ位相THoffにもとづいて、非アクティブなゲート信号Gaを出力し、サイリスタスイッチ12aをオフする。
ゲート信号Gaを非アクティブにする位相は、電流iaのゼロクロス位相φaに制御遅れ角α相当の位相を付加したオフ位相THoffである。オフ位相THoffにおける電流iaの瞬時値はIa・sin(α)として求められ、サイリスタスイッチ12aを構成するすべてのサイリスタのラッチング電流よりも低い値となるように選ばれる。
本実施形態の静止形開閉器10効果について説明する。
電車100が中セクション3およびエアセクション5aを通過後には、電車100は、サイリスタスイッチ12aの負荷とはなり得ない。したがって、サイリスタスイッチ12aは無負荷となって、電流iaは流れないとも考えられる。しかし、発明者らは、中セクション3とレール4との間に浮遊容量200が存在し、この浮遊容量200がサイリスタスイッチ12aの負荷となり、電車100通過後のサイリスタスイッチ12aのオフのタイミングを適切に設定すべきことを見出した。
本実施形態の静止形開閉器10では、供給されるA電源1aおよびB電源1bの電圧信号va,vbにもとづいて、電圧信号vaを基準とする電流iaの位相φaを求める。電圧信号vaの位相0°からφa進んだ位相は、電流iaがゼロクロスする位相である。そのため、位相φaに適切に設定された制御遅れ角αを加えた位相で、ゲート信号を非アクティブにすることによって、サイリスタスイッチ12aを構成するすべてのサイリスタのラッチング電流よりも低い電流でゲート信号を非アクティブとすることができる。したがって、サイリスタスイッチ12aを構成するすべてのサイリスタを同時にオフすることができるので、静止形開閉器10を安全に動作させることができる。
(第2の実施形態)
サイリスタスイッチ12aに流れる電流iaの位相φaを考慮したゲート信号のオフ位相決定方法は、上述の制御装置20の構成に限らず、他の構成で実現することもできる。
図5は、本実施形態の静止形開閉器の一部を例示するブロック図である。
この実施形態の場合には、電圧信号va,vbの位相を調整した信号にもとづいて、サイリスタスイッチ12aに流れる電流iaを求める。
図5に示すように、制御装置120は、演算部125~130を含む。演算部125は、演算器125a,125cと係数器125b,125dとを含む。演算器125aは、A電源1aの電圧信号vaを入力して、基本波周波数において90°遅れの信号を出力する。この信号を生成する方法として、無駄時間演算、ローパスフィルタ等があるが、その他の手段でも構わない。係数器125bは、90°遅延演算によって低下した振幅を適切なレベルに調整するとともに正規化し、符号を反転する(×-K)。
演算器125a及び係数器125bは、90°遅延演算を行い、符号を反転することによって、電圧信号vaから90°位相が進んだ電圧信号(j×va)を演算して出力する。
演算器125cは、B電源1bの電圧信号vbを入力して、基本波周波数において90°遅れの信号を出力する。係数器125dは、一次遅れ演算によって低下した振幅を適切なレベルに調整するとともに正規化し、符号を反転する。
演算器125c及び係数器125dは、90°遅延演算を行い、符号を反転することによって、電圧信号vbから90°位相が進んだ電圧信号(j×vb)を演算して出力する。
演算部127は、係数器127aを含む。演算部127は、係数器127aによって、電圧信号(j×va)に浮遊容量200の静電容量値Cnにもとづくサセプタンスを乗じて、浮遊容量200に流れる電流inを計算する。
演算部128は、加減算器128aと係数器128bとを含む。演算部128は、加減算器128aで(j×vb-j×va)を計算し、係数器128bでスナバ回路13bのコンデンサ113bの容量値Csにもとづくサセプタンスを乗じて、コンデンサ113bに流れる電流ibを計算する。
演算部129は、加減算器129aを含む。演算部129では、加減算器129aによって、ia=in-ibを計算する。一連の演算処理の結果として得られるiaは、瞬時値としてサイリスタスイッチ12aに流れる電流iaと一致する。
演算部130は、ゼロクロス検出器130aと遅延回路130bとを含む。加減算器129aの出力は、ゼロクロス検出器130aに供給される。ゼロクロス検出器130aは、電流iaの瞬時値のデータを順次入力して、ゼロクロスするタイミングを検出する。ゼロクロス検出器130aの出力は、遅延回路130bに供給される。遅延回路130bは、電流iaのゼロクロスタイミング信号を制御遅れ角αに相当する時間を遅延させて出力する。制御遅れ角αに相当する時間は、サイリスタスイッチ12aのオフ位相に対応する電流iaの瞬時値がラッチング電流の最小値よりも小さくなるように設定する。制御遅れ角αに相当する時間を設定することによって、電圧信号va,vb等の計測誤差等により、演算された電流iaのゼロクロスのタイミングに誤差等を生じた場合であっても、誤差等を打ち消して確実にオフタイミングを設定することができる。
AND回路21は、A切指令と遅延回路130bから出力されたタイミング信号との論理積によって、オフタイミング信号OFFaを出力する。オフタイミング信号OFFaはゲート信号生成回路31に入力され、ゲート信号Gaが非アクティブとなる。
このように、本実施形態では、電圧信号va,vbの瞬時値信号をそのまま用いて、オフタイミング信号を生成することができる。制御装置20,120の他の設定に応じて、上述した他の実施形態の場合と本実施形態の場合とを適切に選択して実装することができる。
以上説明した実施形態によれば、安全にサイリスタをオフさせることができる静止形開閉器を実現することができる。
以上、本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら新規な実施形態は、その他のさまざまな形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明およびその等価物の範囲に含まれる。また、前述の各実施形態は、相互に組み合わせて実施することができる。
1 変圧器、1a A電源、1b B電源、2a,2b 架線、3 中セクションの架線、5a,5b エアセクション、6a,6b き電遮断器、10 静止形開閉器、12a,12b サイリスタスイッチ、13a,13b スナバ回路、14 断路器、20 制御装置、21 AND回路、22 位相検出器、23 比較器、24 ワンショット回路、25~30 演算部、31 ゲート信号生成回路、100 電車、112a11~112a2n,112b11~112b2n サイリスタ、113a11~113an1,113b11~113bn1 スナバコンデンサ、125~130 演算部

Claims (6)

  1. 第1単相交流電源をしゃ断する第1エアセクションと第2単相交流電源をしゃ断する第2エアセクションとの間に設けられた中セクションの架線から給電される場合に、前記第1単相交流電源および前記第2単相交流電源間で電車への給電を切り換える静止形開閉器であって、
    複数の第1サイリスタが直列接続され、前記第1単相交流電源と前記中セクションの架線との間に接続された第1サイリスタスイッチと、
    複数の第2サイリスタが直列接続され、前記第2単相交流電源と前記中セクションの架線との間に接続された第2サイリスタスイッチと、
    電車が前記中セクションの架線から給電されて走行するときに前記第1サイリスタスイッチおよび前記第2サイリスタスイッチの開閉を切り換える制御装置と、
    を備え、
    前記制御装置は、
    前記電車が前記第1エアセクションおよび前記第2エアセクションのいずれも通過した後に、前記第1サイリスタスイッチまたは前記第2サイリスタスイッチをオフする場合に、
    前記中セクションの架線と電流帰還経路との間に存在している静電容量に流れる第1電流にもとづいて、前記第1サイリスタスイッチまたは前記第2サイリスタスイッチに流れる第2電流の位相を演算し、前記第2電流の瞬時値が前記複数の第1サイリスタおよび前記複数の第2サイリスタのそれぞれが有するいずれのラッチング電流よりも小さいときにゲート信号をオフする静止形開閉器。
  2. 前記第1サイリスタスイッチに接続された第1スナバ回路と、
    前記第2サイリスタスイッチに接続された第2スナバ回路と、
    をさらに備え、
    前記第2電流は、
    オン状態の前記第1サイリスタスイッチをオフする場合には、前記第2スナバ回路を流れる電流を含み、
    オン状態の前記第2サイリスタスイッチをオフする場合には、前記第1スナバ回路を流れる電流を含む請求項1記載の静止形開閉器。
  3. 前記制御装置は、前記第2電流の瞬時値がゼロとなる位相を演算し、前記位相に制御遅れ角を加算した位相で、前記ゲート信号をオフする請求項1または2に記載の静止形開閉器。
  4. 前記制御装置は、
    前記第1単相交流電源および前記第2単相交流電源それぞれのフーリエ変換にもとづいて、前記位相を演算する請求項3記載の静止形開閉器。
  5. 前記制御装置は、前記第2電流の瞬時値がゼロとなるタイミングを演算し、前記タイミングに制御遅れ角に相当する遅れ時間を加算して、前記ゲート信号をオフする請求項1または2に記載の静止形開閉器。
  6. 前記制御装置は、
    前記第1単相交流電源および前記第2単相交流電源それぞれの瞬時値にもとづいて、前記タイミングを演算する請求項5記載の静止形開閉器。
JP2018159644A 2018-08-28 2018-08-28 静止形開閉器 Active JP7154885B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2018159644A JP7154885B2 (ja) 2018-08-28 2018-08-28 静止形開閉器

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2018159644A JP7154885B2 (ja) 2018-08-28 2018-08-28 静止形開閉器

Publications (2)

Publication Number Publication Date
JP2020032814A JP2020032814A (ja) 2020-03-05
JP7154885B2 true JP7154885B2 (ja) 2022-10-18

Family

ID=69666793

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2018159644A Active JP7154885B2 (ja) 2018-08-28 2018-08-28 静止形開閉器

Country Status (1)

Country Link
JP (1) JP7154885B2 (ja)

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2016110958A1 (ja) 2015-01-07 2016-07-14 東芝三菱電機産業システム株式会社 静止型開閉器

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02116220A (ja) * 1988-10-26 1990-04-27 Fuji Electric Co Ltd 無接点スイッチ
JP3767758B2 (ja) * 1997-01-23 2006-04-19 三菱電機株式会社 切替え遮断器の位相制御システム

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2016110958A1 (ja) 2015-01-07 2016-07-14 東芝三菱電機産業システム株式会社 静止型開閉器

Also Published As

Publication number Publication date
JP2020032814A (ja) 2020-03-05

Similar Documents

Publication Publication Date Title
EP0510601A1 (en) Parallel operation system of AC output inverters
Mokhtari et al. Analysis of a static transfer switch with respect to transfer time
ES2972474T3 (es) Filtro activo para la reducción de la resonancia
Ahmed et al. Small-signal model of a voltage source inverter (VSI) considering the dead-time effect and space vector modulation types
US20210119550A1 (en) Power conversion device
Singh et al. Modified power balance theory for control of DSTATCOM
Beddard Factors affecting the reliability of VSC-HVDC for the connection of offshore windfarms
Mohammed et al. Performance evaluation of R-UPQC and L-UPQC based on a novel voltage detection algorithm
Chattopadhyay et al. Modular isolated DC-DC converter with multi-limb transformer for interfacing of renewable energy sources
JP7154885B2 (ja) 静止形開閉器
Wojciechowski et al. Sensorless predictive control of three-phase parallel active filter
US11211876B2 (en) Voltage compensation device
CN108476011A (zh) 电动机的控制装置和驱动系统
Singh et al. Power quality improvements in isolated twelve-pulse AC-DC converters using delta/double-polygon transformer
WO2018168948A1 (ja) 電圧補償装置
US10581338B2 (en) Power supply system
Bueno et al. Shunt active power filter for harmonic compensation of two-phase nonlinear loads
JP6672420B2 (ja) 試験用電源の生成方法
JP7086741B2 (ja) 系統連系インバータ装置及び安定化制御方法
Mindykowski et al. An improved algorithm of compensating current generation for active power filters control
Tanaka et al. A half-bridge inverter based active power quality compensator for electrified railways
Kus et al. Current harmonics of voltage-source active rectifier with random switching frequency
Cuma et al. Implementation of a non-linear adaptive filter based sag detection method for dynamic voltage restorers under unbalanced fault conditions
Bathurst et al. Harmonic domain modelling of high-pulse converters
Tanaka et al. A novel simple control method of an active power quality compensator used in electrified railways with constant DC voltage control

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20210601

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20220621

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20220624

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20220818

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20220930

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20221005

R150 Certificate of patent or registration of utility model

Ref document number: 7154885

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150