JP7148205B1

JP7148205B1 - 電源回路、制御方法およびプログラム

Info

Publication number: JP7148205B1
Application number: JP2021083096A
Authority: JP
Inventors: 勉安藤
Original assignee: NEC Platforms Ltd
Current assignee: NEC Platforms Ltd
Priority date: 2021-05-17
Filing date: 2021-05-17
Publication date: 2022-10-05
Anticipated expiration: 2041-05-17
Also published as: JP2022176587A

Abstract

【課題】スイッチスナバー回路を設けなくても、チョークコイルの両端のサージ電圧を抑制することのできる電源回路を提供する。【解決手段】電源回路は、直流電圧源の正電圧側の端子に接続されたチョークコイルと、前記チョークコイルの後段に並列に接続される第１ダイオードおよび第２ダイオードと、第１スイッチング素子、第１コンデンサ、および第１トランスを有し、前記第１ダイオードおよび前記第２ダイオードの一方に接続される第１回路と、第２スイッチング素子、第２コンデンサ、および第２トランスを有し、前記第１ダイオードおよび前記第２ダイオードの他方に接続される第２回路と、前記第１回路に接続され、前記直流電圧源の負電圧側の端子に接続される第３ダイオードと、前記第２回路に接続され、前記第３ダイオードに並列に接続され、前記直流電圧源の負電圧側の端子に接続される第４ダイオードと、を備える。【選択図】図７

Description

本発明は、電源回路、制御方法およびプログラムに関する。

さまざまな装置において電源回路が使用されている。
特許文献１には、関連する技術として、コンバータ回路に関する技術が開示されている。

特開２０１３－０２７１１５号公報

ところで、例えば、特許文献１に記載の電源回路では、入力チョークコイルに蓄積したエネルギーを放出する際に、トランスの１次側漏れインダクタンスにより電流が抑制されチョークコイルの両端にサージ電圧が発生する。このサージ電圧の発生を抑制するためには、例えば、スイッチング素子とコンデンサからなるスイッチスナバー回路が必要となる。
そのため、電源回路において、スイッチスナバー回路を設けなくても、チョークコイルの両端のサージ電圧を抑制することのできる技術が求められている。

本発明の各態様は、上記の課題を解決することのできる電源回路、制御方法およびプログラムを提供することを目的としている。

上記目的を達成するために、本発明の一態様によれば、電源回路は、チョークコイル、第１ダイオード、第２ダイオード、第３ダイオード、第４ダイオード、第１スイッチング素子、第２スイッチング素子、第３スイッチング素子、第４スイッチング素子、第１コンデンサ、第２コンデンサ、第３コンデンサ、第４コンデンサ、第１トランス、および第２トランスを備え、前記チョークコイルの第１端子は、直流電圧源の正電圧側の端子に接続され、前記チョークコイルの第２端子は、前記第１ダイオードのアノードおよび前記第３ダイオードのアノードに接続され、前記第１ダイオードのカソードは、前記第１コンデンサの第１端子および前記第１スイッチング素子の第１端子に接続され、前記第２ダイオードのアノードは、前記第２コンデンサの第１端子および前記第２スイッチング素子の第１端子に接続され、前記第３ダイオードのカソードは、前記第３コンデンサの第１端子および前記第３スイッチング素子の第１端子に接続され、前記第４ダイオードのアノードは、前記第４コンデンサの第１端子および前記第４スイッチング素子の第１端子に接続され、前記第１コンデンサの第２端子は、前記第２コンデンサの第２端子および前記第１トランスの第１端子に接続され、前記第３コンデンサの第２端子は、前記第４コンデンサの第２端子および前記第２トランスの第１端子に接続され、前記第１スイッチング素子の第２端子は、前記第２スイッチング素子の第２端子、前記第３スイッチング素子の第２端子、前記第４スイッチング素子の第２端子、前記第１トランスの第２端子、および前記第２トランスの第２端子に接続され、前記第２ダイオードのカソードは、前記第４ダイオードのカソードおよび前記直流電圧源の負電圧側の端子に接続される。

上記目的を達成するために、本発明の別の態様によれば、制御方法は、チョークコイル、第１ダイオード、第２ダイオード、第３ダイオード、第４ダイオード、第１スイッチング素子、第２スイッチング素子、第３スイッチング素子、第４スイッチング素子、第１コンデンサ、第２コンデンサ、第３コンデンサ、第４コンデンサ、第１トランス、および第２トランスを備え、前記チョークコイルの第１端子は、直流電圧源の正電圧側の端子に接続され、前記チョークコイルの第２端子は、前記第１ダイオードのアノードおよび前記第３ダイオードのアノードに接続され、前記第１ダイオードのカソードは、前記第１コンデンサの第１端子および前記第１スイッチング素子の第１端子に接続され、前記第２ダイオードのアノードは、前記第２コンデンサの第１端子および前記第２スイッチング素子の第１端子に接続され、前記第３ダイオードのカソードは、前記第３コンデンサの第１端子および前記第３スイッチング素子の第１端子に接続され、前記第４ダイオードのアノードは、前記第４コンデンサの第１端子および前記第４スイッチング素子の第１端子に接続され、前記第１コンデンサの第２端子は、前記第２コンデンサの第２端子および前記第１トランスの第１端子に接続され、前記第３コンデンサの第２端子は、前記第４コンデンサの第２端子および前記第２トランスの第１端子に接続され、前記第１スイッチング素子の第２端子は、前記第２スイッチング素子の第２端子、前記第３スイッチング素子の第２端子、前記第４スイッチング素子の第２端子、前記第１トランスの第２端子、および前記第２トランスの第２端子に接続され、前記第２ダイオードのカソードは、前記第４ダイオードのカソードおよび前記直流電圧源の負電圧側の端子に接続される電源回路を制御する制御方法であって、前記第１スイッチング素子、前記第２スイッチング素子、前記第３スイッチング素子、および前記第４スイッチング素子それぞれをオン状態またはオフ状態に制御すること、を含む。

上記目的を達成するために、本発明の別の態様によれば、プログラムは、コンピュータに、チョークコイル、第１ダイオード、第２ダイオード、第３ダイオード、第４ダイオード、第１スイッチング素子、第２スイッチング素子、第３スイッチング素子、第４スイッチング素子、第１コンデンサ、第２コンデンサ、第３コンデンサ、第４コンデンサ、第１トランス、および第２トランスを備え、前記チョークコイルの第１端子は、直流電圧源の正電圧側の端子に接続され、前記チョークコイルの第２端子は、前記第１ダイオードのアノードおよび前記第３ダイオードのアノードに接続され、前記第１ダイオードのカソードは、前記第１コンデンサの第１端子および前記第１スイッチング素子の第１端子に接続され、前記第２ダイオードのアノードは、前記第２コンデンサの第１端子および前記第２スイッチング素子の第１端子に接続され、前記第３ダイオードのカソードは、前記第３コンデンサの第１端子および前記第３スイッチング素子の第１端子に接続され、前記第４ダイオードのアノードは、前記第４コンデンサの第１端子および前記第４スイッチング素子の第１端子に接続され、前記第１コンデンサの第２端子は、前記第２コンデンサの第２端子および前記第１トランスの第１端子に接続され、前記第３コンデンサの第２端子は、前記第４コンデンサの第２端子および前記第２トランスの第１端子に接続され、前記第１スイッチング素子の第２端子は、前記第２スイッチング素子の第２端子、前記第３スイッチング素子の第２端子、前記第４スイッチング素子の第２端子、前記第１トランスの第２端子、および前記第２トランスの第２端子に接続され、前記第２ダイオードのカソードは、前記第４ダイオードのカソードおよび前記直流電圧源の負電圧側の端子に接続される電源回路における前記第１スイッチング素子、前記第２スイッチング素子、前記第３スイッチング素子、および前記第４スイッチング素子それぞれをオン状態またはオフ状態に制御すること、を実行させる。

本発明の各態様によれば、電源回路において、スイッチスナバー回路を設けなくても、チョークコイルの両端のサージ電圧を抑制することができる。

第１実施形態による電源回路１の構成の一例を示す図である。第１実施形態による電源回路１のタイムチャートの一例を示す図である。第２実施形態による電源回路１の構成の一例を示す図である。第２実施形態において制御部が生成する電圧の一例を示す図である。別の実施形態による電源回路の構成の一例を示す第１の図である。別の実施形態による電源回路の構成の一例を示す第２の図である。実施形態による電源回路の最小構成を示す図である。少なくとも１つの実施形態に係るコンピュータの構成を示す概略ブロック図である。

以下、図面を参照しながら実施形態について詳しく説明する。
＜第１実施形態＞
図１は、第１実施形態による電源回路１の構成の一例を示す図である。電源回路１は、図１に示すように、直流電圧源Ｅｉ、チョークコイルＬ１、ダイオードＤ１（第１ダイオードの一例）、Ｄ２（第３ダイオードの一例）、Ｄ３（第２ダイオードの一例）、Ｄ４（第４ダイオードの一例）、Ｄ５、Ｄ６、Ｄ７、Ｄ８、スイッチング素子Ｑ１（第１スイッチング素子の一例）、Ｑ２（第１スイッチング素子の一例）、Ｑ３（第２スイッチング素子の一例）、Ｑ４（第２スイッチング素子の一例）、コンデンサＣ１（第１コンデンサの一例）、Ｃ２（第１コンデンサの一例）、Ｃ３（第２コンデンサの一例）、Ｃ４（第２コンデンサの一例）、Ｃ５、トランスＴ１、Ｔ２を備える。直流電圧源Ｅｉの第１端子は、チョークコイルＬ１の第１端子に接続される。直流電圧源Ｅｉの第２端子は、ダイオードＤ２のカソードおよびダイオードＤ４のカソードに接続される。チョークコイルＬ１の第２端子は、ダイオードＤ１のアノードおよびダイオードＤ３のアノードに接続される。ダイオードＤ１のカソードは、コンデンサＣ１の第１端子およびスイッチング素子Ｑ１の第１端子に接続される。ダイオードＤ２のアノードは、コンデンサＣ２の第１端子およびスイッチング素子Ｑ２の第１端子に接続される。ダイオードＤ３のカソードは、コンデンサＣ３の第１端子およびスイッチング素子Ｑ３の第１端子に接続される。ダイオードＤ４のアノードは、コンデンサＣ４の第１端子およびスイッチング素子Ｑ４の第１端子に接続される。ダイオードＤ５のアノードはトランスＴ１の第１端子に接続される。ダイオードＤ５のカソードは、コンデンサＣ５の第１端子、ダイオードＤ６のカソード、ダイオードＤ７のカソード、およびダイオードＤ８のカソードに接続される。ダイオードＤ６のアノードは、トランスＴ１の第２端子に接続される。ダイオードＤ７のアノードは、トランスＴ２の第１端子に接続される。ダイオードＤ８のアノードは、トランスＴ２の第２端子に接続される。コンデンサＣ１の第２端子は、コンデンサＣ２の第２端子およびトランスＴ１の第３端子に接続される。コンデンサＣ３の第２端子は、コンデンサＣ４の第２端子およびトランスＴ２の第３端子に接続される。コンデンサＣ５の第２端子は、トランスＴ１の第４端子およびトランスＴ２の第４端子に接続される。スイッチング素子Ｑ１の第２端子は、スイッチング素子Ｑ２の第２端子、スイッチング素子Ｑ３の第２端子、スイッチング素子Ｑ４の第２端子、トランスＴ１の第５端子、およびトランスＴ２の第５端子に接続される。なお、コンデンサＣ５の第１端子および第２端子間に負荷ＬＤが接続される。また、トランスＴ１の第４端子は、トランスＴ１の２次巻線のセンタータップである。また、トランスＴ２の第４端子は、トランスＴ２の２次巻線のセンタータップである。また、スイッチング素子Ｑ１、Ｑ２、Ｑ３、Ｑ４それぞれの第３端子は、各スイッチング素子Ｑ１、Ｑ２、Ｑ３、Ｑ４のオン状態からオフ状態またはオフ状態からオン状態への切り替わりを制御するために用いられる端子である。スイッチング素子Ｑ１、Ｑ２、Ｑ３、Ｑ４のそれぞれは、例えば、ＮＭＯＳ（Ｎｅｇａｔｉｖｅ－ｃｈａｎｎｅｌＭｅｔａｌＯｘｉｄｅＳｅｍｉｃｏｎｄｕｃｔｏｒ）トランジスタである。

次に、第１実施形態による電源回路１の動作について説明する。図２は、電源回路１のタイムチャートの一例を示す図である。ここでは、図２に示すタイムチャートを参照して、電源回路１の動作について説明する。なお、スイッチング素子Ｑ１、Ｑ２、Ｑ３、Ｑ４のそれぞれは、ＮＭＯＳトランジスタであるものとする。

まず、図２に示すタイムチャートの期間Ａにおける電源回路１の動作について説明する。スイッチング素子Ｑ１およびＱ４それぞれの第３端子には、図２に示すようなＨｉｇｈレベルの電圧が印加される。また、スイッチング素子Ｑ２およびＱ３それぞれの第３端子には、図２に示すようなＬｏｗレベルの電圧が印加される。そのため、スイッチング素子Ｑ１およびＱ４は、オン状態になる。また、スイッチング素子Ｑ２およびＱ３は、オフ状態になる。その結果、電流は、直流電圧源Ｅｉ、チョークコイルＬ１、ダイオードＤ１、スイッチング素子Ｑ１、スイッチング素子Ｑ４、ダイオードＤ４を通って直流電圧源Ｅｉに戻る経路に流れる。この場合、チョークコイルＬ１は、直流電圧源ＥｉからダイオードＤ１およびＤ４の順方向電圧を減じた電圧が印加され、エネルギーを蓄積する。

また、スイッチング素子Ｑ１はオン状態であるため、コンデンサＣ１に蓄積されている電荷は、スイッチング素子Ｑ１、トランスＴ１の１次巻線に流れる。そして、トランスＴ１の２次巻線には、トランスＴ１の１次巻線数と２次巻線数との比に応じた電流が流れる。トランスＴ１の２次巻線に流れる電流は、ダイオードＤ５を通って負荷ＬＤに供給される。

また、スイッチング素子Ｑ４はオン状態であるため、コンデンサＣ４に蓄積されている電荷は、スイッチング素子Ｑ４、トランスＴ２の１次巻線に流れる。そして、トランスＴ２の２次巻線には、トランスＴ２の１次巻線数と２次巻線数との比に応じた電流が流れる。トランスＴ２の２次巻線に流れる電流は、ダイオードＤ８を通って負荷ＬＤに供給される。

次に、図２に示すタイムチャートの期間Ｂにおける電源回路１の動作について説明する。期間Ａから期間Ｂに切り替わると、スイッチング素子Ｑ３の第３端子に印加される電圧は、図２に示すようにＬｏｗレベルの電圧からＨｉｇｈレベルの電圧に切り替わる。また、期間Ａから期間Ｂに切り替わると、スイッチング素子Ｑ４の第３端子に印加される電圧は、図２に示すようにＨｉｇｈレベルの電圧からＬｏｗレベルの電圧に切り替わる。そのため、スイッチング素子Ｑ１およびＱ３は、オン状態になる。また、スイッチング素子Ｑ２およびＱ４は、オフ状態になる。その結果、チョークコイルＬ１に印加されている電圧は途切れる。そして、チョークコイルＬ１に蓄積されているエネルギーにより、ダイードＤ１、コンデンサＣ１、コンデンサＣ２、ダイオードＤ２を通って電流が流れる。この電流により、コンデンサＣ１およびＣ２は、充電される。また、この場合、ダイオードＤ３、コンデンサＣ３、コンデンサＣ４、ダイオードＤ４にも電流が流れる。この電流により、コンデンサＣ３およびＣ４は、充電される。

コンデンサＣ１に蓄積された電荷は、図２に示すタイムチャートの期間Ａと同様に、スイッチング素子Ｑ１、トランスＴ１の１次巻線に流れる。そして、トランスＴ１の２次巻線には、トランスＴ１の１次巻線数と２次巻線数との比に応じた電流が流れる。トランスＴ１の２次巻線に流れる電流は、ダイオードＤ６を通って負荷ＬＤに供給される。

また、スイッチング素子Ｑ３はオン状態であるため、コンデンサＣ３に蓄えられていた電荷は、スイッチング素子Ｑ３、トランスＴ２の１次巻線を通って流れる。そして、トランスＴ２の２次巻線には、トランスＴ２の１次巻線数と２次巻線数との比に応じた電流が流れる。トランスＴ２の２次巻線に流れる電流は、ダイオードＤ７を通って負荷ＬＤに供給される。

次に、図２に示すタイムチャートの期間Ｃにおける電源回路１の動作について説明する。期間Ｂから期間Ｃに切り替わると、スイッチング素子Ｑ１の第３端子に印加される電圧は、図２に示すようにＨｉｇｈレベルの電圧からＬｏｗレベルの電圧に切り替わる。また、期間Ｂから期間Ｃに切り替わると、スイッチング素子Ｑ２の第３端子に印加される電圧は、図２に示すようにＬｏｗレベルの電圧からＨｉｇｈレベルの電圧に切り替わる。そのため、スイッチング素子Ｑ１およびＱ４は、オフ状態になる。また、スイッチング素子Ｑ２およびＱ３は、オン状態になる。その結果、コンデンサＣ３に蓄積されている電荷は、スイッチング素子Ｑ３、トランスＴ２の１次巻線を通って流れる。そして、トランスＴ２の２次巻線には、トランスＴ２の１次巻線数と２次巻線数との比に応じた電流が流れる。トランスＴ２の２次巻線に流れる電流は、ダイオードＤ７を通って負荷ＬＤに供給される。

また、スイッチング素子Ｑ１はオン状態からオフ状態に切り替わり、スイッチング素子Ｑ２は、オフ状態からオン状態に切り替わる。そのため、チョークコイルＬ１は、ダイオードＤ３、スイッチング素子Ｑ３、スイッチング素子Ｑ２、ダイオードＤ２を介して直流電圧源ＥｉからダイオードＤ２およびＤ３の順方向電圧を減じた電圧が印加され、エネルギーを蓄積する。

また、スイッチング素子Ｑ２はオン状態であるため、コンデンサＣ２に蓄積されている電荷は、トランスＴ１の１次巻線、スイッチング素子Ｑ２を流れる。そして、トランスＴ１の２次巻線には、トランスＴ１の１次巻線数と２次巻線数との比に応じた電流が流れる。トランスＴ１の２次巻線に流れる電流は、ダイオードＤ６を通って負荷ＬＤに供給される。

次に、図２に示すタイムチャートの期間Ｄにおける電源回路１の動作について説明する。期間Ｃから期間Ｄに切り替わると、スイッチング素子Ｑ３の第３端子に印加される電圧は、図２に示すようにＨｉｇｈレベルの電圧からＬｏｗレベルの電圧に切り替わる。また、期間Ｃから期間Ｄに切り替わると、スイッチング素子Ｑ４の第３端子に印加される電圧は、図２に示すようにＬｏｗレベルの電圧からＨｉｇｈレベルの電圧に切り替わる。そのため、スイッチング素子Ｑ１およびＱ３は、オフ状態になる。また、スイッチング素子Ｑ２およびＱ４は、オン状態になる。スイッチング素子Ｑ１およびＱ２はオン状態であり、タイムチャートの期間Ｃと同様であるため、コンデンサＣ２に蓄積された電荷は、トランスＴ１の１次巻線を流れる。そして、トランスＴ１の２次巻線には、トランスＴ１の１次巻線数と２次巻線数との比に応じた電流が流れる。トランスＴ１の２次巻線に流れる電流は、ダイオードＤ６を通って負荷ＬＤに供給される。

また、スイッチング素子Ｑ３はオン状態からオフ状態に切り替わり、スイッチング素子Ｑ４はオフ状態からオン状態に切り替わる。そのため、チョークコイルＬ１に印加されている電圧は途切れる。そして、チョークコイルＬ１に蓄積されているエネルギーにより、ダイオードＤ１、コンデンサＣ１、コンデンサＣ２、ダイオードＤ２を通って電流が流れる。この電流により、コンデンサＣ１およびＣ２は、充電される。

また、この場合、ダイオードＤ３、コンデンサＣ３、コンデンサＣ４、ダイオードＤ４にも電流が流れる。この電流により、コンデンサＣ３およびＣ４は、充電される。スイッチング素子Ｑ４はオフ状態からオン状態に切り替わるため、コンデンサＣ４に蓄えられている電荷は、トランスＴ２の１次巻線、スイッチング素子Ｑ４を通って流れる。そして、トランスＴ２の２次巻線には、トランスＴ２の１次巻線数と２次巻線数との比に応じた電流が流れる。トランスＴ２の２次巻線に流れる電流は、ダイオードＤ８を通って負荷ＬＤに供給される。

電源回路１は、上述した期間Ａから期間Ｄまでの動作を繰り返して、動作を継続する。以上のことから、チョークコイルＬ１に蓄積されているエネルギーが放出される場合、チョークコイルＬ１から流れ出す電流に制限はなく、コンデンサＣ１、Ｃ２、Ｃ３、Ｃ４に電流が流れることができる。そのため、チョークコイルＬ１の両端に発生するサージ電圧は抑制される。その結果、サージ電圧を抑制するためのサージ電圧抑制回路が不要となる。また、トランスＴ１、Ｔ２は、全期間にわたって電流を流すことができる。そのため、トランスＴ１、Ｔ２に流れる電流の大きさを低減させることができ、トランスＴ１およびＴ２の損失を低減させることができる。

以上、第１実施形態による電源回路１について説明した。電源回路１において、チョークコイルＬ１は、直流電圧源Ｅｉの正電圧側の端子に接続される。ダイオードＤ１およびダイオードＤ３（第１ダイオードおよび第２ダイオードの一例）は、前記チョークコイルＬ１の後段に並列に接続される。スイッチング素子、コンデンサ、およびトランスを有する第１回路は、ダイオードＤ１およびダイオードＤ３の一方に接続される。スイッチング素子、コンデンサ、およびトランスを有する第２回路は、ダイオードＤ１およびダイオードＤ３の他方に接続される。ダイオードＤ２（第３ダイオードまたは第４ダイオード）は、前記第１回路に接続され、前記直流電圧源の負電圧側の端子に接続される。ダイオードＤ４（第４ダイオードまたは第３ダイオード）は、前記第２回路に接続され、前記ダイオードＤ２に並列に接続され、前記直流電圧源Ｅｉの負電圧側の端子に接続される。

こうすることにより、電源回路において、スイッチスナバー回路を設けなくても、チョークコイルの両端のサージ電圧を抑制することができる。

＜第２実施形態＞
図３は、第２実施形態による電源回路１の構成の一例を示す図である。第２実施形態による電源回路１は、第１実施形態による電源回路１における直流電圧源Ｅｉの代わりに、交流電圧源Ｖｉと、整流回路ＢＤ１とを備え、さらに、電流検出部ＤＴと、制御部ＣＴ（生成部の一例、制御部の一例）とを備える回路である。

交流電圧源Ｖｉは、交流電圧を生成し、生成した交流電圧を整流回路ＢＤ１に出力する。図４は、第２実施形態による交流電圧源Ｖｉが出力する交流電圧の一例を示す図である。交流電圧源Ｖｉは、例えば、図４に示すような、正弦波の電圧を生成し、生成した電圧を整流回路ＢＤ１に出力する。

整流回路ＢＤ１は、交流電圧源Ｖｉが出力する交流電圧を直流電圧に整流する。整流回路ＢＤ１は、例えば、図３に示すような、ダイオードにより構成されたブリッジ回路である。

電流検出部ＤＴは、交流電圧源Ｖｉへのリターン電流を検出する。電流検出部ＤＴは、例えば、カレントトランスを用いて、流れる電流を抵抗で電圧に変換することにより、電流と等価な電圧として検出する。

制御部ＣＴは、電流検出部ＤＴが検出する電流に基づいて、スイッチング素子Ｑ１、Ｑ２、Ｑ３、Ｑ４それぞれの第３端子に印加する電圧を生成する。例えば、制御部ＣＴは、電流検出部ＤＴが検出する電流の位相を交流電圧源Ｖｉが出力する位相に近づけるスイッチング素子Ｑ１、Ｑ２、Ｑ３、Ｑ４それぞれの第３端子に印加する電圧を生成する。制御部ＣＴが生成する電圧の例としては、図４に示すスイッチング素子Ｑ１～Ｑ４をオン状態またはオフ状態にする電圧などが挙げられる。そして、制御部ＣＴは、生成した電圧をスイッチング素子Ｑ１、Ｑ２、Ｑ３、Ｑ４それぞれの第３端子に出力する。

図３に示すように、交流電圧源Ｖｉの第１端子は、整流回路ＢＤ１の第１端子に接続される。交流電圧源Ｖｉの第２端子は、整流回路ＢＤ１の第２端子に接続される。整流回路ＢＤ１の第３端子は、チョークコイルＬ１の第１端子および、制御部ＣＴに接続される。整流回路ＢＤ１の第４端子は、電流検出部ＤＴに接続される。電流検出部ＤＴは、ダイオードＤ２のカソードおよびダイオードＤ４のカソードに接続される。また、電流検出部ＤＴは、制御部ＣＴに接続される。また、制御部ＣＴは、スイッチング素子Ｑ１～Ｑ４のそれぞれに接続される。また、制御部ＣＴは、コンデンサＣ５の第１端子に接続される。なお、第２実施形態による電源回路１におけるその他の接続については、第１実施形態による電源回路１と同様である。

次に、第２実施形態による電源回路１の動作について説明する。スイッチング素子Ｑ１及びＱ２は、制御部ＣＴが出力する電圧に応じて、オンデュ－ティが５０％の固定周波数でスイッチングし、スイッチング素子Ｑ１がオン状態のときはスイッチング素子Ｑ２がオフ状態となる。また、スイッチング素子Ｑ１がオフ状態のときはスイッチング素子Ｑ２がオン状態となる。また、スイッチング素子Ｑ１およびスイッチング素子Ｑ２が同時にオン状態にならないようデッドタイムが設けられる。また、スイッチング素子Ｑ３およびＱ４についても同様に、オンデュ－ティが５０％の固定周波数でスイッチングし、スイッチング素子Ｑ３がオン状態のときはスイッチング素子Ｑ４がオフ状態となる。また、スイッチング素子Ｑ３がオフ状態のときはスイッチング素子Ｑ４がオン状態となる。また、スイッチング素子Ｑ３およびスイッチング素子Ｑ４が同時にオン状態にならないようデッドタイムが設けられる。

制御部ＣＴは、スイッチング素子Ｑ１、Ｑ２のスイッチ動作とスイッチング素子Ｑ３、Ｑ４のスイッチ動作の位相差をＰＷＭ制御することにより、負荷ＬＤに供給する電圧Ｖｏ及び電流検出部ＤＴが検出する電流（つまり、入力電流）を制御する。スイッチング素子Ｑ１およびＱ４がオン状態である期間、または、スイッチング素子Ｑ３およびＱ２がオン状態である期間がチョークコイルＬ１にエネルギーが蓄積される期間であり、それ以外の期間は、チョークコイルＬ１に蓄積されているエネルギーが放出される期間となる。チョークコイルＬ１にエネルギーが蓄積される期間の割合を制御することにより、電圧Ｖｏおよび入力電流を所望の値に制御することができる。

なお、図３に示す第２実施形態による電源回路１の動作は、図２に示すタイムチャートの期間Ａ～Ｄについて説明した第１実施形態による電源回路１の動作と同様に考えることができるため、ここでは省略する。

以上、第２実施形態による電源回路１について説明した。電源回路１において、チョークコイルＬ１は、直流電圧源Ｅｉの正電圧側の端子に接続される。ダイオードＤ１およびダイオードＤ３（第１ダイオードおよび第２ダイオードの一例）は、前記チョークコイルＬ１の後段に並列に接続される。スイッチング素子、コンデンサ、およびトランスを有する第１回路は、ダイオードＤ１およびダイオードＤ３の一方に接続される。スイッチング素子、コンデンサ、およびトランスを有する第２回路は、ダイオードＤ１およびダイオードＤ３の他方に接続される。ダイオードＤ２（第３ダイオードまたは第４ダイオード）は、前記第１回路に接続され、前記直流電圧源の負電圧側の端子に接続される。ダイオードＤ４（第４ダイオードまたは第３ダイオード）は、前記第２回路に接続され、前記ダイオードＤ２に並列に接続され、前記直流電圧源Ｅｉの負電圧側の端子に接続される。制御部ＣＴは、前記スイッチング素子をオン状態またはオフ状態に制御する。

こうすることにより、電源回路において、スイッチスナバー回路を設けなくても、チョークコイルの両端のサージ電圧を抑制することができる。また、制御部ＣＴによる制御により、電源回路１の力率を向上させることができる。

なお、本発明の実施形態による電源回路１は、第１実施形態による電源回路１、第２実施形態による電源回路１に限定されるものではない。本発明の別の実施形態では、電源回路１は、例えば、図５に示す電源回路１や図６に示す電源回路１であってもよい。図５に示す電源回路１は、図３に示す第２実施形態による電源回路１におけるトランスＴ１およびトランスＴ２の２次巻線を１つの巻線とし、トランスＴ１およびトランスＴ２の２次巻線側の整流回路をブリッジ回路に変更した電源回路である。図５に示す電源回路１の動作については、図３に示す電源回路１と同様に考えることができる。また、図６に示す電源回路１は、図５に示す電源回路１におけるトランスＴ１およびトランスＴ２の２次巻線の電圧を全波整流する回路の接続を並列接続から直列接続に変更した電源回路である。図６に示す電源回路１の動作についても、図３に示す電源回路１と同様に考えることができる。

図７は、実施形態による電源回路１の最小構成を示す図である。電源回路１は、図７に示すように、チョークコイル１０、第１ダイオード２０ａ、第２ダイオード２０ｂ、第１回路３０ａ、第２回路３０ｂ、第３ダイオード４０ａ、および第４ダイオード４０ｂを備える。

チョークコイル１０は、直流電圧源の正電圧側の端子に接続される。第１ダイオード２０ａおよび第２ダイオード２０ｂは、前記チョークコイル１０の後段に並列に接続される。

第１回路３０ａは、第１スイッチング素子、第１コンデンサ、および第１トランスを有し、前記第１ダイオード２０ａおよび前記第２ダイオード２０ｂの一方に接続される。第２回路３０ｂは、第２スイッチング素子、第２コンデンサ、および第２トランスを有し、前記第１ダイオード２０ａおよび前記第２ダイオード２０ｂの他方に接続される。

第３ダイオード４０ａは、前記第１回路３０ａに接続され、前記直流電圧源の負電圧側の端子に接続される。第４ダイオード４０ｂは、前記第２回路３０ｂに接続され、前記第３ダイオード４０ａに並列に接続され、前記直流電圧源の負電圧側の端子に接続される。

次に、本発明の実施形態による最小構成の電源回路１を制御する制御部５０による処理について説明する。

直流電圧源の正電圧側の端子に接続されたチョークコイルと、前記チョークコイルの後段に並列に接続される第１ダイオードおよび第２ダイオードと、第１スイッチング素子、第１コンデンサ、および第１トランスを有し、前記第１ダイオードおよび前記第２ダイオードの一方に接続される第１回路と、第２スイッチング素子、第２コンデンサ、および第２トランスを有し、前記第１ダイオードおよび前記第２ダイオードの他方に接続される第２回路と、前記第１回路に接続され、前記直流電圧源の負電圧側の端子に接続される第３ダイオードと、前記第２回路に接続され、前記第３ダイオードに並列に接続され、前記直流電圧源の負電圧側の端子に接続される第４ダイオードと、を備える電源回路を制御する制御部５０が行う制御方法であって、制御部５０は、前記第１スイッチング素子および前記第２スイッチング素子それぞれをオン状態またはオフ状態に制御する。

以上、本発明の実施形態による最小構成の電源回路１について説明した。電源回路１により、スイッチスナバー回路を設けなくても、チョークコイルの両端のサージ電圧を抑制することができる。

なお、本発明の実施形態における処理は、適切な処理が行われる範囲において、処理の順番が入れ替わってもよい。

本発明の実施形態について説明したが、上述の電源回路１、その他の制御装置は内部に、コンピュータシステムを有していてもよい。そして、上述した処理の過程は、プログラムの形式でコンピュータ読み取り可能な記録媒体に記憶されており、このプログラムをコンピュータが読み出して実行することによって、上記処理が行われる。コンピュータの具体例を以下に示す。
図１０は、少なくとも１つの実施形態に係るコンピュータの構成を示す概略ブロック図である。
コンピュータ５は、図８に示すように、ＣＰＵ６、メインメモリ７、ストレージ８、インターフェース９を備える。
例えば、上述の電源回路１、その他の制御装置のそれぞれは、コンピュータ５に実装される。そして、上述した各処理部の動作は、プログラムの形式でストレージ８に記憶されている。ＣＰＵ６は、プログラムをストレージ８から読み出してメインメモリ７に展開し、当該プログラムに従って上記処理を実行する。また、ＣＰＵ６は、プログラムに従って、上述した各記憶部に対応する記憶領域をメインメモリ７に確保する。

ストレージ８の例としては、ＨＤＤ（ＨａｒｄＤｉｓｋＤｒｉｖｅ）、ＳＳＤ（ＳｏｌｉｄＳｔａｔｅＤｒｉｖｅ）、磁気ディスク、光磁気ディスク、ＣＤ－ＲＯＭ（ＣｏｍｐａｃｔＤｉｓｃＲｅａｄＯｎｌｙＭｅｍｏｒｙ）、ＤＶＤ－ＲＯＭ（ＤｉｇｉｔａｌＶｅｒｓａｔｉｌｅＤｉｓｃＲｅａｄＯｎｌｙＭｅｍｏｒｙ）、半導体メモリ等が挙げられる。ストレージ８は、コンピュータ５のバスに直接接続された内部メディアであってもよいし、インターフェース９または通信回線を介してコンピュータ５に接続される外部メディアであってもよい。また、このプログラムが通信回線によってコンピュータ５に配信される場合、配信を受けたコンピュータ５が当該プログラムをメインメモリ７に展開し、上記処理を実行してもよい。少なくとも１つの実施形態において、ストレージ８は、一時的でない有形の記憶媒体である。

また、上記プログラムは、前述した機能の一部を実現してもよい。さらに、上記プログラムは、前述した機能をコンピュータシステムにすでに記録されているプログラムとの組み合わせで実現できるファイル、いわゆる差分ファイル（差分プログラム）であってもよい。

本発明のいくつかの実施形態を説明したが、これらの実施形態は、例であり、発明の範囲を限定しない。これらの実施形態は、発明の要旨を逸脱しない範囲で、種々の追加、省略、置き換え、変更を行ってよい。

１・・・電源回路
５・・・コンピュータ
６・・・ＣＰＵ
７・・・メインメモリ
８・・・ストレージ
９・・・インターフェース
１０、Ｌ１・・・チョークコイル
２０ａ・・・第１ダイオード
２０ｂ・・・第２ダイオード
３０ａ・・・第１回路
３０ｂ・・・第２回路
４０ａ・・・第３ダイオード
４０ｂ・・・第４ダイオード
５０、ＣＴ・・・制御部
ＢＤ１・・・整流回路
Ｃ１～Ｃ５・・・コンデンサ
Ｄ１～Ｄ８・・・ダイオード
ＤＴ・・・電流検出部
Ｅｉ・・・直流電圧源
ＬＤ・・・負荷
Ｑ１～Ｑ４・・・スイッチング素子
Ｔ１、Ｔ２・・・トランス
Ｖｉ・・・交流電圧源

Claims

チョークコイル、第１ダイオード、第２ダイオード、第３ダイオード、第４ダイオード、第１スイッチング素子、第２スイッチング素子、第３スイッチング素子、第４スイッチング素子、第１コンデンサ、第２コンデンサ、第３コンデンサ、第４コンデンサ、第１トランス、および第２トランスを備え、
前記チョークコイルの第１端子は、直流電圧源の正電圧側の端子に接続され、前記チョークコイルの第２端子は、前記第１ダイオードのアノードおよび前記第３ダイオードのアノードに接続され、前記第１ダイオードのカソードは、前記第１コンデンサの第１端子および前記第１スイッチング素子の第１端子に接続され、前記第２ダイオードのアノードは、前記第２コンデンサの第１端子および前記第２スイッチング素子の第１端子に接続され、前記第３ダイオードのカソードは、前記第３コンデンサの第１端子および前記第３スイッチング素子の第１端子に接続され、前記第４ダイオードのアノードは、前記第４コンデンサの第１端子および前記第４スイッチング素子の第１端子に接続され、前記第１コンデンサの第２端子は、前記第２コンデンサの第２端子および前記第１トランスの第１端子に接続され、前記第３コンデンサの第２端子は、前記第４コンデンサの第２端子および前記第２トランスの第１端子に接続され、前記第１スイッチング素子の第２端子は、前記第２スイッチング素子の第２端子、前記第３スイッチング素子の第２端子、前記第４スイッチング素子の第２端子、前記第１トランスの第２端子、および前記第２トランスの第２端子に接続され、前記第２ダイオードのカソードは、前記第４ダイオードのカソードおよび前記直流電圧源の負電圧側の端子に接続される
電源回路。
前記直流電圧源は、
交流電圧を出力する交流電圧源と、
前記交流電圧を直流電圧に整流する整流回路と、
を備える請求項１に記載の電源回路。
前記第１スイッチング素子、前記第２スイッチング素子、前記第３スイッチング素子、および前記第４スイッチング素子それぞれをオン状態またはオフ状態に制御する制御部、
を備える請求項１または請求項２に記載の電源回路。
前記第１スイッチング素子、前記第２スイッチング素子、前記第３スイッチング素子、および前記第４スイッチング素子それぞれをオン状態またはオフ状態に制御する電圧を生成する生成部、
を備え、
前記制御部は、
前記生成部が生成した前記電圧を用いて、前記第１スイッチング素子、前記第２スイッチング素子、前記第３スイッチング素子、および前記第４スイッチング素子それぞれをオン状態またはオフ状態に制御する、
請求項３に記載の電源回路。
チョークコイル、第１ダイオード、第２ダイオード、第３ダイオード、第４ダイオード、第１スイッチング素子、第２スイッチング素子、第３スイッチング素子、第４スイッチング素子、第１コンデンサ、第２コンデンサ、第３コンデンサ、第４コンデンサ、第１トランス、および第２トランスを備え、前記チョークコイルの第１端子は、直流電圧源の正電圧側の端子に接続され、前記チョークコイルの第２端子は、前記第１ダイオードのアノードおよび前記第３ダイオードのアノードに接続され、前記第１ダイオードのカソードは、前記第１コンデンサの第１端子および前記第１スイッチング素子の第１端子に接続され、前記第２ダイオードのアノードは、前記第２コンデンサの第１端子および前記第２スイッチング素子の第１端子に接続され、前記第３ダイオードのカソードは、前記第３コンデンサの第１端子および前記第３スイッチング素子の第１端子に接続され、前記第４ダイオードのアノードは、前記第４コンデンサの第１端子および前記第４スイッチング素子の第１端子に接続され、前記第１コンデンサの第２端子は、前記第２コンデンサの第２端子および前記第１トランスの第１端子に接続され、前記第３コンデンサの第２端子は、前記第４コンデンサの第２端子および前記第２トランスの第１端子に接続され、前記第１スイッチング素子の第２端子は、前記第２スイッチング素子の第２端子、前記第３スイッチング素子の第２端子、前記第４スイッチング素子の第２端子、前記第１トランスの第２端子、および前記第２トランスの第２端子に接続され、前記第２ダイオードのカソードは、前記第４ダイオードのカソードおよび前記直流電圧源の負電圧側の端子に接続される電源回路を制御する制御方法であって、
前記第１スイッチング素子、前記第２スイッチング素子、前記第３スイッチング素子、および前記第４スイッチング素子それぞれをオン状態またはオフ状態に制御すること、
を含む制御方法。
コンピュータに、
チョークコイル、第１ダイオード、第２ダイオード、第３ダイオード、第４ダイオード、第１スイッチング素子、第２スイッチング素子、第３スイッチング素子、第４スイッチング素子、第１コンデンサ、第２コンデンサ、第３コンデンサ、第４コンデンサ、第１トランス、および第２トランスを備え、前記チョークコイルの第１端子は、直流電圧源の正電圧側の端子に接続され、前記チョークコイルの第２端子は、前記第１ダイオードのアノードおよび前記第３ダイオードのアノードに接続され、前記第１ダイオードのカソードは、前記第１コンデンサの第１端子および前記第１スイッチング素子の第１端子に接続され、前記第２ダイオードのアノードは、前記第２コンデンサの第１端子および前記第２スイッチング素子の第１端子に接続され、前記第３ダイオードのカソードは、前記第３コンデンサの第１端子および前記第３スイッチング素子の第１端子に接続され、前記第４ダイオードのアノードは、前記第４コンデンサの第１端子および前記第４スイッチング素子の第１端子に接続され、前記第１コンデンサの第２端子は、前記第２コンデンサの第２端子および前記第１トランスの第１端子に接続され、前記第３コンデンサの第２端子は、前記第４コンデンサの第２端子および前記第２トランスの第１端子に接続され、前記第１スイッチング素子の第２端子は、前記第２スイッチング素子の第２端子、前記第３スイッチング素子の第２端子、前記第４スイッチング素子の第２端子、前記第１トランスの第２端子、および前記第２トランスの第２端子に接続され、前記第２ダイオードのカソードは、前記第４ダイオードのカソードおよび前記直流電圧源の負電圧側の端子に接続される電源回路における前記第１スイッチング素子、前記第２スイッチング素子、前記第３スイッチング素子、および前記第４スイッチング素子それぞれをオン状態またはオフ状態に制御すること、
を実行させるプログラム。