JP7135514B2 - Circuit board heat dissipation structure - Google Patents

Circuit board heat dissipation structure Download PDF

Info

Publication number
JP7135514B2
JP7135514B2 JP2018129934A JP2018129934A JP7135514B2 JP 7135514 B2 JP7135514 B2 JP 7135514B2 JP 2018129934 A JP2018129934 A JP 2018129934A JP 2018129934 A JP2018129934 A JP 2018129934A JP 7135514 B2 JP7135514 B2 JP 7135514B2
Authority
JP
Japan
Prior art keywords
heat dissipation
circuit board
heat
capacitor
switching element
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2018129934A
Other languages
Japanese (ja)
Other versions
JP2020009909A (en
Inventor
和幸 渡辺
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Denso Corp
Original Assignee
Denso Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Denso Corp filed Critical Denso Corp
Priority to JP2018129934A priority Critical patent/JP7135514B2/en
Publication of JP2020009909A publication Critical patent/JP2020009909A/en
Application granted granted Critical
Publication of JP7135514B2 publication Critical patent/JP7135514B2/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Description

本発明は、スイッチング素子と、当該素子に駆動用電源を供給する電源端子間に接続されるコンデンサとが、それぞれ異なる側に表面実装される回路基板の放熱構造に関する。 TECHNICAL FIELD The present invention relates to a heat dissipation structure for a circuit board in which a switching element and a capacitor connected between power supply terminals for supplying driving power to the element are surface-mounted on different sides.

例えばMOSFETをスイッチング素子としてモータを駆動するインバータ回路を構成する場合に、アルミ電解コンデンサを駆動用電源の平滑するために用いることがある。そして、各回路素子等を両面基板に実装する際に、例えば以下のような実装構造を想定する。FETを一方の面側に実装し、アルミ電解コンデンサを他方の面側に実装する。この時、FET,アルミ電解コンデンサの各面における実装領域を対応させることでコンデンサ-FET間のインピーダンスを低減すれば、FETをスイッチング動作させた際に発生するノイズをコンデンサによって効率的に吸収できる。 For example, when configuring an inverter circuit for driving a motor using a MOSFET as a switching element, an aluminum electrolytic capacitor may be used to smooth the driving power supply. Then, when mounting each circuit element and the like on a double-sided substrate, for example, the following mounting structure is assumed. An FET is mounted on one side, and an aluminum electrolytic capacitor is mounted on the other side. At this time, if the impedance between the capacitor and the FET is reduced by matching the mounting areas on each surface of the FET and the aluminum electrolytic capacitor, the noise generated when the FET is switched can be efficiently absorbed by the capacitor.

特開2005-191378号公報JP 2005-191378 A

しかしながら、FETをスイッチング動作させた際に発生する熱量はアルミ電解コンデンサの発熱量に比較して大きい。そのため、上述した実装形態を採用すると、FETが発生した熱がコンデンサ側に伝達され易くなり、コンデンサの温度が上昇することが懸念される。 However, the amount of heat generated when switching the FET is large compared to the amount of heat generated by the aluminum electrolytic capacitor. Therefore, if the above-described mounting mode is adopted, the heat generated by the FET is likely to be transferred to the capacitor side, and there is concern that the temperature of the capacitor may rise.

本発明は上記事情に鑑みてなされたものであり、その目的は、スイッチング素子が発生するノイズをコンデンサに吸収させ易くすると共に、コンデンサが受ける熱の影響を低減できる回路基板の放熱構造を提供することにある。 SUMMARY OF THE INVENTION The present invention has been made in view of the above circumstances, and its object is to provide a heat dissipation structure for a circuit board that makes it easier for a capacitor to absorb noise generated by a switching element and reduces the influence of heat received by the capacitor. That's what it is.

請求項1記載の回路基板の放熱構造によれば、スイッチング動作により負荷に通電する電流を制御するスイッチング素子と、駆動用電源の端子間に接続されるコンデンサとが、回路基板の異なる面において対応する実装領域にそれぞれ表面実装される。そして、回路基板の内層では、前記実装領域に対応する部位を避けて導電パターンを配置する。 According to the heat dissipation structure of the circuit board according to claim 1, the switching element for controlling the current flowing through the load by the switching operation and the capacitor connected between the terminals of the drive power supply correspond to each other on different surfaces of the circuit board. are surface-mounted in each mounting area. In the inner layer of the circuit board, the conductive pattern is arranged avoiding the portion corresponding to the mounting area.

このように構成すれば、回路基板の内層において、スイッチング素子及びコンデンサの実装領域に対応する部位には熱伝導率が高い導電パターンが存在しなくなる。したがって、スイッチング素子が発生させた熱は、内層を介してコンデンサ側に伝達され難くなり、コンデンサが受ける熱の影響を低減できる。
また、請求項1記載の回路基板の放熱構造によれば、スイッチング素子の実装面には、導電パターンと同じ金属材料によって、前記スイッチング素子が発生した熱を所定方向に伝達させる第1放熱経路が形成されており、コンデンサの実装面には、金属材料によって、コンデンサが発生した熱を放熱させる第2放熱経路が、熱の伝達方向が第1放熱経路とは逆方向となるように形成されている。
With this configuration, there is no conductive pattern with high thermal conductivity in the inner layer of the circuit board at the portion corresponding to the mounting area of the switching element and the capacitor. Therefore, the heat generated by the switching element is less likely to be transmitted to the capacitor side via the inner layer, and the effect of heat on the capacitor can be reduced.
According to the circuit board heat dissipation structure of claim 1, the first heat dissipation path for transmitting heat generated by the switching element in a predetermined direction is formed on the mounting surface of the switching element by the same metal material as the conductive pattern. A second heat dissipation path for dissipating heat generated by the capacitor is formed on the mounting surface of the capacitor with a metal material such that the direction of heat transfer is opposite to that of the first heat dissipation path. there is

請求項2記載の回路基板の放熱構造によれば、内層の実装領域に対応する部位に、基板材料よりも熱伝導率が低い物質で断熱層を形成する。このように構成すれば、スイッチング素子が発生させた熱は、内層を介してコンデンサ側に一層伝達され難くなり、コンデンサが受ける熱の影響をより低減できる。 According to the circuit board heat dissipation structure of claim 2, the heat insulating layer is formed of a material having a lower thermal conductivity than the substrate material in the portion corresponding to the mounting area of the inner layer. With this configuration, the heat generated by the switching element is less likely to be transmitted to the capacitor side via the inner layer, and the effect of heat on the capacitor can be further reduced.

請求項3記載の回路基板の放熱構造によれば、請求項1と同様に、スイッチング素子とコンデンサとが、回路基板の異なる面において対応する実装領域にそれぞれ表面実装される。そして、回路基板の内部で前記実装領域に対応する部位に、基板材料よりも熱伝導率が低い物質からなる断熱層を形成する。このように構成すれば、請求項2と同様に、スイッチング素子が発生させた熱は、回路基板の内部に断熱層が形成されていることでコンデンサ側に伝達され難くなる。したがって、コンデンサが受ける熱の影響を低減できる。 According to the circuit board heat dissipation structure of claim 3, as in claim 1, the switching element and the capacitor are surface-mounted in corresponding mounting regions on different surfaces of the circuit board. Then, a heat insulating layer made of a material having a lower thermal conductivity than the substrate material is formed inside the circuit board at a portion corresponding to the mounting area. With this configuration, heat generated by the switching element is less likely to be transmitted to the capacitor side because the heat insulating layer is formed inside the circuit board. Therefore, the influence of heat on the capacitor can be reduced.

請求項4記載の回路基板の放熱構造によれば、前記実装領域に係る部位の層構造を、一方の面から他方の面にかけて、導電パターン,断熱層,導電パターンとする。このように構成すれば、各面における導電パターンの間に直接断熱層が配置されるので、熱伝導率を大きく低減できる。そして、実装領域に係る部位の層構造は、一方の面から他方の面にかけて、導電パターン,断熱層,導電パターンとなっている。 According to the heat dissipation structure of the circuit board according to claim 4, the layer structure of the part related to the mounting area is made to be a conductive pattern, a heat insulating layer, and a conductive pattern from one surface to the other surface. With this configuration, the heat insulating layer is directly arranged between the conductive patterns on each surface, so that the thermal conductivity can be greatly reduced. The layer structure of the portion related to the mounting area is composed of a conductive pattern, a heat insulating layer, and a conductive pattern from one surface to the other surface.

第1実施形態であり、一部を透視して示す多層基板の平面図FIG. 1 is a plan view of a multilayer substrate, which is a first embodiment, and shows a part of the substrate in perspective; 多層基板の模式的な断面図Schematic cross-sectional view of a multilayer substrate 一部を透視して示す多層基板の底面図A bottom view of a multilayer substrate partially transparent 断熱層の一構成例を示す図A diagram showing a configuration example of a heat insulating layer 可変バルブタイミングシステムを示す回路図Circuit diagram showing a variable valve timing system 第2実施形態であり、一部を透視して示す多層基板の平面図FIG. 2 is a plan view of a multilayer substrate, which is a second embodiment, and shows a part of the substrate in perspective; 多層基板の模式的な断面図Schematic cross-sectional view of a multilayer substrate 第3実施形態であり、両面基板の模式的な断面図It is a third embodiment, and is a schematic cross-sectional view of a double-sided board. 第4実施形態であり、6個のFETに対し3個のアルミ電解コンデンサを両面実装する場合のレイアウトの一例を示す図This is the fourth embodiment, and shows an example of layout when three aluminum electrolytic capacitors are mounted on both sides of six FETs.

(第1実施形態)
本実施形態では、回路基板の放熱構造を、例えば図5に示すように、車両に搭載される可変バルブタイミングシステムを構成するEDU(Electronic Driver Unit)に適用する。尚、図5については、本発明の要旨に係る部分のみ説明する。EDU1は、エンジンECU(Electronic Control Unit)2から入力される制御指令に基づいてモータ3を駆動する。モータ3の回転軸は、図示しない吸気バルブに連結されており、モータ3により吸気バルブを開閉制御する。EDU1はモータ駆動装置に相当する。
(First embodiment)
In this embodiment, the circuit board heat dissipation structure is applied to an EDU (Electronic Driver Unit) constituting a variable valve timing system mounted on a vehicle, as shown in FIG. 5, for example. 5, only the part related to the gist of the present invention will be explained. The EDU 1 drives the motor 3 based on a control command input from an engine ECU (Electronic Control Unit) 2 . A rotating shaft of the motor 3 is connected to an intake valve (not shown), and the motor 3 controls opening and closing of the intake valve. EDU1 corresponds to a motor drive device.

EDU1は、制御回路4及びインバータ回路5を備えている。インバータ回路5は、6個のNチャネルMOSFET6を三相ブリッジ接続して構成されている。インバータ回路5の各相出力端子は、モータ3の各相巻線端子にそれぞれ接続されている。EDU1には、車両のバッテリ7より電源VBが供給されている。電源VBは、2つのアルミ電解コンデンサ8a,8b及びコイル9からなるπ型フィルタを介してインバータ回路5に供給されている。 The EDU 1 has a control circuit 4 and an inverter circuit 5 . The inverter circuit 5 is configured by connecting six N-channel MOSFETs 6 in a three-phase bridge. Each phase output terminal of the inverter circuit 5 is connected to each phase winding terminal of the motor 3 . A power source VB is supplied to the EDU 1 from a vehicle battery 7 . A power supply VB is supplied to the inverter circuit 5 via a π-type filter consisting of two aluminum electrolytic capacitors 8 a and 8 b and a coil 9 .

図1から図3に示すように、FET6とアルミ電解コンデンサ8とは、多層基板11の一方の面側と他方の面側とに、それぞれ表面実装されている。多層基板11は、図2に示す上方から下方側に、第1樹脂基板12,第2樹脂基板13及び第3樹脂基板14を有している。第1樹脂基板12と第2樹脂基板13との間には、銅箔パターン15が配置されている。また、第2樹脂基板12と第3樹脂基板14との間には、銅箔パターン16が配置されている。銅箔パターン15及び16は、導電パターンに相当する。尚、図2は断面図であるが、熱やノイズの伝達経路を示すため一部のハッチングは省略している。 As shown in FIGS. 1 to 3, the FET 6 and the aluminum electrolytic capacitor 8 are surface-mounted on one side and the other side of the multilayer substrate 11, respectively. The multilayer substrate 11 has a first resin substrate 12, a second resin substrate 13, and a third resin substrate 14 from the top to the bottom shown in FIG. A copper foil pattern 15 is arranged between the first resin substrate 12 and the second resin substrate 13 . A copper foil pattern 16 is arranged between the second resin substrate 12 and the third resin substrate 14 . The copper foil patterns 15 and 16 correspond to conductive patterns. Although FIG. 2 is a cross-sectional view, some hatching is omitted in order to show the transmission paths of heat and noise.

第1樹脂基板12の表面側には厚銅パターン17が形成されており、第3樹脂基板14の表面側には厚銅パターン18が形成されている。すなわち、多層基板11は、4つの配線層を有する4層基板となっている。ここで、基板12~14の厚さ寸法は0.2~0.6mm程度であり、銅箔パターン15及び16の厚さ寸法は30~40μm程度である。厚銅パターン17及び18の厚さ寸法は、例えば100μm程度である。尚、図2では、厚銅パターン17,18が、それぞれ基板12,13の樹脂部分に埋設された状態で形成されている。これは、多層基板11を一体的に構成する際に、上下方向よりプレスして圧力を加えた結果として、このような形態になっている。 A thick copper pattern 17 is formed on the surface side of the first resin substrate 12 , and a thick copper pattern 18 is formed on the surface side of the third resin substrate 14 . That is, the multilayer board 11 is a four-layer board having four wiring layers. Here, the thickness dimension of the substrates 12-14 is about 0.2-0.6 mm, and the thickness dimension of the copper foil patterns 15 and 16 is about 30-40 μm. The thickness dimension of the thick copper patterns 17 and 18 is, for example, about 100 μm. In FIG. 2, the thick copper patterns 17 and 18 are formed in a state of being embedded in resin portions of the substrates 12 and 13, respectively. This is the result of applying pressure by pressing from above and below when the multilayer substrate 11 is integrally formed.

コンデンサ8とFET6とは、それぞれの位置が図2における上下方向で重なるように表面実装されている。そして、第2樹脂基板13において、コンデンサ8及びFET6の実装領域に対応する部分には、樹脂よりも熱伝導率が低い材料により断熱層19が形成されている。尚、断熱層19は、空気を材料とした空洞であっても良い。断熱層19の上面側,下面側には、銅箔パターン15,16が配置されておらず、断熱層19の上面側,下面側は、それぞれ第1樹脂基板12,第3樹脂基板14に直接接している。 The capacitor 8 and the FET 6 are surface-mounted so that their respective positions overlap in the vertical direction in FIG. A heat insulating layer 19 made of a material having a lower thermal conductivity than resin is formed on the second resin substrate 13 in a portion corresponding to the mounting area of the capacitor 8 and the FET 6 . The heat insulating layer 19 may be a cavity made of air. The copper foil patterns 15 and 16 are not arranged on the upper and lower surfaces of the heat insulating layer 19, and the upper and lower surfaces of the heat insulating layer 19 are directly connected to the first resin substrate 12 and the third resin substrate 14, respectively. in contact with

ここで、例えば基板12,13が、熱伝導率が約0.7W/(m・K)のガラスエポキシ基板(FR4)であるとすると、断熱層19は、熱伝導率が約0.3W/(m・K)でより低いPPS(ポリフェニレンサルファイド)樹脂等を用いる。また、図4に示すように、ガラスエポキシ基板に複数の貫通孔26,空気穴を形成しても良い。これにより、空気を材料として断熱層19を形成した場合、多層基板11の中に空気が閉じ込められているため、温度が上昇した際には内圧が上昇することで基板11が変形してしまう。それを防ぐために、貫通孔26において空気の内圧上昇を抑制することで、基板の変形を防止できる。また、エポキシ樹脂のみの熱伝導率約0.2W/(m・K)であるから、ガラス繊維とエポキシ樹脂との混合比率により、熱伝導率を0.7W/(m・K)より低下させた断熱層19用の材料を形成することもできる。 Here, for example, if the substrates 12 and 13 are glass epoxy substrates (FR4) with a thermal conductivity of about 0.7 W/(m·K), the thermal insulation layer 19 has a thermal conductivity of about 0.3 W/(m·K). A PPS (polyphenylene sulfide) resin or the like having a lower (m·K) is used. Also, as shown in FIG. 4, a plurality of through holes 26 and air holes may be formed in the glass epoxy substrate. As a result, when the heat insulating layer 19 is formed using air as a material, the air is trapped in the multilayer substrate 11, so when the temperature rises, the internal pressure rises and the substrate 11 deforms. In order to prevent this, the deformation of the substrate can be prevented by suppressing the increase in the internal pressure of the air in the through holes 26 . In addition, since the thermal conductivity of the epoxy resin alone is about 0.2 W/(mK), the mixing ratio of the glass fiber and the epoxy resin can be adjusted to reduce the thermal conductivity from 0.7 W/(mK). A material for the thermal insulation layer 19 can also be formed.

第3樹脂基板14には、厚銅パターン18a,18b及び18cが形成されている。これらのうち、厚銅パターン18bは、FET6のパッケージから延びるリードに接続される配線パターンである。厚銅パターン18cは、FET6のパッケージの直下から図中右方向に伸びるようにして、FET6が発した熱を放熱するために形成されている。 Thick copper patterns 18 a , 18 b and 18 c are formed on the third resin substrate 14 . Among these, the thick copper pattern 18b is a wiring pattern connected to the lead extending from the package of the FET6. The thick copper pattern 18c is formed to dissipate heat generated by the FET 6 so as to extend rightward in the figure from directly below the package of the FET 6. As shown in FIG.

コンデンサ8の正側のリードは図中右側の厚銅パターン17(+)に接続され、同負側のリードは図中左側の厚銅パターン17(-)に接続されている。そして、厚銅パターン17(-)と厚銅パターン18aとは、基板12,13,14に形成されている銅インレイ20を介して熱的に接続されている。また、厚銅パターン17(-)と厚銅パターン18cとは、基板12~14に形成されている複数のビア23を介して電気的に接続されている。尚、ビア23は、第2樹脂基板13部分では断熱層19を経由している。銅インレイ20は熱伝導部に相当する。 The positive lead of the capacitor 8 is connected to the thick copper pattern 17(+) on the right side in the drawing, and the negative lead is connected to the thick copper pattern 17(-) on the left side in the drawing. The thick copper pattern 17(-) and the thick copper pattern 18a are thermally connected via the copper inlays 20 formed on the substrates 12, 13 and 14. FIG. Also, the thick copper pattern 17(-) and the thick copper pattern 18c are electrically connected through a plurality of vias 23 formed in the substrates 12-14. The via 23 passes through the heat insulating layer 19 at the second resin substrate 13 portion. The copper inlay 20 corresponds to a heat conducting portion.

第3樹脂基板14の表面側は、アルミ筐体24によって覆われるが、両者の間には放熱用ゲル剤25が充填されている。これにより、FET6が発した熱は、放熱用ゲル剤25を介してアルミ筐体24に伝達されて放熱される。尚、図3は、放熱用ゲル剤25及びアルミ筐体24を除いた状態を示している。 The surface side of the third resin substrate 14 is covered with an aluminum housing 24, and a heat dissipating gel 25 is filled between the two. As a result, the heat generated by the FET 6 is transferred to the aluminum housing 24 via the heat-dissipating gel agent 25 and radiated. Note that FIG. 3 shows a state in which the heat dissipating gel agent 25 and the aluminum housing 24 are removed.

次に、本実施形態の作用について説明する。インバータ回路5がモータ3を駆動する際には、FET6がスイッチング動作して電流を制御する。この際に、FET6のON抵抗による発熱が生じることに加えて、スイッチングロスによる発熱が生じる。例えば20A程度の大電流を流すと3W程度の発熱がある。そこで、上述したように、FET6→放熱用ゲル剤25→アルミ筐体24→車両のエンジンという熱経路により放熱を行う。加えて、FET6→厚銅パターン18c→放熱用ゲル剤25→アルミ筐体24→エンジンという熱経路により放熱を行う。これらの放熱経路により、低い熱抵抗でFET6の自己発熱を放熱する。 Next, the operation of this embodiment will be described. When the inverter circuit 5 drives the motor 3, the FET 6 performs a switching operation to control the current. At this time, in addition to heat generation due to the ON resistance of the FET 6, heat generation due to switching loss is generated. For example, when a large current of about 20 A is applied, heat of about 3 W is generated. Therefore, as described above, heat is dissipated through the heat path of FET 6→heat dissipating gel agent 25→aluminum housing 24→vehicle engine. In addition, heat is radiated through a heat path of FET 6→thick copper pattern 18c→heat releasing gel agent 25→aluminum housing 24→engine. These heat dissipation paths dissipate the self-heating of the FET 6 with low thermal resistance.

また、モータ3を駆動する際に、FET6を例えば100kHz程度の高周波でスイッチング動作させるとスイッチングノイズが発生する。このスイッチングノイズを抑制するには、スイッチング動作に伴う電源電流の変動を抑制する必要がある。そのため、FET6の近傍にアルミ電解コンデンサ8を配置すれば、当該コンデンサ8が、負荷に供給する電流が不足した時には放電し、電流が余剰になった時には充電することで、電源電流及び電圧の変動が緩和される。 Further, switching noise is generated when the FET 6 is switched at a high frequency of about 100 kHz when the motor 3 is driven. In order to suppress this switching noise, it is necessary to suppress fluctuations in the power supply current that accompany the switching operation. Therefore, if an aluminum electrolytic capacitor 8 is placed near the FET 6, the capacitor 8 will discharge when the current supplied to the load is insufficient, and will be charged when the current becomes surplus, thereby reducing fluctuations in power supply current and voltage. is alleviated.

上記のコンデンサ8によるノイズ吸収効果を高めるには、FET6とコンデンサ8との間のインピーダンスを極力低下させることが望ましい。そこで、図2に示すように、両者の実装領域が重なるように、多層基板11の一方の面側にFET6を実装し、他方の面側にコンデンサ8を実装する。これにより、両者間のインピーダンスを低下させている。 In order to enhance the noise absorption effect of the capacitor 8, it is desirable to reduce the impedance between the FET 6 and the capacitor 8 as much as possible. Therefore, as shown in FIG. 2, the FET 6 is mounted on one side of the multilayer substrate 11 and the capacitor 8 is mounted on the other side so that both mounting areas overlap. This reduces the impedance between the two.

しかしながら、上記のように実装を行うと熱の問題が発生する。耐熱温度は、FET6が一般的に175℃程度であるのに対し、アルミ電解コンデンサ8は一般的130℃程度である。したがって、両者間の距離が狭まると、FET6の発熱温度が上昇した際に、その熱がコンデンサ8に及んで耐熱温度を超えたり、素子の寿命が短くなるおそれがある。 However, mounting as described above causes a heat problem. The heat resistance temperature of the FET 6 is generally about 175.degree. C., while the aluminum electrolytic capacitor 8 is generally about 130.degree. Therefore, if the distance between the two is narrowed, when the heat generation temperature of the FET 6 rises, the heat may reach the capacitor 8 and exceed the heat resistance temperature, or the life of the element may be shortened.

そこで、本実施形態では、多層基板11に、コンデンサ8がFET6の発熱の影響を極力受けない構造を採用している。
(1)FET6とコンデンサ8との間に、多層基板11の内部で断熱層19が位置するようにして、FET6からコンデンサ8への貰い熱を低減する。また、FET6とコンデンサ8とは、ビア23を介して電気的に接続されているが、熱抵抗が下がらないようにビア23のサイズを最小限にしている。すなわち、
(FET6→ビア23→コンデンサ8の熱抵抗)
≫(FET6→厚銅パターン18→放熱ゲル25→アルミ筐体24の熱抵抗)
となるように設定する。
Therefore, in this embodiment, a structure is adopted in the multilayer substrate 11 so that the capacitor 8 is not affected by the heat generated by the FET 6 as much as possible.
(1) A heat insulating layer 19 is positioned inside the multilayer substrate 11 between the FET 6 and the capacitor 8 to reduce the heat received from the FET 6 to the capacitor 8 . Also, the FET 6 and the capacitor 8 are electrically connected through a via 23, and the size of the via 23 is minimized so as not to lower the thermal resistance. i.e.
(Thermal resistance of FET 6→via 23→capacitor 8)
>> (FET 6 → thick copper pattern 18 → thermal gel 25 → thermal resistance of aluminum housing 24 )
Set to be

(2)FET6の発熱を、FET6→厚銅パターン18c→放熱用ゲル剤25→アルミ筐体24,という図中の右方向に伸びる熱経路により放熱させる。この熱経路は第1放熱経路に相当する。 (2) The heat generated by the FET 6 is dissipated through a heat path extending rightward in the figure, which is FET 6→thick copper pattern 18c→heat releasing gel agent 25→aluminum housing 24. FIG. This heat path corresponds to the first heat dissipation path.

(3)インバータ回路5がモータ3を駆動する際には、コンデンサ8自体も発熱する。そこで、コンデンサ8→厚銅パターン17(-)→銅インレイ20→厚銅パターン18a→放熱用ゲル剤25→アルミ筐体24,という図中の左方向に伸びる熱経路により放熱させる。この熱経路は第2放熱経路に相当する。 (3) When the inverter circuit 5 drives the motor 3, the capacitor 8 itself also generates heat. Therefore, the heat is dissipated through a heat path extending leftward in the figure, namely capacitor 8→thick copper pattern 17(-)→copper inlay 20→thick copper pattern 18a→heat releasing gel agent 25→aluminum housing 24. FIG. This heat path corresponds to the second heat dissipation path.

以上のように本実施形態によれば、スイッチング動作により負荷に通電する電流を制御するFET6と、駆動用電源の端子間に接続されるアルミ電解コンデンサ8とが、多層基板11の異なる面において対応する実装領域にそれぞれ表面実装される。そして、多層基板11の内層では、前記実装領域に対応する部位を避けて銅箔パターン15及び16を配置する。これにより、FET6が発生させた熱は、内層を介してコンデンサ8側に伝達され難くなり、コンデンサ8が受ける熱の影響を低減できる。 As described above, according to this embodiment, the FET 6 that controls the current flowing through the load by the switching operation and the aluminum electrolytic capacitor 8 that is connected between the terminals of the drive power supply correspond to each other on different surfaces of the multilayer substrate 11. are surface-mounted in each mounting area. In the inner layer of the multilayer substrate 11, the copper foil patterns 15 and 16 are arranged avoiding the portion corresponding to the mounting area. As a result, the heat generated by the FET 6 is less likely to be transmitted to the capacitor 8 side via the inner layer, and the effect of heat on the capacitor 8 can be reduced.

そして、内層の実装領域に対応する部位に、基板材料よりも熱伝導率が低い物質で断熱層19を形成したので、FET6が発生させた熱がコンデンサ8側に一層伝達され難くなり、コンデンサ8が受ける熱の影響をより低減できる。 In addition, since the heat insulating layer 19 is formed of a material having a lower thermal conductivity than the substrate material at the portion corresponding to the mounting area of the inner layer, the heat generated by the FET 6 is more difficult to be transmitted to the capacitor 8 side. can further reduce the influence of heat received by

また、FET6の実装面に、FET6が発生した熱を図中右方向に伝達させる第1放熱経路を形成し、コンデンサ8の実装面には、コンデンサ8が発生した熱を放熱させる第2放熱経路を第1放熱経路とは逆方向となるように形成した。これにより、互いが発生した熱の影響を受けることなく、それぞれ放熱を行うことができる。 A first heat dissipation path is formed on the mounting surface of the FET 6 to transfer the heat generated by the FET 6 rightward in the drawing, and a second heat dissipation path is formed on the mounting surface of the capacitor 8 to dissipate the heat generated by the capacitor 8. was formed in a direction opposite to that of the first heat dissipation path. As a result, the heat can be dissipated without being affected by the heat generated by each other.

また、FET6の実装面側に、アルミ筐体24を配置し、前記第1放熱経路が、放熱用ゲル剤25を介してアルミ筐体24に接するようにした。これにより、FET6の放熱効率を向上させることができる。また、前記第2放熱経路に、FET6の実装面に熱を伝導させる銅インレイ20を形成し、前記実装面には、厚銅パターン18aにより第2放熱経路の延長放熱経路を形成した。これにより、コンデンサ8の放熱効率を向上させることができる。そして、第1放熱経路の厚銅パターン18c及び第2放熱経路の厚銅パターン18aも、放熱用ゲル剤25を介してアルミ筐体24に熱的に接するようにしたので、放熱効率を更に向上させることができる。 Further, the aluminum housing 24 is arranged on the mounting surface side of the FET 6, and the first heat radiation path is in contact with the aluminum housing 24 via the gel material 25 for heat radiation. Thereby, the heat radiation efficiency of FET6 can be improved. A copper inlay 20 for conducting heat to the mounting surface of the FET 6 is formed on the second heat dissipation path, and an extended heat dissipation path of the second heat dissipation path is formed on the mounting surface by a thick copper pattern 18a. Thereby, the heat radiation efficiency of the capacitor 8 can be improved. The thick copper pattern 18c of the first heat radiation path and the thick copper pattern 18a of the second heat radiation path are also thermally contacted with the aluminum housing 24 via the heat radiation gel agent 25, thereby further improving heat radiation efficiency. can be made

加えて、多層基板11に実装されたFET6によりインバータ回路5を構成し、EDU1は、モータ3の各相巻線に通電を行う。したがって、可変バルブタイミングシステムを構成するモータ3を駆動する際に、インバータ回路5が発した熱を効率的に放熱させることができる。 In addition, the FET 6 mounted on the multilayer substrate 11 constitutes the inverter circuit 5 , and the EDU 1 energizes each phase winding of the motor 3 . Therefore, the heat generated by the inverter circuit 5 can be efficiently dissipated when the motor 3 constituting the variable valve timing system is driven.

(第2実施形態)
以下、第1実施形態と同一部分には同一符号を付して説明を省略し、異なる部分について説明する。第2実施形態は、断熱層31の構成が第1実施形態と相違している。すなわち、図6及び図7に示すように、第1実施形態では断熱層19が形成されていた部分には、第2樹脂基板13の樹脂部に多数の貫通孔32が形成されている。そして、貫通孔32の内部には、第1実施形態と同様の断熱材33が充填されている。尚、図6では貫通孔32のみを図示しており、図7では断熱材33をハッチングで示している。
(Second embodiment)
Hereinafter, the same parts as those in the first embodiment are denoted by the same reference numerals, and description thereof is omitted, and different parts will be described. The second embodiment differs from the first embodiment in the configuration of the heat insulating layer 31 . That is, as shown in FIGS. 6 and 7, a large number of through holes 32 are formed in the resin portion of the second resin substrate 13 where the heat insulating layer 19 was formed in the first embodiment. The inside of the through-hole 32 is filled with a heat insulating material 33 similar to that of the first embodiment. 6 shows only the through hole 32, and FIG. 7 shows the heat insulating material 33 by hatching.

以上のように第2実施形態によれば、断熱層31を、第2樹脂基板13に複数の貫通孔32を形成し、これらの貫通孔32に断熱材33を充填することで構成した。このように構成すれば、貫通孔32を形成する数や断熱材33の材料によって断熱層31の熱伝導率を調整できる。 As described above, according to the second embodiment, the heat insulating layer 31 is formed by forming the plurality of through holes 32 in the second resin substrate 13 and filling the through holes 32 with the heat insulating material 33 . With this configuration, the thermal conductivity of the heat insulating layer 31 can be adjusted by the number of through holes 32 formed and the material of the heat insulating material 33 .

(第3実施形態)
図8に示すように、第3実施形態は、第1実施形態のような多層基板ではなく、単一の樹脂基板からなる両面基板41を用いた場合を示す。両面基板41における樹脂基板42の上面側には厚銅パターン17が形成されており、下面側には厚銅パターン18が形成されている。
(Third Embodiment)
As shown in FIG. 8, the third embodiment shows a case where a double-sided substrate 41 made of a single resin substrate is used instead of the multi-layer substrate used in the first embodiment. A thick copper pattern 17 is formed on the upper surface of the resin substrate 42 of the double-sided substrate 41, and a thick copper pattern 18 is formed on the lower surface thereof.

樹脂基板42において、コンデンサ8及びFET6の実装領域に対応する部位には、断熱層43が形成されている。厚銅パターン17(-)と厚銅パターン18aとは、樹脂基板42に形成された銅インレイ44により熱的に接続されている。また、厚銅パターン17(+)と厚銅パターン18cとは、第1実施形態と同様に、樹脂基板42に形成されたビア45により電気的に接続されている。
以上のように第3実施形態によれば、両面基板41を用いた場合にも、第1実施形態と同様の効果が得られる。
A heat insulating layer 43 is formed on the resin substrate 42 at a portion corresponding to the mounting area of the capacitor 8 and the FET 6 . The thick copper pattern 17(−) and the thick copper pattern 18a are thermally connected by a copper inlay 44 formed on the resin substrate 42. FIG. The thick copper pattern 17(+) and the thick copper pattern 18c are electrically connected by vias 45 formed in the resin substrate 42, as in the first embodiment.
As described above, according to the third embodiment, even when the double-sided substrate 41 is used, the same effect as in the first embodiment can be obtained.

(第4実施形態)
第4実施形態は、図5に示したように、6個のFET6によりインバータ回路5が形成されている場合に、電源に3個のアルミ電解コンデンサ8a~8cを接続する場合のレイアウトの一例を示したものである。図9に示すように、基板の裏面には、6個のFET6a~6fが2×3の行列状に配置されている。それに対して基板の表面には、コンデンサ8aがFET6a及び6dの間に配置され、コンデンサ8bがFET6b及び6eの間に配置され、コンデンサ8cがFET6c及び6fの間に配置されている。そして、これらの実装領域に対応する基板の内部には、一点鎖線で示す断熱層51が形成されている。二点鎖線はアルミ筐体24を示している。また、厚銅パターン17(-)と厚銅パターン18aとは、複数のビアにより熱的に接続されている。
(Fourth embodiment)
In the fourth embodiment, as shown in FIG. 5, an example of a layout in which three aluminum electrolytic capacitors 8a to 8c are connected to the power supply when the inverter circuit 5 is formed by six FETs 6 is shown. is shown. As shown in FIG. 9, six FETs 6a to 6f are arranged in a 2×3 matrix on the back surface of the substrate. In contrast, on the surface of the substrate, capacitor 8a is arranged between FETs 6a and 6d, capacitor 8b is arranged between FETs 6b and 6e, and capacitor 8c is arranged between FETs 6c and 6f. A heat insulating layer 51 indicated by a dashed line is formed inside the substrate corresponding to these mounting areas. A two-dot chain line indicates the aluminum housing 24 . Also, the thick copper pattern 17(-) and the thick copper pattern 18a are thermally connected by a plurality of vias.

以上のように第4実施形態によれば、6個のFET6a~6fに対して3個のコンデンサ8a~8cを接続する構成について、第1実施形態と同様の効果が得られる。 As described above, according to the fourth embodiment, the effect similar to that of the first embodiment can be obtained with respect to the configuration in which the three capacitors 8a to 8c are connected to the six FETs 6a to 6f.

(その他の実施形態)
4層基板に限ることなく、3層基板や5層以上の基板に適用しても良い。
第2実施形態の構成を、第3実施形態に適用しても良い。
スイッチング素子はMOSFETに限ることなく、パワートランジスタやIGBTなどでも良い。
可変バルブタイミングシステムを構成するEDU以外に適用しても良い。
(Other embodiments)
The present invention is not limited to a four-layer board, and may be applied to a three-layer board or a board having five or more layers.
The configuration of the second embodiment may be applied to the third embodiment.
The switching elements are not limited to MOSFETs, and may be power transistors, IGBTs, or the like.
It may be applied to other than the EDU that constitutes the variable valve timing system.

本開示は、実施例に準拠して記述されたが、本開示は当該実施例や構造に限定されるものではないと理解される。本開示は、様々な変形例や均等範囲内の変形をも包含する。加えて、様々な組み合わせや形態、さらには、それらに一要素のみ、それ以上、あるいはそれ以下、を含む他の組み合わせや形態をも、本開示の範疇や思想範囲に入るものである。 Although the present disclosure has been described with reference to examples, it is understood that the present disclosure is not limited to such examples or structures. The present disclosure also includes various modifications and modifications within the equivalent range. In addition, various combinations and configurations, as well as other combinations and configurations, including single elements, more, or less, are within the scope and spirit of this disclosure.

図面中、1はEDU、3はモータ、5はインバータ回路、6はNチャネルMOSFET、8はアルミ電解コンデンサ、11は多層基板、12~14は第1~第3樹脂基板、15及び16は銅箔パターン、17及び18は厚銅パターン、19は断熱層、20は銅インレイ、24はアルミ筐体、25は放熱用ゲル剤を示す。 In the drawings, 1 is an EDU, 3 is a motor, 5 is an inverter circuit, 6 is an N-channel MOSFET, 8 is an aluminum electrolytic capacitor, 11 is a multilayer substrate, 12 to 14 are first to third resin substrates, and 15 and 16 are copper. 17 and 18 are thick copper patterns; 19 is a heat insulating layer; 20 is a copper inlay; 24 is an aluminum housing;

Claims (12)

スイッチング動作により負荷に通電する電流を制御するスイッチング素子(6)と、
このスイッチング素子に駆動用電源を供給する電源端子間に接続されるコンデンサ(8)と、
前記スイッチング素子と前記コンデンサとが、一方の面と他方の面との対応する実装領域にそれぞれ表面実装される回路基板(11)とを備え、
前記回路基板は、1層以上の内層を有しており、
前記内層の導電パターン(15,16)は、前記実装領域に対応する部位を避けて配置され
前記スイッチング素子の実装面には、前記導電パターンと同じ金属材料によって、前記スイッチング素子が発生した熱を所定方向に伝達させる第1放熱経路(18c)が形成されており、
前記コンデンサの実装面には、前記金属材料によって、前記コンデンサが発生した熱を放熱させる第2放熱経路(17(-),20,18a)が、熱の伝達方向が前記第1放熱経路とは逆方向となるように形成されている回路基板の放熱構造。
a switching element (6) for controlling current flowing through a load by switching operation;
a capacitor (8) connected between power supply terminals that supply drive power to the switching element;
a circuit board (11) on which the switching element and the capacitor are surface-mounted in corresponding mounting areas on one surface and the other surface;
The circuit board has one or more inner layers,
The conductive patterns (15, 16) of the inner layer are arranged avoiding the part corresponding to the mounting area ,
A first heat dissipation path (18c) for transmitting heat generated by the switching element in a predetermined direction is formed on the mounting surface of the switching element by the same metal material as the conductive pattern,
A second heat dissipation path (17(−), 20, 18a) for dissipating heat generated by the capacitor is formed on the mounting surface of the capacitor by the metal material, and the direction of heat transfer is different from that of the first heat dissipation path. A heat dissipation structure of a circuit board formed so as to be in the opposite direction .
前記内層の実装領域に対応する部位に、基板材料よりも熱伝導率が低い物質により断熱層(19)が形成されている請求項1記載の回路基板の放熱構造。 2. A heat dissipation structure for a circuit board according to claim 1, wherein a heat insulating layer (19) is formed of a material having a lower thermal conductivity than the substrate material at a portion corresponding to the mounting area of the inner layer. 前記一方の面及び前記他方の面のそれぞれに形成されている導電パターン(17,18)と前記断熱層との間に、それぞれ基板(12,14)が介在する請求項2記載の回路基板の放熱構造。 3. The circuit board according to claim 2, wherein substrates (12, 14) are respectively interposed between the conductive patterns (17, 18) formed on the one surface and the other surface and the heat insulation layer. heat dissipation structure. スイッチング動作により負荷に通電する電流を制御するスイッチング素子(6)と、
このスイッチング素子に駆動用電源を供給する電源端子間に接続されるコンデンサ(8)と、
前記スイッチング素子と前記コンデンサとが、一方の面と他方の面との対応する実装領域にそれぞれ表面実装される回路基板(41)と、
この回路基板の内部で前記実装領域に対応する部位に形成され、基板材料よりも熱伝導率が低い物質からなる断熱層(31)とを備え
前記実装領域に係る部位の層構造は、一方の面から他方の面にかけて、導電パターン(17),断熱層,導電パターン(18)となっている回路基板の放熱構造。
a switching element (6) for controlling current flowing through a load by switching operation;
a capacitor (8) connected between power supply terminals that supply drive power to the switching element;
a circuit board (41) on which the switching element and the capacitor are surface-mounted in corresponding mounting areas on one surface and the other surface;
a heat insulating layer (31) formed inside the circuit board at a portion corresponding to the mounting area and made of a substance having a lower thermal conductivity than the substrate material ,
The heat dissipation structure of the circuit board, wherein the layer structure of the portion related to the mounting area is composed of a conductive pattern (17), a heat insulating layer, and a conductive pattern (18) from one surface to the other surface .
前記断熱層(31)は、基板に形成される複数の貫通孔(32)と、
これら複数の貫通孔に充填される断熱材(33)とを備えている請求項記載の回路基板の放熱構造。
The heat insulating layer (31) includes a plurality of through holes (32) formed in the substrate,
5. The circuit board heat dissipation structure according to claim 4 , further comprising a heat insulating material (33) filled in the plurality of through holes.
前記スイッチング素子の実装面側には、金属製の筐体(24)が配置され、
前記第1放熱経路は、放熱用ゲル剤(25)を介して前記筐体に接している請求項1から3の何れか一項に記載の回路基板の放熱構造。
A metal housing (24) is arranged on the mounting surface side of the switching element,
The heat dissipation structure for a circuit board according to any one of claims 1 to 3, wherein the first heat dissipation path is in contact with the housing via a heat dissipation gel (25).
前記第2放熱経路には、前記スイッチング素子の実装面に到達する熱伝導部(20)が形成されており、
前記スイッチング素子の実装面には、前記金属材料によって前記第2放熱経路の延長放熱経路(18a)が形成されている請求項1から3、6の何れか一項に記載の回路基板の放熱構造。
A heat conducting part (20) reaching a mounting surface of the switching element is formed in the second heat dissipation path,
7. The circuit board heat dissipation structure according to claim 1 , wherein an extended heat dissipation path (18a) of the second heat dissipation path is formed by the metal material on the mounting surface of the switching element. .
前記延長放熱経路は、放熱用ゲル剤を介して前記筐体に接している請求項を引用する請求項記載の回路基板の放熱構造。 8. The circuit board heat dissipation structure according to claim 7 , wherein the extended heat dissipation path is in contact with the housing through a heat dissipation gel. 前記延長放熱経路は、層方向厚さが前記内層の導電パターンよりも厚くなるように形成されている請求項記載の回路基板の放熱構造。 9. The heat dissipation structure for a circuit board according to claim 8 , wherein the extended heat dissipation path is formed so that the thickness in the layer direction is thicker than the conductive pattern of the inner layer . 前記第1放熱経路は、層方向厚さが前記内層の導電パターンよりも厚くなるように形成されている請求項1から3、6から9の何れか一項に記載の回路基板の放熱構造。The heat dissipation structure for a circuit board according to any one of claims 1 to 3 and 6 to 9, wherein the first heat dissipation path is formed so as to be thicker in the layer direction than the conductive pattern of the inner layer. 前記第2放熱経路は、層方向厚さが前記内層の導電パターンよりも厚くなるように形成されている請求項1から3、6から10の何れか一項に記載の回路基板の放熱構造。11. The heat dissipation structure for a circuit board according to claim 1, wherein the second heat dissipation path is formed to have a thickness in a layer direction larger than that of the conductive pattern of the inner layer. 請求項1から11の何れか一項に記載の回路基板の放熱構造を伴う1つ以上のスイッチング素子を備え、モータ(3)の巻線に通電を行うモータ駆動装置。 A motor driving device for energizing the windings of a motor (3), comprising one or more switching elements with the circuit board heat dissipation structure according to any one of claims 1 to 11.
JP2018129934A 2018-07-09 2018-07-09 Circuit board heat dissipation structure Active JP7135514B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2018129934A JP7135514B2 (en) 2018-07-09 2018-07-09 Circuit board heat dissipation structure

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2018129934A JP7135514B2 (en) 2018-07-09 2018-07-09 Circuit board heat dissipation structure

Publications (2)

Publication Number Publication Date
JP2020009909A JP2020009909A (en) 2020-01-16
JP7135514B2 true JP7135514B2 (en) 2022-09-13

Family

ID=69152224

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2018129934A Active JP7135514B2 (en) 2018-07-09 2018-07-09 Circuit board heat dissipation structure

Country Status (1)

Country Link
JP (1) JP7135514B2 (en)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7168828B2 (en) * 2021-03-31 2022-11-10 株式会社Flosfia Semiconductor equipment and semiconductor systems

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006339466A (en) 2005-06-03 2006-12-14 Murata Mfg Co Ltd Component built-in module and manufacturing method thereof
WO2009081518A1 (en) 2007-12-26 2009-07-02 Panasonic Corporation Semiconductor device and multilayer wiring board
JP2017147259A (en) 2016-02-15 2017-08-24 株式会社デンソー Electronic device and inspecting method for the same

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3101179B2 (en) * 1995-06-19 2000-10-23 沖電気工業株式会社 Heat dissipation structure of switching element
JPH11317490A (en) * 1997-10-16 1999-11-16 Hitachi Ltd Semiconductor element mounting substrate
JP2011066332A (en) * 2009-09-18 2011-03-31 Hitachi Automotive Systems Ltd Heat radiation structure of control device

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006339466A (en) 2005-06-03 2006-12-14 Murata Mfg Co Ltd Component built-in module and manufacturing method thereof
WO2009081518A1 (en) 2007-12-26 2009-07-02 Panasonic Corporation Semiconductor device and multilayer wiring board
JP2017147259A (en) 2016-02-15 2017-08-24 株式会社デンソー Electronic device and inspecting method for the same

Also Published As

Publication number Publication date
JP2020009909A (en) 2020-01-16

Similar Documents

Publication Publication Date Title
TWI404176B (en) Circuit device
US9033207B2 (en) Method of manufacturing electronic component unit
TWI402952B (en) Circuit device and manufacturing method thereof
JP5319908B2 (en) Circuit equipment
JP5444619B2 (en) Multi-layer circuit board and motor drive circuit board
JP3804861B2 (en) Electrical device and wiring board
RU2018130979A (en) An electric motor assembly for driving a pump or rotary device having a bearing plane with a multilayer power and control circuit board assembly
JP2006121861A (en) Power converter
JP2011066332A (en) Heat radiation structure of control device
JP2014199829A (en) Semiconductor module and inverter mounting the same
JP2015126097A (en) Electronic control device and electric power steering device using the same
JP2015126095A (en) Electronic control device
WO2020155270A1 (en) A power converter
JP7135514B2 (en) Circuit board heat dissipation structure
JP2012146778A (en) Electronic control device
JP5147344B2 (en) Circuit device and manufacturing method thereof
JP2004072959A (en) Power conversion device
US10917962B2 (en) Electronic device
TWM592106U (en) Power module
JP5039388B2 (en) Circuit equipment
JP6450853B2 (en) Electronic equipment
JP2017135209A (en) Multilayer substrate and electronic circuit board
JP6688487B2 (en) Circuit board, electronic device
JP5625731B2 (en) IC package, circuit board having IC package mounted on wiring board, and electronic device including circuit board
JP2004327693A (en) Motor drive

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20210318

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20220125

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20220125

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20220328

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20220802

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20220815

R151 Written notification of patent or utility model registration

Ref document number: 7135514

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151