JP7134955B2 - ニューラルネットワーク計算ユニットにおける入力データのスパース性の活用 - Google Patents
ニューラルネットワーク計算ユニットにおける入力データのスパース性の活用 Download PDFInfo
- Publication number
- JP7134955B2 JP7134955B2 JP2019523062A JP2019523062A JP7134955B2 JP 7134955 B2 JP7134955 B2 JP 7134955B2 JP 2019523062 A JP2019523062 A JP 2019523062A JP 2019523062 A JP2019523062 A JP 2019523062A JP 7134955 B2 JP7134955 B2 JP 7134955B2
- Authority
- JP
- Japan
- Prior art keywords
- input
- input activation
- controller
- activation
- zero
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000013528 artificial neural network Methods 0.000 title description 35
- 230000004913 activation Effects 0.000 claims description 300
- 238000001994 activation Methods 0.000 claims description 300
- 230000015654 memory Effects 0.000 claims description 158
- 238000000034 method Methods 0.000 claims description 38
- 238000012545 processing Methods 0.000 claims description 29
- 230000003405 preventing effect Effects 0.000 claims description 14
- 238000013507 mapping Methods 0.000 claims description 11
- 230000009471 action Effects 0.000 claims description 9
- 230000004044 response Effects 0.000 claims description 8
- 239000011159 matrix material Substances 0.000 description 17
- 230000008569 process Effects 0.000 description 10
- 238000004891 communication Methods 0.000 description 7
- 238000004590 computer program Methods 0.000 description 7
- 238000004364 calculation method Methods 0.000 description 4
- 238000010801 machine learning Methods 0.000 description 4
- 230000003287 optical effect Effects 0.000 description 4
- 238000003491 array Methods 0.000 description 3
- 238000013527 convolutional neural network Methods 0.000 description 3
- 230000006870 function Effects 0.000 description 3
- 230000005291 magnetic effect Effects 0.000 description 3
- 238000012546 transfer Methods 0.000 description 3
- 238000004458 analytical method Methods 0.000 description 2
- 230000005055 memory storage Effects 0.000 description 2
- 238000000926 separation method Methods 0.000 description 2
- 238000000638 solvent extraction Methods 0.000 description 2
- 244000141359 Malus pumila Species 0.000 description 1
- 240000008790 Musa x paradisiaca Species 0.000 description 1
- 238000009825 accumulation Methods 0.000 description 1
- 230000003213 activating effect Effects 0.000 description 1
- 235000021016 apples Nutrition 0.000 description 1
- 235000021015 bananas Nutrition 0.000 description 1
- 239000000872 buffer Substances 0.000 description 1
- 239000003086 colorant Substances 0.000 description 1
- 150000001875 compounds Chemical class 0.000 description 1
- 230000006835 compression Effects 0.000 description 1
- 238000007906 compression Methods 0.000 description 1
- 238000001514 detection method Methods 0.000 description 1
- 230000009977 dual effect Effects 0.000 description 1
- 230000008030 elimination Effects 0.000 description 1
- 238000003379 elimination reaction Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000003062 neural network model Methods 0.000 description 1
- ORQBXQOJMQIAOY-UHFFFAOYSA-N nobelium Chemical compound [No] ORQBXQOJMQIAOY-UHFFFAOYSA-N 0.000 description 1
- 230000000644 propagated effect Effects 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 239000007787 solid Substances 0.000 description 1
- 239000000758 substrate Substances 0.000 description 1
- 230000026676 system process Effects 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06N—COMPUTING ARRANGEMENTS BASED ON SPECIFIC COMPUTATIONAL MODELS
- G06N3/00—Computing arrangements based on biological models
- G06N3/02—Neural networks
- G06N3/04—Architecture, e.g. interconnection topology
- G06N3/045—Combinations of networks
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/14—Handling requests for interconnection or transfer
- G06F13/16—Handling requests for interconnection or transfer for access to memory bus
- G06F13/1668—Details of memory controller
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F15/00—Digital computers in general; Data processing equipment in general
- G06F15/76—Architectures of general purpose stored program computers
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F17/00—Digital computing or data processing equipment or methods, specially adapted for specific functions
- G06F17/10—Complex mathematical operations
- G06F17/15—Correlation function computation including computation of convolution operations
- G06F17/153—Multidimensional correlation or convolution
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F17/00—Digital computing or data processing equipment or methods, specially adapted for specific functions
- G06F17/10—Complex mathematical operations
- G06F17/16—Matrix or vector computation, e.g. matrix-matrix or matrix-vector multiplication, matrix factorization
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F7/00—Methods or arrangements for processing data by operating upon the order or content of the data handled
- G06F7/38—Methods or arrangements for performing computations using exclusively denominational number representation, e.g. using binary, ternary, decimal representation
- G06F7/48—Methods or arrangements for performing computations using exclusively denominational number representation, e.g. using binary, ternary, decimal representation using non-contact-making devices, e.g. tube, solid state device; using unspecified devices
- G06F7/544—Methods or arrangements for performing computations using exclusively denominational number representation, e.g. using binary, ternary, decimal representation using non-contact-making devices, e.g. tube, solid state device; using unspecified devices for evaluating functions by calculation
- G06F7/5443—Sum of products
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
- G06F9/30003—Arrangements for executing specific machine instructions
- G06F9/30007—Arrangements for executing specific machine instructions to perform operations on data operands
- G06F9/3001—Arithmetic instructions
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
- G06F9/38—Concurrent instruction execution, e.g. pipeline or look ahead
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
- G06F9/38—Concurrent instruction execution, e.g. pipeline or look ahead
- G06F9/3824—Operand accessing
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06N—COMPUTING ARRANGEMENTS BASED ON SPECIFIC COMPUTATIONAL MODELS
- G06N20/00—Machine learning
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06N—COMPUTING ARRANGEMENTS BASED ON SPECIFIC COMPUTATIONAL MODELS
- G06N20/00—Machine learning
- G06N20/10—Machine learning using kernel methods, e.g. support vector machines [SVM]
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06N—COMPUTING ARRANGEMENTS BASED ON SPECIFIC COMPUTATIONAL MODELS
- G06N3/00—Computing arrangements based on biological models
- G06N3/02—Neural networks
- G06N3/04—Architecture, e.g. interconnection topology
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06N—COMPUTING ARRANGEMENTS BASED ON SPECIFIC COMPUTATIONAL MODELS
- G06N3/00—Computing arrangements based on biological models
- G06N3/02—Neural networks
- G06N3/06—Physical realisation, i.e. hardware implementation of neural networks, neurons or parts of neurons
- G06N3/063—Physical realisation, i.e. hardware implementation of neural networks, neurons or parts of neurons using electronic means
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06N—COMPUTING ARRANGEMENTS BASED ON SPECIFIC COMPUTATIONAL MODELS
- G06N3/00—Computing arrangements based on biological models
- G06N3/02—Neural networks
- G06N3/08—Learning methods
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06N—COMPUTING ARRANGEMENTS BASED ON SPECIFIC COMPUTATIONAL MODELS
- G06N3/00—Computing arrangements based on biological models
- G06N3/02—Neural networks
- G06N3/10—Interfaces, programming languages or software development kits, e.g. for simulating neural networks
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06N—COMPUTING ARRANGEMENTS BASED ON SPECIFIC COMPUTATIONAL MODELS
- G06N5/00—Computing arrangements using knowledge-based models
- G06N5/04—Inference or reasoning models
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
- Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Software Systems (AREA)
- General Engineering & Computer Science (AREA)
- Mathematical Physics (AREA)
- Data Mining & Analysis (AREA)
- Computing Systems (AREA)
- Biophysics (AREA)
- Biomedical Technology (AREA)
- Life Sciences & Earth Sciences (AREA)
- Health & Medical Sciences (AREA)
- Evolutionary Computation (AREA)
- Artificial Intelligence (AREA)
- Computational Linguistics (AREA)
- General Health & Medical Sciences (AREA)
- Molecular Biology (AREA)
- Mathematical Analysis (AREA)
- Mathematical Optimization (AREA)
- Pure & Applied Mathematics (AREA)
- Computational Mathematics (AREA)
- Computer Hardware Design (AREA)
- Neurology (AREA)
- Algebra (AREA)
- Databases & Information Systems (AREA)
- Computer Vision & Pattern Recognition (AREA)
- Medical Informatics (AREA)
- Image Analysis (AREA)
- Advance Control (AREA)
- Complex Calculations (AREA)
- Storage Device Security (AREA)
Description
この明細書は、特殊用途の計算ユニットを用いて機械学習計算を実行することに関する。
畳み込み計算を実行する一方法は、大次元空間における多数の行列乗算を必要とする。計算ユニットのプロセッサまたはコントローラデバイスはブルートフォース(brute force)法によって行列乗算を計算することができる。たとえば、計算集約的であるとともに時間集約的であるが、プロセッサは、畳み込み計算のために個々の和および積を繰返し計算することができる。プロセッサが計算を並列化する度合は、そのアーキテクチャのせいで制限されている。
詳細な説明
この明細書中に記載される主題は、例示的なニューラルネットワーク・ハードウェアコンピューティングシステムの計算ユニットまたはタイル内において行なわれる計算を減らすことに関する。概して、ニューラルネットワーク推論を計算する一環として、入力アクティベーションにパラメータまたは重み値を乗じて、出力アクティベーションを生成する。ここでは、入力および入力アクティベーションは、ニューラルネットワークにおいて一般に用いられるテンソル、マトリックスおよび/またはデータアレイなどの多次元データ構造に含まれるデータ要素を指し得る。ディープニューラルネットワークのための計算推論のアルゴリズム特性のために、入力アクティベーションの大部分はゼロである。言いかえれば、現在の計算ユニットは、ゼロ(入力アクティベーション値)に対して1つの数(たとえば重み)を乗じることを含む多数の不必要な計算を実行する。
例1:コンピュータにより実現される方法であって、コンピューティングデバイスが、少なくとも部分的に、当該コンピューティングデバイス外にあるソースから提供される複数の入力アクティベーションを受信するステップと、当該コンピューティングデバイスのコントローラが、当該複数の入力アクティベーションの各々がゼロ値または非ゼロ値のうちのいずれを有するかを判断するステップと、当該コンピューティングデバイスのメモリバンクに当該入力アクティベーションのうち少なくとも1つを格納するステップと、当該コントローラが、非ゼロ値である入力アクティベーション値を有する1つ以上のメモリアドレス位置を含むインデックスを生成するステップと、当該コントローラが、当該メモリバンクから、少なくとも1つの入力アクティベーションを、計算アレイのうちの1つ以上のユニットによってアクセス可能なデータバスに対して提供するステップとを含む。当該アクティベーションは、少なくとも部分的に、当該インデックスに関連付けられたメモリアドレス位置から提供される。
Claims (17)
- コンピュータにより実現される方法であって、
コンピューティングデバイスが、少なくとも部分的に、前記コンピューティングデバイス外にあるソースから提供される複数の入力アクティベーションを受信するステップと、
前記コンピューティングデバイスのコントローラが、前記複数の入力アクティベーションの各々がゼロ値または非ゼロ値のうちのいずれを有するかを判断するステップと、
前記コンピューティングデバイスのメモリバンクに前記入力アクティベーションのうち少なくとも1つを格納するステップと、
前記コントローラが、非ゼロ値である入力アクティベーション値を有する1つ以上のメモリアドレス位置を含むインデックスを生成するステップと、
前記コントローラが、前記メモリバンクから、少なくとも1つの入力アクティベーションを、計算アレイのうちの1つ以上のユニットによってアクセス可能なデータバスに対して提供するステップとを含み、前記入力アクティベーションは、少なくとも部分的に、前記インデックスに関連付けられたメモリアドレス位置から提供され、前記方法はさらに、
前記コントローラが、非ゼロ値を有する第1の入力アクティベーションを提供して、少なくとも1つのユニットが前記非ゼロ値を用いて計算を実行し、その後、前記コントローラが、ゼロ値を有する第2の入力アクティベーションを提供し、少なくとも1つのユニットにおいて、前記ゼロ値を用いて実行される可能性のある計算を防止するステップを含む、方法。 - 前記インデックスは、複数のビットを含むビットマップに基づいて作成され、前記ビットマップのうちの各々のビットは、非ゼロ入力アクティベーション値またはゼロ入力アクティベーション値のうち少なくとも1つを示す、請求項1に記載の方法。
- 前記防止するステップは、前記入力アクティベーションが前記インデックスに関連付けられていないメモリアドレス位置から提供されると前記コントローラが判断することに応じて、行なわれる、請求項1または2に記載の方法。
- 前記入力アクティベーションが前記インデックスに関連付けられていないメモリアドレス位置から提供されることを、前記コントローラが検出するステップと、前記検出するステップに応じて、前記ゼロ値である前記入力アクティベーション値に関連付けられた乗算演算を防止するための制御信号を前記計算アレイのうちの少なくとも1つのユニットに提供するステップとをさらに含む、請求項3に記載の方法。
- 前記コントローラが、テンソル計算のうち第1の入力アクティベーションを用いる第1の部分を第1のユニットにマップし、前記テンソル計算のうち前記第1の入力アクティベーションも用いる第2の部分を前記第1のユニットとは異なる第2のユニットにマップするステップをさらに含む、請求項1~4のいずれかに記載の方法。
- 単一の入力アクティベーションを連続的に前記データバスに対して提供するステップをさらに含み、前記単一の入力アクティベーションは、前記インデックスに関連付けられたメモリアドレス位置からアクセスおよび選択される、請求項1~5のいずれかに記載の方法。
- 前記提供するステップはさらに、ゼロ値を有する入力アクティベーションを提供しないステップを含む、請求項1または2に記載の方法。
- 1つ以上の処理デバイスによって実行可能であるとともに以下の動作を実行するための命令を格納する1つ以上の機械読取り可能ストレージデバイスであって、前記以下の動作は、
コンピューティングデバイスが、少なくとも部分的に、前記コンピューティングデバイス外にあるソースから提供される複数の入力アクティベーションを受信する動作と、
前記コンピューティングデバイスのコントローラが、前記複数の入力アクティベーションの各々がゼロ値または非ゼロ値のうちのいずれを有するかを判断する動作と、
前記コンピューティングデバイスのメモリバンクに前記入力アクティベーションのうち少なくとも1つを格納する動作と、
前記コントローラが、非ゼロ値である入力アクティベーション値を有する1つ以上のメモリアドレス位置を含むインデックスを生成する動作と、
前記コントローラが、前記メモリバンクから、少なくとも1つの入力アクティベーションを、計算アレイのうちの1つ以上のユニットによってアクセス可能なデータバスに対して提供する動作とを含み、前記入力アクティベーションは、少なくとも部分的に、前記インデックスに関連付けられたメモリアドレス位置から提供され、前記以下の動作はさらに、
前記コントローラが、非ゼロ値を有する第1の入力アクティベーションを提供して、少なくとも1つのユニットが前記非ゼロ値を用いて計算を実行し、その後、前記コントローラが、ゼロ値を有する第2の入力アクティベーションを提供し、少なくとも1つのユニットにおいて、前記ゼロ値を用いて実行される可能性のある計算を防止する動作を含む、1つ以上の機械読取り可能ストレージデバイス。 - 前記インデックスは、複数のビットを含むビットマップに基づいて作成され、前記ビットマップのうちの各々のビットは、非ゼロ入力アクティベーション値またはゼロ入力アクティベーション値のうち少なくとも1つを示す、請求項8に記載の機械読取り可能ストレージデバイス。
- 前記防止する動作は、前記入力アクティベーションが前記インデックスに関連付けられていないメモリアドレス位置から提供されると前記コントローラが判断することに応じて、行なわれる、請求項8または9に記載の機械読取り可能ストレージデバイス。
- 前記入力アクティベーションが前記インデックスに関連付けられていないメモリアドレス位置から提供されることを、前記コントローラが検出する動作と、前記検出する動作に応じて、前記ゼロ値である前記入力アクティベーション値に関連付けられた乗算演算を防止するための制御信号を前記計算アレイのうちの少なくとも1つのユニットに提供する動作とをさらに含む、請求項10に記載の機械読取り可能ストレージデバイス。
- 前記以下の動作はさらに、前記コントローラが、テンソル計算のうち第1の入力アクティベーションを用いる第1の部分を第1のユニットにマップし、前記テンソル計算のうち前記第1の入力アクティベーションも用いる第2の部分を前記第1のユニットとは異なる第2のユニットにマップする動作を含む、請求項8~11のいずれかに記載の機械読取り可能ストレージデバイス。
- 電子システムであって、
コンピューティングデバイスに配置されるとともに1つ以上の処理デバイスを含むコントローラと、
前記1つ以上の処理デバイスによって実行可能であるとともに以下の動作を実行するための命令を格納するための1つ以上の機械読取り可能ストレージデバイスとを含み、前記以下の動作は、
前記コンピューティングデバイスが、少なくとも部分的に、前記コンピューティングデバイス外にあるソースから提供される複数の入力アクティベーションを受信する動作と、
前記コントローラが、前記複数の入力アクティベーションの各々がゼロ値または非ゼロ値のうちのいずれを有するかを判断する動作と、
前記コンピューティングデバイスのメモリバンクに前記入力アクティベーションのうち少なくとも1つを格納する動作と、
前記コントローラが、非ゼロ値である入力アクティベーション値を有する1つ以上のメモリアドレス位置を含むインデックスを生成する動作と、
前記コントローラが、前記メモリバンクから、少なくとも1つの入力アクティベーションを、計算アレイのうちの1つ以上のユニットによってアクセス可能なデータバスに対して提供する動作とを含み、前記入力アクティベーションは、少なくとも部分的に、前記インデックスに関連付けられたメモリアドレス位置から提供され、前記以下の動作はさらに、
前記コントローラが、非ゼロ値を有する第1の入力アクティベーションを提供して、少なくとも1つのユニットが前記非ゼロ値を用いて計算を実行し、その後、前記コントローラが、ゼロ値を有する第2の入力アクティベーションを提供し、少なくとも1つのユニットにおいて、前記ゼロ値を用いて実行される可能性のある計算を防止する動作を含む、電子システム。 - 前記インデックスは、複数のビットを含むビットマップに基づいて作成され、前記ビットマップのうちの各々のビットは、非ゼロ入力アクティベーション値またはゼロ入力アクティベーション値のうち少なくとも1つを示す、請求項13に記載の電子システム。
- 前記防止する動作は、前記入力アクティベーションが前記インデックスに関連付けられていないメモリアドレス位置から提供されると前記コントローラが判断することに応じて、行なわれる、請求項13または14に記載の電子システム。
- 前記入力アクティベーションが前記インデックスに関連付けられていないメモリアドレス位置から提供されることを、前記コントローラが検出する動作と、前記検出する動作に応じて、前記ゼロ値である前記入力アクティベーション値に関連付けられた乗算演算を防止するための制御信号を前記計算アレイのうちの少なくとも1つのユニットに提供する動作とをさらに含む、請求項15に記載の電子システム。
- 前記以下の動作はさらに、前記コントローラが、テンソル計算のうち第1の入力アクティベーションを用いる第1の部分を第1のユニットにマップし、前記テンソル計算のうち前記第1の入力アクティベーションも用いる第2の部分を前記第1のユニットとは異なる第2のユニットにマップする動作を含む、請求項13~16のいずれかに記載の電子システム。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2022138360A JP7469407B2 (ja) | 2016-10-27 | 2022-08-31 | ニューラルネットワーク計算ユニットにおける入力データのスパース性の活用 |
Applications Claiming Priority (5)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US15/336,066 US10360163B2 (en) | 2016-10-27 | 2016-10-27 | Exploiting input data sparsity in neural network compute units |
US15/336,066 | 2016-10-27 | ||
US15/465,774 | 2017-03-22 | ||
US15/465,774 US9818059B1 (en) | 2016-10-27 | 2017-03-22 | Exploiting input data sparsity in neural network compute units |
PCT/US2017/047992 WO2018080624A1 (en) | 2016-10-27 | 2017-08-22 | Exploiting input data sparsity in neural network compute units |
Related Child Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2022138360A Division JP7469407B2 (ja) | 2016-10-27 | 2022-08-31 | ニューラルネットワーク計算ユニットにおける入力データのスパース性の活用 |
Publications (3)
Publication Number | Publication Date |
---|---|
JP2020500365A JP2020500365A (ja) | 2020-01-09 |
JP2020500365A5 JP2020500365A5 (ja) | 2020-04-23 |
JP7134955B2 true JP7134955B2 (ja) | 2022-09-12 |
Family
ID=60256363
Family Applications (2)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2019523062A Active JP7134955B2 (ja) | 2016-10-27 | 2017-08-22 | ニューラルネットワーク計算ユニットにおける入力データのスパース性の活用 |
JP2022138360A Active JP7469407B2 (ja) | 2016-10-27 | 2022-08-31 | ニューラルネットワーク計算ユニットにおける入力データのスパース性の活用 |
Family Applications After (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2022138360A Active JP7469407B2 (ja) | 2016-10-27 | 2022-08-31 | ニューラルネットワーク計算ユニットにおける入力データのスパース性の活用 |
Country Status (9)
Country | Link |
---|---|
US (4) | US10360163B2 (ja) |
EP (2) | EP3533003B1 (ja) |
JP (2) | JP7134955B2 (ja) |
KR (2) | KR102528517B1 (ja) |
CN (2) | CN114595803A (ja) |
DE (2) | DE102017120452A1 (ja) |
HK (1) | HK1254700A1 (ja) |
SG (1) | SG11201903787YA (ja) |
WO (1) | WO2018080624A1 (ja) |
Families Citing this family (80)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US10360163B2 (en) | 2016-10-27 | 2019-07-23 | Google Llc | Exploiting input data sparsity in neural network compute units |
US10175980B2 (en) | 2016-10-27 | 2019-01-08 | Google Llc | Neural network compute tile |
US9959498B1 (en) | 2016-10-27 | 2018-05-01 | Google Llc | Neural network instruction set architecture |
US10685285B2 (en) * | 2016-11-23 | 2020-06-16 | Microsoft Technology Licensing, Llc | Mirror deep neural networks that regularize to linear networks |
CN108205519B (zh) * | 2016-12-20 | 2022-01-25 | 上海寒武纪信息科技有限公司 | 矩阵乘加运算装置和方法、处理装置、芯片、电子装置 |
US11328037B2 (en) * | 2017-07-07 | 2022-05-10 | Intel Corporation | Memory-size- and bandwidth-efficient method for feeding systolic array matrix multipliers |
TWI680409B (zh) * | 2017-07-08 | 2019-12-21 | 英屬開曼群島商意騰科技股份有限公司 | 適用於人工神經網路之矩陣及向量相乘的方法 |
US10790828B1 (en) | 2017-07-21 | 2020-09-29 | X Development Llc | Application specific integrated circuit accelerators |
US10879904B1 (en) | 2017-07-21 | 2020-12-29 | X Development Llc | Application specific integrated circuit accelerators |
US10725740B2 (en) * | 2017-08-31 | 2020-07-28 | Qualcomm Incorporated | Providing efficient multiplication of sparse matrices in matrix-processor-based devices |
US10902318B2 (en) | 2017-11-06 | 2021-01-26 | Neuralmagic Inc. | Methods and systems for improved transforms in convolutional neural networks |
EP3480748A1 (en) * | 2017-11-06 | 2019-05-08 | Imagination Technologies Limited | Neural network hardware |
US20190156214A1 (en) | 2017-11-18 | 2019-05-23 | Neuralmagic Inc. | Systems and methods for exchange of data in distributed training of machine learning algorithms |
US10936942B2 (en) * | 2017-11-21 | 2021-03-02 | Google Llc | Apparatus and mechanism for processing neural network tasks using a single chip package with multiple identical dies |
US10553207B2 (en) * | 2017-12-29 | 2020-02-04 | Facebook, Inc. | Systems and methods for employing predication in computational models |
WO2019157442A1 (en) * | 2018-02-09 | 2019-08-15 | Google Llc | Contiguous sparsity pattern neural networks |
KR20200118815A (ko) * | 2018-02-16 | 2020-10-16 | 더 가버닝 카운슬 오브 더 유니버시티 오브 토론토 | 신경망 가속기 |
US10572568B2 (en) * | 2018-03-28 | 2020-02-25 | Intel Corporation | Accelerator for sparse-dense matrix multiplication |
US10963787B2 (en) | 2018-05-31 | 2021-03-30 | Neuralmagic Inc. | Systems and methods for generation of sparse code for convolutional neural networks |
US10832133B2 (en) | 2018-05-31 | 2020-11-10 | Neuralmagic Inc. | System and method of executing neural networks |
US11216732B2 (en) | 2018-05-31 | 2022-01-04 | Neuralmagic Inc. | Systems and methods for generation of sparse code for convolutional neural networks |
WO2021054990A1 (en) * | 2019-09-16 | 2021-03-25 | Neuralmagic Inc. | Systems and methods for generation of sparse code for convolutional neural networks |
US11449363B2 (en) | 2018-05-31 | 2022-09-20 | Neuralmagic Inc. | Systems and methods for improved neural network execution |
US10599429B2 (en) * | 2018-06-08 | 2020-03-24 | Intel Corporation | Variable format, variable sparsity matrix multiplication instruction |
WO2020014590A1 (en) * | 2018-07-12 | 2020-01-16 | Futurewei Technologies, Inc. | Generating a compressed representation of a neural network with proficient inference speed and power consumption |
US20200019836A1 (en) * | 2018-07-12 | 2020-01-16 | International Business Machines Corporation | Hierarchical parallelism in a network of distributed neural network cores |
CN110796244B (zh) * | 2018-08-01 | 2022-11-08 | 上海天数智芯半导体有限公司 | 用于人工智能设备的核心计算单元处理器及加速处理方法 |
CN109344964B (zh) * | 2018-08-08 | 2020-12-29 | 东南大学 | 一种适用于神经网络的乘加计算方法和计算电路 |
CN110826707B (zh) * | 2018-08-10 | 2023-10-31 | 北京百度网讯科技有限公司 | 应用于卷积神经网络的加速方法和硬件加速器 |
US20200065659A1 (en) * | 2018-08-24 | 2020-02-27 | Samsung Electronics Co., Ltd. | Method of accelerating training process of neural network and neural network device thereof |
JP6985997B2 (ja) * | 2018-08-27 | 2021-12-22 | 株式会社日立製作所 | 機械学習システムおよびボルツマンマシンの計算方法 |
US11586417B2 (en) | 2018-09-28 | 2023-02-21 | Qualcomm Incorporated | Exploiting activation sparsity in deep neural networks |
WO2020072274A1 (en) | 2018-10-01 | 2020-04-09 | Neuralmagic Inc. | Systems and methods for neural network pruning with accuracy preservation |
CN111026440B (zh) * | 2018-10-09 | 2022-03-29 | 上海寒武纪信息科技有限公司 | 运算方法、装置、计算机设备和存储介质 |
JP7115211B2 (ja) * | 2018-10-18 | 2022-08-09 | 富士通株式会社 | 演算処理装置および演算処理装置の制御方法 |
CN111126081B (zh) * | 2018-10-31 | 2023-07-21 | 深圳永德利科技股份有限公司 | 全球通用语言终端及方法 |
US10768895B2 (en) | 2018-11-08 | 2020-09-08 | Movidius Limited | Dot product calculators and methods of operating the same |
KR20200057814A (ko) * | 2018-11-13 | 2020-05-27 | 삼성전자주식회사 | 뉴럴 네트워크를 이용한 데이터 처리 방법 및 이를 지원하는 전자 장치 |
US11361050B2 (en) | 2018-11-20 | 2022-06-14 | Hewlett Packard Enterprise Development Lp | Assigning dependent matrix-vector multiplication operations to consecutive crossbars of a dot product engine |
EP3895071A1 (en) * | 2018-12-11 | 2021-10-20 | Mipsology SAS | Accelerating artificial neural network computations by skipping input values |
US10769527B2 (en) | 2018-12-11 | 2020-09-08 | Mipsology SAS | Accelerating artificial neural network computations by skipping input values |
JP7189000B2 (ja) | 2018-12-12 | 2022-12-13 | 日立Astemo株式会社 | 情報処理装置、車載制御装置、車両制御システム |
KR20200082613A (ko) * | 2018-12-31 | 2020-07-08 | 에스케이하이닉스 주식회사 | 프로세싱 시스템 |
US11544559B2 (en) | 2019-01-08 | 2023-01-03 | Neuralmagic Inc. | System and method for executing convolution in a neural network |
US11604958B2 (en) | 2019-03-13 | 2023-03-14 | Samsung Electronics Co., Ltd. | Method and apparatus for processing computation of zero value in processing of layers in neural network |
CN112534405A (zh) | 2019-03-15 | 2021-03-19 | 英特尔公司 | 用于脉动阵列上的块稀疏操作的架构 |
KR20200111939A (ko) * | 2019-03-20 | 2020-10-05 | 에스케이하이닉스 주식회사 | 신경망 가속 장치 및 그것의 동작 방법 |
US20210026686A1 (en) * | 2019-07-22 | 2021-01-28 | Advanced Micro Devices, Inc. | Chiplet-integrated machine learning accelerators |
US11195095B2 (en) | 2019-08-08 | 2021-12-07 | Neuralmagic Inc. | System and method of accelerating execution of a neural network |
US11635893B2 (en) * | 2019-08-12 | 2023-04-25 | Micron Technology, Inc. | Communications between processors and storage devices in automotive predictive maintenance implemented via artificial neural networks |
KR20210024865A (ko) * | 2019-08-26 | 2021-03-08 | 삼성전자주식회사 | 데이터를 처리하는 방법 및 장치 |
KR20210045225A (ko) * | 2019-10-16 | 2021-04-26 | 삼성전자주식회사 | 뉴럴 네트워크에서 연산을 수행하는 방법 및 장치 |
JP7462140B2 (ja) | 2019-10-29 | 2024-04-05 | 国立大学法人 熊本大学 | ニューラルネットワーク回路及びニューラルネットワーク演算方法 |
US11244198B2 (en) | 2019-11-21 | 2022-02-08 | International Business Machines Corporation | Input partitioning for deep learning of large image data |
FR3105659B1 (fr) * | 2019-12-18 | 2022-06-24 | Commissariat Energie Atomique | Procédé et dispositif de codage binaire de signaux pour implémenter des opérations MAC numériques à précision dynamique |
KR102268817B1 (ko) * | 2019-12-19 | 2021-06-24 | 국민대학교산학협력단 | 분산 클라우드 환경에서의 기계 학습 성능 평가 방법 및 장치 |
KR20210086233A (ko) * | 2019-12-31 | 2021-07-08 | 삼성전자주식회사 | 완화된 프루닝을 통한 행렬 데이터 처리 방법 및 그 장치 |
TWI727641B (zh) * | 2020-02-03 | 2021-05-11 | 華邦電子股份有限公司 | 記憶體裝置及其操作方法 |
US11586601B2 (en) * | 2020-02-05 | 2023-02-21 | Alibaba Group Holding Limited | Apparatus and method for representation of a sparse matrix in a neural network |
US11604975B2 (en) | 2020-04-09 | 2023-03-14 | Apple Inc. | Ternary mode of planar engine for neural processor |
CN111445013B (zh) * | 2020-04-28 | 2023-04-25 | 南京大学 | 一种针对卷积神经网络的非零探测器及其方法 |
KR102418794B1 (ko) * | 2020-06-02 | 2022-07-08 | 오픈엣지테크놀로지 주식회사 | 하드웨어 가속기를 위한 파라미터를 메모리로부터 액세스하는 방법 및 이를 이용한 장치 |
CN113835675A (zh) * | 2020-06-23 | 2021-12-24 | 深圳市中兴微电子技术有限公司 | 数据处理装置及数据处理方法 |
KR20220010362A (ko) | 2020-07-17 | 2022-01-25 | 삼성전자주식회사 | 뉴럴 네트워크 장치 및 그의 동작 방법 |
EP4184392A4 (en) * | 2020-07-17 | 2024-01-10 | Sony Group Corporation | NEURONAL NETWORK PROCESSING APPARATUS, INFORMATION PROCESSING APPARATUS, INFORMATION PROCESSING SYSTEM, ELECTRONIC INSTRUMENT, NEURONAL NETWORK PROCESSING METHOD AND PROGRAM |
KR20230043892A (ko) * | 2020-07-21 | 2023-03-31 | 더 가버닝 카운슬 오브 더 유니버시티 오브 토론토 | 딥 러닝 네트워크를 가속화하기 위해 희소성을 사용하기 위한 시스템 및 방법 |
US11928176B2 (en) * | 2020-07-30 | 2024-03-12 | Arm Limited | Time domain unrolling sparse matrix multiplication system and method |
US20220075669A1 (en) * | 2020-09-08 | 2022-03-10 | Technion Research And Development Foundation Ltd. | Non-Blocking Simultaneous MultiThreading (NB-SMT) |
CN116210228A (zh) | 2020-09-30 | 2023-06-02 | 索尼半导体解决方案公司 | 信号处理装置、成像装置和信号处理方法 |
KR20220049325A (ko) * | 2020-10-14 | 2022-04-21 | 삼성전자주식회사 | 가속기 및 이를 포함한 전자 장치 |
US11861328B2 (en) * | 2020-11-11 | 2024-01-02 | Samsung Electronics Co., Ltd. | Processor for fine-grain sparse integer and floating-point operations |
US11861327B2 (en) * | 2020-11-11 | 2024-01-02 | Samsung Electronics Co., Ltd. | Processor for fine-grain sparse integer and floating-point operations |
US11556757B1 (en) | 2020-12-10 | 2023-01-17 | Neuralmagic Ltd. | System and method of executing deep tensor columns in neural networks |
KR102541461B1 (ko) | 2021-01-11 | 2023-06-12 | 한국과학기술원 | 저전력 고성능 인공 신경망 학습 가속기 및 가속 방법 |
US20220222386A1 (en) * | 2021-01-13 | 2022-07-14 | University Of Florida Research Foundation, Inc. | Decommissioning and erasing entropy in microelectronic systems |
US11853717B2 (en) * | 2021-01-14 | 2023-12-26 | Microsoft Technology Licensing, Llc | Accelerating processing based on sparsity for neural network hardware processors |
US11940907B2 (en) * | 2021-06-25 | 2024-03-26 | Intel Corporation | Methods and apparatus for sparse tensor storage for neural network accelerators |
US11669489B2 (en) * | 2021-09-30 | 2023-06-06 | International Business Machines Corporation | Sparse systolic array design |
US11960982B1 (en) | 2021-10-21 | 2024-04-16 | Neuralmagic, Inc. | System and method of determining and executing deep tensor columns in neural networks |
CN116804973B (zh) * | 2022-03-18 | 2024-06-18 | 深圳鲲云信息科技有限公司 | 地址生成装置、方法、数据缓存器和人工智能芯片 |
Family Cites Families (65)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US3754128A (en) | 1971-08-31 | 1973-08-21 | M Corinthios | High speed signal processor for vector transformation |
JPS4874139A (ja) * | 1971-12-29 | 1973-10-05 | ||
JPS5364439A (en) * | 1976-11-20 | 1978-06-08 | Agency Of Ind Science & Technol | Linear coversion system |
JPS58134357A (ja) | 1982-02-03 | 1983-08-10 | Hitachi Ltd | ベクトルプロセッサ |
EP0156648B1 (en) | 1984-03-29 | 1992-09-30 | Kabushiki Kaisha Toshiba | Convolution arithmetic circuit for digital signal processing |
US5267185A (en) | 1989-04-14 | 1993-11-30 | Sharp Kabushiki Kaisha | Apparatus for calculating matrices |
US5138695A (en) | 1989-10-10 | 1992-08-11 | Hnc, Inc. | Systolic array image processing system |
JPH03167664A (ja) | 1989-11-28 | 1991-07-19 | Nec Corp | マトリクス演算回路 |
JPH05501317A (ja) | 1990-05-30 | 1993-03-11 | アダプティブ・ソリューションズ・インコーポレーテッド | 仮想ゼロ値を用いるニューラル・ネットワーク |
WO1991019267A1 (en) | 1990-06-06 | 1991-12-12 | Hughes Aircraft Company | Neural network processor |
US5287464A (en) | 1990-10-24 | 1994-02-15 | Zilog, Inc. | Semiconductor multi-device system with logic means for controlling the operational mode of a set of input/output data bus drivers |
JP3318753B2 (ja) | 1991-12-05 | 2002-08-26 | ソニー株式会社 | 積和演算装置および積和演算方法 |
AU658066B2 (en) * | 1992-09-10 | 1995-03-30 | Deere & Company | Neural network based control system |
JPH06139218A (ja) | 1992-10-30 | 1994-05-20 | Hitachi Ltd | ディジタル集積回路を用いて神経回路網を完全に並列にシミュレートするための方法及び装置 |
US6067536A (en) * | 1996-05-30 | 2000-05-23 | Matsushita Electric Industrial Co., Ltd. | Neural network for voice and pattern recognition |
US5742741A (en) | 1996-07-18 | 1998-04-21 | Industrial Technology Research Institute | Reconfigurable neural network |
US5905757A (en) | 1996-10-04 | 1999-05-18 | Motorola, Inc. | Filter co-processor |
US6243734B1 (en) | 1998-10-30 | 2001-06-05 | Intel Corporation | Computer product and method for sparse matrices |
JP2001117900A (ja) | 1999-10-19 | 2001-04-27 | Fuji Xerox Co Ltd | ニューラルネットワーク演算装置 |
US20020044695A1 (en) * | 2000-05-05 | 2002-04-18 | Bostrom Alistair K. | Method for wavelet-based compression of video images |
JP2003244190A (ja) | 2002-02-19 | 2003-08-29 | Matsushita Electric Ind Co Ltd | データフロー制御スイッチ用プロセッサ及びデータフロー制御スイッチ |
US7016529B2 (en) * | 2002-03-15 | 2006-03-21 | Microsoft Corporation | System and method facilitating pattern recognition |
US7493498B1 (en) * | 2002-03-27 | 2009-02-17 | Advanced Micro Devices, Inc. | Input/output permission bitmaps for compartmentalized security |
US7426501B2 (en) | 2003-07-18 | 2008-09-16 | Knowntech, Llc | Nanotechnology neural network methods and systems |
US7818729B1 (en) * | 2003-09-15 | 2010-10-19 | Thomas Plum | Automated safe secure techniques for eliminating undefined behavior in computer software |
WO2005067572A2 (en) | 2004-01-13 | 2005-07-28 | New York University | Method, system, storage medium, and data structure for image recognition using multilinear independent component analysis |
GB2436377B (en) | 2006-03-23 | 2011-02-23 | Cambridge Display Tech Ltd | Data processing hardware |
CN101441441B (zh) * | 2007-11-21 | 2010-06-30 | 新乡市起重机厂有限公司 | 起重机智能防摇控制系统的设计方法 |
JP4513865B2 (ja) | 2008-01-25 | 2010-07-28 | セイコーエプソン株式会社 | 並列演算装置および並列演算方法 |
EP2283578A1 (en) | 2008-05-21 | 2011-02-16 | Nxp B.V. | A data handling system comprising memory banks and data rearrangement |
US8321652B2 (en) * | 2008-08-01 | 2012-11-27 | Infineon Technologies Ag | Process and method for logical-to-physical address mapping using a volatile memory device in solid state disks |
EP2290563B1 (en) * | 2009-08-28 | 2017-12-13 | Accenture Global Services Limited | Accessing content in a network |
US8589600B2 (en) | 2009-12-14 | 2013-11-19 | Maxeler Technologies, Ltd. | Method of transferring data with offsets |
US8595467B2 (en) | 2009-12-29 | 2013-11-26 | International Business Machines Corporation | Floating point collect and operate |
US8676874B2 (en) | 2010-12-06 | 2014-03-18 | International Business Machines Corporation | Data structure for tiling and packetizing a sparse matrix |
US8457767B2 (en) * | 2010-12-31 | 2013-06-04 | Brad Radl | System and method for real-time industrial process modeling |
US8806171B2 (en) | 2011-05-24 | 2014-08-12 | Georgia Tech Research Corporation | Systems and methods providing wear leveling using dynamic randomization for non-volatile memory |
US8977629B2 (en) | 2011-05-24 | 2015-03-10 | Ebay Inc. | Image-based popularity prediction |
US8812414B2 (en) | 2011-05-31 | 2014-08-19 | International Business Machines Corporation | Low-power event-driven neural computing architecture in neural networks |
US8909576B2 (en) | 2011-09-16 | 2014-12-09 | International Business Machines Corporation | Neuromorphic event-driven neural computing architecture in a scalable neural network |
JP5501317B2 (ja) | 2011-09-21 | 2014-05-21 | 株式会社半導体理工学研究センター | 時間差増幅回路 |
US9201828B2 (en) | 2012-10-23 | 2015-12-01 | Analog Devices, Inc. | Memory interconnect network architecture for vector processor |
US9606797B2 (en) | 2012-12-21 | 2017-03-28 | Intel Corporation | Compressing execution cycles for divergent execution in a single instruction multiple data (SIMD) processor |
WO2014105057A1 (en) | 2012-12-28 | 2014-07-03 | Intel Corporation | Instruction to reduce elements in a vector register with strided access pattern |
US9477628B2 (en) | 2013-09-28 | 2016-10-25 | Intel Corporation | Collective communications apparatus and method for parallel systems |
US9323525B2 (en) | 2014-02-26 | 2016-04-26 | Intel Corporation | Monitoring vector lane duty cycle for dynamic optimization |
CN110110843B (zh) * | 2014-08-29 | 2020-09-25 | 谷歌有限责任公司 | 用于处理图像的方法和系统 |
CN104463209B (zh) * | 2014-12-08 | 2017-05-24 | 福建坤华仪自动化仪器仪表有限公司 | 一种基于bp神经网络的pcb板上数字代码识别方法 |
US9666257B2 (en) | 2015-04-24 | 2017-05-30 | Intel Corporation | Bitcell state retention |
US10013652B2 (en) * | 2015-04-29 | 2018-07-03 | Nuance Communications, Inc. | Fast deep neural network feature transformation via optimized memory bandwidth utilization |
US10489703B2 (en) | 2015-05-20 | 2019-11-26 | Nec Corporation | Memory efficiency for convolutional neural networks operating on graphics processing units |
US10474627B2 (en) | 2015-10-08 | 2019-11-12 | Via Alliance Semiconductor Co., Ltd. | Neural network unit with neural memory and array of neural processing units that collectively shift row of data received from neural memory |
US9875104B2 (en) | 2016-02-03 | 2018-01-23 | Google Llc | Accessing data in multi-dimensional tensors |
US10552119B2 (en) | 2016-04-29 | 2020-02-04 | Intel Corporation | Dynamic management of numerical representation in a distributed matrix processor architecture |
CN106023065B (zh) * | 2016-05-13 | 2019-02-19 | 中国矿业大学 | 一种基于深度卷积神经网络的张量型高光谱图像光谱-空间降维方法 |
CN106127297B (zh) | 2016-06-02 | 2019-07-12 | 中国科学院自动化研究所 | 基于张量分解的深度卷积神经网络的加速与压缩方法 |
US10175980B2 (en) | 2016-10-27 | 2019-01-08 | Google Llc | Neural network compute tile |
US10360163B2 (en) | 2016-10-27 | 2019-07-23 | Google Llc | Exploiting input data sparsity in neural network compute units |
US9959498B1 (en) | 2016-10-27 | 2018-05-01 | Google Llc | Neural network instruction set architecture |
US10733505B2 (en) | 2016-11-10 | 2020-08-04 | Google Llc | Performing kernel striding in hardware |
CN106529511B (zh) | 2016-12-13 | 2019-12-10 | 北京旷视科技有限公司 | 图像结构化方法及装置 |
US10037490B2 (en) | 2016-12-13 | 2018-07-31 | Google Llc | Performing average pooling in hardware |
US20180189675A1 (en) | 2016-12-31 | 2018-07-05 | Intel Corporation | Hardware accelerator architecture and template for web-scale k-means clustering |
US11164071B2 (en) | 2017-04-18 | 2021-11-02 | Samsung Electronics Co., Ltd. | Method and apparatus for reducing computational complexity of convolutional neural networks |
US10572409B1 (en) | 2018-05-10 | 2020-02-25 | Xilinx, Inc. | Sparse matrix processing circuitry |
-
2016
- 2016-10-27 US US15/336,066 patent/US10360163B2/en active Active
-
2017
- 2017-03-22 US US15/465,774 patent/US9818059B1/en active Active
- 2017-08-22 WO PCT/US2017/047992 patent/WO2018080624A1/en active Search and Examination
- 2017-08-22 SG SG11201903787YA patent/SG11201903787YA/en unknown
- 2017-08-22 EP EP17761665.3A patent/EP3533003B1/en active Active
- 2017-08-22 KR KR1020227015590A patent/KR102528517B1/ko active Application Filing
- 2017-08-22 JP JP2019523062A patent/JP7134955B2/ja active Active
- 2017-08-22 EP EP22153266.6A patent/EP4044071A1/en active Pending
- 2017-08-22 KR KR1020197012085A patent/KR102397415B1/ko active IP Right Grant
- 2017-09-06 DE DE102017120452.0A patent/DE102017120452A1/de not_active Ceased
- 2017-09-06 DE DE202017105363.6U patent/DE202017105363U1/de active Active
- 2017-09-29 CN CN202210121408.9A patent/CN114595803A/zh active Pending
- 2017-09-29 CN CN201710908258.5A patent/CN108009626B/zh active Active
-
2018
- 2018-10-25 HK HK18113685.3A patent/HK1254700A1/zh unknown
-
2019
- 2019-07-17 US US16/514,562 patent/US11106606B2/en active Active
-
2021
- 2021-08-24 US US17/410,071 patent/US11816045B2/en active Active
-
2022
- 2022-08-31 JP JP2022138360A patent/JP7469407B2/ja active Active
Non-Patent Citations (3)
Title |
---|
Bert Moons, et al.,"A 0.3-2.6 TOPS/W Precision-Scalable Processor for Real-Time Large-Scale ConvNets",Proceedings of the 2016 IEEE Symposium on VLSI Circuits (VLSI-Circuits),2016年06月17日,Pages 1-2,ISBN: 978-1-5090-0635-9, <DOI: 10.1109/VLSIC.2016.7573525>. |
Yaju3D,「TensorFlowコトハジメ 概要」,デジタル・デザイン・ラボラトリーな日々,[online], Hatena Blog,2016年04月17日,[令和3年12月1日検索], インターネット, <URL: https://yaju3d.hatenablog.jp/entry/2016/04/17/032555>. |
佐藤 光一(外3名),「連想メモリを用いたスパース行列処理プロセッサ」,情報処理学会研究報告,日本,社団法人情報処理学会,1990年07月18日,Vol.90, No.60,第55~60頁. |
Also Published As
Publication number | Publication date |
---|---|
SG11201903787YA (en) | 2019-05-30 |
CN108009626A (zh) | 2018-05-08 |
US20200012608A1 (en) | 2020-01-09 |
EP4044071A1 (en) | 2022-08-17 |
EP3533003A1 (en) | 2019-09-04 |
US11816045B2 (en) | 2023-11-14 |
WO2018080624A1 (en) | 2018-05-03 |
KR102397415B1 (ko) | 2022-05-12 |
KR20190053262A (ko) | 2019-05-17 |
US20220083480A1 (en) | 2022-03-17 |
JP2022172258A (ja) | 2022-11-15 |
US9818059B1 (en) | 2017-11-14 |
JP7469407B2 (ja) | 2024-04-16 |
US10360163B2 (en) | 2019-07-23 |
JP2020500365A (ja) | 2020-01-09 |
KR20230061577A (ko) | 2023-05-08 |
HK1254700A1 (zh) | 2019-07-26 |
CN114595803A (zh) | 2022-06-07 |
CN108009626B (zh) | 2022-03-01 |
DE102017120452A1 (de) | 2018-05-03 |
KR102528517B1 (ko) | 2023-05-04 |
US20180121377A1 (en) | 2018-05-03 |
DE202017105363U1 (de) | 2017-12-06 |
KR20220065898A (ko) | 2022-05-20 |
EP3533003B1 (en) | 2022-01-26 |
US11106606B2 (en) | 2021-08-31 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP7134955B2 (ja) | ニューラルネットワーク計算ユニットにおける入力データのスパース性の活用 | |
JP7439149B2 (ja) | ニューラルネットワーク処理のスケジューリング | |
Moolchandani et al. | Accelerating CNN inference on ASICs: A survey | |
Zhang et al. | BoostGCN: A framework for optimizing GCN inference on FPGA | |
US11507382B2 (en) | Systems and methods for virtually partitioning a machine perception and dense algorithm integrated circuit | |
US10942673B2 (en) | Data processing using resistive memory arrays | |
US10545559B2 (en) | Data processing system and method | |
Geng et al. | O3BNN: An out-of-order architecture for high-performance binarized neural network inference with fine-grained pruning | |
WO2021133422A1 (en) | Flexible accelerator for sparse tensors (fast) in machine learning | |
Kuppannagari et al. | Energy performance of fpgas on perfect suite kernels | |
Wong et al. | Low bitwidth CNN accelerator on FPGA using Winograd and block floating point arithmetic | |
GB2556413A (en) | Exploiting input data sparsity in neural network compute units | |
KR102679563B1 (ko) | 신경망 계산 유닛에서 입력 데이터의 희소성 이용 | |
CN112132254A (zh) | 利用微神经元网络计算中的输入激活数据稀疏 | |
Alhussain et al. | Hardware-efficient template-based deep CNNs accelerator design | |
KR20240105502A (ko) | 신경망 계산 유닛에서 입력 데이터의 희소성 이용 | |
US11842169B1 (en) | Systolic multiply delayed accumulate processor architecture |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20200311 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20200311 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20210406 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20210702 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20211214 |
|
A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20220311 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20220418 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20220802 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20220831 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 7134955 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |