JP7127582B2 - clamp circuit - Google Patents
clamp circuit Download PDFInfo
- Publication number
- JP7127582B2 JP7127582B2 JP2019043321A JP2019043321A JP7127582B2 JP 7127582 B2 JP7127582 B2 JP 7127582B2 JP 2019043321 A JP2019043321 A JP 2019043321A JP 2019043321 A JP2019043321 A JP 2019043321A JP 7127582 B2 JP7127582 B2 JP 7127582B2
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- capacitor
- resistor
- voltage
- inverter
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Description
本発明は、電力変換装置のクランプ回路において、インバータの出力部と接地との間で発生する過電圧の抑制技術に関する。 The present invention relates to a technique for suppressing overvoltage generated between the output section of an inverter and ground in a clamp circuit of a power converter.
モータなどの負荷とインバータを接続するシステムでは、インバータ内のスイッチング素子のスイッチング動作によってインバータ出力部(すなわち負荷接続部)と接地との間にサージ電圧などの過電圧が発生することがある。この過電圧に起因する負荷の劣化や破壊を防止するため、インバータ出力部と接地間にクランプ回路を設けることにより、インバータ出力部(すなわち負荷接続部)と接地間の過電圧を抑制する対策が採られている(例えば、特許文献1,2)。
In a system in which a load such as a motor is connected to an inverter, an overvoltage such as a surge voltage may occur between the inverter output section (that is, the load connection section) and ground due to the switching operation of switching elements in the inverter. In order to prevent the load from deteriorating or being destroyed due to this overvoltage, a clamp circuit is provided between the inverter output section and ground to suppress the overvoltage between the inverter output section (that is, the load connection section) and ground. (For example,
特許文献1の過電圧抑制装置は、インバータ出力線と接地との間をダイオードブリッジ回路でクランプする。そして、ダイオードブリッジ回路の直流電圧回路に接続したコンデンサにより過電圧のエネルギーを吸収し、コンデンサと並列に接続した抵抗により吸収したエネルギーを消費することで、接地間電圧を抑制する。
The overvoltage suppression device of
また、特許文献2のサージ電圧抑制装置は、インバータ出力線を三相のダイオードブリッジ回路で接続する。そして、このダイオードブリッジ回路の直流電圧回路をインバータ内部の直流電圧回路に接続し、さらに、このダイオードブリッジ回路と並列に中性点を接地に接続したダイオードブリッジ回路を接続し、対地電圧回路をインバータの直流電圧にクランプする。
Moreover, the surge voltage suppressing device of
特許文献1の過電圧抑制装置は、インバータ出力相ごとにダイオードブリッジ回路を接続する必要があり、回路部品が多くなり、クランプ回路およびシステムが大型化、高コスト化する。また、クランプされる電圧がインバータ回路の直流電圧になるため、過電圧のエネルギーを吸収できる量が少なく、過電圧抑制効果が弱い。エネルギー吸収量を大きくしようとするとクランプ回路のコンデンサの容量値が大きくなるため、コンデンサおよびクランプ回路が大型化する。
The overvoltage suppression device of
特許文献2のサージ電圧抑制装置は、クランプ回路の直流電圧回路部をインバータ内部の直流電圧回路に接続する必要がある。クランプ回路の三相入力部は、モータの入力端子部などの、過電圧を抑制したい箇所に接続する必要がある。そのため、インバータとモータとの距離が離れている場合には、インバータ内部とクランプ回路を接続するための電線が、その距離に合わせて必要となる。距離の長い電線を用いることは、電線付線作業の工数増大につながる。また、インバータ内部の直流電圧回路のコンデンサは充電エネルギーが比較的大きいので、クランプ回路の直流電圧回路が短絡した場合、非常に大きな短絡電流がインバータとクランプ回路とに流れ、インバータやクランプ回路に甚大な破損を引き起こすおそれがある。
The surge voltage suppressing device of
本発明は、上記の事情を鑑み、電力変換装置のクランプ回路の製造コストを低減すると共に過電圧抑制効果の向上を図ることを課題とする。 SUMMARY OF THE INVENTION In view of the above circumstances, it is an object of the present invention to reduce the manufacturing cost of a clamp circuit of a power converter and to improve the effect of suppressing overvoltage.
そこで、本発明の一態様は、負荷に接続されるインバータを備えた電力変換装置のクランプ回路であって、前記インバータの出力線に接続されるダイオードブリッジ回路と、このダイオードブリッジ回路の直流電圧回路の正極に接続される第一コンデンサと、この第一コンデンサと並列に前記正極に接続される第一抵抗と、前記直流電圧回路の負極に接続される第二コンデンサと、この第二コンデンサと並列に前記負極に接続される第二抵抗とを備え、前記第一コンデンサ、前記第一抵抗、前記第二コンデンサ及び前記第二抵抗の共通接続点は、接地と接続され、前記第二コンデンサは、前記第一コンデンサと同容量であり、前記第二抵抗は、前記第一抵抗と同抵抗値である。 Accordingly, one aspect of the present invention is a clamp circuit of a power conversion device including an inverter connected to a load, comprising a diode bridge circuit connected to an output line of the inverter, and a DC voltage circuit of the diode bridge circuit. a first capacitor connected to the positive electrode of the DC voltage circuit; a first resistor connected to the positive electrode in parallel with the first capacitor; a second capacitor connected to the negative electrode of the DC voltage circuit; and a second resistor connected to the negative electrode, wherein a common connection point of the first capacitor, the first resistor, the second capacitor and the second resistor is connected to ground, and the second capacitor is It has the same capacity as the first capacitor, and the second resistor has the same resistance value as the first resistor.
本発明の一態様は、前記クランプ回路において、前記共通接続点と前記接地との間に接続される第三抵抗をさらに備える。 According to one aspect of the present invention, the clamp circuit further includes a third resistor connected between the common connection point and the ground.
本発明の一態様は、前記クランプ回路において、前記第三抵抗の抵抗値は可変である。 According to one aspect of the present invention, in the clamp circuit, the resistance value of the third resistor is variable.
以上の本発明によれば、電力変換装置のクランプ回路の製造コストが低減すると共に過電圧抑制効果の向上が図れる。 According to the present invention described above, it is possible to reduce the manufacturing cost of the clamp circuit of the power converter and improve the overvoltage suppression effect.
以下に図面を参照しながら本発明の実施形態について説明する。 Embodiments of the present invention will be described below with reference to the drawings.
図1に示された本発明の一実施形態としての電力変換装置1は、モータ2に接続されるインバータ3と、このインバータ3の出力線8と接地4とに接続されるクランプ回路5を有する。また、モータ2は接地4と接続している。
A
(電力変換装置1の各機能部の態様例)
インバータ3は、インバータ直流電圧回路7に接続される三相のPWMインバータであって、三相の出力線8を介してモータ2に接続されている。尚、モータ2は負荷の一態様であり、本発明の負荷はモータ2に限定されるものではない。
(Aspect example of each functional unit of the power conversion device 1)
The
クランプ回路5は、出力線8に接続される三相のダイオードブリッジ回路6を備える。ダイオードブリッジ回路6としては、電力変換技術に採用されている周知の三相のダイオードブリッジ回路を適用すればよい。
The
ダイオードブリッジ回路6の直流電圧回路には、サージ電圧のエネルギーを吸収するためのコンデンサとして、第一コンデンサC1及び第二コンデンサC2が接続されている。
A first capacitor C1 and a second capacitor C2 are connected to the DC voltage circuit of the
第一コンデンサC1は前記直流電圧回路の正極Pに接続されている。一方、第二コンデンサC2は前記直流電圧回路の負極Nに接続されている。尚、第二コンデンサC2は第一コンデンサC1と同容量のものが適用されている。 A first capacitor C1 is connected to the positive pole P of the DC voltage circuit. On the other hand, a second capacitor C2 is connected to the negative pole N of the DC voltage circuit. The second capacitor C2 has the same capacity as the first capacitor C1.
さらに、前記直流電圧回路には、サージ電圧のエネルギーを消費するための抵抗として、第一抵抗R1,第二抵抗R2が接続されている。第一抵抗R1は、第一コンデンサC1と並列に正極Pに接続される。一方、第二抵抗R2は、第二コンデンサC2と並列に負極Nに接続される。尚、第二抵抗R2は第一抵抗R1と同抵抗値のものが適用されている。 Furthermore, a first resistor R1 and a second resistor R2 are connected to the DC voltage circuit as resistors for consuming surge voltage energy. A first resistor R1 is connected to the positive electrode P in parallel with the first capacitor C1. On the other hand, the second resistor R2 is connected to the negative electrode N in parallel with the second capacitor C2. The second resistor R2 has the same resistance value as the first resistor R1.
クランプ回路5は、漏れ電流を抑制する第三抵抗R3を介して接地4に接続される。
The
第三抵抗R3は、クランプ回路5における第一コンデンサC1、第一抵抗R1、第二コンデンサC2及び第二抵抗R2の共通接続点と接地4との間に接続される。第三抵抗R3としては、抵抗値が可変である仕様のものを適用すると、抑制したい対地電圧の周波数成分の調整が可能となる。
A third resistor R3 is connected between the common connection point of the first capacitor C1, the first resistor R1, the second capacitor C2 and the second resistor R2 in the
尚、第三抵抗R3は、クランプ回路5において、必須要素ではないので、モータ2やインバータ3の仕様や用途に応じて適宜に備えればよい。
Note that the third resistor R3 is not an essential element in the
(クランプ回路5の動作例)
以下、図2,3を参照してクランプ回路5の動作例について説明する。
(Example of operation of clamp circuit 5)
An operation example of the
(1)正側の対地電圧の抑制動作について
図2のインバータ3の出力線8とこれに接続されたモータ2の巻線(以下、出力部)と接地4との間に正側の過電圧が生じると、インバータ3から出力される三相の電圧のうち最大の正側の対地電圧を生じる相と接地4との間で以下のクランプ動作が行われる。
(1) Suppression operation of the positive side voltage to ground A positive side overvoltage is generated between the
図2には、インバータ3の出力側のU相が最も大きな正側の過電圧となった場合の黒矢印で示した電流経路の事例が示されている。クランプ回路5においては、前記過電圧のエネルギーが、第一コンデンサC1に吸収され、さらに、第一抵抗R1により消費されるので、前記出力部と接地4との間に発生する正側の過電圧が抑制される。
FIG. 2 shows an example of current paths indicated by black arrows when the U-phase on the output side of the
そして、最も大きな正側の電圧を発生している相が入れ替わった場合、クランプされる相が自動的に切り替わり、その相と接地4との間の電圧が抑制される。
Then, when the phase generating the highest positive voltage is switched, the phase to be clamped is automatically switched and the voltage between that phase and
以上のように、本態様のクランプ回路5によれば、負荷(モータ2)の三相各々の接続点と接地4との間の正側の電圧を所定の電圧以下に抑制できる。特に、第一コンデンサC1、第二コンデンサC2、第一抵抗R1及び第二抵抗R2の配置構成により、正側の過電圧の吸収及び消費のための回路が一相分だけで構成できる。
As described above, according to the
(2)負側の対地電圧の抑制動作について
図3に示されたインバータ3の出力部と接地4との間に負側の過電圧が生じると、インバータ3から出力される三相の電圧のうち最大の負側の対地電圧を生じる相と接地4との間で以下のクランプ動作が行われる。
(2) Suppression Operation of Negative Side Voltage to Ground If a negative side overvoltage occurs between the output of
図3には、インバータ3の出力側のU相が最も大きな負側の過電圧となった場合の白矢印で示した電流経路の事例が示されている。本事例においても、前記過電圧のエネルギーが、第二コンデンサC2により吸収され、さらに、第二抵抗R2により消費されるので、前記出力部と接地4との間に発生する負側の過電圧が抑制される。
FIG. 3 shows an example of current paths indicated by white arrows when the U-phase on the output side of the
そして、最も大きな負側の電圧を発生している相が入れ替わった場合、クランプされる相が自動的に切り替わり、その相と接地4との間の電圧が抑制される。
Then, when the phase generating the highest negative voltage is switched, the clamped phase is automatically switched and the voltage between that phase and
以上のように、本態様のクランプ回路5によれば、負荷(モータ2)の三相各々の接続点と接地4との間の負側の電圧の絶対値を所定の電圧以下に抑制できる。特に、第一コンデンサC1、第二コンデンサC2、第一抵抗R1及び第二抵抗R2の配置構成により、負側の過電圧の吸収及び消費のための回路が一相分だけで構成できる。
As described above, according to the
(対地電圧の抑制効果のシミュレーション結果)
クランプ回路5による対地電圧の抑制効果のシミュレーション結果について説明する。
(Simulation result of suppression effect of ground voltage)
A simulation result of the effect of suppressing the voltage to ground by the
図4はクランプ回路5を備えていない場合のインバータ3の出力部の対地電圧の波形を示す。図5はクランプ回路5を備えた場合のインバータ3の出力部の対地電圧の波形を示す。図4と図5の波形の比較から明らかなように、対地電圧の最大値が2021Vから1438Vに低減しているので、クランプ回路5により対地電圧が大きく改善することが確認できる。
FIG. 4 shows the waveform of the voltage to ground at the output of the
(本実施形態の効果)
以上のクランプ回路5によれば、三相のダイオードブリッジ回路である単一のダイオードブリッジ回路のみで対応できるので、単相ダイオードブリッジ回路を三つ要する従来技術(特許文献1)と比べてダイオードブリッジ回路の点数(実装数)が削減される。したがって、クランプ回路とこれを備えた装置システムの小形化及び低コスト化が実現する。また、正側及び負側で電圧をクランプできるので、ダイオードブリッジ回路の直流電圧が、インバータ回路が出力する三相の電圧のうち最大の正側の対地電圧と負側の対地電圧を合計した電圧となる。したがって、上記の従来技術と比較して過電圧エネルギーの吸収量が多くなる(但し、本発明の第一コンデンサC1または第二コンデンサC2の容量値と特許文献1のクランプ回路のコンデンサが同容量値の場合)。よって、過電圧抑制の効果が高まり、システムの信頼性が向上する。
(Effect of this embodiment)
According to the
さらに、クランプ回路5はインバータ3の直流電圧回路と接続させずにインバータ3と接地4との間の過電圧を抑制できる。したがって、特許文献2のような従来技術と比べても、クランプ回路5を設置する際の設置位置の選択に自由度が高まる。
Furthermore,
また、特許文献2のような電力変換装置においては、インバータがモータから離される一方でクランプ回路がモータの近辺に配置される場合、両者を接続する電線が長くなり、付線作業に多大な工数を要する。
In addition, in the power conversion device as disclosed in
これに対して、本態様の電力変換装置1においては、クランプ回路5とインバータ3の直流電圧回路を接続する電線が不要であるので、クランプ回路用電線の付線作業が必要でなくなり、上記の配置の条件での製造工数が低減する。
On the other hand, in the
さらに、クランプ回路5は容量の大きいコンデンサを備えるインバータ3の直流電圧回路に接続されないので、クランプ回路5の直流電圧回路に短絡故障時が発生しても、事故電流を低減でき、インバータ3やクランプ回路5の部品、配線などの損傷を抑制できる。
Furthermore, since the
以上のように、本実施形態のクランプ回路5によれば、電力変換装置のクランプ回路の製造コストが低減すると共に過電圧抑制効果の向上が図れる。特に、インバータ3の出力側の各相での正方向の最大電圧及び負方向の最大電圧がクランプ回路5の動作により吸収され、負荷であるモータの対地間の過電圧が抑制される。また、クランプ回路5は一台のみで対応できるので、電力変換装置1の装置システムの小型化及び低コスト化が図られる。
As described above, according to the
さらに、クランプ回路5は、第三抵抗R3を介して接地4に接続されることにより、漏れ電流が抑制される。特に、抵抗値が可変である第三抵抗R3が適用されると、抑制したい対地電圧に対して任意に対応できる。
Furthermore, the
1…電力変換装置
2…モータ
3…インバータ
4…接地
5…クランプ回路
6…ダイオードブリッジ回路
7…インバータ直流電圧回路
8…出力線
R1…第一抵抗、R2…第二抵抗、R3…第三抵抗
C1…第一コンデンサ、C2…第二コンデンサ
REFERENCE SIGNS
Claims (2)
前記インバータの出力線に接続されるダイオードブリッジ回路と、
このダイオードブリッジ回路の直流電圧回路の正極に接続される第一コンデンサと、
この第一コンデンサと並列に前記正極に接続される第一抵抗と、
前記直流電圧回路の負極に接続される第二コンデンサと、
この第二コンデンサと並列に前記負極に接続される第二抵抗と、
前記第一コンデンサ、前記第一抵抗、前記第二コンデンサ及び前記第二抵抗の共通接続点と接地との間に接続される第三抵抗と、
を備え、
前記第二コンデンサは、前記第一コンデンサと同容量であり、
前記第二抵抗は、前記第一抵抗と同抵抗値であること
を特徴とするクランプ回路。 A clamp circuit for a power conversion device having an inverter connected to a load,
a diode bridge circuit connected to the output line of the inverter;
a first capacitor connected to the positive electrode of the DC voltage circuit of the diode bridge circuit;
a first resistor connected to the positive electrode in parallel with the first capacitor;
a second capacitor connected to the negative electrode of the DC voltage circuit;
a second resistor connected to the negative electrode in parallel with the second capacitor;
a third resistor connected between a common connection point of the first capacitor, the first resistor, the second capacitor and the second resistor and ground;
with
The second capacitor has the same capacity as the first capacitor,
The clamp circuit, wherein the second resistor has the same resistance value as the first resistor.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2019043321A JP7127582B2 (en) | 2019-03-11 | 2019-03-11 | clamp circuit |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2019043321A JP7127582B2 (en) | 2019-03-11 | 2019-03-11 | clamp circuit |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2020150572A JP2020150572A (en) | 2020-09-17 |
JP7127582B2 true JP7127582B2 (en) | 2022-08-30 |
Family
ID=72430070
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2019043321A Active JP7127582B2 (en) | 2019-03-11 | 2019-03-11 | clamp circuit |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP7127582B2 (en) |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP6165496B2 (en) | 2013-04-25 | 2017-07-19 | 株式会社松本機械製作所 | Centrifuge and cake scraping device for centrifuge |
JP2018207601A (en) | 2017-05-31 | 2018-12-27 | 富士電機株式会社 | Surge voltage suppression device, and power conversion apparatus and multi-phase motor driving apparatus using the same |
Family Cites Families (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS60118023A (en) * | 1983-11-30 | 1985-06-25 | 富士電機株式会社 | Overcurrent protecting unit of inverter |
JP3084979B2 (en) * | 1992-11-17 | 2000-09-04 | 富士電機株式会社 | Capacitor voltage divider circuit |
JPH07190466A (en) * | 1993-12-27 | 1995-07-28 | Daikin Ind Ltd | Power source line filter of combustion type heater with cooler |
-
2019
- 2019-03-11 JP JP2019043321A patent/JP7127582B2/en active Active
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP6165496B2 (en) | 2013-04-25 | 2017-07-19 | 株式会社松本機械製作所 | Centrifuge and cake scraping device for centrifuge |
JP2018207601A (en) | 2017-05-31 | 2018-12-27 | 富士電機株式会社 | Surge voltage suppression device, and power conversion apparatus and multi-phase motor driving apparatus using the same |
Also Published As
Publication number | Publication date |
---|---|
JP2020150572A (en) | 2020-09-17 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5528946B2 (en) | Indirect matrix converter | |
WO1999022440A1 (en) | Three-level neutral point clamping inverter circuit | |
US20070091652A1 (en) | Frequency converter | |
JP6797748B2 (en) | Power converter and power conversion system | |
JP2007181341A (en) | Converter device | |
WO2016163201A1 (en) | Power conversion device | |
JP2008236817A (en) | Common mode transformer, common mode filter and filter device | |
CN108631630B (en) | Power conversion device and power conversion system | |
JP6299915B1 (en) | Surge voltage suppression device, power conversion device using the same, and multiphase motor drive device | |
JP7127582B2 (en) | clamp circuit | |
JP4662022B2 (en) | Matrix converter | |
JP4735109B2 (en) | Matrix converter device | |
JP2006020389A (en) | Noise filter and motor drive mounted with it | |
JP2006020389A5 (en) | ||
JP3742636B2 (en) | Surge voltage suppressor | |
KR19990078226A (en) | Load-side filter arrangement for a converter circuit arrangement | |
JP6844932B2 (en) | Power converter | |
WO2014147755A1 (en) | Power converter | |
JP4774933B2 (en) | Harmonic suppression device | |
JPH028533B2 (en) | ||
CN214380832U (en) | Common mode rejection amplifier | |
CN107634670B (en) | Monomer unit | |
JP6113391B1 (en) | Power conversion system | |
JPH09182453A (en) | Motor control device | |
JPS62290348A (en) | Snubber circuit of power converter |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20210805 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20220428 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20220510 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20220705 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20220719 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20220801 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 7127582 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |