JP7127015B2 - 直接フィードスルーループを有する信号フローに基づいたコンピュータプログラム。 - Google Patents

直接フィードスルーループを有する信号フローに基づいたコンピュータプログラム。 Download PDF

Info

Publication number
JP7127015B2
JP7127015B2 JP2019504848A JP2019504848A JP7127015B2 JP 7127015 B2 JP7127015 B2 JP 7127015B2 JP 2019504848 A JP2019504848 A JP 2019504848A JP 2019504848 A JP2019504848 A JP 2019504848A JP 7127015 B2 JP7127015 B2 JP 7127015B2
Authority
JP
Japan
Prior art keywords
component
input
signal
loop
computer program
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2019504848A
Other languages
English (en)
Other versions
JPWO2018020051A5 (ja
JP2019526853A (ja
Inventor
プリラー・ペーター
ペルツルバウアー・フローリアン
Original Assignee
アー・ファウ・エル・リスト・ゲゼルシャフト・ミト・ベシュレンクテル・ハフツング
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by アー・ファウ・エル・リスト・ゲゼルシャフト・ミト・ベシュレンクテル・ハフツング filed Critical アー・ファウ・エル・リスト・ゲゼルシャフト・ミト・ベシュレンクテル・ハフツング
Publication of JP2019526853A publication Critical patent/JP2019526853A/ja
Publication of JPWO2018020051A5 publication Critical patent/JPWO2018020051A5/ja
Application granted granted Critical
Publication of JP7127015B2 publication Critical patent/JP7127015B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F8/00—Arrangements for software engineering
    • G06F8/10—Requirements analysis; Specification techniques
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00—Computer-aided design [CAD]
    • G06F30/20—Design optimisation, verification or simulation
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B60—VEHICLES IN GENERAL
    • B60W—CONJOINT CONTROL OF VEHICLE SUB-UNITS OF DIFFERENT TYPE OR DIFFERENT FUNCTION; CONTROL SYSTEMS SPECIALLY ADAPTED FOR HYBRID VEHICLES; ROAD VEHICLE DRIVE CONTROL SYSTEMS FOR PURPOSES NOT RELATED TO THE CONTROL OF A PARTICULAR SUB-UNIT
    • B60W50/00—Details of control systems for road vehicle drive control not related to the control of a particular sub-unit, e.g. process diagnostic or vehicle driver interfaces
    • B60W50/04—Monitoring the functioning of the control system
    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05B—CONTROL OR REGULATING SYSTEMS IN GENERAL; FUNCTIONAL ELEMENTS OF SUCH SYSTEMS; MONITORING OR TESTING ARRANGEMENTS FOR SUCH SYSTEMS OR ELEMENTS
    • G05B19/00—Programme-control systems
    • G05B19/02—Programme-control systems electric
    • G05B19/04—Programme control other than numerical control, i.e. in sequence controllers or logic controllers
    • G05B19/042—Programme control other than numerical control, i.e. in sequence controllers or logic controllers using digital processors
    • G05B19/0426—Programming the control sequence
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2117/00—Details relating to the type or aim of the circuit design
    • G06F2117/08—HW-SW co-design, e.g. HW-SW partitioning

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • Automation & Control Theory (AREA)
  • Evolutionary Computation (AREA)
  • Geometry (AREA)
  • Computer Hardware Design (AREA)
  • Human Computer Interaction (AREA)
  • Transportation (AREA)
  • Mechanical Engineering (AREA)
  • Software Systems (AREA)
  • Feedback Control In General (AREA)
  • Stored Programmes (AREA)

Description

本発明は、信号フローに基づくコンピュータプログラムの経過の制御のための方法に関し、この方法は、技術的設備の演算ユニット上での技術的設備の技術的機能を制御、調整、自動化、又はシミュレーションする目的に供し、特に車両の又は車両構成要素を開発する目的に供し、信号フローに基づくコンピュータプログラムが、相互に結合されたソフトウェアコンポーネントから成り、且つ少なくとも１つのＤＦループを有する。さらに本発明は、技術的設備の技術的機能のこのような信号フローに基づくコンピュータプログラムによる制御、調整、自動化又はシミュレーションのための方法に関し、及びこれら方法を実現するコンピュータプログラム製品及び、このようなコンピュータプログラム製品を伴うコンピュータで判読可能な媒体に関する。
技術的設備の演算ユニット内において、通例、信号フローに基づくコンピュータプログラムによって、技術的設備１つ以上の入力量が技術的設備の１つ以上の出力量に写像される。技術的設備は、例えば試験台を示し得、この試験台は、技術的機能を又はその一部分を制御し、調整し、自動化し、又はさらにシミュレーションする。特に技術的機能のシミュレーションは幾つかの利点をもたらす。シミュレーションは任意な頻度で反復可能で、及び技術的システムにおける、例えば試験台においても、直接的測量は要されない。信号フローに基づくコンピュータプログラムにおいて、公知のように、コンピュータプログラムの実行前に、コンピュータプログラムのソフトウェアコンポーネントの処理順序を予め特定する必要がある。続く過程で、コンピュータプログラムのソフトウェアコンポーネントは、コンピュータプログラムの実行に際し、算出される処理順序によって処理される。これは通常、周期的な且つ確固と予設定された反復において、場合によってリアルタイムでさえ行われる。コンピュータプログラムの個々のソフトウェアコンポーネントは、通例、コンポーネント入力における少なくとも１つの入力信号をコンポーネント出力における少なくとも１つの出力信号に写像する。言うまでもなく、コンポーネント入力又はコンポーネント出力を伴わないソフトウェアコンポーネントも可能であって、ただし、そのようなソフトウェアコンポーネントは、次の問題提起の際に関係がない。つまり、ソフトウェアコンポーネントは、それらのコンポーネント入力及び／又はコンポーネント出力を介して相互に結合されていて、その結果、総じて信号フローに基づくコンピュータプログラムは、又はその一部分は、関与するソフトウェアコンポーネントの総数及び、それらの結合として生起する。
つまり、信号フローに基づくコンピュータプログラムは基本的に３つの局面において取扱われる。コンピュータプログラムの個々のソフトウェアコンポーネントの作成、及びコンピュータプログラムへの結線、ソフトウェアコンポーネントの処理順序の特定、及び続いて算出されるソフトウェアコンポーネント処理順序に呼応するコンピュータプログラムの実行である。ソフトウェアコンポーネントの作成の局面及び、まさしく、この処理順序の算出局面は、普通「オフラインで」、つまりコンピュータプログラム実行前に行われる。
但しソフトウェアコンポーネント処理順序特定の際、問題が起こり得る。ソフトウェアコンポーネントがループを、つまりフィードバックを形成する時。被観察のソフトウェアコンポーネントのコンポーネント出力は、ループにおいて典型的に、直接的に又は他のソフトウェアコンポーネントを介して、同一ソフトウェアコンポーネントのコンポーネント入力にフィードバックされる。ループは、つまり周期的な信号パスを示している。つまりループ内にソフトウェアコンポーネントが存在し、このソフトウェアコンポーネントが複数のコンポーネント入力及びコンポーネント出力を有する時、ループは言うまでもなく該当のソフトウェアコンポーネントのコンポーネント入力、及び該当ソフトウェアコンポーネントの関連するコンポーネント出力を其々に介してのみ形成される。言うまでもなく複数のループも存在し得、これによってソフトウェアコンポーネントの複数のコンポーネント入力は、このソフトウェアコンポーネントのコンポーネント出力と伴に複数のループを形成し得る。この場合において、ソフトウェアコンポーネントは複数の入力信号を１つの出力信号に写像する。この１つのソフトウェアコンポーネントの１つのコンポーネント入力、及び複数のコンポーネント出力を介して、複数のループも形成され得る。ソフトウェアコンポーネントは、この場合において１つの入力信号を複数の出力信号に写像する。ソフトウェアコンポーネントによる複数の入力信号の複数出力信号への写像及び複数ループの形成も考えられ得る。ただし、ソフトウェアコンポーネントの被観察体ループを形成するコンポーネント入力及びコンポーネント出力だけが個々ループにとって関連性がある。言うまでもなくコンポーネント入力のコンポーネント出力への写像は、例えば同一コンポーネントの他のコンポーネント入力といった他のパラメータによっても影響され得る。
ループはソフトウェアコンポーネントを有し得、これらソフトウェアコンポーネントは所謂「非直接フィードスルー」（ＮＤＦ）属性を有する。即ち、入力信号の変化はＮＤＦコンポーネントの被観察対象であるコンポーネント入力において、ソフトウェアコンポーネントの関連するコンポーネント出力における出力信号に、直ぐにコンピュータプログラム処理の同一サイクル内で作用しない。つまりＮＤＦループは少なくとも１つのソフトウェアコンポーネントを含み、このソフトウェアコンポーネントはループの一部分として、少なくとも１つのコンポーネント入力に当接したＮＤＦ入力信号を少なくとも１つのコンポーネント出力に当接した少なくとも１つの出力信号に写像する。つまり少なくとも１つのＮＤＦ入力信号を含むソフトウェアコンポーネント、及び関連する出力信号はＮＤＦループの一部分である。ＮＤＦループを有する信号フローに基づくコンピュータプログラムを扱うための幾つかの方法は公知である。例えばシステムモデリングのためのＴｈｅＭａｔｈＷｏｒｋｓ（商標）の公知ソフトウェアＳｉｍｕｌｉｎｋは、ソフトウェアコンポーネント処理順序算出の際に、ＮＤＦ入力に当接する入力信号が容易に無視されるようにＮＤＦループを取り扱う。米国特許８８４９６４１号明細書は、他方においてＮＤＦループのソフトウェアコンポーネント処理順序の自動特定を可能にする。
これと対照的に、ソフトウェアコンポーネントのコンポーネント入力のＤＦ（「直接フィードスルー」（ｄｉｒｅｃｔ‐ｆｅｅｄｔｈｒｏｕｇｈ））属性は、入力信号の変化が、被観察対象であるコンポーネント入力で、このソフトウェアコンポーネントの関連するコンポーネント出力における出力信号に同一サイクルにおいて作用することを意味し、これによって周期的データ依存性が生起し得る。このようなソフトウェアコンポーネントは、コンポーネント入力でのＤＦ入力信号を速やかにコンポーネント出力での出力信号に写像し、下記においてＤＦコンポーネントと呼ばれる。ＤＦループを展設する全ソフトウェアコンポーネントがＤＦコンポーネントである時、ＤＦループは存在する。ＤＦループの部分は、コンポーネント入力でのＤＦ入力信号及びＤＦコンポーネントのコンポーネント出力での出力信号だけであって、このＤＦコンポーネントはＤＦループを展設する。このコンポーネント入力はＤＦ入力信号を有し、被観察体ＤＦコンポーネントの関連するコンポーネント出力における出力信号に、直接的に及び同一のサイクルにおいて作用する。ＤＦ入力信号及び出力信号を、つまりループの一部分として有しているＤＦコンポーネントは、言うまでもなくＮＤＦ入力信号も有し、又はＤＦ入力信号をも有し、このＤＦ入力信号は被観察体ループの一部分でなく、他のＤＦループの一部分、ＮＤＦループの一部分、又はループ以外の一部分である。ＮＤＦコンポーネントが、ＮＤＦ入力信号の出力信号への写像として、ＤＦループの信号パス内に存在しないことは、ＤＦループの属性にとって重要である。
ＤＦコンポーネントから成る少なくとも１つのＤＦループが、コンピュータプログラム内に在る時、ＤＦループのＤＦコンポーネント検出のための特別な方法が適用される。特に「縦型探索」（ＤＦＳ）の、又は「横型探索」（ＢＦＳ）の方法が、この目的のために言及される。これら方法がグラフ理論に由来する公知アルゴリズムを表す。「縦型探索」（ＤＦＳ）方法の場合において、出発ノードから出発して、全ての先行ノードが探索される。先行ノードは、該当のノードが依存しているノード（例えば必要なデータフローによって）であって、これらノードは、つまり第１の前レベル（Ｖｏｒｅｂｅｎｅ）内に存在する。１つ目の前レベル（Ｖｏｒｅｂｅｎｅ）における最初の先行ノードから出発し、更に探索しつつ、最初の先行ノードの先行ノード（２つ目の前レベル（Ｖｏｒｅｂｅｎｅ））に移行する。これは、先行ノードがもう存在しないまで、又は一連の捜査において既に一度探索されたノードに到るまで長く繰り返される。この場合において、周期的依存性が当然として効力を有する。通過した検索パスは、それらループを示すノードを含む。「縦型探索」（ＤＦＳ）方法において、常に各前レベル（Ｖｏｒｅｂｅｎｅ）の先行ノードが探索され、そうして先行ノードが存在しなくなるまで、まず「縦に」行われる。「横型探索」（ＢＦＳ）方法において、引き続く更なるステップを「縦に」取る前に、まず現下の前レベル（Ｖｏｒｅｂｅｎｅ）における全先行ノードが探索される（つまり「横に」行く）。
上に言及した方法より幾分さらに効果的にループ検出を解くアルゴリズムもあり、「Ｄ．Ｂ．Ｊｏｈｎｓｏｎ（１９７７）、“Ｆｉｎｄｉｎｇ ａｌｌ ｔｈｅ ｅｌｅｍｅｎｔａｒｙ ｃｉｒｃｕｉｔｓ ｏｆ ａ ｄｉｒｅｃｔｅｄ ｇｒａｐｈ” ｉｎ Ｓｉａｍ Ｊ． Ｃｏｍｐｕｔ、 Ｖｏｌ．４、 Ｎｏ１」及び「Ｈ．Ｌｕｉ ａｎｄ Ｊ．Ｗａｎｇ （２００６）、「Ａ ｎｅｗ ｗａｙ ｔｏ ｅｎｕｍｅｒａｔｅ ｃｙｃｌｅｓ ｉｎ ｇｒａｐｈ」、Ｓｔａｔｅ Ｋｅｙ Ｌａｂ ｏｆ Ｉｎｔｅｌｌｉｇｅｎｔ Ｔｅｃｈｎｏｌｏｇｙ ａｎｄ Ｓｙｓｔｅｍ Ｄｅｐａｒｔｍｅｎｔ ｏｆ Ｃｏｍｐｕｔｅｒ Ｓｃｉｅｎｃｅ ａｎｄ Ｔｅｃｈｎｏｌｏｇｙ、Ｔｓｉｎｇｈｕａ Ｕｎｉｖｅｒｓｉｔｙ Ｂｅｉｊｉｎｇ １０００８４、 Ｃｈｉｎａ」が指摘される。
ＤＦループの識別のための方法は、こうして公知であるが、ＤＦループの解消は大抵、ユーザによる介入を要する。米国特許出願公開第２００５ ００６０１２９号の中で、ソフトウェアコンポーネント処理順序は、これによってＤＦループを解くために変更される。この際ループにおいて、階層型モデルによって、ソフトウェアコンポーネント内で成立し、及びフラット型モデルにおける変換に従って、もう存在しないループの事である。即ち、実のＤＦループに関連せず且つ、米国特許出願公開第２００５ ００６０１２９号において解説された解決策は従来的意味におけるＤＦループに適用できない。
Ｍ．Ｂｅｎｅｄｉｋｔ及びＦ．Ｒ．Ｈｏｌｚｉｎｇｅｒ（２０１６）著「Ａｕｔｏｍａｔｅｄ Ｃｏｎｆｉｇｕｒａｔｉｏｎ ｆｏｒ Ｎｏｎ－Ｉｔｅｒａｔｉｖｅ Ｃｏ－Ｓｉｍｕｌａｔｉｏｎ」の中で、非反復的コシミュレーションの自動化されたコンフィグレーションが解説される。この際、各ソフトウェアコンポーネントが固有のソルバ内で計算される。これによって、各ソフトウェアコンポーネントは、固有のローカルなシミュレーション時間を有する。ソフトウェアコンポーネントの処理順序は、コシミュレーション（協調シミュレーション）の進行時間に、動的に算出され、及び適応される。最も古いローカルなシミュレーション時間を有するソフトウェアコンポーネントが随時、常に想定される。ローカルなシミュレーション時間が（例えばシミュレーション時点ｔ＝０のように）一致している時、最も僅少な総数のコンポーネント入力を有するソフトウェアコンポーネントが想定される。但し、全ソフトウェアコンポーネントが同一の演算ユニット内で作動し且つ、同一のシミュレーション時間を有する時、この方法は適用できない。
信号フローに基づくコンピュータプログラムのＤＦループが取扱われない時、ＤＦループにおけるＤＦコンポーネントの周期的依存性に基づいて、ソフトウェアコンポーネントの処理順序が一義的でなく且つ、コンピュータプログラムが実行され得ない。ＤＦループは、故にＤＦコンポーネントを有するソフトウェアコンポーネントの処理順序を一義的に算出できるように、ＤＦループを伴う信号フローに基づくコンピュータプログラム処理のために解消されなくてはならない。
つまり、信号フローに基づくコンピュータプログラム処理のための方法であって、少なくとも１つの直接フィールドスルーループを有する方法を実現することが本発明の課題である。
本発明の課題は、請求項１に記載の：
技術設備（３）の技術機能を制御し、調整し、自動化し又はシミュレーションするために、特に車両又は車両構成要素を開発するために、前記技術設備（３）の演算ユニット（２）上の信号フローに基づいたコンピュータプログラム（１）の推移を制御するための方法であって、前記コンピュータプログラム（１）が、互いに結合されている複数のソフトウェアコンポーネント（Ｋ１、Ｋ２、Ｋ３、Ｋ４、Ｋ５、Ｋ６）から成り、少なくとも１つのＤＦループを有する当該方法において、以下の：

ａ）前記少なくとも１つのＤＦループと、前記少なくとも１つのＤＦループを構成する複数のＤＦコンポーネント（Ｋ３、Ｋ４、Ｋ５）とを識別し、これらのＤＦコンポーネント（Ｋ３、Ｋ４、Ｋ５）がそれぞれ、少なくとも１つのコンポーネント入力部に入力する少なくとも１つのＤＦ入力信号を、少なくとも１つのコンポーネント出力部に出力する少なくとも１つの出力信号に遅延せずに変換する結果、前記少なくとも１つのＤＦ入力信号及び前記少なくとも１つの出力信号は、前記少なくとも１つのＤＦループの一部分であるステップと、

ｂ）複数の前記ＤＦ入力信号（Ｅ３‘、Ｅ４‘、Ｅ４‘‘、Ｅ５）の複数の値の単位時間当たりの最大に可能な変化を、それぞれの前記ＤＦ入力信号（Ｅ３‘、Ｅ４‘、Ｅ４‘‘、Ｅ５）の少なくとも１つの属性から特定し、少なくとも１つのＤＦ入力信号（Ｅ３‘、Ｅ４‘、Ｅ４‘‘、Ｅ５）の値の可能な変化がそれぞれ、１つのペナルティ値によって評価され、複数のペナルティ値が比較されるステップと、

ｃ）最小のペナルティ値を有するＤＦ入力信号（Ｅ３‘、Ｅ４‘、Ｅ４‘‘、Ｅ５）を算出し、対応するコンポーネント入力部に１つの遅延回路（１／ｚＮ）を実装することによって、可能な変化が最も小さい値を有するＤＦ入力信号（Ｅ３‘、Ｅ４‘、Ｅ４‘‘、Ｅ５）が入力する当該コンポーネント入力部の前方に当該遅延回路（１／ｚＮ）を接続するステップと、

ｄ）ステップａ）～ｃ）で決定された前記ソフトウェアコンポーネントの結合にしたがって、前記コンピュータプログラム（１）を実行するステップと、から成る当該方法によって解決される。
さらに、本発明の課題は：
信号フローに基づいたコンピュータプログラム（１）によって、技術設備（３）の技術機能を制御し、調整し、自動化し又はシミュレーションするための、特に車両又は車両構成要素を開発するための方法において、
前記コンピュータプログラム（１）が、互いに結合されている複数のソフトウェアコンポーネント（Ｋ１、Ｋ２、Ｋ３、Ｋ４、Ｋ５、Ｋ６）から成り、少なくとも１つのＤＦループを有し、前記技術設備（３）の演算ユニット（２）上で実行され、以下の：
ａ）前記少なくとも１つのＤＦループと、前記少なくとも１つのＤＦループを構成する複数のＤＦコンポーネント（Ｋ３、Ｋ４、Ｋ５）とを識別し、これらのＤＦコンポーネント（Ｋ３、Ｋ４、Ｋ５）がそれぞれ、少なくとも１つのコンポーネント入力部に入力する少なくとも１つのＤＦ入力信号を、少なくとも１つのコンポーネント出力部に出力する少なくとも１つの出力信号に遅延せずに変換する結果、前記少なくとも１つのＤＦ入力信号及び前記少なくとも１つの出力信号は、前記少なくとも１つのＤＦループの一部分であり、ｂ）複数の前記ＤＦ入力信号（Ｅ３‘、Ｅ４‘、Ｅ４‘‘、Ｅ５）の複数の値の単位時間当たりの最大に可能な変化を、それぞれの前記ＤＦ入力信号（Ｅ３‘、Ｅ４‘、Ｅ４‘‘、Ｅ５）の少なくとも１つの属性から特定し、
ｃ）ＤＦ入力信号（Ｅ３‘、Ｅ４‘、Ｅ４‘‘、Ｅ５）が入力するコンポーネント入力部の前方に遅延回路（１／ｚＮ）を接続し、このＤＦ入力信号（Ｅ３‘、Ｅ４‘、Ｅ４‘‘、Ｅ５）の値が、最大限に可能な最少の変化を有し、
ｄ）前記技術設備（３）の前記技術機能を制御し、調整し、自動化し又はシミュレーションするため、ステップａ）～ｃ）で決定された前記ソフトウェアコンポーネントの結合にしたがって、前記コンピュータプログラム（１）を実行するステップから成る当該方法によって解決される。
各ＤＦコンポーネントは、少なくとも１つのコンポーネント入力を、及び少なくとも１つのコンポーネント出力を有する。各ＤＦコンポーネントにおいて、少なくとも１つのコンポーネント入力に、少なくとも１つのＤＦ入力信号が当接していて及び、このＤＦコンポーネントの少なくとも１つのコンポーネント出力に、少なくとも１つの出力信号が当接している。このコンポーネント入力とコンポーネント出力の結合によって、ＤＦコンポーネントの出力信号が、さらなるＤＦコンポーネントに導かれ、この出力信号は、そこでＤＦ入力信号として設けられ、及び同じくして出力信号に写像される。これは、ＤＦループが形成されるまで、長く行われる。つまり、複数のＤＦコンポーネントが、又はＤＦコンポーネントの各コンポーネント入力並びに各コンポーネント出力がＤＦループを展設する。複数のＤＦループがある時、ＤＦコンポーネントは、若しくは、これらのコンポーネント入力及び／又はコンポーネント出力は、複数ループの一部分でもあり得る。
信号フローに基づくコンピュータプログラム内に含まれるソフトウェアコンポーネント、特にＤＦコンポーネント、つまりステップａ）～ｃ）において、すでに信号フローに基づくコンピュータプログラムの処理の開始前に作成され、又は修正され、及びソフトウェアコンポーネント処理順序が、ＤＦコンポーネントを含めて算出される。
こうして、遅延回路によって生成された遅延は、ステップｄ）における信号フローに基づくコンピュータプログラムの次の処理の中で、随時現下のクロックステップのために、該当するＤＦ入力信号のコンポーネント入力前における関連のＤＦループを分解することを示す。これによって、該当するＤＦループは、現下のクロックステップのために、この位置で解消され、及び言わばＮＤＦループに変えられている。つまり、算出された位置で遅延回路を挿設することによって、ＤＦループはＮＤＦループに変成される。出力信号は、その前にあるＤＦコンポーネントによって生成され、まず遅延されて、ＤＦ入力信号として、その後に続くＤＦコンポーネントに提供される。続いて、この際に生起するＮＤＦループが、実証された方法で取扱われ得る。生成された遅延によって、現下のクロックステップにおけるコンピュータプログラムの経過中、前のクロックステップのＤＦコンポーネントのＤＦ出力信号値が読み込まれ、このＤＦコンポーネントはこの出力信号の前にあって、例えば１クロックステップ分の遅延の場合において、前のクロックステップ値が読み込まれる。この際、どのコンポーネント入力が遅延回路で実装されるか特定するために本質的であるのは、ＤＦ入力信号の少なくとも１つの属性から、例えば１クロックステップ内といった単位時間内における、このコンポーネント入力の少なくとも１つの（遅滞のない）ＤＦ入力信号の可能な限り最大の値変化を算出することである。ＤＦコンポーネントにおいてＤＦ入力信号値が変化しうる強度は、概してＤＦ入力信号の最大の信号変動として呼ばれ、ゆえに続く順序において、信号変動という呼称が「可能な限り最大の値変化」のために使用される。信号フローに基づくコンピュータプログラムにおいてＤＦループのみが、ＤＦコンポーネントと伴に在り、このＤＦコンポーネントのＤＦ出力が同一のＤＦコンポーネントのＤＦ入力にフィードバックされている時、些末ながら、この１つのコンポーネント入力は遅延回路によって実装され、それに続いて信号フローに基づくコンピュータプログラムは以後、ＤＦループを有さない。但し複数のＤＦコンポーネントが、ＤＦ入力信号を伴ってＤＦループにある場合、存在するＤＦ入力信号の信号変動が算出される。ＤＦ入力信号が、最も僅少な信号変動を伴って各コンポーネント入力に当接していて、これらコンポーネント入力は遅延回路で実装され且つ、これによって１つのＤＦループはＮＤＦループに変換されている。１つのループ内に複数のＤＦ入力信号が同一の信号変動を伴って現出する時、ＤＦ入力信号の１つを有するコンポーネント入力は、遅延回路によって実装される。
少なくとも１つのＤＦ入力信号の信号変動は、随時ペナルティ値で評価され得、それに引き続いてペナルティ値が比較される。
原則的にＤＦループを解くために、ＤＦ入力信号は遅延されるべきで、このＤＦ入力信号は遅延によって、信号フローに基づくコンピュータプログラムの出力で最も僅少なエラーを生起する。信号フローに基づくコンピュータプログラムの出力において、個々のＤＦ入力信号の遅延によって惹起された該当の各エラーを特定するために、理論的にコンポーネント入力は信号フローに基づくコンピュータプログラム実行中に試験的に随時中断され得、このコンポーネント入力において入力ＤＦループを形成するＤＦコンポーネントのＤＦ入力信号が入力される。これに引き続いてＤＦ入力信号が特定され得、出力における最も僅少なエラーを惹起する。つまり例えば、ＤＦ入力信号の遅延ない出力での信号における、中断を伴う被観察体ＤＦ入力信号からの偏差はエラーとして記されることがあり得る。そうしてつまり、被観察体ＤＦコンポーネントのコンポーネント入力でのＤＦ入力信号が少なくとも１クロックステップ分遅延される時、つまり言及したように被観察体コンポーネント入力でＤＦループが現下のクロックステップにおいて切開されていると通用する時、出力でのエラーがどれ程大きくなり得るかは特定され得る。但し不利であることは、この方法でコンポーネント入力において、コンピュータプログラムの実行中にようやく、ＤＦ入力信号の信号変動が算出され得ることである。このソフトウェアコンポーネントの処理順序の特定のための情報、特に信号フローに基づくコンピュータプログラムにおけるＤＦコンポーネントの処理順序の特定のための情報は、信号フローに基づくコンピュータプログラムの本来の実行前に既に要せられるので、コンピュータプログラムの実行前に、ＤＦコンポーネントのＤＦ入力信号の信号変動の見積もり（又は近似）が行われなければならない。これに引き続いて、コンポーネント入力が選択され、ＤＦ入力信号が最も僅少と見積もられた信号変動を伴って、このコンポーネント入力に当接していて、及びコンポーネント入力の前で遅延回路１／ｚが用いられる。この際、ペナルティ値はペナルティ値が利用される限りにおいて、見積もられた信号変動が大きいほど高くなる。高いと見積もられた信号変動は遅延の場合、大きなエラーを生起し得る。
最も僅少な信号変動を有するＤＦ入力信号を伴うコンポーネント入力位置で、遅延回路によってＤＦループが実装されていることで、このＤＦループはＮＤＦループに既に変換されている。まだ他のＤＦループがコンピュータプログラム内にある限りにおいて、これらループは本発明に係る方法によっても、しかし又は他の（例えば手動といった）方法によっても取扱われ得る。
但し方法ステップｃ）は、つまりＤＦ入力信号前での遅延回路接続は、他のＤＦループをＮＤＦループに変えるために繰り返され得、このＤＦ入力信号の値は最も僅少な信号変動を有する。つまりＤＦループは、最も僅少な信号変動を伴うＤＦ入力信号の位置で連続的に解かれる。これはＤＦループがコンピュータプログラム内に存在しなくなるまで、長く実行され得、これに伴って任意にネスティングされたＤＦループも解かれ得る。即ち、各ＤＦループはすでに解消されていて、つまりＮＤＦループに変成されていて、及びこれによって全ての周期的データ依存性が除去されている。ＤＦループの解消は、１クロックステップ内での（遅滞のない）ＤＦ入力信号の信号変動に再び依存している。前に解説したのとは別の手法で、他のＤＦループを解消することも言うまでもなく可能である。嘗てＤＦループに属したＤＦ入力信号が以後、ＤＦ入力信号を示さないことは注意される必要があり、但しこのＤＦループは、すでに解消されていて、即ちＮＤＦループ変換されていて及び、この後（他の）ＤＦループの一部分ではない。こうして、この以前のＤＦ入力信号の信号変動は、場合によって未だ在るＤＦループの他の扱いにとって、又は解消にとって関係性がない。複数のＤＦループ内で、随時ＤＦ入力信号が同一の信号変動を伴って発生する時、コンポーネント入力は、第一ステップにおいて遅延回路で実装され、このコンポーネント入力はこの同一の信号変動を伴うＤＦ入力信号の１つを有する。さらなるステップにおいて、さらなる（さらに未だ在るＤＦループの）コンポーネント入力が遅延回路で実装され、このコンポーネント入力は（同一の信号変動を伴う）ＤＦ入力信号の１つを有する。言うまでもなくＤＦ入力信号が第一ステップ後に未だＤＦ入力信号である限りのみである。各ＤＦループ内で、随時に最も僅少な信号変動を伴うＤＦ入力信号を有するコンポーネント入力が該当ループ内で遅延回路で実装されることで、互いに不依存である２つのＤＦループを同時に解くことも、言うまでもなく可能である。コンピュータプログラムの処理順序は、最終的にソフトウェアコンポーネント結合から生起し且つ、今やＮＤＦループにおける信号のみを含む。
ペナルティ値を利用する際、つまりＤＦコンポーネントのＤＦ入力信号がペナルティ値で実装された後で、最も僅少なペナルティ値を伴うＤＦ入力信号は算出され且つ、関連するコンポーネント入力が遅延回路で実装され、これと伴に該当するＤＦループが解れている。次いで比較的高いペナルティ値を伴う遅滞のない（未だ他のＤＦループの一部分である）次のＤＦ入力信号の算出に続いて、関連するコンポーネント入力が再度、遅延回路で実装され及び、これによって更なるＤＦループが解かれるなどと続いて行く。
本方法において、方法ステップｂ）が有利にも一度実行される。未だ在る遅滞のないＤＦ入力信号の信号変動の新たな特定は必要ない、しかし可能でもある。但し、信号変動の新たな特定によって解決策の最適化が、場合によって以後、保障され得ないことに注意されなくてはならない。但しＤＦループ及びＤＦコンポーネントの存在は、方法ステップａ）において解説されるように、任意の時点で検査され得る。本発明に係る方法によるＤＦ入力信号の取扱い直後、（特にネスティングされたＤＦループにおいて）コンピュータプログラムの未だ在るＤＦループ、ＤＦコンポーネント及びＤＦ入力信号を改めて識別することは有益であり得る。
少なくとも１つのＤＦ入力信号の信号変動の特定に際し、被観察のＤＦ入力信号に追加的な情報が利用される。ＤＦ入力信号は一般的に物理的大きさを表している。こうして多くの場合において、ＤＦ入力信号の予期されるべき信号変動が、この物理的大きさから見積もられ得る。各ＤＦ入力信号の信号変動は有利にも、各ＤＦ入力信号の物理的単位（例えば温度、電流、距離等）に従って特定される。物理的単位が静的で、即ちコンピュータプログラムの処理の前に既知で且つ、加えて多くのコンピュータプログラム内で同じように利用されるので、物理的単位の利用は特に有利である。この際、見積もられたエラー又は信号変動は、有利にも（例えば国際単位系（ＳＩ）から導き出されている）各物理的単位に後置され、これらエラー又は信号変動は、そうした入力信号が遅延されるような場合において、同じく見積もられたエラーを生起する。これら関係は、或る大きさ（例えば温度、距離等）が緩やかに変化し、一方で他の大きさ（例えば電流、光度等）が性急に変化するという事実から生起する。さらに各ＤＦ入力信号の信号変動は、随時ＤＦ入力信号のデータ型に従って見積もられ得る。これは特に、ＤＦ入力信号のために物理的単位が画成されていていない時に、又はＤＦ入力信号が単位（例えば列挙型変数）を有さない時に適用されるべきである。ＤＦ入力信号のデータ型は、例えばブーリアン型、整数型又はフロート型によって代表されていることが可能で、ブーリアン型の信号変動は、最も僅少なダイナミックスを有する整数型及びフロート型より、さらに大きい。さらにデータ型の（例えば８、１６、３２、６４ビットといった）帯域幅は、信号変動の見積もりに流入し得る。ＤＦ入力信号について、例えば、どの物理的領域を信号が受入れ得るかについて未だ一層多くの情報が、試験台において存在し得る。この信号領域からも、最大の変化速度が査定され得、及び少なくとも１つのＤＦ入力信号の信号変動算定のために援用され得る。
有利にも、ＤＦ入力信号の単位及びデータ型のミックスが、少なくとも１つのＤＦ入力信号の信号変動の特定のために利用される。何故なら、これによって一層正確な近似が可能であるからである。
ＮＤＦループは有利にも、ＮＤＦ入力信号がＮＤＦコンポーネント入力において無視されることで考慮される。これによって未だＤＦループのみが関連し、且つ本発明に準じて取扱われなければならない。
本発明は、下記に図１～３ｄに関連付けられつつ、一層詳細に解説され、これら図は模範的、概略的、且つ非減縮的な本発明の優れた発展形を示す。
模範的直接フィードスルー・ループ 非直接フィードスルー・ループを伴う信号フローに基づくコンピュータプログラム ２つのネスティングされた直接フィードスルー・ループを伴う信号フローに基づくコンピュータプログラム ２つのネスティングされた直接フィードスルー・ループを伴う信号フローに基づくコンピュータプログラム ２つのネスティングされた直接フィードスルー・ループを伴う信号フローに基づくコンピュータプログラム ２つのネスティングされた直接フィードスルー・ループを伴う信号フローに基づくコンピュータプログラム ペナルティ値で実装された直接フィードスルー・ループを有する信号フローに基づくコンピュータプログラム 非直接フィードスルー・ループ変換された直接フィードスルー・ループを伴う信号フローに基づくコンピュータプログラム 両方の非直接フィードスルー・ループに変換された直接フィードスルー・ループを伴う信号フローに基づくコンピュータプログラム
図１は演算ユニット２を有する技術的設備３を模範的に示し、この演算ユニットは信号フローに基づくコンピュータプログラム１の具体的実施例を実行する。技術的設備３は、演算ユニット２を有する被検体としての、例えば試験台の電子的制御の一部分としての車両又は車両構成要素のための試験台（内燃機関、パワー・トレーン等）などであって、信号フローに基づくコンピュータプログラム１は、この演算ユニット上で、試験台の技術的機能を制御し、調整し、自動化し、又はシミュレーションするために、特に被検体を伴う試験台における画成された試験走行遂行のために実行される。
演算ユニット２は入力Ｅを有し、この入力Ｅを介して、信号フローに基づくコンピュータプログラム１に目標回転数ｎ＿ｓｏｌｌが送給される。さらに、演算ユニットは出力Ａを有し、この出力Ａを介してコンピュータプログラム１が実回転数ｎ＿ｉｓｔを出力する。信号フローに基づくコンピュータプログラム１は、比例調節器ＫＰ、制御対象ＫＲ、回転センサＫＳ及びコンバータコンポーネントＫＫというソフトウェアコンポーネントを有し、これらはＤＦループを形成する。この実施例において、信号フローに基づくコンピュータプログラム１は、つまり制御対象ＫＲの調整のための閉じた制御回路を形成する。目標回転数ｎ＿ｓｏｌｌが比例調節器ＫＰに送給される。比例調節器が、電流Ｉを操作量として出力し、この電流は制御対象ＫＲを入力信号として用意する。制御対象ＫＲが実回転数ｎ＿ｉｓｔを送り、この実回転数は出力Ａに当接している。これに加えて、制御対象ＫＲのコンポーネント出力は、回転センサＫＳ及びコンバータコンポーネントＫＫを介して、比例調節器のコンポーネント入力に及び、これによって入力Ｅにフィードバックされる。回転センサＫＳが獲得するコンポーネント入力において、そうして実回転数ｎ＿ｉｓｔ及び実回転数ｎ＿ｉｓｔに比例する電圧Ｕを出力し、この電圧ＵはコンバータコンポーネントＫＫのコンポーネント入力に当接している。同じくして、コンバータコンポーネントＫＫが電圧Ｕを回転数ｎに変換し、この回転数ｎは入力Ｅに、及びこれによって比例調節器ＫＰのコンポーネント入力にフィードバックされる。これによって、目標回転数ｎ＿ｓｏｌｌ及び回転数ｎが比例調節器ＫＰに当接する。コンポーネントＫＰ、ＫＲ、ＫＳ、ＫＫのどれもが、（Ｚ変換に従う離散時間的表記で）遅延素子１／ｚを有さないので、ＤＦループが存在する。
図２は演算ユニット２を有する技術的設備３を示し、その上で一層抽象的で、一層一般化された信号フローに基づくコンピュータプログラム１が実行される。この中で、ソフトウェアコンポーネントＫ１、Ｋ２、Ｋ３、Ｋ４のコンポーネント出力における数個の出力信号Ａ１、Ａ２、Ａ３、Ａ４はソフトウェアコンポーネントＫ１、Ｋ２、Ｋ３、Ｋ４のコンポーネント入力における入力信号Ｅ２、Ｅ２‘、Ｅ３、Ｅ４に矢印として示された信号パスを介して、其々結合されている。ソフトウェアコンポーネントＫ１、Ｋ２、Ｋ３、Ｋ４の出力信号Ａ１、Ａ２、Ａ３、Ａ３‘、Ａ４は、つまり結合次第で他のソフトウェアコンポーネントＫ１、Ｋ２、Ｋ３、Ｋ４の入力信号Ｅ１、Ｅ２、Ｅ２‘、Ｅ３、Ｅ４であり得る。ソフトウェアコンポーネントＫ１、Ｋ２、Ｋ３、Ｋ４が信号フローに基づくコンピュータプログラム１の一部分を形成し、及びソフトウェアコンポーネントＫ１、Ｋ２、Ｋ３、Ｋ４全体並びに信号パスを介した結線が信号フローに基づくコンピュータプログラム１を形成する。ソフトウェアコンポーネントＫ１、Ｋ２、Ｋ３、Ｋ４は、任意なエンコード若しくは任意なソフトウェアコードにおける任意な数学的、分析的、経験的、若しくは物理的モデルであり得、及び少なくとも１つのコンポーネント入力をソフトウェアコンポーネントＫ１、Ｋ２、Ｋ３、Ｋ４の関連する少なくとも１つのコンポーネント出力に写像する。信号フローに基づくコンピュータプログラム１経過の際に、各ソフトウェアコンポーネントＫ１、Ｋ２、Ｋ３、Ｋ４による処理のクロックステップにおいて、入力信号Ｅ１、Ｅ３、Ｅ４、又は同様にして２つ以上の入力信号Ｅ２、Ｅ２‘が、出力信号Ａ１、Ａ２、Ａ４に又は、同様にして複数の出力信号Ａ３、Ａ３‘に写像される。言及したように、ソフトウェアコンポーネントＫ１、Ｋ２、Ｋ３、Ｋ４毎の入力信号Ｅ１、Ｅ２、Ｅ２‘、Ｅ３、Ｅ４及び出力信号Ａ１、Ａ２、Ａ３、Ａ３‘、Ａ４の総数は任意であり得る。信号フローに基づくコンピュータプログラム１は、演算ユニット２の入力Ｅを介して、第一ソフトウェアコンポーネントＫ１において入力信号Ｅ１を獲得し、及び最後のソフトウェアコンポーネントＫ３のコンポーネント出力を介して、演算ユニット２の出力Ａにおいて出力信号Ａ３‘を出力する。ソフトウェアコンポーネントＫ１のコンポーネント出力はソフトウェアコンポーネントＫ２のコンポーネント入力に結合されていて、それによってソフトウェアコンポーネントＫ２が、ソフトウェアコンポーネントＫ１からの出力信号Ａ１を入力信号Ｅ２として受ける。ソフトウェアコンポーネントＫ２のコンポーネント出力は、さらにソフトウェアコンポーネントＫ３の入力に結合されていて、ソフトウェアコンポーネントＫ３が出力信号Ａ２を入力信号Ｅ３として受ける。見て取れるように、ＮＤＦループは、ソフトウェアコンポーネントＫ４を介して、コンポーネントＫ３とＫ２間のフィードバックとして形成され、この事は遅延シンボル１／ｚによって素描される。ソフトウェアコンポーネントＫ３の出力信号Ａ３は、つまり信号フローに基づくコンピュータプログラム１の処理の１クロックステップｔ分遅延される。そうして、現下のクロックステップｔでのソフトウェアコンポーネントＫ３の出力信号Ａ３がではなく、以前のクロックステップｔ－１からの出力信号がソフトウェアコンポーネントＫ４の入力信号Ｅ４として機能し、これでもって出力信号Ａ４上への入力信号Ｅ４の写像は、ソフトウェアコンポーネントＫ４によって遅延される。写像は、つまり事前のクロックｔ－１からのソフトウェアコンポーネントＫ３の出力信号Ａ３に基づく。これがＮＤＦループの属性である。時点ｔＡ（ｔ）での出力信号＝入力信号のソフトウェアコンポーネントによる時点ｔＫ｛Ｅ（ｔ）｝での写像というモデルに従って、ソフトウェアコンポーネントＫ１、Ｋ２、Ｋ３、Ｋ４の入力信号Ｅ１、Ｅ２、Ｅ２‘、Ｅ３、Ｅ４、及び出力信号Ａ１、Ａ２、Ａ３、Ａ３‘、Ａ４の処理順序は、つまり下記の通りである。
Ａ１（ｔ）＝Ｋ１｛Ｅ１（ｔ）｝
Ｅ２（ｔ）＝Ａ１（ｔ）
Ａ２（ｔ）＝Ｋ２｛［Ｅ２（ｔ）、Ｅ２‘（ｔ）］｝
Ｅ３（ｔ）＝Ａ２（ｔ）
Ｅ２‘（ｔ）＝Ａ４（ｔ）
Ａ３（ｔ）＝Ｋ３‘｛Ｅ３（ｔ）｝
Ｅ４（ｔ）＝Ａ３（ｔ－１）
Ａ４（ｔ）＝Ｋ４｛Ｅ４（ｔ）｝
Ａ＝Ｋ３‘｛Ｅ３（ｔ）｝
ソフトウェアコンポーネントＫ１、Ｋ２、Ｋ３、Ｋ４の有効な連続的処理順序は、つまりＫ１、１／ｚ、Ｋ４、Ｋ２、Ｋ３であり、又は代替的には１／ｚ、Ｋ４、Ｋ１、Ｋ２、Ｋ３でもある。この場合において、遅延回路１／ｚがソフトウェアコンポーネントＫ４の前で処理され、及びさらにソフトウェアコンポーネントＫ１及びソフトウェアコンポーネントＫ４がソフトウェアコンポーネントＫ２の前で処理されることは、専ら重要である。些末ながら、この例におけるソフトウェアコンポーネントＫ３は最後として処理される。
これに対して、ソフトウェアコンポーネントＫ４がＤＦコンポーネントであるならば、ソフトウェアコンポーネントＫ３の出力信号Ａ３は遅延回路１／ｚによって遅延されない。こうして、同一のクロックステップｔにおいて、ソフトウェアコンポーネントＫ３の出力信号Ａ３に相応する入力信号Ｅ４は、ソフトウェアコンポーネントＫ４に当接することも考えられる。しかしながら、ソフトウェアコンポーネントＫ３の出力信号Ａ３を算出するために、ソフトウェアコンポーネントＫ３の入力信号Ｅ３に相応するソフトウェアコンポーネントＫ２の出力信号Ａ２は必要で、このことは周期的な依存性に繋がり、及びそれでもってＤＦループが存在する。こうして、ソフトウェアコンポーネントＫ２、Ｋ３及びＫ４はＤＦコンポーネントであることが考えられる。なぜなら、ＤＦループの一部分として、このループのコンポーネント入力に、ＤＦ入力信号Ｅ２‘、Ｅ３並びにＥ４が当接し及び、このループのコンポーネント出力に、ＤＦ出力信号Ａ２、Ａ３、Ａ４が当接することが考えられるからである。入力信号Ｅ２を伴うコンポーネント入力は、その上にＤＦループが展設されないので、ＤＦループの一部分でないことに注意されなくてはならない。
このようなＤＦループは、（ループを形成する）ＤＦコンポーネントのＤＦ入力信号の単位時間毎の可能な限り最大の値変化が各ＤＦ入力信号の少なくとも１つの属性から算出されることによって、本発明に準じつつ解かれる。コンポーネント入力の前に遅延回路１／ｚが接続され、このコンポーネント入力に少なくとも１つのＤＦ入力信号が当接し、このＤＦ入力信号値は単位時間毎に可能な限り最小の変化を示す。これによって、ＤＦループがＮＤＦループに変換される。
しかし複数のＤＦループが発生する時、複数の信号パスは概して、相応しい位置で遅延されなくてはならない。図３ａは、ソフトウェアコンポーネントＫ１、Ｋ２、Ｋ３、Ｋ４、Ｋ５、Ｋ６を伴う演算ユニット２上で実行された信号フローに基づくコンピュータプログラム１を示し、２つのネスティングされたＤＦループが形成される。コンピュータプログラム１の入力Ｅ‘、Ｅ‘‘は、随時、ソフトウェアコンポーネントＫ１、Ｋ２のコンポーネント入力と結合されていて、これらソフトウェアコンポーネントは、そうして入力信号Ｅ１、Ｅ２を獲得する。ソフトウェアコンポーネントＫ１、Ｋ２のコンポーネント出力は、ソフトウェアコンポーネントＫ４及びＫ３のコンポーネント入力と結合されていて、これらソフトウェアコンポーネントは、そうして入力信号Ｅ３及びＥ４として出力信号Ａ１及びＡ２を獲得する。ソフトウェアコンポーネントＫ３のコンポーネント出力は、同じくしてソフトウェアコンポーネントＫ４のコンポーネント入力に結合されていて、これによって、ソフトウェアコンポーネントＫ４がソフトウェアコンポーネントＫ３の出力信号Ａ３を、さらなる入力信号Ｅ４‘として獲得する。ソフトウェアコンポーネントＫ４のコンポーネント出力は、ソフトウェアコンポーネントＫ５のコンポーネント入力に結合されていて、これにより、このコンポーネント入力はソフトウェアコンポーネントＫ４の出力信号Ａ４を、入力信号Ｅ５を獲得する。不遅延のフィードバックを介して、ソフトウェアコンポーネントＫ５のコンポーネント出力は同じくして、コンポーネントＫ３、Ｋ４のさらなる入力と結合されていて、これによって、このコンポーネントはソフトウェアコンポーネントＫ５の出力信号Ａ５、Ａ５‘を、さらなる入力信号Ｅ３‘、Ｅ４‘‘として獲得する。こうして、この遅滞のないフィードバックによって２つのＤＦループＡ及びＢが形成される。ＤＦループＡは、ＤＦ入力信号Ｅ３‘、Ｅ４‘及びＥ５を伴うＤＦコンポーネントＫ３、Ｋ４及びＫ５によって形成される。ＤＦループＢは、ＤＦ入力信号Ｅ５及びＥ４‘‘を伴うＤＦコンポーネントＫ４及びＫ５によって形成される。ＤＦ入力信号Ｅ３‘、出力信号Ａ３、ＤＦ入力信号Ｅ４‘、出力信号Ａ４、ＤＦ入力信号Ｅ４‘‘、ＤＦ入力信号Ｅ５、出力信号Ａ５及び出力信号Ａ５‘は、そうして２つのＤＦループを展設し、つまり２つのＤＦループの一部分である。入力信号Ｅ３及びＥ４は、ＤＦコンポーネントＫ３及びＫ４の一部分であるものの、例えばＤＦループを形成せず且つ、そうしてＤＦループの一部分でない。入力信号は言うまでもなく、この意味におけるＤＦループの一部分ではなく、ＤＦコンポーネントの出力信号に影響を有し得るが、本発明に係る信号変動の特定又はＤＦループの分解にとって本質的ではない。これに加えて、ソフトウェアコンポーネントＫ５のコンポーネント出力は、ソフトウェアコンポーネントＫ６のコンポーネント入力に結合されていて、これに伴ってソフトウェアコンポーネントＫ６は、ソフトウェアコンポーネントＫ５の出力信号Ａ５‘‘を入力信号Ｅ６として獲得する。さらにソフトウェアコンポーネントＫ６のコンポーネント出力は演算ユニット２の出力Ａに結合されている。
ここで、ＤＦループＡ及びＢのどの信号パスが（まず）切開されるべきかを確認するために、ＤＦループＡ及びＢのＤＦコンポーネントＫ３、Ｋ４、Ｋ５のＤＦ入力信号Ｅ３‘、Ｅ４‘、Ｅ５、Ｅ４‘‘値は、本発明に準じて、信号変動について検査され、即ちＤＦ入力信号の単位時間毎の可能な限り最大の値変化について、この場合、１クロックステップｔ内で、且つペナルティによって評価される。僅少なペナルティ値は、例えば僅少な信号変動を意味する。ペナルティのための値は、例えば図３ｂに信号パスにおいて図示されるように生起し、ＤＦコンポーネントＫ４のコンポーネント入力でのＤＦ入力信号Ｅ４‘は、明らかにＤＦコンポーネントＫ４のコンポーネント入力におけるＤＦ入力信号Ｅ４‘‘、ＤＦコンポーネントＫ３のコンポーネント入力のＤＦ入力信号Ｅ３‘、及びＤＦコンポーネントＫ５のコンポーネント入力のＤＦ入力信号Ｅ５に比べて、僅少な信号変動を有する。なぜなら、ＤＦ入力信号Ｅ４‘が（２、３、又は５のペナルティ値に対して）１のペナルティ値を有するからである。
ペナルティ値は、例えばペナルティ値の次の定義によるＤＦ入力信号値のデータ型などから生起し得る。ブーリアン型：９，バイト型：７，整数型：５，フロート型：１。その理由は、ブーリアン型数値の値に比して、単位時間毎のフロート型数値の値が顕著に一層僅少に変化し得ることであり、そのことでフロート型数値の可能な信号変動は一層小さい。ペナルティ値は、例えばペナルティ値の次の定義によるＤＦ入力信号の物理的単位に従っても算出され得る。温度：１，質量流量：３，１分毎の回転：５，圧力：７。この際、ＤＦ入力信号の物理的解釈を用いる。温度は技術的システム中で圧力に比して顕かに一層緩慢に変化し得、これによって一層僅少な信号変動を期待し得る。ペナルティ値算出のための様々な基準を組み合わせることも可能である。つまり例えば、物理的単位を先ず特定し、且つ続く物理的単位内におけるデータ型に準ずる更なる細分化である。
最も僅少な１のペナルティ値を有する信号パスが、つまりＤＦ入力信号Ｅ４‘が、そうして分解される。ここでは、つまりＤＦコンポーネントＫ３とＫ４の間で分解される。即ち出力信号Ａ３は１クロックステップｔ分遅延されて、入力信号Ｅ４‘としてＤＦコンポーネントＫ４に用意されているということである。ＤＦ入力信号Ｅ４‘は、こうしてＮＤＦ入力信号になり、これによって以前のＤＦループＡは以後、ＮＤＦループである。しかし、ＤＦ入力信号Ｅ５はＤＦ入力信号であり続け、この入力信号はさらにＤＦループＢを形成する。
ここで、ＦループＢは更なるステップにおいて、好ましくは同じく方法ステップ１ｃ）に従って取扱われ得る。こうして、最も僅少なペナルティ値を有する信号パスのＤＦループＢにおいて特定され、このＤＦループは未だ存在する。つまり図３ｃにおけるＤＦ出力信号Ａ４からＤＦ入力信号Ｅ５までの信号パスにおける一層高い５のペナルティ値に対する出力信号Ａ５からＤＦ入力信号Ｅ４‘‘までの信号パスにおける２のペナルティ値。従って、出力信号Ａ５は１クロックステップｔ分遅延され及び、このクロックステップｔ分遅延されて、ＤＦコンポーネントＫ４にＮＤＦ入力信号Ｅ４‘‘として提供されている。ここで、以前のＤＦループＢは同じくＮＤＦループを示している。ＤＦコンポーネントＫ４の入力信号Ｅ４は、ＤＦループに結びついていない、又はＤＦループの一部分でないので、分解されなくてよいことが注意されるべきである。故に入力信号Ｅ４の信号変動は同様にして、特定される必要さえない。
図３ａに関連する図３ｂにおけるＤＦ入力信号Ｅ４、Ｅ４‘及びＥ４‘‘を伴うＤＦコンポーネントＫ４によっても見えるように、ＤＦループの分解は、ＤＦループを形成していたＤＦコンポーネントが自動的に、全コンポーネント入力と出力に関して、ＮＤＦコンポーネントとなることを意味しないことに留意されなくてはならない。この事は、このＤＦコンポーネントが更なるＤＦループを形成せず、つまり他のＤＦループの一部分であるＤＦ入力信号を伴う更なるコンポーネント入力を有さない時にのみ、起こり得る。ＤＦループが解かれされた場合、ＤＦループを形成していたＤＦ入力信号のみがＮＤＦ入力信号になり、他のＤＦループを形成する更なるＤＦ入力信号はＤＦ入力信号であり続ける。何故なら、この他のＤＦループ（このループが、場合によって更に解消するまで）存続するからである。
図３ｄに従って、信号パスの分解後、ＤＦループはもう存在しない。一層高いダイナミックスを伴う信号パスは次に、さらなるＤＦループがある時、遅延回路１／ｚの挿設によって分解されることが考えられる。この手順で周期的な依存性が解消され、及び信号フローに基づくコンピュータプログラムは、これによって確固と存在している処理順序に準じて処理され得る。この際、遅延された入力信号によって、過去の値が、暫定的に記憶されなくてはならない事は、自明である。本方法は、信号フローに基づくコンピュータプログラム１の全ＤＦループを解消するために利用され得る。これに加えて、少なくとも１つのＤＦ入力信号Ｅ３‘、Ｅ４‘、Ｅ４‘‘、Ｅ５の信号変動が算出され及び引き続いて、遅延回路１／ｚがコンポーネント入力前に接続され、最も僅少な信号変動を有するＤＦ入力信号Ｅ３‘、Ｅ４‘、Ｅ４‘‘、Ｅ５は、このコンポーネント入力に当接していて、且つこうして、ＤＦループが信号フローに基づくコンピュータプログラム１内に以後存在しないまで、少なくとも１クロックステップｔ分遅延される。
処理順序を画定するために、全ＤＦループが解消されされることは、信号フローに基づくコンピュータプログラム１にとって重要である。但し、これらＤＦループの少なくとも１つが上に解説された方法によって解消される時、本発明にとって充分である。他のＤＦループは、他の方法でも解消され得る。但し、全ＤＦループは、言うまでもなく好ましくは本発明に準ずる方法によって解消される。
同様に、必ず常に１クロックステップｔ（１／ｚ）分遅延されなくてはならないのではなく、他様の遅延も選択され得る。つまりＤＦループを解消するために、概して遅延回路１／ｚＮが挿設される。

Claims (7)

  1. 技術設備（３）の技術機能を制御し、調整し、自動化し又はシミュレーションするために、特に車両又は車両構成要素を開発するために、前記技術設備（３）の演算ユニット（２）上の信号フローに基づいたコンピュータプログラム（１）の推移を制御するための方法であって、前記コンピュータプログラム（１）が、互いに結合されている複数のソフトウェアコンポーネント（Ｋ１、Ｋ２、Ｋ３、Ｋ４、Ｋ５、Ｋ６）から成り、少なくとも１つのＤＦループを有する当該方法において、以下の：

    ａ）前記少なくとも１つのＤＦループと、前記少なくとも１つのＤＦループを構成する複数のＤＦコンポーネント（Ｋ３、Ｋ４、Ｋ５）とを識別し、これらのＤＦコンポーネント（Ｋ３、Ｋ４、Ｋ５）がそれぞれ、少なくとも１つのコンポーネント入力部に入力する少なくとも１つのＤＦ入力信号を、少なくとも１つのコンポーネント出力部に出力する少なくとも１つの出力信号に遅延せずに変換する結果、前記少なくとも１つのＤＦ入力信号及び前記少なくとも１つの出力信号は、前記少なくとも１つのＤＦループの一部分であるステップと、

    ｂ）複数の前記ＤＦ入力信号（Ｅ３‘、Ｅ４‘、Ｅ４‘‘、Ｅ５）の複数の値の単位時間当たりの最大に可能な変化を、それぞれの前記ＤＦ入力信号（Ｅ３‘、Ｅ４‘、Ｅ４‘‘、Ｅ５）の少なくとも１つの属性から特定し、少なくとも１つのＤＦ入力信号（Ｅ３‘、Ｅ４‘、Ｅ４‘‘、Ｅ５）の値の可能な変化がそれぞれ、１つのペナルティ値によって評価され、複数のペナルティ値が比較されるステップと、

    ｃ）最小のペナルティ値を有するＤＦ入力信号（Ｅ３‘、Ｅ４‘、Ｅ４‘‘、Ｅ５）を算出し、対応するコンポーネント入力部に１つの遅延回路（１／ｚＮ）を実装することによって、可能な変化が最も小さい値を有するＤＦ入力信号（Ｅ３‘、Ｅ４‘、Ｅ４‘‘、Ｅ５）が入力する当該コンポーネント入力部の前方に当該遅延回路（１／ｚＮ）を接続するステップと、

    ｄ）ステップａ）～ｃ）で決定された前記ソフトウェアコンポーネントの結合にしたがって、前記コンピュータプログラム（１）を実行するステップと、から成る当該方法。
  2. ＤＦループが、コンピュータプログラム（１）内に存在しないまで、ステップｃ）が繰り返される請求項１に記載の方法。
  3. 前記ステップａ）も、前記ステップｃ）のそれぞれの繰り返し前に繰り返される請求項２に記載の方法。
  4. 複数の前記ＤＦ入力信号（Ｅ３‘、Ｅ４‘、Ｅ４‘‘、Ｅ５）の値の可能な変化が、それぞれの前記ＤＦ入力信号（Ｅ３‘、Ｅ４‘、Ｅ４‘‘、Ｅ５）の物理単位に基づいて特定される請求項１～３のいずれか１項に記載の方法。
  5. 複数の前記ＤＦ入力信号（Ｅ３‘、Ｅ４‘、Ｅ４‘‘、Ｅ５）の値の可能な変化が、それぞれのＤＦ入力信号（Ｅ３‘、Ｅ４‘、Ｅ４‘‘、Ｅ５）のデータの種型にしたがって特定される請求項１～４のいずれか１項に記載の方法。
  6. 複数の命令を含むコンピュータプログラム製品であって、これら命令が、制御装置上で、特に試験台の電子制御装置上で実行されるときに、これらの命令は、請求項１～５のいずれか１項に記載の方法を実行する当該コンピュータプログラム製品。
  7. 請求項６に記載のコンピュータプログラム製品が記憶されているコンピュータで読取可能な媒体。
JP2019504848A 2016-07-29 2017-07-31 直接フィードスルーループを有する信号フローに基づいたコンピュータプログラム。 Active JP7127015B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
ATA50693/2016 2016-07-29
ATA50693/2016A AT518909A2 (de) 2016-07-29 2016-07-29 Signalflussbasiertes Computerprogramm mit Direct-Feedthrough-Schleifen
PCT/EP2017/069322 WO2018020051A1 (de) 2016-07-29 2017-07-31 Signalflussbasiertes computerprogramm mit direct-feedthrough-schleifen

Publications (3)

Publication Number Publication Date
JP2019526853A JP2019526853A (ja) 2019-09-19
JPWO2018020051A5 JPWO2018020051A5 (ja) 2022-05-11
JP7127015B2 true JP7127015B2 (ja) 2022-08-29

Family

ID=59564163

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2019504848A Active JP7127015B2 (ja) 2016-07-29 2017-07-31 直接フィードスルーループを有する信号フローに基づいたコンピュータプログラム。

Country Status (5)

Country Link
US (1) US11720722B2 (ja)
EP (1) EP3491517B1 (ja)
JP (1) JP7127015B2 (ja)
AT (1) AT518909A2 (ja)
WO (1) WO2018020051A1 (ja)

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006201988A (ja) 2005-01-20 2006-08-03 Sony Corp 信号処理装置、信号処理方法、信号処理プログラムおよび記録媒体
JP2011081539A (ja) 2009-10-06 2011-04-21 Internatl Business Mach Corp <Ibm> 並列化処理方法、システム、及びプログラム

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7167817B2 (en) * 2003-09-17 2007-01-23 The Mathworks, Inc. Automated approach to resolving artificial algebraic loops
US8756562B2 (en) 2008-12-11 2014-06-17 The Mathworks, Inc. Subgraph execution control in a graphical modeling environment
US8849641B1 (en) 2011-03-07 2014-09-30 The Mathworks, Inc. Eliminating spurious algebraic loops
US10318653B1 (en) * 2015-02-26 2019-06-11 The Mathworks, Inc. Systems and methods for creating harness models for model verification

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006201988A (ja) 2005-01-20 2006-08-03 Sony Corp 信号処理装置、信号処理方法、信号処理プログラムおよび記録媒体
JP2011081539A (ja) 2009-10-06 2011-04-21 Internatl Business Mach Corp <Ibm> 並列化処理方法、システム、及びプログラム

Also Published As

Publication number Publication date
EP3491517A1 (de) 2019-06-05
WO2018020051A1 (de) 2018-02-01
AT518909A2 (de) 2018-02-15
US11720722B2 (en) 2023-08-08
JP2019526853A (ja) 2019-09-19
EP3491517B1 (de) 2023-01-11
US20200380182A1 (en) 2020-12-03

Similar Documents

Publication Publication Date Title
US10310822B1 (en) Method and system for simulating a control program
US8180619B2 (en) System and method for digital effects analysis
JP5227254B2 (ja) プロセスモデルの状態量のリアルタイム計算方法およびシミュレータ
CN104793983B (zh) 用于模拟自动化工业设备的方法和模拟装置
US11720730B2 (en) Method for configuring a co-simulation for a total system
Popovics et al. An approach to determine simulation model complexity
US20140309972A1 (en) Method and control for carrying out a calculation of a data-based function model
US9003342B1 (en) Lumped aggressor model for signal integrity timing analysis
Rogovenko et al. Use of statistical simulation in construction planning
CN113190905B (zh) 一种建筑模型的分析方法、装置及存储介质
JP7127015B2 (ja) 直接フィードスルーループを有する信号フローに基づいたコンピュータプログラム。
US9841954B1 (en) Method and system for automatic code generation
US10223077B2 (en) Determination of signals for readback from FPGA
Biggs et al. Rapid data processing pipeline development using openrtm-aist
JP2008077376A (ja) シミュレーション装置、シミュレーション方法及びシミュレーションプログラム
US20190004928A1 (en) Method for detecting computer module testability problems
CN112016956A (zh) 基于bp神经网络的矿石品位估值方法及装置
CN106354625A (zh) 一种测试范围确定方法及装置
CN110456780B (zh) 自动控制系统的控制品质调整方法、装置和可读存储介质
US11403077B2 (en) Method and system for preparing block diagrams for code generation
Bariş et al. Model-based physical system deployment on embedded targets with contract-based design
CN110032577B (zh) 一种装配式机电管线布局检测的信息处理方法和装置
WO2014208005A1 (ja) 非機能評価支援装置、システム、方法およびプログラム
US6816821B1 (en) Post image techniques
Kvasnica et al. Accuracy of mathematical models in simulator distributed computing

Legal Events

Date Code Title Description
A529 Written submission of copy of amendment under article 34 pct

Free format text: JAPANESE INTERMEDIATE CODE: A529

Effective date: 20190326

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20200508

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20200703

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20210331

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20210331

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20210629

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20210929

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20220209

A524 Written submission of copy of amendment under article 19 pct

Free format text: JAPANESE INTERMEDIATE CODE: A524

Effective date: 20220426

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20220803

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20220817

R150 Certificate of patent or registration of utility model

Ref document number: 7127015

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150