JP2011081539A - 並列化処理方法、システム、及びプログラム - Google Patents

並列化処理方法、システム、及びプログラム Download PDF

Info

Publication number
JP2011081539A
JP2011081539A JP2009232369A JP2009232369A JP2011081539A JP 2011081539 A JP2011081539 A JP 2011081539A JP 2009232369 A JP2009232369 A JP 2009232369A JP 2009232369 A JP2009232369 A JP 2009232369A JP 2011081539 A JP2011081539 A JP 2011081539A
Authority
JP
Japan
Prior art keywords
parallelized
cluster
graph
processors
parallelization
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2009232369A
Other languages
English (en)
Other versions
JP4931978B2 (ja
Inventor
Takero Yoshizawa
武朗 吉澤
Hideaki Komatsu
秀昭 小松
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
International Business Machines Corp
Original Assignee
International Business Machines Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by International Business Machines Corp filed Critical International Business Machines Corp
Priority to JP2009232369A priority Critical patent/JP4931978B2/ja
Priority to US12/898,851 priority patent/US20110083125A1/en
Publication of JP2011081539A publication Critical patent/JP2011081539A/ja
Application granted granted Critical
Publication of JP4931978B2 publication Critical patent/JP4931978B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F8/00—Arrangements for software engineering
    • G06F8/40—Transformation of program code
    • G06F8/41—Compilation
    • G06F8/45—Exploiting coarse grain parallelism in compilation, i.e. parallelism between groups of instructions
    • G06F8/456—Parallelism detection

Landscapes

  • Engineering & Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Software Systems (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Devices For Executing Special Programs (AREA)
  • Stored Programmes (AREA)

Abstract

【課題】強連結成分の内部の並列性も活かして、高速な動作を可能とする並列化技法を提供する。
【解決手段】実行すべき処理を、複数の制御ブロックと、その制御ブロックをつなぐエッジで記述し、前記エッジのうち、予測性が高いエッジを選び、強連結クラスタを識別し、各強連結クラスタと、該強連結クラスタの間の孤立した非強連結クラスタのノード毎に、プロセッサ数と、そのコストと、対応クラスタをエントリとしてもつ並列化テーブル１１０２〜１１１６からなるグラフを作成してシリーズパラレルグラフに変換し、シリアルパス毎に、および、並列セクション毎にマージして、統合された並列化テーブルを形成する。その統合された並列化テーブルのプロセッサ数とコストの値に応じて、最良のエントリを選択し、そのエントリのクラスタに基づき、各プロセッサに割り当てるための実行可能コードを生成する。
【選択図】図１１

Description

この発明は、マルチコアまたはマルチプロセッサ・システムにおいて、プログラムの実行を高速化する技法に関する。
近年、科学技術計算、シミュレーションなどの分野で、複数のプロセッサをもつ、いわゆるマルチプロセッサ・システムが使用されている。そのようなシステムでは、アプリケーション・プログラムは、複数のプロセスを生成して、個別のプロセッサに、プロセスを割り当てる。それらのプロセッサは、例えば、共有のメモリ空間を利用して互いに通信しながら、処理を進める。
最近になって特に盛んに開発されるようになってきたシミュレーションの分野として、ロボット、自動車、飛行機などのメトカトロニクスのプラントのシミュレーション用ソフトウェアがある。電子部品とソフトウェア技術に発展の恩恵により、ロボット、自動車、飛行機などでは、神経のように張り巡らされたワイヤ結線や無線ＬＡＮなどを利用して、大部分の制御が電子的に行われる。
それらは、本来的には機械的装置であるのに、大量の制御ソフトウェアをも内蔵している。そのため、製品の開発に当たっては、制御プログラムの開発とそのテストに、長い時間と、膨大な費用と、多数の人員を費やす必要が出てきた。
このようなテストにために従来行われている技法として、ＨＩＬＳ(Hardware In the Loop Simulation)がある。特に、自動車全体の電子制御ユニット（ＥＣＵ）をテストする環境は、フルビークルＨＩＬＳと呼ばれる。フルビークルＨＩＬＳにおいては、実験室内で、本物のＥＣＵが、エンジン、トランスミッション機構などをエミュレーションする専用のハードウェア装置に接続され、所定のシナリオに従って、テストが行われる。ＥＣＵからの出力は、監視用のコンピュータに入力され、さらにはディスプレイに表示されて、テスト担当者がディスプレイを眺めながら、異常動作がないかどうか、チェックする。
しかし、ＨＩＬＳは、専用のハードウェア装置を使い、それと本物のＥＣＵの間を物理的に配線しなくてはならないので、準備が大変である。また、別のＥＣＵに取り替えてのテストも、物理的に接続し直さなくてはならないので、手間がかかる。さらに、本物のＥＣＵを用いたテストであるため、テストに実時間を要する。従って、多くのシナリオをテストすると、膨大な時間がかかる。また、ＨＩＬＳのエミュレーション用のハードウェア装置は、一般に、非常に高価である。
そこで近年、高価なエミュレーション用ハードウェア装置を使うことなく、ソフトウェアで構成する手法が提案されている。この手法は、ＳＩＬＳ(Software In the Loop Simulation)と呼ばれ、ＥＣＵに搭載されるマイクロコンピュータ、入出力回路、制御のシナリオ、エンジンやトランスミッションなどのプラントを全て、ソフトウェア・シミュレータで構成する技法である。これによれば、ＥＣＵのハードウェアが存在しなくても、テストを実行可能である。
このようなＳＩＬＳの構築を支援するシステムとして例えば、MathWorks社から入手可能なシミュレーション・モデリング・システムである、MATLAB(R)/Simulink(R)がある。MATLAB(R)/Simulink(R)を使用すると、図１に示すように、画面上にグラフィカル・インターフェースによって、矩形で示す機能ブロックを配置し、矢印のようにその処理の流れを指定することによって、シミュレーション・プログラムを作成することができる。これらのブロック線図は、シミュレーションの１タイムステップ分の処理を表しており、これが所定回繰り返されることにより、シミュレーション対象となるシステムの時系列における振る舞いを得ることができる。
こうして、MATLAB(R)/Simulink(R)上で、機能ブロックなどのブロック線図が作成されると、Real-Time Workshop(R)の機能により、等価な機能のＣ言語のソース・コードに変換することができる。このＣ言語のソース・コードをコンパイルすることにより、別のコンピュータ・システムで、ＳＩＬＳとして、シミュレーションを実行することができる。
そこで、図２(a)に示すように、機能ブロックを、クラスタＡ、Ｂ、Ｃ及びＤのように複数のクラスタに分け、それぞれを個別のＣＰＵにアサインする技法が従来より実施されている。このようなクラスタリングのために、例えば、コンパイラの技術で知られている強連結成分の検出などの技法が用いられる。クラスタリングする主要な目的は、同一クラスタ内の機能ブロックの通信コスト削減である。図２(b)は、個々のクラスタＡ、Ｂ、Ｃ及びＤをブロックで表現した図である。
ところで、マルチプロセッサシステムにおいて、複数のタスクまたはプロセスを、個々のプロセッサに割り当てることによって処理を並列化することに関する技術は、下記の文献に記載されている。
特開平９−９７２４３号公報は、マルチプロセッサシステムにおいて並列タスクで構成されたプログラムのターンアラウンドタイムを短縮することを課題とするものであり、開示されているシステムにおいて、並列タスクで構成されるプログラムのソースプログラムをコンパイラがコンパイルして目的プログラムを生成し、コンパイラは、並列タスクの各タスク間で行われるタスク間通信のデータ量を保持するタスク間通信量テーブルを生成する。タスクスケジューラは、タスク間通信量テーブルとマルチプロセッサシステムの全プロセッサの組における単位データ当たりのデータ通信時間を定義するプロセッサ通信コストテーブルとからタスク間通信の通信時間が最短となるプロセッサを並列タスクのタスクに割り当てる旨決定し、プロセッサ管理テーブルに登録する。
特開平９−１６７１４４号公報は、複数種類の演算手順、および、プロセッサ間での通信処理に対応する、複数種類の通信手順を記述した、並列処理を行なうための並列プログラムを変更する方法であって、現在使用している通信手順にしたがって行なわれている通信処理の通信量を増加したと仮定すると、前記並列処理の開始から終了までの時間が短くなる場合、並列プログラム内での通信手順の並べ替えを行ない、２以上の通信手順を合体するように、記述内容を変更する、プログラム作成方法を開示する。
特開２００７−０４８０５２号公報は、並列処理を最適化するコンパイラに関するものであって、コンパイラは、対象プログラムを実行するプロセッサ・コアの個数である実行コア数を記録している。コンパイラは、まず、対象プログラムの中から単一のプロセッサ・コアで連続して実行すべき実行パスの候補である支配的パスを検出する。次に、実行コア数以下の数の支配的パスを選択することによりマルチコア・プロセッサにおいて並列にまたは連続して実行すべきタスクのクラスタを生成する。次に、生成されたクラスタ毎に、実行コア数以下の１つまたは複数の自然数の各々について、当該クラスタを当該自然数に等しい個数のプロセッサ・コアで実行した場合の実行時間を算出する。そして、算出された実行時間に基づいて各クラスタの実行のために割り当てるべきプロセッサ・コアの個数を選択する。
しかし、これらの開示技術は、シミュレーションプログラムの実行のように、図２(b)に示すような有効グラフの処理が繰り返し実行される場合には、必ずしも効率的な並列化を達成しない。
一方、Neil Vachharajani, Ram Rangan, Easwaran Raman, Matthew J. Bridges, Guilherme Ottoni, David I. August, “Speculative Decoupled Software Pipelining”, In proceedings of the 16th International Conference on Parallel Architecture and Compilation Techniques, 2007に記述されている技術は、図２(b)に示すクラスタの並列化に適合する。すなわち、複数のクラスタをそれぞれ、個々のプロセッサに割当てることによって、図３に示すように、パイプライン実行することができる。
特開平９−９７２４３号公報 特開平９−１６７１４４号公報 特開２００７−０４８０５２号公報
Neil Vachharajani, Ram Rangan, Easwaran Raman, Matthew J. Bridges, Guilherme Ottoni, David I. August, "Speculative Decoupled Software Pipelining", In proceedings of the 16th International Conference on Parallel Architecture and Compilation Techniques, 2007
しかし、非特許文献１に示す技法では、強連結成分のクラスタのサイズが大きくなる傾向にあるシステムでは最適解が得にくいという問題がある。
これは、非特許文献１に示す技法では、強連結成分の内部にある並列性を活かすことができないためである。
従って、この発明の目的は、強連結成分のサイズが大きくなる傾向がある、シミュレーション・モデルにおいて、強連結成分の内部の並列性も活かして、高速な動作を可能とする並列化技法を提供することにある。
この発明の実施の前提として、マルチコアまたはマルチプロセッサの環境にあるものとする。このようなシステムにおいて、並列化するためのプログラムは、これには限定されないが、MATLAB(R)/Simulink(R)などのシミュレーション・モデリング・ツールで作成されているものとする。すなわち、プログラムは、処理の流れを示す有向のエッジで結ばれた制御ブロックで記述されている。
すると、本発明に従う最初のステップは、前記エッジのうち、予測性が高いエッジを選ぶことである。
次のステップでは、本発明に係る処理プログラムが、強連結クラスタを見出す。その後、ブロックを１つだけ含む、互いに隣接する強連結クラスタを、並列化を阻害しないように結合し、これを非強連結クラスタとする。
次のステップでは、本発明に係る処理プログラムが、形成された強連結クラスタと、非強連結クラスタの各々につき、並列化テーブルを作成する。
次のステップでは、本発明に係る処理プログラムが、強連結クラスタと非強連結クラスタをノードとしたグラフを、シリーズパラレルグラフに変換する。
次のステップでは、本発明に係る処理プログラムが、シリーズパラレルグラフの階層に基づき、並列化テーブルをマージする。
次のステップでは、本発明に係る処理プログラムが、得られた並列化テーブルから最善の構成を選び、この構成に基づき、実際にクラスタをコアまたはプロセッサに個々に割り当てる。
この発明によれば、強連結成分のサイズが大きくなる傾向があるシミュレーション・モデルにおいて、強連結成分の並列性も活かした並列化技法によって、動作の高速化が図られる。
ブロック線図の例を示す図である。 クラスタ化されたブロック線図の例を示す図である。 パイプライン化されたブロック線図の例を示す図である。 本発明を実施するためのハードウェアの例を示す図である。 機能ブロック図を示す図である。 全体の処理の概要フローチャートを示す図である。 ブロック線図の例を示す図である。 予測可能なエッジが除去されたブロック線図の例を示す図である。 クラスタ化されたブロック線図の例を示す図である。 並列化テーブルの例を示す図である。 クラスタと並列化テーブルの対応を示す図である。 並列化テーブルから生成されたグラフを示す図である。 並列化テーブルのマージ処理を示す図である。 マージされた並列化テーブルの例を示す図である。 ＳＣＣ検出処理のフローチャートを示す図である。 ＳＣＣを統合する処理のフローチャートを示す図である。 Clear_path_and_assign()処理のフローチャートを示す図である。 クラスタ毎に並列化テーブルを計算する処理のフローチャートを示す図である。 クラスタ毎に並列化テーブルを計算する処理のフローチャートを示す図である。 並列化テーブルのグラフを構成する処理のフローチャートを示す図である。 並列化テーブルを統合する処理のフローチャートを示す図である。 get_series_parallel_nested_tree()処理のフローチャートを示す図である。 get_table()処理のフローチャートを示す図である。 series_merge()処理のフローチャートを示す図である。 parallel_merge()処理のフローチャートを示す図である。 merge_clusters_in_shared()処理のフローチャートを示す図である。 統合された並列化テーブルから最良の構成を選択する処理のフローチャートを示す図である。
以下、図面を参照して、本発明の一実施例の構成及び処理を説明する。以下の記述では、特に断わらない限り、図面に亘って、同一の要素は同一の符号で参照されるものとする。なお、ここで説明する構成と処理は、一実施例として説明するものであり、本発明の技術的範囲をこの実施例に限定して解釈する意図はないことを理解されたい。
先ず、図４を参照して、本発明を実施するために使用されるコンピュータのハードウェアについて説明する。図４において、ホスト・バス４０２には、複数のＣＰＵ１ ４０４ａ、ＣＰＵ２ ４０４ｂ、ＣＰＵ３ ４０４ｃ、・・・ＣＰＵｎ ４０４ｎが接続されている。ホスト・バス４０２にはさらに、ＣＰＵ１ ４０４ａ、ＣＰＵ２ ４０４ｂ、ＣＰＵ３ ４０４ｃ、・・・ＣＰＵｎ ４０４ｎの演算処理のためのメイン・メモリ４０６が接続されている。
一方、Ｉ／Ｏバス４０８には、キーボード４１０、マウス４１２、ディスプレイ４１４及びハードティスク・ドライブ４１６が接続されている。Ｉ／Ｏバス４０８は、Ｉ／Ｏブリッジ４１８を介して、ホスト・バス４０２に接続されている。キーボード４１０及びマウス４１２は、オペレータが、コマンドを打ち込んだり、メニューをクリックするなどして、操作するために使用される。ディスプレイ４１４は、必要に応じて、後述する本発明に係るプログラムをＧＵＩで操作するためのメニューを表示するために使用される。
この目的のために使用される好適なコンピュータ・システムのハードウェアとして、ＩＢＭ（Ｒ）Ｓｙｓｔｅｍ Ｘがある。その際、ＣＰＵ１ ４０４ａ、ＣＰＵ２ ４０４ｂ、ＣＰＵ３ ４０４ｃ、・・・ＣＰＵｎ ４０４ｎは、例えば、インテル（Ｒ）Ｘｅｏｎ（Ｒ）であり、オペレーティング・システムは、Ｗｉｎｄｏｗｓ（商標）Ｓｅｒｖｅｒ ２００３である。オペレーティング・システムは、ハードティスク・ドライブ４１６に格納され、コンピュータ・システムの起動時に、ハードティスク・ドライブ４１６からメイン・メモリ４０６に読み込まれる。
本発明を実施するためには、マルチプロセッサ・システムを用いることが必要である。ここでマルチプロセッサ・システムとは、一般に、独立に演算処理し得るプロセッサ機能のコアを複数もつプロセッサを用いるシステムを意図しており、従って、マルチコア・シングルプロセッサ・システム、シングルコア・マルチプロセッサ・システム、及びマルチコア・マルチプロセッサ・システムのどれかでよいことを理解されたい。
なお、本発明を実施するために使用可能なコンピュータ・システムのハードウェアは、ＩＢＭ（Ｒ）Ｓｙｓｔｅｍ Ｘに限定されず、本発明のシミュレーション・プログラムを走らせることができるものであれば、任意のコンピュータ・システムを使用することができる。オペレーティング・システムも、Ｗｉｎｄｏｗｓ（Ｒ）に限定されず、Ｌｉｎｕｘ（Ｒ）、Ｍａｃ ＯＳ（Ｒ）など、任意のオペレーティング・システムを使用することができる。さらに、シミュレーション・プログラムを高速で動作させるために、ＰＯＷＥＲ（商標）６ベースで、オペレーティング・システムがＡＩＸ（商標）のＩＢＭ（Ｒ）Ｓｙｓｔｅｍ Ｐなどのコンピュータ・システムを使用してもよい。
ハードティスク・ドライブ４１６にはさらに、MATLAB(R)/Simulink(R)、Ｃコンパイラまたは、Ｃ＋＋コンパイラ、後述する本発明に係る解析、平坦化、クラスタリング、展開のためのモジュール、ＣＰＵ割り当て用コード生成モジュール、処理ブロックの期待される実行時間を測定するためのモジュールなどが格納されており、オペレータのキーボードやマウス操作に応答して、メイン・メモリ４０６にロードされて実行される。
尚、使用可能なシミュレーション・モデリング・ツールは、MATLAB(R)/Simulink(R)に限定されず、オープンソースのScilab/Scicosなど任意のシミュレーション・モデリング・ツールを使用することが可能である。
あるいは、場合によっては、シミュレーション・モデリング・ツールを使わず、直接、Ｃ、Ｃ＋＋などでシミュレーション・システムのソース・コードを書くことも可能であり、その場合にも、個々の機能が、互いに依存関係にある個別の機能ブロックとして記述できるなら、本発明は適用可能である。
図５は、本発明の実施例に係る機能ブロック図である。各々のブロックは、基本的に、ハードティスク・ドライブ４１６に格納されているモジュールに対応する。
図５において、シミュレーション・モデリング・ツール５０２は、MATLAB(R)/Simulink(R)、Scilab/Scicosなどの既存の任意のツールでよい。シミュレーション・モデリング・ツール５０２は、基本的には、オペレータが、ディスプレイ４１４上でＧＵＩ的に機能ブロックを配置し、数式など必要な属性を記述し、必要に応じて、機能ブロック間を関連付けてブロック線図を記述することを可能ならしめるような機能をもつ。シミュレーション・モデリング・ツール５０２はさらに、記述されたブロック線図に等価な機能を記述するＣのソースコードを出力する機能をもつ。Ｃ以外にも、Ｃ＋＋、ＦＯＲＴＲＡＮなどを使用することができる。特に、後述するＭＤＬファイルは、Simulink(R)独自のフォーマットであり、機能ブロック間の依存関係を記述するためのものである。
なお、シミュレーション・モデリング・ツールは、別のパーソナル・コンピュータに導入して、そこで生成されたソース・コードを、ネットワークなどを経由して、ハードティスク・ドライブ４１６にダウンロードするようにすることもできる。
こうして出力されたソース・コード５０４は、ハードティスク・ドライブ４１６に保存される。
解析モジュール５０６は、ソースコード５０４を入力して構文解析し、ブロックのつながりを、グラフ表現５０８に変換する。グラフ表現５０８のデータは、好適には、ハードディスク・ドライブ４１６に格納される。
クラスタリング・モジュール５１０は、グラフ表現５０８を読み取って、強連結成分（ＳＣＣ）を見出すことによるクラスタリングを行う。強連結とは、ある有向グラフにおいて、任意の二点間に有向路が存在することである。そして、強連結成分とは、与えられたグラフの部分グラフであって、それ自体では強連結で、それ以上頂点を追加すると強連結でなくなるような部分グラフのことである。
並列化テーブル処理モジュール５１４は、クラスタリング・モジュール５１０によってクラスタリングされたクラスタに基づき、後で詳細に説明する処理によって、並列化テーブル５１６を作成する機能をもつ。
作成された並列化テーブル５１６は、好適にはメイン・メモリ４０６に配置されるが、ハードディスク・ドライブ４１６に配置してもよい。
コード生成モジュール５１８は、グラフ表現５０８と、並列化テーブル５１６を参照して、コンパイラ５２０がコンパイルするためのソースコードを生成する。コンパイラ５２０が想定するプログラミング言語としては、Ｃ、Ｃ＋＋、Ｃ＃、Ｊａｖａ（商標）などのマルチコア、またはマルチプロセッサに対応したプログラミングが可能な任意のプログラミング言語を使用することができ、コード生成モジュール５１８はそれに対応して、クラスタ毎に、ソースコードを生成することになる。
コンパイラ５２０が生成したクラスタ毎の実行可能バイナリ・コード（図示しない）は、並列化テーブル５１６などに記述された内容に基づき、異なるコアまたはプロセッサに割り当てられて、オペレーティング・システムの作用により、実行環境５２２で実行される。
以下、一連のフローチャートに従い、本発明の処理をより詳細に説明するが、その前に、用語と記法の定義を与えておく。
＜定義＞
・集合
|Ｘ|は、集合Ｘに含まれている要素の数をあらわす。
¬Ｘは、集合Ｘの補集合をあらわす。
Ｘ−Ｙ = Ｘ∩¬Ｙ
Ｘ[i]は、集合Ｘのi番目の要素である。
MAX(Ｘ)は、集合Ｘに記録された最大値である。
FIRST(Ｘ)は、集合Ｘの最初の要素である。
SECOND(Ｘ)は、集合Ｘの最初の要素である。
・グラフ
グラフＧは、＜Ｖ，Ｅ＞であらわす。
Ｖは、グラフＧのノードの集合である。
Ｅは、グラフＧの頂点（ノード）を結ぶエッジの集合である。
PARENT(ｖ)は、グラフＧにおけるノードｖ(∈Ｖ)の親ノードの集合である。
CHILD(ｖ)は、グラフＧにおけるノードｖ(∈Ｖ)の子ノードの集合である。
SIBLING(ｖ)は、{ｃ：ｃ!=ｖ, ｃ∈CHILD(ｐ),ｐ∈PARENT(ｖ)｝で定義される。
エッジｅ = (ｕ,ｖ),(ｕ∈Ｖ,ｖ∈Ｖ)について、
SRC(ｅ) := ｕ
DEST(ｅ) := ｖ
・クラスタ
クラスタとは、ブロックの集合を意味する。ＳＣＣもブロックの集合であり、クラスタの一種である。
WORKLOAD(Ｃ)とは、クラスタＣのワークロードのことである。クラスタＣのワークロードとは、クラスタＣにおける全てのブロックのワークロードを足し合わせることによって計算される。
START(Ｃ)は、クラスタＣを含むクラスタの集合に対して、静的なスケジューリングが実行された際に、クラスタＣの開始時刻を表す。
END(Ｃ)は、クラスタＣを含むクラスタの集合に対して、静的なスケジューリングが実行された際に、クラスタＣの終了時刻を表す。
・並列化テーブルＴ
Ｔは、下記のようなエントリＩの集合である。
Ｉ := ＜プロセッサの数, スケジュール長, クラスタの集合＞
ENTRY(Ｔ,ｉ)とは、並列化テーブルＴにおいて、最初の要素がｉであるエントリである。
LENGTH(Ｔ,ｉ)とは、並列化テーブルＴにおいて、最初の要素がｉであるエントリの第２の要素である。そのようなエントリがないなら、∞を返す。
CLUSTERS(Ｔ,ｉ)とは、並列化テーブルＴにおいて、プロセッサのフィールドがｉであるエントリに記録されているクラスタの集合である。
・シリーズパラレルグラフ
シリーズパラレル入れ子ツリーＧsp-treeは、＜Ｖsp-tree,Ｅsp-tree＞で表される、バイナリ・ツリーである。
Ｖsp-treeは、Ｇsp-treeのノードの集合を表し、各ノードはエッジと記号の組(ｆ,ｓ)となる。ここで、ｆ∈Ept-sp（ここで、Ept-spは、あるグラフのエッジを要素とする集合）であり、ｓ∈{"L","S","P"}である。
"L"は、葉(leaf)、"S"は直列(series)、"P"は並列(parallel)という種別をあらわす記号である。
Ｅsp-treeは、ツリーＧsp-treeのエッジ(ｕ,ｖ)の集合である。
EDGE(ｎ)(ｎ∈Ｖsp-tree)は、ｎの最初の要素である。
SIGN(ｎ)(ｎ∈Ｖsp-tree)は、ｎの２番目の要素である。
LEFT(ｎ)(ｎ∈Ｖsp-tree)は、ツリーＧsp-treeにおけるノードｎの左の子ノードである。
RIGHT(ｎ)(ｎ∈Ｖsp-tree)は、ツリーＧsp-treeにおけるノードｎの右の子ノードである。
次に、図６を参照して、本発明の全体的な概要フローチャートについて説明する。図７に、シミュレーション・モデリング・ツール５０２で作成した、ブロック線図を、解析モジュールがグラフ表現に変換した図を示す。
先ず最初に、このグラフＧ := ＜Ｖ,Ｅ＞によってあらわす。Ｖはブロックの集合で、Ｅはエッジの集合である。
図６に戻って、ステップ６０２では、予測可能なエッジが除去される。予測可能なエッジは、シミュレーションモデルを作成した人が、モデルの性質を考慮して予め、手作業で選択することを想定している。
そのようにして予測可能なエッジを除去した後のグラフ表現を、
Ｇpred := ＜Ｖpred,Ｅpred＞とあらわす。すると、Ｖpred = Ｖであるが、Ｅpred = Ｅ - 予測可能なエッジの集合となる。
予測可能なエッジとは、一般的には物体の速度など、連続的で、短時間で急激な変化を示さないようなシグナル（ブロック線図上のエッジ）を選択するものである。典型的には、モデル作成者に、モデル上でアノテーションを書いてもらうことで、コンパイラがどのエッジが予測可能であるかを知ることができる。
図８に、図７のグラフから予測可能なエッジを取り除いたブロック線図を示す。図７において、７０２が予測可能なエッジである。
ステップ６０４では、クラスタリング・モジュール５１０が、強連結成分（ＳＣＣ）を検出する。図９において、そのようにして検出された、一つ以上のブロックを含むＳＣＣは、クラスタ９０２、９０４、９０６及び９０８で示されている。また、クラスタ９０２、９０４、９０６及び９０８に含まれないブロックは、それぞれが一つのブロックからなるＳＣＣであるとする。
このように検出されたＳＣＣを以って、ＳＣＣのグラフを、
ＧSCC := ＜ＶSCC,ＥSCC＞とあらわす。
ここで、ＶSCCは、このアルゴリズムによって作成されたＳＣＣの集合であり、
ＥSCCは、ＶSCCにおいてＳＣＣを接続するエッジの集合である。
さらにまたここでは、ノードがループを構成するＳＣＣ（すなわち、二つ以上のブロックを含むＳＣＣ）の集合であるＶloopも作成される。
ステップ６０６では、クラスタリング・モジュール５１０によって、ブロックを一つだけ含む隣接するＳＣＣが、その後の並列化を妨げないように統合され、非ＳＣＣクラスタが形成される。その状況は、図１１に示されている。
このように統合されたグラフを、Ｇarea := ＜Ｖarea,Ｅarea＞とあらわす。
ここで、Ｖareaは、このアルゴリズムによって統合されて新たにできた非ＳＣＣクラスタと、このアルゴリズムで変化の無かったＳＣＣクラスタの集合であり、
Ｅareaは、Ｖareaの要素間を接続するエッジの集合である。
さらにまたここでは、新しく作成された非ＳＣＣクラスタの集合である、Ｖnon-loopも作成される。
ステップ６０８では、並列化テーブル処理モジュール５１４が、Ｖloopにおける各クラスタ毎に並列化テーブルを計算する。これにより、並列化テーブルの集合Ｖpt-loopが得られる。
ステップ６１０では、並列化テーブル処理モジュール５１４が、Ｖnon-loopにおける各クラスタ毎に並列化テーブルを計算する。これにより、並列化テーブルの集合Ｖpt-non-loopが得られる。
このようにして得られた並列化テーブルを図１１に示す。並列化テーブル１１０２、１１０４、１１０６、１１０８がＶpt-loopの要素であり、並列化テーブル１１１０、１１１２、１１１４、１１１６がＶpt-non-loopの要素である。なお、並列化テーブルのフォーマットは、図１０に示すように、各エントリが、可用なプロセッサの数と、ワークロード、クラスタの集合からなる。
ステップ６１２では、並列化テーブル処理モジュール５１４が、並列化テーブルをノードとするグラフを構築する。
このように構築されたグラフを、Ｇpt := ＜Ｖpt,Ｅpt＞とあらわす。
ここで、Ｖptは、このアルゴリズムによって作成された並列化テーブルの集合であり、
Ｅptは、Ｖptの要素間を接続するエッジの集合である。
ステップ６１４では、並列化テーブル処理モジュール５１４が、Ｖpt中の並列化テーブルを１つに統合する。そのような統合処理は、まずGptをシリーズパラレルグラフに変換し、そこから、シリーズパラレル入れ子ツリーを生成する。ここで生成されるシリーズパラレル入れ子ツリーの例を、図１２の１２０２に示す。この例では、元々Ｇptがシリーズパラレルグラフであったため、シリーズパラレルグラフへの変換過程は示されていない。このように生成されたシリーズパラレル入れ子ツリーの構造に従い、並列化テーブルが統合されていく。この例を、図１３に示す。例えば、並列化テーブルＦ，Ｇを統合し、新しい並列化テーブルＳＰ６を作成する。続いて、ＳＰ６と並列化テーブルＥが結合され、新しい並列化テーブルＳＰ４が作成される。このように、シリーズパラレル入れ子ツリーの構造に従って並列化テーブルの結合が進むと、最終的に一つの並列化テーブルＳＰ０が出来上がり、この最終的な一つの並列化テーブルをTunifiedとする。
統合された並列化テーブルＴunifiedの例を、図１４に示す。
並列化テーブル処理モジュール５１４は、統合された並列化テーブルＴunifiedから最良の構成を選択する。その結果、結果のクラスタの集合Ｒfinalが得られる。
図１４の例では、集合Ｒfinal = { C'''1, C''2, C'3, C4} である。
以下、図６の概要フローチャートの各ステップを、個別のフローチャートを使用して、より詳細に説明する。
図１５は、図６における、ＳＣＣを見出すためのステップ６０４をより詳細に説明するフローチャートである。この処理は、図５のクラスタリング・モジュール５１０が実行する。
示されているステップ１５０２において、以下の処理が行われる。
SCCアルゴリズムを Gpredに適用する。このSCCアルゴリズムとしては、例えば、R. Tarjan, “Depth-first search and linear graph algorithms” SIAM Journal on Computing, pp. 146-160, 1972に記載されている。
Vscc = そのアルゴリズムによって得られたSCCの集合
Escc = { (C, C’) : C∈Vscc , C’∈Vscc , C!=C’,
∃(u, v) ∈Epred, u∈C, v∈C’}
Gscc = <Vscc , Escc>
Vloop = {C : C∈Vscc , |C| > 1}
図１６は、図６における、ブロックを１つだけ含むＳＣＣを統合ためのステップ６０６をより詳細に説明するフローチャートである。この処理も、クラスタリング・モジュール５１０が実行する。
ステップ１６０２では、下記のように変数がセットされる。
H = {C : C ∈ {Vloop ∪{C’: C’ ∈Vscc - Vloop , |PARENT(C’)| = 0}} }
S = スタック, T = SCCと新しいクラスタの間の空の写像.
Varea = 新しいクラスタの空集合
ステップ１６０４では、Hの全ての要素が処理されたかどうかが判断され、もしそうでないなら、ステップ１６０６に進み、そこで、Hにおける未処理SCCを１つ取り出しCとする。
ステップ１６０８では、C∈Vloopかどうかが判断され、もしそうなら、ステップ１６１０に進み、そこで、{C’ : C’∈{CHILD(C)∩¬Vloop }} における全ての要素をSに入れる、という処理が行われる。
ここで¬Vloopは、VSCCを全体集合としたときのVloopの補集合である。
次に、ステップ１６１２に進んで、新しい空クラスタCnewを作成することと、CnewをVareaに加えることが行われる。
ステップ１６０８に戻って、C∈Vloopでないなら、ステップ１６１４で、CがSに入れられて、ステップ１６１２に進む。
ステップ１６１６では、|S| = 0かどうかが判断され、もしそうなら、ステップ１６０４に戻る。
ステップ１６１６で、|S| = 0でないと判断されると、ステップ１６１８に進み、そこで、次のような処理が行われる。
SからCを取り出す
(C, Cnew) をTに入れる
F = CHILD(C)
次に、ステップ１６２０に進み、そこで、|F| = 0かどうかが判断され、もしそうなら、ステップ１６２０に戻る。
ステップ１６２０で、|F| = 0でないと判断されると、ステップ１６２２に進み、そこで、Fから１つの要素Cchildを取得する処理が行われる。
次にステップ１６２４で、Cchild∈Hかどうかが判断され、もしそうなら、ステップ１６２０に戻る。
ステップ１６２４で、Cchild∈Hでないと判断されると、ステップ１６２６で、
|{(Cchild, C’) ∈T : C’ ∈Varea }| = 0かどうか判断され、もしそうなら、ステップ１６２８で、CchildをSに入れた後、ステップ１６２０に戻る。
ステップ１６２６で、|{(Cchild, C’) ∈T : C’ ∈Varea }| = 0でないと判断されたら、ステップ１６３０で、C’== Cnew かどうか判断し、もしそうなら、ステップ１６２０に戻る。
ステップ１６３０で、C’== Cnewでないと判断されると、ステップ１６３２で、
Clear_path_and_assign(Cchild,T)という関数を呼び出し、ステップ１６２０に戻る。
Clear_path_and_assign(Cchild,T)の詳細は、後で詳しく説明する。
ステップ１６０４に戻って、Hの全てのCが処理されたと判断されると、ステップ１６３４に行って、
Tにおけるすべての要素 (C, Cnew) について, Cの全てのブロックをCnewに入れる
Varea = { Varea - {C’ : C’ ∈Varea , |C’| = 0} } ∪Vloop
Earea = {(C, C’) : C ∈Varea , C’ ∈Varea , C!=C’ , ∃(u, v) ∈Epred , u∈C, v∈C’}
Garea = <Varea, Earea>
Vnon-loop = Varea - Vloop
という処理を行って、終わる。
図１７は、図１６のフローチャートで呼び出されるClear_path_and_assign(Cchild,T)という関数の処理の内容を示すフローチャートである。
ステップ１７０２では、下記のセットアップが行われる。
S1 = スタック
Cchild を S1に入れる。
Tから第一要素がCchildである要素 (Cchild, Cprev_new) を見つける。
新しい 空クラスタCnewを作成する。
CnewにVareaを入れる。
ステップ１７０４では、|S1| = 0かどうかが判断され、もしそうなら、処理は終了する。
ステップ１７０４で、|S1| = 0でないと判断されると、ステップ１７０６で、下記の処理が行われる。
CをS1から取り出す。
Tから第一要素がCである要素 (C, X)を除く,ただし、X∈Varea
(C, Cnew)をTに加える。
F1 = CHILD(C)
ステップ１７０８では、|F1| = 0かどうかが判断され、もしそうなら、ステップ１７０４に戻り、そうでなければ、ステップ１７１０に進み、そこでF1からCgcを取得する処理が行われる。
次にステップ１７１２に進み、そこで、Cgc∈Hかどうか判断され、もしそうなら、ステップ１７０８に戻る。
ステップ１７１２で、Cgc∈Hでないと判断されると、ステップ１７１６で、Tから 第１要素がCgcであるような要素(Cgc,Cgca) が見つけられ、次にステップ１７１８でCprev_new == Cgcaかどうか判断される。もしそうなら、ステップ１７１４に進み、そこで、CgcがS1に入れられ、そこから処理は、ステップ１７０８に戻る。そうでないなら、直ちにステップ１７０８に戻る。
次に、図１８のフローチャートを参照して、図６におけるステップ６０８における、Vloopにおける各クラスタ毎に並列化テーブルを計算する処理をより詳細に説明する。この処理は、図５の並列化テーブル処理モジュール５１４が実行する。
図１８において、ステップ１８０２では、mに、ターゲット・システムで利用可能なプロセッサの数がセットされる。
ステップ１８０４では、|Vloop| = 0かどうかが判断され、もしそうなら、この処理は完了する。
次のステップ１８０６では、次の処理が行われる。
i = 1
VloopからクラスタCを得る。
L = { (u, v) : u∈C, v∈C, (u, v) ∈Epred }
Gtmp = <C, L>
Tc = 0エントリの新しい並列化テーブル
ここで、Gtmp = <C, L>とは、Cに含まれるブロックをノードとし、Lに含まれるエッジをエッジとするグラフをGtmpとすることを表している。
ステップ１８０８では、i <= mかどうかが判断され、もしそうでなければ、ステップ１８１０で、TcをVpt-loopに入れてから、ステップ１８０４に戻る。
ステップ１８０８で、i <= mであると判断されると、ステップ１８１２に進み、そこで、S = {s : s ∈C, | PARENT(s) ∩¬C | > 0 }とセットされる。
次のステップ１８１４では、|S| = 0かどうかが判断され、もしそうなら、ステップ１８１６で、iを1増やして、ステップ１８０８に戻る。
ステップ１８１４で、|S| = 0でないと判断されたなら、ステップ１８１８で、Sからsを得て、ステップ１８２０で、Gtmpからバックエッジの集合を検出する処理が行われる。これは例えば、Gtmpのエントリ・ノードがsであるという条件で、Alfred V. Aho , Monica S. Lam , Ravi Sethi ,and Jeffrey D. Ullman, “Compilers: Principles, Techniques, and Tools (2nd Edition)”, Addison Wesleyに記述されているような方法で行われる。
ここで、検出されたバックエッジの集合は、Bとおく。
そして、Gc = ＜C,L-B＞
ステップ１８２２では、C中のブロックを、 i個のクラスタにクラスタ化する処理が行われる。これは例えば、Sih G. C., and Lee E. A , A compile-time scheduling heuristic for interconnection-constrained heterogeneous processor architectures. IEEE Trans. Parallel Distrib. Syst. 4, 2 (Feb.), 75-87に記述されているようなマルチプロセッサ・スケジューリング方法を、利用可能なプロセッサの数がiであるという条件でGcに適用することによって、行われる。このようなスケジューリングの結果、各ブロックはいずれかのプロセッサで実行される形となり、一つのプロセッサによって実行されることとなったブロックの集合を一つのクラスタとする。
そうして、結果のクラスタの集合(i個のクラスタ)をRとおき、Gcの結果のスケジュール長をtとおく。
ここで、スケジュール長とは、上記のスケジューリングの結果、処理の開始から終了までに要する時間である。
またこのとき、上記のスケジューリングの結果、最も最初に実行されるブロックの処理の開始時刻を０とし、各クラスタの開始時刻と終了時刻を、それぞれ、そのクラスタが対応するプロセッサ上で最初にブロックの処理が実行される時刻と、最後のブロックの処理が終了する時刻として記録し、参照可能な状態にしておく。
ステップ１８２４では、t’= LENGTH(Tc, i)として、ステップ１８２６に進み、そこで、t < t’かどうかが判断される。もしそうなら、ステップ１８２８でエントリ (i,t,R) をTCに入れてから、ステップ１８１４に戻る。そうでなければ、直ちにステップ１８１４に戻る。
次に、図１９のフローチャートを参照して、図６におけるステップ６１０における、
Vnon-loopにおける各クラスタ毎に並列化テーブルを計算する処理をより詳細に説明する。この処理は、図５の並列化テーブル処理モジュール５１４が実行する。
図１９において、ステップ１９０２では、mに、ターゲット・システムで利用可能なプロセッサの数がセットされる。
ステップ１９０４では、|Vnon-loop| = 0かどうかが判断され、もしそうなら、この処理は完了する。
ステップ１９０６で、|Vnon-loop| = 0でないと判断されると、ステップ１９０６で、iに1をセットし、Vnon-loopからクラスタCを取得し、Tcに0エントリの新しい並列化テーブルをセットする処理が行われる。
ステップ１９０８では、i <= mかどうかが判断され、そうでなければ、ステップ１９１０に進んで、TcをVpt-non-loopに入れた後、処理はステップ１９０４に戻る。
ステップ１９０８で、i <= mであると判断されると、ステップ１９１２では、C中のノードを、i個のクラスタにクラスタ化する処理が行われる。これは、これは例えば、G. Ottoni, R. Rangan, A. Stoler, and D. I. August, “Automatic Thread Extraction with Decoupled Software Pipelining”, In Proceedings of the 38th IEEE/ACM International Symposium on Microarchitecture, November 2005に記述されているようなマルチプロセッサ・スケジューリング方法を、利用可能なプロセッサの数がiであるという条件でGcに適用することによって、行われる。
そして、Rに、i個のクラスタからなる結果の集合がセットされ、tにMAX_WORKLOAD(R)がセットされ、(i, t, R)をTCに入れた後、iを1だけ増分して、ステップ１９０８に戻る。またこのとき、上記のスケジューリングの結果、最も最初に実行されるブロックの処理の開始時刻を０とし、各クラスタの開始時刻と終了時刻を、それぞれ、そのクラスタが対応するプロセッサ上で最初にブロックの処理が実行される時刻と、最後のブロックの処理が終了する時刻として記録し、参照可能な状態にしておく。
図２０は、並列化テーブルからなるグラフを構成するための処理を示すフローチャートである。この処理は、図５の並列化テーブル処理モジュール５１４が実行する。そのステップ２００２ではまず、
Vpt := Vpt-loop ∪ Vpt-non-loopによって、２つのクラスタの合弁が得られる。
次に、下記の式によって、並列化テーブルからなるグラフのエッジの集合を与える。
Ept := { (T, T’) : T ∈Vpt, T’∈Vpt, T!=T’,∃(u, v) ∈Epred,
u∈FIRST(CLUSTERS(T,1)) , v∈FIRST(CLUSTERS(T’,1)) }
以上から、Gpt := <Vpt,Ept>によって、並列化テーブルからなるグラフが構成される。
なお、CLUSTERS(T,1)は、常に１つのクラスタを返す。なぜなら、二番目の引数が示すように、利用可能なプロセッサの数が１だからである。
また、同一の終点の対をもつエッジが、１つに統合される。
次に、図２１のフローチャートを参照して、並列化テーブルの統合処理について説明する。この処理は、図５の並列化テーブル処理モジュール５１４が実行する。
ステップ２１０２ではまず、
Gpt を、直接−並列グラフ Gpt-sp = <Vpt-sp, Ept-sp> に変換する処理が行われる。これは例えば、Arturo Gonzalez Escribano, Valentin Cardenoso Payo, and Arjan J.C. van Gemund, “Conversion from NSP to SP graphs”, Tech. Rep. TRDINFO -01-97, Universidad de Valladolid, Valladolid (Spain), 1997に記述されているような方法で、行われる。
次に、下記によって、Vpt-spがえられる。
Vpt-sp = Vpt∪Vdummy
ここで、Vdummyは、このアルゴリズムによって追加されるダミー・ノードの集合である。各ダミー・ノードは、並列化テーブル{(i,0,φ):i=1,...,m}であり、mは、ターゲット・システムにおける利用可能なプロセッサの数である。
また、下記によって、Ept-spがえられる。
Ept-sp = Ept∪Edummy
ここで、Edummyは、Vpt-spの要素を接続する、このアルゴリズムによって追加されたダミー・エッジである。
ステップ２１０４では、下記の式によって、Gsp-treeを得る。
Gsp-tree := get_series_parallel_nested_tree(Gpt-sp)
なお、get_series_parallel_nested_tree()という関数については、後で詳細に説明する。
ステップ２１０６では、nroot := Gsp-treeのルート・ノードとセットされる。このルート・ノードとは、親ノードをもたないノードであり、そのようなノードは、Gsp-treeに唯一存在する。
次に、下記の式によって、Tunifiedを得る。
Tunified := get_table(nroot)
なお、get_table()という関数については、後で詳細に説明する。
次に、図２２のフローチャートを参照して、get_series_parallel_nested_tree(Gpt-sp)の動作について、説明する。
まず、ステップ２２０２では、Vcpy = Vpt-sp, Ecpy = Ept-spと、一旦コピーする。
ステップ２２０４では、Scand = { T: T∈Vcpy , |{e=(T’,T) : e∈Ecpy}|=1
∧ |{e=(T, T'') : e∈Ecpy}|=1 }によって、集合を更新する。
ステップ２２０６では、|Scand| = 0かどうかが判断され、もしそうなら、
Gsp-tree := <Vsp-tree, Esp-tree>として、処理を終る。
ステップ２２０６で、|Scand| = 0でないと判断されたなら、ステップ２２１０に進んで、以下の処理が行われる。
まず、ScandからTを取得し、
f := (T’, T ), f’ := (T, T'') とし、
ここで (T’, T)∈Ecpy , (T, T'')∈Ecpy
新しいエッジ f’’ = (T’, T'')を作成し、
nsnew = (f'',“S”)
nsnewを、Vsp-treeに入れる。
次に、ステップ２２１２に進んで、そこで、fは新しく作成されたエッジかどうかが判断される。もしそうなら、ステップ２２１４に進んで、Vsp-treeからFIRST(n)=fであるようなノードnを見つける処理が行われる。
一方、ステップ２２１２で、fは新しく作成されたエッジでないと判断されたなら、ステップ２２１６に進み、新しいツリーノード n = (f, “L”)を作成し、nをVsp-treeに入れる。
ステップ２２１４または２２１６からは、ステップ２２１８に進み、そこで、(nsnew , n) を Esp-treeに入れる処理が行われる。
次にステップ２２２０に進み、そこで、f'は新しく作成されたエッジかどうかが判断される。もしそうなら、ステップ２２２２に進み、Vsp-treeからFIRST(n')=f'であるようなノードn'を見つける処理が行われる。
一方、ステップ２２２０で、f'は新しく作成されたエッジでないと判断されたなら、ステップ２２２４に進み、新しいツリーノード n' = (f', “L”)を作成し、n'をVsp-treeに入れる。
ステップ２２２２または２２２４からは、ステップ２２２６に進み、そこで、(nsnew , n') を Esp-treeに入れる処理が行われる。さらに、P = { p=(T’, T'') : p∈Ecpy}とセットされる。
次に、ステップ２２２８では、|P| = 0かどうかが判断され、もしそうなら、ステップ２２３０に進んで、そこで、f''をVcpyに入れ、次にステップ２２３２で、TをVcpyから除去してf'及びf''をEcpyから除去し、ステップ２２０４に戻る。
ステップ２２２８に戻って、|P| = 0でないと判断されたなら、ステップ２２３４に進み、そこでPから１つの要素pを取得する。
次にステップ２２３６で、Pが新しく作成されたエッジかどうかが判断され、もしそうなら、ステップ２２３８で、Vsp-treeからFIRST(r) = pであるようなノードrを見つける処理が行われる。
ステップ２２３６で、pが新しく作成されたエッジでないと判断されると、ステップ２２４０に進み、そこで、新しいツリーノード r = (p, “L”)を作成し、rをVsp-treeに入れる処理が行われる。
ステップ２２３８またはステップ２２４０からは、ステップ２２４２に進み、そこで、新しいエッジ f''' = (T',T'')を作成を作成し、npnew = (f''',"P")とセットし、 (npnew,nsnew) をETに入れ、(npnew, r)をETに入れ、pをEcpyから除去し、f'''をEcpyに入れる処理が行われる。
ステップ２２４２からは、既に説明したステップ２２３２を経て、ステップ２２０４に戻る。
図２３は、図２１のステップ２１０６で呼ばれる、get_table()という関数の処理の内容を示すフローチャートである。
図２３において、ステップ２３０２ではまず、SIGN(l) =“L”かどうかが判断される。ここで、SIGN()という関数は、前に、ツリーＧsp-treeの対(ｆ,ｓ)としてあらわされるノードの集合において、ｓ∈{"L","S","P"}として説明した集合の要素を返す。ここの"L"は、葉(leaf)、"S"は直列(series)、"P"は並列(parallel)という種別をあらわす。
ステップ２３０２でSIGN(l) ="L"であると判断されたなら、ステップ２３０４に進み、そこでTc = NULLとし、ステップ２３０６でTcを返して、処理を終わる。
ステップ２３０２でSIGN(l) ="L"でないと判断されたなら、ステップ２３０８に進み、そこで、l = LEFT(n), r = RIGHT(n), Tl = get_table(l), Tr = get_table(r)という演算を行なう。このフローチャートはget_table()について処理なので、ここのget_table(l)とget_table(r)は、再帰呼び出しである。
次にステップ２３１０に進んで、そこで、SIGN(l) ="S"かどうか判断する。そうでなければ、ステップ２３１２でTc = parallel_merge(Tl,Tr)として、ステップ２３０６でTcを返して、処理を終わる。parallel_merge()の詳細は、後で説明する。
ステップ２３１０で、SIGN(n) ="S"であると判断されたなら、ステップ２３１４でel = EDGE(l), Tc = DEST(el)とし、ステップ２３１６でTl = NULLかどうか判断される。もしそうでないなら、ステップ２３１８で、Tc = series_merge(Tl,Tc)として、ステップ２３２０に進む。もしそうなら、直ちにステップ２３２０に進む。series_merge()の詳細は、後で説明する。
次に、ステップ２３２０で、Tr = NULLかどうか判断され、もしそうでないなら、ステップ２３２２で、Tc = series_merge(Tc,Tr)として、ステップ２３０６に進む。もしそうなら、直ちにステップ２３０６に進む。こうして、Tcを返して、処理を終わる。
次に、図２４のフローチャートを参照して、series_merge(Tl,Tr)の処理を説明する。まず、ステップ２４０２では、Tl == NULLまたはTr == NULLであるかどうかが判断される。もしそうなら、ステップ２４０４に進んで、Tl == NULLかどうかが判断され、もしそうでないなら、ステップ２４０６で、Tnew = Tlとして、ステップ２４０８でTnewを返して、処理を終わる。
Tl == NULLであるなら、ステップ２４１０に進み、そこで、Tr == NULLであるかどうかが判断される。もしそうでないなら、ステップ２４１２で、Tnew = Trとして、ステップ２４０８でTnewを返して、処理を終わる。
もしTr == NULLであるなら、ステップ２４１４に進み、Tnew = NULLとして、ステップ２４０８でTnewを返して、処理を終わる。
ステップ２４０２で、Tl == NULLでもないしTr == NULLでもないと判断されたなら、ステップ２４１６に進んで、mに、利用可能なプロセッサの数がセットされ、Tnewに、新しい空の並列化テーブルがセットされる。
ステップ２４１７では、iに1がセットされ、ステップ２４１８では、i <= mかどうか判断される。i <= mでなければ、処理は、ステップ２４０８に行って、Tnewを返して、処理を終わる。
i <= mであるなら、ステップ２４２０で、j = 1とセットして、ステップ２４２２でj<=mかどうか判断し、そうでなければ、ステップ２４２４でiを1だけ増分して、ステップ２４１８に戻る。
ステップ２４２２でj<=mであると判断されると、ステップ２４２６に進み、そこで、i+j<=mかどうかが判断される。もしそうなら、ステップ２４２８に進み、そこで、下記の処理が行なわれる。
lsl = LENGTH(Tl,i)
lsr = LENGTH(Tr,j)
ls = MAX(lsl,lsr)
Rl = CLUSTERS(Tl,i)
Rr = CLUSTERS(Tr,j)
Rnew = Rl ∪ Rr
ステップ２４２８に続いて、ステップ２４３０では、ls < LENGTH(Tnew, i+j)かどうかが判断され、もしそうなら、ステップ２４３２で、(i+j,ls,Rnew)が、Tnewに記録される。そして処理は、ステップ２４３４に進む。ステップ２４３０で、ls < LENGTH(Tnew, i+j)でないと判断した場合は、処理は直ちにステップ２４３４に進む。
ステップ２４３４では、i = jかどうかが判断され、もしそうなら、ステップ２４３６で、下記の処理が行なわれる。
Rl = CLUSTERS(Tl,i)
Rr = CLUSTERS(Tr,j)
(Rnew,ls) = merge_clusters_in_shared(Rl,Rr,i)
なお、merge_clusters_in_shared()の処理の詳細については、後で説明する。
ステップ２４３６に続いて、ステップ２４３８では、ls < LENGTH(Tnew, i)かどうかが判断され、もしそうなら、ステップ２４４０で、(i,ls,Rnew)が、Tnewに記録される。そして処理は、ステップ２４４２に進む。ステップ２４３０で、ls < LENGTH(Tnew, i)でないと判断した場合は、処理は直ちにステップ２４４２に進む。
ステップ２４３４で、i = jでないと判断された場合も、ステップ２４３４から直ちにステップ２４４２に進む。ステップ２４４２では、jを1だけ増分して、ステップ２４２２に戻る。
次に、図２５のフローチャートを参照して、parallel_merge(Tl,Tr)の処理を説明する。まず、ステップ２５０２では、Tl == NULLまたはTr == NULLであるかどうかが判断される。もしそうなら、ステップ２５０４に進んで、Tl == NULLかどうかが判断され、もしそうでないなら、ステップ２５０６で、Tnew = Tlとして、ステップ２５０８でTnewを返して、処理を終わる。
Tl == NULLであるなら、ステップ２５１０に進み、そこで、Tr == NULLであるかどうかが判断される。もしそうでないなら、ステップ２５１２で、Tnew = Trとして、ステップ２５０８でTnewを返して、処理を終わる。
もしTr == NULLであるなら、ステップ２５１４に進み、Tnew = NULLとして、ステップ２５０８でTnewを返して、処理を終わる。
ステップ２５０２で、Tl == NULLでもないしTr == NULLでもないと判断されたなら、ステップ２５１６に進んで、mに、利用可能なプロセッサの数がセットされ、Tnewに、新しい空の並列化テーブルがセットされる。
さらに、
T1 = series_merge(Tl,Tr)
T2 = series_merge(Tr,Tl)
とセットされる。series_mergeについては、図２４で説明済みである。
ステップ２５１８では、iに1がセットされ、ステップ２５２０では、i <= mかどうか判断される。i <= mでなければ、処理は、ステップ２５０８に行って、Tnewを返して、処理を終わる。
i <= mであるなら、ステップ２５２２に進んで、そこで、下記の式により、l1と、l2がセットされる。
l1 = LENGTH(T1,i)
l2 = LENGTH(T2,i)
ステップ２５２４では、l1 < l2かどうか判断され、もしそうなら、ステップ２５２６で、
R = CLUSTERS(T1,i)とされ、(i,l1,R)がTnewに記録される。
l1 < l2でないなら、ステップ２５２８で、R = CLUSTERS(T2,i)とされ、(i,l2,R)がTnewに記録される。
次に、ステップ２５３０でiを1増分してから、ステップ２５２０に戻る。
次に、図２６のフローチャートを参照して、merge_clusters_in_shared(Rl,Rr,i)の処理を説明する。
先ず、ステップ２６０２では、Rl中のクラスタを、その終了時間で昇順にソートする。
また、Rr中のクラスタを、その終了時間で昇順にソートする。
次に、END(Rl[x]) - START(Rr[x]) が最大となるように、1からiの中から、インデックスxを選ぶ。
さらに、以下の計算を行なう。
w = MAX({ v = END(Rl[u])+gap[u]+WORKLOAD(Rr[u]) :
gap[u] = END(Rl[x])-START(Rr[x])+START(Rr[u])-END(Rl[u]), u=1,…,i})
R := {Ru: Ru:=Rl[u]∪Rr[u], u = 1,…,i}
ステップ２６０４では、(R,w)を返して、処理を終了する。
次に、図２７のフローチャートを参照して、Tunifiedから最良の構成を選択する処理について説明する。Tunifiedは、図２１のステップ２１０６から得られたものである。この処理は、図５の並列化テーブル処理モジュール５１４が実行する。
ステップ２７０２では、利用可能なプロセッサの数をmとセットする。また、i = 1とし、min = ∞とおく。∞は実際上、非常に大きい数である。
ステップ２７０４では、i <= mかどうか判断され、もしそうなら、ステップ２７０６で、w = LENGTH(Tunified,i)が計算され、ステップ２７０８では、w < minかどうかが判断される。
w < minでないなら、ステップ２７０４に戻る。w < minならステップ２１７０でmin = wとセットし、ステップ２７１２で、Rfinal = CLUSTERS(Tunified,i)を計算してステップ２７０４に戻る。
ステップ２７０４で、i <= mでないと判断されると、処理は終了する。その時点のRfinalが、求める結果となる。図１４には、このようにして選ばれた構成の例が示されている。
図５に戻って、コンパイラ５２０は、Rfinalに基づきクラスタ毎にコードをコンパイルして、実行環境５２２に引き渡す。実行環境５２２は、クラスタ毎にコンパイルされた実行可能コードを個別のプロセッサにアサインして、実行させる。
以上、この発明を特定の実施例に基づき説明してきたが、この発明は、この特定の実施例に限定されず、当業者が自明に思いつく様々な変形、置換などの構成、技法適用可能であることを理解されたい。例えば、特定のプロセッサのアーキテクチャ、オペレーティング・システムなどに限定されない。
また、上記実施例は、主として、自動車のＳＩＬＳのシミュレーション・システムにおける並列化に関連するものであったが、このような例には限定されず、航空機、ロボットその他の物理システムのシミュレーション・システムに広く適用可能であることを理解されたい。
４０２ ホスト・バス
４０４ａ、４０４ｂ、４０４ｃ、４０４ｎ・・・ ＣＰＵ
４０６ メイン・メモリ
４０８ バス
４１０ キーボード
４１２ マウス
４１４ ディスプレイ
４１６ ハードティスク・ドライブ
４１８ ブリッジ
５０２ シミュレーション・モデリング・ツール
５０４ ソース・コード
５０６ 解析モジュール
５０４ ソースコード
５０８ グラフ表現
５１０ クラスタリング・モジュール
５１２ 変形モジュール
５１４ 並列化テーブル処理モジュール
５１６ 並列化テーブル
５１８ コード生成モジュール
５２０ コンパイラ
５２２ 実行環境
８０２ エッジ
９０２ クラスタ
１１０２ 並列化テーブル
１１１０ 並列化テーブル
１２０２ 並列化テーブルのグラフ

Claims (7)

  1. コンピュータの処理によって、マルチプロセッサ・システムで、個々のプロセッサに割当てて並列実行させるためのコードを生成する方法であって、
    実行すべき処理を、複数の制御ブロックと、その制御ブロックをつなくエッジで記述するステップと、
    強連結クラスタを識別するステップと、
    各強連結クラスタと、該強連結クラスタの間の孤立した非強連結クラスタのノード毎に、プロセッサ数と、そのコストと、対応クラスタをエントリとしてもつ並列化テーブルを作成するステップと、
    並列化テーブルからなるグラフを作成するステップと、
    該並列化テーブルからなるグラフをシリーズパラレルグラフに変換するステップと、
    シリアルパス毎に、前記並列化テーブルをマージするステップと、
    並列セクション毎に、前記並列化テーブルをマージするステップとを有する、
    コード生成方法。
  2. 前記マージされた並列化テーブルのエントリのプロセッサ数とコストに基づき、利用可能なプロセッサの数の範囲でコスト的に最良のエントリを選ぶステップと、
    該最良のエントリのクラスタに基づき、個々のプロセッサに割り当てるための実行可能コードを生成するステップをさらに有する、請求項１に記載のコード生成方法。
  3. コンピュータの処理によって、マルチプロセッサ・システムで、個々のプロセッサに割当てて並列実行させるためのコードを生成するシステムであって、
    実行すべき処理を、複数の制御ブロックと、その制御ブロックをつなくエッジで記述する手段と、
    強連結クラスタを識別する手段と、
    各強連結クラスタと、該強連結クラスタの間の孤立した非強連結クラスタのノード毎に、プロセッサ数と、そのコストと、対応クラスタをエントリとしてもつ並列化テーブルを作成する手段と、
    並列化テーブルからなるグラフを作成するステップと、
    該並列化テーブルからなるグラフをシリーズパラレルグラフに変換するステップと、
    シリアルパス毎に、前記並列化テーブルをマージする手段と、
    並列セクション毎に、前記並列化テーブルをマージする手段とを有する、
    コード生成システム。
  4. 前記マージされた並列化テーブルのエントリのプロセッサ数とコストに基づき、利用可能なプロセッサの数の範囲でコスト的に最良のエントリを選ぶ手段と、
    該最良のエントリのクラスタに基づき、個々のプロセッサに割り当てるための実行可能コードを生成する手段をさらに有する、請求項３に記載のコード生成システム。
  5. マルチプロセッサをもち、請求項４に記載の実行可能コードを生成する手段によって生成されたコードを個々のプロセッサに割り当て実行させるための実行環境を提供するコンピュータ・システム。
  6. コンピュータの処理によって、マルチプロセッサ・システムで、個々のプロセッサに割当てて並列実行させるためのコードを生成するプログラムであって、
    前記コンピュータをして、
    強連結クラスタを識別するステップと、
    各強連結クラスタと、該強連結クラスタの間の孤立した非強連結クラスタのノード毎に、プロセッサ数と、そのコストと、対応クラスタをエントリとしてもつ並列化テーブルを作成するステップと、
    並列化テーブルからなるグラフを作成するステップと、
    該並列化テーブルからなるグラフをシリーズパラレルグラフに変換するステップと、
    シリアルパス毎に、前記並列化テーブルをマージするステップと、
    並列セクション毎に、前記並列化テーブルをマージするステップとを実行させる、
    コード生成プログラム。
  7. 前記マージされた並列化テーブルのエントリのプロセッサ数とコストに基づき、利用可能なプロセッサの数の範囲でコスト的に最良のエントリを選ぶステップと、
    該最良のエントリのクラスタに基づき、個々のプロセッサに割り当てるための実行可能コードを生成するステップをさらに有する、請求項６に記載のコード生成プログラム。
JP2009232369A 2009-10-06 2009-10-06 並列化処理方法、システム、及びプログラム Expired - Fee Related JP4931978B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2009232369A JP4931978B2 (ja) 2009-10-06 2009-10-06 並列化処理方法、システム、及びプログラム
US12/898,851 US20110083125A1 (en) 2009-10-06 2010-10-06 Parallelization processing method, system and program

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2009232369A JP4931978B2 (ja) 2009-10-06 2009-10-06 並列化処理方法、システム、及びプログラム

Publications (2)

Publication Number Publication Date
JP2011081539A true JP2011081539A (ja) 2011-04-21
JP4931978B2 JP4931978B2 (ja) 2012-05-16

Family

ID=43824139

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2009232369A Expired - Fee Related JP4931978B2 (ja) 2009-10-06 2009-10-06 並列化処理方法、システム、及びプログラム

Country Status (2)

Country Link
US (1) US20110083125A1 (ja)
JP (1) JP4931978B2 (ja)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013020580A (ja) * 2011-07-14 2013-01-31 Internatl Business Mach Corp <Ibm> 並列化方法、システム、及びプログラム
WO2013046363A1 (ja) 2011-09-28 2013-04-04 トヨタ自動車株式会社 エンジン制御装置
JP2013134670A (ja) * 2011-12-27 2013-07-08 Toshiba Corp 情報処理装置及び情報処理方法
JP2019526853A (ja) * 2016-07-29 2019-09-19 アー・ファウ・エル・リスト・ゲゼルシャフト・ミト・ベシュレンクテル・ハフツング 直接フィードスルーループを有する信号フローに基づいたコンピュータプログラム。
WO2022052973A1 (zh) * 2020-09-10 2022-03-17 阿里巴巴集团控股有限公司 一种模型处理方法、装置、设备及计算机可读存储介质

Families Citing this family (39)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8161048B2 (en) * 2009-04-24 2012-04-17 At&T Intellectual Property I, L.P. Database analysis using clusters
JP5059174B2 (ja) * 2010-08-10 2012-10-24 株式会社東芝 プログラム変換装置、およびそのプログラム
US8789065B2 (en) 2012-06-08 2014-07-22 Throughputer, Inc. System and method for input data load adaptive parallel processing
US9448847B2 (en) 2011-07-15 2016-09-20 Throughputer, Inc. Concurrent program execution optimization
US9508181B2 (en) * 2011-08-31 2016-11-29 Adobe Systems Incorporated Ordering and rendering buffers for complex scenes with cyclic dependency
US9003383B2 (en) * 2011-09-15 2015-04-07 You Know Solutions, LLC Analytic engine to parallelize serial code
US9286047B1 (en) 2013-02-13 2016-03-15 Cisco Technology, Inc. Deployment and upgrade of network devices in a network environment
JP6018022B2 (ja) 2013-06-14 2016-11-02 株式会社デンソー 並列化コンパイル方法、並列化コンパイラ、並列化コンパイル装置、及び、車載装置
US10374904B2 (en) 2015-05-15 2019-08-06 Cisco Technology, Inc. Diagnostic network visualization
US9800497B2 (en) 2015-05-27 2017-10-24 Cisco Technology, Inc. Operations, administration and management (OAM) in overlay data center environments
US10536357B2 (en) 2015-06-05 2020-01-14 Cisco Technology, Inc. Late data detection in data center
US10033766B2 (en) 2015-06-05 2018-07-24 Cisco Technology, Inc. Policy-driven compliance
US10089099B2 (en) 2015-06-05 2018-10-02 Cisco Technology, Inc. Automatic software upgrade
US9967158B2 (en) 2015-06-05 2018-05-08 Cisco Technology, Inc. Interactive hierarchical network chord diagram for application dependency mapping
US10142353B2 (en) 2015-06-05 2018-11-27 Cisco Technology, Inc. System for monitoring and managing datacenters
US10931629B2 (en) 2016-05-27 2021-02-23 Cisco Technology, Inc. Techniques for managing software defined networking controller in-band communications in a data center network
US10171357B2 (en) 2016-05-27 2019-01-01 Cisco Technology, Inc. Techniques for managing software defined networking controller in-band communications in a data center network
US10289438B2 (en) 2016-06-16 2019-05-14 Cisco Technology, Inc. Techniques for coordination of application components deployed on distributed virtual machines
US10708183B2 (en) 2016-07-21 2020-07-07 Cisco Technology, Inc. System and method of providing segment routing as a service
US10972388B2 (en) 2016-11-22 2021-04-06 Cisco Technology, Inc. Federated microburst detection
US10708152B2 (en) 2017-03-23 2020-07-07 Cisco Technology, Inc. Predicting application and network performance
US10523512B2 (en) 2017-03-24 2019-12-31 Cisco Technology, Inc. Network agent for generating platform specific network policies
US10594560B2 (en) 2017-03-27 2020-03-17 Cisco Technology, Inc. Intent driven network policy platform
US10250446B2 (en) 2017-03-27 2019-04-02 Cisco Technology, Inc. Distributed policy store
US10764141B2 (en) 2017-03-27 2020-09-01 Cisco Technology, Inc. Network agent for reporting to a network policy system
US10873794B2 (en) 2017-03-28 2020-12-22 Cisco Technology, Inc. Flowlet resolution for application performance monitoring and management
US10680887B2 (en) 2017-07-21 2020-06-09 Cisco Technology, Inc. Remote device status audit and recovery
US10554501B2 (en) 2017-10-23 2020-02-04 Cisco Technology, Inc. Network migration assistant
US10523541B2 (en) 2017-10-25 2019-12-31 Cisco Technology, Inc. Federated network and application data analytics platform
US10594542B2 (en) 2017-10-27 2020-03-17 Cisco Technology, Inc. System and method for network root cause analysis
US11233821B2 (en) 2018-01-04 2022-01-25 Cisco Technology, Inc. Network intrusion counter-intelligence
US11765046B1 (en) 2018-01-11 2023-09-19 Cisco Technology, Inc. Endpoint cluster assignment and query generation
US10798015B2 (en) 2018-01-25 2020-10-06 Cisco Technology, Inc. Discovery of middleboxes using traffic flow stitching
US10917438B2 (en) 2018-01-25 2021-02-09 Cisco Technology, Inc. Secure publishing for policy updates
US10826803B2 (en) 2018-01-25 2020-11-03 Cisco Technology, Inc. Mechanism for facilitating efficient policy updates
US10574575B2 (en) 2018-01-25 2020-02-25 Cisco Technology, Inc. Network flow stitching using middle box flow stitching
US10999149B2 (en) 2018-01-25 2021-05-04 Cisco Technology, Inc. Automatic configuration discovery based on traffic flow data
US10873593B2 (en) 2018-01-25 2020-12-22 Cisco Technology, Inc. Mechanism for identifying differences between network snapshots
US11128700B2 (en) 2018-01-26 2021-09-21 Cisco Technology, Inc. Load balancing configuration based on traffic flow telemetry

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007048052A (ja) * 2005-08-10 2007-02-22 Internatl Business Mach Corp <Ibm> コンパイラ、制御方法、およびコンパイラ・プログラム

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CA2288614C (en) * 1999-11-08 2004-05-11 Robert J. Blainey Loop allocation for optimizing compilers
JP3664473B2 (ja) * 2000-10-04 2005-06-29 インターナショナル・ビジネス・マシーンズ・コーポレーション プログラムの最適化方法及びこれを用いたコンパイラ
US7793276B2 (en) * 2003-11-14 2010-09-07 Intel Corporation Apparatus and method for automatically parallelizing network applications through pipelining transformation
US20100070958A1 (en) * 2007-01-25 2010-03-18 Nec Corporation Program parallelizing method and program parallelizing apparatus
US8752008B2 (en) * 2009-09-02 2014-06-10 Advanced Micro Devices, Inc. Lightweight service based dynamic binary rewriter framework

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007048052A (ja) * 2005-08-10 2007-02-22 Internatl Business Mach Corp <Ibm> コンパイラ、制御方法、およびコンパイラ・プログラム

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013020580A (ja) * 2011-07-14 2013-01-31 Internatl Business Mach Corp <Ibm> 並列化方法、システム、及びプログラム
WO2013046363A1 (ja) 2011-09-28 2013-04-04 トヨタ自動車株式会社 エンジン制御装置
JP5668864B2 (ja) * 2011-09-28 2015-02-12 トヨタ自動車株式会社 エンジン制御装置
US9624774B2 (en) 2011-09-28 2017-04-18 Toyota Jidosha Kabushiki Kaisha Engine control apparatus
JP2013134670A (ja) * 2011-12-27 2013-07-08 Toshiba Corp 情報処理装置及び情報処理方法
JP2019526853A (ja) * 2016-07-29 2019-09-19 アー・ファウ・エル・リスト・ゲゼルシャフト・ミト・ベシュレンクテル・ハフツング 直接フィードスルーループを有する信号フローに基づいたコンピュータプログラム。
JP7127015B2 (ja) 2016-07-29 2022-08-29 アー・ファウ・エル・リスト・ゲゼルシャフト・ミト・ベシュレンクテル・ハフツング 直接フィードスルーループを有する信号フローに基づいたコンピュータプログラム。
US11720722B2 (en) 2016-07-29 2023-08-08 Avl List Gmbh Signal flow-based computer program with direct feedthrough loops
WO2022052973A1 (zh) * 2020-09-10 2022-03-17 阿里巴巴集团控股有限公司 一种模型处理方法、装置、设备及计算机可读存储介质

Also Published As

Publication number Publication date
US20110083125A1 (en) 2011-04-07
JP4931978B2 (ja) 2012-05-16

Similar Documents

Publication Publication Date Title
JP4931978B2 (ja) 並列化処理方法、システム、及びプログラム
Chandrasekaran et al. OpenACC for programmers: concepts and strategies
JP5209059B2 (ja) ソース・コード処理方法、システム、及びプログラム
JP4886838B2 (ja) 並列化方法、システム、及びプログラム
US8438553B2 (en) Paralleling processing method, system and program
Perchat et al. Component based framework to create mobile cross-platform applications
JP6021342B2 (ja) 並列化方法、システム、及びプログラム
Rodrigues et al. An MDE approach for automatic code generation from UML/MARTE to OpenCL
Ziogas et al. Productivity, portability, performance: Data-centric Python
JP5479942B2 (ja) 並列化方法、システム、及びプログラム
JP6004818B2 (ja) 並列化方法、システム、及びプログラム
CN105700933A (zh) 可重构处理器的高级语言的并行化和循环优化方法及系统
Castrillon et al. Dataflow Models of computation for programming heterogeneous multicores
JP5775386B2 (ja) 並列化方法、システム、及びプログラム
Gebremedhin Parmodelica: Extending the algorithmic subset ofmodelica with explicit parallel languageconstructs for multi-core simulation
Harrison et al. Tools for multiple-CPU environments
Basthikodi et al. Classifying a program code for parallel computing against hpcc
Clucas et al. CAPP: A C++ aspect-oriented based framework for parallel programming with OpenCL
WO2011090032A1 (ja) 並列処理プログラム生成方法、並列処理プログラム生成プログラム、及び並列処理プログラム生成装置
US11556357B1 (en) Systems, media, and methods for identifying loops of or implementing loops for a unit of computation
US8990791B2 (en) Intraprocedural privatization for shared array references within partitioned global address space (PGAS) languages
Athrij Vectorizing Memory Access on HammerBlade Architecture
KHALILI MAYBODI A Data-Flow Threads Co-processor for MPSoC FPGA Clusters
Wu et al. Task Mapping and Scheduling on RISC-V MIMD Processor With Vector Accelerator Using Model-Based Parallelization
Ziogas A Data-Centric Optimization Workflow for the Python Language

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20111011

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20111227

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20120124

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20120214

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150224

Year of fee payment: 3

LAPS Cancellation because of no payment of annual fees