JP7122396B2 - グラフィックスパイプラインにおけるメモリ使用削減のためのコンパイラ支援技法 - Google Patents
グラフィックスパイプラインにおけるメモリ使用削減のためのコンパイラ支援技法 Download PDFInfo
- Publication number
- JP7122396B2 JP7122396B2 JP2020564864A JP2020564864A JP7122396B2 JP 7122396 B2 JP7122396 B2 JP 7122396B2 JP 2020564864 A JP2020564864 A JP 2020564864A JP 2020564864 A JP2020564864 A JP 2020564864A JP 7122396 B2 JP7122396 B2 JP 7122396B2
- Authority
- JP
- Japan
- Prior art keywords
- shader program
- shader
- data
- output
- program
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000000034 method Methods 0.000 title claims description 41
- 238000012545 processing Methods 0.000 claims description 55
- 238000009877 rendering Methods 0.000 claims description 9
- 230000007334 memory performance Effects 0.000 claims description 6
- 230000004048 modification Effects 0.000 claims description 4
- 238000012986 modification Methods 0.000 claims description 4
- 238000012856 packing Methods 0.000 description 20
- 238000004458 analytical method Methods 0.000 description 17
- 238000010586 diagram Methods 0.000 description 10
- 230000008569 process Effects 0.000 description 8
- 239000000872 buffer Substances 0.000 description 5
- 230000006870 function Effects 0.000 description 5
- 230000009466 transformation Effects 0.000 description 4
- 230000008859 change Effects 0.000 description 3
- 238000004891 communication Methods 0.000 description 3
- 230000004044 response Effects 0.000 description 3
- 238000004590 computer program Methods 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- 230000003287 optical effect Effects 0.000 description 2
- 239000004065 semiconductor Substances 0.000 description 2
- 238000000844 transformation Methods 0.000 description 2
- 238000011144 upstream manufacturing Methods 0.000 description 2
- 230000004931 aggregating effect Effects 0.000 description 1
- 230000008901 benefit Effects 0.000 description 1
- 230000005540 biological transmission Effects 0.000 description 1
- 238000004364 calculation method Methods 0.000 description 1
- 239000003086 colorant Substances 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 239000012530 fluid Substances 0.000 description 1
- 230000008676 import Effects 0.000 description 1
- 230000000873 masking effect Effects 0.000 description 1
- 238000002156 mixing Methods 0.000 description 1
- 239000002245 particle Substances 0.000 description 1
- 238000004088 simulation Methods 0.000 description 1
- 239000007787 solid Substances 0.000 description 1
- 239000013589 supplement Substances 0.000 description 1
- 238000012360 testing method Methods 0.000 description 1
- 230000001131 transforming effect Effects 0.000 description 1
- 238000012795 verification Methods 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06T—IMAGE DATA PROCESSING OR GENERATION, IN GENERAL
- G06T1/00—General purpose image data processing
- G06T1/20—Processor architectures; Processor configuration, e.g. pipelining
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F8/00—Arrangements for software engineering
- G06F8/40—Transformation of program code
- G06F8/41—Compilation
- G06F8/44—Encoding
- G06F8/443—Optimisation
- G06F8/4434—Reducing the memory space required by the program code
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
- G06F9/38—Concurrent instruction execution, e.g. pipeline or look ahead
- G06F9/3885—Concurrent instruction execution, e.g. pipeline or look ahead using a plurality of independent parallel functional units
- G06F9/3887—Concurrent instruction execution, e.g. pipeline or look ahead using a plurality of independent parallel functional units controlled by a single instruction for multiple data lanes [SIMD]
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06T—IMAGE DATA PROCESSING OR GENERATION, IN GENERAL
- G06T1/00—General purpose image data processing
- G06T1/60—Memory management
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06T—IMAGE DATA PROCESSING OR GENERATION, IN GENERAL
- G06T15/00—3D [Three Dimensional] image rendering
- G06T15/005—General purpose rendering architectures
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06T—IMAGE DATA PROCESSING OR GENERATION, IN GENERAL
- G06T15/00—3D [Three Dimensional] image rendering
- G06T15/50—Lighting effects
- G06T15/80—Shading
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06T—IMAGE DATA PROCESSING OR GENERATION, IN GENERAL
- G06T17/00—Three dimensional [3D] modelling, e.g. data description of 3D objects
- G06T17/20—Finite element generation, e.g. wire-frame surface description, tesselation
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06T—IMAGE DATA PROCESSING OR GENERATION, IN GENERAL
- G06T2200/00—Indexing scheme for image data processing or generation, in general
- G06T2200/04—Indexing scheme for image data processing or generation, in general involving 3D image data
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06T—IMAGE DATA PROCESSING OR GENERATION, IN GENERAL
- G06T2210/00—Indexing scheme for image generation or computer graphics
- G06T2210/52—Parallel processing
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Software Systems (AREA)
- Computer Graphics (AREA)
- General Engineering & Computer Science (AREA)
- Image Generation (AREA)
- Image Processing (AREA)
- Devices For Executing Special Programs (AREA)
Description
本願は、2018年5月30日に出願された米国特許出願第15/992,239号の利益を主張するものであり、上記米国特許出願に記載された内容を参照により本明細書に完全に明記されているかのように援用する。
Claims (20)
- 1つ以上のシェーダプログラムのうちの少なくとも1つのシェーダプログラムを変更して、前記シェーダプログラム間で伝送されるデータのためのメモリ性能を改善する方法であって、
グラフィックスパイプライン状態に基づいて、分析するための第1のシェーダプログラム及び第2のシェーダプログラムを識別することと、
前記第1のシェーダプログラムによって出力されるデータ点であって、前記第2のシェーダプログラムによって入力されない前記データ点があるかどうかを判定することを含む第1の判定と、
前記第1のシェーダプログラムによって出力されるが、前記第2のシェーダプログラムによって入力されないデータ点の識別が、コンパイル時に実行できず、実行時に実行することができる識別であるかどうかを判定することを含む第2の判定と、
前記第1の判定及び前記第2の判定に基づいて、前記第1のシェーダプログラムを変更して、コンパイル済み第1のシェーダプログラムを生成することと、
グラフィックス処理パイプラインでの実行のために、前記コンパイル済み第1のシェーダプログラムを出力することと
を含む、前記方法。 - 前記第1のシェーダプログラムの変更されていない命令に従って、使用されるデータの間にギャップが存在するかどうかを判定することを含む第3の判定を更に含む、請求項1に記載の方法。
- 前記第1の判定及び前記第2の判定に基づいて、前記第1のシェーダプログラムを前記変更することは、
前記第1のシェーダプログラムの少なくとも1つの出力命令を変更して、前記第2のシェーダプログラムによって使用されないデータを出力しないことを含む、請求項1に記載の方法。 - 前記第1の判定及び前記第2の判定に基づいて、前記第1のシェーダプログラムを前記変更することは、
前記第1のシェーダプログラムの少なくとも1つの出力命令を変更して、連続データの複数の出力を集約するパック形式でデータを出力することを含む、請求項1に記載の方法。 - 前記第1のシェーダプログラムの前記少なくとも1つの出力命令に加えられた前記変更に基づいて、前記第2のシェーダプログラムを変更して、パック形式でデータを入力することを更に含む、請求項4に記載の方法。
- 前記第1のシェーダプログラムがハルシェーダプログラムであり、前記第2のシェーダプログラムがドメインシェーダプログラムである、請求項1に記載の方法。
- 前記第1のシェーダプログラムによって出力される前記データ点が、制御点及びパッチ定数の一方または両方である、請求項6に記載の方法。
- 前記グラフィックスパイプライン状態が、アプリケーションの起動時に事前定義され、
前記識別すること、前記判定すること、及び前記変更することのステップが、アプリケーションの起動時に行われる、請求項1に記載の方法。 - 前記グラフィックスパイプライン状態が描画時に指定され、
前記識別すること、前記判定すること、及び前記変更することのステップが、描画時に行われる、請求項1に記載の方法。 - 1つ以上のシェーダプログラムのうちの少なくとも1つのシェーダプログラムを変更して、前記シェーダプログラム間で伝送されるデータのためのメモリ性能を改善するコンピュータシステムであって、
シェーダプログラムを実行して、グラフィックスをレンダリングするように構成されたグラフィックス処理パイプラインを含むアクセラレーテッド処理デバイスと、
コンパイラを実行するように構成されたプロセッサと、を備え、
前記プロセッサが、
グラフィックスパイプライン状態に基づいて、分析するための第1のシェーダプログラム及び第2のシェーダプログラムを識別することと、
前記第1のシェーダプログラムによって出力されるデータ点であって、前記第2のシェーダプログラムによって入力されない前記データ点があるかどうかを判定することを含む第1の判定を実行することと、
前記第1のシェーダプログラムによって出力されるが、前記第2のシェーダプログラムによって入力されないデータ点の識別が、コンパイル時に実行できず、実行時に実行することができる識別であるかどうかを判定することを含む第2の判定を実行することと、
前記第1の判定及び前記第2の判定に基づいて、前記第1のシェーダプログラムを変更して、前記グラフィックス処理パイプラインでの実行のために出力されることになるコンパイル済み第1のシェーダプログラムを生成することと、を行うように構成されている、コンピュータシステム。 - 前記コンパイラは、更に、
前記第1のシェーダプログラムの変更されていない命令に従って、使用されるデータの間にギャップが存在するかどうかを判定することを含む第3の判定を実行するように構成されている、請求項10に記載のコンピュータシステム。 - 前記第1の判定及び前記第2の判定に基づいて、前記第1のシェーダプログラムを前記変更することは、
前記第1のシェーダプログラムの少なくとも1つの出力命令を変更して、前記第2のシェーダプログラムによって使用されないデータを出力しないことを含む、請求項10に記載のコンピュータシステム。 - 前記第1の判定及び前記第2の判定に基づいて、前記第1のシェーダプログラムを前記変更することは、
前記第1のシェーダプログラムの少なくとも1つの出力命令を変更して、連続データの複数の出力を集約するパック形式でデータを出力することを含む、請求項10に記載のコンピュータシステム。 - 前記コンパイラは、更に、
前記第1のシェーダプログラムの前記少なくとも1つの出力命令に加えられた前記変更に基づいて、前記第2のシェーダプログラムを変更して、パック形式でデータを入力するように構成されている、請求項13に記載のコンピュータシステム。 - 前記第1のシェーダプログラムがハルシェーダプログラムであり、前記第2のシェーダプログラムがドメインシェーダプログラムである、請求項10に記載のコンピュータシステム。
- 前記第1のシェーダプログラムによって出力される前記データ点が、制御点及びパッチ定数の一方または両方である、請求項15に記載のコンピュータシステム。
- 前記グラフィックスパイプライン状態が、アプリケーションの起動時に事前定義され、
前記識別すること、前記判定すること、及び前記変更することのステップが、アプリケーションの起動時に行われる、請求項10に記載のコンピュータシステム。 - 前記グラフィックスパイプライン状態が描画時に指定され、
前記識別すること、前記判定すること、及び前記変更することのステップが、描画時に行われる、請求項10に記載のコンピュータシステム。 - プロセッサによって実行されると、
グラフィックスパイプライン状態に基づいて、分析するための第1のシェーダプログラム及び第2のシェーダプログラムを識別することと、
前記第1のシェーダプログラムによって出力されるデータ点であって、前記第2のシェーダプログラムによって入力されない前記データ点があるかどうかを判定することを含む第1の判定と、
前記第1のシェーダプログラムによって出力されるが、前記第2のシェーダプログラムによって入力されないデータ点の識別が、コンパイル時に実行できず、実行時に実行することができる識別であるかどうかを判定することを含む第2の判定と、
前記第1の判定及び前記第2の判定に基づいて、前記第1のシェーダプログラムを変更して、コンパイル済み第1のシェーダプログラムを生成することと、
グラフィックス処理パイプラインでの実行のために、前記コンパイル済み第1のシェーダプログラムを出力することと
により、1つ以上の前記シェーダプログラムのうちの少なくとも1つの前記シェーダプログラムを変更して、前記シェーダプログラム間で伝送されるデータのためのメモリ性能を改善する命令を格納する、非一時的なコンピュータ可読媒体。 - 前記第1のシェーダプログラムがハルシェーダプログラムであり、前記第2のシェーダプログラムがドメインシェーダプログラムである、請求項19に記載の非一時的なコンピュータ可読媒体。
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US15/992,239 US10643369B2 (en) | 2018-05-30 | 2018-05-30 | Compiler-assisted techniques for memory use reduction in graphics pipeline |
US15/992,239 | 2018-05-30 | ||
PCT/US2019/023933 WO2019231528A1 (en) | 2018-05-30 | 2019-03-25 | Compiler-assisted techniques for memory use reduction in graphics pipeline |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2021525414A JP2021525414A (ja) | 2021-09-24 |
JP7122396B2 true JP7122396B2 (ja) | 2022-08-19 |
Family
ID=68694167
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2020564864A Active JP7122396B2 (ja) | 2018-05-30 | 2019-03-25 | グラフィックスパイプラインにおけるメモリ使用削減のためのコンパイラ支援技法 |
Country Status (6)
Country | Link |
---|---|
US (1) | US10643369B2 (ja) |
EP (1) | EP3803777A4 (ja) |
JP (1) | JP7122396B2 (ja) |
KR (1) | KR102266962B1 (ja) |
CN (1) | CN112189215B (ja) |
WO (1) | WO2019231528A1 (ja) |
Families Citing this family (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US10460513B2 (en) * | 2016-09-22 | 2019-10-29 | Advanced Micro Devices, Inc. | Combined world-space pipeline shader stages |
KR20180038793A (ko) * | 2016-10-07 | 2018-04-17 | 삼성전자주식회사 | 영상 데이터 처리 방법 및 장치 |
WO2022032452A1 (zh) * | 2020-08-10 | 2022-02-17 | 厦门雅基软件有限公司 | 基于游戏引擎的着色数据处理方法、装置及电子设备 |
CN113342485A (zh) * | 2021-05-19 | 2021-09-03 | 中天恒星(上海)科技有限公司 | 任务调度方法、装置、图形处理器、计算机系统及存储介质 |
CN116188243A (zh) * | 2023-03-02 | 2023-05-30 | 格兰菲智能科技有限公司 | 图形绘制流水线管理方法和图形处理器 |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2008505422A (ja) | 2004-07-02 | 2008-02-21 | エヌヴィディア コーポレイション | 頂点及びフラグメントプログラムの最適化されたチェイニング |
WO2016162669A1 (en) | 2015-04-08 | 2016-10-13 | Arm Limited | Graphics processing systems |
WO2018057294A1 (en) | 2016-09-22 | 2018-03-29 | Advanced Micro Devices, Inc. | Combined world-space pipeline shader stages |
Family Cites Families (12)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20060071933A1 (en) * | 2004-10-06 | 2006-04-06 | Sony Computer Entertainment Inc. | Application binary interface for multi-pass shaders |
US7466318B1 (en) * | 2005-04-13 | 2008-12-16 | Nvidia Corporation | Avoiding unnecessary uncovered texture fetches |
GB2469526B (en) * | 2009-04-17 | 2015-06-24 | Advanced Risc Mach Ltd | Generating and resolving pixel values within a graphics processing pipeline |
US8619087B2 (en) * | 2009-10-06 | 2013-12-31 | Nvidia Corporation | Inter-shader attribute buffer optimization |
US9412193B2 (en) * | 2011-06-01 | 2016-08-09 | Apple Inc. | Run-time optimized shader program |
US9275498B2 (en) * | 2012-08-09 | 2016-03-01 | Qualcomm Incorporated | GPU-accelerated path rendering |
GB2514618B (en) * | 2013-05-31 | 2020-11-11 | Advanced Risc Mach Ltd | Data processing systems |
KR102066533B1 (ko) * | 2013-11-19 | 2020-01-16 | 삼성전자 주식회사 | 도메인 쉐이딩 방법과 이를 수행하는 장치들 |
JP6470766B2 (ja) | 2014-07-10 | 2019-02-13 | インテル・コーポレーション | 現在の状態に基づいてシェーダプログラムをアップデートするための方法および装置 |
US10332308B2 (en) | 2014-12-08 | 2019-06-25 | Intel Corporation | Graphic rendering quality improvements through automated data type precision control |
US10210591B2 (en) * | 2015-02-02 | 2019-02-19 | Microsoft Technology Licensing, Llc | Optimizing compilation of shaders |
US10242419B2 (en) | 2015-09-02 | 2019-03-26 | Intel Corporation | Compiler optimization to reduce the control flow divergence |
-
2018
- 2018-05-30 US US15/992,239 patent/US10643369B2/en active Active
-
2019
- 2019-03-25 JP JP2020564864A patent/JP7122396B2/ja active Active
- 2019-03-25 CN CN201980034675.9A patent/CN112189215B/zh active Active
- 2019-03-25 EP EP19811113.0A patent/EP3803777A4/en active Pending
- 2019-03-25 WO PCT/US2019/023933 patent/WO2019231528A1/en unknown
- 2019-03-25 KR KR1020207037422A patent/KR102266962B1/ko active IP Right Grant
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2008505422A (ja) | 2004-07-02 | 2008-02-21 | エヌヴィディア コーポレイション | 頂点及びフラグメントプログラムの最適化されたチェイニング |
WO2016162669A1 (en) | 2015-04-08 | 2016-10-13 | Arm Limited | Graphics processing systems |
WO2018057294A1 (en) | 2016-09-22 | 2018-03-29 | Advanced Micro Devices, Inc. | Combined world-space pipeline shader stages |
Also Published As
Publication number | Publication date |
---|---|
KR20210002753A (ko) | 2021-01-08 |
US10643369B2 (en) | 2020-05-05 |
EP3803777A1 (en) | 2021-04-14 |
JP2021525414A (ja) | 2021-09-24 |
KR102266962B1 (ko) | 2021-06-18 |
US20190371041A1 (en) | 2019-12-05 |
WO2019231528A1 (en) | 2019-12-05 |
CN112189215A (zh) | 2021-01-05 |
CN112189215B (zh) | 2022-12-06 |
EP3803777A4 (en) | 2022-03-09 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP7122396B2 (ja) | グラフィックスパイプラインにおけるメモリ使用削減のためのコンパイラ支援技法 | |
KR102486347B1 (ko) | 프리미티브 셰이더 | |
JP6918919B2 (ja) | 自動的にコンパイルされたコンピュートシェーダを用いるプリミティブカリング | |
JP7266021B2 (ja) | 可変レートシェーディング | |
JP7253488B2 (ja) | 複合ワールドスペースパイプラインシェーダステージ | |
US20180211434A1 (en) | Stereo rendering | |
WO2018140223A1 (en) | Stereo rendering | |
JP7121019B2 (ja) | アウトオブオーダのピクセルシェーダのエクスポート | |
JP2023525725A (ja) | データ圧縮の方法及び装置 | |
US11972518B2 (en) | Hybrid binning | |
US11741653B2 (en) | Overlapping visibility and render passes for same frame | |
JP7308197B2 (ja) | アクセラレーテッド処理デバイスの帯域幅を増加させるための並列データ転送 | |
JP2023527323A (ja) | 機械学習アクセラレータのための積層ダイ | |
US11900499B2 (en) | Iterative indirect command buffers | |
US11880924B2 (en) | Synchronization free cross pass binning through subpass interleaving | |
US20240104685A1 (en) | Device and method of implementing subpass interleaving of tiled image rendering | |
US20240087078A1 (en) | Two-level primitive batch binning with hardware state compression | |
CN111417936B (zh) | 用于增加加速处理装置的带宽的并行数据传送 | |
JP2023518715A (ja) | 部分的に常駐するテクスチャのサンプリング | |
JP2023532433A (ja) | マルチサンプルアンチエイリアシングのためのロード命令 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20220322 |
|
A871 | Explanation of circumstances concerning accelerated examination |
Free format text: JAPANESE INTERMEDIATE CODE: A871 Effective date: 20220322 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20220617 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20220628 |
|
A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20220727 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20220808 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 7122396 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |