JP7308197B2 - アクセラレーテッド処理デバイスの帯域幅を増加させるための並列データ転送 - Google Patents
アクセラレーテッド処理デバイスの帯域幅を増加させるための並列データ転送 Download PDFInfo
- Publication number
- JP7308197B2 JP7308197B2 JP2020529503A JP2020529503A JP7308197B2 JP 7308197 B2 JP7308197 B2 JP 7308197B2 JP 2020529503 A JP2020529503 A JP 2020529503A JP 2020529503 A JP2020529503 A JP 2020529503A JP 7308197 B2 JP7308197 B2 JP 7308197B2
- Authority
- JP
- Japan
- Prior art keywords
- data
- processor
- apd
- interconnect bus
- helper
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000012546 transfer Methods 0.000 title claims description 108
- 238000012545 processing Methods 0.000 title description 42
- 238000000034 method Methods 0.000 claims description 69
- 230000004044 response Effects 0.000 claims description 20
- 230000002093 peripheral effect Effects 0.000 claims description 3
- 238000001514 detection method Methods 0.000 claims 1
- 239000000872 buffer Substances 0.000 description 20
- 238000009877 rendering Methods 0.000 description 14
- 238000010586 diagram Methods 0.000 description 13
- 230000005540 biological transmission Effects 0.000 description 9
- 230000006870 function Effects 0.000 description 9
- 230000008569 process Effects 0.000 description 8
- 101150098161 APD1 gene Proteins 0.000 description 5
- 239000004744 fabric Substances 0.000 description 4
- 238000013507 mapping Methods 0.000 description 4
- 230000008901 benefit Effects 0.000 description 3
- 238000004519 manufacturing process Methods 0.000 description 3
- 241000473391 Archosargus rhomboidalis Species 0.000 description 2
- 230000009471 action Effects 0.000 description 2
- 230000008859 change Effects 0.000 description 2
- 238000004590 computer program Methods 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- 230000003287 optical effect Effects 0.000 description 2
- 239000004065 semiconductor Substances 0.000 description 2
- 230000009466 transformation Effects 0.000 description 2
- 238000011144 upstream manufacturing Methods 0.000 description 2
- 230000002457 bidirectional effect Effects 0.000 description 1
- 238000004364 calculation method Methods 0.000 description 1
- 239000003086 colorant Substances 0.000 description 1
- 230000001186 cumulative effect Effects 0.000 description 1
- 239000012530 fluid Substances 0.000 description 1
- 238000002156 mixing Methods 0.000 description 1
- 238000012544 monitoring process Methods 0.000 description 1
- 239000002245 particle Substances 0.000 description 1
- 238000004088 simulation Methods 0.000 description 1
- 239000007787 solid Substances 0.000 description 1
- 239000013589 supplement Substances 0.000 description 1
- 238000012360 testing method Methods 0.000 description 1
- 238000000844 transformation Methods 0.000 description 1
- 230000001131 transforming effect Effects 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/14—Handling requests for interconnection or transfer
- G06F13/16—Handling requests for interconnection or transfer for access to memory bus
- G06F13/1605—Handling requests for interconnection or transfer for access to memory bus based on arbitration
- G06F13/1652—Handling requests for interconnection or transfer for access to memory bus based on arbitration in a multiprocessor architecture
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06T—IMAGE DATA PROCESSING OR GENERATION, IN GENERAL
- G06T1/00—General purpose image data processing
- G06T1/20—Processor architectures; Processor configuration, e.g. pipelining
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/38—Information transfer, e.g. on bus
- G06F13/42—Bus transfer protocol, e.g. handshake; Synchronisation
- G06F13/4204—Bus transfer protocol, e.g. handshake; Synchronisation on a parallel bus
- G06F13/4221—Bus transfer protocol, e.g. handshake; Synchronisation on a parallel bus being an input/output bus, e.g. ISA bus, EISA bus, PCI bus, SCSI bus
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F15/00—Digital computers in general; Data processing equipment in general
- G06F15/16—Combinations of two or more digital computers each having at least an arithmetic unit, a program unit and a register, e.g. for a simultaneous processing of several programs
- G06F15/163—Interprocessor communication
- G06F15/173—Interprocessor communication using an interconnection network, e.g. matrix, shuffle, pyramid, star, snowflake
- G06F15/17306—Intercommunication techniques
- G06F15/17325—Synchronisation; Hardware support therefor
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
- G06F9/38—Concurrent instruction execution, e.g. pipeline or look ahead
- G06F9/3885—Concurrent instruction execution, e.g. pipeline or look ahead using a plurality of independent parallel functional units
- G06F9/3887—Concurrent instruction execution, e.g. pipeline or look ahead using a plurality of independent parallel functional units controlled by a single instruction for multiple data lanes [SIMD]
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/46—Multiprogramming arrangements
- G06F9/48—Program initiating; Program switching, e.g. by interrupt
- G06F9/4806—Task transfer initiation or dispatching
- G06F9/4843—Task transfer initiation or dispatching by program, e.g. task dispatcher, supervisor, operating system
- G06F9/4881—Scheduling strategies for dispatcher, e.g. round robin, multi-level priority queues
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F2213/00—Indexing scheme relating to interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F2213/0026—PCI express
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- Software Systems (AREA)
- Computer Hardware Design (AREA)
- Mathematical Physics (AREA)
- Bus Control (AREA)
- Multi Processors (AREA)
- Advance Control (AREA)
- Information Transfer Systems (AREA)
Description
本願は、2017年12月15日出願の米国特許出願第15/843,663号の利点を主張するものであり、この出願の内容は、本明細書に完全に記載されるかのように、言及することによって本明細書に組み込まれる
Claims (17)
- ターゲットデバイスのための第1データ及び第2データを送信する方法であって、
プロセッサとターゲットデバイスとの間のデータ転送の要求を識別することであって、前記要求は、前記ターゲットデバイスと前記プロセッサとの間で転送するための前記第1データ及び前記第2データを指定する、ことと、
前記要求に応じて、第1期間中に第1相互接続バスを介して、前記ターゲットデバイスと前記プロセッサとの間で前記第1データを送信することと、
ヘルパーデバイスと前記プロセッサとの間の第2相互接続バスに予備帯域幅が存在することを識別することであって、前記第1相互接続バス及び前記第2相互接続バスの各々は最大帯域幅を有する、ことと、
前記予備帯域幅が存在すると識別したことに応じて、第2期間中に前記第2相互接続バスを介して、前記ヘルパーデバイスと前記プロセッサとの間で前記第2データを送信し、前記ターゲットデバイスと前記ヘルパーデバイスとの間に接続されたデバイス相互接続を介して、前記ヘルパーデバイスと前記ターゲットデバイスとの間で前記第2データを送信することであって、前記第1相互接続バス上で転送されるデータは、前記第2相互接続バスの帯域幅を消費せず、前記第2相互接続バス上で転送されるデータは、前記第1相互接続バスの帯域幅を消費しない、ことと、を含む、
方法。 - 前記デバイス相互接続は、前記第1相互接続バスの前記帯域幅及び前記第2相互接続バスの前記帯域幅の両方よりも高い帯域幅を有する、
請求項1の方法。 - 前記ヘルパーデバイスと前記プロセッサとの間で前記第2データを送信することは、
前記ヘルパーデバイスに関連するローカルメモリに前記第2データを書き込むことを含む、
請求項1の方法。 - 前記ヘルパーデバイスと前記ターゲットデバイスとの間で前記第2データを送信することは、
APD相互接続を介して、前記ターゲットデバイスに関連するローカルメモリに前記第2データをコピーすること、又は、
前記プロセッサに関連するシステムメモリに前記第2データをコピーすることを含む、
請求項3の方法。 - 前記データ転送の要求は、メモリアドレスを指定し、
前記ヘルパーデバイスと前記ターゲットデバイスとの間で前記第2データを送信することは、
前記ヘルパーデバイスにおいて、前記メモリアドレスが、前記ターゲットデバイスのローカルメモリ又は前記プロセッサに関連するシステムメモリに関連するメモリアドレスにマッピングされていることを検出することと、
前記検出したことに応じて、前記ヘルパーデバイス又は前記プロセッサに前記第2データを転送することと、を含む、
請求項1の方法。 - 前記第1データ及び前記第2データは、前記第1データ及び前記第2データを、複数のデバイスを用いてレンダリングするように構成されていないアプリケーションによって生成される、
請求項1の方法。 - ドライバによって、前記アプリケーションから前記第1データ及び前記第2データを受信することと、
前記アプリケーションが、前記第1データ及び前記第2データを複数のデバイスにレンダリングするように構成されていないと判別したことに応じて、前記第1データを前記ターゲットデバイスに送信し、前記第2データを前記ヘルパーデバイスに送信し、前記第2のデータを前記ヘルパーデバイスから前記ターゲットデバイスに送信することと、を含む、
請求項6の方法。 - 前記第1相互接続バスは、周辺コンポーネント相互接続エクスプレス(PCIe)接続を含み、
前記第2相互接続バスは、PCIe接続を含む、
請求項1の方法。 - ターゲットデバイスのための第1データ及び第2データを送信するシステムであって、
プロセッサと、
第1相互接続バスを介して前記プロセッサに接続された前記ターゲットデバイスと、
第2相互接続バスを介して前記プロセッサに接続されたヘルパーデバイスと、
前記ターゲットデバイスと前記ヘルパーデバイスとの間に接続されたデバイス相互接続と、を備え、
前記プロセッサは、
前記プロセッサと前記ターゲットデバイスとの間のデータ転送の要求を識別することであって、前記要求は、前記ターゲットデバイスと前記プロセッサとの間で転送するための前記第1データ及び前記第2データを指定する、ことと、
前記要求に応じて、第1期間中に前記第1相互接続バスを介して、前記ターゲットデバイスと前記プロセッサとの間で前記第1データを送信することと、
前記第2相互接続バスに予備帯域幅が存在することを識別することであって、前記第1相互接続バス及び前記第2相互接続バスの各々は最大帯域幅を有する、ことと、
前記予備帯域幅が存在すると識別したことに応じて、第2期間中に前記第2相互接続バスを介して、前記ヘルパーデバイスと前記プロセッサとの間で前記第2データを送信し、前記デバイス相互接続を介して、前記ヘルパーデバイスと前記ターゲットデバイスとの間で前記第2データを送信することであって、前記第1相互接続バス上で転送されるデータは、前記第2相互接続バスの帯域幅を消費せず、前記第2相互接続バス上で転送されるデータは、前記第1相互接続バスの帯域幅を消費しない、ことと、
を行うように構成されている、
システム。 - 前記デバイス相互接続は、前記第1相互接続バスの前記帯域幅及び前記第2相互接続バスの前記帯域幅の両方よりも高い帯域幅を有する、
請求項9のシステム。 - 前記プロセッサは、
前記ヘルパーデバイスに関連するローカルメモリに前記第2データを書き込むことによって、前記ヘルパーデバイスと前記プロセッサとの間で前記第2データを送信するように構成されている、
請求項9のシステム。 - 前記プロセッサは、
APD相互接続を介して、前記ターゲットデバイスに関連するローカルメモリに前記第2データをコピーすること、又は、
前記プロセッサに関連するシステムメモリに前記第2データをコピーすることによって、
前記ヘルパーデバイスと前記ターゲットデバイスとの間で前記第2データを送信するように構成されている、
請求項11のシステム。 - 前記データ転送の要求は、メモリアドレスを指定し、
前記プロセッサは、
前記ヘルパーデバイスにおいて、前記メモリアドレスが、前記ターゲットデバイスのローカルメモリ又は前記プロセッサに関連するシステムメモリに関連するメモリアドレスにマッピングされていることを検出することと、
前記検出したことに応じて、前記ヘルパーデバイス又は前記プロセッサに前記第2データを転送することと、によって、
前記ヘルパーデバイスと前記ターゲットデバイスとの間で前記第2データを送信するように構成されている、
請求項9のシステム。 - 前記第1データ及び前記第2データは、前記第1データ及び前記第2データを、複数のデバイスを用いてレンダリングするように構成されていないアプリケーションによって生成される、
請求項9のシステム。 - ドライバを備え、
前記ドライバは、
前記アプリケーションから前記第1データ及び前記第2データを受信することと、
前記アプリケーションが、前記第1データ及び前記第2データを複数のデバイスにレンダリングするように構成されていないと判別したことに応じて、前記第1データを前記ターゲットデバイスに送信する動作と、前記第2データを前記ヘルパーデバイスに送信する動作と、前記第2データを前記ヘルパーデバイスから前記ターゲットデバイスに送信する動作と、を実行することと、
を行うように構成されている、
請求項14のシステム。 - 前記第1相互接続バスは、周辺コンポーネント相互接続エクスプレス(PCIe)接続を含み、
前記第2相互接続バスは、PCIe接続を含む、
請求項9のシステム。 - ドライバのための命令を記憶するコンピュータ可読記憶媒体であって、
前記命令は、プロセッサによって実行されると、
前記プロセッサが、前記プロセッサとターゲットデバイスとの間のデータ転送の要求を識別することであって、前記要求は、前記ターゲットデバイスと前記プロセッサとの間で転送するための第1データ及び第2データを指定する、ことと、
前記プロセッサが、前記要求に応じて、第1期間中に第1相互接続バスを介して、前記ターゲットデバイスと前記プロセッサとの間で前記第1データを送信することと、
前記プロセッサが、ヘルパーデバイスと前記プロセッサとの間の第2相互接続バスに予備帯域幅が存在することを識別することであって、前記第1相互接続バス及び前記第2相互接続バスの各々は最大帯域幅を有する、ことと、
前記プロセッサが、前記予備帯域幅が存在すると識別したことに応じて、第2期間中に前記第2相互接続バスを介して、前記ヘルパーデバイスと前記プロセッサとの間で前記第2データを送信し、前記ターゲットデバイスと前記ヘルパーデバイスとの間に接続されたデバイス相互接続を介して前記ヘルパーデバイスと前記ターゲットデバイスとの間で前記第2データを送信することであって、前記第1相互接続バス上で転送されるデータは、前記第2相互接続バスの帯域幅を消費せず、前記第2相互接続バス上で転送されるデータは、前記第1相互接続バスの帯域幅を消費しない、ことと、によって、
前記ターゲットデバイスのための前記第1データ及び前記第2データを前記プロセッサに送信させる、
コンピュータ可読記憶媒体。
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US15/843,663 US10672095B2 (en) | 2017-12-15 | 2017-12-15 | Parallel data transfer to increase bandwidth for accelerated processing devices |
US15/843,663 | 2017-12-15 | ||
PCT/IB2018/057510 WO2019116116A1 (en) | 2017-12-15 | 2018-09-27 | Parallel data transfer to increase bandwidth for accelerated processing devices |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2021507337A JP2021507337A (ja) | 2021-02-22 |
JP7308197B2 true JP7308197B2 (ja) | 2023-07-13 |
Family
ID=66814623
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2020529503A Active JP7308197B2 (ja) | 2017-12-15 | 2018-09-27 | アクセラレーテッド処理デバイスの帯域幅を増加させるための並列データ転送 |
Country Status (6)
Country | Link |
---|---|
US (2) | US10672095B2 (ja) |
EP (1) | EP3724777A4 (ja) |
JP (1) | JP7308197B2 (ja) |
KR (1) | KR20200096767A (ja) |
CN (1) | CN111417936B (ja) |
WO (1) | WO2019116116A1 (ja) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US10460513B2 (en) * | 2016-09-22 | 2019-10-29 | Advanced Micro Devices, Inc. | Combined world-space pipeline shader stages |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20090106569A1 (en) | 2007-10-19 | 2009-04-23 | Samsung Electronics Co., Ltd. | Apparatus and method for controlling voltage and frequency in network on chip |
JP2011516950A (ja) | 2008-03-31 | 2011-05-26 | アドバンスト・マイクロ・ディバイシズ・インコーポレイテッド | ピアツーピア専用プロセッサのアーキテクチャ及び方法 |
Family Cites Families (25)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0418659A (ja) * | 1990-05-11 | 1992-01-22 | Sony Corp | 並列処理装置 |
US5974496A (en) * | 1997-01-02 | 1999-10-26 | Ncr Corporation | System for transferring diverse data objects between a mass storage device and a network via an internal bus on a network card |
DE19906867C1 (de) * | 1999-02-18 | 2000-07-06 | Weidmueller Interface | Verfahren und Vorrichtung zur seriellen Datenübertragung |
US8037224B2 (en) * | 2002-10-08 | 2011-10-11 | Netlogic Microsystems, Inc. | Delegating network processor operations to star topology serial bus interfaces |
US6947051B2 (en) | 2003-02-18 | 2005-09-20 | Microsoft Corporation | Video memory management |
US8850141B2 (en) * | 2003-07-15 | 2014-09-30 | International Business Machines Corporation | System and method for mirroring data |
US9137179B2 (en) * | 2006-07-26 | 2015-09-15 | Hewlett-Packard Development Company, L.P. | Memory-mapped buffers for network interface controllers |
WO2010004474A2 (en) | 2008-07-10 | 2010-01-14 | Rocketic Technologies Ltd | Efficient parallel computation of dependency problems |
US8321900B2 (en) * | 2009-12-12 | 2012-11-27 | At&T Intellectual Property I, L.P. | Limited chain relay with virtual peer for multimedia distribution |
US8669990B2 (en) * | 2009-12-31 | 2014-03-11 | Intel Corporation | Sharing resources between a CPU and GPU |
US8797332B2 (en) * | 2010-12-15 | 2014-08-05 | Ati Technologies Ulc | Device discovery and topology reporting in a combined CPU/GPU architecture system |
CN103562882B (zh) * | 2011-05-16 | 2016-10-12 | 甲骨文国际公司 | 用于提供消息传送应用程序接口的系统和方法 |
US9087409B2 (en) * | 2012-03-01 | 2015-07-21 | Qualcomm Incorporated | Techniques for reducing memory access bandwidth in a graphics processing system based on destination alpha values |
US20140040532A1 (en) * | 2012-08-06 | 2014-02-06 | Advanced Micro Devices, Inc. | Stacked memory device with helper processor |
US9009400B2 (en) * | 2012-10-16 | 2015-04-14 | Rambus Inc. | Semiconductor memory systems with on-die data buffering |
US20140254431A1 (en) * | 2013-03-08 | 2014-09-11 | Analog Devices Technology | Advanced TDM Daisy-Chain Communication Systems and Devices |
KR20140111486A (ko) * | 2013-03-11 | 2014-09-19 | 삼성전자주식회사 | 단일 사용자를 위한 기기들의 협력에 기반하여 데이터를 전송하는 기지국, 마스터 기기, 슬레이브 기기 및 그 방법들 |
US20160162234A1 (en) * | 2013-07-31 | 2016-06-09 | Hewlett-Packard Development Company, L.P. | Authorizing marking agent consumption at discovered printers |
US9372500B2 (en) * | 2014-02-27 | 2016-06-21 | Applied Micro Circuits Corporation | Generating a timeout signal based on a clock counter associated with a data request |
US11310075B2 (en) * | 2014-04-02 | 2022-04-19 | Aten International Co., Ltd. | Asymmetric duplex transmission device and switching system thereof |
CN105992238B (zh) * | 2015-01-30 | 2021-02-26 | 索尼公司 | 无线通信系统中的装置和方法 |
CN105117170A (zh) | 2015-08-24 | 2015-12-02 | 浪潮(北京)电子信息产业有限公司 | 一种计算机系统架构 |
US9733978B2 (en) | 2015-08-27 | 2017-08-15 | Qualcomm Incorporated | Data management for multiple processing units using data transfer costs |
DE112017004230T5 (de) * | 2016-08-25 | 2019-05-16 | Analog Devices, Inc. | Systeme und Techniken zur Fernbusfreigabe |
CN109254826B (zh) * | 2017-07-12 | 2024-02-06 | 超威半导体公司 | 虚拟化加速处理装置的挂起检测 |
-
2017
- 2017-12-15 US US15/843,663 patent/US10672095B2/en active Active
-
2018
- 2018-09-27 WO PCT/IB2018/057510 patent/WO2019116116A1/en unknown
- 2018-09-27 JP JP2020529503A patent/JP7308197B2/ja active Active
- 2018-09-27 KR KR1020207015992A patent/KR20200096767A/ko not_active Application Discontinuation
- 2018-09-27 CN CN201880077748.8A patent/CN111417936B/zh active Active
- 2018-09-27 EP EP18888398.7A patent/EP3724777A4/en active Pending
-
2020
- 2020-04-23 US US16/856,815 patent/US11276135B2/en active Active
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20090106569A1 (en) | 2007-10-19 | 2009-04-23 | Samsung Electronics Co., Ltd. | Apparatus and method for controlling voltage and frequency in network on chip |
JP2011516950A (ja) | 2008-03-31 | 2011-05-26 | アドバンスト・マイクロ・ディバイシズ・インコーポレイテッド | ピアツーピア専用プロセッサのアーキテクチャ及び方法 |
Non-Patent Citations (1)
Title |
---|
POTLURI, Sreeram et al.,Efficient Inter-node MPI Communication using GPUDirect RDMA for InfiniBand Clusters with NVIDIA GPUs,Proceedings of the 42nd International Conference on Parallel Processing,IEEE,2013年10月01日,pages80-89,https://ieeexplore.ieee.org/document/6687341 |
Also Published As
Publication number | Publication date |
---|---|
JP2021507337A (ja) | 2021-02-22 |
US20190188822A1 (en) | 2019-06-20 |
US10672095B2 (en) | 2020-06-02 |
US20200258187A1 (en) | 2020-08-13 |
CN111417936B (zh) | 2024-06-04 |
EP3724777A4 (en) | 2021-09-01 |
CN111417936A (zh) | 2020-07-14 |
KR20200096767A (ko) | 2020-08-13 |
US11276135B2 (en) | 2022-03-15 |
WO2019116116A1 (en) | 2019-06-20 |
EP3724777A1 (en) | 2020-10-21 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
EP2791910B1 (en) | Graphics processing unit with command processor | |
US11004258B2 (en) | Combined world-space pipeline shader stages | |
JP7122396B2 (ja) | グラフィックスパイプラインにおけるメモリ使用削減のためのコンパイラ支援技法 | |
US20210026686A1 (en) | Chiplet-integrated machine learning accelerators | |
US10915359B2 (en) | Variable latency request arbitration | |
US11481256B2 (en) | Task graph scheduling for workload processing | |
JP7308197B2 (ja) | アクセラレーテッド処理デバイスの帯域幅を増加させるための並列データ転送 | |
US20230205608A1 (en) | Hardware supported split barrier | |
US20210374607A1 (en) | Stacked dies for machine learning accelerator | |
US10832465B2 (en) | Use of workgroups in pixel shader | |
US11656877B2 (en) | Wavefront selection and execution |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20210917 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20220928 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20221011 |
|
A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20230110 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20230224 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20230620 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20230703 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 7308197 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |