JP2023525725A - データ圧縮の方法及び装置 - Google Patents

Abstract

色データを処理するための方法及び装置は、フラグメントポインタ及び色データを共に色バッファに記憶することを含む。処理のためにフェッチする色データを示すデルタ色圧縮（ＤＣＣ）キーが記憶され、フラグメントポインタ及び色データは、展開のために、読み取られたＤＣＣキーに基づいてフェッチされる。【選択図】図７

Description

（関連出願の相互参照）
本願は、２０２０年５月１３日に出願された米国仮特許出願第６３／０２４，２５４号及び２０２０年１２月２８日に出願された米国特許出願第１７／１３５，９７８号の利益を主張し、本明細書に完全に記載されているように参照により組み込まれる。

画像をサンプリングするためのマルチサンプルアンチエイリアシング（multisample antialiasing、ＭＳＡＡ）技術では、各ピクセルは、画像の品質を改善するための複数のサンプリング点（sampling points）を有する。これらのサンプリング点の各々は、固有の色値を有することができる。しかしながら、ピクセルのサンプリング点は、共通の色値を共有することがある。

値は、各共通の色値を１回記憶することのみ（例えば、サンプルごとに１回の代わりに、フラグメントごとに）によって記憶される。このデータは色表面（color surface）に記憶され、ピクセル内の各サンプルに対するフラグメントポインタ（ｆｍａｓｋ）が記憶される。このフラグメントポインタは、個別のｆｍａｓｋ表面に記憶される。

添付の図面と共に例として与えられる以下の説明から、より詳細な理解を得ることができる。

本開示の１つ以上の特徴を実装することができる例示的なデバイスのブロック図である。 図１のデバイスのブロック図であり、追加の詳細を示す図である。 一例による、グラフィックス処理パイプラインを示すブロック図である。 マルチサンプリングされた画像に関連する態様を示すグラフィック表示である。 一例による、圧縮フォーマットを示す図である。 従来のデータ処理方法の例示的なフロー図である。 データ処理方法の例示的なフロー図である。

本方法及び装置は、以下に更に詳細に拡張されるが、色表面に対するデータ圧縮のための方法を本明細書で簡単に説明する。

色データを処理するための方法は、色バッファにフラグメントポインタ及び色データを共に記憶することを含む。処理のためにフェッチする色データを示すデルタ色圧縮（delta color compression、ＤＣＣ）キーが記憶され、フラグメントポインタ及び色データは、展開のために読み取られたＤＣＣキーに基づいてフェッチされる。

色データを処理するための装置は、メモリと、メモリと動作可能に結合され、メモリと通信するプロセッサと、を含む。プロセッサは、フラグメントポインタ及び色データをメモリ内の色バッファに共に記憶し、処理のためにフェッチする色データを示すデルタ色圧縮（ＤＣＣ）キーを読み取り、展開のために読み取られたＤＣＣキーに基づいてフラグメントポインタ及び色データをフェッチするように構成されている。

色データを処理するための非一時的なコンピュータ可読媒体には、プロセッサによって実行されると、プロセッサに動作を実行させる命令が記録されている。動作は、色バッファにフラグメントポインタ及び色データを共に記憶することと、処理のためにフェッチする色データを示すデルタ色圧縮（ＤＣＣ）キーを読み取ることと、展開のために読み取られたＤＣＣキーに基づいてフラグメントポインタ及び色データをフェッチすることと、を含む。

図１は、本開示の１つ以上の特徴を実装することができる例示的なデバイス１００のブロック図である。デバイス１００は、例えば、コンピュータ、ゲームデバイス、ハンドヘルドデバイス、セットトップボックス、テレビ、携帯電話、サーバ、タブレットコンピュータ、又は、グラフィック画像を生成するための他のタイプの計算デバイスを含むことができる。デバイス１００は、プロセッサ１０２と、メモリ１０４と、記憶装置１０６と、１つ以上の入力デバイス１０８と、１つ以上の出力デバイス１１０と、を含む。また、デバイス１００は、オプションで、入力ドライバ１１２及び出力ドライバ１１４を含み得る。デバイス１００は、図１に示されていない追加の構成要素を含むことができることを理解されたい。

様々な代替例では、プロセッサ１０２は、中央処理ユニット（central processing unit、ＣＰＵ）、グラフィック処理ユニット（graphics processing unit、ＧＰＵ）、同じダイ上に位置するＣＰＵ及びＧＰＵ、又は、１つ以上のプロセッサコアを含み、各プロセッサコアは、ＣＰＵ又はＧＰＵであってもよい。様々な代替例では、メモリ１０４は、プロセッサ１０２と同じダイ上に位置するか、プロセッサ１０２とは別に位置する。メモリ１０４は、揮発性又は不揮発性メモリ（例えば、ランダムアクセスメモリ（random access memory、ＲＡＭ）、ダイナミックＲＡＭ、キャッシュ）を含む。図１に示す実施形態では、プロセッサ１０２は、ＣＰＵを含む。

記憶装置１０６は、固定又はリムーバブル記憶装置（例えば、ハードディスクドライブ、ソリッドステートドライブ、光ディスク、フラッシュドライブ）を含む。入力デバイス１０８は、キーボード、キーパッド、タッチスクリーン、タッチパッド、検出器、マイクロフォン、加速度計、ジャイロスコープ、生体認証スキャナ又はネットワーク接続（例えば、無線ＩＥＥＥ８０２信号の送信及び／又は受信のための無線ローカルエリアネットワークカード）を含むが、これらに限定されない。出力デバイス１１０は、ディスプレイ、スピーカ、プリンタ、触覚フィードバックデバイス、１つ以上の光、アンテナ又はネットワーク接続（例えば、無線ＩＥＥＥ８０２信号の送信及び／又は受信のための無線ローカルエリアネットワークカード）を含むが、これらに限定されない。

入力ドライバ１１２は、プロセッサ１０２及び入力デバイス１０８と通信し、プロセッサ１０２が入力デバイス１０８から入力を受信することを可能にする。出力ドライバ１１４は、プロセッサ１０２及び出力デバイス１１０と通信し、プロセッサ１０２が出力デバイス１１０に出力を送信することを可能にする。入力ドライバ１１２及び出力ドライバ１１４は、オプションの構成要素であることと、デバイス１００は、入力ドライバ１１２及び出力ドライバ１１４が存在しない場合に同じ態様で操作されることになることに留意されたい。例示的な実施形態では、出力ドライバ１１４は、ディスプレイデバイス１１８に結合された加速処理デバイス（accelerated processing device、「ＡＰＤ」）１１６を含む。ＡＰＤは、プロセッサ１０２から計算コマンド及びグラフィックスレンダリングコマンドを受け入れて、それらの計算コマンド及びグラフィックスレンダリングコマンドを処理し、表示のためにピクセル出力をディスプレイデバイス１１８に提供する。以下に更に詳細に説明するように、ＡＰＤ１１６は、単一命令複数データ（single-instruction-multiple-data、「ＳＩＭＤ」）パラダイムに従って計算を行う１つ以上の並列処理ユニットを含む。こうして、様々な機能は、本明細書では、ＡＰＤ１１６によって、又は、ＡＰＤ１１６と併せて行われるものとして説明されているが、様々な代替例では、ＡＰＤ１１６によって行われるものとして説明される機能は、追加的又は代替的に、ホストプロセッサ（例えば、プロセッサ１０２）によってドライブされない同様の能力を有する他のコンピューティングデバイスによって行われ、ディスプレイデバイス１１８にグラフィック出力を提供する。例えば、ＳＩＭＤパラダイムに従って処理タスクを行う任意の処理システムが、本明細書に説明される機能を行い得ることが企図される。代替的に、ＳＩＭＤパラダイムに従って処理タスクを行わないコンピューティングシステムが、本明細書に説明される機能を行い得ることが企図される。

図２は、ＡＰＤ１１６上の処理タスクの実行に関する追加の詳細を示すデバイス１００のブロック図である。プロセッサ１０２は、システムメモリ１０４内で、プロセッサ１０２による実行のための１つ以上の制御論理モジュールを維持する。制御論理モジュールは、オペレーティングシステム１２０と、カーネルモードドライバ１２２と、アプリケーション１２６と、を含む。これらの制御論理モジュールは、プロセッサ１０２及びＡＰＤ１１６の操作の様々な特徴を制御する。例えば、オペレーティングシステム１２０は、ハードウェアと直接通信し、プロセッサ１０２上で実行される他のソフトウェアのためのハードウェアへのインターフェースを提供する。カーネルモードドライバ１２２は、例えば、プロセッサ１０２上で実行されるソフトウェア（例えば、アプリケーション１２６）にアプリケーションプログラミングインターフェース（application programming interface、「ＡＰＩ」）を提供して、ＡＰＤ１１６の様々な機能にアクセスすることによって、ＡＰＤ１１６の操作を制御する。また、カーネルモードドライバ１２２は、ＡＰＤ１１６の処理構成要素（以下に更に詳細に説明するＳＩＭＤユニット１３８等）によって実行するためのプログラムをコンパイルするジャストインタイムコンパイラを含む。

ＡＰＤ１１６は、並列処理に適しているか又は並列処理に適し得るグラフィック動作及び非グラフィック動作等の選択された機能のためのコマンド及びプログラムを実行する。ＡＰＤ１１６は、プロセッサ１０２から受信したコマンドに基づいて、ピクセル動作、幾何学計算、及び、ディスプレイデバイス１１８への画像のレンダリング等のようなグラフィックスパイプライン動作を実行するために使用することができる。また、ＡＰＤ１１６は、プロセッサ１０２から受信したコマンドに基づいて、ビデオ、物理シミュレーション、計算流体力学、又は、他のタスクに関連する動作等のようなグラフィック動作に直接関連しない計算処理動作を実行する。

ＡＰＤ１１６は、プロセッサ１０２の要求で、ＳＩＭＤパラダイムに従って並列の態様で操作を行う１つ以上のＳＩＭＤユニット１３８を含む計算ユニット１３２を含む。ＳＩＭＤパラダイムは、複数の処理要素が単一のプログラム制御フローユニット及びプログラムカウンタを共有し、したがって同じプログラムを実行するが、そのプログラムを異なるデータで、又は、異なるデータ使用して実行することができるものである。一例では、各ＳＩＭＤユニット１３８は、１６個のレーンを含み、各レーンは、ＳＩＭＤユニット１３８内の他のレーンと同時に同じ命令を実行するが、その命令を異なるデータで実行することができる。レーンは、全てのレーンが所定の命令を実行する必要がない場合、予測でオフに切り替えることができる。また、予測は、分岐制御フローを有するプログラムを実行するために使用することができる。より具体的には、制御フローが個々のレーンによって行われる計算に基づいている条件付き分岐又は他の命令を有するプログラムについては、現在実行されていない制御フローパスに対応するレーンの予測、及び、異なる制御フローパスのシリアル実行が、任意の制御フローを可能にする。

計算ユニット１３２内の実行の基本的単位は、ワークアイテムである。各ワークアイテムは、特定のレーンにおいて並列で実行されるプログラムの単一のインスタンス化を表す。ワークアイテムは、単一のＳＩＭＤユニット１３８上の「ウェーブフロント（wavefront）」として同時に実行することができる。１つ以上のウェーブフロントが「ワークグループ」に含まれ、これは、同じプログラムを実行するように指定されたワークアイテムの集合体を含む。ワークグループは、ワークグループを構成するウェーブフロントの各々を実行することによって実行することができる。代替例では、ウェーブフロントは、単一のＳＩＭＤユニット１３８上で連続して、又は、異なるＳＩＭＤユニット１３８上で部分的に若しくは完全に並列に実行される。ウェーブフロントは、単一のＳＩＭＤユニット１３８上で同時に実行することができるワークアイテムの最大集合体と考えることができる。したがって、プロセッサ１０２から受信されたコマンドが、特定のプログラムを単一のＳＩＭＤユニット１３８上で同時に実行させることができない程度にプログラムが並列化されることを示す場合、そのプログラムは、２つ以上のＳＩＭＤユニット１３８上に並列化されるか、又は、同じＳＩＭＤユニット１３８上で直列化される（又は必要に応じて並列化及び直列化の両方が行われる）ウェーブフロントに分けられる。スケジューラ１３６は、異なる計算ユニット１３２及びＳＩＭＤユニット１３８上の様々なウェーブフロントのスケジューリングに関連する操作を行う。

計算ユニット１３２によって与えられる並列処理は、ピクセル値計算、頂点変換及び他のグラフィック動作等のグラフィック関連動作に好適である。したがって、場合によっては、プロセッサ１０２からのグラフィックス処理コマンドを受け入れるグラフィック処理パイプライン１３４は、並列で実行するために計算タスクを計算ユニット１３２に提供する。

また、計算ユニット１３２は、グラフィックに関連しないか又はグラフィック処理パイプライン１３４の「通常の」動作の一部（例えば、グラフィック処理パイプライン１３４の動作に対して行われる処理を補足するために行われるカスタム動作）として行われない計算タスクを行うために使用される。プロセッサ１０２上で実行されるアプリケーション１２６又は他のソフトウェアは、そのような計算タスクを定義するプログラムを、実行のためにＡＰＤ１１６に送信する。

図３は、図２に示すグラフィック処理パイプライン１３４の追加の詳細を示すブロック図である。グラフィック処理パイプライン１３４は、各々が特定の機能を行う論理段階（ステージ）を含む。段階は、グラフィック処理パイプライン１３４の機能のサブディビジョンを表す。各段階は、プログラマブル処理ユニット２０２内で実行されるシェーダプログラムとして部分的若しくは完全に、又は、プログラム可能な処理ユニット２０２の外部の固定機能非プログラム可能ハードウェアとして部分的若しくは完全に実装される。

入力アセンブラ段階３０２は、ユーザが満たしたバッファ（例えば、アプリケーション１２６等のプロセッサ１０２によって実行されるソフトウェアの要求で満たされたバッファ）を読み取り、そのデータを、パイプラインの残りの部分によって使用されるプリミティブに組み立てる。入力アセンブラ段階３０２は、ユーザが満たしたバッファに含まれるプリミティブデータに基づいて、異なるタイプのプリミティブを生成することができる。入力アセンブラ段階３０２は、パイプラインの残りの部分によって使用するための組み立てられた（アセンブルされた）プリミティブをフォーマットする。

頂点シェーダ段階３０４は、入力アセンブラ段階３０２によって組み立てられたプリミティブの頂点を処理する。頂点シェーダ段階３０４は、変換、スキニング、モーフィング及び各々の頂点照明（per-vertex lighting）等の様々な頂点ごとの動作を実行する。変換動作は、頂点の座標を変換するための様々な動作を含む。これらの動作は、モデリング変換、ビュー変換、投影変換、斜視分割及びビューポート変換のうち１つ以上を含む。本明細書では、そのような変換は、変換が行われる頂点の座標又は「位置」を変更すると考えられる。頂点シェーダ段階３０４の他の動作は、座標以外の属性を変更する。

頂点シェーダ段階３０４は、１つ以上の計算ユニット１３２上で実行される頂点シェーダプログラムとして部分的又は完全に実装される。頂点シェーダプログラムは、プロセッサ１０２によって提供され、コンピュータプログラマによって事前に書き込まれたプログラムに基づいている。ドライバ１２２は、そのようなコンピュータプログラムをコンパイルして、計算ユニット１３２内での実行に適した形式を有する頂点シェーダプログラムを生成する。

ハルシェーダ段階３０６と、モザイク化器（テッセレータ）段階３０８と、ドメインシェーダ段階３１０とは、モザイク化（テッセレーション）を実装するために共に動作し、モザイク化は、プリミティブを細分することによって、単純なプリミティブをより複雑なプリミティブに変換する。ハルシェーダ段階３０６は、入力プリミティブに基づいて、モザイク化のためのパッチを生成する。モザイク化器段階３０８は、パッチのためのサンプルセットを生成する。ドメインシェーダ段階３１０は、パッチのサンプルに対応する頂点の頂点位置を計算する。ハルシェーダ段階３０６及びドメインシェーダ段階３１０は、プログラマブル処理ユニット２０２上で実行されるシェーダプログラムとして実装され得る。

ジオメトリシェーダ段階３１２は、プリミティブ基準で頂点動作を実行する。ポイントスプリント拡張、動的粒子システム操作、ファーフィン生成、シャドウボリューム生成、シングルパスレンダリング－キューブマップ、プリミティブごとの材料交換、及び、プリミティブごとの材料設定等の動作を含む様々な異なるタイプの動作が、ジオメトリシェーダ段階３１２によって実行され得る。場合によっては、プログラマブル処理ユニット２０２上で実行されるシェーダプログラムは、ジオメトリシェーダ段階３１２の動作を実行する。

ラスタライザ段階３１４は、単純なプリミティブを受け入れてラスタライズし、上流に生成される。ラスタライズは、何れのスクリーンピクセル（又はサブピクセルサンプル）が特定のプリミティブによってカバーされることを決定することを含む。ラスタライズは、固定機能ハードウェアによって行われる。

ピクセルシェーダ段階３１６は、上流に生成されたプリミティブ及びラスタライズの結果に基づいて、スクリーンピクセルの出力値を計算する。ピクセルシェーダ段階３１６は、テクスチャメモリからテクスチャを適用することができる。ピクセルシェーダ段階３１６の動作は、プログラマブル処理ユニット２０２上で実行されるシェーダプログラムによって実行される。

出力マージ段階３１８は、ピクセルシェーダ段階３１６からの出力を受け入れ、それらの出力をマージし、ｚ試験及びアルファブレンド等の動作を実行して、スクリーンピクセルの最終色を決定する。

テクスチャを定義するテクスチャデータは、テクスチャユニット３２０によって記憶及び／又はアクセスされる。テクスチャは、グラフィック処理パイプライン１３４内の様々な点で使用されるビットマップ画像である。例えば、場合によっては、ピクセルシェーダ段階３１６は、テクスチャをピクセルに適用して、レンダリングされる頂点の数を増加させることなく、（例えば、より「写実的な」外観を提供するために）見かけのレンダリングの複雑さを改善する。

場合によっては、頂点シェーダ段階３０４は、テクスチャユニット３２０からのテクスチャデータを使用して、例えば、改善された美観のために頂点を生成又は変更することによって、複雑さを高めるためにプリミティブを修正する。一例では、頂点シェーダ段階３０４は、テクスチャユニット３２０に記憶された高さマップを使用して、頂点の変位を修正する。このタイプの技術は、例えば、水をレンダリングするために使用される頂点の位置及び数を修正することによって、ピクセルシェーダ段階３１６でのみ使用されるテクスチャと比較して、より現実的な外観の水を生成するために使用され得る。場合によっては、ジオメトリシェーダ段階３１２は、テクスチャユニット３２０からのテクスチャデータにアクセスする。

圧縮して画像データを記憶するために、特定の圧縮フォーマットが本明細書において提示されている。圧縮フォーマットは、他のアプリケーションの中でも、マルチサンプリングされた画像を圧縮するために有用である。図４は、マルチサンプリングされた画像に関連する態様を示すグラフィック表示４００である。プロセッサ１０２、入力ドライバ１１２、入力デバイス１０８、出力ドライバ１１４、出力デバイス１１０、加速処理デバイス１１６、スケジューラ１３６、グラフィック処理パイプライン１３４、計算ユニット１３２及びＳＩＭＤユニット１３８を含むが、これらに限定されない、図において示され、並びに／又は本明細書に記載される様々な機能ユニットは、汎用コンピュータ、プロセッサ若しくはプロセッサコアとして、又は、汎用コンピュータ、プロセッサ若しくはプロセッサコアによって実行可能な非一時的なコンピュータ可読記憶媒体若しくは別の媒体に記憶されているプログラム、ソフトウェア若しくはファームウェアとして実装され得る。

図４では、いくつかのピクセル（例えば、ピクセル１、ピクセル２、ピクセル３）が示されている。マルチサンプリングされた画像は、これらのピクセルのグリッドを含む。各ピクセルは、１つ以上のサンプル（例えば、サンプル１、サンプル２、サンプル３、サンプル４）を含む。サンプルは、特定の色を有するピクセル内の特定の位置である。各サンプルは、同じピクセル内の他のサンプルの色とは異なる色を有することが可能である。図４では、各サンプルの陰影は、サンプルに割り当てられた色を表す。

３つの異なるピクセルが示されている。ピクセル１は、１のフラグメント化度（fragmentation degree）を有する。したがって、ピクセル１は完全にフラグメント化されておらず、ピクセル１内の全てのサンプルは同じ色を有する。ピクセル１は、ピクセル１、フラグメント１として示される単一のフラグメントとして表現可能である。「フラグメント」は、全てのサンプルが同じ色を有するピクセルの一部分である。

ピクセル２は、２のフラグメント化度を有する。左側の２つのサンプルは１つの色を有し、右側の２つのサンプルは異なる色を有する。したがって、ピクセル２－フラグメント１は、左側の２つのサンプルを有し、ピクセル２－フラグメント２は、右側の２つのサンプルを有する。

ピクセル３は、３のフラグメント化度を有する。ピクセル３、フラグメント１は、左上のサンプルを含む。ピクセル３、フラグメント２は、右の２つのサンプルを含む。ピクセル３、フラグメント３は、左下のサンプルを含む。圧縮フォーマットは、１つ以上のハードウェアバッファに記憶するために、これらのピクセルを記述するデータをどのように圧縮するかを記述する。

図５は、一例による、圧縮フォーマット５００を示す図である。圧縮フォーマットで記憶されたデータと画像との相関関係を示すために、画像が示されている。画像は、画像ユニットを含み、その各々は、１つ以上のピクセルを含む。画像ユニットは、１つ以上のピクセルを含む画像の一部分である。

圧縮フォーマットは、メタデータバッファ及び色バッファの内容を含む。いくつかの実装では、メタデータバッファ及び色バッファは、本明細書において説明されるデータを記憶するように構成されているキャッシュのような物理的バッファである。他の実装では、これらのバッファの一方又は両方は、キャッシュ、メモリ、不揮発性メモリ又は任意の他の記憶装置等の任意のメモリ構造に記憶されたデータを表す。

メタデータバッファは、（圧縮を記述するデータである）メタデータ圧縮ユニットを記憶し、色バッファは、色データ圧縮ユニットを記憶する。１つのメタデータ圧縮ユニットと１つの色データ圧縮ユニットとの各組み合わせは、圧縮ユニットを形成する。各メタデータ圧縮ユニットは、１つの圧縮ユニットのみに関連付けられ、各色データ圧縮ユニットは、１つの圧縮ユニットのみに関連付けられている。

圧縮ユニットは、画像の画像ユニットの圧縮されたデータである。いくつかの実装では、圧縮ユニットは、一定量のデータであり、対応する画像ユニットを圧縮するために必要なデータの量に応じて、「空」又は「未使用」空間を有することができる。いくつかのそのような実装では、メタデータバッファ及び色バッファの各々は、専用キャッシュメモリ等の専用メモリを表し、又は、キャッシュメモリ等のメモリの専用部分を表す。いくつかのそのような実装では、各圧縮ユニットは、１つ以上のキャッシュラインに対応する。他の実装では、圧縮ユニットは可変量のデータであり、圧縮ユニットは一緒にパッキングされて、画像のデータの総量を低減する。

メタデータ圧縮ユニットは、例えば、フラグメント化度及びデータサイズを記憶し、いくつかの実装では、サンプリングレートを記憶する。追加的に、メタデータユニットは、圧縮されたデータがフラグメント化を有し、フラグメント化度が圧縮されたデータ内に記憶されることを示すことができる。

代替的には、メタデータユニットは、圧縮の形式が存在することを示すことができ、これは、圧縮されたデータサイズがブロックのサイズよりも小さいことを示すことができ、圧縮されたデータは、フラグメント化が存在すること、及び、その程度を示すことができる。

フラグメント化度は、メタデータ圧縮ユニットを含む圧縮ユニットに対応する画像ユニット内のピクセルの最大フラグメント化度を示す。フラグメント化度は、図４に示されている。また、メタデータ圧縮ユニットは、データサイズを記憶する。データサイズは、対応する色データ圧縮ユニットのサイズ（すなわち、メタデータ圧縮ユニットと同じ圧縮ユニットに属する色データ圧縮ユニットのビット数）を示す。

各色データ圧縮ユニットは、１つ以上のフラグメント色ポインタ及びフラグメント色データの１つ以上の項目を含む。フラグメント色ポインタは、特定のピクセルに対する特定のサンプルがどのフラグメント色を有するかを示す。いくつかの例では、各色データ圧縮ユニットは、対応する画像ユニット内の各サンプルに対する１つのフラグメント色ポインタを含む。したがって、各色データ圧縮ユニットは、対応する画像ユニット内のサンプルの数に等しい数のフラグメント色ポインタを含む。

所定のサンプルに対して、対応するフラグメント色ポインタは、対応するフラグメント色を示すか、又は、それを指し示す。いくつかの実装では、色データ圧縮ユニット内のフラグメント色ポインタの順序は、どのフラグメント色ポインタがどのサンプルに対応するかの識別を可能にする。

ピクセルごとに２つのサンプルを有する例では、第１のフラグメント色ポインタ（例えば、最低桁ビット）は、画像ユニット内の第１のピクセルの第１のサンプルに対応し、第２のフラグメント色ポインタ（例えば、次の最低桁ビット）は、第１のピクセルの第２のサンプルに対応し、第３のフラグメント色ポインタ（例えば、次の最低桁ビット）は、画像ユニットの第２のピクセルの第１のサンプルに対応し、第４のフラグメント色ポインタ（例えば、次の最低桁ビット）は、画像ユニットの第２のピクセルの第２のサンプルに対応する。

サンプリングレートがメタデータ圧縮ユニットに記憶される実装では、サンプリングレートは、対応する画像ユニット内のピクセルごとのサンプルの数を示す。

色データ圧縮ユニット内のフラグメント色は、特定のフラグメントの実際の色値を含む。説明したように、各フラグメント色ポインタは、これらのフラグメント色のうち何れが実際に対応するフラグメントに適用されるかを示す。フラグメント色ポインタと同様に、いくつかの実装では、フラグメント色は、色データ圧縮ユニット内に順次配置され、各フラグメント色ポインタは、対応するサンプルの個々のフラグメント色データ項目を識別する。いくつかの例では、フラグメント色は、個々のピクセルに特有である。言い換えれば、各ピクセルは、１つ以上の色フラグメントを記憶し、フラグメント色ポインタが、各ピクセルに対して、対応するサンプルに対する色がどのフラグメント色であるかを選択する。

フラグメント色データ自体を圧縮することができる。フラグメント色データに対する例示的な圧縮スキームは、デルタ色圧縮（ＤＣＣ）であり、これは、ベース色（例えば、ピクセル又は画像ユニット等の他の圧縮グループ内のサンプルのうち何れかに対する色）及び他の各サンプルに対する色デルタを記憶し、ここで、色デルタは、ベース色と対応するサンプルの実際の色との差である。

フラグメント色ポインタ及びフラグメント色データは、可変長のものであり得る。一例では、各フラグメント色ポインタの長さは、各ピクセル内のフラグメントの最大数を表すために必要なビット数に等しい。一例では、４つのフラグメントが各ピクセルで許可され、画像ユニットの各ピクセルが最大４つのフラグメントを有することが許可されることを意味する。この例では、各サンプルに対するフラグメント色ポインタのサイズは２ビットである（２ビットは４つの可能な値を表すことができる）。別の例では、画像ユニットの各ピクセル内のフラグメントの最大数は２であり、各ピクセルが最大２つのフラグメントを含むことが可能であり、したがって各サンプルに対するフラグメント色ポインタのサイズが１ビットであることを意味する。いくつかの例では、圧縮アルゴリズムが異なるサイズのデータを生成することができるため、各フラグメント色は異なる長さを有することができる。更に、単一のフラグメントのみが含まれる場合（すなわち、１フラグメント）、全てのサンプルが第１のフラグメントを指し示すため、記憶されるフラグメントポインタがない（例えば、それらは０の長さのものである）。

図６は、従来の圧縮方法の例示的なフロー図６００である。ステップ６１０では、ｃｍａｓｋ表面が読み取られる。ステップ６２０では、ｃｍａｓｋ表面がデコードされて、ｆｍａｓｋがどの程度フェッチされる必要があるかを見出す。

ステップ６２０においてｆｍａｓｋがどの程度フェッチされる必要があるかが判定されると、ｆｍａｓｋがフェッチされ（ステップ６３０）、ＤＣＣキーが読み取られる（ステップ６４０）。フラグメント動作が行われ、色データの量が読み取られる（ステップ６５０）。

次いで、ＤＣＣ圧縮された色データが読み取られ（ステップ６６０）、色データがＤＣＣキーに基づいて展開される（ステップ６７０）。従来の方法では、色データ全体を記述するための２つの表面、つまり、色データフラグメント自体及び色データフラグメントに対するポインタ情報であるｆｍａｓｋデータが存在する。すなわち、従来の圧縮方法では、２対の表面があり、一方の対の表面は、フラグメントポインタ及び圧縮メタデータ（ｆｍａｓｋ及びｃｍａｓｋ表面）であり、他方の対は、色表面及びそのメタデータ（色データフラグメント及びＤＣＣキー）である。

図７は、データ処理方法７００の例示的なフロー図である。ステップ７１０では、ＤＣＣキーが読み取られる。次いで、色データは、ＤＣＣキーに基づいてフェッチされ、ｆｍａｓｋデータを含む（ステップ７２０）。ステップ７３０では、色データ（色フラグメント及びＤＣＣ圧縮を含む）が展開される。また、ＤＣＣのみが圧縮され、色データは、フラグメント圧縮された形式でキャッシュに記憶される。代替的には、色データが完全に圧縮されて記憶され得る。このシナリオでは、キャッシュにアクセスしてピクセル／サンプルを処理するときに展開が行われ、次いでデータをキャッシュに書き戻す場合に再圧縮される。

例示的な方法７００では、ステップ７２０においてフェッチされるデータは、データに関するフラグメントポインタ（例えば、ｆｍａｓｋデータ）及び色フラグメントデータ自体を含む。データがフェッチされると、それが完全に圧縮形式で記憶され得るか、又は、ＤＣＣが展開され、フラグメント圧縮形式で記憶される。また、データは完全に展開され得る。

フラグメント圧縮形式で記憶する場合、フラグメント色データ及びフラグメントポインタは、個別のデータ構造に記憶され、これは、より容易な処理を提供することができる。また、フラグメント化度が特定の程度未満である場合、データは、フラグメント圧縮形式で記憶され得る。例えば、フラグメント化が程度１である場合、フラグメント圧縮形式で記憶され得る。この場合、フラグメントポインタに必要な任意の記憶装置が存在する必要はないことがある（例えば、１フラグメントのみが存在する場合、フラグメントポインタは全てそのフラグメントを指し示す）。

データをフラグメント圧縮形式に記憶するための性能上の利点が存在し得る。例えば、完全にカバーされたものが単一のフラグメントピクセル上のブレンドされたピクセルである場合、ピクセル全体に対して１回ブレンドすることができる。しかしながら、ピクセルが完全に展開される場合、全てのサンプルが同じ値を有していることを示す情報が失われる可能性があるため、ブレンダーは、１ピクセルごとに１回の代わりに、サンプルごとに１回ブレンド動作を行う必要がある。

本明細書の開示に基づいて、多くの変形が可能であることを理解されたい。特徴及び要素が特定の組み合わせで上述されているが、各特徴又は要素は、他の特徴及び要素を用いずに単独で、又は、他の特徴及び要素を用いて若しくは用いずに様々な組み合わせで使用することができる。

プロセッサ１０２、入力ドライバ１１２、入力デバイス１０８、出力ドライバ１１４、出力デバイス１１０、加速処理デバイス１１６、スケジューラ１３６、グラフィック処理パイプライン１３４、計算ユニット１３２及びＳＩＭＤユニット１３８を含むが、これらに限定されない、図において示され、並びに／又は、本明細書に記載される様々な機能ユニットは、汎用コンピュータ、プロセッサ若しくはプロセッサコアとして、又は、汎用コンピュータ、プロセッサ若しくはプロセッサコアによって実行可能な非一時的なコンピュータ可読記憶媒体若しくは別の媒体に記憶されているプログラム、ソフトウェア若しくはファームウェアとして実装することができる。提供される方法は、汎用コンピュータ、プロセッサ又はプロセッサコアにおいて実装することができる。好適なプロセッサとしては、例として、汎用プロセッサ、専用プロセッサ、従来型プロセッサ、デジタル信号プロセッサ（digital signal processor、ＤＳＰ）、複数のマイクロプロセッサ、ＤＳＰコアと関連する１つ以上のマイクロプロセッサ、コントローラ、マイクロコントローラ、特定用途向け集積回路（Application Specific Integrated Circuit、ＡＳＩＣ）、フィールドプログラマブルゲートアレイ（Field Programmable Gate Array、ＦＰＧA）回路、任意の他のタイプの集積回路（integrated circuit、ＩＣ）、及び／又は、状態機械が挙げられる。そのようなプロセッサは、処理されたハードウェア記述言語（hardware description language、ＨＤＬ）命令及びネットリスト等の他の中間データ（そのような命令は、コンピュータ可読媒体に記憶させることが可能である）の結果を使用して製造プロセスを構成することによって製造することができる。そのような処理の結果はマスクワークであることができ、このマスクワークをその後半導体製造プロセスにおいて使用して、本開示の特徴を実装するプロセッサを製造する。

本明細書に提供される方法又はフロー図は、汎用コンピュータ又はプロセッサによる実行のために非一時的なコンピュータ可読記憶媒体に組み込まれるコンピュータプログラム、ソフトウェア又はファームウェアにおいて実装することができる。非一時的なコンピュータ可読記憶媒体の例としては、読み取り専用メモリ（read only memory、ＲＯＭ）、ランダムアクセスメモリ（ＲＡＭ）、レジスタ、キャッシュメモリ、半導体メモリデバイス、磁気媒体（例えば、内蔵ハードディスク及びリムーバブルディスク）、磁気光学媒体、並びに、光学媒体（例えば、ＣＤ－ＲＯＭディスク及びデジタル多用途ディスク（digital versatile disk、ＤＶＤ））が挙げられる。

Claims (32)

1. 色データを処理するための方法であって、
   フラグメントポインタ及び色データを共に色バッファに記憶することと、
   処理のためにフェッチする前記色データを示すデルタ色圧縮（ＤＣＣ）キーを読み取ることと、
   展開のために、読み取られたＤＣＣキーに基づいて、前記フラグメントポインタ及び色データをフェッチすることと、を含む、
   方法。
2. 展開された色データを記憶することを更に含む、
   請求項１の方法。
3. 前記色データを圧縮された形式で記憶することを更に含む、
   請求項１の方法。
4. 前記色データを展開することを更に含む、
   請求項３の方法。
5. 前記ＤＣＣを展開することを更に含む、
   請求項１の方法。
6. 前記ＤＣＣをフラグメント圧縮された形式で記憶することを更に含む、
   請求項５の方法。
7. 前記フラグメント色データ及び前記フラグメントポインタは、前記色バッファ内の個別のデータ構造に記憶される、
   請求項６の方法。
8. 前記ＤＣＣは、フラグメント化に基づいて、フラグメント圧縮された形式で記憶される、
   請求項６の方法。
9. 前記フラグメント化が１に等しい場合、前記ＤＣＣが、フラグメント圧縮された形式で記憶される、
   請求項８の方法。
10. 色データを処理するための装置であって、
    メモリと、
    前記メモリと動作可能に結合されたプロセッサであって、前記メモリと通信するプロセッサと、を備え、
    前記プロセッサは、
    フラグメントポインタ及び色データを共に前記メモリ内の色バッファに記憶することと、
    処理のためにフェッチする前記色データを示すデルタ色圧縮（ＤＣＣ）キーを読み取ることと、
    展開のために、読み取られたＤＣＣキーに基づいて、前記フラグメントポインタ及び色データをフェッチすることと、
    を行うように構成されている、
    装置。
11. 前記プロセッサは、展開された色データを前記メモリに記憶する、
    請求項１０の装置。
12. 前記プロセッサは、前記色データを圧縮された形式で前記メモリに記憶する、
    請求項１０の装置。
13. 前記プロセッサは、前記色データを展開する、
    請求項１２の装置。
14. 前記プロセッサは、前記ＤＣＣを展開する、
    請求項１０の装置。
15. 前記プロセッサは、前記ＤＣＣをフラグメント圧縮された形式で記憶する、
    請求項１４の装置。
16. 前記フラグメント色データ及び前記フラグメントポインタは、前記色バッファ内の個別のデータ構造に記憶される、
    請求項１５の装置。
17. 前記ＤＣＣは、フラグメント化に基づいて、フラグメント圧縮された形式で記憶される、
    請求項１５の装置。
18. 前記フラグメント化が１に等しい場合、前記ＤＣＣは、フラグメント圧縮された形式で記憶される、
    請求項１７の装置。
19. 色データを処理するためのコンピュータ可読記憶媒体であって、前記コンピュータ可読記憶媒体には、プロセッサによって実行されると、前記プロセッサに動作を実行させる命令が記録されており、前記動作は、
    フラグメントポインタ及び色データを共に色バッファに記憶することと、
    処理のためにフェッチする前記色データを示すデルタ色圧縮（ＤＣＣ）キーを読み取ることと、
    展開のために、前記読み取られたＤＣＣキーに基づいて、前記フラグメントポインタ及び色データをフェッチすることと、を含む、
    コンピュータ可読記憶媒体。
20. 展開された色データを記憶することを更に含む、
    請求項１９のコンピュータ可読記憶媒体。
21. 色データを処理するための方法であって、
    第１のデータを圧縮及び記憶することと、
    第２のデータを圧縮及び記憶することであって、前記第２のデータは、前記第１のデータの圧縮に関連する情報を含む、ことと、
    前記第２のデータに記憶された情報に基づいて、前記第１のデータを処理するためにフェッチすることと、を含む、
    方法。
22. 前記第１のデータは、フラグメント色データと、前記フラグメント色データに関連するフラグメントポインタと、を含む、
    請求項２１の方法。
23. 前記フラグメント色データ及び前記フラグメントポインタは、前記色バッファ内の個別のデータ構造に記憶される、
    請求項２２の方法。
24. 前記第２のデータは、処理のためにフェッチする前記色データを示すデルタ色圧縮（ＤＣＣ）キーを含む、
    請求項２１の方法。
25. 前記ＤＣＣは、フラグメント化に基づいて、フラグメント圧縮された形式で記憶される、
    請求項２４の方法。
26. 前記フラグメント化が１に等しい場合、前記ＤＣＣは、フラグメント圧縮された形式で記憶される、
    請求項２５の方法。
27. 色データを処理するための装置であって、
    メモリと、
    前記メモリと動作可能に結合されたプロセッサであって、前記メモリと通信するプロセッサと、を備え、
    前記プロセッサは、
    第１のデータを圧縮及び記憶することと、
    第２のデータを圧縮及び記憶することであって、前記第２のデータは、前記第１のデータの圧縮に関連する情報を含む、ことと、
    前記第２のデータに記憶された情報に基づいて、前記第１のデータを処理するためにフェッチすることと、
    を行うように構成されている、
    装置。
28. 前記第１のデータは、フラグメント色データと、前記フラグメント色データに関連するフラグメントポインタと、を含む、
    請求項２７の装置。
29. 前記フラグメント色データ及び前記フラグメントポインタは、前記色バッファ内の個別のデータ構造に記憶される、
    請求項２８の装置。
30. 前記第２のデータは、処理のためにフェッチする前記色データを示すデルタ色圧縮（ＤＣＣ）キーを含む、
    請求項２７の装置。
31. 前記ＤＣＣは、フラグメント化に基づいて、フラグメント圧縮された形式で記憶される、
    請求項３０の装置。
32. 前記フラグメント化が１に等しい場合、前記ＤＣＣは、フラグメント圧縮された形式で記憶される、
    請求項３１の装置。

Images