JP7122142B2 - 電力変動攻撃対策を有するコンピューティングシステム - Google Patents
電力変動攻撃対策を有するコンピューティングシステム Download PDFInfo
- Publication number
- JP7122142B2 JP7122142B2 JP2018073102A JP2018073102A JP7122142B2 JP 7122142 B2 JP7122142 B2 JP 7122142B2 JP 2018073102 A JP2018073102 A JP 2018073102A JP 2018073102 A JP2018073102 A JP 2018073102A JP 7122142 B2 JP7122142 B2 JP 7122142B2
- Authority
- JP
- Japan
- Prior art keywords
- clock
- clock frequency
- frequencies
- frequency
- system operation
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
- G06F1/04—Generating or distributing clock signals or signals derived directly therefrom
- G06F1/06—Clock generators producing several clock signals
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
- G06F1/04—Generating or distributing clock signals or signals derived directly therefrom
- G06F1/08—Clock generators with changeable or programmable clock frequency
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
- G06F1/04—Generating or distributing clock signals or signals derived directly therefrom
- G06F1/10—Distribution of clock signals, e.g. skew
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
- G06F1/04—Generating or distributing clock signals or signals derived directly therefrom
- G06F1/12—Synchronisation of different clock signals provided by a plurality of clock generators
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F21/00—Security arrangements for protecting computers, components thereof, programs or data against unauthorised activity
- G06F21/70—Protecting specific internal or peripheral components, in which the protection of a component leads to protection of the entire computer
- G06F21/71—Protecting specific internal or peripheral components, in which the protection of a component leads to protection of the entire computer to assure secure computing or processing of information
- G06F21/75—Protecting specific internal or peripheral components, in which the protection of a component leads to protection of the entire computer to assure secure computing or processing of information by inhibiting the analysis of circuitry or operation
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F21/00—Security arrangements for protecting computers, components thereof, programs or data against unauthorised activity
- G06F21/70—Protecting specific internal or peripheral components, in which the protection of a component leads to protection of the entire computer
- G06F21/71—Protecting specific internal or peripheral components, in which the protection of a component leads to protection of the entire computer to assure secure computing or processing of information
- G06F21/75—Protecting specific internal or peripheral components, in which the protection of a component leads to protection of the entire computer to assure secure computing or processing of information by inhibiting the analysis of circuitry or operation
- G06F21/755—Protecting specific internal or peripheral components, in which the protection of a component leads to protection of the entire computer to assure secure computing or processing of information by inhibiting the analysis of circuitry or operation with measures against power attack
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F2221/00—Indexing scheme relating to security arrangements for protecting computers, components thereof, programs or data against unauthorised activity
- G06F2221/03—Indexing scheme relating to G06F21/50, monitoring users, programs or devices to maintain the integrity of platforms
- G06F2221/034—Test or assess a computer or a system
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Mathematical Physics (AREA)
- Computer Security & Cryptography (AREA)
- Software Systems (AREA)
- Power Sources (AREA)
Description
Claims (20)
- 方法であって、
クロックモジュールの少なくとも1つの発振器を用いて異なる周波数の範囲を生成するステップと、
ディザ制御回路に応答して前記クロックモジュールのチャネルセレクタによってコントローラに第1のクロック周波数を提供するステップと、
前記コントローラを用いてシステム動作を実行するステップと、
前記ディザ制御回路によって指示された前記システム動作の前記実行中に前記第1のクロック周波数を第2のクロック周波数に変化させるステップであって、前記第2のクロック周波数が前記異なる周波数の範囲から選択されるステップと、
前記システム動作の前記実行の終了時に前記第1のクロック周波数に戻るステップと、を含む方法。 - 前記チャネルセレクタが、グリッチレスマルチプレクサである、請求項1に記載の方法。
- 前記クロックモジュールが、第1及び第2の電圧制御発振器を備える、請求項1に記載の方法。
- 前記ディザ制御回路が、前記システム動作の前記実行中に前記第2のクロック周波数を第3のクロック周波数に改変し、前記第3のクロック周波数が、それぞれの前記第1のクロック周波数及び前記第2のクロック周波数とは異なり、前記異なる周波数の範囲から選択される、請求項1に記載の方法。
- 前記ディザ制御回路が、前記コントローラに接続されたタイマーからランダムな時間間隔を受信する、請求項1に記載の方法。
- 前記ディザ制御回路によって、前記ランダムな時間間隔が、所定の最小間隔時間よりも長く、所定の最大間隔時間よりも短いことが検証される、請求項5に記載の方法。
- 前記ディザ制御回路が、前記第2のクロック周波数を選択するために一様乱数を使用する、請求項1に記載の方法。
- 前記第1クロック周波数又は前記第2クロック周波数のいずれかが、前記システム動作の前記実行前、前記実行中及び前記実行後に前記コントローラに連続的に提供される、請求項1に記載の方法。
- 前記第1のクロック周波数と前記第2のクロック周波数との間での変化することにより、前記実行されたシステム動作の部分の時間と電力との相関を不明瞭にする、請求項1に記載の方法。
- 方法であって、
クロックモジュールの発振器を用いて異なる周波数の範囲を生成するステップと、
ディザ制御回路に応答して前記クロックモジュールによってコントローラに第1のクロック周波数を提供するステップと、
前記コントローラを用いて第1のシステム動作を実行するステップと、
前記ディザ制御回路によって指示された前記システム動作の前記実行中に、ランダムな時間で、前記第1のクロック周波数を第2及び第3のクロック周波数に順次切り替えるステップと、
前記システム動作の前記実行の終了時に前記第1のクロック周波数に戻るステップと、を含む方法。 - 前記チャネルセレクタが、同期クロックマルチプレクサである、請求項10に記載の方法。
- ルックアップテーブルが前記コントローラによって維持され、擬似乱数発生器から導出された値によってインデックス付けされる、請求項10に記載の方法。
- 前記ディザ制御回路が、前記第2のクロック周波数及び前記第3のクロック周波数を選択し、前記第1のクロック周波数が前記システム動作を実行するために排他的に使用された場合とほぼ同じである前記第1のシステム動作の全実行時間を提供する、請求項10に記載の方法。
- 前記第2のクロック周波数が、前記第1のクロック周波数よりも大きく、前記第3のクロック周波数が、前記第1のクロック周波数よりも小さい、請求項12に記載の方法。
- 前記それぞれ第1、第2、及び第3のクロック周波数間で変化することは、同期しており、グリッチがない、請求項10に記載の方法。
- 第2のシステム動作が前記コントローラによって実行され、前記ディザ制御回路が、前記第1のクロック周波数に戻る前に前記第2のシステム動作の前記実行中に前記第1のクロック周波数を第4、第5及び第6のクロック周波数に切り替え、前記第4、第5及び第6クロック周波数が、互いに異なり、また前記第1クロック周波数と異なる、請求項10に記載の方法。
- 前記第4、第5、及び第6のクロック周波数が、それぞれ、前記それぞれの第2、第3、及び第4のクロック周波数とは異なる、請求項16に記載の方法。
- 前記第1のシステム動作中にクロック周波数を切り替えることで、前記コントローラのデータ依存電力の変動に依存してサイドチャネル攻撃を防ぐ、請求項10に記載の方法。
- チャネルセレクタ及び発振器を有するクロックモジュールに接続されたコントローラを含む装置であって、前記チャネルセレクタが、間隔タイマー及びクロックディザ制御回路と連動する前記コントローラに応答して、前記チャネルセレクタが時間の経過と共に複数の異なるクロック周波数を前記コントローラに提供する、装置。
- 前記複数の異なるクロック周波数が、前記コントローラに接続されたルックアップテーブルにおいてローカルに記憶される、請求項19に記載の装置。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US15/491,654 | 2017-04-19 | ||
US15/491,654 US10459477B2 (en) | 2017-04-19 | 2017-04-19 | Computing system with power variation attack countermeasures |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2018182737A JP2018182737A (ja) | 2018-11-15 |
JP7122142B2 true JP7122142B2 (ja) | 2022-08-19 |
Family
ID=63852910
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2018073102A Active JP7122142B2 (ja) | 2017-04-19 | 2018-04-05 | 電力変動攻撃対策を有するコンピューティングシステム |
Country Status (3)
Country | Link |
---|---|
US (1) | US10459477B2 (ja) |
JP (1) | JP7122142B2 (ja) |
CN (1) | CN108733133B (ja) |
Families Citing this family (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US10459477B2 (en) * | 2017-04-19 | 2019-10-29 | Seagate Technology Llc | Computing system with power variation attack countermeasures |
KR102348912B1 (ko) * | 2019-12-06 | 2022-01-11 | 주식회사 이와이엘 | 부채널 공격 방어를 위한 난수발생기 및 이의 동작 방법 |
EP3839779A1 (en) * | 2019-12-18 | 2021-06-23 | Thales DIS France SA | Electronic system and methods for a dynamic activation of countermeasures |
CN111756219A (zh) * | 2020-07-05 | 2020-10-09 | 上海韦孜美电子科技有限公司 | 一种开关频率抖动方法、开关电路及dc-dc转换器 |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2002526840A (ja) | 1998-09-30 | 2002-08-20 | コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ | 差動電流消費分析を防止するためのデータ処理装置および作動方法 |
JP2004078495A (ja) | 2002-08-15 | 2004-03-11 | Sony Corp | 非接触式icカード |
JP2005512240A (ja) | 2001-12-13 | 2005-04-28 | キャナル プラス テクノロジーズ | 電気式解析から保護されるデジタル電子部品 |
JP2013243656A (ja) | 2012-05-19 | 2013-12-05 | Freescale Semiconductor Inc | セキュアモジュールのための改ざん検出器 |
WO2017050999A1 (fr) | 2015-09-25 | 2017-03-30 | Gemalto Sa | Generateur d'horloge aleatoire |
Family Cites Families (37)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0611117B2 (ja) * | 1984-12-31 | 1994-02-09 | ティアツク株式会社 | ディジタル−アナログ変換装置 |
US5231636A (en) | 1991-09-13 | 1993-07-27 | National Semiconductor Corporation | Asynchronous glitchless digital MUX |
US5416434A (en) * | 1993-03-05 | 1995-05-16 | Hewlett-Packard Corporation | Adaptive clock generation with pseudo random variation |
US5381416A (en) * | 1993-11-08 | 1995-01-10 | Unisys Corporation | Detection of skew fault in a multiple clock system |
US5404402A (en) * | 1993-12-21 | 1995-04-04 | Gi Corporation | Clock frequency modulation for secure microprocessors |
US7587044B2 (en) | 1998-01-02 | 2009-09-08 | Cryptography Research, Inc. | Differential power analysis method and apparatus |
WO1999067766A2 (en) | 1998-06-03 | 1999-12-29 | Cryptography Research, Inc. | Balanced cryptographic computational method and apparatus for leak minimization in smartcards and other cryptosystems |
US6594760B1 (en) | 1998-12-21 | 2003-07-15 | Pitney Bowes Inc. | System and method for suppressing conducted emissions by a cryptographic device |
US6807232B2 (en) | 2000-12-21 | 2004-10-19 | National Instruments Corporation | System and method for multiplexing synchronous digital data streams |
EP1263139A3 (en) * | 2001-05-30 | 2006-07-05 | STMicroelectronics Limited | Glitch-free multiplexer |
WO2004053685A1 (en) | 2002-12-12 | 2004-06-24 | Arm Limited | Instruction timing control within a data processing system |
US7417468B2 (en) | 2003-09-17 | 2008-08-26 | The Regents Of The University Of California | Dynamic and differential CMOS logic with signal-independent power consumption to withstand differential power analysis |
US6958635B2 (en) * | 2003-10-14 | 2005-10-25 | Qualcomm Incorporated | Low-power direct digital synthesizer with analog interpolation |
CN100504716C (zh) * | 2004-01-28 | 2009-06-24 | Nxp股份有限公司 | 在数字处理系统中用于超频的方法和装置 |
US8584122B2 (en) * | 2006-03-31 | 2013-11-12 | Ebay Inc. | Batch scheduling |
US20080091975A1 (en) * | 2006-10-17 | 2008-04-17 | Konstantin Kladko | Method and system for side-channel testing a computing device and for improving resistance of a computing device to side-channel attacks |
US7870336B2 (en) | 2006-11-03 | 2011-01-11 | Microsoft Corporation | Operating system protection against side-channel attacks on secrecy |
US7756231B2 (en) * | 2007-01-09 | 2010-07-13 | Freescale Semiconductor, Inc. | Digital clock generating circuit and method of operation |
KR101428787B1 (ko) | 2007-02-08 | 2014-08-08 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 클록 신호 생성 회로 및 반도체 장치 |
US8089318B2 (en) * | 2008-10-17 | 2012-01-03 | Marvell World Trade Ltd. | Methods, algorithms, circuits, and systems for determining a reference clock frequency and/or locking a loop oscillator |
US8190944B2 (en) * | 2009-12-11 | 2012-05-29 | Ati Technologies Ulc | Device configured to switch a clock speed for multiple links running at different clock speeds and method for switching the clock speed |
CA2792302A1 (en) | 2010-03-25 | 2011-09-29 | Irdeto Canada Corporation | System and method for dynamic, variably-timed operation paths as a resistance to side channel and repeated invocation attacks |
GB2479871A (en) | 2010-04-26 | 2011-11-02 | David Coyne | System for preventing side channel attacks on a synchronous logic device. |
US8427194B2 (en) | 2010-05-24 | 2013-04-23 | Alexander Roger Deas | Logic system with resistance to side-channel attack by exhibiting a closed clock-data eye diagram |
GB2487901B (en) | 2011-02-03 | 2019-12-04 | Advanced Risc Mach Ltd | Power signature obfuscation |
US9250671B2 (en) | 2011-02-16 | 2016-02-02 | Honeywell International Inc. | Cryptographic logic circuit with resistance to differential power analysis |
US8635467B2 (en) | 2011-10-27 | 2014-01-21 | Certicom Corp. | Integrated circuit with logic circuitry and multiple concealing circuits |
US8334705B1 (en) | 2011-10-27 | 2012-12-18 | Certicom Corp. | Analog circuitry to conceal activity of logic circuitry |
KR101870249B1 (ko) * | 2012-01-25 | 2018-06-22 | 삼성전자주식회사 | 디더 제어 회로와 이를 포함하는 장치들 |
US9887833B2 (en) | 2012-03-07 | 2018-02-06 | The Trustees Of Columbia University In The City Of New York | Systems and methods to counter side channel attacks |
US9343162B2 (en) | 2013-10-11 | 2016-05-17 | Winbond Electronics Corporation | Protection against side-channel attacks on non-volatile memory |
US9436603B1 (en) | 2014-02-27 | 2016-09-06 | Amazon Technologies, Inc. | Detection and mitigation of timing side-channel attacks |
US9871651B2 (en) | 2014-06-16 | 2018-01-16 | Cisco Technology, Inc. | Differential power analysis countermeasures |
US9720486B2 (en) * | 2015-09-25 | 2017-08-01 | Advanced Micro Devices, Inc. | Method and device for noise reduction in multi-frequency clocking environment |
US10891396B2 (en) * | 2016-05-27 | 2021-01-12 | Samsung Electronics Co., Ltd. | Electronic circuit performing encryption/decryption operation to prevent side- channel analysis attack, and electronic device including the same |
FR3053485A1 (fr) * | 2016-06-29 | 2018-01-05 | STMicroelectronics (Alps) SAS | Procede et circuit de controle dynamique de consommation d'energie |
US10459477B2 (en) * | 2017-04-19 | 2019-10-29 | Seagate Technology Llc | Computing system with power variation attack countermeasures |
-
2017
- 2017-04-19 US US15/491,654 patent/US10459477B2/en active Active
-
2018
- 2018-04-05 JP JP2018073102A patent/JP7122142B2/ja active Active
- 2018-04-18 CN CN201810349482.XA patent/CN108733133B/zh active Active
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2002526840A (ja) | 1998-09-30 | 2002-08-20 | コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ | 差動電流消費分析を防止するためのデータ処理装置および作動方法 |
JP2005512240A (ja) | 2001-12-13 | 2005-04-28 | キャナル プラス テクノロジーズ | 電気式解析から保護されるデジタル電子部品 |
JP2004078495A (ja) | 2002-08-15 | 2004-03-11 | Sony Corp | 非接触式icカード |
JP2013243656A (ja) | 2012-05-19 | 2013-12-05 | Freescale Semiconductor Inc | セキュアモジュールのための改ざん検出器 |
WO2017050999A1 (fr) | 2015-09-25 | 2017-03-30 | Gemalto Sa | Generateur d'horloge aleatoire |
Also Published As
Publication number | Publication date |
---|---|
US20180307835A1 (en) | 2018-10-25 |
CN108733133B (zh) | 2021-06-04 |
JP2018182737A (ja) | 2018-11-15 |
US10459477B2 (en) | 2019-10-29 |
CN108733133A (zh) | 2018-11-02 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP7122142B2 (ja) | 電力変動攻撃対策を有するコンピューティングシステム | |
US11750361B2 (en) | Clock period randomization for defense against cryptographic attacks | |
Yang et al. | An all-digital edge racing true random number generator robust against PVT variations | |
Rahman et al. | TI-TRNG: Technology independent true random number generator | |
EP2625640B1 (en) | Physical unclonable function with improved start-up behaviour | |
TWI520055B (zh) | 用於產生隨機數之裝置與方法 | |
KR101946509B1 (ko) | 클락 지연들을 변동시킴으로써 부채널 공격들로부터 보호하는 시스템 및 방법 | |
EP3393078B1 (en) | Secure execution environment clock frequency hopping | |
KR20160008532A (ko) | 진성 난수 생성기에 대한 자동 제어 시스템 및 방법 | |
JP2004302915A (ja) | 擬似乱数発生回路 | |
Lampert et al. | Robust, low-cost, auditable random number generation for embedded system security | |
Luo et al. | A quantitative defense framework against power attacks on multi-tenant FPGA | |
US10263767B1 (en) | System and method for power analysis resistant clock | |
Yao et al. | Programmable ro (pro): A multipurpose countermeasure against side-channel and fault injection attack | |
Islam et al. | PMU-Trojan: On exploiting power management side channel for information leakage | |
KR20180059872A (ko) | 랜덤 클럭 생성기 | |
Luo et al. | Faulty clock detection for crypto circuits against differential fault analysis attack | |
US11906581B2 (en) | Hardware component and a method for implementing a camouflage of current traces generated by a digital system | |
Gyorfi et al. | High performance true random number generator based on FPGA block RAMs | |
KR20080050220A (ko) | 오실레이터 샘플링 방법을 이용한 실난수 발생 장치 | |
Mahmoud et al. | Practical Implementations of Remote Power Side-Channel and Fault-Injection Attacks on Multitenant FPGAs | |
Kohlbrenner | The design and analysis of a true random number generator in a field programmable gate array | |
Islam et al. | A Software Approach Towards Defeating Power Management Side Channel Leakage | |
Likhithashree et al. | Design of Power-Efficient Ring Oscillator based Physically Unclonable Functions for FPGA | |
Yoo et al. | A robust and practical random number generator |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20201116 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20211006 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20211124 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20220216 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20220712 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20220808 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 7122142 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |