JP2002526840A - 差動電流消費分析を防止するためのデータ処理装置および作動方法 - Google Patents

差動電流消費分析を防止するためのデータ処理装置および作動方法

Info

Publication number
JP2002526840A
JP2002526840A JP2000572793A JP2000572793A JP2002526840A JP 2002526840 A JP2002526840 A JP 2002526840A JP 2000572793 A JP2000572793 A JP 2000572793A JP 2000572793 A JP2000572793 A JP 2000572793A JP 2002526840 A JP2002526840 A JP 2002526840A
Authority
JP
Japan
Prior art keywords
integrated circuit
clock signal
data processing
clock
arithmetic
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2000572793A
Other languages
English (en)
Inventor
マルクス、フォイザー
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Koninklijke Philips NV
Original Assignee
Philips Electronics NV
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from DE19936938A external-priority patent/DE19936938A1/de
Application filed by Philips Electronics NV filed Critical Philips Electronics NV
Publication of JP2002526840A publication Critical patent/JP2002526840A/ja
Pending legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06K—GRAPHICAL DATA READING; PRESENTATION OF DATA; RECORD CARRIERS; HANDLING RECORD CARRIERS
    • G06K19/00—Record carriers for use with machines and with at least a part designed to carry digital markings
    • G06K19/06—Record carriers for use with machines and with at least a part designed to carry digital markings characterised by the kind of the digital marking, e.g. shape, nature, code
    • G06K19/067—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components
    • G06K19/07—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components with integrated circuit chips
    • G06K19/073—Special arrangements for circuits, e.g. for protecting identification code in memory
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F21/00—Security arrangements for protecting computers, components thereof, programs or data against unauthorised activity
    • G06F21/70—Protecting specific internal or peripheral components, in which the protection of a component leads to protection of the entire computer
    • G06F21/71—Protecting specific internal or peripheral components, in which the protection of a component leads to protection of the entire computer to assure secure computing or processing of information
    • G06F21/72—Protecting specific internal or peripheral components, in which the protection of a component leads to protection of the entire computer to assure secure computing or processing of information in cryptographic circuits
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F21/00—Security arrangements for protecting computers, components thereof, programs or data against unauthorised activity
    • G06F21/70—Protecting specific internal or peripheral components, in which the protection of a component leads to protection of the entire computer
    • G06F21/71—Protecting specific internal or peripheral components, in which the protection of a component leads to protection of the entire computer to assure secure computing or processing of information
    • G06F21/75—Protecting specific internal or peripheral components, in which the protection of a component leads to protection of the entire computer to assure secure computing or processing of information by inhibiting the analysis of circuitry or operation
    • G06F21/755—Protecting specific internal or peripheral components, in which the protection of a component leads to protection of the entire computer to assure secure computing or processing of information by inhibiting the analysis of circuitry or operation with measures against power attack
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L9/00—Cryptographic mechanisms or cryptographic arrangements for secret or secure communications; Network security protocols
    • H04L9/002—Countermeasures against attacks on cryptographic mechanisms
    • H04L9/003—Countermeasures against attacks on cryptographic mechanisms for power analysis, e.g. differential power analysis [DPA] or simple power analysis [SPA]
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2207/00—Indexing scheme relating to methods or arrangements for processing data by operating upon the order or content of the data handled
    • G06F2207/72—Indexing scheme relating to groups G06F7/72 - G06F7/729
    • G06F2207/7219—Countermeasures against side channel or fault attacks
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L2209/00—Additional information or applications relating to cryptographic mechanisms or cryptographic arrangements for secret or secure communication H04L9/00
    • H04L2209/08—Randomization, e.g. dummy operations or using noise
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L2209/00—Additional information or applications relating to cryptographic mechanisms or cryptographic arrangements for secret or secure communication H04L9/00
    • H04L2209/12—Details relating to cryptographic hardware or logic circuitry

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Computer Security & Cryptography (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Software Systems (AREA)
  • Mathematical Physics (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Storage Device Security (AREA)

Abstract

(57)【要約】 本発明は、第１クロック信号に従って、有用な算術演算、特に暗号化演算を実行する集積回路（１０）を含むデータ処理装置（１００）並びにデータ処理装置、特にチップカードを作動する方法に関する。第２クロック信号のクロックエッジ間の距離が時間的に無作為に変動している間に、ランダム制御下で第２制御信号が、第１制御クロック信号の代わりに集積回路（１０）に送られるように第１制御信号から誘導される。この目的のために、集積回路（１０）に接続されたクロック制御ユニット（１４）並びにクロック制御ユニット（１４）に接続されたランダムジェネレータ（１２）が装備され、クロック制御ユニット（１４）は、ランダムジェネレータ（１２）および第１クロック信号（１８）に従って第２クロック信号（２０）を生成するように構成され、この第２制御信号は無作為に変動し、集積回路（１０）を制御する。

Description

【発明の詳細な説明】
【０００１】 本発明は、請求項１の前置き部分に開示したように、第１クロック信号に従っ
て、有用な算術演算、特に暗号化演算を実行する集積回路を含むデータ処理装置
、特にチップカードを作動する方法に関する。本発明はまた、前記方法を実行す
るように特に意図され、請求項６の前置き部分に開示するように、第１クロック
信号に従って、有用な算術演算、特に暗号化演算を実行する集積回路を含むデー
タ処理装置、特にチップカードに関する。
【０００２】 集積回路を備えた多くのデータ処理装置では、そのような装置の作動または装
置内で移動されるデータを保護するために、例えば暗号化演算が実行される。こ
の目的のために必要な算術演算は、標準プロセッサ並びに専用の暗号プロセッサ
によって実行される。後者のプロセッサの典型的な例は、チップカードまたはＩ
Ｃカードによって形成される。この文脈で使用されるデータまたは中間結果は通
常、例えば暗号化キーまたはオペランドのようなセキュリティ関連情報を構成す
る。
【０００３】 例えば暗号化アルゴリズムを計算するために、集積回路によって実行される算
術演算は、オペランドまたは中間結果の論理的組み合わせの形成を含む。使用す
る技術によるけれども、そのような演算、特に空またはすでに消去された記憶場
所またはレジスタにデータをロードすることは、データ処理装置の電流消費の増
加につながる。相補形論理回路、例えばＣＭＯＳの場合、電流消費の増加は、１
ビット記憶セルの値が変化したとき、即ちその値が「０」から「１」に、あるい
は「１」から「０」に変化したときに生じる。さらに消費の増加は、メモリまた
はレジスタ内で変化したビット位置の数に左右される。言い換えると、すでに消
去されたレジスタにロードすると、空のレジスタに書き込まれるオペランドのハ
ミング重み（Hamming weight）（＝値「１」を持つビットの数）に比例する電流
消費の増加を引き起こす。したがってこの電流変化の分析は、実行された演算に
関する情報の抽出を可能にし、それゆえ、例えば暗号化キーなどの秘密オペラン
ドの暗号分析の成功を可能にする。データ処理装置で数回電流測定を行ったとき
、例えば非常に小さい信号変化があった場合、適切な情報が抽出されることがあ
る。他方、何回も電流測定を行うと、おそらく要求されるディファレンシエーシ
ョン（differentiation）も可能になることがある。このタイプの暗号分析は「
差動電力分析」とも呼ばれ、それによって、部外者が、純粋にデータ処理装置の
電流消費の変化を観察することにより、暗号化演算、アルゴリズム、オペランド
、またはデータの無許可の暗号分析を実行して成功する可能性がある。したがっ
て「差動電力分析」は、純然たる機能性を超えた集積回路の追加内部情報の抽出
を可能にする。
【０００４】 米国特許第4,813,024号は、秘密データの格納および処理用の集積回路を開示
しており、そこではメモリはシミュレーション記憶セルを含み、その電流消費は
、それまでプログラムされたことのない記憶セルのそれと同一である。したがっ
て、電流および電圧の変動は、完全ではないが実質的に除去される。このシステ
ムは非常に複雑かつ高価でもある。
【０００５】 EP 0 482 975B1は、マイクロ回路とデータ処理部材に接続された少なくとも１
つのメモリとを含むメモリカードを開示している。前記データ処理部材は、カー
ドの外部からのデータ信号によって制御され、所定の瞬間にデータ信号に応答し
てコマンド送信信号を送り出す。コマンド送信信号は、データ信号の受信に対し
て相対的に所定の間隔時間（Ｔ）だけ遅延し、間隔時間（Ｔ）は、セキュリティ
を向上するために無作為に時間が変動するように選択される。したがって、外部
信号の受取りから応答までの間に経過する間隔時間はランダムジェネレータ（ra
ndom generator）の支配下にあり、秘密データの抽出を目的とする評価に適さな
い。しかし、メモリの書込み中または算術演算の実行中の電流の変化に基づく暗
号分析は、そうしたシステムによって排除できない。
【０００６】 EP 0507 669A1は、電子支払用のカード、つまりいわゆるペイカード（paycard
）を開示している。各支払ユニットは単なる単一ビットではなく複数のビットを
含み、追加ビットはペイユニットを無作為の順序で番号付けし、無作為の番号シ
リーズから導出される。この無作為番号シリーズは、ペイカードを受け入れる販
売アウトレットに利用可能である。しかし、このシステムもまた、メモリの書き
込み中または算術演算の実行中に発生する電流変化に基づく暗号分析を排除する
ことができない。
【０００７】 FR2 693 014B1は、キャパシタンスの測定によって、挿入されたチップカード
に外部装置が接続されたか否かを決定する、チップカードを評価するための装置
、例えば公衆電話機を記載している。
【０００８】 本発明の目的は、上述の欠点を除去し、かつ「差動電力分析」の効果的な防止
を提供する、改善された方法および改善されたデータ処理装置を提供することで
ある。
【０００９】 本発明のこの目的は、請求項１に開示する特徴を持つ記載の種類の方法によっ
て、および請求項６に開示する特徴を持つデータ処理装置によって達成される。
【００１０】 この目的のために、本発明に係る方法に従って、ランダム制御下で第２クロッ
ク信号を第１クロック信号から導出して、第２クロック信号のクロックエッジ間
の距離を時間的に無作為に変動させながら、第１クロック信号の代わりに集積回
路に加える。
【００１１】 これにより、有用な算術演算の実行時間が、データ処理装置内で処理されるデ
ータとは無関係にゆがめられるので、有用な算術演算（単数または複数）に特徴
的な集積回路の電力消費の配分が変更され、もはや「差動電力分析」によって分
析できなくなる利点が提供される。
【００１２】 この方法の好適な別の変形を請求項２〜５に記載する。
【００１３】 集積回路の計算または有用な演算による電流消費の特徴的な配分をさらに変更
させるために、集積回路はランダム制御下で種々の演算モードに切り換えられる
。
【００１４】 同一の有用な演算による電流消費の特徴的配分の再現性を防止するために、種
々の演算モードは、異なる方法を用いながら同一結果を生じる少なくとも２つの
計算方法を含む。
【００１５】 有用な算術演算の種類および時間をさらに変更するために、種々の演算モード
は、集積回路が有用な演算の代わりに疑似算術演算を実行する少なくとも１つの
「疑似」モードを含み、疑似演算は所定の入力データまたは無作為入力データを
処理し、その結果は拒絶され、有用な算術演算の結果または入力データには取り
込まれない。任意選択的に、集積回路が算術演算を実行しない、追加の演算「非
活性化」モードが設けられる。
【００１６】 本発明に係る記載の種類のデータ処理装置は、集積回路に接続されたクロック
制御ユニットだけでなく、クロック制御ユニットに接続されたランダムジェネレ
ータをも装備し、クロック制御ユニットは、ランダムジェネレータおよび第１ク
ロック信号に従って第２クロック信号を生成するように構成され、第２クロック
信号は無作為に変動し、集積回路を制御する。
【００１７】 これにより、有用な算術演算の実行の時間が、データ処理装置で処理されるデ
ータとは無関係にゆがめられるので、有用な算術演算に特徴的な集積回路の電流
消費の配分が変更され、もはや「差動電力分析」によって分析することができな
くなるという利点が提供される。
【００１８】 データ処理装置の別の好適な実施形態を請求項７〜１０に記載する。
【００１９】 本発明を、添付の図面に関連して以下で詳述する。
【００２０】 図１は、集積回路１０とランダムジェネレータ１２とクロック制御ユニット１
４とを含む、本発明に係るデータ処理装置１００の好適な実施形態を示す。集積
回路１０は、以下で説明する有用な算術演算を実行する。有用な算術演算とは、
入力データを所望の方法で処理し、所望の結果または中間結果を生成する算術演
算である。これに関する１例は、暗号化演算を含み、専用暗号化プロセッサによ
って実行される、所定の算術方法である。そのような所定の算術方法を以下では
、方法１または第１演算モードと呼ぶ。
【００２１】 図２は、データ処理ユニット１００で生成され、横軸１６上に描画された種々
の信号を時間の関数として示す。符号１８は、リード１９を介してクロック制御
ユニット１４を制御するＴＡＫＴ1信号を表す。符号２０は、クロック制御ユニ
ット１４によって生成され、リード２１を介して集積回路１０に加えられるＴＡ
ＫＴ2信号を表す。符号２２はＤＵＭＭＹ信号を表し、符号２４はＤＥＡＫＴ信
号を表し、符号２６はＡＬＴ信号を表し、前記信号は、集積回路を制御するため
に、制御リード２８を介してクロック制御ユニット１４から集積回路１０に加え
られる。追加の線２９は、クロック制御ユニット１４の制御下における集積回路
１０の瞬時演算モードを示す。符号３０は「方法１」演算モードを表し、符号３
２は「疑似」演算モードを表し、符号３４は「方法２」演算モードを表し、符号
３６は「非活性化」演算モードを表す。これらの演算モード３０、３２、３４、
３６およびそれらの関数については、以下で詳述する。
【００２２】 インターネット上でhttp://www.cryptography.com/dpaでPaul Kocherによって
発表された論文「Differential Power Analysis(差動電力分析）」によると、入
出力信号だけでなく、集積回路の電流消費Ｉａまたは供給電圧Ｕａの電圧降下Δ
Ｕａも分析される。この分析方法の成功は、ＮＡ個のアナログ（Ｉａ（ｔ）また
はΔＵａ（ｔ））信号の時間的変動を、k={1,...,NA}種類のオペランドを用いて
、ｐ（ｉｋ）を係数（ここでi={0,1,2,...}）として次の形式の和を形成するこ
とができるような方法で測定することができるかどうかによって決まる。
【数１】 種々の信号変数S(k1,t1)，S(k2,t1)，S(k3,t1)．．．が同一瞬間ｔ＝ｔ１に観
察されたとき、集積回路がその瞬間に異なるオペランドk={1,...,NA}で同一算術
演算を実行した場合にのみ、差動電力分析は成功することができる。つまり、信
号変化S(k,t)を厳密に一致させることができなければならない。これは、計算自
体について成り立つばかりでなく、データの入力および出力についても成り立つ
。
【００２３】 本発明は、集積回路１０が、ランダム制御されるクロックユニット１４によっ
て制御されるという点で、そうした「一致」を防止する。さらに、集積回路は「
方法１」演算モード３０を持つだけでなく、後述する「疑似」計算操作が行われ
る「疑似」演算モード３２、集積回路１０が算術演算を実行せず、結果またはそ
れまでに形成された中間結果がおそらく格納される「非活性化」演算モード３６
、および「方法１」の有用な算術演算が代替的方法によって実行され、その結果
が第１演算モードの「方法１」の結果と異ならず、単に計算が異なる方法で行わ
れるだけであるので、「方法１」３０と比較して、同一オペランドｋに対して集
積回路１０の入力電流Ｉ８に異なる変化、あるいは異なる電圧変化ΔＵ８の変化
が係わる「方法２」演算モード３４をも備えている。
【００２４】 疑似算術演算は、所定の入力データまたは無作為に選択された入力データに対
して作用する算術演算であり、その結果は拒絶され、有用な算術演算の入力デー
タの結果に取り込まれない。
【００２５】 クロック制御ユニット１４は、リード１９を介して信号ＴＡＫＴ1１８によっ
てばかりでなく、リード３８を介してランダムジェネレータ１２によっても制御
される。クロック制御ユニット１４はＴＡＫＴ1１８からランダムクロック信号
ＴＡＫＴ2２０を、リード３８から入力を生成し、このクロック信号ＴＡＫＴ2２
０は、集積回路１０で計算されたデータから関係なく、S(k,t)の時間軸１６を歪
ませる。これにより、上述の加算を実行して差動電力分析に望ましい結果を出す
ことが不可能になる。
【００２６】 さらに、１つのクロックエッジからそれより後のクロックエッジまで、図２に
示すように、ランダムジェネレータに従って、制御信号ＤＵＭＭＹ２２、ＤＥＡ
ＫＴ２４、およびＡＬＴ２６が制御リード２８にセットされる。ＤＵＭＭＹ２２
信号中、集積回路１０は「疑似」モード３２で作動し、ＤＥＡＫＴ信号２４の存
在下では、集積回路１０は「非活性化」モード３６で作動し、ＡＬＴ２６信号が
存在するときは、集積回路は「方法２」モード３４で作動し、信号が制御リード
２８に存在しなければ、集積回路１０は、動作モードを示す図２の線２９によっ
て実証されるように、「方法１」モード３０で作動する。
【００２７】 「疑似」演算モード３２は、実際の計算S(k,t)を変形させる。対応する異なる
信号「ＤＵＭＭＹｎ」により、幾つかの異なる「疑似ｎ」演算モードを提供する
ことができる。疑似信号の瞬間および持続時間が、保護すべき集積回路１０自体
によって決定されず、ランダムジェネレータ１２およびクロック制御ユニット１
４から成る外部装置によって決定される場合には、これは特に有利である。「非
活性化」演算モード時３６には、時間軸１６はさらに追加的に歪むので、「差動
電力分析」のための上述の総和の形成がさらに阻害され、または不可能になる。
「方法２」の演算モード時３４には、計算はさらに変形されるので、計算S(k,t)
は識別することが困難である。希望する場合、異なる計算手法「方法ｎ」を持つ
さらに異なる演算モードが提供され、対応する信号「ＡＬＴｎ」も提供される。
【００２８】 要約すると、本発明では、集積回路１０の電流消費の特徴的配分は除去されな
いが、変形されると言うことができる。この目的のために、種々の変形方法がク
ロック制御ユニット１４によって柔軟に組み合わされる。これらはランダムに生
成されるので、外部からはそうと認識できない疑似計算によって、ある程度まで
疑似信号が生成される。
【図面の簡単な説明】
【図１】 本発明に係るデータ処理装置の好適な実施形態のブロック図である。
【図２】 データ処理装置で生成され使用される種々の信号を示すグラフである。
【符号の説明】
１００ データ処理装置 １０ 集積回路 １２ ランダムジェネレータ １４ クロック制御ユニット １６ 横軸ｔ １８ ＴＡＫＴ1信号 １９ リード ２０ ＴＡＫＴ2信号 ２１ リード ２２ ＤＵＭＭＹ信号 ２４ ＤＥＡＫＴ信号 ２６ ＡＬＴ信号 ２８ 制御リード ２９ 演算モードの線 ３０ 「方法１」演算モード ３２ 「疑似」演算モード ３４ 「方法２」演算モード ３６ 「非活性化」演算モード ３８ リード
───────────────────────────────────────────────────── フロントページの続き (81)指定国 ＥＰ(ＡＴ，ＢＥ，ＣＨ，ＣＹ， ＤＥ，ＤＫ，ＥＳ，ＦＩ，ＦＲ，ＧＢ，ＧＲ，ＩＥ，Ｉ Ｔ，ＬＵ，ＭＣ，ＮＬ，ＰＴ，ＳＥ)，ＪＰ，ＫＲ，Ｕ Ｓ (71)出願人 Ｇｒｏｅｎｅｗｏｕｄｓｅｗｅｇ １， 5621 ＢＡ Ｅｉｎｄｈｏｖｅｎ， Ｔｈ ｅ Ｎｅｔｈｅｒｌａｎｄｓ

Claims (11)

    【特許請求の範囲】
  1. 【請求項１】 第１クロック信号に従って、有用な算術演算、特に暗号化演算を実行する集積
    回路を含むデータ処理装置、特にチップカードを作動する方法であって、第２ク
    ロック信号のクロックエッジ間の距離が時間的に無作為に変動する間に、第２ク
    ロック信号が、第１クロック信号の代わりに前記集積回路に送られるようにラン
    ダム制御下で前記第１クロック信号から誘導されることを特徴とする方法。
  2. 【請求項２】 集積回路がランダム制御下で種々の演算モードに切り換えられることを特徴と
    する、請求項１に記載の方法。
  3. 【請求項３】 前記種々の演算モードが、種々の算術方法を用いながら同一結果を生成する少
    なくとも２つの計算方法を含むことを特徴とする、請求項２に記載の方法。
  4. 【請求項４】 前記種々の演算モードは、集積回路が有用な演算を実行せず、所定のまたは無
    作為の入力データに対して作用する疑似算術演算を実行し、結果が拒絶され且つ
    有用な算術演算のための結果または入力データに取り込まれない「疑似」演算モ
    ードの少なくとも１つ含むことを特徴とする、請求項２または３に記載の方法。
  5. 【請求項５】 前記種々の演算モードは、集積回路が算術演算を実行しない「非活性化」モー
    ドを含むことを特徴とする、請求項２〜４のいずれかに記載の方法。
  6. 【請求項６】 上記請求項の少なくとも１つに記載された方法を実行するように特に意図され
    、第１クロック信号に従って有用な算術演算、特に暗号化演算を実行する集積回
    路を含むデータ処理装置、特にチップカードであって、前記装置が、前記集積回
    路に接続されたクロック制御ユニット並びに前記クロック制御ユニットに接続さ
    れたランダムジェネレータを装備し、前記クロック制御ユニットが、前記ランダ
    ムジェネレータおよび前記第１クロック信号に従って第２クロック信号を生成す
    るように構成され、前記第２クロック信号が無作為に変化して前記集積回路を制
    御することを特徴とするデータ処理装置。
  7. 【請求項７】 前記クロック制御ユニットが、（制御リードを介して）かつランダムジェネレ
    ータに従って、前記集積回路を無作為に種々の演算モードに切り換えるように構
    成されることを特徴とする、請求項６に記載のデータ処理装置。
  8. 【請求項８】 前記種々の演算モードが、種々の算術手法を使用しながら同一結果を生じる少
    なくとも２つの計算方法を含むことを特徴とする、請求項７に記載のデータ処理
    装置。
  9. 【請求項９】 前記種々の演算モードは、集積回路が有用な演算を実行せず、所定のまたは無
    作為の入力データに対して作用する疑似算術演算を実行し、結果が有用な算術演
    算のための結果または入力データに取り込まれない「疑似」演算モードの少なく
    とも１つを含むことを特徴とする、請求項７または８に記載のデータ処理装置。
  10. 【請求項１０】 前記種々の演算モードは、集積回路が算術演算を実行しない「非活性化」モー
    ドを含むことを特徴とする、請求項７〜９のいずれかに記載のデータ処理装置。
  11. 【請求項１１】 少なくとも１つのさらなる作動モードで、「差動電力分析」方法による加算が
    さらに阻害され、あるいは不可能になるように、時間軸をさらに変形することを
    特徴とする、請求項７〜１０のいずれかに記載のデータ処理装置。
JP2000572793A 1998-09-30 1999-09-21 差動電流消費分析を防止するためのデータ処理装置および作動方法 Pending JP2002526840A (ja)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
DE19844962.3 1998-09-30
DE19844962 1998-09-30
DE19936938.0 1999-08-05
DE19936938A DE19936938A1 (de) 1998-09-30 1999-08-05 Datenverarbeitungseinrichtung und Verfahren zu dessen Betrieb zum Verhindern einer differentiellen Stromverbrauchanalyse
PCT/EP1999/007025 WO2000019367A1 (de) 1998-09-30 1999-09-21 Datenverarbeitungseinrichtung und verfahren zu dessen betrieb zum verhindern einer differentiellen stromverbrauchanalyse

Publications (1)

Publication Number Publication Date
JP2002526840A true JP2002526840A (ja) 2002-08-20

Family

ID=26049191

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2000572793A Pending JP2002526840A (ja) 1998-09-30 1999-09-21 差動電流消費分析を防止するためのデータ処理装置および作動方法

Country Status (3)

Country Link
EP (1) EP1046131B1 (ja)
JP (1) JP2002526840A (ja)
WO (1) WO2000019367A1 (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2011148558A1 (ja) * 2010-05-28 2011-12-01 日本電気株式会社 署名生成装置、署名方法、及び署名生成プログラムが格納された非一時的なコンピュータ可読媒体
WO2012070478A1 (ja) * 2010-11-26 2012-05-31 シャープ株式会社 暗号処理装置
JP2018182737A (ja) * 2017-04-19 2018-11-15 シーゲイト テクノロジー エルエルシーＳｅａｇａｔｅ Ｔｅｃｈｎｏｌｏｇｙ ＬＬＣ 電力変動攻撃対策を有するコンピューティングシステム

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008524901A (ja) 2004-12-20 2008-07-10 エヌエックスピー ビー ヴィ データ処理装置及びその動作方法

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2638869B1 (fr) * 1988-11-10 1990-12-21 Sgs Thomson Microelectronics Dispositif de securite contre la detection non autorisee de donnees protegees
US5265162A (en) * 1990-01-16 1993-11-23 George Bush Portable pin card
FR2667715A1 (fr) * 1990-10-09 1992-04-10 Gemplus Card Int Procede et dispositif pour accroitre la protection d'une carte a memoire.

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2011148558A1 (ja) * 2010-05-28 2011-12-01 日本電気株式会社 署名生成装置、署名方法、及び署名生成プログラムが格納された非一時的なコンピュータ可読媒体
US20130073873A1 (en) * 2010-05-28 2013-03-21 Nec Corporation Signature generation apparatus, signature method, non-transitory computer readable medium storing signature generation program
US8966264B2 (en) 2010-05-28 2015-02-24 Nec Corporation Signature generation apparatus, signature method, non-transitory computer readable medium storing signature generation program
WO2012070478A1 (ja) * 2010-11-26 2012-05-31 シャープ株式会社 暗号処理装置
JP2018182737A (ja) * 2017-04-19 2018-11-15 シーゲイト テクノロジー エルエルシーＳｅａｇａｔｅ Ｔｅｃｈｎｏｌｏｇｙ ＬＬＣ 電力変動攻撃対策を有するコンピューティングシステム
JP7122142B2 (ja) 2017-04-19 2022-08-19 シーゲイト テクノロジー エルエルシー 電力変動攻撃対策を有するコンピューティングシステム

Also Published As

Publication number Publication date
EP1046131B1 (de) 2008-07-16
EP1046131A1 (de) 2000-10-25
WO2000019367A1 (de) 2000-04-06

Similar Documents

Publication Publication Date Title
US7036017B2 (en) Microprocessor configuration with encryption
US7194633B2 (en) Device and method with reduced information leakage
US7086087B1 (en) Information processing device, card device and information processing system
US20020166058A1 (en) Semiconductor integrated circuit on IC card protected against tampering
US7334131B2 (en) Protected storage of a datum in an integrated circuit
JP5146156B2 (ja) 演算処理装置
CN108108631A (zh) 一种根密钥处理方法及相关装置
HU220210B (hu) Eljárás tranzakció védett módon történő végrehajtására
KR20010083099A (ko) Ｉｃ 카드 및 마이크로 프로세서
EP1759338A2 (en) One-time authentication system
KR20010070409A (ko) 데이터 처리 장치 및 그 동작 방법
JP2003518872A (ja) 鍵の細分化によってアクセスを防止する携帯可能なデータ記憶媒体
US7412608B2 (en) Secure data processing unit, and an associated method
US8321691B2 (en) EMA protection of a calculation by an electronic circuit
US8369519B2 (en) Scrambling of a calculation performed according to an RSA-CRT algorithm
US7447916B2 (en) Blocking of the operation of an integrated circuit
KR100718352B1 (ko) 데이터 처리 장치 및 그 작동 방법
JP4168305B2 (ja) Ｉｃカードとマイクロコンピュータ
JP2002526840A (ja) 差動電流消費分析を防止するためのデータ処理装置および作動方法
US20030221117A1 (en) Testing of an algorithm executed by an integrated circuit
EP1279141B1 (fr) Procede de contre mesure dans un microcircuit et carte a puce comportant ledit microcircuit
KR20060023930A (ko) 보안 요소의 클로닝을 방지하기 위한 방법 및 장치
US20200350012A1 (en) Non-volatile memory device and method of writing to non-volatile memory device
JPWO2005027403A1 (ja) 情報処理装置
JP2002526797A (ja) 微分電流消費解析を防止するデータ処理装置およびこの装置の動作方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20060920

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A711

Effective date: 20080522

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090213

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20090513

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20090520

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20090804