JP2002526797A - 微分電流消費解析を防止するデータ処理装置およびこの装置の動作方法 - Google Patents

微分電流消費解析を防止するデータ処理装置およびこの装置の動作方法

Info

Publication number
JP2002526797A
JP2002526797A JP2000572811A JP2000572811A JP2002526797A JP 2002526797 A JP2002526797 A JP 2002526797A JP 2000572811 A JP2000572811 A JP 2000572811A JP 2000572811 A JP2000572811 A JP 2000572811A JP 2002526797 A JP2002526797 A JP 2002526797A
Authority
JP
Japan
Prior art keywords
data
register
integrated circuit
output
processing device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Ceased
Application number
JP2000572811A
Other languages
English (en)
Inventor
マルクス、フォイザー
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Koninklijke Philips NV
Original Assignee
Philips Electronics NV
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from DE19936939A external-priority patent/DE19936939A1/de
Application filed by Philips Electronics NV filed Critical Philips Electronics NV
Publication of JP2002526797A publication Critical patent/JP2002526797A/ja
Ceased legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L9/00—Cryptographic mechanisms or cryptographic arrangements for secret or secure communications; Network security protocols
    • H04L9/002—Countermeasures against attacks on cryptographic mechanisms
    • H04L9/003—Countermeasures against attacks on cryptographic mechanisms for power analysis, e.g. differential power analysis [DPA] or simple power analysis [SPA]
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F21/00—Security arrangements for protecting computers, components thereof, programs or data against unauthorised activity
    • G06F21/70—Protecting specific internal or peripheral components, in which the protection of a component leads to protection of the entire computer
    • G06F21/71—Protecting specific internal or peripheral components, in which the protection of a component leads to protection of the entire computer to assure secure computing or processing of information
    • G06F21/75—Protecting specific internal or peripheral components, in which the protection of a component leads to protection of the entire computer to assure secure computing or processing of information by inhibiting the analysis of circuitry or operation
    • G06F21/755—Protecting specific internal or peripheral components, in which the protection of a component leads to protection of the entire computer to assure secure computing or processing of information by inhibiting the analysis of circuitry or operation with measures against power attack
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F21/00—Security arrangements for protecting computers, components thereof, programs or data against unauthorised activity
    • G06F21/70—Protecting specific internal or peripheral components, in which the protection of a component leads to protection of the entire computer
    • G06F21/71—Protecting specific internal or peripheral components, in which the protection of a component leads to protection of the entire computer to assure secure computing or processing of information
    • G06F21/72—Protecting specific internal or peripheral components, in which the protection of a component leads to protection of the entire computer to assure secure computing or processing of information in cryptographic circuits
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F21/00—Security arrangements for protecting computers, components thereof, programs or data against unauthorised activity
    • G06F21/70—Protecting specific internal or peripheral components, in which the protection of a component leads to protection of the entire computer
    • G06F21/71—Protecting specific internal or peripheral components, in which the protection of a component leads to protection of the entire computer to assure secure computing or processing of information
    • G06F21/77—Protecting specific internal or peripheral components, in which the protection of a component leads to protection of the entire computer to assure secure computing or processing of information in smart cards
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06K—GRAPHICAL DATA READING; PRESENTATION OF DATA; RECORD CARRIERS; HANDLING RECORD CARRIERS
    • G06K19/00—Record carriers for use with machines and with at least a part designed to carry digital markings
    • G06K19/06—Record carriers for use with machines and with at least a part designed to carry digital markings characterised by the kind of the digital marking, e.g. shape, nature, code
    • G06K19/067—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components
    • G06K19/07—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components with integrated circuit chips
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06K—GRAPHICAL DATA READING; PRESENTATION OF DATA; RECORD CARRIERS; HANDLING RECORD CARRIERS
    • G06K19/00—Record carriers for use with machines and with at least a part designed to carry digital markings
    • G06K19/06—Record carriers for use with machines and with at least a part designed to carry digital markings characterised by the kind of the digital marking, e.g. shape, nature, code
    • G06K19/067—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components
    • G06K19/07—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components with integrated circuit chips
    • G06K19/073—Special arrangements for circuits, e.g. for protecting identification code in memory
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06K—GRAPHICAL DATA READING; PRESENTATION OF DATA; RECORD CARRIERS; HANDLING RECORD CARRIERS
    • G06K19/00—Record carriers for use with machines and with at least a part designed to carry digital markings
    • G06K19/06—Record carriers for use with machines and with at least a part designed to carry digital markings characterised by the kind of the digital marking, e.g. shape, nature, code
    • G06K19/067—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components
    • G06K19/07—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components with integrated circuit chips
    • G06K19/073—Special arrangements for circuits, e.g. for protecting identification code in memory
    • G06K19/07309—Means for preventing undesired reading or writing from or onto record carriers
    • G06K19/07363—Means for preventing undesired reading or writing from or onto record carriers by preventing analysis of the circuit, e.g. dynamic or static power analysis or current analysis
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2207/00—Indexing scheme relating to methods or arrangements for processing data by operating upon the order or content of the data handled
    • G06F2207/72—Indexing scheme relating to groups G06F7/72 - G06F7/729
    • G06F2207/7219—Countermeasures against side channel or fault attacks
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L2209/00—Additional information or applications relating to cryptographic mechanisms or cryptographic arrangements for secret or secure communication H04L9/00
    • H04L2209/08—Randomization, e.g. dummy operations or using noise
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L2209/00—Additional information or applications relating to cryptographic mechanisms or cryptographic arrangements for secret or secure communication H04L9/00
    • H04L2209/12—Details relating to cryptographic hardware or logic circuitry
    • H04L2209/125—Parallelization or pipelining, e.g. for accelerating processing of cryptographic operations

Abstract

(57)【要約】 【課題】 集積回路における演算動作と入出力動作を並列処理することにより電流消費の低減を図る。 【解決手段】 この発明は、特にチップカード等のデータ処理装置１００およびその動作方法に関する。前記装置は、クロックパルスに従って演算動作、特に暗号動作を行なう集積回路と、データ入力および出力と、集積回路のレジスタからレジスタへとデータを転送するデータ転送とを備えている。この結果、集積回路１０は、一方で演算動作を行ない、他方でレジスタからレジスタへの、またはレジスタ間でのデータ転送の入力／出力が時間的に並列で行なわれるように、制御されている。

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】
この発明は、請求項１の前提部分に開示されたように、クロック信号に基づい
て算術的演算特に暗号演算を実行する集積回路と、データ入出力と、前記集積回
路のレジスタからおよびレジスタへデータを転送するデータ転送とを備える、特
にチップカードを含むデータ処理装置の動作方法に関する。この発明はさらに、
請求項３の前提部分に開示されたように、クロック信号に基づいて算術的演算、
特に暗号演算を実行し、かつ、付属の第１のレジスタおよびデータ入出力を含む
プロセッサを有する集積回路を備えると共に、少なくとも請求項１または２に記
載された方法を特に実行しようとする、特にチップカードを含むデータ処理装置
に関する。
【０００２】
【従来の技術】
集積回路に設けられた多くのデータ処理装置においては、例えば、暗号的な演
算がこのような装置の動作またはこの装置に供給されるデータを保護するように
実行される。この目的のために要求される算術的演算は、特定用途の暗号プロセ
ッサによって行なわれるばかりでなく、標準的なプロセッサによっても行なわれ
ている。特定用途のプロセッサの典型例は、チップカードまたはＩＣカードによ
って形成されている。このような状況で用いられたデータまたは中間的な結果は
例えば暗号キーまたはオペランドのような安全関連情報を構成する。
【０００３】 例えば暗号アルゴリズムを演算するために、集積回路によって実行される算術
的演算は、オペランドの論理的結合情報または中間的な結果を含んでいる。用い
られる技術に応じて、このような演算、特に情報が記憶されていないまたは予め
消去された記憶部やレジスタにおける演算が、データ処理装置の電流消費の増加
を招いている。例えばＣＭＯＳのような相補的な論理回路の場合、電流消費の増
加は、ビット格納セルの値が変化するとき、例えばこの値が“０”から“１”に
または“１”から“０”に変化するときに発生する。したがって、この電流消費
の増加はメモリまたはレジスタ内で変化するビット位置の数に依存している。換
言すれば、予め情報が消去されたレジスタの負荷は、空のレジスタに書き込まれ
たオペランドのハミング重み（＝値“１”を有するビット数）に比例して電流消
費を増加させることになる。したがって、この電流変化を分析すると、実行され
る演算を含む情報の抽出を可能にすることができ、それゆえに例えば暗号キーの
ような秘密のオペランドの効果的な暗号分析を可能にすることになる。データ処
理装置内では幾つかの電流測定が行なわれており、例えば非常に小さな電流変化
の場合、必要条件を満たした情報を抽出することができた。一方、複数の電流測
定はまた求められ得る微分を可能にする。この種の暗号分析は、“微分電力解析
（differential power analysis）”とも呼ばれており、これにより、データ処
理装置の電流消費における変化を純粋に監視することによる暗号演算，アルゴリ
ズム，オペランドまたはデータのできる限りの認められていない暗号解析を部外
者が効果的に実行することが可能となる。このように“微分電力解析”は、純粋
な機能性を越えて集積回路の付加的な内部情報を抽出させることができる。
【０００４】 米国特許第５，２９７，２０１号公報により、高周波数を放射するコンピュー
タを、このコンピュータと同じ程度の高周波数をもまた放出する付属機器と組み
合わせることが知られている。これによれば、認証されていない第３者はもはや
コンピュータの高周波放射を復号することができない。しかしながら、コンピュ
ータに直接アクセスする第３者による暗号分析は、このシステムによって防止す
ることはできない。
【０００５】 特許協力条約による国際出願公開（ＷＯ）第９０／１５４８９号公報には、暗
号分析を妨げるためにダミートラフィックまたはダミー転送が実現される、保護
された通信システムについて説明されている。しかしながら、コンピュータに直
接アクセスする第３者による暗号分析は、このシステムによってもまた防止する
ことはできない。
【０００６】
【発明が解決しようとする課題】 この発明は、上述した欠点を除去し、“微分電力解析”に対する効果的な保護
を与える、上述した種類の改良された方法および改良されたデータ処理装置を提
供することを目的としている。
【０００７】 この目的は、請求項１に記載されたように特徴付けられる上述した種類の方法
によって、また、クレーム３に記載されたように特徴付けられる上述したデータ
処理装置によって達成される。
【０００８】 この目的を達成するため、本発明に係る上述した種類の方法に従って、集積回
路は、一方では算術的な演算の、他方では１つのレジスタから他のレジスタへの
またはレジスタ間でのデータ入出力およびデータ転送の処理が時間的に並列して
実行されるように制御される。
【０００９】 算術的演算が終了するとき、レジスタの読み出し書き込みが行なわれるとき、
またはデータの入／出力が行なわれるときに関する如何なる手がかりをも微分電
力解析が有していないという有利点はこのことにより持たらされ、その理由は、
データの入力およびデータの出力と同様に実際の演算の時間的な区間が偽られる
からである。このように、実際の演算が行なわれるか入力／出力動作が行な割れ
るかを、外部から決定することがもはや不可能となるために、微分電力解析は著
しく妨害される。
【００１０】 算術的動作ばかりでなくデータ入力／出力についても同時に処理（disguise） するために、この方法のさらなる考え方としては、集積回路のレジスタ間のデ
ータ転送の直前，その最中および／またはその直後に、集積回路のプロセッサに
よりダミー演算が行なわれることになり、このダミー演算はランダムなまたは所
定のデータについて行なわれ、集積回路のレジスタ内に書き込まれるデータはな
いことになる。
【００１１】 この発明に係る上述した種類のデータ処理装置は、第１のレジスタに接続され
ると共にデータ入力および出力を備える第２のレジスタを備えるように提案され
、集積回路には制御ユニットが接続され、この制御ユニットはデータ入力／出力
のための、また、一方ではレジスタ間のデータ転送に関する、他方ではプロセッ
サの算術的な演算に関するレジスタの時間的な並列動作を制御するように構成さ
れている。
【００１２】 このことは、算術的演算が終了するとき、レジスタの読み出し書き込みが行な
われるとき、またはデータの入／出力が行なわれるときに関する如何なる手がか
りをも微分電力解析が有していない有利点を持たらし、その理由は、データの入
力およびデータの出力と同様に実際の演算の時間的な区間が偽られるからである
。第２のレジスタは、プロセッサが活動しており第１のレジスタにデータを書き
込み第１のレジスタからデータを読み出している限り、データの入力／出力を可
能にする。このように、微分電力解析は、著しく妨害され、その理由は、第２の
レジスタが最適に制御されるときには実際の演算が行なわれるのか入力／出力動
作が行なわれるのかについて外部から決定することはもはや不可能であるからで
ある。
【００１３】 第１のレジスタは、データ処理装置のさらに有利な実施形態において、プロセ
ッサのオペランドレジスタであり、および／または第２のレジスタはデータ入力
／出力のためのオペランドレジスタである。
【００１４】
【発明の実施の形態】
以下、この発明について添付図面を参照しながら詳細に説明する。
【００１５】 図１はこの発明に係るデータ処理装置の好適な実施例を示しており、データ処
理装置１００は、集積回路１０と、プログラムアクセス１４が入力されるレジス
タ１２と、制御ユニット１６と、を備えている。導線（lead）１８を介して、制
御ユニット１６と集積回路１０には、図３および図４に示されるようなクロック
信号２０が入力される。制御用導線２２を介して、制御ユニット１６はデータ入
力２４とデータ出力２６を有する集積回路１０を制御している。
【００１６】 図２に示すように、集積回路１０は、プロセッサ２８と、このプロセッサ２８
に付属して設けられた第１のオペランドレジスタ３０と、この第１のオペランド
レジスタ３０に接続された第２のオペランドレジスタ３２とを備えている。第２
のオペランドレジスタ３２は、データ入力２４およびデータ出力２６用に設けら
れている。クロック信号２０（図３および図４）は、導線１８を介して２つのオ
ペランドレジスタ３０および３２と共にプロセッサ２８にも供給される。プロセ
ッサ２８による演算または計算が実行される間に、プロセッサ２８は第１のレジ
スタ３０からデータを読み出し、または演算の結果を第１のレジスタ３０に書き
込んでいる。以下Ｒ2-1 として引用するが、データが第２のレジスタ３２から第
１のレジスタ３１に転送されるとき、また、Ｒ1-2 として引用される第１のレジ
スタ３０から第２のレジスタ３２へデータが転送されるときに、レジスタ３０お
よび３２間でデータ変換またはデータの相互伝送が実行される。制御ユニット１
６から始まる制御導線２２は、制御を目的として第２のレジスタ３２に接続され
ているが、もう１本の制御導線２２は制御を目的として第１のレジスタ３０に接
続されている。
【００１７】 ポール・コチャー（Paul Kocher）によりhttp://www.cryptography.com/dpa:
の下にインターネット上で公開された論文“微分電力解析”によれば、入力／出
力信号が解析されるばかりでなく、集積回路の電流消費Ｉａ または供給電圧Ｕ ａ の電圧降下分ΔＵａもまた解析される。この解析方法の成功は、時間上のアナ
ログ（Ｉａ （ｔ）またはΔＵａ （ｔ））信号変化Ｓ（ｋ，ｔ）の数ＮA が係
数ｐ（ｉ，ｋ）、ただし、ｉ＝｛０，１，２，…｝を伴う下式の合計を形成する
ことができるようなオペランドとは異なるｋ＝｛１，…，ＮA ｝により測定され
得るか否かに依存している：
【数１】 異なる信号変化Ｓ（ｋ2，ｔ1），Ｓ（ｋ3，ｔ1）…が同じ瞬間ｔ＝ｔ１で監視
されるときに、集積回路がその瞬間に異なるオペランドｋ＝｛１，…，ＮA ｝に
よる同一の算術的演算を実行する場合、例えば信号変化Ｓ（ｋ，ｔ）をまさに記
憶させることが可能であるべきときのみに、微分電力解析は効を奏することがで
きる。これは、演算そのものばかりでなく、データの入力および出力をも保持す
る。
【００１８】 この発明は、実際の演算の時間の間隔はもちろんのことデータの入力またはデ
ータの出力の時間の間隔をも偽る（disguise）ようにしている。第２のレジスタ
３２が最適に制御されるときに、実際の演算または入力／出力が実行される場合
の第２のレジスタはもはや外部から検出することができない。このようにして、
微分電力解析が顕著に妨害される。本発明に係る集積回路１０は、２つのオペラ
ンドレジスタ３０および３２を備えている。この構成は、第１のオペランドレジ
スタ３０を用いながらプロセッサ２８が演算や動作を実行するために活性化され
ている間であってもまた、データ入力２４およびデータ出力２６を有する第２の
オペランドレジスタ３２を介してデータ入力およびデータ出力を行なうことを可
能にしている。
【００１９】 図４は、データ処理装置１００の動作モードを説明するものであり、時間軸３
４上におけるクロック信号２０と、プロセッサおよび２つのオペランドレジスタ
の動作モードを示している。参照符号３６は、プロセッサが演算を実行している
際の動作モードを示している。参照符号３８は、データ入力またはデータ出力が
行なわれているときの動作モードを示し、参照符号４０はデータ転送Ｒ1-2 が行
なわれているときの動作モードを示し、また、参照符号４２はデータ転送Ｒ2-1
が行なわれているときの動作モードを示している。
【００２０】 図３は、従来のデータ処理装置の動作モードを図４と同じように示している。
同図において、入力および出力フェーズ３８は実際の演算動作３６の前後にそれ
ぞれ先立ちおよび続けて時間通りに行なわれている。演算３６および入力／出力
３８のフェーズは、微分電力解析によって簡単に確認することができ、演算動作
４０の間に入力３８が行なわれ出力３８が如何なる結果を出すかについて、明白
に検出することができる。図４に示されるような本発明に係る動作モードにおい
て、制御ユニット１６は、２つのオペランドレジスタ３０，３２のデータの流れ
を制御することによって、データ入力／出力３８，４０，４２と同様に演算３６
をも処理し、その結果、演算３６の時間内における並列処理が行なわれる。した
がって、演算３６は常に行なわれている。しかしながら、ここでコピーＲ1-2 動
作４０とＲ2-1 動作４２は、入力３８に依存しているのか出力３８を生成してい
るのかについて判定している。例えば、Ｒ2-1 動作４２の前でＲ1-2 動作４０の
後の演算が、ダミー演算である。ダミーの算術的演算は、予め決定された入力デ
ータまたはランダム入力データを実行し、その結果が拒否され、また結果の中に
取り入れられない実際の算術的演算のための入力データを実行する演算動作であ
る。付加的なダミー入力／出力は、随意的に提供され得るものである。ダミー入
力／ダミー出力のみならずダミー演算も、実際の演算および入力／出力のそれと
極めて同じような電流または電圧変化を生成している。
【００２１】 制御ユニット１６は、微分電力解析に対する集積回路１０の保護のために本発
明において設けられているものであるが、入力／出力がまた電流消費の微分電力
解析によって解析され得るものであるから、デジタルや電子信号処理によって回
路要素１０内で行なわれるべき演算３６の特に入力／出力フェーズ３８，４０，
４２のために設けられているものである。このように、微分電力解析にとっては
演算３６が、いつ開始されていつ終了するのかを知ることは興味のあることであ
る。このことがまさに本発明に係る方法および装置によって抑制される、電流消
費信号の情報である。
【図面の簡単な説明】
【図１】 本発明に係るデータ処理装置の好適な実施例を示すブロック図である。
【図２】 図１のデータ処理装置の集積回路を示すブロック図である。
【図３】 この技術の現在の状況における時間の機能としてのこの発明に係るデータ処理
装置の活動性を視覚的に示す説明図である。
【図４】 この発明に従った時間の機能としてのこの発明に係るデータ処理装置の活動性
を視覚的に示す説明図である。
【符号の説明】
１００ データ処理装置 １０ 集積回路 １２ レジスタ １４ プログラムアクセス １６ 制御ユニット １８ 導線 ２０ クロック信号 ２２ 制御導線 ２４ データ入力 ２６ データ出力 ２８ プロセッサ ３０ 第１のオペランドレジスタ ３２ 第２のオペランドレジスタ ３４ 時間軸 ３６ 演算 ３８ データ入力およびデータ出力 ４０ データ転送Ｒ1-2 ４２ データ転送Ｒ2-1
───────────────────────────────────────────────────── フロントページの続き (81)指定国 ＥＰ(ＡＴ，ＢＥ，ＣＨ，ＣＹ， ＤＥ，ＤＫ，ＥＳ，ＦＩ，ＦＲ，ＧＢ，ＧＲ，ＩＥ，Ｉ Ｔ，ＬＵ，ＭＣ，ＮＬ，ＰＴ，ＳＥ)，ＪＰ，ＵＳ (71)出願人 Ｇｒｏｅｎｅｗｏｕｄｓｅｗｅｇ １， 5621 ＢＡ Ｅｉｎｄｈｏｖｅｎ， Ｔｈ ｅ Ｎｅｔｈｅｒｌａｎｄｓ

Claims (4)

    【特許請求の範囲】
  1. 【請求項１】 クロック信号に基づいて算術的演算、特に暗号演算を実行する集積回路と、デ
    ータ入出力と、前記集積回路のレジスタからおよびレジスタへのデータ転送と、
    を備える、特にチップカードを含むデータ処理装置の動作方法において、 前記集積回路が、一方では算術的演算を、他方では１つのレジスタから他のレ
    ジスタへのまたはレジスタ間でのデータ転送のみならずデータ入出力の演算の実
    行をも時間的に並列に行なわれるように制御されることを特徴とするデータ処理
    装置の動作方法。
  2. 【請求項２】 前記集積回路における１つのレジスタから他のレジスタへの、またはレジスタ
    間のデータ転送の直前、その最中および／または直後に、前記集積回路のプロセ
    ッサが、前記集積回路のレジスタ内にデータを書き込むことなくランダムまたは
    所定データを処理する、ダミー演算を行なうことを特徴とする請求項１に記載さ
    れたデータ処理装置の動作方法。
  3. 【請求項３】 クロック信号に基づいて算術的演算、特に暗号演算を実行し、かつ、付属の第
    １のレジスタおよびデータ入出力を含むプロセッサを有する集積回路を備えると
    共に、少なくとも請求項１または２に記載された方法を特に実行しようとする、
    特にチップカードを含むデータ処理装置において、 第２のレジスタが前記第１のレジスタに接続されると共に前記データ入出力に
    付属して設けられ、制御ユニットが前記集積回路に接続されると共に、一方では
    算術的演算、他方では１つのレジスタから他のレジスタへのまたはレジスタ間で
    のデータ転送およびデータ入出力のための第１および第２のレジスタの時間軸上
    での並列演算を制御するように前記制御ユニットが構成されているデータ処理装
    置。
  4. 【請求項４】 前記第１のレジスタはプロセッサのオペランドレジスタであり、および／また
    は、前記第２のレジスタはデータ入出力のオペランドレジスタであることを特徴
    とする請求項３に記載のデータ処理装置。
JP2000572811A 1998-09-30 1999-09-21 微分電流消費解析を防止するデータ処理装置およびこの装置の動作方法 Ceased JP2002526797A (ja)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
DE19844992 1998-09-30
DE19844992.5 1998-09-30
DE19936939A DE19936939A1 (de) 1998-09-30 1999-08-05 Datenverarbeitungseinrichtung und Verfahren zu dessen Betrieb zum Verhindern einer differentiellen Stromverbrauchanalyse
DE19936939.9 1999-08-05
PCT/EP1999/007026 WO2000019386A1 (de) 1998-09-30 1999-09-21 Datenverarbeitungseinrichtung und verfahren zu dessen betrieb zum verhindern einer differentiellen stromverbrauchanalyse

Publications (1)

Publication Number Publication Date
JP2002526797A true JP2002526797A (ja) 2002-08-20

Family

ID=26049194

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2000572811A Ceased JP2002526797A (ja) 1998-09-30 1999-09-21 微分電流消費解析を防止するデータ処理装置およびこの装置の動作方法

Country Status (5)

Country Link
EP (1) EP1046142B1 (ja)
JP (1) JP2002526797A (ja)
AT (1) ATE310293T1 (ja)
DE (1) DE59912804D1 (ja)
WO (1) WO2000019386A1 (ja)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006025366A (ja) * 2004-07-09 2006-01-26 Sony Corp 暗号化装置及び半導体集積回路
WO2011148558A1 (ja) * 2010-05-28 2011-12-01 日本電気株式会社 署名生成装置、署名方法、及び署名生成プログラムが格納された非一時的なコンピュータ可読媒体
JP2017028505A (ja) * 2015-07-22 2017-02-02 株式会社メガチップス メモリ装置、ホスト装置、及びメモリシステム
JP2018060159A (ja) * 2016-10-05 2018-04-12 株式会社メガチップス 暗号化装置、メモリ装置、ホスト装置、及びメモリシステム
US10615959B2 (en) 2015-07-22 2020-04-07 Megachips Corporation Memory device, host device, and memory system

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008524901A (ja) 2004-12-20 2008-07-10 エヌエックスピー ビー ヴィ データ処理装置及びその動作方法

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2638869B1 (fr) * 1988-11-10 1990-12-21 Sgs Thomson Microelectronics Dispositif de securite contre la detection non autorisee de donnees protegees
US5086467A (en) 1989-05-30 1992-02-04 Motorola, Inc. Dummy traffic generation
US5297201A (en) 1992-10-13 1994-03-22 J.D. Technologies, Inc. System for preventing remote detection of computer data from tempest signal emissions
FR2745924B1 (fr) * 1996-03-07 1998-12-11 Bull Cp8 Circuit integre perfectionne et procede d'utilisation d'un tel circuit integre

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006025366A (ja) * 2004-07-09 2006-01-26 Sony Corp 暗号化装置及び半導体集積回路
WO2011148558A1 (ja) * 2010-05-28 2011-12-01 日本電気株式会社 署名生成装置、署名方法、及び署名生成プログラムが格納された非一時的なコンピュータ可読媒体
US20130073873A1 (en) * 2010-05-28 2013-03-21 Nec Corporation Signature generation apparatus, signature method, non-transitory computer readable medium storing signature generation program
US8966264B2 (en) 2010-05-28 2015-02-24 Nec Corporation Signature generation apparatus, signature method, non-transitory computer readable medium storing signature generation program
JP2017028505A (ja) * 2015-07-22 2017-02-02 株式会社メガチップス メモリ装置、ホスト装置、及びメモリシステム
US10615959B2 (en) 2015-07-22 2020-04-07 Megachips Corporation Memory device, host device, and memory system
US11115181B2 (en) 2015-07-22 2021-09-07 Megachips Corporation Memory device, host device, and memory system
JP2018060159A (ja) * 2016-10-05 2018-04-12 株式会社メガチップス 暗号化装置、メモリ装置、ホスト装置、及びメモリシステム

Also Published As

Publication number Publication date
DE59912804D1 (de) 2005-12-22
EP1046142B1 (de) 2005-11-16
WO2000019386A1 (de) 2000-04-06
EP1046142A1 (de) 2000-10-25
ATE310293T1 (de) 2005-12-15

Similar Documents

Publication Publication Date Title
CN100390695C (zh) 更少信息泄露的设备与方法
US7036017B2 (en) Microprocessor configuration with encryption
US7205794B2 (en) Microprocessor resistant to power analysis
US7194633B2 (en) Device and method with reduced information leakage
May et al. Random register renaming to foil DPA
US20050273630A1 (en) Cryptographic bus architecture for the prevention of differential power analysis
US6419159B1 (en) Integrated circuit device with power analysis protection circuitry
EP1260945A1 (en) Semiconductor integrated circuit on IC card protected against tampering
US7292060B2 (en) Logic circuit and method thereof
JP2003518872A (ja) 鍵の細分化によってアクセスを防止する携帯可能なデータ記憶媒体
US7962965B2 (en) Semiconductor device having power consumption analysis preventing function
US7412608B2 (en) Secure data processing unit, and an associated method
CN103903043A (zh) 一种智能卡三位一体抗侧信道攻击防护方法和系统
US6320770B1 (en) Data processing device and method for the voltage supply of same
US8457302B1 (en) Access-controlled data storage medium
US20030101351A1 (en) Blocking of the operation of an integrated circuit
JP2002526797A (ja) 微分電流消費解析を防止するデータ処理装置およびこの装置の動作方法
KR100718352B1 (ko) 데이터 처리 장치 및 그 작동 방법
JP2001195555A (ja) Ｉｃカードとマイクロコンピュータ
GB2424089A (en) Side channel attack prevention in data processing apparatus such as a smart card
EP3907633A1 (en) System and method for obfuscating opcode commands in a semiconductor device
US20090235092A1 (en) Transferring data values via a data bus or storing data values using a selectable representation
JP2002526840A (ja) 差動電流消費分析を防止するためのデータ処理装置および作動方法
JP2002526849A (ja) 暗号オペレーションを実行するための符号化方法
JP2004023351A (ja) マイクロコンピュータのプログラム保護方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20060920

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A711

Effective date: 20080522

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20090519

A045 Written measure of dismissal of application [lapsed due to lack of payment]

Free format text: JAPANESE INTERMEDIATE CODE: A045

Effective date: 20090925