JP2017028505A - メモリ装置、ホスト装置、及びメモリシステム - Google Patents
メモリ装置、ホスト装置、及びメモリシステム Download PDFInfo
- Publication number
- JP2017028505A JP2017028505A JP2015145323A JP2015145323A JP2017028505A JP 2017028505 A JP2017028505 A JP 2017028505A JP 2015145323 A JP2015145323 A JP 2015145323A JP 2015145323 A JP2015145323 A JP 2015145323A JP 2017028505 A JP2017028505 A JP 2017028505A
- Authority
- JP
- Japan
- Prior art keywords
- cryptographic module
- circuit
- dummy
- generation circuit
- memory device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 230000007704 transition Effects 0.000 claims description 32
- 238000001514 detection method Methods 0.000 claims description 12
- 238000000034 method Methods 0.000 description 21
- 230000004048 modification Effects 0.000 description 5
- 238000012986 modification Methods 0.000 description 5
- 238000010586 diagram Methods 0.000 description 4
- 230000006870 function Effects 0.000 description 4
- 230000000694 effects Effects 0.000 description 2
- 230000000295 complement effect Effects 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
Images
Abstract
Description
上記実施の形態では、DPA対策をメモリ装置3に実装する例について説明したが、DPA対策をホスト装置2に実装しても良い。
上記実施の形態では、DPA制御情報D11に基づいてDPA対策処理の実行の要否が判定されたが、ホスト装置2からメモリ装置3への不正アクセスがあったことを条件として、DPA対策処理を実行しても良い。
2 ホスト装置
3 メモリ装置
14,21 暗号ブロック
31,51 制御回路
32,33,52,53 暗号モジュール
36 不正アクセス検出回路
41,61 保持回路
42,62 セッション鍵生成回路
43,63 ストリームデータ生成回路
Claims (16)
- ホスト装置に接続されるメモリ装置であって、
前記ホスト装置と前記メモリ装置との間で送受信されるデータを暗号化及び復号化するために通常動作を実行する、第1の暗号モジュール及び第2の暗号モジュールと、
前記第1の暗号モジュール及び前記第2の暗号モジュールの動作を制御する制御回路と、
を備え、
前記制御回路は、前記第2の暗号モジュールが通常動作を実行し前記第1の暗号モジュールが通常動作を実行しない第1の期間において、前記第1の暗号モジュールにダミー動作を実行させる、メモリ装置。 - 前記制御回路は、第1の期間とは異なる第2の期間において、前記第1の暗号モジュール及び前記第2の暗号モジュールの双方を同時に通常動作させる、請求項1に記載のメモリ装置。
- 前記第1の暗号モジュールは、入力データに基づいて一時データを生成する一時データ生成回路を有し、
前記第2の暗号モジュールは、前記一時データ生成回路によって生成された一時データに基づいて暗号処理を実行する暗号処理回路を有し、
前記制御回路は、第1の期間において、ダミーの入力データを前記一時データ生成回路に入力する、請求項1又は2に記載のメモリ装置。 - 前記ダミーの入力データは固定値である、請求項3に記載のメモリ装置。
- 前記ダミーの入力データは変動値である、請求項3に記載のメモリ装置。
- 前記制御回路は、
前記一時データ生成回路の状態遷移情報を保持する保持回路を有し、
前記第1の暗号モジュールにダミー動作を実行させる場合には、最新の状態遷移情報を前記保持回路に退避し、
次に前記一時データ生成回路に通常動作を実行させる場合には、前記保持回路が保持している状態遷移情報を前記一時データ生成回路に書き戻す、請求項3〜5のいずれか一つに記載のメモリ装置。 - 前記入力データは鍵情報である、請求項3〜6のいずれか一つに記載のメモリ装置。
- 前記ホスト装置からの不正アクセスを検出する不正アクセス検出回路をさらに備え、
前記制御回路は、前記不正アクセス検出回路が不正アクセスを検出した場合に、第1の期間において前記第2の暗号モジュールにダミー動作を実行させる、請求項1〜7のいずれか一つに記載のメモリ装置。 - メモリ装置が接続されるホスト装置であって、
前記ホスト装置と前記メモリ装置との間で送受信されるデータを暗号化及び復号化するために通常動作を実行する、第1の暗号モジュール及び第2の暗号モジュールと、
前記第1の暗号モジュール及び前記第2の暗号モジュールの動作を制御する制御回路と、
を備え、
前記制御回路は、前記第2の暗号モジュールが通常動作を実行し前記第1の暗号モジュールが通常動作を実行しない第1の期間において、前記第1の暗号モジュールにダミー動作を実行させる、ホスト装置。 - 前記制御回路は、第1の期間とは異なる第2の期間において、前記第1の暗号モジュール及び前記第2の暗号モジュールの双方を同時に通常動作させる、請求項9に記載のホスト装置。
- 前記第1の暗号モジュールは、入力データに基づいて一時データを生成する一時データ生成回路を有し、
前記第2の暗号モジュールは、前記一時データ生成回路によって生成された一時データに基づいて暗号処理を実行する暗号処理回路を有し、
前記制御回路は、第1の期間において、ダミーの入力データを前記一時データ生成回路に入力する、請求項9又は10に記載のホスト装置。 - 前記ダミーの入力データは固定値である、請求項11に記載のホスト装置。
- 前記ダミーの入力データは変動値である、請求項11に記載のホスト装置。
- 前記制御回路は、
前記一時データ生成回路の状態遷移情報を保持する保持回路を有し、
前記第1の暗号モジュールにダミー動作を実行させる場合には、最新の状態遷移情報を前記保持回路に退避し、
次に前記一時データ生成回路に通常動作を実行させる場合には、前記保持回路が保持している状態遷移情報を前記一時データ生成回路に書き戻す、請求項11〜13のいずれか一つに記載のホスト装置。 - 前記入力データは鍵情報である、請求項11〜14のいずれか一つに記載のホスト装置。
- 請求項1〜8のいずれか一つに記載のメモリ装置と、
請求項9〜15のいずれか一つに記載のホスト装置と、
を備える、メモリシステム。
Priority Applications (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2015145323A JP6473874B2 (ja) | 2015-07-22 | 2015-07-22 | メモリ装置、ホスト装置、及びメモリシステム |
US15/213,918 US10615959B2 (en) | 2015-07-22 | 2016-07-19 | Memory device, host device, and memory system |
US16/799,836 US11115181B2 (en) | 2015-07-22 | 2020-02-25 | Memory device, host device, and memory system |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2015145323A JP6473874B2 (ja) | 2015-07-22 | 2015-07-22 | メモリ装置、ホスト装置、及びメモリシステム |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2017028505A true JP2017028505A (ja) | 2017-02-02 |
JP6473874B2 JP6473874B2 (ja) | 2019-02-27 |
Family
ID=57946158
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2015145323A Active JP6473874B2 (ja) | 2015-07-22 | 2015-07-22 | メモリ装置、ホスト装置、及びメモリシステム |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP6473874B2 (ja) |
Citations (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2002526797A (ja) * | 1998-09-30 | 2002-08-20 | コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ | 微分電流消費解析を防止するデータ処理装置およびこの装置の動作方法 |
JP2003204322A (ja) * | 2001-10-15 | 2003-07-18 | Mitsubishi Electric Corp | 暗号通信装置 |
JP2006081059A (ja) * | 2004-09-13 | 2006-03-23 | Matsushita Electric Ind Co Ltd | 暗号回路および集積回路 |
JP2007060191A (ja) * | 2005-08-24 | 2007-03-08 | Kddi Corp | ストリーム暗号方法および装置 |
JP2014220729A (ja) * | 2013-05-10 | 2014-11-20 | 株式会社メガチップス | 暗号処理装置、半導体メモリ及びメモリシステム |
JP2014224879A (ja) * | 2013-05-16 | 2014-12-04 | 株式会社メガチップス | 乱数生成装置、暗号処理装置、記憶装置及び情報処理システム |
JP2015095841A (ja) * | 2013-11-13 | 2015-05-18 | 株式会社メガチップス | 情報処理システム |
-
2015
- 2015-07-22 JP JP2015145323A patent/JP6473874B2/ja active Active
Patent Citations (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2002526797A (ja) * | 1998-09-30 | 2002-08-20 | コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ | 微分電流消費解析を防止するデータ処理装置およびこの装置の動作方法 |
JP2003204322A (ja) * | 2001-10-15 | 2003-07-18 | Mitsubishi Electric Corp | 暗号通信装置 |
JP2006081059A (ja) * | 2004-09-13 | 2006-03-23 | Matsushita Electric Ind Co Ltd | 暗号回路および集積回路 |
JP2007060191A (ja) * | 2005-08-24 | 2007-03-08 | Kddi Corp | ストリーム暗号方法および装置 |
JP2014220729A (ja) * | 2013-05-10 | 2014-11-20 | 株式会社メガチップス | 暗号処理装置、半導体メモリ及びメモリシステム |
JP2014224879A (ja) * | 2013-05-16 | 2014-12-04 | 株式会社メガチップス | 乱数生成装置、暗号処理装置、記憶装置及び情報処理システム |
JP2015095841A (ja) * | 2013-11-13 | 2015-05-18 | 株式会社メガチップス | 情報処理システム |
Also Published As
Publication number | Publication date |
---|---|
JP6473874B2 (ja) | 2019-02-27 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
EP3205046B1 (en) | Secure shared key sharing systems and methods | |
US11115181B2 (en) | Memory device, host device, and memory system | |
US10102390B2 (en) | Memory authentication with redundant encryption | |
US8804949B2 (en) | Method for protecting IC cards against power analysis attacks | |
US9760737B2 (en) | Techniques for integrated circuit data path confidentiality and extensions thereof | |
CN106664204B (zh) | 差分功率分析对策 | |
JP2017504838A (ja) | 暗号アルゴリズムに対するサイドチャネル攻撃への対抗策 | |
CN112906070B (zh) | 具有块密码侧信道攻击减轻的集成电路和IoT设备及相关方法 | |
KR102397579B1 (ko) | 부채널 분석 방지를 위한 화이트박스 암호 방법 및 장치 | |
JP6533553B2 (ja) | 暗号化/復号装置及びその電力解析保護方法 | |
CN113711194A (zh) | 基于密钥更新的高效侧信道攻击抵抗存储器加密器 | |
Unterluggauer et al. | Exploiting the physical disparity: Side-channel attacks on memory encryption | |
JP5136416B2 (ja) | 擬似乱数生成装置、ストリーム暗号処理装置及びプログラム | |
Gallais et al. | Hardware trojans for inducing or amplifying side-channel leakage of cryptographic software | |
Chuengsatiansup et al. | Side-channeling the Kalyna key expansion | |
Martínez-Rodríguez et al. | Sok: Remote power analysis | |
US20150039905A1 (en) | System for processing an encrypted instruction stream in hardware | |
JP2004310752A (ja) | データ処理装置における誤り検出 | |
CN113518988A (zh) | 嵌入式中央处理单元上的抗侧通道攻击存储器访问 | |
US20190199526A1 (en) | Communication system and data communication method | |
JP6473874B2 (ja) | メモリ装置、ホスト装置、及びメモリシステム | |
JP6516610B2 (ja) | メモリ装置、ホスト装置、及びメモリシステム | |
JP2003337750A (ja) | 内部解析防止機能付き半導体デバイス | |
Schmidt et al. | A probing attack on AES | |
JP2016025532A (ja) | 通信システム、通信装置、及び通信方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20170622 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20180717 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20180824 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20181018 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20181120 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20181220 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20190116 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A821 Effective date: 20190116 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6473874 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |