CN108733133B - 具有功率变化攻击对策的计算系统 - Google Patents

具有功率变化攻击对策的计算系统 Download PDF

Info

Publication number
CN108733133B
CN108733133B CN201810349482.XA CN201810349482A CN108733133B CN 108733133 B CN108733133 B CN 108733133B CN 201810349482 A CN201810349482 A CN 201810349482A CN 108733133 B CN108733133 B CN 108733133B
Authority
CN
China
Prior art keywords
clock
clock frequency
frequency
frequencies
system operation
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201810349482.XA
Other languages
English (en)
Other versions
CN108733133A (zh
Inventor
B·D·布赫
N·P·马蒂
M·D·伦奇
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seagate Technology LLC
Original Assignee
Seagate Technology LLC
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seagate Technology LLC filed Critical Seagate Technology LLC
Publication of CN108733133A publication Critical patent/CN108733133A/zh
Application granted granted Critical
Publication of CN108733133B publication Critical patent/CN108733133B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/04—Generating or distributing clock signals or signals derived directly therefrom
    • G06F1/08—Clock generators with changeable or programmable clock frequency
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/04—Generating or distributing clock signals or signals derived directly therefrom
    • G06F1/06—Clock generators producing several clock signals
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/04—Generating or distributing clock signals or signals derived directly therefrom
    • G06F1/10—Distribution of clock signals, e.g. skew
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/04—Generating or distributing clock signals or signals derived directly therefrom
    • G06F1/12—Synchronisation of different clock signals provided by a plurality of clock generators
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F21/00—Security arrangements for protecting computers, components thereof, programs or data against unauthorised activity
    • G06F21/70—Protecting specific internal or peripheral components, in which the protection of a component leads to protection of the entire computer
    • G06F21/71—Protecting specific internal or peripheral components, in which the protection of a component leads to protection of the entire computer to assure secure computing or processing of information
    • G06F21/75—Protecting specific internal or peripheral components, in which the protection of a component leads to protection of the entire computer to assure secure computing or processing of information by inhibiting the analysis of circuitry or operation
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F21/00—Security arrangements for protecting computers, components thereof, programs or data against unauthorised activity
    • G06F21/70—Protecting specific internal or peripheral components, in which the protection of a component leads to protection of the entire computer
    • G06F21/71—Protecting specific internal or peripheral components, in which the protection of a component leads to protection of the entire computer to assure secure computing or processing of information
    • G06F21/75—Protecting specific internal or peripheral components, in which the protection of a component leads to protection of the entire computer to assure secure computing or processing of information by inhibiting the analysis of circuitry or operation
    • G06F21/755—Protecting specific internal or peripheral components, in which the protection of a component leads to protection of the entire computer to assure secure computing or processing of information by inhibiting the analysis of circuitry or operation with measures against power attack
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2221/00—Indexing scheme relating to security arrangements for protecting computers, components thereof, programs or data against unauthorised activity
    • G06F2221/03—Indexing scheme relating to G06F21/50, monitoring users, programs or devices to maintain the integrity of platforms
    • G06F2221/034—Test or assess a computer or a system

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Mathematical Physics (AREA)
  • Computer Security & Cryptography (AREA)
  • Software Systems (AREA)
  • Power Sources (AREA)

Abstract

本申请公开了具有功率变化攻击对策的计算系统。计算系统可以布置为在响应于抖动控制电路利用时钟模块的信道选择器将第一时钟频率提供给控制器之前利用时钟模块的至少一个振荡器生成一系列不同频率。在由抖动控制电路引导的系统操作的执行期间在第一时钟频率改变为第二时钟频率之前可以利用控制器执行系统操作。第二时钟频率可以选自一系列不同频率。计算系统可以在系统操作的执行结束时返回至第一时钟频率。

Description

具有功率变化攻击对策的计算系统
发明内容
根据一些实施例的计算系统在响应于抖动控制电路利用时钟模块的信道选择器将第一时钟频率提供给控制器之前利用时钟模块的至少一个振荡器生成一系列不同频率。在由抖动控制电路指导的系统操作的执行期间在第一时钟频率改变为第二时钟频率之前利用控制器执行系统操作。从一系列不同频率选择第二时钟频率，并且计算系统在对系统操作的执行结束时返回至第一时钟频率。
其他实施例将计算系统配置为利用时钟模块的振荡器生成一系列不同频率，然后响应于抖动控制电路利用时钟模块将第一时钟频率提供给控制器。在由抖动控制电路引导的系统操作的执行期间在第一时钟频率在随机时间顺序地切换为第二和第三时钟频率之前利用控制器执行第一系统操作。计算系统在对系统操作的执行结束时返回至第一时钟频率。
在其他实施例中，计算系统具有连接到时钟模块的控制器，时钟模块具有信道选择器和振荡器。信道选择器布置为响应于控制器结合间隔计时器和时钟抖动控制电路而随着时间提供多个不同时钟频率。
附图简述
图1是根据一些实施例布置的示例计算系统的框图。
图2A-2C分别显示与图1的计算系统相关联的示例操作数据。
图3描绘用于根据各实施例配置的计算系统的操作数据。
图4描绘可以在图1的计算系统中采用的示例时钟频率抖动电路。
图5表示可以在图1的计算系统中采用的示例时钟频率抖动电路。
图6提供用于利用时钟频率抖动电路的示例计算系统的各个方面的时序图。
图7传达可以作为图1的计算系统的一部分创建和维持的示例查找表。
图8是根据各实施例的利用图1的计算系统执行的攻击对策例程。
具体实施方式
计算技术的持续发展允许增加的个人信息量被数字地存储。电子地存储敏感信息强调提高的安全协议以缓解对个人数字数据的不想要的攻击的风险。
诸如加密密钥的秘密信息可以直接从诸如存储器和处理器的计算硬件提取，并且在计算硬件通过观察当算法处理信息时发生的依赖数据的功率变化对该信息的使用期间提取。系统噪声可能遮蔽对微小功率变化的简单观察，但是仍然可以经由重复捕捉和一致集成技术从噪声提取感兴趣的一些变化。
因此，多种实施例通常涉及对在选择的系统操作的执行期间在不同频率之间随机地跳变的时钟信号的生成和使用。通过在关键执行序列期间在不同时钟频率之间变化，使功率变化的时间相关性对于关键执行序列的重复被遮蔽。
可以构想，可以随机地禁用单频时钟以阻碍观察依赖数据的功率变化的边信道攻击。然而，这种技术可能通过减少执行时间而降低系统性能，尤其当引入大量时钟停止时。智能地采用在系统操作的执行期间在随机时间跳变到随机频率的时钟频率的本公开的各实施例允许计算系统保持以全部能力运行，尽管使用降低的时钟速率。
图1显示其中可以实践本公开的各实施例的示例计算系统100。系统100可以采用任何数量和类型的计算设备102，计算设备102经由有线和/或无线网络106连接到一个或多个远程主机104。例如，计算系统100可以将多个不同远程主机104连接到两个不同计算设备102，诸如硬盘驱动器(HDD)和非易失性固态存储器，以提供顺序的或并发的数据访问，数据访问可以是数据读取或数据写入。
计算设备102可以替代地是计算机、智能电话、服务器或网络节点。在图1所示的非限制性实施例中，计算设备具有本地处理器108，诸如可编程控制器，本地处理器108与至少一个本地非易失性存储器110通信。计算设备102可以由可以提供数据存储、数据生成和数据通信操作的附加本地电路组成。计算设备102可以从任何数量的本地电源112或远程电源114汲取电功率。
尽管可以授权任何数量的远程主机104访问一个或多个计算设备102，但是远程主机可以以未经授权的方式获得访问。可以将这种访问表征为攻击主机116，其试图监视、改变、或窃取关于计算设备102的数据和/或信息。例如，攻击主机116可以从计算设备102窃取数据、改变计算设备102中的数据、监视计算设备102的功耗、以及将数据插入计算设备102。未经授权的访问可以涉及网络106或经由到功率路径的直接连接，诸如经由连接到电源或地、计算设备102的输入的电阻器。
无论攻击主机116如何能够监视计算设备102的功率汲取，在诸如加密、解密、安全协议以及涉及敏感数据的多种数据处理的系统操作期间对功率变化的分析可以识别可用于攻击计算设备的数据序列。即，攻击主机116可以以一种或多种方式检测呈现可用于获得对计算设备102的未经授权的访问的内部设备信息的计算设备102的功率变化。
图2A-2C分别描绘与诸如图1的系统100的计算系统中的计算设备对数据模式124的执行对应的示例功率序列122。如图2A所示，功率序列122具有随着时间变化的信号幅度。
诸如电气噪声的系统噪声和有意地引入的抖动噪声能够遮蔽功率序列122。然而，复杂的攻击主机可以在对数据序列124的处理期间利用统计方法经由对功率引脚变化或其他排放(例如，电磁辐射、热效应等)的重复捕捉从噪声中提取边信道信息。图2B示出被噪声126遮蔽的示例功率序列122。部分地示出功率序列122以传达对噪声填充的功耗的重复评估如何可以提供数据序列124中的一些或全部。
图2C图示根据各实施例的作为在随机时间将时钟改变到随机频率的结果在超过一百个数据序列122的执行上监视的功率变化。注意，图2C的功率变化与噪声一起呈现，噪声可以是自然地出现或人工地从电源插入到功率流中。对不同时钟频率的使用可以增强对功率序列122到数据序列124的时间相关性的模糊，但是重复的数据序列124的执行仍然可以呈现数据序列122。因此，在随机时间利用随机时钟频率，使得重复的数据序列124的执行不会澄清对数据序列122与功率序列122之间的时间相关性的噪声阻碍。
图3提供计算系统中的根据多种实施例的源自时钟频率抖动的更少噪声的功率序列132。频率抖动涉及标识要被模糊的数据序列以及引起在随机时间到随机时钟频率的偏移。可以从功率序列132理解，时钟频率抖动改变计算系统消耗的功率的电压汲取(图示的幅度)和时域两者以即使在数据序列被重复地执行时也解除事件的时间的相关。
在图4中，显示示例时钟频率抖动电路140的框图。抖动电路140可以采用时钟攻击对策逻辑作为计算设备和系统的一部分，诸如图1和2所示的那些，以在随机时间随机地切换一个或多个时钟信号，如处理器或逻辑块时钟信号。抖动电路140不限于计算组件的特定配置，但是在图4所示的实施例中具有与本地只读存储器(ROM)144和随机存取存储器(RAM)146通信的本地处理器142。
当涉及先前标记的数据的系统操作排队时，本地处理器142的固件可以激活时钟抖动控制模块148以指导时钟频率抖动的执行中的一些或全部。抖动控制模块148可以从间隔计时器模块150接收随机间隔和从位于与本地处理器142相同的计算设备中的一个或多个芯片上系统(SOC)参考时钟导出的至少一个随机数。
至少一个压控振荡器(VCO)152可以生成一系列频率，该一系列频率由分频器电路154分成多个不同的时钟频率156。注意，各时钟频率可以分别是唯一的、相互成倍数、或者形成共同模式。尽管示出一个或多个VCO电路的使用，但是可以采用其他形式的振荡器(振荡器电路)，包括但不限于，锁相环(PLL)合成器、晶体振荡器等。
一个或多个时钟频率经由无干扰复用器158被抖动控制模块148选择，并且被本地处理器142利用以执行系统操作，诸如对数据序列的执行、安全算法、或数据加密/解密。无干扰复用器158可以是当时钟频率变化时能够消除干扰或斩波时钟信号的任何计算组件。
尽管未限制，构想无干扰复用器158是具有时钟门控配置的微控制器，时钟门控配置逻辑上避免当在多个频率156中的不同时钟频率之间切换时输出时钟信号160中的定时和相位矛盾。抖动控制模块148操作频率选择查找表(LUT)162，其中可以通过统一的随机数选择任何数量的不同频率。
查找表162可以允许本地处理器142和抖动控制模块148单独和共同地使输出时钟频率偏置以缓解可能与在系统操作和数据序列期间采用不同时钟频率相关联的净频率降低。例如，处理器142和控制模块148可以重复地从查找表162调用随机时钟频率直到提供具有使先前执行的时钟频率平衡的时域的频率，诸如在已执行的快频率之后的相对慢的频率，或反之亦然。
作为使时钟频率偏置以为计算设备/系统提供最小净频率降低的结果，主机将不能标识时钟频率抖动正在发生。抖动控制模块148可以进一步确保维持时钟频率变化之间的预确定的间隔。例如，抖动控制模块148可以确保间隔计时器模块150提供的间隔高于最小时间和低于最大时间，其限制无干扰频率切换之间的时钟暂停的影响并且确保在系统操作的执行寿命上展开频率切换的充足时间。
对无干扰复用器158的使用可以在时钟频率的变化期间提供无缝定时。然而，无干扰复用器158可能比同步复用器物理上更大和电子更复杂。因此，多种实施例将时钟频率抖动电路170布置为具有同步复用器172，如图5的非限制性实施例所显示的。如压控振荡器152提供的非常高速的时钟被分频以生成硬件使用的最大频率以及当没有频率切换发生时要使用的多个降低的频率。注意，最大硬件频率可以是进行系统操作的任何组件(诸如处理器142或计算设备的非易失性存储器)的最大频率能力。
作为利用同步复用器172的结果，在不同时钟频率之间切换可以是同步的并且没有频率定时的任何暂停、干扰、改变。图6描绘根据各实施例的示出抖动电路140/170可以如何操作的样本输出时钟信号。来自本地处理器142的切换启用信号182保持不活动，直到检测到触发处理器142启用时钟频率切换的系统操作，切换启用信号在开始时间184处激活。
开始时间184级联到从抖动控制模块148到复用器158/172的时钟选择信号。时钟信号186表示电路140，其中无干扰复用器158为第一随机选择的时间间隔190提供第一随机时钟频率188，接着为第二时间间隔194提供第二随机时钟频率192，并且然后接着为第三时间间隔198提供第三随机时钟频率196。如信号186所示，间隔是不同的并且频率分别是不同的，其中第一频率188被认为是慢的，第二频率192被认为是快的，并且第三频率196被认为是中等的。
利用无干扰复用器对时钟频率的切换与定时延迟200对应，其中每个新频率具有暂停，当使用一致的时钟频率时该暂停不存在。相比之下，时钟信号202由电路170的同步复用器172提供并且在每个新频率的开始处不具有暂停。因此，可以理解，可以通过使用无干扰复用器或同步复用器来定制时钟频率切换的实现方式。
图7表示根据一些实施例的可以配置和利用的示例频率选择查找表210。当本地处理器激活抖动控制模块时，新的随机频率和随机时间间隔由控制模块选择并且随后存储在可编程查找表中。该表可以由从伪随机数发生器导出的值索引以减少随着时间模式化的随机数的风险。
如非限制性的表210所示，多个不同频率由f0、f1、f2和f3组成，其中f0是最大时钟频率并且f3是最低时钟频率。各时钟频率由3位均匀分布的伪随机数发生器索引。
在一些实施例中，状态机将最大频率间隔置于较低频率间隔之间，这使表210列出低于默认时钟频率的时钟频率。对于图7所示的表配置，净频率将由等式1示出：
Figure BDA0001632760150000061
因此，单独的查找表可以由抖动控制模块创建以用于通常高于默认时钟频率的时钟频率以允许采用各种时钟频率，从而净时钟频率接近默认时钟频率。可以构想，抖动控制模块可以使单个查找表的频率偏置以达到更高范围的频率而不是具有一个或多个分开的查找表。
使用如图7例示的查找表中的非均匀分布的频率用于使净频率侧重于默认(基本)时钟频率。在一些实施例中，系统可以使用相同的基本时钟频率。在其他情形中，基本时钟频率也可以在操作的不同时间处变化；较低的基本时钟频率可以在功率节约模式中使用，而较高的基本时钟频率可以在性能模式期间使用。无论如何，查找表210中的频率将表示相对于基本时钟频率降低的频率。表中的降低的频率可以与特定频率值对应，或者可以表示选择的基本频率的选择的百分比。
无论查找表的数量和内容，对选择的时钟频率的存储允许优选较高频率的有意的时钟频率分布以减少由使用低于默认时钟频率的时钟频率引起的净频率降低的性能损失。因此，计算系统可以采用随机时钟频率以在最小的或没有处理器/系统性能降低的情况下对抗潜在的功率变化监视攻击。
图8提供示例攻击对策例程220，其可以由根据图1-7的计算系统的各实施例进行。最初提供具有连接到抖动控制模块的本地处理器的计算系统，抖动控制模块可以在系统操作期间为随机间隔时间执行随机选择的时钟频率。在步骤222中利用预先存在的计算系统以将压控振荡器分频为多个不同时钟频率。
当本地处理器利用统一的默认时钟频率执行一个或多个系统操作时，多种时钟频率可以在任意时间长度中保持未被使用。决策224可以连续地或偶发地评估即将到达的排队的系统操作以确定该操作是否是关键的。如果一个操作满足预确定的标准，诸如涉及敏感数据、关于系统安全、或指示系统设定，则可以认为该操作是关键的。决策224可以采用预测模块来预测排队的系统操作的数据和敏感度。决策224的判定还可以涉及将排队的系统操作与已知的一系列关键操作(诸如数据加密或固件更新)进行比较。
如果待决的系统操作不是关键的，则步骤226在为处理器提供统一默认时钟频率的同时执行该系统操作。在认为该系统操作是关键的情况下，决策224触发处理器以在步骤228中将对策启用信号发送至抖动控制模块。抖动控制模块继续在步骤230选择第一频率和第一定时间隔，其存储在步骤232中的可编程查找表中。
接下来，在步骤234中将默认时钟频率偏移到选择的第一时钟频率。在对关键系统操作执行步骤230中随机选择的时间间隔之后，步骤236从当前(第一)时钟频率切换到不同的下一时钟频率。步骤234和236的切换可能涉及时间延迟，取决于是采用无干扰复用器还是同步复用器。
在关键系统操作的执行期间可以使用任何数量的不同时钟频率。决策238评估是否会使用超过两个不同时钟频率。然后在关键系统操作的执行期间通过返回至步骤236来选择和利用附加的不同时钟频率。如果不会采用附加的时钟频率，则决策240判定系统操作是否完成。完成的系统操作提示步骤242将本地处理器返回至默认时钟频率，而未完成的系统操作返回至决策238，其中利用非默认时钟频率连续地执行该操作，直到决策240使例程220前进到步骤242。
通过本公开的各实施例，可以利用针对监视功率变化的攻击的增强的保护进行系统操作。在系统操作的执行期间对随机的时间量利用任何数量的不同的随机选择的时钟频率的能力使计算设备(诸如该设备的处理器和存储器方面)的数据序列和功耗之间的时间相关性模糊。通过维持选择的时钟频率查找表，随机频率可以分布或偏移以提供由于在降低的时钟频率执行操作的最小性能损失。
注意，各实施例不限于数据存储设备，因为可以容易地在任何数量的其他应用中利用该技术，诸如交换机、服务器和其他电气封闭应用。将理解，尽管在先前描述中连同各实施例的结构和功能的细节一起阐述了本公开的各实施例的许多特性，但是此详细描述仅仅是示例性的，并且可以在细节上作出修改，尤其在由表达所附权利要求的术语的宽泛的一般含义所指示的全部范围内在本技术的原理内对部件的结构和布置的诸方面作出修改。

Claims (20)

1.一种用于数据安全保护的方法，包括：
利用时钟模块的至少一个振荡器生成一系列不同频率；
响应于抖动控制电路，利用所述时钟模块的信道选择器将第一时钟频率提供给控制器；
利用所述控制器执行系统操作；
在由所述抖动控制电路指导的所述系统操作的执行期间将所述第一时钟频率改变为第二时钟频率，所述第二时钟频率选自所述一系列不同频率；
由所述抖动控制电路指导执行第三时钟频率，所述第三时钟频率选自所述一系列不同频率并与所述第一和第二时钟频率相关以缓解净频率降低，所述第三时钟频率具有使先前执行的所述第一时钟频率和所述第二时钟频率平衡的时域，以及
在所述系统操作的执行结束时返回至所述第一时钟频率。
2.如权利要求1所述的方法，其特征在于，所述信道选择器是无干扰复用器。
3.如权利要求1所述的方法，其特征在于，所述时钟模块包括第一和第二压控振荡器。
4.如权利要求1所述的方法，其特征在于，所述抖动控制电路在所述系统操作的执行期间将所述第二时钟频率改变为第三时钟频率，所述第三时钟频率与各个第一和第二时钟频率不同。
5.如权利要求1所述的方法，其特征在于，所述抖动控制电路从连接到所述控制器的计时器接收随机时间间隔。
6.如权利要求5所述的方法，其特征在于，所述随机时间间隔由所述抖动控制电路验证为大于预确定的最小间隔时间并且小于预确定的最大间隔时间。
7.如权利要求1所述的方法，其特征在于，所述抖动控制电路利用统一随机数来选择所述第二时钟频率。
8.如权利要求1所述的方法，其特征在于，在所述系统操作的执行之前、在所述系统操作的执行期间以及在所述系统操作的执行之后，将所述第一时钟频率、第二时钟频率和第三时钟频率按顺序且连续地提供给所述控制器。
9.如权利要求1所述的方法，其特征在于，在所述第一和第二时钟频率之间改变使执行的系统操作的部分的时间-功率相关性被遮蔽。
10.一种用于数据安全保护的方法，包括：
利用时钟模块的振荡器生成一系列不同频率；
响应于抖动控制电路，利用所述时钟模块的信道选择器将第一时钟频率提供给控制器；
利用所述控制器执行第一系统操作；
在由所述抖动控制电路指导的所述第一系统操作的执行期间在随机时间将所述第一时钟频率顺序地切换至第二和第三时钟频率，所述第三时钟频率选自所述一系列不同频率并与所述第一和第二时钟频率相关以缓解净频率降低，所述第三时钟频率具有使先前执行的所述第一时钟频率和所述第二时钟频率平衡的时域；以及
在所述第一系统操作的执行结束时返回至所述第一时钟频率。
11.如权利要求10所述的方法，其特征在于，所述信道选择器是同步时钟复用器。
12.如权利要求10所述的方法，其特征在于，查找表由所述控制器维持并且由从伪随机数发生器导出的值索引。
13.如权利要求10所述的方法，其特征在于，所述净频率降低对应于所述第一系统操作的总体执行时间与当所述第一时钟频率被排他地用于执行所述第一系统操作时的总体执行时间大约相同。
14.如权利要求12所述的方法，其特征在于，所述第二时钟频率大于所述第一时钟频率，并且所述第三时钟频率小于所述第一时钟频率。
15.如权利要求10所述的方法，其特征在于，在各个第一、第二和第三时钟频率之间改变是同步的并且没有干扰。
16.如权利要求10所述的方法，其特征在于，第二系统操作由所述控制器执行，并且所述抖动控制电路在所述第二系统操作的执行期间在返回至所述第一时钟频率之前将所述第一时钟频率切换至第四、第五和第六时钟频率，所述第四、第五和第六时钟频率是彼此不同的并且与所述第一时钟频率不同。
17.如权利要求16所述的方法，其特征在于，所述第四、第五和第六时钟频率各自与各个第二、第三和第四时钟频率不同。
18.如权利要求10所述的方法，其特征在于，在所述第一系统操作期间切换时钟频率阻止依赖于所述控制器的依赖数据的功率变化的边信道攻击。
19.一种用于数据安全保护的装置，包括：控制器，连接到时钟模块，所述时钟模块具有信道选择器和振荡器，所述信道选择器响应于所述控制器结合间隔计时器和时钟抖动控制电路随着时间提供多个不同时钟频率，所述时钟抖动控制电路用于：
利用所述时钟模块的信道选择器将第一时钟频率提供给所述控制器；
在利用所述控制器的系统操作的执行期间将所述第一时钟频率改变为第二时钟频率，所述第二时钟频率选自所述多个不同时钟频率；
执行第三时钟频率，所述第三时钟频率选自所述多个不同时钟频率并与所述第一和第二时钟频率相关以缓解净频率降低，所述第三时钟频率具有使先前执行的所述第一时钟频率和所述第二时钟频率平衡的时域，以及
在所述系统操作的执行结束时返回至所述第一时钟频率。
20.如权利要求19所述的装置，其特征在于，所述多个不同时钟频率本地地存储在连接到所述控制器的查找表中。
CN201810349482.XA 2017-04-19 2018-04-18 具有功率变化攻击对策的计算系统 Active CN108733133B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US15/491,654 2017-04-19
US15/491,654 US10459477B2 (en) 2017-04-19 2017-04-19 Computing system with power variation attack countermeasures

Publications (2)

Publication Number Publication Date
CN108733133A CN108733133A (zh) 2018-11-02
CN108733133B true CN108733133B (zh) 2021-06-04

Family

ID=63852910

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201810349482.XA Active CN108733133B (zh) 2017-04-19 2018-04-18 具有功率变化攻击对策的计算系统

Country Status (3)

Country Link
US (1) US10459477B2 (zh)
JP (1) JP7122142B2 (zh)
CN (1) CN108733133B (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10459477B2 (en) * 2017-04-19 2019-10-29 Seagate Technology Llc Computing system with power variation attack countermeasures
KR102348912B1 (ko) * 2019-12-06 2022-01-11 주식회사 이와이엘 부채널 공격 방어를 위한 난수발생기 및 이의 동작 방법
EP3839779A1 (en) * 2019-12-18 2021-06-23 Thales DIS France SA Electronic system and methods for a dynamic activation of countermeasures

Family Cites Families (42)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0611117B2 (ja) * 1984-12-31 1994-02-09 ティアツク株式会社 ディジタル−アナログ変換装置
US5231636A (en) 1991-09-13 1993-07-27 National Semiconductor Corporation Asynchronous glitchless digital MUX
US5416434A (en) * 1993-03-05 1995-05-16 Hewlett-Packard Corporation Adaptive clock generation with pseudo random variation
US5381416A (en) * 1993-11-08 1995-01-10 Unisys Corporation Detection of skew fault in a multiple clock system
US5404402A (en) * 1993-12-21 1995-04-04 Gi Corporation Clock frequency modulation for secure microprocessors
US7587044B2 (en) 1998-01-02 2009-09-08 Cryptography Research, Inc. Differential power analysis method and apparatus
US6510518B1 (en) 1998-06-03 2003-01-21 Cryptography Research, Inc. Balanced cryptographic computational method and apparatus for leak minimizational in smartcards and other cryptosystems
WO2000019367A1 (de) * 1998-09-30 2000-04-06 Koninklijke Philips Electronics N.V. Datenverarbeitungseinrichtung und verfahren zu dessen betrieb zum verhindern einer differentiellen stromverbrauchanalyse
US6594760B1 (en) 1998-12-21 2003-07-15 Pitney Bowes Inc. System and method for suppressing conducted emissions by a cryptographic device
US6807232B2 (en) 2000-12-21 2004-10-19 National Instruments Corporation System and method for multiplexing synchronous digital data streams
EP1263139A3 (en) * 2001-05-30 2006-07-05 STMicroelectronics Limited Glitch-free multiplexer
FR2833724A1 (fr) * 2001-12-13 2003-06-20 Canal Plus Technologies Composant electronique numerique protege contre des analyses de type electrique et/ou electromagnetique, notamment dans le domaine de la carte a puce
JP4461351B2 (ja) * 2002-08-15 2010-05-12 ソニー株式会社 非接触式ｉｃカード
JP4619288B2 (ja) 2002-12-12 2011-01-26 エイアールエム リミテッド データ処理システムにおける処理動作マスキング
US7417468B2 (en) 2003-09-17 2008-08-26 The Regents Of The University Of California Dynamic and differential CMOS logic with signal-independent power consumption to withstand differential power analysis
US6958635B2 (en) * 2003-10-14 2005-10-25 Qualcomm Incorporated Low-power direct digital synthesizer with analog interpolation
WO2005073828A2 (en) * 2004-01-28 2005-08-11 Koninklijke Philips Electronics N.V. Method and apparatus for over clocking in a digital processing system
US8584122B2 (en) * 2006-03-31 2013-11-12 Ebay Inc. Batch scheduling
US20080091975A1 (en) * 2006-10-17 2008-04-17 Konstantin Kladko Method and system for side-channel testing a computing device and for improving resistance of a computing device to side-channel attacks
US7870336B2 (en) 2006-11-03 2011-01-11 Microsoft Corporation Operating system protection against side-channel attacks on secrecy
US7756231B2 (en) * 2007-01-09 2010-07-13 Freescale Semiconductor, Inc. Digital clock generating circuit and method of operation
KR101428787B1 (ko) 2007-02-08 2014-08-08 가부시키가이샤 한도오따이 에네루기 켄큐쇼 클록 신호 생성 회로 및 반도체 장치
US8089318B2 (en) * 2008-10-17 2012-01-03 Marvell World Trade Ltd. Methods, algorithms, circuits, and systems for determining a reference clock frequency and/or locking a loop oscillator
US8190944B2 (en) * 2009-12-11 2012-05-29 Ati Technologies Ulc Device configured to switch a clock speed for multiple links running at different clock speeds and method for switching the clock speed
CN102939608A (zh) 2010-03-25 2013-02-20 埃德图加拿大公司 抗边通道和重复调用攻击的动态、可变定时操作路径的系统和方法
GB2479871A (en) 2010-04-26 2011-11-02 David Coyne System for preventing side channel attacks on a synchronous logic device.
US8427194B2 (en) 2010-05-24 2013-04-23 Alexander Roger Deas Logic system with resistance to side-channel attack by exhibiting a closed clock-data eye diagram
GB2487901B (en) 2011-02-03 2019-12-04 Advanced Risc Mach Ltd Power signature obfuscation
US9250671B2 (en) 2011-02-16 2016-02-02 Honeywell International Inc. Cryptographic logic circuit with resistance to differential power analysis
US8635467B2 (en) 2011-10-27 2014-01-21 Certicom Corp. Integrated circuit with logic circuitry and multiple concealing circuits
US8334705B1 (en) 2011-10-27 2012-12-18 Certicom Corp. Analog circuitry to conceal activity of logic circuitry
KR101870249B1 (ko) * 2012-01-25 2018-06-22 삼성전자주식회사 디더 제어 회로와 이를 포함하는 장치들
US9887833B2 (en) 2012-03-07 2018-02-06 The Trustees Of Columbia University In The City Of New York Systems and methods to counter side channel attacks
US8689357B2 (en) * 2012-05-19 2014-04-01 Freescale Semiconductor, Inc. Tamper detector for secure module
US9343162B2 (en) 2013-10-11 2016-05-17 Winbond Electronics Corporation Protection against side-channel attacks on non-volatile memory
US9436603B1 (en) 2014-02-27 2016-09-06 Amazon Technologies, Inc. Detection and mitigation of timing side-channel attacks
US9871651B2 (en) 2014-06-16 2018-01-16 Cisco Technology, Inc. Differential power analysis countermeasures
EP3147774A1 (fr) * 2015-09-25 2017-03-29 Gemalto Sa Generateur d'horloge aleatoire
US9720486B2 (en) * 2015-09-25 2017-08-01 Advanced Micro Devices, Inc. Method and device for noise reduction in multi-frequency clocking environment
US10891396B2 (en) * 2016-05-27 2021-01-12 Samsung Electronics Co., Ltd. Electronic circuit performing encryption/decryption operation to prevent side- channel analysis attack, and electronic device including the same
FR3053485A1 (fr) * 2016-06-29 2018-01-05 STMicroelectronics (Alps) SAS Procede et circuit de controle dynamique de consommation d'energie
US10459477B2 (en) * 2017-04-19 2019-10-29 Seagate Technology Llc Computing system with power variation attack countermeasures

Also Published As

Publication number Publication date
JP2018182737A (ja) 2018-11-15
CN108733133A (zh) 2018-11-02
US10459477B2 (en) 2019-10-29
US20180307835A1 (en) 2018-10-25
JP7122142B2 (ja) 2022-08-19

Similar Documents

Publication Publication Date Title
US11750361B2 (en) Clock period randomization for defense against cryptographic attacks
CN108733133B (zh) 具有功率变化攻击对策的计算系统
Rahman et al. TI-TRNG: Technology independent true random number generator
Güneysu et al. Generic side-channel countermeasures for reconfigurable devices
US8427194B2 (en) Logic system with resistance to side-channel attack by exhibiting a closed clock-data eye diagram
KR101946509B1 (ko) 클락 지연들을 변동시킴으로써 부채널 공격들로부터 보호하는 시스템 및 방법
US7664807B2 (en) Apparatus for providing a random bit stream
TWI520055B (zh) 用於產生隨機數之裝置與方法
US20100067685A1 (en) Encryption device
US7117233B2 (en) Random number generator and method for generating a random number
EP3393078B1 (en) Secure execution environment clock frequency hopping
KR20160008532A (ko) 진성 난수 생성기에 대한 자동 제어 시스템 및 방법
US7855581B2 (en) Real time clock monitoring method and system
US20030185392A1 (en) Random number generator
Yao et al. Programmable ro (pro): A multipurpose countermeasure against side-channel and fault injection attack
Islam et al. PMU-Trojan: On exploiting power management side channel for information leakage
US10263767B1 (en) System and method for power analysis resistant clock
JP5116376B2 (ja) 電磁干渉を減少させる方法及びクロック管理回路、（コヒーレントな周波数クロックの生成及びノンコヒーレントな位相を用いるスペクトル管理）
Luo et al. Faulty clock detection for crypto circuits against differential fault analysis attack
US11906581B2 (en) Hardware component and a method for implementing a camouflage of current traces generated by a digital system
JP2022516950A (ja) 信号のパルス幅改ざんの検出
Šimka et al. Active non-invasive attack on true random number generator
Yu et al. Malicious attacks on physical unclonable function sensors of internet of things
JP3788881B2 (ja) Ｉｃカードと半導体集積回路装置
Mahmoud et al. Practical Implementations of Remote Power Side-Channel and Fault-Injection Attacks on Multitenant FPGAs

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant