JP7118977B2 - ハム低減回路及び方法 - Google Patents

Description

関連出願の相互参照
本出願は、２０１７年１月３日に出願され、参照により全体が本明細書に組み込まれる「HUM REDUCTION CIRCUIT AND METHOD」と題する米国仮特許出願第６２／４４１，８９２号に対する利益と優先権を請求する。

本発明は、一般に音声信号処理に関し、より詳細には音声処理システムにおけるハム雑音の低減に関する。

ラップトップコンピュータ、タブレット、携帯電話などの多くの最新の装置は、動作中に選択的に接続されうるヘッドセットや他の音響機器を受けるための音声ジャック接続を備える。通電ヘッドセット又はスピーカのアナログプラグが非通電オーディオ構成要素に挿入されているとき、装置の音声処理構成要素の電力が断たれたときに、ヘッドセット上に低周波数暗雑音即ち「ハム」が生じうる。更に、オーディオ構成要素の電力が断たれたとき、接続されたヘッドセット装置にポップ音が聞こえ、不快な聴取経験が生じることがある。したがって、当該技術分野において、接続された音声装置における望ましくない雑音を防ぐ改善された解決策が必要である。

本開示は、望ましくないハム及びポップ雑音を低減する音声信号処理回路及び方法の技術分野における要求に取り組むシステム及び方法について述べる。本開示の音声システムは、ラップトップやモバイル装置などの装置又はシステムの音声生成構成要素に接続されたヘッドセット又はスピーカのプラグ構成を検出する音声検出回路を含む。一実施形態において、非通電音声生成構成要素と装置又はシステムに差し込まれた通電ヘッドセット又はスピーカとの間に接地経路を提供するハム低減回路が実現される。

１つ以上の実施形態において、システムは、第１の電気接地接続を含むプラグを受けるように適応されたジャックと、第１の端でジャックに結合され、第２の端で第２の電気接地接続に結合されたスイッチであって、第１の端で第１の電気接地接続に結合する働きをするスイッチと、バイアス制御ソースとを備える。バイアス制御ソースは、バイアス制御信号を生成する働きをし、スイッチに結合され、スイッチバイアスを制御する働きをする。第１のスイッチバイアスは、第１の電気接地接続を第２の電気接地接続に電気的に結合し、第２のスイッチバイアスは、第２の電気接地接続から第１の電気接地接続を電気的に切り離す。

システムは、更に、スイッチに結合され、負電圧バイアス制御信号と正電圧バイアス制御信号とを含むバイアス制御信号を生成する働きをするチャージポンプを備えうる。チャージポンプは、負電圧バイアス制御信号をスイッチに提供して第２の電気接地接続から第１の電気接地接続を電気的に切り離し、正電圧バイアス制御信号をスイッチに提供して第１の電気接地を第２の電気接地に電気的に結合する働きをしうる。

システムは、更に、チャージポンプに結合され、ジャックで、第１のプラグと第２のプラグの少なくとも１つを検出する働きをするステートマシンを備えうる。ステートマシンは、第１のプラグが検出されたときにチャージポンプにイネーブル信号を提供し、第２のプラグが検出されたときにチャージポンプにディスエーブル信号を提供する。様々な実施形態において、ディスエーブル信号は、第１のディスエーブル信号であり、システムは、更に、パワーオンリセット回路の対応する１つ以上の入力ポートで１つ以上の電源電圧信号を含むチャージポンプに結合され、電源電圧信号に応じてチャージポンプに第２のディスエーブル信号を提供する働きをするパワーオンリセット回路を含む。

一実施形態において、スイッチは、ドレイン、ソース及びゲートを含むディプレションｎチャネル電界効果トランジスタを含む。ドレインは、ジャックで第１の電気接地接続に結合され、ソースは、第２の電気接地接続に結合され、ゲートは、バイアス制御信号に結合される。ディプレションｎチャネル電界効果トランジスタは、バイアス制御信号が存在しないときに、第１の電気接地接続を第２の電気接地接続に電気的に結合する働きをする。

システムは、更に、ディプレションｎチャネル電界効果トランジスタのゲートに結合された高速プルアップ回路を含みうる。高速プルアップ回路は、バイアス制御信号に応じてゲートで高速立ち上がり時間電圧信号を提供する働きをする。

ジャックは、オープンモバイルターミナルプラットフォーム（ＯＭＴＰ）プラグ及びセルラテレフォンインダストリアソシエーション（ＣＴＩＡ）プラグの少なくとも１つを受け入れる音声コーデックの音声装置ジャックとして構成されうる。一実施形態において、音声コーデックは、第２の電気接地接続に結合され、ＯＭＴＰプラグとＣＴＩＡプラグの少なくとも一方が、第１の電気接地に結合される。システムは、また、第１の電気接地接続に結合された直流（ＤＣ）通電スピーカを含みうる。

本開示の実施形態による方法は、ジャックに結合されたプラグによって、第１の電気接地接続をジャックで受け入れることと、ジャックに結合されたスイッチの第１の端で第１の電気接地接続を受けることを含む。方法は、更に、スイッチの第２の端で第２の電気接地接続を結合することと、スイッチに結合されたバイアス制御信号を提供してスイッチバイアスを制御することと、第１のスイッチバイアスによって、第１の電気接地接続を第２の電気接地接続に電気的に結合することと、第２のスイッチバイアスによって、第２の電気接地接続から第１の電気接地接続を電気的に切り離すこととを含む。

方法は、更に、イネーブル信号に応じて、スイッチに結合されたチャージポンプによって負電圧バイアス制御信号を提供して、第２の電気接地接続から第１の電気接地接続を切り離すことと、ディスエーブル信号に応じて、スイッチに結合されたチャージポンプによって正電圧バイアス制御信号を提供して、第１の電気接地接続を第２の電気接地接続に結合することを含みうる。

方法は、また、チャージポンプに結合されたステートマシンによって、ジャックに結合された第１のプラグと第２のプラグの少なくとも１つを検出することを含みうる。ステートマシンは、第１のプラグが検出されたときにイネーブル信号をチャージポンプに提供し、第２のプラグが検出されたときにディスエーブル信号をチャージポンプに提供する。一実施形態において、ディスエーブル信号は、第１のディスエーブル信号であり、方法は、更に、チャージポンプに結合されたパワーオンリセット回路によって、電源電圧信号に応じて、パワーオンリセット回路の１つ以上の入力ポートに第２のディスエーブル信号を提供することを含む。

方法の一実施形態において、スイッチは、ドレイン、ソース及びゲートを含むディプレションｎチャネル電界効果トランジスタとして構成され、ドレインが、ジャックで第１の電気接地接続に結合され、ソースが、第２の電気接地接続に結合され、ゲートが、バイアス制御信号に結合される。方法は、更に、バイアス制御信号が存在しないときに第１の電気接地接続を第２の電気接地接続に電気的に結合することを含みうる。方法は、更に、高速プルアップ回路によって、バイアス制御信号に応じて、高速立ち上がり時間電圧信号をゲートに提供して第１の電気接地接続を第２の電気接地接続に電気的に結合することを含みうる。

一実施形態において、ジャックは、オープンモバイルターミナルプラットフォーム（ＯＭＴＰ）プラグとセルラテレフォンインダストリアソシエーション（ＣＴＩＡ）プラグの少なくとも１つを受け入れる音声コーデックの音声装置ジャックとして構成される。音声コーデックは、第２の電気接地接続に結合され、ＯＭＴＰプラグ及びＣＴＩＡプラグの少なくとも１つが、第１の電気接地接続に結合される。方法は、また、第１の電気接地接続に結合された直流（ＤＣ）通電スピーカを含みうる。

本発明の範囲は、参照により本節に組み込まれる特許請求の範囲によって定義される。本発明の実施形態のより完全な理解は、１つ以上の実施形態の以下の詳細な説明の考察によって、その付加的な利点の実現と共に、当業者に与えられる。最初に概説される添付図面が参照される。

開示の一実施形態によるハム低減回路を含む音声システムの概略図である。 開示の一実施形態によるＤＦＥＴスイッチに結合されたディプレッションモード電界効果トランジスタ（ＤＦＥＴ）チャージポンプ回路を示す図である。 開示の一実施形態による高速プルアップ回路を示す図である。 開示の一実施形態によるハム低減回路の動作の流れ図である。

含まれる図面は、説明のためのものであり、ハム低減回路を提供するための開示された方法及びシステムに可能なシステム及び方法の例を提供するに過ぎない。これらの図面は、本開示の主旨及び範囲から逸脱することなく当業者によって開示されたものに対して行われうる形態及び詳細の如何なる変更も限定しない。

本開示は、音声信号処理回路の技術分野における要求に取り組むシステム及び方法、並びに望ましくないハム及びポップ雑音を低減する方法を記載する。本開示の音声システムは、ラップトップやモバイル装置などの装置又はシステムの音声生成構成要素に接続されたヘッドセット又はスピーカのプラグ構成を検出する音声検出回路を含む。一実施形態において、非通電音声生成構成要素と装置又はシステムに差し込まれた通電ヘッドセット又はスピーカとの間に接地経路を提供するハム低減回路が実現される。

幾つかの実施形態において、ハム低減回路は、ジャック検出回路と共に使用され、ジャック検出回路は、装置のジャックに差し込まれたヘッドセットの構成を検出する。一実施形態において、ジャック検出回路は、参照により全体が本明細書に組み込まれる米国特許第９，３１９，７６８号に記載された技術により実現される。この米国特許明細書に記載されたジャック検出回路は、ＶＬＳＩヘッドセットステートマシン及び対応ヘッドセットスイッチング回路を含む。ジャック検出回路は、装置に差し込まれたヘッドセットタイプを検出し、ステートマシンのヘッドセット検出ロジックによって決定されたようにヘッドセットまでの低抵抗接地経路を提供するために使用されうる。低抵抗接地経路は、オーディオ構成要素が通電されたときにオーディオ接地スイッチとして働くｎチャネル電界効果トランジスタ（ＮＦＥＴ）によって提供される。

本開示のハム低減回路は、様々なヘッドセットタイプに対応できる。マルチスタンダードヘッドセットに対応するとき、様々なヘッドセットタイプの接地及びマイクロホン信号が、装置のヘッドホンジャック上の様々な接点に割り当てられうる。一実施形態において、ヘッドセット検出ロジックは、２つの選択（ヘッドセット選択Ａやヘッドセット選択Ｂなど）を繰り返し、ヘッドホンジャックに提供されたヘッドセットマイクロホンバイアス増幅器の出力電流を監視することによって音声装置ヘッドホンジャックに差し込まれたヘッドセットタイプを決定できる。例えば、ＯＭＴＰプラグを有するＯＭＴＰヘッドセット構成の場合、ヘッドホンジャックのリング２が、ヘッドセットのモノマイクロホンに割り当てられ、ヘッドホンジャックのスリーブが接地に割り当てられうる。ＣＴＩＡプラグを有するＣＴＩＡヘッドセット構成の場合、ヘッドホンジャックのリング２が接地に割り当てられ、スリーブがモノマイクロホンに割り当てられうる。追加又は代替として他の適切なヘッドセット構成を使用できる。

様々な実施形態において、ハム低減回路は、オーディオ構成要素の電力が断たれたときにヘッドセットのローカル接地を提供するオーディオ接地スイッチとして働くディプレッションモードｎチャネル電界効果トランジスタ（ＤＦＥＴ）を含む。ＤＦＥＴスイッチは、ヘッドホンジャックの接点に割り当てられた接地を、オーディオ構成要素のローカル接地に接続するために使用される。この点に関して、接地までの低抵抗経路が提供されて、ヘッドセットの通電スピーカが非通電オーディオ構成要素に差し込まれたときに生成されうる低周波数暗雑音が除去又は低減される。

様々な実施形態において、各ＤＦＥＴにＤＦＥＴを制御するチャージポンプが結合される。各チャージポンプは、無雑音電圧バイアス制御信号をＤＦＥＴのゲートに提供するために直列に実装された２つのチャージポンプ回路を含む。チャージポンプは、オーディオ構成要素内の正電源によって電力供給される。各チャージポンプは、従来の回路を使用して実現されて、負電圧バイアス制御信号と正電圧バイアス制御信号をゲートに提供する。イネーブルされたとき、チャージポンプは、ｎチャネルＤＦＥＴを遮断する負電圧バイアス制御信号を生成する。ディスエーブルされたとき、チャージポンプは、正電圧バイアス制御信号を生成してｎチャネルＤＦＥＴをターンオンする。

幾つかの実施形態において、チャージポンプ動作は、ＶＬＳＩヘッドセットステートマシンによって制御される。ＶＬＳＩヘッドセットステートマシンは、チャージポンプに結合されてロジックイネーブル及びロジックディスエーブル信号を提供する。本明細書に記載されたように、ＶＬＳＩヘッドセットステートマシンは、装置ヘッドホンジャックに差し込まれたヘッドセットタイプを検出するジャック検出を提供する。ジャック検出回路のＮＦＥＴは、オーディオ構成要素が通電されたときにオーディオ接地スイッチとして働く。ＶＬＳＩヘッドセットステートマシンは、ヘッドセットプラグ構成の接地接点に割り当てられたＤＦＥＴに接続されたチャージポンプへの制御入力にディスエーブル信号を生成できる。これに関して、ヘッドセットプラグ構成（例えば、ヘッドホンジャックのリング２又はスリーブに接続されたＤＦＥＴに基づく）の接地接点に接続されたＤＦＥＴは、ヘッドセット接地をオーディオ構成要素のローカル接地に結合する。更に、ＶＬＳＩヘッドセットステートマシンは、ヘッドセットプラグ構成のマイクロホンに割り当てられたＤＦＥＴに接続されたチャージポンプへの制御入力にロジックイネーブル信号を生成して、ＤＦＥＴを遮断してマイクロホン入力の接地を防ぐ。幾つかの実施形態において、ハム低減回路のＤＦＥＴスイッチは、ゲート入力にバイアス制御信号がないとき導電オン状態にバイアスされる。

幾つかの実施形態において、ハム低減回路は、音声装置内システム電源を監視し、内部電源電圧信号の変動に応じて各チャージポンプ回路にロジック（例えば、ロジックイネーブル又はロジックディスエーブル）信号を提供するように提供されたパワーオンリセット回路を含む。パワーオンリセット回路は、従来のアナログ及びデジタル論理回路から実現されうる。これに関して、各内部電源の電源低電圧振幅しきい値が設定されうる。内部電源は、パワーオンリセット回路への論理ＡＮＤゲート入力に提供されうる。その休止状態で（例えば、内部電源がそれぞれの低電圧振幅しきい値を超える場合）、パワーオンリセット回路は、チャージポンプにロジックイネーブル出力信号を生成してＤＦＥＴ回路を遮断できる。あるいは、１つ以上の内部電源が、それぞれの低電圧振幅しきい値を下回るとき、パワーオンリセット回路は、チャージポンプへのロジックディスエーブル出力信号を生成して各ＤＦＥＴ回路を作動させ、オーディオ構成要素のローカル接地をヘッドセット接地に結合する。

幾つかの実施形態において、ハム低減回路は、高速立ち上がり時間電圧信号をＤＦＥＴスイッチのゲートに提供する高速プルアップ回路を含む。例えば、音声装置がオフにされたとき、主ヘッドセット接地スイッチとして機能するＮＦＥＴＳが直ちに遮断する。しかしながら、ＤＦＥＴは、トランジスタパラメータキャパシタンスを充電するために時間が必要なので、チャージポンプ制御電圧信号に応じてゆっくりターンオンする。その結果として、ヘッドセット接地の瞬間的浮動によってヘッドセット内のスピーカに流れる瞬間的電流が、スピーカにポップ音を発生させる。オーディオ構成要素が最初にオフにされたときにスピーカにポップ音が生じるのを防ぐために、漏れ装置と共に高速バイアス制御信号プルアップとして働く論理回路は、ＤＦＥＴスイッチのゲートにおける電圧バイアス制御信号を迅速にプルアップするために使用される。オーディオ構成要素がオフにされたとき、高速プルアップ回路は、ＤＦＥＴのゲートにおける電圧を適切な電圧に引き上げてＤＦＥＴスイッチをオンにする。更に、ＤＦＥＴスイッチのゲートに提供された漏れ回路は、オーディオ構成要素がオフされている間にＤＦＥＴがバイアスされたままにするのに役立つ。

本明細書で使用されるとき、用語「結合（couple）」と、「結合（couples）」や「結合された（coupled）」などのその同源語は、直接接続、介在装置又は要素による接続、ハードワイヤ接続、集積回路接続、バス又は他の適切な接続を含みうる。

図１は、開示の一実施形態によるハム低減回路１００を含む音声システム１０の概略図を示す。音声システム１０は、ヘッドセット５０に対応する埋込み型音声コーデックを含む携帯電話、ラップトップコンピュータ、タブレット、又はオーディオ／ビデオシステムなどの装置である。ヘッドセット５０は、ステレオヘッドホン５１とモノマイクロホン５２を含みうる。ハム低減回路１００は、ジャック検出回路１０１と共に使用されて、音声システム１０のオーディオ構成要素のローカル接地１０７Ａをヘッドセット接地５３に電気的に結合して、低周波数暗雑音又は可聴「ハム」を低減又は除去する。通電ヘッドセット５０のヘッドホンジャック５４が、非通電音声ジャック接点ＨＰＧＮＤＡ１２２又は音声システム１０の非通電音声ジャック接点ＨＰＧＮＤＢ１２４に挿入されたとき、暗雑音又は可聴ハムが生じうる。

幾つかの実施形態において、ハム低減回路１００は、ディプレションｎチャネル電界効果トランジスタ（ＤＦＥＴ）１０２及び１０４を含む。ＤＦＥＴ１０２／１０４は、ヘッドホンジャック５４が、接点ＨＧＮＤＡ１２２及びＨＧＮＤＢ１２４と接しているとき、ローカル接地１０７Ａをヘッドセット接地５３に結合しうる。例えば、Ｍｄ１ ＤＦＥＴ１０２のソース電極が、ローカル接地１０７Ａに結合される。ＤＦＥＴ１０２のドレイン電極が、トレース（例えば、リード線）１０９によって音声装置ジャック接点ＨＰＧＮＤＡ１２２に結合される。Ｍｄ１ ＤＦＥＴ１０２のゲート電極が、ＤＦＥＴチャージポンプ出力ポート１０６Ａに結合される。ヘッドホンジャック５４が、接点ＨＰＧＮＤＡ１２２に結合され、ＤＦＥＴ１０２が、その導電オン状態にバイアスされたとき、ＤＦＥＴ１０２は、ＤＦＥＴ１０２の低抵抗性ソース－ドレイン経路によって、ローカル接地１０７Ａをヘッドセット接地５３に結合できる。ＤＦＥＴチャージポンプ１０６は、制御信号１０３（即ち、電圧）をＤＦＥＴ１０２のゲート電極に提供して、ＤＦＥＴ１０２を低抵抗導電オン状態にバイアスするか、又は反対にＤＦＥＴ１０２を高インピーダンスオフ状態にバイアスする。これに関して、ＤＦＥＴ１０２は、音声装置ジャック接点ＨＰＧＮＤＡ１２２を介してオーディオ構成要素ローカル接地１０７Ａをヘッドセット接地５３に結合する選択的に制御可能なスイッチを提供する。

同様に、Ｍｄ２ ＤＦＥＴ１０４のソース電極が、ローカル接地１０７Ａに結合される。ＤＦＥＴ１０４のドレイン電極が、トレース（例えば、リード線）１１１によって音声装置ジャック接点ＨＰＧＮＤＢ１２４に結合される。Ｍｄ２ ＤＦＥＴ１０４のゲート電極が、ＤＦＥＴチャージポンプ出力ポート１０６Ｂに結合される。ヘッドホンジャック５４が、接点ＨＰＧＮＤＢ１２４に結合され、ＤＦＥＴ１０４が、その導電オン状態にバイアスされたとき、ＤＦＥＴ１０４は、ＤＦＥＴ１０４低抵抗性ソース－ドレイン経路によって、ローカル接地１０７Ａをヘッドセット接地５３に結合しうる。ＤＦＥＴチャージポンプ１０６は、制御電圧信号１０５をＤＦＥＴ１０４のゲート電極に提供して、ＤＦＥＴ１０４を低抵抗導電オン状態にバイアスするか、反対にＤＦＥＴ１０４を高インピーダンスオフ状態にバイアスする。これに関して、ＤＦＥＴ１０４は、音声ジャック接点ＨＰＧＮＤＡ１２４を介して、ローカル接地１０７Ａをヘッドセット接地５３に結合する選択的に制御可能なスイッチを提供する。

幾つかの実施形態において、ＤＦＥＴチャージポンプ１０６は、バイアス制御信号１０３／１０５をＤＦＥＴ１０２／１０４にそれぞれ提供する。バイアス制御信号１０３／１０５は、本明細書で検討されるような導電オン状態でＤＦＥＴ１０２／１０４をバイアスする正電圧バイアス制御信号を含みうる。制御信号１０３／１０５は、高インピーダンスオフ状態でＤＦＥＴ１０２／１０４をバイアスする負電圧バイアス制御信号を含みうる。チャージポンプ１０６は、チャージポンプ入力ポート１０６Ｃ及び／又は１０６Ｄに受け取ったロジック信号入力に応じてバイアス制御信号１０３／１０５を提供する。ロジック信号入力は、パワーオンリセット回路１０８及びＶＬＳＩヘッドセットステートマシン１１４によって提供される。これに関して、パワーオンリセット回路１０８とヘッドセットステートマシン１１４は両方とも、ロジックイネーブル信号とロジックディスエーブル信号をチャージポンプ１０６に提供する。幾つかの実施形態において、ロジックイネーブル信号は、約３．３ボルト～５．０ボルトの範囲の正電圧信号である。入力ポート１０６Ｃ／１０６Ｄのいずれかにおけるロジックイネーブル信号は、チャージポンプ１０６内の回路を活動化して、チャージポンプ１０６出力ポート１０６Ａ／１０６Ｂの１つに負電圧バイアス制御信号１０３／１０５をそれぞれ提供する。負電圧バイアス制御信号１０３／１０５は、ＤＦＥＴ１０２／１０４を高インピーダンスオフ状態にバイアスするのに十分な電圧振幅である。

幾つかの実施形態において、ロジックディスエーブル信号は、約０ボルト～マイナス５．０ボルトの範囲の負電圧信号である。入力ポート１０６Ｃ／１０６Ｄのいずれかにおけるロジックディスエーブル信号は、チャージポンプ１０６内の回路を非活動化して、チャージポンプ１０６出力ポート１０６Ａ／１０６Ｂの一方に正電圧バイアス制御信号１０３／１０５を提供する。正電圧バイアス制御信号は、ＤＦＥＴ１０２／１０４を低抵抗導電オン状態にバイアスするのに十分な大きさである。

幾つかの実施形態において、パワーオンリセット回路１０８は、音声システム１０内部電源電圧ＶＤＤ１ １２６、ＶＤＤ２ １２８及びＶＤＤ３ １３０の変動に応じて、チャージポンプ１０６入力ポート１０６Ｃにロジックイネーブル及びロジックディスエーブル信号を提供する。幾つかの実施形態において、電源ＶＤＤ１ １２６は、直流電力をＶＬＳＩヘッドセットステートマシン１１４に提供し、電源電圧ＶＤＤ２ １２８及びＶＤＤ３ １３０は、直流電力をヘッドセットスイッチング回路１１６に提供する。他の実施形態において、パワーオンリセット回路１０８は、より多いか少ない内部電源電圧ＶＤＤ１ １２６～ＶＤＤｎ１３２に応じて、ロジックイネーブル及びロジックディスエーブル信号を提供する。内部電源電圧信号ＶＤＤ１、ＶＤＤ２及びＶＤＤｎはそれぞれ、入力ポート１１７、１１９及び１２１で接続された論理ＡＮＤでよい。これに関して、内部電源電圧信号ＶＤＤ１～ＶＤＤ３が、それぞれの低電圧振幅しきい値を超えたとき、パワーオンリセット回路１０８は、チャージポンプ１０６入力ポート１０６Ｃにロジックイネーブル出力信号を生成でき、それにより、ＤＦＥＴ１０２及び／又は１０４をターンオフしてヘッドセット接地５３からローカル接地１０７Ａを選択的に切り離す。これと反対に、１つ以上の内部電源電圧信号ＶＤＤ１～ＶＤＤ３が、それぞれの低電圧振幅しきい値を下回ったとき、パワーオンリセット回路１０８は、チャージポンプ１０６入力ポート１０６Ｃにロジックディスエーブル出力信号を生成して、ＤＦＥＴ１０２及び／又は１０４をターンオンして、ローカル接地１０７Ａをヘッドセット接地５３に選択的に結合する。

様々な実施形態において、ハム低減回路１００は、高速プルアップ回路１１０を含む。高速プルアップ回路１１０は、音声システム１０が電力除去された場合に、ＤＦＥＴスイッチ１０２／１０４のゲートに高速立ち上がり時間電圧信号を提供する。オーディオ構成要素ローカル接地１０７Ｂは、通常動作中、音声システム１０が電源投入されたときに、ｎチャネル電界効果トランジスタ（ＮＦＥＴ）１１８／１２０によってヘッドセット接地５３に結合される。しかしながら、内部電源電圧ＶＤＤ１ １２６、ＶＤＤ２ １２８、及び／又はＶＤＤ３ １３０が低下するか断たれたとき、ＮＦＥＴ１１８／１２０はターンオフし、ローカル接地１０７Ｂをヘッドセット接地５３から切り離す。ローカル接地とヘッドセット接地５３の間の接地信号導電性のこの瞬間的喪失が、ヘッドセットスピーカにポップ音を発生させる。

接地信号電導性の瞬間的喪失を回避するために、高速プルアップ回路１１０は、高速バイアス電圧プルアップ信号１１３／１１５をそれぞれＤＦＥＴ１０２／１０４のゲートに提供して、ＤＦＥＴ１０２／１０４をターンオンし、ローカル接地１０７Ａをヘッドセット接地５３に結合する。高速バイアス電圧プルアップ信号１１３／１１５は、ＤＦＥＴ１０２／１０４を低抵抗導電オン状態にバイアスするのに十分な正電圧振幅である。漏れ回路１１２は、ＤＦＥＴ１０２／１０４のゲートに結合されて、内部電源電圧ＶＤＤ１ １２６、ＶＤＤ２ １２８及び／又はＶＤＤ３ １０３が、低電圧振幅しきい値より低いかターンオフされている間、ＤＦＥＴ１０２／１０４がターンオンされたままになるようにＤＥＴ１０２／１０４のゲート上の正電圧バイアスを維持する。

幾つかの実施形態において、音声システム１０は、ジャック検出回路１０１を含む。ジャック検出回路１０１は、ヘッドセットタイプを検出し、ステートマシン１１４内で動作するヘッドセット検出ロジックによって決定された通りに、ヘッドセット接地５３を音声システム１０ジャック接点ＨＰＧＮＤＡ１２２及び／又はＨＰＧＮＤＢ１２４によってオーディオ構成要素ローカル接地１０７Ｂに結合するために使用されうる。ヘッドセット接地５３からローカル接地１０７Ｂまでの低抵抗接地経路は、音声システム１０が電源投入されたときに、オーディオ接地スイッチとして機能するｎチャネル電界効果トランジスタ（ＮＦＥＴ）１１８／１２０によって提供される。

一実施形態において、ジャック検出回路１０１は、ＶＬＳＩヘッドセットステートマシン１１４、ヘッドセットスイッチング回路１１６、及びＮＦＥＴ１１８／１２０を含む。ジャック検出回路１０１は、ハム低減回路１００と接続して接地制御信号を提供して、通電動作中のヘッドセット５０の検出と識別に応じて、接点ＨＰＧＮＤＡ１２２及び／又はＨＰＧＮＤＢ１２４をローカル接地１０７Ａ及び／又は１０７Ｂに結合する．

ステートマシン１１４には、例えば、マイクロプロセッサ、シングルコアプロセッサ、マルチコアプロセッサ、マイクロコントローラ、論理デバイス（例えば、処理演算を実行するように構成されたプログラム可能な論理回路）、デジタル信号処理（ＤＳＰ）装置、実行命令（例えば、ソフトウエア、ファームウェア又は他の命令）を記憶するための１つ以上のメモリ、及び／又は本明細書に記載された様々な操作のいずれかを行う命令を実行する処理装置及び／又はメモリの他の適切な組み合わせが含まれうる。ステートマシン１１４は、構成要素１０６、１１６、１１８、１２０、１２２及び１２４と接続し通信して、本明細書に記載されたような方法及び処理ステップを実行するように適応される。様々な実施形態において、ステートマシン１１４は、本明細書に記載されたような様々なタイプのジャック検出及び接地制御技法を実行するように適応される。

ヘッドセットスイッチング回路１１６は、ステートマシン１１４から入力を受け入れ、検出信号を接点ＨＰＧＮＤＡ１２２及びＨＰＧＮＤＢ１２４に提供するように実現されたアナログ及びデジタル回路を含みうる。例えば、ステートマシン１１４は、ｈｅａｄｓｅｔ＿ｄｅｔｅｃｔｉｏｎ検出信号１２９をスイッチング回路１１６に提供して、例えば、オープンモバイルターミナルプラットフォーム（ＯＭＴＰ）及び／又はセルラテレフォンインダストリアソシエーション（ＣＴＩＡ）ヘッドセットなど、ヘッドセット５０のタイプを決定しうる。幾つかの実施形態において、ｈｅａｄｓｅｔ＿ｄｅｔｅｃｔｉｏｎ検出信号１２９は、接点ＨＰＧＮＤＡ１２２に結合されて、ｈｅａｄｓｅｔ＿ｄｅｔｅｃｔｉｏｎ検出信号１２９がヘッドホンジャック５４のリング２に提供される。ＯＭＴＰヘッドセットのリング２は、マイクロホンに割り当てられ、ＯＭＴＰヘッドセットの検出時に、スイッチング回路１１６は、ＯＭＴＰヘッドセットが検出されたというｍｉｃｂｉａｓ＿ｄｔｃｔ信号１３５をステートマシン１１４を提供しうる。同様に、ｈｅａｄｓｅｔ＿ｄｅｔｅｃｔｉｏｎ検出信号１２９が、接点ＨＰＧＮＤＡ１２４に結合されて、ｈｅａｄｓｅｔ＿ｄｅｔｅｃｔｉｏｎ検出信号１２９がヘッドホンジャック５４のスリーブに提供される。ＣＴＩＡヘッドセットのスリーブが、マイクロホンに割り当てられ、ＣＴＩＡヘッドセットの検出時に、スイッチング回路１１６が、ＣＴＩＡヘッドセットが検出されたというｍｉｃｂｉａｓ＿ｄｔｃｔ信号１３５をステートマシン１１４に提供しうる。

幾つかの実施形態において、ステートマシン１１４は、スイッチング回路１１６からのｍｉｃｂｉａｓ＿ｄｔｃｔ信号１３５の受け取りに応じて、スイッチング回路１１６にヘッドセットセレクト信号を提供しうる。例えば、ＯＭＴＰヘッドセットが検出された場合、ステートマシン１１４は、ｈｅａｄｓｅｔ＿ｓｅｌ＿ｂ信号１３３をスイッチング回路１１６に提供しうる。スイッチング回路１１６は、ｈｅａｄｓｅｔ＿ｓｅｌ＿ｂ信号１３３に応じて、ＮＦＥＴ１１８のゲート電極に正電圧バイアス制御信号１３７を提供して、ＮＦＥＴ１１８を導電オン状態にバイアスして、接点ＨＰＧＮＤＢ１２４及びヘッドホンジャック５４のスリーブを介して、ローカル接地１０７ＢをＯＭＴＰヘッドセットのヘッドセット接地５３に結合する。幾つかの実施形態において、ステートマシン１１４は、ハム低減回路１００のＤＦＥＴチャージポンプ１０６にロジックイネーブル信号１２７を提供して、接点ＨＰＧＮＤＡ１２２に結合されたＤＦＥＴ１０２をターンオフして、ＯＭＴＰヘッドセットのヘッドホンジャック５４マイクロホン接続からローカル接地１０７Ａを切り離しうる。

同様に、ＣＴＩＡヘッドセットが検出された場合、ステートマシン１１４は、ｈｅａｄｓｅｔ＿ｓｅｌ＿ａ信号１３１をスイッチング回路１１６に提供しうる。スイッチング回路１１６は、ｈｅａｄｓｅｔ＿ｓｅｌ＿ａ信号１３１に応じて、ＮＦＥＴ１２０のゲート電極に正電圧バイアス制御信号１３９を提供して、ＮＦＥＴ１２０を導電オン状態にバイアスして、接点ＨＰＧＮＤＡ１２２及びヘッドホンジャック５４のリング２を介して、ローカル接地１０７ＢをＣＴＩＡヘッドセットのヘッドセット接地５３に結合する。幾つかの実施形態において、ステートマシン１１４は、ハム低減回路１００のＤＦＥＴチャージポンプ１０６にロジックイネーブル信号１２７を提供して、接点ＨＰＧＮＤＢ１２４に結合されたＤＦＥＴ１０４をオフにして、ローカル接地１０７ＡをＣＴＩＡヘッドセットのヘッドホンジャック５４マイクロホン接続から切り離しうる。

様々な実施形態において、音声システム１０、ハム低減回路１００、及びジャック検出回路１０１は、シリコンや他の適切な材料で実現され、集積回路として構成された個別デバイスから構成されてもよく、他の適切な方式で構成されてもよい。

図２は、本開示の一実施形態による、ディプレッションモード電界効果トランジスタ（ＤＦＥＴ）チャージポンプ回路を示し、ＤＦＥＴスイッチ１０２／１０４に結合されている。ＤＦＥＴチャージポンプ１０６は、ＤＦＥＴチャージポンプ１０６と関連した機能を実行するように従来のアナログ及びデジタル回路によって実現されうる。ＤＦＥＴチャージポンプ１０６は、ＤＦＥＴスイッチ１０２／１０４に結合されて、バイアス制御信号をＤＦＥＴスイッチ１０２／１０４にそれぞれ提供する。正電源電圧２３０は、音声システム１０の一部として、電力ＤＦＥＴチャージポンプ１０６に電力供給する。幾つかの実施形態において、正電源電圧２３０は、約正７ボルトの電圧振幅を有しうる。しかしながら、他の実施形態において、正電源電圧は、７ボルトより大きいか小さい電圧振幅を有してもよい。

幾つかの実施形態において、ＤＥＦＴチャージポンプ１０６は、２つの別個のＤＦＥＴチャージポンプＣＰ１ ２０６Ａ及びＣＰ２ ２０６Ｂを含む。第１のチャージポンプ２０６Ａは、電源入力ポート２５１Ａに正電源電圧２３０を受け入れる。第２のチャージポンプ２０６Ｂは、電源入力ポート２５１Ｂに正電源電圧２３０を受け入れる。チャージポンプ２０６Ａは、本明細書に記載されたような入力ポート１０６Ｃ及び／又は１０６Ｄを介したロジックイネーブル信号の受け取りに応じて、負電圧信号２５０を生成する回路によって実現される。負電圧信号２５０は、電圧ポート２５０Ｂで第２のチャージポンプＣＰ２ ２０６Ｂに提供される。チャージポンプ２０６Ｂは、本明細書に記載されたような入力ポート１０６Ｃ及び／又は１０６Ｄを介して受け取ったロジックイネーブル信号に応じて、負電圧バイアス制御信号１０３／１０５をＤＦＥＴ１０２／１０４のゲートにそれぞれ能動的にポンピングするアナログ及びデジタル回路によって実現される。これに関して、負電圧バイアス制御信号１０３は、バイアス電圧をＤＦＥＴ１０２のゲートに提供してＤＦＥＴ１０２をオフにし、ローカル接地１０７Ａから音声ジャック接点ＨＰＧＮＤＡ１２２を切り離す。負電圧バイアス制御信号１０５は、バイアス電圧をＤＦＥＴ１０４のゲートに提供してＤＦＥＴ１０４をターンオフし、ローカル接地１０７Ａから音声ジャック接点ＨＰＧＮＤＢ１２４を切り離す。

第２のチャージポンプ２０６Ｂが、ＤＦＥＴ１０２／１０４のゲートへの結合により第１のチャージポンプ２０６Ａによって生成された雑音を低減することを理解されよう。これに関して、チャージポンプ２０６Ａ動作からのスイッチング雑音は、ＤＦＥＴチャージポンプ出力ポート１０６Ａ／１０６Ｂに結合し、最終的にＨＰＧＮＤＡ１２２及びＨＰＧＮＤＢ１２４に結合しうる。第２のチャージポンプ２０６Ｂは、スイッチング回路なしに動作でき、チャージポンプ２０６Ａによって生成されたスイッチング雑音をローカル接地１０７Ａ及びヘッドセット接地５３から切り離しうる。

図３は、本開示の一実施形態による高速プルアップ回路１１０を示す。高速プルアップ回路１１０は、高速プルアップ回路３１６と、ｐチャネルエンハンスメントモード金属酸化物半導体電界効果トランジスタ（ＭＯＳＦＥＴ）３１８とを含む。高速プルアップ回路１１０は、ＤＦＥＴ１０２／１０４のゲートに結合されて、バイアス制御信号１０３／１０５に、ＤＦＥＴ１０２／１０４を素早くターンオンする高速電圧立ち上がり時間を提供して、接点ＨＰＧＮＤＡ１２２／ＨＰＧＮＤＢ１２４によってローカル接地１０７Ａをヘッドセット接地５３に結合する。バイアス制御信号１０３／１０５における高速電圧立ち上がり時間は、ＤＦＥＴ１０２／１０４がターンオンしている間にヘッドセット接地５３が瞬間的に浮動するときにヘッドセット５０で聞こえるポップ音を低減又は除去する。

幾つかの実施形態において、高速プルアップ回路１１０は、高速プルアップ回路１１０と関連した動作を実行する従来のアナログ及びデジタル回路によって実現されうる。幾つかの実施形態において、高速プルアップ回路３１６は、高速プルアップ出力によって実現されたインバータを含む論理回路によって実現される。高速プルアップ回路３１６は、高速プルアップ回路３１６の入力ポート３１５ａ、３１５ｂ～３１５ｎにおけるＰＯＲ＿ＶＤＤ１ １２５ａ、ＰＯＲ＿ＶＤＤ１ １２５ｂ～ＰＯＲ ＶＤＤｎ１２５ｎ電圧信号の少なくとも１つのハイからローへの遷移に素早く応答する。幾つかの実施形態において、１つ以上の入力ポート３１５ａ、３１５ｂ～３１５ｎにおけるハイからローへの遷移電圧に応じて、高速プルアップ回路３１６は、ＤＣ接地信号３１７をＭＯＳＦＥＴ３１８のゲートに提供して、ＭＯＳＦＥＴ３１８を低抵抗導電オン状態にバイアスする。他の実施形態において、高速プルアップ回路３１６は、負電圧信号をＭＯＳＦＥＴ３１８のゲートに提供して、ＭＯＳＦＥＴ３１８を低抵抗導電オン状態にバイアスする。ＭＯＳＦＥＴ３１８のソースは、音声システム１０によって提供された正電圧ＶＤＤｎ３３０に結合され、ＤＦＥＴチャージポンプ１０６出力１０６Ａ／１０６Ｂの正制御信号１０３／１０５を素早くプルアップする高速バイアス電圧プルアップ信号１１３／１１５を提供する。ローカル接地１０７Ａに結合された漏れ回路１１２及びＣｖｎｅｇキャパシタ３０６は、１つ以上の内部電源ＶＤＤ１～ＶＤＤｎがそれぞれの低電圧振幅しきい値より低いかターンオフされている間にＤＦＥＴ１０２／１０４を導電オン状態に維持する。

図４は、本開示の一実施形態によるハム低減回路１００の動作の流れ図を示す。ハム低減回路１００の流れ図の記述において、図１～図３のうちの１つ以上が参照される。更に、図４のステップは、本明細書に記載されたステップと異なる順序で実行されうる。

ブロック４０１で、流れ図は、最初に、図１の内部電源電圧ＶＤＤ１ １２６、ＶＤＤ２ １２８及びＶＤＤ３ １３０が断たれた状態で、音声システム１０、ハム低減回路１００、及びジャック検出回路１０１が遮断される。ＤＦＥＴスイッチ１０２及び１０４が、低抵抗導電オン状態であり、接点ＨＰＧＮＤＡ１２２と接点ＨＰＧＮＤＢ１２４それぞれからローカル接地１０７Ａまで導電経路を提供する。

ブロック４０２で、ヘッドホンジャック５４が、ＨＰＧＮＤＡ１２２及びＨＰＧＮＤＢ１２４と電気的に接触する。更に、内部電源電圧ＶＤＤ１ １２６、ＶＤＤ２ １２８及びＶＤＤ３ １３０が、オンにされ、音声システム１０のオーディオ構成要素に電圧信号を提供する。

ブロック４０３で、音声システム１０は、内部電源電圧ＶＤＤ１ １２６、ＶＤＤ２ １２８及びＶＤＤ３ １３０が公称動作電圧レベルかどうかを決定する。内部電源電圧が公称動作電圧レベルでない場合、流れは、ブロック４０４に進む。

ブロック４０４で、内部電源電圧ＶＤＤ１ １２６、ＶＤＤ２ １２８及びＶＤＤ３ １３０が公称動作電圧レベルになるまで、ＤＦＥＴスイッチ１０２及び１０４が低抵抗導電オン状態に維持される。次に、流れは、ブロック４０５に進む。

ブロック４０５で、ジャック検出回路１０１は、接点ＨＰＧＮＤＡ１２２及びＨＰＧＮＤＢ１２４と電気接触しているヘッドホンジャック５４のタイプを検出する。これに関して、ステートマシン１１４は、ｈｅａｄｓｅｔ＿ｄｅｔｅｃｔｉｏｎ検出信号１２９をスイッチング回路１１６に提供して、ＯＭＴＰヘッドセット、ＣＴＩＡヘッドセット、又はヘッドホン４０などのヘッドセット５０のタイプを決定できる。

ブロック４０６で、スイッチング回路１１６は、ｈｅａｄｓｅｔ＿ｄｅｔｅｃｔｉｏｎ検出信号１２９に応じて、ｍｉｃｂｉａｓ＿ｄｔｃｔ信号１３５をステートマシン１１４に提供できる。これに関して、ｍｉｃｂｉａｓ＿ｄｔｃｔ信号１３５は、ヘッドセット５０が検出されたという電気信号情報を提供してもよく、ヘッドホン４０が検出されたという電気信号情報を提供してもよい。ヘッドホン４０が検出された場合、流れはブロック４０７に進む。

ブロック４０７で、ヘッドホン４０が検出されたとき、ステートマシンは、ディスエーブルバイアス制御信号（例えば、イネーブル信号１２７）をＤＦＥＴチャージポンプ１０６に提供する。これに応じて、ＤＦＥＴチャージポンプ１０６は、ＤＦＥＴ１０２及び１０４に正電圧バイアス制御信号１０３及び１０５を提供しうる。ＤＦＥＴ１０２及び１０４は、低抵抗導電オン状態に保持されて、接点ＨＰＧＮＤＡ１２２及び接点ＨＰＧＮＤＢ１２４それぞれからローカル接地１０７Ａまでの導電経路を提供する。

ブロック４０８で、ヘッドセット５０が検出されたとき、ステートマシン１１４は、ＯＭＴＰヘッドセットやＣＴＩＡヘッドセットなどのヘッドセット５０のタイプを決定する。これに関して、ｈｅａｄｓｅｔ＿ｄｅｔｅｃｔｉｏｎ検出信号１２９が、接点ＨＰＧＮＤＡ１２４に結合されて、ｈｅａｄｓｅｔ＿ｄｅｔｅｃｔｉｏｎ検出信号１２９がヘッドホンジャック５４のスリーブに提供される。ＣＴＩＡヘッドセットのスリーブが、マイクロホンに割り当てられ、ＣＴＩＡヘッドセットの検出時に、スイッチング回路１１６は、ＣＴＩＡヘッドセットが検出されたというｍｉｃｂｉａｓ＿ｄｔｃｔ信号１３５をステートマシン１１４に提供しうる。

同様に、ｈｅａｄｓｅｔ＿ｄｅｔｅｃｔｉｏｎ検出信号１２９が、接点ＨＰＧＮＤＡ１２２に結合されて、検出信号１２９がヘッドホンジャック５４のリング２に提供される。ＯＭＴＰヘッドセットのリング２が、マイクロホンに割り当てられ、ＯＭＴＰヘッドセットの検出時に、スイッチング回路１１６は、ＯＭＴＰヘッドセットが検出されたというｍｉｃｂｉａｓ＿ｄｔｃｔ信号１３５をステートマシンに提供しうる。

ブロック４０９で、ブロック４０８で検出されたヘッドセットタイプ（例えば、ＣＴＩＡヘッドセット又はＯＭＴＰヘッドセットなど）に基づいて、ステートマシン１１４は、ロジックイネーブル信号１２７をＤＦＥＴチャージポンプ１０６に提供して、ＤＦＥＴチャージポンプ１０６が負電圧バイアス制御信号１０３又は１０５を提供して、検出されたヘッドセット５０のマイクロホン接点に結合されたＤＦＥＴ１０２又はＤＦＥＴ１０４をターンオフする。これに関して、検出されたヘッドセットのマイクロホン接点（例えば、接点ＨＰＧＮＤＡ１２２又は接点ＨＰＧＮＤＡ１２４）は、接地されなくてもよい。

ブロック４１０で、パワーオンリセット回路１０８は、パワーオンリセット回路１０８の１つ以上の入力ポート１１７，１１９及び１２１における１つ以上の内部電源電圧ＶＤＤ１ １２６、ＶＤＤ２ １２８及びＶＤＤ３ １３０の低電圧振幅しきい値を検出しうる。低電圧振幅しきい値が検出されない場合、流れ図は、ブロック４１１に進む。

ブロック４１１で、ＤＦＥＴ１０２及び１０４が、ブロック４０９による状態に維持される。低電圧振幅しきい値が検出された場合、流れ図は、ブロック４１２に進む。

ブロック４１２で、高速プルアップ回路１１０が、ＤＦＥＴ１０２／１０４のゲートに結合されて、バイアス制御信号１０３／１０５に高速電圧立ち上がり時間が提供されてＤＦＥＴ１０２／１０４が迅速にターンオンされ、ローカル接地１０７Ａが接点ＨＰＧＮＤＡ１２２／ＨＰＧＮＤＢ１２４を介してヘッドセット接地５３に結合される。これに関して、ＤＦＥＴ１０２／１０４がターンオンされている間に時間ヘッドセット接地５３浮動を最小にすることによって、ヘッドセット５０内のポップ音が回避されうる。

適用可能な場合、本開示によって提供された様々な実施形態は、ハードウェア、ソフトウエア、又はハードウェアとソフトウエアの組み合わせを使用して実現されうる。また、適用可能な場合、本明細書に記載された様々なハードウェア構成要素及び／又はソフトウエア構成要素は、本開示の主旨から逸脱することなしに、ソフトウエア、ハードウェア、及び／又は両方を含む複合構成要素に組み合わせられうる。適用可能な場合、本明細書に記載された様々なハードウェア構成要素及び／又はソフトウエア構成要素は、本開示の範囲から逸脱することなしに、ソフトウエア、ハードウェア又はこの両方を含む副構成要素に分離されうる。更に、適用可能な場合、ソフトウエア構成要素がハードウェア構成要素として実現されてもよく、その逆でもよい。

プログラムコード及び／又はデータなどの本開示によるソフトウエアは、１つ以上のコンピュータ可読媒体に記憶されうる。また、本明細書に示されたソフトウエアは、ネットワーク接続されかつ／又は他の方法で接続された１つ以上の汎用又は特定用途コンピュータ及び／又はコンピュータシステムを使用して実現されうる。適用可能な場合、本明細書に記載された様々なステップの順序は、本明細書に記載された特徴を提供するために、変更され、複合ステップに組み合わされ、及び／又はサブステップに分離されうる。

前述された実施形態は、本発明を例示するが制限しない。また、本発明の原理により多数の修正及び変形が可能であることを理解されたい。従って、本発明の範囲は、添付の特許請求の範囲によってのみ定義される。

１０ 音声システム
５０ ヘッドセット
５１ ステレオヘッドホン
５２ モノマイクロホン
５３ ヘッドセット接地
５４ ヘッドホンジャック
１００ ハム低減回路
１０１ ジャック検出回路
１０２，１０４ ディプレションｎチャネル電界効果トランジスタ（ＤＦＥＴ）
１０３，１０５ バイアス制御信号
１０４ ＤＦＥＴ
１０５ 制御電圧信号
１０６ ＤＦＥＴチャージポンプ
１０７Ａ ローカル接地
１０８ パワーオンリセット回路
１０９，１１１ トレース（例えば、リード線）
１１４ ＶＬＳＩヘッドセットステートマシン
１２２ 音声装置ジャック接点ＨＰＧＮＤＡ
１２４ 音声ジャック接点ＨＰＧＮＤＢ

Claims (16)

1. システムであって、
   第１の電気接地接続を含むプラグを受け入れるように適応されたジャックと、
   前記ジャックに結合されたドレインと第２の電気接地接続に結合されたソースとを有するディプレションｎチャネル電界効果トランジスタと、
   バイアス制御信号を前記ディプレションｎチャネル電界効果トランジスタのゲートに供給してスイッチバイアスを制御するように構成されたチャージポンプであって、第１のスイッチバイアスが、前記第１の電気接地接続を前記第２の電気接地接続に電気的に結合し、第２のスイッチバイアスが、前記第１の電気接地接続を前記第２の電気接地接続から電気的に切り離すチャージポンプと、
   前記システムの内部電源電圧が低電圧振幅しきい値を下回ったとき、前記ディプレションｎチャネル電界効果トランジスタのゲートにおける電圧をプルアップするように構成された高速プルアップ回路と、
   を備える
   システム。
2. 前記バイアス制御信号が、負電圧バイアス制御信号と正電圧バイアス制御信号とを含み、
   前記チャージポンプが、前記負電圧バイアス制御信号を前記ディプレションｎチャネル電界効果トランジスタに提供して、前記第１の電気接地接続を前記第２の電気接地接続から電気的に切り離す働きをし、
   前記チャージポンプが、前記正電圧バイアス制御信号を前記ディプレションｎチャネル電界効果トランジスタに提供して、前記第１の電気接地接続を前記第２の電気接地接続に電気的に結合する働きをする、請求項１に記載のシステム。
3. 前記チャージポンプに結合され、前記ジャックで、第１のプラグと第２のプラグの少なくとも１つを検出する働きをするステートマシンを更に備え、前記ステートマシンは、前記第１のプラグが検出されたときに前記チャージポンプにイネーブル信号を提供し、前記ステートマシンは、前記第２のプラグが検出されたときにディスエーブル信号を前記チャージポンプに提供する、請求項２に記載のシステム。
4. 前記ディスエーブル信号が、第１のディスエーブル信号であり、前記システムは、更に、パワーオンリセット回路の対応する１つ以上の入力ポートで１つ以上の電源電圧信号を含む前記チャージポンプに結合されたパワーオンリセット回路を備え、電源電圧信号に応じて前記チャージポンプに第２のディスエーブル信号を提供する働きをする、請求項３に記載のシステム
5. 前記ジャックが、オープンモバイルターミナルプラットフォーム（ＯＭＴＰ）プラグとセルラテレフォンインダストリアソシエーション（ＣＴＩＡ）プラグの少なくとも１つを受け入れる音声コーデックの音声装置ジャックとして構成された、請求項１に記載のシステム。
6. 前記音声コーデックが、前記第２の電気接地接続に結合された、請求項５に記載のシステム。
7. 前記ＯＭＴＰプラグと前記ＣＴＩＡプラグの少なくとも１つが、前記第１の電気接地接続に結合された、請求項５に記載のシステム。
8. 前記第１の電気接地接続に結合された直流（ＤＣ）通電スピーカを更に備えた、請求項１に記載のシステム。
9. ジャックで、前記ジャックに結合されたプラグによって、第１の電気接地接続を受け入れるステップと、
   チャージポンプにより、前記ジャックに結合されたドレインと第２の電気接地接続に結合されたソースとを有するディプレションｎチャネル電界効果トランジスタのゲートにバイアス制御信号を提供してスイッチバイアスを制御するステップと、
   第１のスイッチバイアスによって、前記第１の電気接地接続を前記第２の電気接地接続に電気的に結合するステップと、
   第２のスイッチバイアスによって、前記第１の電気接地接続を前記第２の電気接地接続から電気的に切り離すステップと、
   システムの内部電源電圧が低電圧振幅しきい値を下回ったとき、前記ディプレションｎチャネル電界効果トランジスタのゲートに結合された高速プルアップ回路により、前記ディプレションｎチャネル電界効果トランジスタのゲートにおける電圧をプルアップするステップと、
   を含む方法。
10. 前記チャージポンプによって、イネーブル信号に応じて前記第１の電気接地接続を前記第２の電気接地接続から切り離す負電圧バイアス制御信号を提供するステップと、
    前記チャージポンプによって、ディスエーブル信号に応じて前記第１の電気接地接続を前記第２の電気接地接続に結合する正電圧バイアス制御信号を提供するステップとを更に含む、請求項９に記載の方法。
11. 前記チャージポンプに結合されたステートマシンによって、前記ジャックに結合された第１のプラグと第２のプラグの少なくとも１つを検出するステップを更に含み、前記ステートマシンは、前記第１のプラグが検出されたときに前記イネーブル信号を前記チャージポンプに提供し、前記ステートマシンは、前記第２のプラグが検出されたときに前記ディスエーブル信号を前記チャージポンプに提供する、請求項１０に記載の方法。
12. 前記ディスエーブル信号が、第１のディスエーブル信号であり、前記方法が、
    前記チャージポンプに結合されたパワーオンリセット回路によって、前記パワーオンリセット回路の１つ以上の入力ポートにおける電源電圧信号に応じて第２のディスエーブル信号を提供するステップを更に含む、請求項１０に記載の方法。
13. 前記ジャックが、オープンモバイルターミナルプラットフォーム（ＯＭＴＰ）プラグとセルラテレフォンインダストリアソシエーション（ＣＴＩＡ）プラグの少なくとも１つを受け入れる音声コーデックの音声装置ジャックとして構成された、請求項９に記載の方法。
14. 前記音声コーデックが、前記第２の電気接地接続に結合された、請求項１３に記載の方法。
15. 前記ＯＭＴＰプラグと前記ＣＴＩＡプラグの少なくとも１つが、前記第１の電気接地接続に結合された、請求項１３に記載の方法。
16. 前記第１の電気接地接続に結合された直流（ＤＣ）通電スピーカを更に備えた、請求項９に記載の方法。

Images