JP7097154B2 - 試験測定装置にトリガをかける方法 - Google Patents

Description

本発明は、複数の入力チャンネルを有する試験測定装置にトリガをかける方法に関する。

オシロスコープのような試験測定装置は、一般に入力信号中の時間的な特定ポイントにマークを付け、その装置のアクイジション・システムにその入力信号データを取り込むようにするためにトリガを利用し、それによって、その装置のメモリに蓄積されることになるであろう入力信号の特定部分を定める。トリガは、その装置の水平掃引を同期する機能を果たし、装置が表示装置上でその入力信号の安定した描写を示すのを可能にする。試験測定装置は、スクリーン上に示される同じ入力信号に対してトリガをかけても良いし、又は、別の入力信号、外部トリガ信号若しくは更に交流電源電圧信号のような異なるトリガ・ソース信号に対してトリガをかけても良い。従来の試験測定装置は、トリガ・ソース信号中に存在することのある多種多様な条件に対してトリガをかけることができる（例えば、非特許文献１）。例えば、最近のオシロスコープの全てには、エッジ・トリガ・モードがあり、これは、トリガ・ソース信号がエッジ遷移を経験すると、トリガを生成する。

多くの最近の試験測定装置には、ロジック・トリガ・モードもある。このロジック・トリガ・モードは、デジタル・ロジック回路の検証とトラブルシューティングに特に有用である。ロジック・トリガ・モードでは、入力信号中の複数のブール・ワードの論理的な組み合わせ（例えば、ＮＯＴ、ＡＮＤ、ＯＲ、ＮＡＮＤ、ＮＯＲ）に対してトリガをかける。例えば、２つの入力チャンネル（例えば、ＣＨ１、ＣＨ２）を有するオシロスコープにおいて、ロジック・トリガ・モード中のオシロスコープは、ブール論理に従って、ＣＨ１が論理的にＨＩ（高）であるか、又は（ＯＲ）、ＣＨ２が論理的にＨＩである場合に、トリガするよう設定できる。いつ入力信号が論理的にＨＩ又はＬＯ（低）であるかを判断するのに装置が利用する特定の電圧レベルは、通常、装置において選択可能である。多くの装置は、特定のロジック・ファミリー（例えば、ＴＴＬ、ＥＣＬ、ＣＯＭＳ）に対応して、プリセット・レベルを保有している。

特開２００９－２３６７６５号公報 特許第４９４３２７４号公報

「Pinpoint Triggers」の項, Tektronix, Inc., MSO/DPO70000DX, MSO/DPO70000C, DPO7000C, and MSO/DPO5000B Series User Manual、pp.68 - 73、［online］、［２０１７年１月１３日検索］、インターネット<URL: http://www2.tek.com/cmswpt/mafinder.lotr?va=1> トランジスタ技術ＳＰＥＣＩＡＬ編集部編、「ディジタル・オシロスコープ活用ノート」、「５－２ トリガ回路のしくみ」、第８５～８７頁、図２（回路ブロック図）がアナログの入力信号を受けるトリガ回路を開示、トランジスタ技術ＳＰＥＣＩＡＬ ｆｏｒ フレッシャーズ Ｎｏ．９９、ＣＱ出版株式会社、２００７年７月１日発行

上述の従来のロジック・トリガ回路、特に、論理的ＯＲトリガ・モードの動作は、ブール論理に従った正しいものであるが、それにもかかわらず、どのような形式の入力信号の遷移を認識できるかの点で制約があり、いくらかの試験測定装置ユーザにとっては、満足できないものである。本発明の実施形態は、従来技術のこれら及び他の制約を解決しようとするものである。

試験測定装置にトリガをかける方法は、複数の特定トリガ・イベントのいずれかが発生する度にトリガ信号を生成するステップを含む。第１特定トリガ・イベントは、試験測定装置の複数の入力信号中の少なくとも第１入力信号において発生し、第２特定トリガ・イベントは、少なくとも第２入力信号において発生する。トリガ・イベント仕様は、複数の入力信号及び選択アクティビティ形式から選択された少なくとも１つ入力信号を含んでも良い。いくつかの方法では、複数のイベント・アクティビティ検出回路のそれぞれが、トリガ・イベント仕様を満たすイベントが発生する度に論理信号を生成するよう構成される。いくつかの方法においては、イベント・アクティビティ検出回路が、複数の論理信号中にパルスを生成し、これら論理信号は、論理的ＯＲ回路で組み合わされてトリガ信号を生成する。これら方法を実行するよう構成されるトリガ回路についても開示する。

図１Ａは、従来の論理的ＯＲトリガ回路の概略図である。 図１Ｂは、図１Ａの回路の動作のタイミング図である。 図２Ａは、本発明の実施形態を実行するよう構成されたトリガ回路の動作のタイミング図の例である。 図２Ｂは、本発明の実施形態を実行するよう構成されたトリガ回路の動作のタイミング図の別の例である。 図２Ｃは、本発明の実施形態を実行するよう構成されたトリガ回路の動作のタイミング図の更に別の例である。 図３は、本発明の実施形態を実行するよう構成されたトリガ回路の動作のタイミング図の例である。 図４は、本発明の実施形態による方法のフロー・チャートである。 図５は、本発明の実施形態によるトリガ回路の概略図である。 図６は、本発明の実施形態を実行するよう構成されたトリガ回路の動作のタイミング図の例である。 図７は、本発明の実施形態によるトリガ回路の概略図である。

図１Ａ及び１Ｂは、従来の論理的ＯＲトリガ機能を実行する従来のトリガ回路の構造と動作を示す。図１Ａは、例えば、４つの入力チャンネル１０１、１０２、１０３及び１０４を有するオシロスコープのような試験測定装置のためのトリガ回路１００を示す。回路１００には、ＯＲ論理ゲート１１０、１２０及び１３０があり、これらは、論理的に入力チャンネル１０１～１０４を組み合わせ、ＯＲ出力信号１０５を生成する。ＯＲ出力信号１０５は、その時点で、試験測定装置におけるトリガ信号として、直接利用しても良い。これに代えて、回路１００が、オプションで、Ｄフリップ・フロップ１４０のようなフリップ・フロップを有し、ホールド・オフ信号１０６をＤ入力端子とＲ（リセット）入力端子の両方に供給し、ＯＲ出力信号１０５をＤフリップ・フロップ１４０のクロック入力信号として利用し、ホールド・オフ後トリガ信号１０７を生成することによって、トリガ・ホールド・オフ機能を実行するようにしても良い。

図１Ｂは、回路１００の動作を示すタイミング図である。この例に関して、全ての入力チャンネル１０１～１０４は、論理的ＬＯで開始し、第３及び第４入力チャンネル（ＣＨ３及びＣＨ４）１０３及び１０４は、論理的ＬＯのままと仮定する。時点ｔ１において、第２チャンネル（ＣＨ２）１０２に正の遷移１５１が生じると、回路１００は、ＨＩへの正の遷移１５２も生じるようにＯＲ出力信号１０５を生じさせるように動作し、これによって、時点ｔ１においてトリガ・イベントが生じたことを示す。しかし、時点ｔ２において、第１チャンネル（ＣＨ１）１０１に正の遷移１５３が生じても、ＯＲ出力信号１０５は、第２チャンネル１０２が未だ論理的ＨＩであるので、単にＨＩのままである。同様に、時点ｔ３において、第２チャンネル１０２がＨＩ（高）１５４になっても、ＯＲ出力信号１０５は、第１チャンネル１０２が未だ論理的ＨＩであるので、単にＨＩのままである。従って、ＯＲ出力信号１０５は、時点ｔ２又はｔ３のいずれでも、トリガ・イベントが生じたことは示さない。言い換えると、もし回路１００への複数の入力信号のいずれか１つが論理的ＨＩであるなら、残りの入力信号のいずれかの論理状態の変化、特に、正の遷移は、ＯＲ出力信号中に何等の変化も生じさせず、トリガとして認識されないことになる。

上述の従来の論理的ＯＲトリガ・モードの動作は、ブール論理に従った正しいものであるが、試験測定装置ユーザの中には、異なる動作を要求するものがいる。特に、複数の入力信号のいずれかが論理的ＨＩへ遷移したら、残りの入力信号の状態に関係なく、トリガ信号を生成するトリガ回路のニーズがある。試験測定装置にトリガをかける分野において、この上述のニーズを満たすと共に、いくつかの他の新しい能力を可能にするために、本発明の実施形態としては、トリガ処理の新しい方法と、この新しい方法を実行するよう構成された新しいトリガ回路とがある。

いくつかの実施形態によれば、複数の入力信号を受ける試験測定装置にトリガをかける方法には、複数の特定トリガ・イベントのいずれかが生じる毎に応答して、トリガ信号を生成するステップがあり、このとき、複数の特定トリガ・イベントの中の第１トリガ・イベントは、複数の入力信号の中の少なくとも第１入力信号で生じ、そして、複数の特定トリガ・イベントの中の第２トリガ・イベントは、複数の入力信号の中の少なくとも第２入力信号で生じる。いくつかの実施形態では、トリガ信号は、時間的に連続して（つまり、ステート・マシーンに基づく動作ではなく、非同期に）生成される。

例えば、上述の従来と異なる独特で望ましい論理的ＯＲトリガ回路を生み出すため、複数の特定トリガ・イベントとしては、第１入力信号の論理的ＨＩへの遷移の場合に生じるという条件の第１トリガ・イベントと、第２入力信号の論理的ＨＩへの遷移の場合に生じるという条件の第２トリガ・イベントとがある。こうした実施形態では、この方法は、第１及び第２の定義したトリガ・イベントのいずれか又は両方が生じる毎に応じて、トリガ信号を生成する。即ち、この方法は、第１入力信号が論理的ＨＩへ遷移する毎に加えて、第２入力信号が論理的ＨＩへ遷移する毎に、トリガ信号を生成する。

図２Ａは、これら実施形態によって、可能になった新しい動作を更に示したタイミング図である。図２Ａに示すように、時点t１において、入力信号２が論理的ＨＩ２０１へ遷移すると、トリガ信号が生成される。図１Ｂに示した動作と異なり、入力信号１が時点ｔ２で論理的ＨＩ２０２へ遷移すると、入力信号２が未だ論理的にＨＩであるにも関わらず、トリガ信号が生成される。入力信号２が時点ｔ３で論理的ＨＩ２０３へ遷移すると、入力信号１が未だ論理的にＨＩであるにも関わらず、トリガ信号が生成される。このように、これら実施形態では、他の入力信号の状態に関係なく、いずれかの入力信号における正の遷移の「全ての発生」に応答して、トリガ信号が生成される。対照的に、従来の回路１００は、他の入力信号の全てが既に論理的にＨＩでない場合にのみ、入力信号の正の遷移に応答して、トリガ信号を生成する。

正の遷移又は立ち上がりエッジの全ての発生についてトリガを生成するのでなく、別の実施形態としては、立ち下がりエッジ２０４及び２０５に応じて時点ｔ１及びｔ２においてトリガが生成される図２Ｂのタイミング図に示すように、２つ以上の入力信号で生じる全ての負の遷移又は立ち下がりエッジに応答してトリガを生成するようにトリガ回路を構成するものがある。更に別の実施形態としては、エッジ２０１～２０５に応じて時点ｔ１、ｔ２、ｔ３、ｔ４及びｔ５において生成されるトリガを有する図２Ｃのタイミング図に示されるように、複数の入力信号のいずれかで生じる任意のエッジ（立ち上がり又は立ち上がりエッジ）の全ての発生に応じて、トリガを生成するものがある。こうしたトリガ機能は、従来のトリガ方法を利用する従来のオシロスコープでは不可能である。

本発明において、トリガ「イベント」とは、試験測定装置の１つ以上の特定の入力信号における特定種類の信号のアクティビティ（activity：動作）である。この際、そもそも、「イベント」は、試験測定装置によって検出可能なものでなければならない。即ち、イベントに応じてトリガ信号を生成する方法のために、イベントは、装置の測定可能な帯域幅内になければならない。加えて、２つのイベントは、両方のイベントが検出可能であるために、ある最小時間（典型的には、装置のトリガ回路中に使用される特定のコンポーネントの電気的特性によって定まる）だけ離れていなければならない。更には、もし装置のトリガ回路でトリガ・ホールド・オフ機能が実装されているなら、ホールド・オフ期間中に生じるイベントは、トリガを発生する目的のためには、検出可能ではない。

複数の「特定トリガ・イベント」（これらに応答してトリガ信号が生成される）には、種々の異なる形式の入力信号のアクティビティ（activity：動作）が有り得る。いくつかの実施形態において、トリガ信号を生成するステップには、第１トリガ・イベント仕様を受ける処理と、第２トリガ・イベント仕様を受ける処理とがある。第１及び第２トリガ・イベント仕様の夫々には、少なくとも、試験測定装置の複数の入力信号から選択された１つの入力信号と、選択されたアクティビティ形式とがある。第１及び第２トリガ・イベント仕様は、異なるアクティビティ形式を有していても良い。トリガ・イベント仕様は、ユーザ・インタフェースからか、又は、試験測定装置のプログラマチック・インタフェースから受けるようにしても良い。

「特定トリガ・イベント」は、入力チャンネル（入力信号）におけるエッジ・アクティビティ（edge activity）としても良い。これら実施形態では、試験測定装置の複数の入力信号の１つが、選択した入力信号として特定され、仕様のアクティビティ形式は、入力信号中に生じる立ち上がりエッジ、立ち下がりエッジ又はいずれかのエッジとして選択される。例えば、既に上述のように、そして、図２Ａに示すように、第１トリガ・イベント仕様は、「入力信号１」を選択入力信号として、そして、「立ち上がりエッジ」を選択アクティビティ形式として含んでいても良い。第２トリガ・イベント仕様は、「入力信号２」を選択入力信号として、そして、「立ち上がりエッジ」を選択アクティビティ形式として含んでいても良い。これら２つの特定トリガ・イベント仕様によれば、図２Ａに示したようにトリガ信号が生成されるという結果になる。

別の「特定トリガ・イベント」は、セットアップ・ホールド違反（violation）としても良い。これら実施形態では、トリガ・イベント仕様の１つが、アクティビティ形式として「セットアップ・ホールド」を含む。トリガ・イベント仕様は、試験測定装置の複数の入力信号から選択された入力信号を１つ以上含むことができるので、アクティビティ形式がセットアップ・ホールドである場合、１つの入力信号は、クロック・ソース（信号源）として選択されても良く、もう１つの入力信号は、データ・ソースとして選択されても良い。これら実施形態において、特定トリガ・イベントは、クロック・ソースの選択エッジ（立ち上がり又は立ち上がりエッジ）と、選択されたセットアップ・ホールド・タイミング・ウィンドウとを含むこともできる。この方法は、他の特定トリガ・イベントの発生毎に応じてトリガ信号を生成するのに加えて、セットアップ・ホールド違反が生じる（即ち、選択されたデータ・ソース入力信号の遷移が、選択されたクロック・ソースの選択エッジ付近の時間である選択されたセットアップ・ホールド・タイミング・ウィンドウ内に生じる場合）毎に応じてトリガ信号を生成する。

「特定トリガ・イベント」は、また、信号レベル・ウィンドウ違反（violation）であっても良い。これら実施形態において、試験測定装置の複数の入力信号の１つが、選択入力信号として特定され、仕様のアクティビティ形式が「ウィンドウ」として選択される。これら実施形態において、特定トリガ・イベントは、また、アナログ信号レベルの選択されたウィンドウ、即ち、最大しきい値及び最小しきい値を含んでいても良い。この方法は、他の特定トリガ・イベントの発生毎に応じてトリガ信号を生成するのに加えて、ウィンドウ違反（即ち、選択した入力信号のアナログ値が選択したウィンドウの外に行く場合）が発生する毎に応じてトリガ信号を生成する。

「特定トリガ・イベント」は、また、パルス幅であっても良い。これら実施形態において、試験測定装置の複数の入力信号の１つが、選択入力信号として特定され、仕様のアクティビティ形式が「パルス幅」として選択される。これら実施形態において、特定トリガ・イベントは、また、選択された遷移極性及び選択されたパルス幅ウィンドウ、即ち、最大パルス幅及び最小パルス幅を含んでいても良い。この方法は、他の特定トリガ・イベントの発生毎に応じてトリガ信号を生成するのに加えて、選択入力信号中のパルス幅が条件を満たす状態（即ち、選択入力信号中に生じた選択した極性のパルス幅が、選択したパルス幅ウィンドウ内にある場合）が発生する毎に応じてトリガ信号を生成する。

「特定トリガ・イベント」は、また、入力信号中で生じるグリッチ、ラント、タイムアウト、遷移時間若しくはスルー・レート、ロジック・パターン、ロジック状態、周波数／周期若しくはインターバル、エンベロープ（包絡線）、データ・バス・パターン、シリアル・データ・パターン又は他の検出可能なイベントとしても良い。ラント・トリガは、第１しきい値とは交差するものの、第１しきい値に再度交差する前に、第２しきい値と交差するのに失敗するというパルス振幅に関するトリガである（非特許文献１参照）。

よって、大まかに言えば、本発明の実施形態は、複数の特定トリガ・イベント仕様（Specification）を利用可能にし、この方法は、これら特定トリガ・イベントのいずれかの検出可能な全ての発生に応じてトリガ信号を生成する。言い換えると、もしトリガ・イベントＡ、Ｂ及びＣが特定されると、「イベントＡの発生 ＯＲ イベントＢの発生 ＯＲ イベントＣの発生」に応じてトリガ信号が生成される。例えば、図３のタイミング図に示されるように、イベントＡが入力信号１の立ち上がりエッジとして特定され、イベントＢが入力信号２のいずれかのエッジとして特定され、そして、イベントＣがクロック信号として定義される入力信号３とデータ信号として定義される入力信号４にかかるセットアップ・ホールド違反として特定される。この方法は、イベントＡ、Ｂ及びＣのいずれかが発生する度にトリガを生成する。従って、以下の複数のトリガ信号が生成される。即ち、入力信号１に発生する立ち上がりエッジ３０１に応じたトリガ１；入力信号２に発生する立ち上がりエッジ３０２に応じたトリガ２；入力信号３に発生するクロック・エッジ３０５の周りに定義されたセットアップ及びホールド・ウィンドウ３０４ａ、３０４ｂ内において入力信号４に発生するセットアップ及びホールド違反（遷移３０３）に応じたトリガ３；入力信号２に発生する立ち下がりエッジ３０６に応じたトリガ４；そして、入力信号１に発生する立ち上がりエッジ３０７に応じたトリガ５。このように、この方法の実施形態は、試験測定装置において、非常に柔軟に設定可能なトリガ処理の動作を可能にする。この発明の実施形態としては、この方法を実行するよう構成されるトリガ回路を有する試験測定装置も含む。

この方法のいくつかの実施形態では、トリガ信号を生成するステップがイベント・アクティビティ検出回路を設定する処理を有することによって、こうした非常に柔軟なトリガ動作が達成される。図４は、これらの実施形態のいくつかによる方法４００のステップを示す。方法４００は、第１トリガ・イベント仕様を受けるステップ４１０と、第２トリガ・イベント仕様を受けるステップ４２０とを含む。第１及び第２トリガ・イベント仕様は、上述したとおりである。方法４００は、また、第１トリガ・アクティビティ検出回路を設定して、第１トリガ・イベント仕様を満たす全てのイベントの発生に応答して第１論理信号を生成するステップ４３０と、第２トリガ・アクティビティ検出回路を設定して、第２トリガ・イベント仕様を満たす全てのイベントの発生に応答して第２論理信号を生成するステップ４４０とを含む。最後に、方法４００は、論理ＯＲ回路において、第１及び第２論理信号を組み合わせて、トリガ信号を生成するステップ４５０を含む。

方法４００のいくつかの実施形態では、第１及び第２イベント・アクティビティ検出回路は、第１及び第２トリガ・イベント仕様のそれぞれを満たすイベントがそれぞれ発生するのに応じて、第１及び第２論理信号のそれぞれにパルスを生成するようにそれぞれ構成される。したがって、これらの第１及び第２論理信号のパルスが、ステップ４５０において論理ＯＲ回路に組み合わされると、得られるトリガ信号中のパルスがトリガを示す。イベントの検出可能性を高めるために、イベント・アクティビティ検出回路によって生成されたパルスは、可能な限り最小のパルス幅で生成されることが好ましい。いくつかの実施形態では、パルスは時間的に重なり合わないように生成される。したがって、生成され得る最小パルス幅は、トリガ可能なイベント・タイミング分解能の最小値を決定する。

図５は、方法４００のこれらの実施形態を実行するように構成されたトリガ回路５００を示す。トリガ回路５００は、第１イベント・アクティビティ検出回路５１０と第２イベント・アクティビティ検出回路５２０を含む。第１イベント・アクティビティ検出回路５１０は、第１入力信号５０１を受け、第２イベント・アクティビティ検出回路は、第２入力信号５０２を受ける。オプションで、いくつかの実施形態では、第１イベント・アクティビティ検出回路５１０が、別の入力信号５０２’を受けてもよく、第２イベント・アクティビティ検出回路５２０が、別の入力信号５０１’を受けてもよい。第１イベント・アクティビティ検出回路５１０は、少なくとも第１入力信号５０１に生じる第１選択アクティビティ形式５１２が発生する度に第１論理信号５１１にパルスを生成するように構成されている。第２イベント・アクティビティ検出回路５２０は、少なくとも第２入力信号５０２に生じる第２選択アクティビティ形式５２２が発生する度に第２論理信号５２１にパルスを生成するように構成されている。トリガ回路５００は、また、論理的ＯＲ回路５３０を含む。論理的ＯＲ回路５３０は、第１及び第２論理信号５１１、５２１を組み合わせて、トリガ信号５０３を生成する。従って、トリガ信号５０３は、第１又は第２イベント・アクティビティ検出回路５１０、５２０のいずれかがパルスを生成する度に、トリガを示すことになる。いくつかの実施形態では、追加のイベント・アクティビティ検出回路があっても良く、これらの出力信号も、論理的ＯＲ回路５３０への入力信号となる。

第１及び第２選択アクティビティ形式５１２、５２２は、立ち上がりエッジ、立ち下がりエッジ、どちらかのエッジ、セットアップ・ホールド違反、ウィンドウ違反、パルス幅、グリッチ、ラント、タイムアウト、遷移時間又はスルー・レート、論理パターン、論理状態、周波数／周期又はインターバル、エンベロープ、バス・データ・パターン、シリアル・データ・パターン、又は、入力信号中に生じる検出可能な他の形式のアクティビティとしても良い。多くの選択アクティビティ形式について、イベント・アクティビティ検出回路５１０、５２０は、１つの入力信号（即ち、入力信号５０１、５０２のそれぞれ）中に生じるアクティビティを検出する必要があるだけである。しかし、いくつかの選択アクティビティ形式については、セットアップ・ホールド違反のように、イベント・アクティビティ検出回路５１０、５２０が、２つ以上の入力信号（例えば、イベント・アクティビティ検出回路５１０に関する入力信号５０１、５０２’と、イベント・アクティビティ検出回路５２０に関する入力信号５０２、５０１’）に生じるアクティビティを検出する必要がある。また、いくつかの選択アクティビティ形式については、イベント・アクティビティ検出回路５１０、５２０が、追加のイベント仕様を受ける必要もあろう。例えば、もし選択アクティビティ形式がパルス幅なら、イベント・アクティビティ検出回路５１０、５２０は、極性並びに最小及び最大パルス幅を受ける必要があろう。

回路５００は、Ｄフリップ・フロップ５４０のようなフリップ・フロップのクロック入力にトリガ信号５０３を出力することによって、トリガ信号出力５０３にホールド・オフ機能をオプションで含めることができる。ホールド・オフ信号５０４は、フリップ・フロップ５４０のＤ入力端子およびリセット入力端子の両方に接続しても良い。すると、このフリップ・フロップ５４０のＱ出力信号は、ホールド・オフ後トリガ信号５０５となる。

また、回路５００は、入力信号５０１、５０２のそれぞれについて、通過（pass-through）信号パスをオプションで含んでも良く、これは、これらの入力信号がイベント・アクティビティ検出回路５１０、５２０をバイパスして、論理ＯＲ回路５３０に直接入力するのを可能にする。イベント・アクティブ検出回路５１０、５２０をバイパスすることにより、回路５００は、単に、上述の従来の「論理ＯＲ」トリガ動作を実行する。

図６は、方法４００の実施形態に従って構成され、３つのイベントＡ、Ｂ及びＣのいずれかの発生ごとにトリガを生成する、回路５００などの回路の動作の一例を示すタイミング図である。イベントＡは、入力信号１の立ち上りエッジと定義される。イベントＢは、入力信号２のいずれかのエッジとして定義される。イベントＣは、クロックである入力信号３とデータ・ソースである入力信号４とに関するセットアップ・ホールド違反として定義される。従って、第１イベント・アクティビティ検出回路は、立ち上りエッジ６０１、６０７にそれぞれ応答して、論理信号６１０中にパルス６１１、６１２を生成するように構成される。第２イベント・アクティビティ検出回路は、エッジ６０２、６０６にそれぞれ応答して、論理信号６２０中にパルス６２１、６２２を生成するように構成される。第３イベント・アクティビティ検出回路は、クロック・エッジ６０５の周りのウィンドウ６０４ａ、６０４ｂ内で発生するエッジ６０３に応答して、論理信号６３０中にパルス６３１を生成するように構成される。論理信号６１０、６２０、６３０は、論理的ＯＲ回路で組み合わされ、トリガ信号６４０を生成する。従って、トリガ信号６４０は、時点ｔ１、ｔ２、ｔ３、ｔ４及びｔ５で発生するパルスを有し、それぞれ、トリガ・イベントの発生を示す。

図４に示す方法４００に戻ると、方法４００の別の実施形態では、複数のイベント・アクティビティ検出回路は、イベントに応答して、それぞれ出力する論理信号に、パルスを生成するのではなく、アクティブ状態を生成するよう構成される。方法４００のこれら実施形態では、第１及び第２論理信号を、論理的ＯＲ回路で直接には組み合わせない。そうではなくて、中間のステップにおいて、第１及び第２論理信号は、第１及び第２フリップ・フロップそれぞれへのクロック入力信号としてそれぞれ供給される。ホールド・オフ信号は、２つのフリップ・フロップのリセット入力信号として供給される。２つのフリップ・フロップの出力信号は、続いて、論理的ＯＲ回路で組み合わされて、トリガ信号を生成する。これら実施形態において、トリガ信号は、ホールド・オフ信号によって調節される。即ち、トリガ信号は、ホールド・オフ信号がフリップ・フロップをリセット状態に保持していない限り、生成されない。

図７は、方法４００のこれら別の実施形態を実行するよう構成される回路７００の例を示す。回路７００には、少なくとも第１入力信号７０１と、オプションで入力信号７０２’とを受ける第１イベント・アクティビティ検出回路７１０がある。回路７００には、また、少なくとも第２入力信号７０２と、オプションで入力信号７０１’とを受ける第２イベント・アクティビティ検出回路７２０もある。第１イベント・アクティビティ検出回路７１０は、少なくとも第１入力信号７０１中に生じる第１選択アクティビティ形式７１２が発生する度に第１論理信号７１１中にアクティブ状態を生成するように構成されている。同様に、第２イベント・アクティビティ検出回路７２０は、少なくとも第１入力信号７０２中に生じる第２選択アクティビティ形式７２２が発生する度に第２論理信号７２１中にアクティブ状態を生成するように構成されている。回路７００には、第１及び第２フリップ・フロップ７３０、７４０もある。第１フリップ・フロップ７３０は、第１論理信号７１１をそのクロック入力信号として受け、また、第２フリップ・フロップ７４０は、第２論理信号７２１をそのクロック入力信号として受ける。２つの第１及び第２フリップ・フロップ７３０、７４０は、ホールド・オフ信号７０３を、それらのリセット入力信号として受ける。第１及び第２フリップ・フロップ７３０、７４０の出力信号７３１、７４１は、論理的ＯＲ回路７５０の入力信号となる。論理的ＯＲ回路は、出力信号７３１、７４１を組み合わせて、トリガ信号７０４を生成する。従って、トリガ信号７０４は、ホールド・オフ信号７０３によって調節される。即ち、ホールド・オフ信号７０３がアクティブ状態にあるときには、トリガが生成されない。

回路７００のような実施形態は、一般に、図５の回路５００のようにイベント・アクティビティ検出回路がパルスを生成するように構成された実施形態よりも、高速に動作することができる。好ましい実施形態では、第１及び第２フリップ・フロップ７３０、７４０は、Ｄフリップ・フロップであり、これらは、図７に示すように、それらのＤ入力端子がホールド・オフ信号７０３に結合され、アクティブ・ロー（active-low）のリセット入力端子がある。

説明のために、本発明の特定の実施形態を図示し説明してきたが、本発明の精神及び範囲から逸脱することなく様々な変更を行うことができる。例えば、本発明は、以下のように記述することができる。

本発明の概念１は、複数の入力信号を受ける試験測定装置にトリガをかける方法であって、この方法は、
複数の特定トリガ・イベントのいずれかが発生する度にトリガ信号を生成するステップを具え、
このとき、複数の特定トリガ・イベントの第１のものは、複数の入力信号の少なくとも第１のものに発生し、複数の特定トリガ・イベントの第２のものは、複数の入力信号の少なくとも第２のものに発生する。

本発明の概念２は、上記概念１による方法であって、このとき、上記トリガ信号は、時間的に連続して生成される。

本発明の概念３は、上記概念１による方法であって、このとき、上記トリガ信号を生成するステップが、
第１トリガ・イベント仕様を受ける処理と、
第２トリガ・イベント仕様を受ける処理と
を有し、このとき、上記第１及び第２トリガ・イベント仕様のそれぞれが、複数の上記入力信号から選択された少なくとも１つの入力信号と選択アクティビティ形式とを含んでいる。

本発明の概念４は、上記概念３による方法であって、このとき、上記選択アクティビティ形式の１つは、立ち上がりエッジ、立ち下がりエッジ、どちらかのエッジ、セットアップ・ホールド、ウィンドウ、パルス幅、グリッチ、ラント（runt）、タイムアウト（timeout）、遷移時間、パターン、周波数、周期、バス（bus）、エンベロープ及びシリアル（serial）から構成されるグループから選択される。

本発明の概念５は、上記概念３による方法であって、
上記第１トリガ・イベント仕様を満たすイベントが発生する度に第１論理信号を生成するよう第１イベント・アクティビティ検出回路を設定する処理と、
上記第２トリガ・イベント仕様を満たすイベントが発生する度に第２論理信号を生成するよう第２イベント・アクティビティ検出回路を設定する処理と
を更に具えている。

本発明の概念６は、上記概念５による方法であって、
論理的ＯＲ回路において上記第１及び第２論理信号を組み合わせて、上記トリガ信号を生成する処理を更に具え、
上記第１及び第２イベント・アクティビティ検出回路のそれぞれが、上記第１及び第２論理信号のそれぞれにおいてパルスを生成するよう設定される。

本発明の概念７は、上記概念６による方法であって、このとき、上記第１及び第２論理信号におけるパルスは、上記パルスが時間的に重なることがないように生成される。

本発明の概念８は、上記概念５による方法であって、このとき、
上記第１論理信号を第１フリップ・フロップのクロック入力信号として供給する処理と、
上記第２論理信号を第２フリップ・フロップのクロック入力信号として供給する処理と、
ホールド・オフ信号を上記第１及び第２フリップ・フロップの両方のリセット入力信号として供給する処理と、
論理的ＯＲ回路において上記第１及び第２フリップ・フロップの出力信号を組み合わせてトリガ信号を生成する処理と
を更に具え、このとき、上記トリガ信号は、上記ホールド・オフ信号によって調節される。

本発明の概念９は、試験測定装置であって、
上記概念１の方法を実行するよう構成されるトリガ回路を具えている。

本発明の概念１０は、上記概念９による試験測定装置であって、このとき、上記トリガ回路は、時間的に連続して動作する。

本発明の概念１１は、上記概念９による試験測定装置であって、このとき、上記トリガ回路は、
第１入力信号を受けて、少なくとも上記第１入力信号中に生じる第１選択アクティビティ形式が発生する度に第１論理信号中にパルスを生成するよう構成される第１イベント・アクティビティ検出回路と、
第２入力信号を受けて、少なくとも上記第２入力信号中に生じる第２選択アクティビティ形式が発生する度に第２論理信号中にパルスを生成するよう構成される第２イベント・アクティビティ検出回路と、
上記第１及び第２論理信号を入力信号として受けて、上記トリガ信号を出力信号として生成する論理的ＯＲ回路と
を有する。

本発明の概念１２は、上記概念１１による試験測定装置であって、このとき、上記第１及び第２選択アクティビティ形式のそれぞれは、立ち上がりエッジ、立ち下がりエッジ、どちらかのエッジ、セットアップ・ホールド、ウィンドウ、パルス幅、グリッチ、ラント（runt）、タイムアウト（timeout）、遷移時間、パターン、周波数、周期、バス（bus）、エンベロープ及びシリアル（serial）から構成されるグループから選択される。

本発明の概念１３は、上記概念９による試験測定装置であって、このとき、上記トリガ回路は、
第１入力信号を受けて、少なくとも上記第１入力信号中に生じる第１選択アクティビティ形式が発生する度に第１論理信号中にアクティブ状態を生成するよう構成される第１イベント・アクティビティ検出回路と、
第２入力信号を受けて、少なくとも上記第２入力信号中に生じる第２選択アクティビティ形式が発生する度に第２論理信号中にアクティブ状態を生成するよう構成される第２イベント・アクティビティ検出回路と、
上記第１論理信号をクロック入力信号として、ホールド・オフ信号をリセット入力信号として受ける第１フリップ・フロップと、
上記第２論理信号をクロック入力信号として、上記ホールド・オフ信号をリセット入力信号として受ける第２フリップ・フロップと、
上記第１及び第２フリップ・フロップの出力信号を入力信号として受けて、上記トリガ信号を出力信号として生成する論理的ＯＲ回路と
を有し、このとき、上記トリガ信号は、ホールド・オフ期間によって調節される。

本発明の概念１４は、上記概念１３による試験測定装置であって、このとき、上記第１及び第２選択アクティビティ形式は、立ち上がりエッジ、立ち下がりエッジ、どちらかのエッジ、セットアップ・ホールド、ウィンドウ、パルス幅、グリッチ、ラント（runt）、タイムアウト（timeout）、遷移時間、パターン、周波数、周期、バス（bus）、エンベロープ及びシリアル（serial）から構成されるグループから選択される。

本発明の概念１５は、複数の入力信号を受ける試験測定装置におけるトリガ回路であって、上記回路は、
ＯＲ論理ゲートを具え、
このとき、その改善点としては、第１入力信号中に生じる第１特定トリガ・イベント又は第２入力信号中に生じる第２特定トリガ・イベントのいずれかが生じる度に上記ＯＲ論理ゲートの出力信号がトリガを示すように、複数の上記入力信号が上記ＯＲ論理ゲートに供給されることを含む。

５００ トリガ回路
５０１ 第１入力信号
５０２ 第２入力信号
５０３ トリガ信号
５０４ ホールド・オフ信号
５０５ ホールド・オフ信号後のトリガ
５１０ 第１イベント・アクティビティ検出回路
５１１ 第１論理信号
５１２ 第１選択アクティビティ形式
５２０ 第２イベント・アクティビティ検出回路
５２１ 第２論理信号
５２２ 第２選択アクティビティ形式
５３０ 論理ＯＲ回路
５４０ Ｄフリップ・フロップ
７００ トリガ回路
７０１ 第１入力信号
７０２ 第２入力信号
７０３ ホールド・オフ信号
７０４ ホールド・オフ信号後のトリガ
７０５ ホールド・オフ信号後のトリガ
７１０ 第１イベント・アクティビティ検出回路
７１１ 第１論理信号
７１２ 第１選択アクティビティ形式
７２０ 第２イベント・アクティビティ検出回路
７２１ 第２論理信号
７２２ 第２選択アクティビティ形式
７３０ 第１Ｄフリップ・フロップ
７３１ 第１Ｄフリップ・フロップの出力信号
７４０ 第２Ｄフリップ・フロップ
７４１ 第２Ｄフリップ・フロップの出力信号
７５０ 論理ＯＲ回路

Claims (3)

1. デジタル・ロジック回路から複数の入力信号を受ける試験測定装置にトリガをかける方法であって、
   複数の上記入力信号の論理和が真であるときに、複数の上記入力信号のいずれかに特定トリガ・イベントが発生する度にトリガ信号を生成するステップを具え、
   複数の上記特定トリガ・イベントの中の第１特定トリガ・イベントは、複数の上記入力信号の中の少なくとも第１入力信号に発生し、複数の上記特定トリガ・イベントの中の第２特定トリガ・イベントは、複数の上記入力信号の中の少なくとも第２入力信号に発生し、
   上記特定トリガ・イベントが、上記第１入力信号又は上記第２入力信号の偽から真への遷移及び真から偽への遷移の両方又は一方であり、
   上記トリガ信号のパルス幅は、上記デジタル・ロジック回路のクロック信号のパルス幅よりも小さく、且つ、上記トリガ信号は上記クロック信号と非同期である試験測定装置にトリガをかける方法。
2. 上記第１特定トリガ・イベントが発生する度に第１パルスを生成するよう第１イベント・アクティビティ検出回路を設定する処理と、
   上記第２特定トリガ・イベントが発生する度に第２パルスを生成するよう第２イベント・アクティビティ検出回路を設定する処理と、
   論理的ＯＲ回路において上記第１及び第２パルスを組み合わせて、上記トリガ信号を生成する処理と
   を更に具える請求項１による試験測定装置にトリガをかける方法。
3. フリップ・フロップが上記トリガ信号をクロック入力信号として受けると共に、ホールド・オフ信号を入力信号及びリセット信号として受けて、ホールド・オフ後トリガ信号を生成する処理を更に具える請求項２による試験測定装置にトリガをかける方法。

Images