JP7083717B2 - 半導体装置 - Google Patents
半導体装置 Download PDFInfo
- Publication number
- JP7083717B2 JP7083717B2 JP2018137376A JP2018137376A JP7083717B2 JP 7083717 B2 JP7083717 B2 JP 7083717B2 JP 2018137376 A JP2018137376 A JP 2018137376A JP 2018137376 A JP2018137376 A JP 2018137376A JP 7083717 B2 JP7083717 B2 JP 7083717B2
- Authority
- JP
- Japan
- Prior art keywords
- processor
- data
- area
- descriptor
- transmission
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
- G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
- G06F3/0601—Interfaces specially adapted for storage systems
- G06F3/0668—Interfaces specially adapted for storage systems adopting a particular infrastructure
- G06F3/067—Distributed or networked storage systems, e.g. storage area networks [SAN], network attached storage [NAS]
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/14—Handling requests for interconnection or transfer
- G06F13/20—Handling requests for interconnection or transfer for access to input/output bus
- G06F13/32—Handling requests for interconnection or transfer for access to input/output bus using combination of interrupt and burst mode transfer
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
- G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
- G06F3/0601—Interfaces specially adapted for storage systems
- G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
- G06F3/0604—Improving or facilitating administration, e.g. storage management
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
- G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
- G06F3/0601—Interfaces specially adapted for storage systems
- G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
- G06F3/0655—Vertical data movement, i.e. input-output transfer; data movement between one or more hosts and one or more storage devices
- G06F3/0658—Controller construction arrangements
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
- G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
- G06F3/0601—Interfaces specially adapted for storage systems
- G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
- G06F3/0662—Virtualisation aspects
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/38—Information transfer, e.g. on bus
- G06F13/42—Bus transfer protocol, e.g. handshake; Synchronisation
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/46—Multiprogramming arrangements
- G06F9/54—Interprogram communication
- G06F9/544—Buffers; Shared memory; Pipes
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Human Computer Interaction (AREA)
- Software Systems (AREA)
- Communication Control (AREA)
- Bus Control (AREA)
- Advance Control (AREA)
- Information Transfer Systems (AREA)
Description
(1)まず、プロセッサ92は、データアクセス922により、送信対象である送信データ232と送信指示情報213を共有領域936に格納する。次に、プロセッサ92は、IPI割込み931により、プロセッサ91に対して送信データ232を送信させるための通知を行う。尚、IPI割込み931や後述のIPI割込み932は、上述した割込みコントローラを介してIPI方式により行われる。
本実施形態1にかかる半導体装置は、互いに異なるOS(Operating System)を実行する第1のプロセッサ及び第2のプロセッサと、メモリと、前記第1のプロセッサにより制御される通信回路と、を備える。ここで、前記メモリは、前記第1のプロセッサにより実行される第1のOSの作業領域である第1のディスクリプタ領域及び第1のデータ領域と、前記第2のプロセッサにより実行される第2のOSの作業領域である第2のディスクリプタ領域及び第2のデータ領域と、を含む。そして、前記第2のプロセッサは、前記第2のデータ領域に格納された送信データに対応する第1の送信指示情報を前記第2のディスクリプタ領域に格納し、前記第1のプロセッサに対して前記第2のディスクリプタ領域の第1の更新通知を送信する。前記第1のプロセッサは、前記第1の更新通知に応じて、前記第2のディスクリプタ領域に格納された前記第1の送信指示情報を読み出して、前記第1のディスクリプタ領域に格納する。前記通信回路は、前記第1のディスクリプタ領域に格納された前記第1の送信指示情報に基づき、前記第2のデータ領域に格納された前記送信データの送信処理を行う。これにより、プロセッサによるデータ領域間の通信データのコピー処理が削減され、プロセッサの処理負荷が軽減できる。また、第1のプロセッサと第2のプロセッサにおける通信処理の一部を共通化でき、開発効率が向上する。
本実施形態2は、上述した実施形態1の他の実施例、又は、実施形態1の改良例である。実施形態1では、プロセッサ12宛の受信データを、プロセッサ11がデータ領域134からデータ領域136へコピーする処理があり、プロセッサの処理負荷を軽減する余地がある。ここで、Ethernet通信では通信データの宛先は、フレームデータのヘッダに含まれる宛先アドレスにより決まる。フレームデータの解析が必要となる。しかし、プロセッサは、メモリに格納後のフレームデータのヘッダを解析することはできるが、DMA転送中である格納前に格納先のデータ領域を判定して振り分けることができない。そのため、通信ネットワークNからの受信データの格納先のデータ領域を宛先により振り分けるには、通信回路がデータを受信時に宛先を判定することが考えられる。
本実施形態3は、上述した実施形態1の改良例である。実施形態1では上述した通り、プロセッサ11は、プロセッサ12からのIPI割込み331による更新通知に応じて、ディスクリプタ領域135から送信指示情報213を読み出して、ディスクリプタ領域133へ格納する。このとき、プロセッサ11側でもディスクリプタを生成し、ディスクリプタ領域133へ格納する場合がある。この場合、上述した通り、各OSのディスクリプタをディスクリプタ領域133において統合する。
実施例3-1では、OS131に予め、OS131側とOS132側とで、通信容量を均等に割り当てる設定をしているものとする。そして、プロセッサ11は、ディスクリプタ領域135から複数の送信指示情報213を順番に読み出してディスクリプタ領域133に格納することと、OS131側の送信指示情報をディスクリプタ領域133に格納することとを交互に行う。このとき、プロセッサ11は、各送信指示情報により送信されるデータ量を同一サイズとなるように制御するものとする。図15は、本実施の形態3にかかる通信容量をOSごとに均等に割り当てる場合(Round Robin方式)のディスクリプタ合成例を示す図である。
実施例3-2では、OS131に予め、OS131側とOS132側とのそれぞれ個別に時間単位毎の累積サイズ上限値を設定済みであるものとする。そして、プロセッサ11は、時間単位毎に、OS131側とOS132側とのディスクリプタを切り替え制御するとToken Bucketとなる。例えば、プロセッサ11は、事前に累積サイズ上限値を満たすように、OS間の通信容量の比率を算出し、単位時間当たりに割当可能なディスクリプタのサイズを算出しておく。そして、プロセッサ11は、ディスクリプタの統合時に、算出値に応じてディスクリプタを分割等して格納し、時間単位ごとに対象のOSを切り替える。
1Mbps=(1000000/8)/1000=125byte/milliseconds
となる。このように、QoS制御が可能となる。
尚、上述した実施形態では、プロセッサとOSが一対一の場合について説明したが、これに限定されず、プロセッサ数とOS数との比率が異なってしても各実施形態は適用可能である。また、OS間通信にハイパーバイザが介在してもよい。また、通信回路は、Ethernet通信用ハードウェアに限定しない。
互いに異なるOS(Operating System)を実行する第1のプロセッサ及び第2のプロセッサと、
メモリと、
前記第1のプロセッサにより制御される通信回路と、を備え、
前記メモリは、
前記第1のプロセッサにより実行される第1のOSの作業領域である第1のディスクリプタ領域及び第1のデータ領域と、
前記第2のプロセッサにより実行される第2のOSの作業領域である第2のディスクリプタ領域及び第2のデータ領域と、を含み、
前記第2のプロセッサは、
前記第2のデータ領域に格納された送信データに対応する第1の送信指示情報を前記第2のディスクリプタ領域に格納し、
前記第1のプロセッサに対して前記第2のディスクリプタ領域の第1の更新通知を送信し、
前記第1のプロセッサは、
前記第1の更新通知に応じて、前記第2のディスクリプタ領域に格納された前記第1の送信指示情報を読み出して、前記第1のディスクリプタ領域に格納し、
前記通信回路は、
前記第1のディスクリプタ領域に格納された前記第1の送信指示情報に基づき、前記第2のデータ領域に格納された前記送信データの送信処理を行う。
これにより、実施形態1と同様の効果を奏する。
1a 半導体装置
11 プロセッサ
11a プロセッサ
11b プロセッサ
11c プロセッサ
111 MMU
12 プロセッサ
12a プロセッサ
12b プロセッサ
12c プロセッサ
121 MMU
13 メモリ
130 共有領域
130a 共有領域
131 OS
132 OS
133 ディスクリプタ領域
133a ディスクリプタ領域
1331 サブ領域
1332 サブ領域
134 データ領域
135 ディスクリプタ領域
136 データ領域
14 割込みコントローラ
15 通信回路
15a 通信回路
151 通知
152 通知
153 判定結果
154 判定結果
16 データバス
17 割込み信号線
N 通信ネットワーク
211 送信指示情報
212 送信指示情報
213 送信指示情報
221 受信指示情報
222 受信指示情報
223 受信指示情報
231 送信データ
232 送信データ
241 受信データ
242 受信データ
311 データアクセス
3111 データアクセス
3112 データアクセス
312 データアクセス
313 データアクセス
314 データアクセス
315 データアクセス
321 データアクセス
322 データアクセス
331 IPI割込み
332 IPI割込み
341 データアクセス
3411 データアクセス
3412 データアクセス
342 データアクセス
343 完了割込み
344 データアクセス
345 データ出力
346 データ入力
41 分類器
411 記憶部
412 判定部
413 通信アドレス情報
4131 所属VLAN ID
4132 MACアドレス
42 分類器
421 記憶部
422 判定部
423 通信アドレス情報
4231 所属VLAN ID
4232 MACアドレス
43 メモリアクセス部
44 メモリアクセス部
45 制御部
9 半導体装置
91 プロセッサ
92 プロセッサ
93 メモリ
95 通信回路
911 データアクセス
912 データアクセス
913 データアクセス
922 データアクセス
931 IPI割込み
932 IPI割込み
941 データアクセス
942 データアクセス
914 データアクセス
943 完了割込み
936 共有領域
Claims (7)
- 互いに異なるOS(Operating System)を実行する第1のプロセッサ及び第2のプロセッサと、
メモリと、
前記第1のプロセッサにより制御される通信回路と、を備え、
前記メモリは、
前記第1のプロセッサにより実行される第1のOSの作業領域である第1のディスクリプタ領域及び第1のデータ領域と、
前記第2のプロセッサにより実行される第2のOSの作業領域である第2のディスクリプタ領域及び第2のデータ領域と、を含み、
前記第2のプロセッサは、
前記第2のデータ領域に格納された送信データに対応する第1の送信指示情報を前記第2のディスクリプタ領域に格納し、
前記第1のプロセッサに対して前記第2のディスクリプタ領域の第1の更新通知を送信し、
前記第1のプロセッサは、
前記第1の更新通知に応じて、前記第2のディスクリプタ領域に格納された前記第1の送信指示情報を読み出して、前記第1のディスクリプタ領域に格納し、
前記通信回路は、
前記第1のディスクリプタ領域に格納された前記第1の送信指示情報に基づき、前記第2のデータ領域に格納された前記送信データの送信処理を行い、
前記第1のプロセッサは、
前記第1の更新通知に応じて、前記第2のディスクリプタ領域に格納された前記第1の送信指示情報と、前記第1のデータ領域に格納された送信データに対応する第2の送信指示情報とを前記第1のディスクリプタ領域に格納する順序を、前記第2の送信指示情報に対応する前記第1のOS及び前記第1の送信指示情報に対応する前記第2のOSに対して予め設定された通信容量の割合に基づいて制御する
半導体装置。 - 前記第1のプロセッサは、
前記通信回路からの前記送信処理の完了通知に応じて、前記通信回路により前記第1のディスクリプタ領域に格納された前記送信データの送信完了情報を読み出して、前記第2のディスクリプタ領域に格納し、
前記第2のプロセッサに対して前記第2のディスクリプタ領域の第2の更新通知を送信し、
前記第2のプロセッサは、
前記第2の更新通知に応じて、前記第2のディスクリプタ領域に格納された前記送信完了情報を参照する
請求項1に記載の半導体装置。 - 互いに異なるOS(Operating System)を実行する第1のプロセッサ及び第2のプロセッサと、
メモリと、
前記第1のプロセッサにより制御される通信回路と、を備え、
前記メモリは、
前記第1のプロセッサにより実行される第1のOSの作業領域である第1のディスクリプタ領域及び第1のデータ領域と、
前記第2のプロセッサにより実行される第2のOSの作業領域である第2のディスクリプタ領域及び第2のデータ領域と、を含み、
前記第2のプロセッサは、
受信データを前記第2のデータ領域に格納するための第1の受信指示情報を前記第2のディスクリプタ領域に格納し、
前記第1のプロセッサに対して前記第2のディスクリプタ領域の第3の更新通知を送信し、
前記第1のディスクリプタ領域は、前記第1のデータ領域に対応する第1のサブ領域と、前記第2のデータ領域に対応する第2のサブ領域とを含み、
前記第1のプロセッサは、
前記第3の更新通知に応じて、前記第2のディスクリプタ領域から読み出した前記第1の受信指示情報を前記第2のサブ領域に格納し、
前記通信回路は、
前記第1のOS又は前記第1のプロセッサに対応する第1の通信アドレス情報と、前記第2のOS又は前記第2のプロセッサに対応する第2の通信アドレス情報とを保持し、
前記受信データの宛先に前記第1及び第2の通信アドレス情報のそれぞれが含まれるか否かを判定し、
前記宛先に前記第2の通信アドレス情報が含まれると判定した場合に、前記第2のサブ領域に格納された前記第1の受信指示情報に基づいて前記第2のデータ領域に前記受信データを格納する
半導体装置。 - 前記通信回路は、
前記第1のデータ領域及び前記第1のサブ領域にアクセス可能な第1の分類器と、
前記第2のデータ領域及び前記第2のサブ領域にアクセス可能な第2の分類器と、を含み、
前記通信回路は、
前記受信データを前記第1の分類器及び前記第2の分類器のそれぞれへ入力し、
前記第2の分類器は、
前記宛先に前記第2の通信アドレス情報が含まれると判定した場合、前記第2のサブ領域に格納された前記第1の受信指示情報に基づき、前記第2のデータ領域を格納先として特定し、
前記第2のデータ領域に前記受信データを格納する
請求項3に記載の半導体装置。 - 前記第2のデータ領域と前記第2のディスクリプタ領域は、前記第1のOSが動作する前記第1のプロセッサと前記第2のOSが動作する前記第2のプロセッサのそれぞれからデータアクセス可能な共有領域である
請求項1に記載の半導体装置。 - 前記第1のプロセッサは、
前記第1のOS及び前記第2のOSの予め設定された通信容量の割合として、単位時間当たりの前記第1の送信指示情報及び前記第2の送信指示情報のサイズ又は件数を割り当てたものを用いる
請求項1に記載の半導体装置。 - 前記第2のディスクリプタ領域は、前記第1のOSが動作する前記第1のプロセッサと前記第2のOSが動作する前記第2のプロセッサのそれぞれからデータアクセス可能な共有領域である
請求項3に記載の半導体装置。
Priority Applications (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2018137376A JP7083717B2 (ja) | 2018-07-23 | 2018-07-23 | 半導体装置 |
US16/456,317 US11079972B2 (en) | 2018-07-23 | 2019-06-28 | Semiconductor device |
CN201910623456.6A CN110750470A (zh) | 2018-07-23 | 2019-07-11 | 半导体器件 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2018137376A JP7083717B2 (ja) | 2018-07-23 | 2018-07-23 | 半導体装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2020016913A JP2020016913A (ja) | 2020-01-30 |
JP7083717B2 true JP7083717B2 (ja) | 2022-06-13 |
Family
ID=69162944
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2018137376A Active JP7083717B2 (ja) | 2018-07-23 | 2018-07-23 | 半導体装置 |
Country Status (3)
Country | Link |
---|---|
US (1) | US11079972B2 (ja) |
JP (1) | JP7083717B2 (ja) |
CN (1) | CN110750470A (ja) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN112286466B (zh) * | 2020-11-18 | 2024-05-07 | 合肥沛睿微电子股份有限公司 | 电子装置及空间复用方法 |
CN112256460B (zh) * | 2020-11-24 | 2024-07-09 | 北京元心科技有限公司 | 进程间通信方法、装置、电子设备及计算机可读存储介质 |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2010003257A (ja) | 2008-06-23 | 2010-01-07 | Toshiba Corp | 仮想計算機システム及びネットワークデバイス共有方法 |
US20120260017A1 (en) | 2011-04-08 | 2012-10-11 | Hitachi, Ltd. | Computer, computer system, and data communication method |
WO2014118969A1 (ja) | 2013-02-01 | 2014-08-07 | 株式会社日立製作所 | 仮想計算機システムおよび仮想計算機システムのデータ転送制御方法 |
JP2015197874A (ja) | 2014-04-03 | 2015-11-09 | 日本電信電話株式会社 | 仮想通信路構築システム、仮想通信路構築方法、及び仮想通信路構築プログラム |
JP2017059897A (ja) | 2015-09-14 | 2017-03-23 | 株式会社東芝 | 分類器、通信装置、及び通信方法 |
Family Cites Families (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3448163B2 (ja) * | 1996-07-19 | 2003-09-16 | 株式会社日立製作所 | 仮想コネクション選択装置 |
US7555753B2 (en) * | 2004-02-26 | 2009-06-30 | International Business Machines Corporation | Measuring processor use in a hardware multithreading processor environment |
JP4839489B2 (ja) | 2008-02-06 | 2011-12-21 | Necシステムテクノロジー株式会社 | ディスクリプタ制御方法、ダイレクトメモリ転送装置およびプログラム |
US8719547B2 (en) * | 2009-09-18 | 2014-05-06 | Intel Corporation | Providing hardware support for shared virtual memory between local and remote physical memory |
US9141538B2 (en) * | 2010-07-07 | 2015-09-22 | Marvell World Trade Ltd. | Apparatus and method for generating descriptors to transfer data to and from non-volatile semiconductor memory of a storage drive |
JP5540979B2 (ja) * | 2010-08-06 | 2014-07-02 | 株式会社リコー | 半導体集積回路、情報記憶方法 |
TWI465905B (zh) * | 2010-09-22 | 2014-12-21 | Toshiba Kk | 記憶體系統、主機控制器、及直接記憶體存取之控制方法 |
JP6241178B2 (ja) | 2013-09-27 | 2017-12-06 | 富士通株式会社 | ストレージ制御装置,ストレージ制御方法及びストレージ制御プログラム |
JP6458146B2 (ja) * | 2015-07-08 | 2019-01-23 | 株式会社日立製作所 | 計算機及びメモリ領域管理方法 |
JP6476098B2 (ja) * | 2015-09-15 | 2019-02-27 | ルネサスエレクトロニクス株式会社 | 半導体装置 |
-
2018
- 2018-07-23 JP JP2018137376A patent/JP7083717B2/ja active Active
-
2019
- 2019-06-28 US US16/456,317 patent/US11079972B2/en active Active
- 2019-07-11 CN CN201910623456.6A patent/CN110750470A/zh active Pending
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2010003257A (ja) | 2008-06-23 | 2010-01-07 | Toshiba Corp | 仮想計算機システム及びネットワークデバイス共有方法 |
US20120260017A1 (en) | 2011-04-08 | 2012-10-11 | Hitachi, Ltd. | Computer, computer system, and data communication method |
WO2014118969A1 (ja) | 2013-02-01 | 2014-08-07 | 株式会社日立製作所 | 仮想計算機システムおよび仮想計算機システムのデータ転送制御方法 |
JP2015197874A (ja) | 2014-04-03 | 2015-11-09 | 日本電信電話株式会社 | 仮想通信路構築システム、仮想通信路構築方法、及び仮想通信路構築プログラム |
JP2017059897A (ja) | 2015-09-14 | 2017-03-23 | 株式会社東芝 | 分類器、通信装置、及び通信方法 |
Non-Patent Citations (1)
Title |
---|
深沢 豪、長嶺精彦、坂本龍一、佐藤未来子、吉永一美、辻田祐一、堀 敦史、石川 裕、並木美太郎,マルチコア・メニーコア混在型計算機における軽量OS向けI/Oライブラリの提案,情報処理学会研究報告[CD-ROM],日本,一般社団法人情報処理学会,2012年10月15日,Vol.2012-OS-122, No.6,pp.1-8,ISSN 1884-0930 |
Also Published As
Publication number | Publication date |
---|---|
US11079972B2 (en) | 2021-08-03 |
CN110750470A (zh) | 2020-02-04 |
JP2020016913A (ja) | 2020-01-30 |
US20200026434A1 (en) | 2020-01-23 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US8259576B2 (en) | Method and apparatus for performing interrupt coalescing | |
US10122623B2 (en) | Control device and control method in SDN network | |
US20070174511A1 (en) | Transmit rate pacing system and method | |
KR101880407B1 (ko) | 리소스 관리 방법, 호스트 및 엔드포인트 | |
US9264377B2 (en) | Controlling data transmission over a network | |
CN103812750B (zh) | 数据通信设备cpu收发报文保护系统及方法 | |
WO2013029487A1 (zh) | 一种资源分配方法及资源管理平台 | |
JP7083717B2 (ja) | 半導体装置 | |
WO2019157849A1 (zh) | 一种资源调度的方法、装置、设备及系统 | |
EP3461086B1 (en) | Communication apparatus, communication method and computer-readable medium | |
WO2017141413A1 (ja) | 計算機、通信ドライバ、および通信制御方法 | |
US11372586B2 (en) | System and method for regulating NVMe-oF command requests and data flow across a network with mismatched rates | |
WO2012012961A1 (zh) | 总线调度方法及装置 | |
JP2017174301A (ja) | 仮想マシン配置装置、仮想マシン配置方法および仮想マシン配置プログラム | |
JP2008181387A (ja) | I/oバスシステム及びその管理方法 | |
CN110532062B (zh) | 一种虚拟化SoC总线系统及配置方法 | |
US10318457B2 (en) | Method and apparatus for split burst bandwidth arbitration | |
JPH0628323A (ja) | プロセス実行制御方法 | |
JP7255675B2 (ja) | 仮想マシン監視装置、仮想マシン監視方法およびプログラム | |
US8004991B1 (en) | Method and system for processing network information | |
JP7004815B2 (ja) | 空調機、通信システム、及び制御方法 | |
CN112737806A (zh) | 网络流量的迁移方法及装置 | |
EP3148163B1 (en) | Function transfer method, device and system | |
KR20130067900A (ko) | 네트워크 자원 제어 방법 및 그 장치 | |
KR20150113783A (ko) | 테넌트 기반의 동적 프로세서 할당 장치 및 방법 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20210119 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20211125 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20211207 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20220203 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20220517 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20220601 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 7083717 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |