JP7073855B2 - Image forming device - Google Patents

Image forming device Download PDF

Info

Publication number
JP7073855B2
JP7073855B2 JP2018068795A JP2018068795A JP7073855B2 JP 7073855 B2 JP7073855 B2 JP 7073855B2 JP 2018068795 A JP2018068795 A JP 2018068795A JP 2018068795 A JP2018068795 A JP 2018068795A JP 7073855 B2 JP7073855 B2 JP 7073855B2
Authority
JP
Japan
Prior art keywords
voltage
circuit
value
voltage application
application circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2018068795A
Other languages
Japanese (ja)
Other versions
JP2019179162A (en
Inventor
伸征 田中
政士 濱谷
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Brother Industries Ltd
Original Assignee
Brother Industries Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Brother Industries Ltd filed Critical Brother Industries Ltd
Priority to JP2018068795A priority Critical patent/JP7073855B2/en
Publication of JP2019179162A publication Critical patent/JP2019179162A/en
Application granted granted Critical
Publication of JP7073855B2 publication Critical patent/JP7073855B2/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Electrostatic Charge, Transfer And Separation In Electrography (AREA)
  • Control Or Security For Electrophotography (AREA)

Description

本発明は、画像形成装置に関するものである。 The present invention relates to an image forming apparatus.

特許文献1には、バイアス印加回路が転写ローラのローラ軸に印加する印加電圧を生成し、バイアス印加回路から転写ローラへ流れる電流値に応じてバイアス印加回路から出力される検出信号に基づいて、バイアス印加回路を制御部(CPU)が制御する構成が開示されている。 In Patent Document 1, the bias application circuit generates an applied voltage applied to the roller shaft of the transfer roller, and is based on a detection signal output from the bias application circuit according to the current value flowing from the bias application circuit to the transfer roller. A configuration in which a control unit (CPU) controls a bias application circuit is disclosed.

特開2009-186926号公報Japanese Unexamined Patent Publication No. 2009-186926

ところで、制御部と、バイアス印加回路とが、異なる基板にそれぞれ実装される場合がある。この場合、例えば、一方の基板の基準電圧の端子と他方の基板の基準電圧の端子とが高抵抗で電気的に接続される接続不良が生じると、共通の電圧とされるべき基準電圧が2つの基板間で異なってしまう場合が生じる。 By the way, the control unit and the bias application circuit may be mounted on different boards. In this case, for example, if a connection failure occurs in which the terminal of the reference voltage of one board and the terminal of the reference voltage of the other board are electrically connected with high resistance, the reference voltage to be a common voltage is 2. It may be different between two boards.

本願は、上記の課題に鑑み提案されたものであって、電気的な接続不良に応じたエラー処理を行うことができる画像形成装置を提供することを目的とする。 The present application has been proposed in view of the above problems, and an object of the present application is to provide an image forming apparatus capable of performing error processing according to an electrical connection failure.

本明細書は、帯電器と、感光体と、感光体と接触する負荷と、帯電器に電圧を印加する帯電電圧印加回路と、負荷に電圧を印加する負荷電圧印加回路と、負荷電圧印加回路に流れる電流に応じた電圧と第1基準電圧との電位差である電圧値を示すアナログ信号を出力する電流検出回路と、帯電電圧印加回路および負荷電圧印加回路を制御する制御部と、帯電電圧印加回路、負荷電圧印加回路、および電流検出回路が第1基準電圧を基準の電圧として実装される第1基板と、第2基準電圧を基準の電圧として制御部が実装される第2基板と、を備え、制御部は、アナログ信号を、第2基準電圧を基準とするデジタル信号に変換するAD変換器を有し、帯電電圧印加回路を駆動している状態で、電流検出回路から出力されるアナログ信号を、AD変換器によりデジタル信号に変換し、デジタル信号の値が第1所定値以上である場合、エラー処理を実行することを特徴とする画像形成装置を開示する。 This specification describes a charger, a photoconductor, a load in contact with the photoconductor, a charge voltage application circuit that applies a voltage to the charger, a load voltage application circuit that applies a voltage to the load, and a load voltage application circuit. A current detection circuit that outputs an analog signal indicating a voltage value that is a potential difference between the voltage corresponding to the current flowing through the device and the first reference voltage, a control unit that controls a charging voltage application circuit and a load voltage application circuit, and a charging voltage application. A first board on which the circuit, the load voltage application circuit, and the current detection circuit are mounted with the first reference voltage as the reference voltage, and a second board on which the control unit is mounted with the second reference voltage as the reference voltage. The control unit has an AD converter that converts an analog signal into a digital signal with reference to a second reference voltage, and is an analog output from a current detection circuit while driving a charging voltage application circuit. Disclosed is an image forming apparatus characterized in that a signal is converted into a digital signal by an AD converter and error processing is executed when the value of the digital signal is equal to or higher than a first predetermined value.

本願に係る画像形成装置によれば、電気的な接続不良に応じたエラー処理を行うことができる。 According to the image forming apparatus according to the present application, it is possible to perform error processing according to an electrical connection failure.

実施形態に係るレーザプリンタの断面図である。It is sectional drawing of the laser printer which concerns on embodiment. 第1基板および第2基板に実装される回路の電気的構成を示すブロック図である。It is a block diagram which shows the electric structure of the circuit mounted on the 1st board and the 2nd board. 帯電電圧印加回路および転写電圧印加回路の回路図である。It is a circuit diagram of the charge voltage application circuit and the transfer voltage application circuit. 検出電圧および転写端子電圧の波形図である。It is a waveform diagram of the detection voltage and the transfer terminal voltage. 印字制御処理のフローチャートである。It is a flowchart of a print control process. 印字準備制御処理のフローチャートである。It is a flowchart of a print preparation control process.

以下、本願の一実施形態について図面を参照して説明する。図1は、本願に係る画像形成装置の実施形態であるモノクロレーザプリンタであるプリンタ1の断面図である。プリンタ1は、本体ケーシング2内の下部に配置されたトレイ4から供給されるシートに対し、画像形成部5にてトナー像を形成した後、定着器7にてそのトナー像を加熱して定着処理を行い、最後にシートを本体ケーシング2の上部に位置する排紙トレイ9に排紙する。なお、図1では、紙面右側を装置の前側と規定し、装置を前側から見た場合に左手に来る側(紙面手前側)を左側と規定して、前後、左右及び上下の各方向を定義する。 Hereinafter, one embodiment of the present application will be described with reference to the drawings. FIG. 1 is a cross-sectional view of a printer 1 which is a monochrome laser printer according to an embodiment of the image forming apparatus according to the present application. The printer 1 forms a toner image on the sheet supplied from the tray 4 arranged at the lower part in the main body casing 2 by the image forming unit 5, and then heats and fixes the toner image by the fixing device 7. The processing is performed, and finally, the sheet is discharged to the paper ejection tray 9 located at the upper part of the main body casing 2. In FIG. 1, the right side of the paper is defined as the front side of the device, and the side that comes to the left when the device is viewed from the front side (front side of the paper) is defined as the left side, and the front-back, left-right, and up-down directions are defined. do.

画像形成部5は、スキャナ部11、現像カートリッジ13、感光体ドラム17、帯電器18、転写ローラ19等を含む。スキャナ部11は、本体ケーシング2内の上方に配置されており、レーザ発光部(不図示)から発射されたレーザ光を、不図示のポリゴンミラー、反射鏡、レンズ等を介して感光体ドラム17の表面上に高速走査にて照射させる。 The image forming unit 5 includes a scanner unit 11, a developing cartridge 13, a photoconductor drum 17, a charger 18, a transfer roller 19, and the like. The scanner unit 11 is arranged above the inside of the main body casing 2, and the laser beam emitted from the laser light emitting unit (not shown) is transmitted to the photoconductor drum 17 via a polygon mirror (not shown), a reflecting mirror, a lens, or the like (not shown). The surface of the lens is irradiated with high-speed scanning.

現像カートリッジ13は、プリンタ1の本体に対して着脱可能に構成されており、その内部にはアジテータ14を有し、トナーを収容している。アジテータ14は内部に収容されたトナーを攪拌する。また、現像カートリッジ13は、現像ローラ21及び供給ローラ23を備え、現像ローラ21及び供給ローラ23は互いに対向した状態で設けられている。現像ローラ21のローラ軸21aには、現像電圧印加回路54(図2)から現像電圧が印加される。また、現像ローラ21は、感光体ドラム17と対向した状態で配置されている。現像カートリッジ13内のトナーは、供給ローラ23の回転により現像ローラ21に供給され、現像ローラ21に担持される。 The developing cartridge 13 is configured to be removable from the main body of the printer 1, has an agitator 14 inside, and houses toner. The agitator 14 agitates the toner contained therein. Further, the developing cartridge 13 includes a developing roller 21 and a supply roller 23, and the developing roller 21 and the supply roller 23 are provided so as to face each other. A developing voltage is applied to the roller shaft 21a of the developing roller 21 from the developing voltage application circuit 54 (FIG. 2). Further, the developing roller 21 is arranged so as to face the photoconductor drum 17. The toner in the developing cartridge 13 is supplied to the developing roller 21 by the rotation of the supply roller 23 and is supported on the developing roller 21.

感光体ドラム17の後方側の上方には、帯電器18が間隔を隔てて配置されている。帯電器18は、帯電ワイヤ18aおよびグリッド部18bを有するスコロトロン型の帯電器である。帯電ワイヤ18aは帯電電圧印加回路51(図2)から帯電電圧が印加される。また、感光体ドラム17の回転軸は接地される。また、感光体ドラム17の下方には、転写ローラ19が感光体ドラム17に対向して配置されて構成されている。転写ローラ19は、金属製のローラ軸19aに例えば導電性のゴムが被覆されている。転写ローラ19のローラ軸19aには、転写電圧印加回路52(図2)から転写電圧が印加される。感光体ドラム17は、回転しつつ、帯電器18によって表面が一様に、正極性に帯電される。次いで、スキャナ部11からのレーザ光により感光体ドラム17の表面上に静電潜像が形成される。その後、感光体ドラム17と接触して回転する現像ローラ21上に担持されているトナーが、感光体ドラム17の表面上の静電潜像に供給されて担持されることによって、感光体ドラム17の表面上にトナー像が形成される。形成されたトナー像は、シートが感光体ドラム17と転写ローラ19との間を通る間に、転写ローラ19に印加される転写バイアスによって、シートに転写される。 Chargers 18 are arranged at intervals above the rear side of the photoconductor drum 17. The charger 18 is a scorotron type charger having a charging wire 18a and a grid portion 18b. A charging voltage is applied to the charging wire 18a from the charging voltage application circuit 51 (FIG. 2). Further, the rotation axis of the photoconductor drum 17 is grounded. Further, a transfer roller 19 is arranged below the photoconductor drum 17 so as to face the photoconductor drum 17. In the transfer roller 19, for example, a conductive rubber is coated on a metal roller shaft 19a. A transfer voltage is applied to the roller shaft 19a of the transfer roller 19 from the transfer voltage application circuit 52 (FIG. 2). The surface of the photoconductor drum 17 is uniformly and positively charged by the charger 18 while rotating. Next, an electrostatic latent image is formed on the surface of the photoconductor drum 17 by the laser beam from the scanner unit 11. After that, the toner supported on the developing roller 21 that rotates in contact with the photoconductor drum 17 is supplied to and supported on the electrostatic latent image on the surface of the photoconductor drum 17, whereby the photoconductor drum 17 is supported. A toner image is formed on the surface of the drum. The formed toner image is transferred to the sheet by the transfer bias applied to the transfer roller 19 while the sheet passes between the photoconductor drum 17 and the transfer roller 19.

定着器7は、画像形成部5に対してシートの搬送方向の下流側(プリンタ1内における後方側)に配置され、定着ローラ27、定着ローラ27を押圧する加圧ローラ29等を含む。定着ローラ27は回転し、シートに転写されたトナーを加熱しつつ、シートに搬送力を付与する。一方、加圧ローラ29は、シートを定着ローラ27側に押圧しながら従動回転する。 The fuser 7 is arranged on the downstream side (rear side in the printer 1) of the sheet transfer direction with respect to the image forming unit 5, and includes a fixing roller 27, a pressure roller 29 that presses the fixing roller 27, and the like. The fixing roller 27 rotates and applies a conveying force to the sheet while heating the toner transferred to the sheet. On the other hand, the pressure roller 29 is driven to rotate while pressing the sheet toward the fixing roller 27.

表示部3は、例えば液晶ディスプレイを備え、本体ケーシング2の上部に設けられ、プリンタ1の各種情報を表示する。 The display unit 3 is provided with, for example, a liquid crystal display and is provided on the upper part of the main body casing 2 to display various information of the printer 1.

次に、図2を用いて、画像形成部5に係る電気的構成について説明する。プリンタ1は上記の構成の他に、制御部40、高圧出力部50、およびメインモータ20等を有する。第2基板41に制御部40が実装されており、第1基板43に高圧出力部50が実装されている。制御部40はCPU33、メモリ34、ASIC(Application Specific Integrated Circuit)35などを含む。CPU33はメモリ34に記憶されている各種のプログラムを実行することによって、給紙部10(図1)、画像形成部5(図1)、および高圧出力部50等を制御する。メモリ34には制御プログラム、後述する印字制御プログラム、印字準備制御プログラム、および各種のデータなどが記憶されている。ASIC35はCPU33と高圧出力部50とを中継する。 Next, the electrical configuration of the image forming unit 5 will be described with reference to FIG. In addition to the above configuration, the printer 1 has a control unit 40, a high voltage output unit 50, a main motor 20, and the like. The control unit 40 is mounted on the second board 41, and the high voltage output unit 50 is mounted on the first board 43. The control unit 40 includes a CPU 33, a memory 34, an ASIC (Application Specific Integrated Circuit) 35, and the like. The CPU 33 controls the paper feeding unit 10 (FIG. 1), the image forming unit 5 (FIG. 1), the high voltage output unit 50, and the like by executing various programs stored in the memory 34. The memory 34 stores a control program, a print control program described later, a print preparation control program, various data, and the like. The ASIC 35 relays the CPU 33 and the high voltage output unit 50.

メインモータ20は電動モータであり、ASIC35に制御される。メインモータ20の駆動力が、感光体ドラム17および転写ローラ19などの各ローラに伝達されて、各ローラは回転する。 The main motor 20 is an electric motor and is controlled by the ASIC 35. The driving force of the main motor 20 is transmitted to each roller such as the photoconductor drum 17 and the transfer roller 19, and each roller rotates.

高圧出力部50は帯電電圧印加回路51、転写電圧印加回路52、転写電流検出回路53、および現像電圧印加回路54などを含む。制御部40および高圧出力部50は夫々第2基板41および第1基板43に各々の接地電圧を基準の電圧として実装されている。第2基板41と第1基板43とは、FFC(Flexible Flat Cable)42にて電気的に接続されており、FFC42に含まれる信号線を介して種々の信号の送受が行われる。帯電電圧印加回路51、転写電圧印加回路52、および現像電圧印加回路54は夫々、第1基板43に設けられた出力端子である端子T5,T6,T7に、帯電電圧、転写電圧、現像電圧を出力する。端子T5~T7は、夫々帯電器18の帯電ワイヤ18a、転写ローラ19のローラ軸19a、現像ローラ21のローラ軸21aに電気的に接続されている。これにより、帯電ワイヤ18a、転写ローラ19のローラ軸19a、および、現像ローラ21のローラ軸21aに、夫々帯電電圧、転写電圧、および現像電圧が印加される。 The high-voltage output unit 50 includes a charging voltage application circuit 51, a transfer voltage application circuit 52, a transfer current detection circuit 53, a development voltage application circuit 54, and the like. The control unit 40 and the high voltage output unit 50 are mounted on the second board 41 and the first board 43, respectively, with their respective ground voltages as reference voltages. The second substrate 41 and the first substrate 43 are electrically connected by an FFC (Flexible Flat Cable) 42, and various signals are transmitted and received via the signal lines included in the FFC 42. The charging voltage application circuit 51, the transfer voltage application circuit 52, and the development voltage application circuit 54 respectively apply the charging voltage, the transfer voltage, and the developing voltage to the terminals T5, T6, and T7, which are output terminals provided on the first substrate 43. Output. The terminals T5 to T7 are electrically connected to the charging wire 18a of the charger 18, the roller shaft 19a of the transfer roller 19, and the roller shaft 21a of the developing roller 21, respectively. As a result, the charging voltage, the transfer voltage, and the developing voltage are applied to the charging wire 18a, the roller shaft 19a of the transfer roller 19, and the roller shaft 21a of the developing roller 21, respectively.

第2基板41および第1基板43は、夫々、本体ケーシング2(図1)に設けられた板金であるプレート(不図示)にねじ(不図示)により固定される。図2の接地回路部45は、接地に係る接続関係を等価回路として示したものである。第2基板41には、FFC42の端子である端子T1とねじと導通する端子である端子T2が設けられている。端子T1と端子T2とは、第2基板41にて電気的に接続されており、第2基板41において接地電圧の端子として機能する。同様に、第1基板43には、FFC42の端子である端子T3とねじと導通する端子である端子T4が設けられている。端子T3と端子T4とは、第1基板43にて電気的に接続されており、第1基板43において接地電圧の端子として機能する。 The second substrate 41 and the first substrate 43 are each fixed to a plate (not shown) which is a sheet metal provided in the main body casing 2 (FIG. 1) by screws (not shown). The grounding circuit unit 45 in FIG. 2 shows the connection relationship related to grounding as an equivalent circuit. The second substrate 41 is provided with a terminal T1 which is a terminal of the FFC 42 and a terminal T2 which is a terminal conducting with a screw. The terminal T1 and the terminal T2 are electrically connected by the second board 41, and function as a terminal of the ground voltage in the second board 41. Similarly, the first substrate 43 is provided with a terminal T3 which is a terminal of the FFC 42 and a terminal T4 which is a terminal conducting with the screw. The terminal T3 and the terminal T4 are electrically connected by the first board 43, and function as a terminal of the ground voltage on the first board 43.

FFC42には端子T1と端子T3とを接続するGND線44が含まれる。抵抗R1は、GND線44の配線抵抗を示している。また、上記したように、端子T2,T4は、ねじを介してプレートに接続されることにより、接地されている。抵抗R2,R3はねじの抵抗を含む接続抵抗を示している。ここで、ねじによる締結が十分であれば、抵抗R2,R3の抵抗値は十分小さく、端子T1~T4は略同電位とされる。しかしながら、例えばプリンタ1が搬送されたことなどにより、ねじに緩みが生じ、ねじによる締結が不十分となる電気的な接続不良が生じる場合がある。例えば、第1基板43を固定するねじが緩んだ場合には、抵抗R3の抵抗値は大きくなり、高圧出力部50の駆動に応じて、端子T3,T4に電流が流れ込むと、端子T1,T2の電位に対して、端子T3,T4の電位が高くなってしまう。後述する、印字制御処理および印刷準備制御処理は、このような電気的な接続不良が考慮された制御である。尚、端子T1,T3はGND線44を介して電気的に接続されているものの、大きな電流を流すことは想定されていないため、抵抗R1の抵抗値は、ねじが十分締結された場合の抵抗R2,R3の抵抗値よりも大きい。このため、電気的な接続不良が生じた場合に生じる端子T1,T2と端子T3,T4との電位差を、GND線44を介した接続によって解消することは困難である。 The FFC 42 includes a GND line 44 that connects the terminal T1 and the terminal T3. The resistance R1 indicates the wiring resistance of the GND line 44. Further, as described above, the terminals T2 and T4 are grounded by being connected to the plate via screws. The resistances R2 and R3 indicate the connection resistance including the resistance of the screw. Here, if the fastening with screws is sufficient, the resistance values of the resistors R2 and R3 are sufficiently small, and the terminals T1 to T4 have substantially the same potential. However, for example, when the printer 1 is transported, the screws may be loosened, resulting in an electrical connection failure in which the screws are insufficiently fastened. For example, when the screw for fixing the first substrate 43 is loosened, the resistance value of the resistor R3 becomes large, and when a current flows into the terminals T3 and T4 according to the drive of the high voltage output unit 50, the terminals T1 and T2 The potential of the terminals T3 and T4 becomes higher than the potential of. The print control process and the print preparation control process, which will be described later, are controls in consideration of such electrical connection failure. Although the terminals T1 and T3 are electrically connected via the GND line 44, it is not expected that a large current will flow, so the resistance value of the resistor R1 is the resistance when the screws are sufficiently fastened. It is larger than the resistance value of R2 and R3. Therefore, it is difficult to eliminate the potential difference between the terminals T1 and T2 and the terminals T3 and T4, which occurs when an electrical connection failure occurs, by connecting via the GND line 44.

次に、図3を用いて、帯電電圧印加回路51、転写電圧印加回路52、および転写電流検出回路53の回路構成について説明する。ASIC35は、AD変換器36およびポートP1~P4などを含む。ポートP1~P3は出力ポートであり、ポートP4は入力ポートである。帯電電圧印加回路51は、帯電電圧駆動回路55および帯電電圧生成回路56などを含む。帯電電圧生成回路56はトランス61、ダイオードD1、コンデンサC1、および抵抗R4などを含む。トランス61の2次側巻線の一端子はダイオードD1のアノードに接続され、他端子はコンデンサC1を介してダイオードD1のカソードおよび端子T5に接続される。また、コンデンサC1に抵抗R4が並列接続されている。転写電圧印加回路52は、順バイアス駆動回路57、順バイアス生成回路58、逆バイアス駆動回路59、および逆バイアス生成回路60などを含む。順バイアス生成回路58はトランス62、ダイオードD2、コンデンサC2、および抵抗R5などを含む。トランス62の2次側巻線の一端子はダイオードD2のカソードに接続され、他端子はコンデンサC2を介してダイオードD2のアノードおよび端子T6に接続されている。また、コンデンサC2に抵抗R5が並列接続されている。逆バイアス生成回路60はトランス63、ダイオードD3、コンデンサC3、および抵抗R6などを含む。トランス63の2次側巻線の一端子はダイオードD3のアノードに接続され、他端子はコンデンサC3を介してダイオードD3のカソードに接続されている。また、コンデンサC3に抵抗R6が並列接続されている。転写電流検出回路53は抵抗R7を含み、抵抗R5~R7は端子T6と接地電圧との間に、この順に直列接続されている。ここで、抵抗R5と抵抗R6との接続線をノードN1と称する。抵抗R6と抵抗R7との接続点はポートP4に接続されており、抵抗R7に誘起される検出電圧が信号Sig4としてポートP4に入力される。AD変換器36は、入力されるアナログ信号である信号Sig4をデジタル信号にAD変換する。ここで、転写電圧印加回路52の駆動に応じて抵抗R7に流れる電流を電流Itと称する。 Next, the circuit configurations of the charging voltage application circuit 51, the transfer voltage application circuit 52, and the transfer current detection circuit 53 will be described with reference to FIG. The ASIC 35 includes an AD converter 36, ports P1 to P4 and the like. Ports P1 to P3 are output ports, and port P4 is an input port. The charging voltage application circuit 51 includes a charging voltage driving circuit 55, a charging voltage generation circuit 56, and the like. The charge voltage generation circuit 56 includes a transformer 61, a diode D1, a capacitor C1, a resistor R4, and the like. One terminal of the secondary winding of the transformer 61 is connected to the anode of the diode D1, and the other terminal is connected to the cathode of the diode D1 and the terminal T5 via the capacitor C1. Further, the resistor R4 is connected in parallel to the capacitor C1. The transfer voltage application circuit 52 includes a forward bias drive circuit 57, a forward bias generation circuit 58, a reverse bias drive circuit 59, a reverse bias generation circuit 60, and the like. The forward bias generation circuit 58 includes a transformer 62, a diode D2, a capacitor C2, a resistor R5, and the like. One terminal of the secondary winding of the transformer 62 is connected to the cathode of the diode D2, and the other terminal is connected to the anode of the diode D2 and the terminal T6 via the capacitor C2. Further, the resistor R5 is connected in parallel to the capacitor C2. The reverse bias generation circuit 60 includes a transformer 63, a diode D3, a capacitor C3, a resistor R6, and the like. One terminal of the secondary winding of the transformer 63 is connected to the anode of the diode D3, and the other terminal is connected to the cathode of the diode D3 via the capacitor C3. Further, the resistor R6 is connected in parallel to the capacitor C3. The transfer current detection circuit 53 includes a resistance R7, and the resistances R5 to R7 are connected in series between the terminal T6 and the ground voltage in this order. Here, the connection line between the resistance R5 and the resistance R6 is referred to as a node N1. The connection point between the resistance R6 and the resistance R7 is connected to the port P4, and the detection voltage induced by the resistance R7 is input to the port P4 as a signal Sign4. The AD converter 36 AD-converts the input analog signal Sig4 into a digital signal. Here, the current flowing through the resistor R7 according to the drive of the transfer voltage application circuit 52 is referred to as a current It.

ASIC35は帯電電圧駆動回路55へのPWM(Pulse Width Modulation)制御信号である信号Sig1を生成し、ポートP1から出力する。帯電電圧駆動回路55は、入力される信号Sig1に基づいて、トランス61の1次側巻線に流れる電流を制御する。これにより、トランス61の1次側巻線に流れる電流が断続して、トランス61の2次側巻線に電圧が誘起される。トランス61の2次側巻線に誘起された電圧はダイオードD1、コンデンサC2により整流平滑化され帯電電圧が生成される。生成された帯電電圧は端子T5を介して帯電ワイヤ18aへ印加される。 The ASIC 35 generates a signal Sig1 which is a PWM (Pulse Width Modulation) control signal to the charging voltage drive circuit 55, and outputs the signal Sig1 from the port P1. The charge voltage drive circuit 55 controls the current flowing through the primary winding of the transformer 61 based on the input signal Sig1. As a result, the current flowing through the primary winding of the transformer 61 is interrupted, and a voltage is induced in the secondary winding of the transformer 61. The voltage induced in the secondary winding of the transformer 61 is rectified and smoothed by the diode D1 and the capacitor C2 to generate a charged voltage. The generated charging voltage is applied to the charging wire 18a via the terminal T5.

転写電圧印加回路52についても同様である。即ち、ASIC35は順バイアス駆動回路57へのPWM制御信号である信号Sig2を生成し、ポートP2から出力する。順バイアス駆動回路57は、入力される信号Sig2に基づいて、順バイアス生成回路58のトランス62を制御する。これにより、感光体ドラム17に担持されるトナーと逆極性の電圧である、負電圧の転写電圧が生成される。生成された転写電圧は端子T6を介して転写ローラ19のローラ軸19aに印加される。また、ASIC35は逆バイアス駆動回路59へのPWM制御信号である信号Sig3を生成し、ポートP3から出力する。逆バイアス駆動回路59は、入力される信号Sig3に基づいて、逆バイアス生成回路60のトランス63を制御する。これにより、感光体ドラム17に担持されるトナーと同極性の電圧である、正電圧の電圧が生成され、ノードN1に出力される。 The same applies to the transfer voltage application circuit 52. That is, the ASIC 35 generates a signal Sig2 which is a PWM control signal to the forward bias drive circuit 57, and outputs the signal Sig2 from the port P2. The forward bias drive circuit 57 controls the transformer 62 of the forward bias generation circuit 58 based on the input signal Sig2. As a result, a transfer voltage of a negative voltage, which is a voltage having a polarity opposite to that of the toner supported on the photoconductor drum 17, is generated. The generated transfer voltage is applied to the roller shaft 19a of the transfer roller 19 via the terminal T6. Further, the ASIC 35 generates a signal Sig3 which is a PWM control signal to the reverse bias drive circuit 59, and outputs the signal Sig3 from the port P3. The reverse bias drive circuit 59 controls the transformer 63 of the reverse bias generation circuit 60 based on the input signal Sig3. As a result, a positive voltage, which is a voltage having the same polarity as the toner carried on the photoconductor drum 17, is generated and output to the node N1.

次に、画像形成時の転写電圧印加回路52の動作概要について図4を用いて説明する。図4は、信号Sig4とされる検出電圧と、端子T6の電圧である転写端子電圧との、横軸を時間とする波形の模式図である。図4の期間TD3が、上記の感光体ドラム17に形成されたトナー像をシートに転写するために転写ローラ19のローラ軸19aに転写電圧が印加される期間である。期間TD3では、転写ローラ19のローラ軸19aには、転写電圧印加回路52により例えば-8kV程度の転写電圧が印加される。また、期間TD3において、感光体ドラム17の表面は、帯電器18により例えば500~870V程度に正帯電されている。このため、感光体ドラム17から端子T6を介して転写電圧印加回路52にリーク電流が流入する。ところで、順バイアス駆動回路57は、端子T6を介してリーク電流が流入されると、信号Sig2に基づくトランス62の制御が不可能となってしまう構成とされている。そこで制御部40は、順バイアス駆動回路57を起動させるのに先立って、詳しくは期間TD3の開始より前の時点から、逆バイアス生成回路60に正電圧を出力させる。これにより、転写ローラ19のローラ軸19aには正電圧が印加され、転写ローラ19のローラ軸19aの電位は、感光体ドラム17の電位よりも高くなるため、リーク電流が転写電圧印加回路52に端子T6を介して流れ込むのが抑制される。これにより、端子T6を介したリーク電流の流入による、順バイアス駆動回路57によるトランス62の制御が不可能となってしまう不具合の発生が抑制される。尚、期間TD3では、逆バイアス生成回路60による正電圧の出力が継続される。また、期間TD3では、電流Itの電流値が目標電流値となるように順バイアス駆動回路57が制御される。具体的には、電流Itが抵抗R7を流れることにより誘起される検出電圧である信号Sig4に基づき、目標電流に対応する目標電圧Vtgbとなるように、信号Sig2が出力される。以下に説明において、期間TD3にて行われる制御を転写電圧制御と記載する場合がある。 Next, an outline of the operation of the transfer voltage application circuit 52 at the time of image formation will be described with reference to FIG. FIG. 4 is a schematic diagram of the waveform of the detection voltage, which is the signal Sign 4, and the transfer terminal voltage, which is the voltage of the terminal T6, with the horizontal axis as time. The period TD3 in FIG. 4 is a period in which a transfer voltage is applied to the roller shaft 19a of the transfer roller 19 in order to transfer the toner image formed on the photoconductor drum 17 to the sheet. In the period TD3, a transfer voltage of, for example, about −8 kV is applied to the roller shaft 19a of the transfer roller 19 by the transfer voltage application circuit 52. Further, in the period TD3, the surface of the photoconductor drum 17 is positively charged to, for example, about 500 to 870 V by the charger 18. Therefore, a leak current flows from the photoconductor drum 17 to the transfer voltage application circuit 52 via the terminal T6. By the way, the forward bias drive circuit 57 is configured such that if a leak current flows in through the terminal T6, it becomes impossible to control the transformer 62 based on the signal Sig2. Therefore, the control unit 40 causes the reverse bias generation circuit 60 to output a positive voltage prior to activating the forward bias drive circuit 57, specifically, from a time point before the start of the period TD3. As a result, a positive voltage is applied to the roller shaft 19a of the transfer roller 19, and the potential of the roller shaft 19a of the transfer roller 19 is higher than the potential of the photoconductor drum 17, so that a leak current is applied to the transfer voltage application circuit 52. The flow through the terminal T6 is suppressed. As a result, it is possible to suppress the occurrence of a problem that the transformer 62 cannot be controlled by the forward bias drive circuit 57 due to the inflow of the leak current through the terminal T6. In the period TD3, the output of the positive voltage by the reverse bias generation circuit 60 is continued. Further, in the period TD3, the forward bias drive circuit 57 is controlled so that the current value of the current It becomes the target current value. Specifically, the signal Sig2 is output so as to have a target voltage Vtgb corresponding to the target current based on the signal Sig4 which is a detection voltage induced by the current It flowing through the resistor R7. In the following description, the control performed during the period TD3 may be referred to as transfer voltage control.

期間TD3の前の期間TD2では、電流Itの電流値が所定値以下となるように、逆バイアス生成回路60の出力電圧の調整が行われる。上記のように、リーク電流が抵抗R7に流れ込むのを抑制するために、逆バイアス生成回路60に正電圧を出力させる。ここで、逆バイアス生成回路60の出力電圧は、リーク電流が抵抗R7に流れ込まない程度に高い電圧であれば良い。そこで、期間TD2では、逆バイアス生成回路60の出力電圧を次第に上昇させ、抵抗R7に流れる電流が所定値以下となることに応じて、出力電圧の上昇を停止し、出力電圧を固定する制御が行われる。これにより、出力電圧は必要以上に高い電圧とされないため、省電力とすることができる。具体的には、電流Itが抵抗R7を流れることにより誘起される検出電圧である信号Sig4に基づき、目標電流に対応する目標電圧Vtgaとなるように、制御された信号Sig2が出力される。尚、期間TD3では、期間TD2にて固定された出力電圧とされる信号Sig2が出力される。以下に説明において、期間TD2にて行われる制御を耐流入電流制御と記載する場合がある。 In the period TD2 before the period TD3, the output voltage of the reverse bias generation circuit 60 is adjusted so that the current value of the current It is equal to or less than a predetermined value. As described above, in order to suppress the leakage current from flowing into the resistor R7, the reverse bias generation circuit 60 is made to output a positive voltage. Here, the output voltage of the reverse bias generation circuit 60 may be as high as such that the leakage current does not flow into the resistor R7. Therefore, in the period TD2, the output voltage of the reverse bias generation circuit 60 is gradually increased, and when the current flowing through the resistor R7 becomes equal to or less than a predetermined value, the increase of the output voltage is stopped and the output voltage is fixed. Will be done. As a result, the output voltage is not set to be higher than necessary, so that power can be saved. Specifically, the signal Sig2 controlled so as to have the target voltage Vtga corresponding to the target current is output based on the signal Sig4 which is the detection voltage induced by the current It flowing through the resistor R7. In the period TD3, the signal Sig2 having the output voltage fixed in the period TD2 is output. In the following description, the control performed during the period TD2 may be described as withstand current control.

期間TD2の前の期間TD1は、クリーニング動作が行われる期間である。期間TD1では、逆バイアス生成回路60から正電圧が出力され、転写ローラ19のローラ軸19aには、正電圧が印加される。これにより、転写ローラ19に付着したトナーが感光体ドラム17に電気的に吐出され、感光体ドラム17に残存していた残存トナーとともに現像ローラ21により回収される。期間TD1にて出力される電圧をクリーニング電圧と称する。 The period TD1 before the period TD2 is the period during which the cleaning operation is performed. In the period TD1, a positive voltage is output from the reverse bias generation circuit 60, and a positive voltage is applied to the roller shaft 19a of the transfer roller 19. As a result, the toner adhering to the transfer roller 19 is electrically ejected to the photoconductor drum 17, and is recovered by the developing roller 21 together with the residual toner remaining on the photoconductor drum 17. The voltage output during the period TD1 is referred to as a cleaning voltage.

ところで、上記のように、端子T4にて電気的な接続不良が生じた場合、端子T3,T4の電位は端子T1,T2の電位よりも高くなることになる。この場合、AD変換器36は、第2基板41の接地電圧である端子T1,T2の電位を基準としてAD変換するため、AD変換器36から出力される検出電圧を示すデジタル値は接続不良が生じていない場合よりも高くなる。次に説明する印字制御処理を実行しない場合、ASIC35は、検出電圧が高くなると、電流Itがより流れていると認識するため、期間TD2にておいて、逆バイアス生成回路60の出力電圧を高くする制御がなされてしまう。つまり、実際には電流Itが流れていないにもかかわらず、逆バイアス生成回路60の出力電圧は高く制御されてしまう。次に説明する印字制御処理によれば、端子T4にて電気的な接続不良が生じた場合にも、転写電圧印加回路52を適切に制御することができる。 By the way, as described above, when an electrical connection failure occurs at the terminal T4, the potentials of the terminals T3 and T4 become higher than the potentials of the terminals T1 and T2. In this case, since the AD converter 36 performs AD conversion based on the potentials of the terminals T1 and T2 which are the ground voltage of the second board 41, the digital value indicating the detection voltage output from the AD converter 36 has a connection failure. It will be higher than if it did not occur. When the print control process described below is not executed, the ASIC 35 recognizes that the current It is flowing more when the detection voltage becomes high, so that the output voltage of the reverse bias generation circuit 60 is made high during the period TD2. Control is done. That is, the output voltage of the reverse bias generation circuit 60 is controlled to be high even though the current It does not actually flow. According to the print control process described below, the transfer voltage application circuit 52 can be appropriately controlled even when an electrical connection failure occurs at the terminal T4.

第1モードにおいて、制御部40は、印刷ジョブを受け付けると、所定のタイミングで、図5に示す印字制御処理を開始する。まず、制御部40は、信号Sig1を出力して帯電電圧印加回路51に帯電電圧の出力を開始させる(S1)。次に、制御部40は、メインモータ20の回転を開始させ、信号Sig3を出力して逆バイアス生成回路60にクリーニング電圧の出力を開始させる(S3)。ここで、クリーニング電圧は、逆バイアス生成回路60の最大出力値とされ、制御部40は逆バイアス生成回路60の出力が最大となるデューティ比の信号Sig3を出力する。次に、制御部40は、信号Sig4に基づき、検出電圧が第1判定値Vth1以上であるか否かを判断する(S5)。尚、ここでの検出電圧とは、信号Sig4がAD変換器36によりAD変換された後の電圧を示し、以後、検出電圧Vloadと称する。クリーニング電圧が端子T6に印加されている状態では、クリーニング電圧は十分高いため、感光体ドラム17から転写電圧印加回路52へのリーク電流の流れ込みが少ない状態である。従って、端子T6の電圧は略クリーニング電圧とされる。一方、例えば端子T6の電圧が十分高くなく、リーク電流が端子T6に流れ込む状態であると、端子T6の電圧はリーク電流の電流量により変動し、検出電圧もリーク電流の電流量に応じた値となる。ここで、クリーニング電圧が端子T6に印加されている状態における検出電圧Vloadを第1判定値Vth1と判断することで、接続不良であるか否かを精度良く判断することができる。クリーニング電圧が出力されている状態における検出電圧Vloadの値は、端子T6およびノードN1の電圧が抵抗R6,R7,R1~R3により分圧された、抵抗R7,R1~R3にかかる電圧となる。従って、抵抗R3が大きいほど、検出電圧Vloadの値は大きい値となる。 In the first mode, when the control unit 40 receives the print job, the print control process shown in FIG. 5 is started at a predetermined timing. First, the control unit 40 outputs the signal Sig1 to cause the charging voltage application circuit 51 to start outputting the charging voltage (S1). Next, the control unit 40 starts the rotation of the main motor 20, outputs the signal Sig3, and causes the reverse bias generation circuit 60 to start the output of the cleaning voltage (S3). Here, the cleaning voltage is set to the maximum output value of the reverse bias generation circuit 60, and the control unit 40 outputs a signal Sig3 having a duty ratio that maximizes the output of the reverse bias generation circuit 60. Next, the control unit 40 determines whether or not the detected voltage is equal to or higher than the first determination value Vth1 based on the signal Sig4 (S5). The detected voltage here means the voltage after the signal Sig4 is AD-converted by the AD converter 36, and is hereinafter referred to as the detected voltage Vload. When the cleaning voltage is applied to the terminal T6, the cleaning voltage is sufficiently high, so that the leakage current from the photoconductor drum 17 to the transfer voltage application circuit 52 is small. Therefore, the voltage of the terminal T6 is substantially a cleaning voltage. On the other hand, for example, when the voltage of the terminal T6 is not sufficiently high and the leak current flows into the terminal T6, the voltage of the terminal T6 fluctuates depending on the current amount of the leak current, and the detected voltage is also a value corresponding to the current amount of the leak current. It becomes. Here, by determining the detection voltage Vload in the state where the cleaning voltage is applied to the terminal T6 as the first determination value Vth1, it is possible to accurately determine whether or not the connection is defective. The value of the detection voltage Vload in the state where the cleaning voltage is output is the voltage applied to the resistors R7, R1 to R3 in which the voltages of the terminals T6 and the node N1 are divided by the resistors R6, R7, R1 to R3. Therefore, the larger the resistance R3, the larger the value of the detected voltage Vload.

検出電圧Vloadが第1判定値Vth1以上でないと判断することに応じて(S5:NO)、第1基板43における接地電圧と第2基板41との接地電圧との電位差は耐流入電流制御および転写電圧制御に対して規定の制御を実行可能な範囲内であるため、制御部40は、耐流入電流制御における目標電圧Vtgaを予めメモリ34に記憶されているデフォルトの電圧値である電圧Vaに設定する。また、制御部40は、転写電圧制御における目標電圧Vtgbを予めメモリ34に記憶されているデフォルトの電圧値である電圧Vbに設定し(S7)、ステップS15へ進む。 Depending on the determination that the detected voltage Vload is not equal to or higher than the first determination value Vth1 (S5: NO), the potential difference between the ground voltage of the first board 43 and the ground voltage of the second board 41 is controlled by withstand current and transferred. Since the specified control can be executed for the voltage control, the control unit 40 sets the target voltage Vtga in the withstand current control to the voltage Va, which is the default voltage value stored in the memory 34 in advance. do. Further, the control unit 40 sets the target voltage Vtgb in the transfer voltage control to the voltage Vb, which is the default voltage value stored in advance in the memory 34 (S7), and proceeds to step S15.

一方、検出電圧Vloadが第1判定値Vth1以上であると判断することに応じて(S5:YES)、制御部40は、検出電圧Vloadは第2判定値Vth2以上であるか否かを判断する(S9)。尚、第2判定値Vth2は第1判定値Vth1よりも大きい値である。検出電圧Vloadが第2判定値Vth2以上でないと判断することに応じて(S9:NO)、第1基板43における接地電圧と第2基板41との接地電圧との電位差は耐流入電流制御および転写電圧制御を実行可能な範囲内であるため、制御部40は、耐流入電流制御における目標電圧Vtgaを検出電圧Vloadに設定する。また、制御部40は、転写電圧制御における目標電圧Vtgbを、検出電圧Vloadから電圧Vaを減算した値を電圧Vbに加算した値に設定する(S13)。これにより、電気的な接続不良により第1基板43における接地電圧の電位が第2基板41との接地電圧の電位よりも高くなった場合にも、第1基板43における接地電圧を検出電圧Vloadであるとみなすことで、この後に実行される耐流入電流制御および転写電圧制御を目標通りに行うことができる。制御部40は、ステップS13の実行後、ステップS15へ進む。 On the other hand, in response to the determination that the detected voltage Vload is equal to or greater than the first determination value Vth1 (S5: YES), the control unit 40 determines whether or not the detected voltage Vload is equal to or greater than the second determination value Vth2. (S9). The second determination value Vth2 is a value larger than the first determination value Vth1. Depending on the determination that the detected voltage Vload is not equal to or higher than the second determination value Vth2 (S9: NO), the potential difference between the ground voltage of the first board 43 and the ground voltage of the second board 41 is controlled by withstand current and transferred. Since the voltage control is within the feasible range, the control unit 40 sets the target voltage Vtga in the withstand current control to the detection voltage Vload. Further, the control unit 40 sets the target voltage Vtgb in the transfer voltage control to a value obtained by subtracting the voltage Va from the detected voltage Vload and adding it to the voltage Vb (S13). As a result, even when the potential of the ground voltage on the first board 43 becomes higher than the potential of the ground voltage with the second board 41 due to an electrical connection failure, the ground voltage on the first board 43 is detected by the detection voltage Vload. By assuming that there is, the inflow withstand current control and the transfer voltage control to be executed after that can be performed as the target. The control unit 40 proceeds to step S15 after executing step S13.

一方、検出電圧Vloadが第2判定値Vth2以上であると判断することに応じて(S9:YES)、第1基板43における接地電圧と第2基板41との接地電圧との電位差が大きく、耐流入電流制御および転写電圧制御を実行することができないため、帯電電圧生成回路56および転写電圧印加回路52をエラー停止し、表示部3にエラーメッセージを表示させる(S11)。ここで、エラー停止とは例えば、信号Sig1,Sig3をロウレベルにし、以後の高圧出力部50の駆動をエラー解除されるまで中断する処理である。尚、第1判定値Vth1および第2判定値Vth2は、実験などにより求められ、予めメモリ34に記憶されている。また、ステップS1の実行からS15の実行前までの処理は、図4の期間TD1に実行される処理である。 On the other hand, depending on the determination that the detected voltage Vload is equal to or higher than the second determination value Vth2 (S9: YES), the potential difference between the ground voltage of the first board 43 and the ground voltage of the second board 41 is large, and the withstand voltage is high. Since the inflow current control and the transfer voltage control cannot be executed, the charging voltage generation circuit 56 and the transfer voltage application circuit 52 are stopped with an error, and an error message is displayed on the display unit 3 (S11). Here, the error stop is, for example, a process of setting the signals Sig1 and Sig3 to a low level and interrupting the subsequent drive of the high voltage output unit 50 until the error is cleared. The first determination value Vth1 and the second determination value Vth2 are obtained by an experiment or the like and are stored in the memory 34 in advance. Further, the processing from the execution of step S1 to the execution before the execution of S15 is the processing executed during the period TD1 of FIG.

ステップS15では、信号Sig3を出力して逆バイアス駆動回路59および逆バイアス生成回路60の駆動を開始させ、耐流入電流制御を行う(S15)。尚、ステップS15は図4の期間TD2に実行される処理である。ステップS15では、検出電圧Vloadが目標電圧Vtgaとなったと判断されると、この時のデューティ比の信号Sig3の出力がステップS19まで継続される。次に、制御部40は、信号Sig2を出力して、目標電圧Vtgbとする順バイアス駆動回路57および順バイアス生成回路58の制御を行う(S17)。これにより、転写ローラ19のローラ軸19aには転写電圧が印加される。尚、ステップS17は図4の期間TD3に実行される処理である。 In step S15, the signal Sig3 is output to start driving the reverse bias drive circuit 59 and the reverse bias generation circuit 60, and the withstand current control is performed (S15). Note that step S15 is a process executed during the period TD2 of FIG. In step S15, when it is determined that the detected voltage Vload has reached the target voltage Vtga, the output of the duty ratio signal Sig3 at this time is continued until step S19. Next, the control unit 40 outputs the signal Sig2 to control the forward bias drive circuit 57 and the forward bias generation circuit 58 with the target voltage Vtgb (S17). As a result, a transfer voltage is applied to the roller shaft 19a of the transfer roller 19. Note that step S17 is a process executed during the period TD3 of FIG.

次に、信号Sig1,Sig2をロウレベルとすることで、帯電電圧駆動回路55および順バイアス駆動回路57の駆動を停止する(S19)。次に、制御部40は、ステップS3と同様に、逆バイアス生成回路60にクリーニング電圧を出力させる(S21)。次に、信号Sig3をロウレベルとすることで、逆バイアス駆動回路59の駆動を停止させ(S23)、印字制御処理を終了する。 Next, by setting the signals Sig1 and Sig2 to low levels, the drive of the charge voltage drive circuit 55 and the forward bias drive circuit 57 is stopped (S19). Next, the control unit 40 causes the reverse bias generation circuit 60 to output a cleaning voltage in the same manner as in step S3 (S21). Next, by setting the signal Sig3 to a low level, the drive of the reverse bias drive circuit 59 is stopped (S23), and the print control process is terminated.

次に、図6を用いて、印字準備制御処理について説明する。第2モードにおいて、制御部40は、プリンタ1の電源がオンされると、印字準備制御処理を開始する。尚、印字準備制御処理は、画像形成処理に先立って実行される処理であり、例えばアジテータ14を回転させるなどの画像形成の準備動作を行うための処理である。印字制御処理と同様の処理ステップには同じ符号を付し、詳細な説明は適宜、省略する。 Next, the print preparation control process will be described with reference to FIG. In the second mode, the control unit 40 starts the print preparation control process when the power of the printer 1 is turned on. The print preparation control process is a process executed prior to the image formation process, and is a process for performing an image formation preparation operation such as rotating the agitator 14. The same processing steps as those for the print control processing are designated by the same reference numerals, and detailed description thereof will be omitted as appropriate.

まず、制御部40は、ステップS1,S3を実行する。メインモータ20の回転によりアジテータ14が回転する。次に、制御部40は、検出電圧Vloadは第2判定値Vth2以上であるか否かを判断する(S9)。検出電圧Vloadが第2判定値Vth2以上であると判断することに応じて(S9:YES)、帯電電圧生成回路56および転写電圧印加回路52の駆動をエラー停止し、表示部3にエラーメッセージを表示させる(S11)。一方、検出電圧Vloadが第2判定値Vth2以上でないと判断することに応じて(S9:NO)、電気的な接続不良は生じていないため、帯電電圧生成回路56、順バイアス駆動回路57、および逆バイアス駆動回路59の駆動を停止し、印字準備制御処理を終了する。尚、制御部40は、印字準備制御処理の終了後、印刷ジョブを受け付ける待機状態となる。このように、印字準備制御処理の実行により、画像形成の前に、電気的な接続不良を検出することができる。 First, the control unit 40 executes steps S1 and S3. The agitator 14 rotates due to the rotation of the main motor 20. Next, the control unit 40 determines whether or not the detected voltage Vload is equal to or higher than the second determination value Vth2 (S9). In response to the determination that the detection voltage Vload is equal to or higher than the second determination value Vth2 (S9: YES), the drive of the charge voltage generation circuit 56 and the transfer voltage application circuit 52 is stopped by an error, and an error message is displayed on the display unit 3. Display (S11). On the other hand, in response to the determination that the detected voltage Vload is not equal to or higher than the second determination value Vth2 (S9: NO), no electrical connection failure has occurred, so that the charged voltage generation circuit 56, the forward bias drive circuit 57, and The drive of the reverse bias drive circuit 59 is stopped, and the print preparation control process is terminated. After the print preparation control process is completed, the control unit 40 is in a standby state for accepting a print job. In this way, by executing the print preparation control process, it is possible to detect an electrical connection failure before image formation.

ここで、プリンタ1は画像形成装置の一例であり、転写ローラ19は負荷の一例であり、転写電圧印加回路52は負荷電圧印加回路の一例であり、転写電流検出回路53は電流検出回路の一例である。また、トナーは現像剤の一例である。順バイアス駆動回路57および順バイアス生成回路58は第1回路の一例であり、逆バイアス駆動回路59および逆バイアス生成回路60は第2回路の一例である。また、第1基板43の接地電圧は第1基準電圧の一例であり、第2基板41の接地電圧は第2基準電圧の一例である。
また、ステップS9~S13はエラー処理の一例であり、第1判定値Vth1は第1所定値の一例であり、第2判定値Vth2は第2所定値の一例であり、クリーニング電圧は所定電圧値より大きい電圧の一例であり、信号Sig3は制御信号の一例である。印字制御処理が実行されるモードが第1モードの一例であり、印字準備制御処理が実行されるモードが第2モードの一例である。
Here, the printer 1 is an example of an image forming apparatus, the transfer roller 19 is an example of a load, the transfer voltage application circuit 52 is an example of a load voltage application circuit, and the transfer current detection circuit 53 is an example of a current detection circuit. Is. Toner is an example of a developer. The forward bias drive circuit 57 and the forward bias generation circuit 58 are examples of the first circuit, and the reverse bias drive circuit 59 and the reverse bias generation circuit 60 are examples of the second circuit. The ground voltage of the first substrate 43 is an example of the first reference voltage, and the ground voltage of the second substrate 41 is an example of the second reference voltage.
Further, steps S9 to S13 are examples of error processing, the first determination value Vth1 is an example of a first predetermined value, the second determination value Vth2 is an example of a second predetermined value, and the cleaning voltage is a predetermined voltage value. It is an example of a larger voltage, and the signal Sig3 is an example of a control signal. The mode in which the print control process is executed is an example of the first mode, and the mode in which the print preparation control process is executed is an example of the second mode.

以上、説明した実施形態によれば、以下の効果を奏する。
制御部40は、ステップS3にて、逆バイアス駆動回路59を駆動し、逆バイアス生成回路60からクリーニング電圧を出力させる。また、制御部40は、検出電圧Vloadが第1判定値Vth1以上であると判断すると、ステップS9以降の処理を実行する。これにより、検出電圧Vloadが第1判定値Vth1以上であると判断することに応じて、電気的な接続不良に応じたステップS11,S13を実行することができる。例えば第1基板43と本体ケーシング2に設けられたプレートとの電気的な接続不良が生じた場合には、第1基板43の接地電圧と、第2基板41の接地電圧とで電位差が生じる。この場合、この電位差に応じて、検出電圧Vloadは接続不良が生じていない場合の値よりも大きな電圧値となる。このため、検出電圧Vloadが第1判定値Vth1以上であると判断する場合には、接続不良が生じていると判断することができる。帯電電圧印加回路51を駆動している状態で、感光体ドラム17に接触する転写ローラ19に流れる電流を検出する転写電流検出回路53から出力される信号Sig4の値は、第1基板43の接地電圧と、第2基板41の接地電圧との電位差を反映した値となる。従って、信号Sig4に基づき、AD変換器36から出力される検出電圧を示すデジタル値が第1判定値Vth1以上であると判断する場合には、接続不良が生じていると判断することができる。
According to the embodiments described above, the following effects are obtained.
In step S3, the control unit 40 drives the reverse bias drive circuit 59 and outputs a cleaning voltage from the reverse bias generation circuit 60. Further, when the control unit 40 determines that the detected voltage Vload is equal to or higher than the first determination value Vth1, the control unit 40 executes the processes after step S9. As a result, steps S11 and S13 can be executed according to the electrical connection failure in response to the determination that the detected voltage Vload is equal to or higher than the first determination value Vth1. For example, when an electrical connection failure occurs between the first board 43 and the plate provided on the main body casing 2, a potential difference occurs between the ground voltage of the first board 43 and the ground voltage of the second board 41. In this case, depending on this potential difference, the detected voltage Vload becomes a voltage value larger than the value when no connection failure has occurred. Therefore, when it is determined that the detected voltage Vload is equal to or higher than the first determination value Vth1, it can be determined that a connection failure has occurred. The value of the signal Sig4 output from the transfer current detection circuit 53 that detects the current flowing through the transfer roller 19 in contact with the photoconductor drum 17 while driving the charging voltage application circuit 51 is the grounding of the first substrate 43. The value reflects the potential difference between the voltage and the ground voltage of the second substrate 41. Therefore, when it is determined that the digital value indicating the detection voltage output from the AD converter 36 is equal to or higher than the first determination value Vth1 based on the signal Sig4, it can be determined that a connection failure has occurred.

また、転写電圧印加回路52は、感光体ドラム17に担持されるトナーの極性とは逆極性の電圧を生成する順バイアス駆動回路57および順バイアス生成回路58を有する。また、転写電圧印加回路52は、感光体ドラム17に担持されるトナーの極性と同極性の電圧を生成する逆バイアス駆動回路59および逆バイアス生成回路60を有する。制御部40は、ステップS3にて、逆バイアス駆動回路59を駆動し、逆バイアス生成回路60からクリーニング電圧を出力させる制御信号である、信号Sig3を出力している状態における検出電圧Vloadを接続不良が生じているか否かの判断に用いる。これにより、接続不良が生じているか否かを精度良く判断することができる。転写ローラ19のローラ軸19aにクリーニング電圧が印加されている状態では、感光体ドラム17から転写電圧印加回路52へのリーク電流の流れ込みが少ない状態であり、端子T6の電圧は、信号Sig3に応じたクリーニング電圧とされている。この状態で、検出電圧Vloadが第1判定値Vth1以上である場合には、第1基板43の接地電圧と、第2基板41の接地電圧とに電位差が生じていると判断することができる。 Further, the transfer voltage application circuit 52 includes a forward bias drive circuit 57 and a forward bias generation circuit 58 that generate a voltage having a polarity opposite to the polarity of the toner carried on the photoconductor drum 17. Further, the transfer voltage application circuit 52 includes a reverse bias drive circuit 59 and a reverse bias generation circuit 60 that generate a voltage having the same polarity as the polarity of the toner carried on the photoconductor drum 17. In step S3, the control unit 40 drives the reverse bias drive circuit 59 and outputs the cleaning voltage from the reverse bias generation circuit 60. The detection voltage Vload in the state of outputting the signal Sig3 is poorly connected. Is used to determine whether or not is occurring. This makes it possible to accurately determine whether or not a connection failure has occurred. When the cleaning voltage is applied to the roller shaft 19a of the transfer roller 19, the leakage current does not flow much from the photoconductor drum 17 to the transfer voltage application circuit 52, and the voltage of the terminal T6 corresponds to the signal Sig3. It is said to be a cleaning voltage. In this state, when the detected voltage Vload is equal to or higher than the first determination value Vth1, it can be determined that a potential difference has occurred between the ground voltage of the first board 43 and the ground voltage of the second board 41.

また、制御部40は、帯電電圧印加回路51を駆動し、順バイアス駆動回路57の駆動を停止した状態で、ステップS3にて順バイアス生成回路58にクリーニング電圧を出力させるための制御信号である信号Sig3を逆バイアス駆動回路59に出力した状態における検出電圧Vloadを接続不良が生じているか否かの判断に用いる。これにより、帯電電圧駆動回路55を駆動し、順バイアス駆動回路57の駆動を停止した状態で、ステップS3にて順バイアス生成回路58にクリーニング電圧を出力させるための制御信号である信号Sig3を逆バイアス駆動回路59に出力した状態で、接続不良が生じているか否かの判断を行うことができる。 Further, the control unit 40 is a control signal for driving the charging voltage application circuit 51 and outputting the cleaning voltage to the forward bias generation circuit 58 in step S3 in a state where the driving of the forward bias drive circuit 57 is stopped. The detection voltage Vload in the state where the signal Sig3 is output to the reverse bias drive circuit 59 is used to determine whether or not a connection failure has occurred. As a result, in a state where the charge voltage drive circuit 55 is driven and the drive of the forward bias drive circuit 57 is stopped, the signal Sig3, which is a control signal for outputting the cleaning voltage to the forward bias generation circuit 58 in step S3, is reversed. With the output to the bias drive circuit 59, it is possible to determine whether or not a connection failure has occurred.

また、制御部40は、ステップS9にて、検出電圧Vloadが第2判定値Vth2より小さいと判断すると、ステップS15にて、順バイアス駆動回路57および順バイアス生成回路58の駆動を開始する。これにより、検出電圧Vloadが第2判定値Vth2より小さい場合に、順バイアス駆動回路57および順バイアス生成回路58の駆動を開始することができる。 Further, when the control unit 40 determines in step S9 that the detected voltage Vload is smaller than the second determination value Vth2, the control unit 40 starts driving the forward bias drive circuit 57 and the forward bias generation circuit 58 in step S15. Thereby, when the detected voltage Vload is smaller than the second determination value Vth2, the driving of the forward bias drive circuit 57 and the forward bias generation circuit 58 can be started.

また、制御部40は、ステップS9にてNOと判断した場合、つまり、検出電圧Vloadが第1判定値Vth1以上、第2判定値Vth2より小さい場合、ステップS17における目標電圧Vtgbを、検出電圧Vloadを反映した値とすることで、順バイアス駆動回路57の制御に検出電圧Vloadをフィードバックする。これにより、第1基板43の接地電圧と、第2基板41の接地電圧とに電位差が生じている場合にも、この電位差をフィードバックして順バイアス駆動回路57を制御することができる。 Further, when the control unit 40 determines NO in step S9, that is, when the detection voltage Vload is equal to or higher than the first determination value Vth1 and smaller than the second determination value Vth2, the control unit 40 sets the target voltage Vtgb in step S17 to the detection voltage Vload. By setting the value to reflect the above, the detection voltage Vload is fed back to the control of the forward bias drive circuit 57. As a result, even when there is a potential difference between the ground voltage of the first substrate 43 and the ground voltage of the second substrate 41, the potential difference can be fed back to control the forward bias drive circuit 57.

また、制御部40は、ステップS9にて、検出電圧Vloadが第2判定値Vth2以上であると判断すると、ステップS11にて、帯電電圧生成回路56および転写電圧印加回路52をエラー停止する。これにより、第1基板43の接地電圧と、第2基板41の接地電圧とで電位差が大きい場合には、エラー停止することができる。 Further, when the control unit 40 determines in step S9 that the detected voltage Vload is equal to or higher than the second determination value Vth2, the control unit 40 causes an error stop in the charge voltage generation circuit 56 and the transfer voltage application circuit 52 in step S11. As a result, if the potential difference between the ground voltage of the first board 43 and the ground voltage of the second board 41 is large, the error can be stopped.

また、制御部40は、印刷準備処理におけるステップS9にて、NOと判断することに応じて、ステップS31を実行し、YESと判断することに応じて、帯電電圧駆動回路55および順バイアス駆動回路57をエラー停止する。これにより、印刷準備処理にて、電気的な接続不良が生じているか否かを判断することができる。 Further, the control unit 40 executes step S31 in response to the determination of NO in step S9 in the print preparation process, and executes the charge voltage drive circuit 55 and the forward bias drive circuit in response to the determination of YES. Stop 57 with an error. This makes it possible to determine whether or not an electrical connection failure has occurred in the print preparation process.

尚、本発明は前記実施形態に限定されるものではなく、本発明の趣旨を逸脱しない範囲内での種々の改良、変更が可能であることは言うまでもない。
例えば、上記では、負荷の一例として転写ローラ19、負荷電圧印加回路の一例として、転写電圧印加回路52を例示したが、これに限定されない。例えば、現像電圧印加回路54の出力を検出する電流検出回路構成を備える場合には、現像ローラ21を負荷として、現像電圧印加回路54を負荷電圧印加回路としても良い。また、プリンタ1が、例えば、感光体ドラム17に残存するトナーをクリーニングするためのクリーニング電圧生成回路および電流検出回路を備える場合には、クリーニング電圧生成回路を負荷電圧印加回路としても良い。
Needless to say, the present invention is not limited to the above-described embodiment, and various improvements and changes can be made without departing from the spirit of the present invention.
For example, in the above, the transfer roller 19 is exemplified as an example of the load, and the transfer voltage application circuit 52 is exemplified as an example of the load voltage application circuit, but the present invention is not limited thereto. For example, when the current detection circuit configuration for detecting the output of the development voltage application circuit 54 is provided, the development roller 21 may be used as a load and the development voltage application circuit 54 may be used as a load voltage application circuit. Further, when the printer 1 includes, for example, a cleaning voltage generation circuit and a current detection circuit for cleaning the toner remaining on the photoconductor drum 17, the cleaning voltage generation circuit may be used as a load voltage application circuit.

また、上記では、転写電圧印加回路52が、逆バイアス駆動回路59および逆バイアス生成回路60を備える構成を例示したが、例えば、逆バイアス駆動回路59および逆バイアス生成回路60に替えて、転写電圧印加回路52が、例えばツェナーダイオードを含む、固定の正電圧の出力電圧を出力する回路を備える構成にも適用することができる。この場合には、クリーニング電圧の出力および耐流入電流制御が行われない。そこで、この構成の場合には、印字制御処理にて、ステップS1の実行後、メインモータ20の回転を開始させ、ステップS3、S15、S21、S23をスキップする構成とすると良い。また、ステップS7,S9にて、目標電圧Vtgaの設定の処理を行わない構成とすると良い。また、印字準備制御処理にて、ステップS1の実行後、メインモータ20の回転を開始させ、ステップS3をスキップする構成とすると良い。 Further, in the above, the configuration in which the transfer voltage application circuit 52 includes the reverse bias drive circuit 59 and the reverse bias generation circuit 60 is exemplified, but for example, the transfer voltage is replaced with the reverse bias drive circuit 59 and the reverse bias generation circuit 60. The application circuit 52 can also be applied to a configuration including a circuit that outputs a fixed positive voltage output voltage, including, for example, a Zener diode. In this case, the output of the cleaning voltage and the withstand current control are not performed. Therefore, in the case of this configuration, it is preferable to start the rotation of the main motor 20 after executing step S1 in the print control process, and skip steps S3, S15, S21, and S23. Further, it is preferable that the process of setting the target voltage Vtga is not performed in steps S7 and S9. Further, in the print preparation control process, after the execution of step S1, the rotation of the main motor 20 may be started and the step S3 may be skipped.

また、上記では、転写電圧印加回路52が、逆バイアス駆動回路59および逆バイアス生成回路60を備える構成を例示したが、正電圧の出力電圧を出力する回路を備えない構成にも適用することができる。この場合、順バイアス駆動回路57および順バイアス生成回路58が駆動されていない状態の検出電圧Vloadが判定値以上である否かを判断する構成とすると良い。順バイアス駆動回路57および順バイアス生成回路58が駆動されていない状態の検出電圧Vloadは、帯電された感光体ドラム17の表面から、端子T6を介し、接地されている端子T3,T4に流れ込むリーク電流の電流量および抵抗R1~R3の抵抗値に応じた値となるため、電気的な接続不良が生じているか否かを判断することができる。また、例えば、順バイアス駆動回路57および順バイアス生成回路58を駆動させた状態の検出電圧Vloadが判定値以上である否かを判断する構成としても良い。順バイアス駆動回路57および順バイアス生成回路58を駆動させた状態の検出電圧Vloadは、電流Itに応じた値であり、且つ抵抗R3の抵抗値に応じた値となるため、電気的な接続不良が生じているか否かを判断することができる。 Further, in the above, the configuration in which the transfer voltage application circuit 52 includes the reverse bias drive circuit 59 and the reverse bias generation circuit 60 is exemplified, but it can also be applied to a configuration not including a circuit that outputs a positive output voltage. can. In this case, it is preferable to determine whether or not the detection voltage Vload in the state where the forward bias drive circuit 57 and the forward bias generation circuit 58 are not driven is equal to or higher than the determination value. The detection voltage Vload in the state where the forward bias drive circuit 57 and the forward bias generation circuit 58 are not driven leaks from the surface of the charged photoconductor drum 17 to the grounded terminals T3 and T4 via the terminal T6. Since the value corresponds to the amount of current and the resistance values of the resistors R1 to R3, it is possible to determine whether or not an electrical connection failure has occurred. Further, for example, it may be configured to determine whether or not the detection voltage Vload in the state where the forward bias drive circuit 57 and the forward bias generation circuit 58 are driven is equal to or higher than the determination value. The detection voltage Vload in the state where the forward bias drive circuit 57 and the forward bias generation circuit 58 are driven is a value corresponding to the current It and a value corresponding to the resistance value of the resistance R3, so that the electrical connection is poor. Can be determined whether or not is occurring.

また、上記では、ステップS3において、クリーニング電圧を出力した状態における検出電圧Vloadを電気的な接続不良が生じているか否かの判断に使用する構成を説明したが、これに限定されない。例えば、期間TD2における検出電圧Vloadを用いる構成としても良いし、別途、検出電圧Vloadを検出する期間を設ける構成としても良い。 Further, in the above, in step S3, the configuration in which the detection voltage Vload in the state where the cleaning voltage is output is used for determining whether or not an electrical connection failure has occurred has been described, but the present invention is not limited to this. For example, a configuration may be configured in which the detection voltage Vload in the period TD2 is used, or a configuration may be provided in which a period for detecting the detection voltage Vload is separately provided.

また、ステップS11の処理内容は、上記に限定されない。例えば、高圧出力部50への電源電圧の供給を停止しても良いし、シートの搬送を中止しても良い。 Further, the processing content of step S11 is not limited to the above. For example, the supply of the power supply voltage to the high voltage output unit 50 may be stopped, or the sheet transfer may be stopped.

1 プリンタ
17 感光体ドラム
18 帯電器
19 転写ローラ
36 AD変換器
40 制御部
41 第2基板
43 第1基板
51 帯電電圧印加回路
52 転写電圧印加回路
53 転写電流検出回路
57 順バイアス駆動回路
58 順バイアス生成回路
59 逆バイアス駆動回路
60 逆バイアス生成回路
1 Printer 17 Photoreceptor drum 18 Charger 19 Transfer roller 36 AD converter 40 Control unit 41 Second board 43 First board 51 Charging voltage application circuit 52 Transfer voltage application circuit 53 Transfer current detection circuit 57 Forward bias drive circuit 58 Forward bias Generation circuit 59 Reverse bias drive circuit 60 Reverse bias generation circuit

Claims (6)

帯電器と、
感光体と、
前記感光体と接触する負荷である転写ローラと、
前記帯電器に電圧を印加する帯電電圧印加回路と、
前記転写ローラに電圧を印加する負荷電圧印加回路と、
前記負荷電圧印加回路に流れる電流に応じた電圧と第1基準電圧との電位差である電圧値を示すアナログ信号を出力する電流検出回路と、
前記帯電電圧印加回路および前記負荷電圧印加回路を制御する制御部と、
前記帯電電圧印加回路、前記負荷電圧印加回路、および前記電流検出回路が前記第1基準電圧を基準の電圧として実装される第1基板と、
第2基準電圧を基準の電圧として前記制御部が実装される第2基板と、を備え、
前記制御部は、
前記アナログ信号を、前記第2基準電圧を基準とするデジタル信号に変換するAD変換器を有し、
前記帯電電圧印加回路を駆動している状態で、前記電流検出回路から出力される前記アナログ信号を、前記AD変換器により前記デジタル信号に変換し、前記デジタル信号の値が第1所定値以上である場合、エラー処理を実行し、
前記負荷電圧印加回路は、
前記転写ローラへ印加する電圧であって、前記感光体に担持される現像剤の極性とは逆極性の電圧を生成する第1回路と、
前記感光体に担持される現像剤の極性と同極性の電圧を生成する第2回路と、を有し、
前記制御部は、
前記帯電電圧印加回路を駆動し、前記第1回路の駆動を停止した状態で、前記第2回路に所定電圧値よりも大きい電圧を出力させる制御信号を出力し、前記デジタル信号の値が前記第1所定値以上である場合、前記エラー処理を実行することを特徴とする画像形成装置。
With a charger
Photoreceptor and
A transfer roller, which is a load that comes into contact with the photoconductor,
A charging voltage application circuit that applies voltage to the charging device, and
A load voltage application circuit that applies a voltage to the transfer roller , and
A current detection circuit that outputs an analog signal indicating a voltage value that is a potential difference between a voltage corresponding to a current flowing through the load voltage application circuit and a first reference voltage, and a current detection circuit.
A control unit that controls the charging voltage application circuit and the load voltage application circuit,
A first substrate on which the charging voltage application circuit, the load voltage application circuit, and the current detection circuit are mounted with the first reference voltage as a reference voltage.
A second board on which the control unit is mounted is provided with a second reference voltage as a reference voltage.
The control unit
It has an AD converter that converts the analog signal into a digital signal based on the second reference voltage.
While the charging voltage application circuit is being driven, the analog signal output from the current detection circuit is converted into the digital signal by the AD converter, and the value of the digital signal is equal to or higher than the first predetermined value. If so, perform error handling and
The load voltage application circuit is
A first circuit that generates a voltage applied to the transfer roller and having a polarity opposite to the polarity of the developer supported on the photoconductor.
It has a second circuit that generates a voltage having the same polarity as the polarity of the developer supported on the photoconductor.
The control unit
When the charging voltage application circuit is driven and the driving of the first circuit is stopped, a control signal for outputting a voltage larger than a predetermined voltage value to the second circuit is output, and the value of the digital signal is the first. (1) An image forming apparatus, characterized in that the error processing is executed when the value is equal to or more than a predetermined value .
前記制御部は、
前記帯電電圧印加回路を駆動し、前記第1回路の駆動を停止し、前記第2回路に予め設定された前記所定電圧値より大きい電圧を出力させる前記制御信号を出力している状態で、前記デジタル信号の値が前記第1所定値以上である場合、前記エラー処理を実行することを特徴とする請求項に記載の画像形成装置。
The control unit
The control signal for driving the charging voltage application circuit, stopping the driving of the first circuit, and outputting a voltage larger than the predetermined voltage value preset in the second circuit is being output. The image forming apparatus according to claim 1 , wherein when the value of the digital signal is equal to or higher than the first predetermined value, the error processing is executed.
前記制御部は、
前記デジタル信号の値が前記第1所定値より小さい場合、前記第1回路の駆動を開始することを特徴とする請求項1又は2に記載の画像形成装置。
The control unit
The image forming apparatus according to claim 1 or 2 , wherein when the value of the digital signal is smaller than the first predetermined value, the driving of the first circuit is started.
前記制御部は、
前記エラー処理において、
前記デジタル信号の値が前記第1所定値以上、且つ前記第1所定値より大きい第2所定値より小さい場合、当該デジタル信号の値を前記第1回路の制御にフィードバックすることを特徴とする請求項に記載の画像形成装置。
The control unit
In the error handling,
When the value of the digital signal is equal to or greater than the first predetermined value and smaller than the second predetermined value larger than the first predetermined value, the claim is characterized in that the value of the digital signal is fed back to the control of the first circuit. Item 3. The image forming apparatus according to Item 3.
前記制御部は、
前記エラー処理において、
前記デジタル信号の値が前記第2所定値以上である場合、前記帯電電圧印加回路および前記負荷電圧印加回路をエラー停止することを特徴とする請求項に記載の画像形成装置。
The control unit
In the error handling,
The image forming apparatus according to claim 4 , wherein when the value of the digital signal is equal to or higher than the second predetermined value, the charging voltage applying circuit and the load voltage applying circuit are stopped by an error.
前記制御部は、
第1モードにおいて、前記帯電電圧印加回路および前記負荷電圧印加回路を駆動している状態で、前記デジタル信号の値が前記第1所定値以上である場合、前記エラー処理を実行し、
第2モードにおいて、前記帯電電圧印加回路および前記第2回路を駆動した状態における前記デジタル信号の値が前記第2所定値より小さい場合、前記第1回路の駆動を停止したままの状態で前記帯電電圧印加回路および前記第2回路の駆動を停止し、前記デジタル信号の値が前記第2所定値以上である場合、前記第1回路の駆動を停止したままの状態で前記帯電電圧印加回路および前記第2回路をエラー停止することを特徴とする請求項4又は5に記載の画像形成装置。
The control unit
In the first mode, when the value of the digital signal is equal to or higher than the first predetermined value while the charging voltage application circuit and the load voltage application circuit are being driven, the error processing is executed.
In the second mode, when the value of the digital signal in the state where the charging voltage application circuit and the second circuit are driven is smaller than the second predetermined value, the charging is performed while the driving of the first circuit is stopped. When the drive of the voltage application circuit and the second circuit is stopped and the value of the digital signal is equal to or higher than the second predetermined value, the charge voltage application circuit and the charge voltage application circuit and the said are in a state where the drive of the first circuit is stopped. The image forming apparatus according to claim 4 or 5 , wherein the second circuit is stopped by an error.
JP2018068795A 2018-03-30 2018-03-30 Image forming device Active JP7073855B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2018068795A JP7073855B2 (en) 2018-03-30 2018-03-30 Image forming device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2018068795A JP7073855B2 (en) 2018-03-30 2018-03-30 Image forming device

Publications (2)

Publication Number Publication Date
JP2019179162A JP2019179162A (en) 2019-10-17
JP7073855B2 true JP7073855B2 (en) 2022-05-24

Family

ID=68278362

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2018068795A Active JP7073855B2 (en) 2018-03-30 2018-03-30 Image forming device

Country Status (1)

Country Link
JP (1) JP7073855B2 (en)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004138838A (en) 2002-10-18 2004-05-13 Canon Inc Image forming apparatus
JP2008298536A (en) 2007-05-30 2008-12-11 Canon Inc Connection detecting device
JP2011031477A (en) 2009-07-31 2011-02-17 Brother Industries Ltd Image forming apparatus and method of inspecting the same
JP2011215262A (en) 2010-03-31 2011-10-27 Brother Industries Ltd Image forming apparatus

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004138838A (en) 2002-10-18 2004-05-13 Canon Inc Image forming apparatus
JP2008298536A (en) 2007-05-30 2008-12-11 Canon Inc Connection detecting device
JP2011031477A (en) 2009-07-31 2011-02-17 Brother Industries Ltd Image forming apparatus and method of inspecting the same
JP2011215262A (en) 2010-03-31 2011-10-27 Brother Industries Ltd Image forming apparatus

Also Published As

Publication number Publication date
JP2019179162A (en) 2019-10-17

Similar Documents

Publication Publication Date Title
JP6091125B2 (en) Image forming apparatus
JP4900434B2 (en) Image forming apparatus
JP2009229577A (en) Image forming apparatus
US8301044B2 (en) Image forming devices including electrification control units
JP2017223874A (en) Image forming apparatus
US10423114B2 (en) Power supply device, image forming apparatus, and output control method
JP7073855B2 (en) Image forming device
JP6394994B2 (en) Image forming apparatus
US9568875B2 (en) Image forming apparatus having a replacement unit and a power supply switch that is turned off when detachment of the replaceable unit is necessary
JP4962798B2 (en) Image forming apparatus
JPH10260596A (en) Image forming device and method
JP7091780B2 (en) Image forming device
US8483584B2 (en) Image forming apparatus including controller for detecting and reducing abnormal discharges
JP2015014762A (en) Image forming apparatus
JP6135407B2 (en) Image forming apparatus
US20190025742A1 (en) Image forming apparatus
JP2001117325A (en) Electrostatic charging device and image forming device
JP2018159757A (en) Image forming device
JP4831174B2 (en) Image forming apparatus
JP2013152359A (en) Image forming apparatus
JP2014026170A (en) Image forming apparatus and cleaning inspection program
JP5193747B2 (en) Image forming apparatus
JP2010204212A (en) Image forming apparatus, image formation control method, image formation control program, and recording medium
JP4438345B2 (en) Image forming apparatus
JP2017134207A (en) Detection circuit and image formation device

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20210326

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20220208

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20220215

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20220330

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20220412

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20220425

R150 Certificate of patent or registration of utility model

Ref document number: 7073855

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150