JP2009229577A - Image forming apparatus - Google Patents

Image forming apparatus Download PDF

Info

Publication number
JP2009229577A
JP2009229577A JP2008072163A JP2008072163A JP2009229577A JP 2009229577 A JP2009229577 A JP 2009229577A JP 2008072163 A JP2008072163 A JP 2008072163A JP 2008072163 A JP2008072163 A JP 2008072163A JP 2009229577 A JP2009229577 A JP 2009229577A
Authority
JP
Japan
Prior art keywords
voltage
development
leak
value
developing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2008072163A
Other languages
Japanese (ja)
Inventor
Hiroshi Hiraguchi
寛 平口
Kenji Tamaki
賢二 玉木
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Konica Minolta Business Technologies Inc
Original Assignee
Konica Minolta Business Technologies Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Konica Minolta Business Technologies Inc filed Critical Konica Minolta Business Technologies Inc
Priority to JP2008072163A priority Critical patent/JP2009229577A/en
Publication of JP2009229577A publication Critical patent/JP2009229577A/en
Pending legal-status Critical Current

Links

Images

Abstract

<P>PROBLEM TO BE SOLVED: To increase/decrease a developing voltage value applied to a toner carrier in an image forming apparatus, according to the extent of a leak so as to set the appropriate developing voltage value, in a short time. <P>SOLUTION: The image forming apparatus is provided with: a developing voltage generating means 108 applying developing voltage obtained by superimposing DC voltage on the AC voltage of rectangular wave to the toner carrier; a leak detection means 41 for detecting a waveform distortion portion which appears in the rectangular wave, when a leak occurs between an image carrier and the toner carrier, by sampling the waveform of the developing voltage, obtained by dividing the developing voltage by a voltage divider within a fixed period; a leakage degree calculation means 42 for measuring the number or distortion amount of the waveform distortion portion detected in the fixed period by the leak detection means and calculating the current extent of leakage from the measured number or distortion amount; and a developing voltage control means 43 performing developing voltage optimizing control that the value of the developing voltage is changed stepwise, according to the calculated present leak degree to the developing voltage value at the appropriate extent of leak at which occurrence of the leak is started or the developing voltage value, immediately preceding it. <P>COPYRIGHT: (C)2010,JPO&INPIT

Description

本発明は、トナー担持体から像担持体にトナーを移動させて静電潜像を顕像化する非接触現像方式の画像形成装置、特にそのトナー担持体に最適な現像電圧を印加する技術に関するものである。   BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a non-contact development type image forming apparatus that visualizes an electrostatic latent image by moving toner from a toner carrier to an image carrier, and more particularly to a technique for applying an optimum development voltage to the toner carrier. Is.

従来、非接触現像方式の画像形成装置においては、静電潜像が形成される像担持体である感光体と、トナーを担持するトナー担持体である現像ローラとを相互に離間させて配設し、その現像ローラに直流電圧と交流電圧を重畳させた現像電圧を印加し、現像ローラから感光体にトナーを移動させて静電潜像を顕像化する。   2. Description of the Related Art Conventionally, in a non-contact development type image forming apparatus, a photosensitive member, which is an image carrier on which an electrostatic latent image is formed, and a developing roller, which is a toner carrier that carries toner, are arranged apart from each other. Then, a developing voltage obtained by superimposing a DC voltage and an AC voltage is applied to the developing roller, and the toner is moved from the developing roller to the photoconductor to visualize the electrostatic latent image.

交流電圧を重畳させる理由は、現像ローラ表面と感光体表面の間隙距離(以下「ギャップ」という)が現像ローラの長手方向において不均一なため、ギャップの面内差が存在するときでも、現像ローラに印加する交流電圧の振幅がある程度大きければ、ギャップが広くてもトナーを感光体に飛翔させるのに十分な電界が得られることから、濃度ムラが発生しにくくなるからである。   The reason why the AC voltage is superimposed is that the gap distance between the developing roller surface and the photoreceptor surface (hereinafter referred to as “gap”) is non-uniform in the longitudinal direction of the developing roller, so even when there is an in-plane difference in the gap, the developing roller This is because, if the amplitude of the AC voltage applied to is somewhat large, an electric field sufficient to cause the toner to fly to the photosensitive member can be obtained even if the gap is wide, so that density unevenness is less likely to occur.

しかし、この現像電圧値すなわち交流電圧の振幅を固定しておくと、現像ローラおよび感光体の径の部品毎のバラツキ(個体差)や、表面の削れによる表面電位の変動や、耐久変動などの要因により、良好な画像を形成できない場合がある。   However, if the development voltage value, that is, the amplitude of the AC voltage is fixed, variations in the diameter of the developing roller and the photosensitive member (individual differences), surface potential fluctuations due to surface scraping, durability fluctuations, etc. Depending on the factor, a good image may not be formed.

例えば、交流電圧の値を高く設定してしまうと、画像形成中にも現像ローラと感光体との間にリーク(以下、現像リークという)が発生し、感光体表面に露光された静電潜像の有無に関係なく、現像ローラから感光体表面ヘトナーが付着してしまい、画像品質の低下を招く。   For example, if the value of the AC voltage is set to a high value, a leak (hereinafter referred to as “development leak”) occurs between the developing roller and the photoconductor even during image formation, and the electrostatic latent image exposed on the photoconductor surface is exposed. Regardless of the presence or absence of an image, toner adheres to the surface of the photoreceptor from the developing roller, resulting in a decrease in image quality.

逆に、交流電圧の値を低く設定してしまうと、ギャップの面内差や現像特性や濃度ムラ等により、トナーを感光体に飛翔させるのに十分な電界が得られない部分が生じ、その結果、現像特性の悪化に伴う濃度ムラが発生してしまう。このことは交流電圧を印加することによるトナーの飛翔性に起因している。このように、交流電圧の振幅を固定化すると、濃度ムラおよび放電発生を同時に防止することが困難となっている。   On the other hand, if the AC voltage value is set to a low value, there will be a portion where an electric field sufficient to cause the toner to fly to the photoreceptor due to in-plane difference of the gap, development characteristics, density unevenness, etc. As a result, density unevenness due to deterioration in development characteristics occurs. This is due to the flying property of the toner by applying an AC voltage. Thus, when the amplitude of the AC voltage is fixed, it is difficult to prevent density unevenness and discharge from occurring at the same time.

そこで、非接触現像方式の現像ローラに印加する現像電圧すなわち交流電圧の値を設定するにあたり、先に基準振幅の交流電圧を印加して現像リークの有無を調べ、現像リークが無い場合は交流電圧を基準振幅に設定し、現像リークがあった場合は、交流電圧を基準振幅より小さい振幅に設定する現像電圧適正化制御方法が知られている(特許文献1)。なお、この方法では初期の現像電圧適正化制御を上記交流電圧の最大振幅から行う。   Therefore, when setting the value of the developing voltage applied to the developing roller of the non-contact developing method, that is, the AC voltage value, the AC voltage of the reference amplitude is first applied to check the presence or absence of the developing leak. Is set to the reference amplitude, and when there is a development leak, a development voltage optimization control method is known in which the AC voltage is set to an amplitude smaller than the reference amplitude (Patent Document 1). In this method, initial development voltage optimization control is performed from the maximum amplitude of the AC voltage.

また、このような現像電圧制御の前提となるリーク検出回路には、コンデンサと抵抗からなる充放電回路を用いている。
特許第3843843号公報
In addition, a charge / discharge circuit composed of a capacitor and a resistor is used as a leak detection circuit which is a prerequisite for such development voltage control.
Japanese Patent No. 3844384

しかしながら、コンデンサと抵抗からなる充放電回路で現像リークの検出を行うと、充放電に要する時間が無視できないため、現像ローラに印加する現像電圧の設定値を増減させて、適正な現像電圧値に移行させるのに時間がかかっていた。特に多色のトナーを使用する画像形成装置では、リーク検出動作で各色の現像リークが発生する現像電圧を知るまでに無視できない時間が生じ、画像形成装置の電源スイッチを入れてから画像形成可能な状態になるまでに長いウォームアップ時間がかかる。   However, if development leakage is detected by a charge / discharge circuit consisting of a capacitor and a resistor, the time required for charge / discharge cannot be ignored.Therefore, the set value of the development voltage applied to the development roller can be increased or decreased to an appropriate development voltage value. It took time to make the transition. In particular, in an image forming apparatus using multi-color toner, a non-negligible time is generated until the developing voltage at which a developing leak of each color occurs in the leak detection operation, and an image can be formed after the power switch of the image forming apparatus is turned on. It takes a long warm-up time to reach the state.

例えば、タンデム方式の画像形成装置であった場合、コストダウンの為、リーク電流を電圧に変換して増幅する回路は1つで構成される。この場合、まずY色の現像ローラに印加する直流電圧は正極性に設定し、交流電圧は現像リークが発生する要因から推定して絶対に現像リークが発生しない電圧値に設定する。   For example, in the case of a tandem image forming apparatus, a single circuit that amplifies the leakage current by converting it into a voltage is configured to reduce the cost. In this case, first, the DC voltage applied to the Y-color developing roller is set to a positive polarity, and the AC voltage is set to a voltage value at which development leakage does not occur as estimated from the cause of development leakage.

なお、その他のM色、C色、K色の3色の現像ローラに印加する直流電圧は、正極性でも負極性でもない0Vに設定し、交流電圧は絶対に現像リークが発生しない電圧値よりさらに低い電圧値となる設定可能な最小値を設定する。   The DC voltage applied to the other three developing rollers of M color, C color, and K color is set to 0 V that is neither positive nor negative, and the AC voltage is a voltage value that does not cause development leakage. Furthermore, a minimum value that can be set to a lower voltage value is set.

そしてY色では絶対に現像リークが発生しない現像電圧値において、増幅回路からの現像電圧出力値をCPUに取り込み、この出力値を基準に設定してから段階的に現像電圧値を上げて行き、基準に対して一定以上の電圧が検出できた時に現像リーク発生と判断し、その時の交流電圧の電圧値をメモリに保存して、Y色のリーク検出動作すなわち現像電圧適正化制御は終了する。   Then, in the development voltage value in which development leakage never occurs in the Y color, the development voltage output value from the amplifier circuit is taken into the CPU, and the development voltage value is gradually increased after setting this output value as a reference, When a voltage higher than a certain level can be detected with respect to the reference, it is determined that a development leak has occurred, the voltage value of the AC voltage at that time is stored in the memory, and the Y-color leak detection operation, that is, the development voltage optimization control ends.

次にM色とその他のC色、K色の設定は上記Y色で設定したような設定を行い、同じように上記Y色で行ったような動作を繰り返しM色のリーク検出動作すなわち現像電圧適正化制御を終了する。C色、K色のリーク検出動作も同様に行われる。   Next, the M color and other C and K colors are set as described above for the Y color, and the operation similar to that performed for the Y color is repeated in the same manner as the M color leak detection operation, that is, the development voltage. The optimization control is terminated. The C color and K color leak detection operations are performed in the same manner.

この段階的に電圧を上げていくにしても限界があり、交流電圧で設定可能な最大値までとなる。仮にY色のリーク発生電圧が交流電圧で設定可能な最大値に近い所にあったとしても、絶対に現像リークが発生しない電圧値から始めることになり無駄な時間を有してしまう。   Even if the voltage is increased step by step, there is a limit, and the maximum value that can be set by the AC voltage is reached. Even if the Y-color leakage occurrence voltage is close to the maximum value that can be set by the AC voltage, it starts from a voltage value at which development leakage does not occur, resulting in wasted time.

勿論、基準を設定してから段階的に電圧値を上げて行くのではなく、予め想定できるリーク発生電圧の正規分布の中央に設定することも可能である。しかし、仮に段階的に電圧値を上げて行く初期の段階で現像リークが発生するような場合、リーク発生の現像電圧からかなりかけ離れた現像電圧値を設定したことになる。この結果、従来のリーク検出回路の構成では、増幅回路からの出力が得られないという不具合がある。そこで、必ずリーク発生電圧より低い設定から段階的に電圧値を上げて行く動作を行うことになる。これは、従来のリーク検出回路がコンデンサと抵抗の充放電を利用してリーク電流を電圧に変換する回路であったので、過大なリーク電流を検出した場合、コンデンサの電荷を放電する時間が大きくなり、次の現像リークを検出することが出来なくなってしまう、という不具合があったことによる。   Of course, the voltage value is not increased stepwise after setting the reference, but can be set at the center of the normal distribution of leak generation voltages that can be assumed in advance. However, if a development leak occurs at an early stage in which the voltage value is increased stepwise, the development voltage value that is considerably different from the development voltage at which the leak occurred is set. As a result, the configuration of the conventional leak detection circuit has a problem that an output from the amplifier circuit cannot be obtained. Therefore, an operation of increasing the voltage value step by step from a setting lower than the leakage occurrence voltage is always performed. This is because the conventional leak detection circuit is a circuit that converts the leak current into a voltage by using the charge and discharge of the capacitor and the resistor. Therefore, if an excessive leak current is detected, it takes a long time to discharge the capacitor charge. This is because the next development leak cannot be detected.

そこで本発明の目的は、トナー担持体に印加する現像電圧値を現像リークの度合すなわちリーク度に応じて増減させ、短時間で、適正な現像電圧値に設定できる画像形成装置を提供することにある。   SUMMARY OF THE INVENTION Accordingly, an object of the present invention is to provide an image forming apparatus that can increase and decrease the development voltage value applied to the toner carrier in accordance with the degree of development leakage, that is, the degree of leakage, and can set an appropriate development voltage value in a short time. is there.

本発明の上記目的は、下記の手段によって達成される。   The above object of the present invention is achieved by the following means.

(1)静電潜像が形成される像担持体と、トナーを担持するトナー担持体とを相互に離間させて配設し、そのトナー担持体に矩形波の交流電圧を印加し、トナー担持体から像担持体にトナーを移動させて静電潜像を顕像化する非接触現像方式の画像形成装置において、前記矩形波の交流電圧に直流電圧を重畳させた波形を有する現像電圧を生成し、その現像電圧を前記トナー担持体に印加する現像電圧生成手段と、前記現像電圧を分圧する分圧器と、前記分圧器で分圧された前記現像電圧の波形を一定期間サンプリングして、前記像担持体と前記トナー担持体との間にリークが発生したときに前記矩形波中に現れる波形歪部分を検出するリーク検出手段と、前記リーク検出手段により前記一定期間内に検出される前記波形歪部分の個数または前記波形歪部分の歪み量を計測し、その波形歪部分の個数または歪み量から現在のリーク度を算出するリーク度算出手段と、前記リーク度算出手段により算出される現在のリーク度に応じて前記現像電圧生成手段が出力する前記現像電圧の値を段階的に変更し、その現像電圧値を前記リークが発生し始める適正リーク度の現像電圧値またはその直前の現像電圧値にする現像電圧適正化制御を行う現像電圧制御手段と、を有することを特徴とする画像形成装置。   (1) An image carrier on which an electrostatic latent image is formed and a toner carrier that carries toner are arranged apart from each other, and a rectangular wave AC voltage is applied to the toner carrier to carry the toner. In a non-contact development type image forming apparatus that visualizes an electrostatic latent image by moving toner from a body to an image carrier, a development voltage having a waveform in which a DC voltage is superimposed on the rectangular AC voltage is generated. And developing voltage generating means for applying the developing voltage to the toner carrier, a voltage divider for dividing the developing voltage, and sampling the waveform of the developing voltage divided by the voltage divider for a certain period, Leak detection means for detecting a waveform distortion portion appearing in the rectangular wave when a leak occurs between the image carrier and the toner carrier, and the waveform detected within the predetermined period by the leak detection means The number of distortion parts or Leak degree calculating means for measuring the distortion amount of the waveform distortion portion and calculating the current leak degree from the number or the amount of the waveform distortion portions, and according to the current leak degree calculated by the leak degree calculation means The development voltage value that the development voltage output from the development voltage generation means is changed in stages, and the development voltage value is set to the development voltage value at the appropriate leak level at which the leak starts to occur or the development voltage value just before that. An image forming apparatus comprising: a developing voltage control unit that performs image forming control.

(2)前記現像電圧制御手段は、前回の現像電圧適正化制御で適正値とされた現像電圧値を初期値とし、この初期値から前記現像電圧適正化制御を開始することを特徴とする上記(1)に記載の画像形成装置。   (2) The development voltage control means sets the development voltage value set to an appropriate value in the previous development voltage optimization control as an initial value, and starts the development voltage optimization control from the initial value. The image forming apparatus according to (1).

(3)前記現像電圧制御手段は、過去の現像電圧適正化制御で適正値とされた既知の現像電圧値の分布から最頻値の現像電圧値を求め、この最頻値の現像電圧値を初期値として前記現像電圧適正化制御を開始することを特徴とする上記(1)または(2)に記載の画像形成装置。   (3) The development voltage control means obtains the development voltage value of the mode from the distribution of known development voltage values determined to be appropriate values in the past development voltage optimization control, and obtains the development voltage value of the mode. The image forming apparatus according to (1) or (2), wherein the development voltage optimization control is started as an initial value.

(4)前記像担持体が新品と交換されたことを検知する検知手段をさらに有し、前記現像電圧制御手段は、前記検知手段により前記像担持体が新品と判断された場合、過去の現像電圧適正化制御で適正値とされた既知の現像電圧値の分布から最頻値の現像電圧値を求め、この最頻値の現像電圧値を初期値として前記現像電圧適正化制御を開始することを特徴とする上記(1)ないし(3)のいずれかに記載の画像形成装置。   (4) The image forming apparatus further includes detection means for detecting that the image carrier has been replaced with a new one, and the development voltage control means is configured to perform past development when the detection means determines that the image carrier is new. A mode development voltage value is obtained from a distribution of known development voltage values determined to be an appropriate value by voltage optimization control, and the development voltage optimization control is started with the mode development voltage value as an initial value. The image forming apparatus as described in any one of (1) to (3) above.

(5)前記リーク検出手段は、前記一定期間として、前記現像電圧における前記交流電圧の波形の1周期分もしくはその整数倍のN周期分をサンプリングする、ことを特徴とする上記(1)ないし(4)に記載の画像形成装置。   (5) The leak detection means samples, as the fixed period, one cycle of the waveform of the AC voltage in the development voltage or N cycles of an integral multiple thereof. The image forming apparatus according to 4).

本発明によれば、現像リークの発生により矩形波中に現れる波形歪部分の個数又はその波形歪部分の歪み量を計測し、その現在の現像リークの度合すなわちリーク度に応じて現像電圧の交流電圧値を現像リークが発生し始める現像電圧値またはその直前の現像電圧値まで段階的に可変制御するので、CR回路を用いて現像リークを検出する場合に比べ、その現像電圧適正化制御にかかる時間を大幅に短縮することができる。また、現像電圧は分圧器で分圧することで簡単に観測可能なレベルとなるので、CR回路を用いて現像リークを検出する場合に比べ、少ない部品点数で簡単にリーク検出回路を構成することができる。   According to the present invention, the number of waveform distortion portions appearing in a rectangular wave due to the occurrence of a development leak or the amount of distortion of the waveform distortion portion is measured, and the development voltage AC depending on the current degree of development leak, that is, the degree of leak. Since the voltage value is variably controlled step by step up to the development voltage value at which development leakage starts or the development voltage value just before it, the development voltage optimization control is required as compared with the case where development leakage is detected using a CR circuit. Time can be significantly reduced. In addition, since the development voltage becomes a level that can be easily observed by dividing the voltage with a voltage divider, it is possible to easily configure the leak detection circuit with a small number of parts compared to the case where development leak is detected using a CR circuit. it can.

また、前回算出された適正リーク度の現像電圧値を初期値として現像電圧適正化制御を行うことにより、過大な現像リークの発生をなくすことができ、過大な現像リークの発生による過大なノイズを発生させたり像担持体の劣化を起こすことなく、リーク検出動作の短縮を図ることができる。   In addition, by performing development voltage optimization control with the development voltage value of the appropriate leak degree calculated last time as the initial value, it is possible to eliminate the occurrence of excessive development leak, and excessive noise due to the occurrence of excessive development leak. The leak detection operation can be shortened without causing it to occur or causing the image carrier to deteriorate.

また、予め現像リークが発生する現像電圧値の分布から現像リークが発生する最頻値の現像電圧値を求め、この現像電圧値を現像電圧適正化制御の初期値とすることにより、現像電圧適正化制御における現像電圧値を大幅に振らなくとも、現像リークが発生し始める現像電圧値またはその直前の現像電圧値を得ることができる。これは現像電圧適正化制御における時間短縮となる。   Also, the development voltage value of the most frequent value at which development leakage occurs is obtained from the distribution of development voltage values at which development leakage occurs in advance, and this development voltage value is used as the initial value for development voltage optimization control, so that the development voltage is appropriate. The development voltage value at which development leakage starts or the development voltage value immediately before the development leakage value can be obtained without greatly varying the development voltage value in the conversion control. This shortens the time in developing voltage optimization control.

また、例えば像担持体である感光体を単独に新品と交換した場合や、トナーカートリッジと一体の画像形成ユニットの形で感光体を新品と交換した場合には、予め現像リークが発生する現像電圧値の分布から現像リークが発生する最頻値を求め、この最頻値の現像電圧値を現像電圧適正化制御の初期値とすることにより、上記と同様に、過大な現像リークを発生させて過大なノイズを発生させることなく、また像担持体の劣化を起こすことなく、CR回路によるリーク検出回路を用いた場合に比べ、短時間で良画質の得られる現像電圧値に設定制御することができる。   For example, when a photoconductor as an image carrier is replaced with a new one alone or when a photoconductor is replaced with a new one in the form of an image forming unit integrated with a toner cartridge, a development voltage that causes a development leak in advance is generated. By obtaining the mode value at which development leak occurs from the distribution of values and setting the development voltage value of this mode value as the initial value of the development voltage optimization control, an excessive development leak is generated as described above. It is possible to set and control the development voltage value so that good image quality can be obtained in a short time compared to the case where a leak detection circuit using a CR circuit is used without causing excessive noise and without causing deterioration of the image carrier. it can.

以下、本発明の実施例を示す。   Examples of the present invention will be described below.

図1に本実施例を適用したカラーレザープリンタの概略図を示した。   FIG. 1 shows a schematic diagram of a color leather printer to which this embodiment is applied.

印字動作については、画像コントローラ(図示せず)から印字開始要求が画像形成装置に対し送信されると、印字装置は、給紙カセット1から用紙を、給紙ローラ2により給紙し、給紙経路3に沿って移動し、タイミングセンサ30に到達した位置で用紙を待機させる。これはタイミングローラ4を制御することにより行わせる。と同時に、転写ベルト8を転写ベルト駆動ローラ9により回転させ、各色の画像を形成するプロセスユニットY(イエロー)、M(マゼンタ)、C(シアン)、K(ブラック)により、上記転写ベルト上に画像を形成させる。   As for the printing operation, when a print start request is transmitted from the image controller (not shown) to the image forming apparatus, the printing apparatus feeds the sheet from the sheet feeding cassette 1 by the sheet feeding roller 2, and feeds the sheet. The paper moves along the path 3 and waits at the position where it has reached the timing sensor 30. This is done by controlling the timing roller 4. At the same time, the transfer belt 8 is rotated by the transfer belt driving roller 9 and is formed on the transfer belt by the process units Y (yellow), M (magenta), C (cyan), and K (black) that form images of the respective colors. An image is formed.

なお、各プロセスユニットには、各現像ローラとして、Y色トナー現像用現像ローラ12、M色トナー現像用現像ローラ17、C色トナー現像用現像ローラ21、K色トナー現像用現像ローラ27、及び、Y色トナー現像用現像モータ36、M色トナー現像用現像モータ35、C色トナー現像用現像モータ34、K色トナー現像用現像モータ33を有する。   Each process unit includes, as each developing roller, a Y color toner developing roller 12, a M toner developing roller 17, a C toner developing roller 21, a K toner developing roller 27, and Y-color toner developing motor 36, M-color toner developing motor 35, C-color toner developing motor 34, and K-color toner developing motor 33.

各色の現像時には、上記各現像ローラ駆動モータ33〜36を起動させ、各現像ローラ12、17、21、27を回転させるとともに、これらの現像ローラに現像用高電圧を印加することにより、各色の現像ローラ上のトナーを、Y色用像担持体11、M色用像担持体16、C色用像担持体22、K色用像担持体26に現像させる。これらの像担持体は具体的には感光体である。   At the time of developing each color, each of the developing roller drive motors 33 to 36 is activated to rotate each of the developing rollers 12, 17, 21, and 27, and a high voltage for development is applied to these developing rollers, thereby The toner on the developing roller is developed on the Y color image carrier 11, the M color image carrier 16, the C color image carrier 22, and the K color image carrier 26. These image carriers are specifically photoconductors.

各色の感光体11、16、22、26上に上記プロセスユニットにより現像された画像を、Y色用1次転写ローラ10、M色用1次転写ローラ15、C色用1次転写ローラ20、K色用1次転写ローラ25により、転写ベルト8上に順次転写する。   An image developed by the process unit on the photoconductors 11, 16, 22, and 26 of each color is converted into a Y-color primary transfer roller 10, an M-color primary transfer roller 15, a C-color primary transfer roller 20, Transfer is sequentially performed on the transfer belt 8 by the primary transfer roller 25 for K color.

転写ベルト8上に形成された画像位置が、2次転写ローラ5の位置に到達するタイミングに合わせて、上述のタイミングローラ4を駆動させ、用紙先端位置と上記画像位置を一致させる。転写ベルト8上の画像は、2次転写ローラ5に転写電圧(約+2000V)を印加することにより、転写ベルト8上の画像を形成しているトナー(本画像形成装置では、マイナスに帯電したトナー)を、対向ローラ6と2次転写ローラ5を通過する用紙上に転写させる。転写されたトナー画像は、定着ローラ7により、用紙に定着され画像形成装置の上部の排紙トレーに排紙される。   The above-described timing roller 4 is driven in accordance with the timing at which the image position formed on the transfer belt 8 reaches the position of the secondary transfer roller 5 so that the leading edge position of the sheet coincides with the image position. The image on the transfer belt 8 is a toner that forms an image on the transfer belt 8 by applying a transfer voltage (about +2000 V) to the secondary transfer roller 5 (in this image forming apparatus, a negatively charged toner). ) On the sheet passing through the counter roller 6 and the secondary transfer roller 5. The transferred toner image is fixed onto a sheet by the fixing roller 7 and discharged onto a discharge tray at the top of the image forming apparatus.

上述の画像形成装置には、印字におけるトナー濃度が一定となる様に、装置内にトナー濃度検出センサ31が備えられている。常に印字濃度を一定とする為に、装置本体のメインスイッチがONされた時、トナーカートリッジが交換された時、所定枚数を印字した時に、画像安定化制御が行われる。   The image forming apparatus described above is provided with a toner concentration detection sensor 31 in the apparatus so that the toner density in printing is constant. In order to keep the print density constant, image stabilization control is performed when the main switch of the apparatus main body is turned on, when the toner cartridge is replaced, or when a predetermined number of sheets are printed.

上述の画像安定化制御は、転写ベルト8上に、現像器の現像電圧出力を変えて、トナー濃度を変え印字したトナー濃度検出用のトナーパッチ(約10mm□)を数パッチ形成し、上述のトナー濃度検出センサ31により濃度を検出し、その結果に応じて、現像器の現像電圧出力にフィードバックを行うことにより、印字時に常に安定したトナー濃度を得る。本制御は、カラープリンタの場合は、各色について行われるものである。   In the image stabilization control described above, several patches are formed on the transfer belt 8 by changing the developing voltage output of the developing unit, changing the toner density, and printing toner density detection toner patches (about 10 mm □). The toner density detection sensor 31 detects the density, and according to the result, feedback is provided to the development voltage output of the developing device, so that a stable toner density is always obtained during printing. This control is performed for each color in the case of a color printer.

図2に高圧電源まわりのブロック図を示した。   FIG. 2 shows a block diagram around the high-voltage power supply.

カラーレーザビームプリンタ本体の制御を行う制御基板100には、CPU101が設けられている。画像コントローラ103が外部I/F(図示せず)により、ホストコンピュータ(図示せず)から印字要求と画像データを受取ると、画像コントローラ103内の画像メモリ(図示せず)に画像データを展開するとともに、上記CPU101に印字要求コマンドをCPU101とのI/Fライン110を用いて送信する。CPU101は印字要求コマンドを受取ると画像制御部102に対し、上記印字動作の説明で述べた様に、所定のタイミングで制御ライン112をアクティブとし、画像コントローラ103からの画像データを画像データライン111によりプリントヘッド104に画像データを送出する。   A control board 100 that controls the color laser beam printer main body is provided with a CPU 101. When the image controller 103 receives a print request and image data from a host computer (not shown) by an external I / F (not shown), the image data is developed in an image memory (not shown) in the image controller 103. At the same time, a print request command is transmitted to the CPU 101 using the I / F line 110 with the CPU 101. Upon receiving the print request command, the CPU 101 activates the control line 112 at a predetermined timing to the image control unit 102 as described in the description of the print operation, and the image data from the image controller 103 is sent through the image data line 111. Image data is sent to the print head 104.

プリントヘッド104と画像制御部102とは接続ライン113で接続されている。プリントヘッド104は、Y色用プリントヘッド13、M色用プリントヘッド18、C色用プリントヘッド23、K色用プリントヘッド28を包括的に示したものであり、上記印字動作における各色の感光体11、16、22、26上に画像データに基づいて露光させる。   The print head 104 and the image control unit 102 are connected by a connection line 113. The print head 104 comprehensively shows the Y-color print head 13, the M-color print head 18, the C-color print head 23, and the K-color print head 28, and each color photoconductor in the printing operation. 11, 16, 22, and 26 are exposed based on image data.

図2に示した高圧電源を、K色のみを代表として説明する。   The high-voltage power source shown in FIG. 2 will be described using only the K color as a representative.

上記CPU101は、印字プロセスまわりの高圧電源を制御している。2次転写ローラ5に対し2次転写電圧(約+2000V)を供給する2次転写用高圧電源105に対し、制御ライン114により2次転写電圧値を制御している。帯電用高圧電源106に対し制御ライン115により、帯電器29への帯電電圧値(約−5000V)を制御している。1次転写ローラ25へ1次転写電圧を供給する1次転写用高圧電源107に対し、1次転写電圧値(約+1000V)を制御ライン116により制御している。さらに現像ローラ27に現像電圧を与える現像用高圧電源108に対し、制御ライン117により現像電圧値を制御している。また、上記現像用高圧電源108からの現像リーク検出電圧をADポート入力ライン119に入力している。メモリ109は、上記現像リーク検出電圧値を格納する為に用いられる。   The CPU 101 controls a high voltage power supply around the printing process. A secondary transfer voltage value is controlled by a control line 114 with respect to a secondary transfer high-voltage power supply 105 that supplies a secondary transfer voltage (about +2000 V) to the secondary transfer roller 5. The charging voltage value (about −5000 V) to the charger 29 is controlled by the control line 115 with respect to the high voltage power supply 106 for charging. A primary transfer voltage value (about +1000 V) is controlled by a control line 116 for a primary transfer high-voltage power supply 107 that supplies a primary transfer voltage to the primary transfer roller 25. Further, the developing voltage value is controlled by the control line 117 with respect to the developing high-voltage power supply 108 that applies the developing voltage to the developing roller 27. Further, the development leak detection voltage from the development high-voltage power supply 108 is input to the AD port input line 119. The memory 109 is used for storing the development leak detection voltage value.

現像用高圧電源108は、3つのトランス203、204、205と、これらを個別に駆動する3つの制御回路200、201、202とから構成されている。トランス駆動制御回路200は、ACトランス203の出力を制御するものであり、ACトランス203からの出力は、波形整形用の抵抗206及びコンデンサ207により矩形波の交流電圧として出力端子A217に出力される。トランス駆動制御回路201は、DCトランス204の出力を制御するものであり、DCトランス204からの出力は、整流ダイオード209、コンデンサ210により半波整流されたDCマイナス出力がされる。抵抗211は、負荷抵抗であり出力安定化及び、後述するDCプラス出力との結合用である。   The development high-voltage power supply 108 includes three transformers 203, 204, and 205 and three control circuits 200, 201, and 202 that individually drive them. The transformer drive control circuit 200 controls the output of the AC transformer 203, and the output from the AC transformer 203 is output to the output terminal A217 as a rectangular wave AC voltage by the waveform shaping resistor 206 and the capacitor 207. . The transformer drive control circuit 201 controls the output of the DC transformer 204. The output from the DC transformer 204 is a DC minus output that is half-wave rectified by the rectifier diode 209 and the capacitor 210. A resistor 211 is a load resistor for stabilizing the output and coupling with a DC plus output described later.

トランス駆動制御回路202は、DCトランス205の出力を制御するものであり、DCトランス205からの出力は、整流ダイオード212、コンデンサ213により半波整流されたDCプラス出力が出力される。   The transformer drive control circuit 202 controls the output of the DC transformer 205, and the output from the DC transformer 205 is a DC plus output that is half-wave rectified by the rectifier diode 212 and the capacitor 213.

抵抗214は負荷抵抗であり出力安定用である。これらAC出力、DCマイナス出力、DCプラス出力は電気的に接続されており、DC出力にAC出力が重畳された出力となる。したがって上述した回路部分は、矩形波の交流電圧に直流電圧を重畳させた波形を有する現像電圧を生成し、その現像電圧を符号217の出力端子Aより出力し、トナー担持体としての現像ローラ27に印加する現像電圧生成手段として働く。   A resistor 214 is a load resistor for stabilizing the output. These AC output, DC minus output, and DC plus output are electrically connected, and become an output in which the AC output is superimposed on the DC output. Therefore, the circuit portion described above generates a developing voltage having a waveform obtained by superimposing a DC voltage on a rectangular AC voltage, and outputs the developing voltage from an output terminal A denoted by reference numeral 217 to develop a developing roller 27 as a toner carrier. It acts as a developing voltage generating means to be applied to.

なお、符号216は本高圧電源の電源DC24V、符号215はグランドを示す。   Reference numeral 216 indicates a power source DC24V of the high-voltage power source, and reference numeral 215 indicates a ground.

図4に上記現像電圧の波形を示した。矩形波の交流電圧については、その波形の振幅Vppが、現像時に約1000Vから1700Vに設定される。図中のVdcは、上記矩形波の交流電圧に重畳させた直流電圧であって、振幅中心を表しており、印字中現像時は、マイナスに設定される。これは現像用トナーがマイナス帯電したものを使うシステムである為である。上述の感光体を、約−450Vに帯電させ、プリントヘッド104により露光したところが、0Vに近い電位となる。ここに、上述の現像用トナーが付着し現像するようにするために、トナーをマイナス帯電させ、現像ローラのVdcをマイナスとするのである。また現像電圧波形は、周波数f(約2kHz)である。   FIG. 4 shows the waveform of the development voltage. For a rectangular wave AC voltage, the amplitude Vpp of the waveform is set from about 1000 V to 1700 V during development. Vdc in the drawing is a DC voltage superimposed on the rectangular wave AC voltage and represents the center of amplitude, and is set to a negative value during development during printing. This is because the developing toner uses a negatively charged toner. When the above-described photoconductor is charged to about −450 V and exposed by the print head 104, a potential close to 0 V is obtained. Here, in order to allow the developing toner to adhere and develop, the toner is negatively charged and the Vdc of the developing roller is negative. The development voltage waveform has a frequency f (about 2 kHz).

本実施例のレザーカラープリンタにおいては、現像ローラ27と感光体26の間に空隙(ギャップ)Lが設けてられる(図2参照)。この空隙を現像用トナーが飛翔して感光体26に現像するのである。   In the leather color printer of this embodiment, a gap (gap) L is provided between the developing roller 27 and the photosensitive member 26 (see FIG. 2). The developing toner flies through the gap and develops on the photosensitive member 26.

ところが、この空隙が現像ローラ径のバラツキ、感光体の径のバラツキによって間隔がばらついてしまう、いわゆるギャップの個体差があるため、同じ現像電圧を与えてもトナーの現像量が異なってしまう。また、ギャップの間隔が狭すぎたり、現像電圧を過度に高く設定した場合、現像ローラと感光体の間で現像電圧がリークして画像異常が発生してしまう。   However, since this gap has a so-called gap difference in which the gap varies depending on the variation in the diameter of the developing roller and the diameter of the photoconductor, the amount of toner development differs even when the same development voltage is applied. If the gap is too narrow or the development voltage is set too high, the development voltage leaks between the developing roller and the photoconductor, resulting in an image abnormality.

そこで、非接触現像方式の現像ローラに印加する交流電圧の設定は、ギャップの個体差や、現像ローラや感光体ドラムの部材の耐久による変化や、空気などの現像部の周囲環境を考慮に入れて、現像の都度、その現像処理に先立って、当該現像処理に最適な現像電圧値に設定し直す必要がある。このため、上記のようなバラツキがあっても最適な現像電圧を与えるために、徐々に現像電圧値を上げて行き、現像リークが発生する現像電圧値を検出しその電圧値に設定する現像電圧適正化制御手段を設けている。   Therefore, the setting of the AC voltage applied to the developing roller of the non-contact developing system takes into account individual differences in gaps, changes due to durability of members of the developing roller and the photosensitive drum, and the ambient environment of the developing unit such as air. Thus, before each development process, it is necessary to reset the development voltage value optimum for the development process. For this reason, in order to provide an optimum development voltage even if there is such a variation as described above, the development voltage value is gradually increased, and the development voltage value at which development leakage occurs is detected and set to that voltage value. Optimization control means are provided.

図3に、現像用高圧電源108の部分と、現像電圧適正化制御手段の一構成要素であるリーク検出回路の部分とを示した。   FIG. 3 shows a portion of the development high-voltage power supply 108 and a portion of a leak detection circuit that is a component of the development voltage optimization control means.

図3の破線で囲まれた箇所が本発明でのリーク検出回路であり、そのA部、P部、C部の波形を図5に示した。   A portion surrounded by a broken line in FIG. 3 is a leak detection circuit according to the present invention, and waveforms of the A portion, the P portion, and the C portion are shown in FIG.

現像電圧出力端子Aには現像ローラ27が接続される。この現像ローラ27と感光体26間で現像リークが発生した場合には、現像電圧出力端子A(A部)で観測される現像電圧出力波形は、上述した様に現像電圧の交流出力波形である周波数fの矩形波52中に、上記現像リークに対応する波形歪部分53が生じたものとなる。   A developing roller 27 is connected to the developing voltage output terminal A. When a developing leak occurs between the developing roller 27 and the photosensitive member 26, the developing voltage output waveform observed at the developing voltage output terminal A (A part) is an AC output waveform of the developing voltage as described above. In the rectangular wave 52 having the frequency f, the waveform distortion portion 53 corresponding to the development leak is generated.

図5(a)は上記リーク発生時の現像電圧出力端子Aにおける現像電圧出力波形を示したものであり、図示するように、上記現像リークによる波形歪部分53は、矩形波52のピークレベルからの電圧ドロップとして現れる。   FIG. 5A shows the development voltage output waveform at the development voltage output terminal A when the leak occurs. As shown in the figure, the waveform distortion portion 53 due to the development leak is from the peak level of the rectangular wave 52. Appears as a voltage drop.

現像電圧出力のリーク時には、現像電圧出力波形のプラス側で、感光体との間に現像リークが発生するので、現像電圧出力波形のプラス側でピークレベルから降下する電圧ドロップが生起する。この矩形波52に現れる波形歪部分53を検出するリーク検出手段41(図2)として、図3中に点線で囲ったリーク検出回路が設けられる。   When the developing voltage output leaks, a developing leak occurs between the developing voltage output waveform and the photosensitive member on the plus side of the developing voltage output waveform. Therefore, a voltage drop that falls from the peak level occurs on the plus side of the developing voltage output waveform. As the leak detection means 41 (FIG. 2) for detecting the waveform distortion portion 53 appearing in the rectangular wave 52, a leak detection circuit surrounded by a dotted line in FIG. 3 is provided.

このリーク検出回路においては、現像電圧出力波形のプラス側のみを取り出すために、現像電圧出力端子Aとグランド215間に、ダイオード400を介して、抵抗401と抵抗403からなる分圧器を接続している。その際、ダイオード400は、図示する様にアノード側を出力端子A側に接続して、上記現像電圧出力波形のプラス側のアナログ電圧値をカソード側から取り出す。このカソード側のP部の波形を図5(b)に示す。   In this leak detection circuit, in order to extract only the positive side of the development voltage output waveform, a voltage divider composed of a resistor 401 and a resistor 403 is connected between the development voltage output terminal A and the ground 215 via a diode 400. Yes. At that time, the diode 400 connects the anode side to the output terminal A side as shown in the figure, and extracts the analog voltage value on the positive side of the development voltage output waveform from the cathode side. The waveform of the P portion on the cathode side is shown in FIG.

上記分圧器の出力端子C(C部)からは、抵抗403の両端の電圧が得られる。これは上記P部のアナログ電圧値をCPU101のADコンバータで読取れるレベル、すなわちDC5V以下のレベルに分圧したアナログ電圧出力(以下、現像リーク検出用信号55という)である。このC部の現像リーク検出用信号55の波形を図5(c)に示す。   The voltage across the resistor 403 is obtained from the output terminal C (C section) of the voltage divider. This is an analog voltage output (hereinafter referred to as a development leak detection signal 55) obtained by dividing the analog voltage value of the P section to a level that can be read by the AD converter of the CPU 101, that is, a level of DC 5V or less. FIG. 5C shows the waveform of the development leak detection signal 55 of the C section.

上記分圧器を構成する出力用の抵抗403には、並列にツェナーダイオード402が接続されている。このツェナーダイオード402はツェナー電圧5.0Vであり、上記現像リーク検出用信号55の出力波形が5.0Vを超えない様にして、CPU101を破損させないための保護用である。   A Zener diode 402 is connected in parallel to the output resistor 403 constituting the voltage divider. This Zener diode 402 has a Zener voltage of 5.0V, and is for protection so as not to damage the CPU 101 so that the output waveform of the development leak detection signal 55 does not exceed 5.0V.

上記分圧器で分圧された現像電圧波形を持つ現像リーク検出用信号55は、リーク検出手段41(図2)により、一定期間サンプリングされて、感光体と現像ローラとの間に放電(現像リーク)が発生したときに上記矩形波中に現れる波形歪部分53が検出される。サンプリングされる一定期間は、ここでは現像リーク検出用信号55を構成する矩形波の交流電圧波形の1周期である。   The development leak detection signal 55 having the development voltage waveform divided by the voltage divider is sampled for a certain period by the leak detection means 41 (FIG. 2) and discharged (development leak) between the photosensitive member and the development roller. ) Is detected, the waveform distortion portion 53 appearing in the rectangular wave is detected. Here, the certain period to be sampled is one cycle of a rectangular AC voltage waveform constituting the development leak detection signal 55.

本例においてA部の現像電圧波形は2kHzの矩形波であり、上記現像リーク検出用信号55の波形も2kHzの矩形波である。この波形をサンプリングするサンプリング周波数を20kHzとし、1周期で10回サンプリングを行い現像リークの有無を判定する。例えば現像リーク検出用信号55の矩形波中に現れる波形歪部分53は、その電圧ドロップの幅(深さ)が所定幅以上(ここでは1V以上)であれば現像リーク有りとして扱う。   In this example, the development voltage waveform of the A portion is a 2 kHz rectangular wave, and the waveform of the development leak detection signal 55 is also a 2 kHz rectangular wave. The sampling frequency for sampling this waveform is 20 kHz, and sampling is performed 10 times in one cycle to determine whether or not there is a development leak. For example, the waveform distortion portion 53 appearing in the rectangular wave of the development leak detection signal 55 is treated as having development leak if the width (depth) of the voltage drop is not less than a predetermined width (here, 1 V or more).

上記の様に構成すると、CR回路の時定数とは無関係に現像リークの検出が出来るので、CR回路を用いてリーク検出回路を構成した場合に比べて、現像リークの検出に要する時間の短縮を図ることができる。   With the configuration as described above, development leak can be detected regardless of the time constant of the CR circuit, so that the time required for detection of development leak can be reduced compared to the case where the leak detection circuit is configured using the CR circuit. Can be planned.

上記CPU101は、さらに2つの演算処理手段を有する。第1の演算処理手段は、上記リーク検出手段41により一定期間内に検出される波形歪部分の個数または波形歪部分の歪み量を計測し、その波形歪部分の個数または歪み量から現在のリーク度を算出するリーク度算出手段42である。また第2の演算処理手段は、上記リーク度算出手段により算出される現在のリーク度に応じて現像電圧生成手段としての現像用高圧電源108が出力する現像電圧出力の値、正確には交流電圧値を段階的に変更し、その現像電圧値を上記リークが発生し始める適正リーク度の現像電圧値またはその直前の現像電圧値にする現像電圧適正化制御を行う現像電圧制御手段43である。   The CPU 101 further includes two arithmetic processing means. The first arithmetic processing means measures the number of waveform distortion portions or the amount of distortion of the waveform distortion portions detected within a predetermined period by the leak detection means 41, and calculates the current leak from the number of waveform distortion portions or the amount of distortion. This is a leak degree calculation means 42 for calculating the degree. Further, the second arithmetic processing means is a value of the developing voltage output outputted by the developing high-voltage power source 108 as the developing voltage generating means according to the current leak degree calculated by the leak degree calculating means, more precisely, an AC voltage. The development voltage control means 43 performs development voltage optimization control by changing the value stepwise and setting the development voltage value to the development voltage value of the appropriate leak level at which the leak starts to occur or the development voltage value just before that.

ここで「リーク度」とは、発生頻度またはリークレベルから見た現像リークの度合であり、同一ギャップおよび環境の場合、現像電圧値により異なったリーク度となる。全く現像リークを生じないか又は現像リークが許容できる程度のリーク度の場合は、さらに現像電圧値を高め得る余地がある。また、許容できないリーク度の場合は、現像電圧値を下げて適切な現像電圧値に変更する必要がある。   Here, the “leakage” is the degree of development leak as seen from the occurrence frequency or the leak level. In the case of the same gap and environment, the leak degree varies depending on the development voltage value. In the case where there is no development leak or the leak level is such that the development leak is acceptable, there is room for further increase in the development voltage value. In the case of an unacceptable leak level, it is necessary to lower the development voltage value and change it to an appropriate development voltage value.

また「適正リーク度」とは、印加する現像電圧値を高めて行った場合に現像リークが発生し始める段階のリーク度であり、現像電圧はこの適正リーク度の現像電圧値またはその直前の現像電圧値に設定される。   The “appropriate leak level” is a leak level at a stage where development leak starts to occur when the applied development voltage value is increased, and the development voltage is the development voltage value of the appropriate leak level or the development just before it. Set to voltage value.

図6に現像電圧適正化制御のフローチャートを示した。   FIG. 6 shows a flowchart of development voltage optimization control.

ステップS1で現像電圧出力を初期値のVpp=1400V、Vdc=+100Vに設定し、現像電圧出力をONする。これは上記CPU101より制御ライン117(117a、117b、117c)を用いて現像用高圧電源108に指示することで行う。なお図2では、図3の117a、117b、117cを117として記載している。   In step S1, the development voltage output is set to the initial values Vpp = 1400V and Vdc = + 100V, and the development voltage output is turned ON. This is performed by instructing the developing high-voltage power supply 108 from the CPU 101 using the control line 117 (117a, 117b, 117c). In FIG. 2, 117a, 117b, and 117c in FIG.

次にリーク検出手段41により分圧器で分圧された現像電圧の波形を一定期間サンプリングして、現像リーク(波形歪部分53)の検出を行い、リーク数をカウントする(S2)。これはCPU101の入力ライン119より入力される現像リーク検出用信号55中の波形歪部分53をリーク度算出手段42でカウントすることで行う。   Next, the waveform of the development voltage divided by the voltage divider by the leak detection means 41 is sampled for a certain period, the development leak (waveform distortion portion 53) is detected, and the number of leaks is counted (S2). This is done by counting the waveform distortion portion 53 in the development leak detection signal 55 input from the input line 119 of the CPU 101 by the leak degree calculation means 42.

リーク度算出手段42は、上記カウント数すなわちリーク数が、0(リーク度ゼロ)、リーク数3〜4の範囲(リーク度3〜4)、リーク数5〜6またはそれ以上の範囲(リーク度5以上)、リーク数1〜2の範囲(リーク度1〜2)のいずれのクラスであるかを、順次見て行く(S3〜S6)。そして、現像電圧制御手段43は、現在のリーク度に応じて現像電圧の値を段階的に変更し、その現像電圧値をリークが発生し始める適正リーク度の現像電圧値またはその直前の現像電圧値に設定する現像電圧適正化制御を行う(S3’〜S5’)。   The leak degree calculation means 42 is configured such that the count number, that is, the leak number is 0 (leak degree is zero), the leak number is in the range of 3 to 4 (leak degree is 3 to 4), the leak number is in the range of 5 to 6 or more (leak degree) 5 or more), which class is in the range of the number of leaks 1 to 2 (leakage degree 1 to 2) is sequentially examined (S3 to S6). Then, the development voltage control means 43 changes the value of the development voltage in a stepwise manner according to the current leak level, and the development voltage value of the appropriate leak level at which the leak starts to occur or the previous development voltage. Development voltage optimization control to be set to a value is performed (S3 ′ to S5 ′).

詳述するに、リーク度算出手段42は、上記カウント数すなわちリーク数が0であるかどうかを判定する(S3)。リーク数が0(リーク度ゼロ)の場合、すなわち現像電圧値を高め得る場合、現像電圧制御手段43は、現像電圧出力Vppに+100Vを加えて出力し、ステップS3に戻る(S3’)。   In detail, the leak degree calculation means 42 determines whether or not the count number, that is, the leak number is 0 (S3). When the number of leaks is 0 (leakage is zero), that is, when the development voltage value can be increased, the development voltage control means 43 adds +100 V to the development voltage output Vpp, and returns to step S3 (S3 ').

リーク数が0でない場合、リーク度算出手段42は、リーク数が3〜4の範囲(リーク度3〜4)にあるか否かを判定する(S4)。リーク数3〜4の範囲にある場合は、現像電圧値が高すぎるので、現像電圧制御手段43は、現像電圧出力Vppに+200V減じて出力し、ステップS3に戻る(S4’)。   If the number of leaks is not 0, the leak degree calculation means 42 determines whether or not the leak number is in the range of 3 to 4 (leak degree 3 to 4) (S4). If the leak number is in the range of 3 to 4, the development voltage value is too high, so the development voltage control means 43 outputs the development voltage output Vpp by subtracting +200 V and returns to step S3 (S4 ').

リーク数が3〜4でない場合は、ステップS5にてリーク数5〜6以上であるか否かを判定する(S5)。   If the number of leaks is not 3-4, it is determined in step S5 whether the number of leaks is 5-6 or more (S5).

リーク数5以上の範囲(リーク度5以上)であった場合は、現像電圧出力Vppに+400V減じて出力し、ステップS3に戻る(S5’)。リーク数5〜6以上でない場合は、ステップS6でリーク数1〜2であるかを判定する(S6)。リーク数1〜2の範囲(リーク度1〜2)であった場合は、現在のリーク度における現像電圧値を、ライン118を介してメモリ109に格納する(S7)。リーク数1〜2でない場合は、エラー処理を行う(S6’)。   If the number of leaks is in the range of 5 or more (leakage level 5 or more), the development voltage output Vpp is reduced by +400 V, and the process returns to step S3 (S5 '). If the number of leaks is not 5 or more, it is determined in step S6 whether the number of leaks is 1 or 2 (S6). If the leak number is in the range of 1 to 2 (leakage degree 1 to 2), the development voltage value at the current leakage degree is stored in the memory 109 via the line 118 (S7). If the number of leaks is not 1 or 2, error processing is performed (S6 ').

このエラー処理では、前回の現像電圧適正化制御で適正値とされた現像電圧値を、今回の現像電圧適正化制御で設定する電圧値として採用するようにする。しかし、再度、現像電圧適正化制御を行って現像電圧値を適正化しても良い。またマシンの操作パネルにエラー表示を行っても良い。   In this error processing, the development voltage value set to the appropriate value in the previous development voltage optimization control is adopted as the voltage value set in the current development voltage optimization control. However, the developing voltage value may be optimized by performing the developing voltage optimization control again. An error may be displayed on the operation panel of the machine.

本例の初期値1400Vは、予め現像リークが発生する現像電圧値の正規分布の中央より得た電圧である。   The initial value 1400 V in this example is a voltage obtained in advance from the center of the normal distribution of development voltage values at which development leakage occurs.

また、初期値としては、前回の現像電圧適正化制御で適正値とされた現像電圧値を初期値として用い、この初期値から今回の現像電圧適正化制御を開始するようにしても良い。   Further, as the initial value, the development voltage value that is set to the appropriate value in the previous development voltage optimization control may be used as the initial value, and the current development voltage optimization control may be started from this initial value.

さらに、像担持体たる感光体が新品と交換されたことを検知する検知手段を設けている場合には、像担持体が新品と判断された際に、予め現像リークが発生する現像電圧値の分布より現像リークが発生する最頻値を求め、これを初期値として現像電圧適正化制御を開始することができる。すなわち、感光体が新品と判断された場合、過去の現像電圧適正化制御で適正値とされた既知の現像電圧値の分布から最頻値の現像電圧値を求め、この最頻値の現像電圧値を初期値として現像電圧適正化制御を開始する。   Further, in the case where a detecting means for detecting that the photoconductor as the image carrier is replaced with a new one is provided, a development voltage value that causes a development leak in advance when the image carrier is determined to be new. The mode value at which development leakage occurs is obtained from the distribution, and development voltage optimization control can be started with this mode as an initial value. That is, when it is determined that the photoconductor is new, the mode development voltage value is obtained from the distribution of known development voltage values that have been determined to be appropriate values in the past development voltage optimization control, and this mode development voltage is obtained. The development voltage optimization control is started with the value as an initial value.

以上より、本発明によれば、適切なリーク度の現像電圧値を初期値として現像電圧適正化制御を行うので、短時間で現像電圧適正化制御を終了することができる。したがって、現像リーク検出による感光体、現像器の劣化を軽減するとともに、ユーザに対し待ち時間の短縮を行うことが可能となる。   As described above, according to the present invention, the development voltage optimization control is performed using the development voltage value with an appropriate leak degree as an initial value, so that the development voltage optimization control can be completed in a short time. Therefore, it is possible to reduce deterioration of the photosensitive member and the developing device due to development leak detection and to shorten the waiting time for the user.

図7および図8に現像電圧適正化制御による現像電圧出力波形の増減の仕方の一例を示した。これは上記リーク度算出手段により算出される現在のリーク度に応じて、現像用高圧電源108が出力する現像電圧の交流電圧値を段階的に変化させ、その現像電圧値を現像リークが発生し始める適正リーク度の現像電圧値またはその直前の現像電圧値にする現像電圧適正化制御を行う現像電圧適正化制御を、初期値から開始するものであり、上記現像電圧制御手段43により実行される。   7 and 8 show an example of how the development voltage output waveform is increased or decreased by the development voltage optimization control. This is because the AC voltage value of the developing voltage output from the developing high-voltage power supply 108 is changed stepwise in accordance with the current leak level calculated by the leak level calculating means, and the developing voltage value causes development leakage. The development voltage optimization control for performing the development voltage optimization control to set the development voltage value of the appropriate leak degree to be started or the development voltage value immediately before the development voltage value starts from the initial value and is executed by the development voltage control means 43. .

図7は、現像電圧制御手段43が、現像電圧の交流電圧値を高くして行く場合の現像電圧適正化制御を示す。図7に示した様に、まず、初期値の1400Vを第1段階目の時刻T0からT1の時間幅に亘って設定し、現像リークの発生の有無を判定する。現像リークの発生が無いと判定された場合は、第2段階目のT1からT2間を100V増加した1500Vに設定して、現像リークの発生の有無を判定する。さらに現像リークの発生が無いと判定された場合は、第3段階目のT2からT3間を1600Vに設定し、さらに第4段階目のT3からT4間を最大電圧の1700Vに設定して、それぞれ現像リークの発生の有無を判定する。   FIG. 7 shows development voltage optimization control when the development voltage control means 43 increases the AC voltage value of the development voltage. As shown in FIG. 7, first, an initial value of 1400 V is set over a time width from the time T0 to the time T1 in the first stage, and it is determined whether or not development leakage has occurred. When it is determined that there is no development leak, the time between T1 and T2 in the second stage is set to 1500 V, which is increased by 100 V, and the presence or absence of development leak is determined. Further, if it is determined that there is no development leak, 1600V is set between T2 and T3 in the third stage, and the maximum voltage is set to 1700V between T3 and T4 in the fourth stage. The presence / absence of development leak is determined.

図8は、図7とは逆に現像電圧の交流電圧値を低くして行く場合の現像電圧適正化制御を示す。図8に示すように、時刻T0からT1間の現像電圧1400Vで現像リークが発生したと判定された場合、T1からT2間で現像電圧を100V下げ、1300Vに設定して現像リークの有無を判定する。ここで現像リークの発生が無いと判定された場合、さらに時刻T2からT3間で1200Vに設定して、現像リークの発生の有無を判定する。同様に、時刻T3からT4間で1100Vに設定し、時刻T4からT5間で1000Vに設定して、それぞれ現像リークの発生の有無を判定する。   FIG. 8 shows development voltage optimization control when the AC voltage value of the development voltage is lowered, contrary to FIG. As shown in FIG. 8, when it is determined that a development leak has occurred at a development voltage of 1400V between times T0 and T1, the development voltage is lowered by 100V between T1 and T2 to determine whether there is a development leak. To do. If it is determined that no development leak has occurred, the voltage is further set to 1200 V between times T2 and T3 to determine whether or not development leak has occurred. Similarly, 1100V is set between time T3 and T4, and 1000V is set between time T4 and T5 to determine whether or not development leakage has occurred.

上述のサンプリング周波数20kHzにてサンプリングすれば、現像電圧出力波形の1周期中の現像リークを検出可能であるが、十分余裕を取って、現像電圧出力波形の20周期分、すなわち10msを現像リーク検出のための所定の一定時間として設定する。現像電圧出力の電圧値の切替には、約30msかかるので計40msを設定する。よって、本例によれば、時刻T0からT5までの時間は、40ms×5=200msで現像リークの検出が可能となり、従来方式に比べて大幅に時間短縮が可能である。   If sampling is performed at the above sampling frequency of 20 kHz, it is possible to detect a development leak in one cycle of the development voltage output waveform. However, with a sufficient margin, the development leak is detected for 20 cycles of the development voltage output waveform, that is, 10 ms. Set as a predetermined time for. Since switching of the voltage value of the development voltage output takes about 30 ms, a total of 40 ms is set. Therefore, according to this example, the development leak can be detected from the time T0 to T5 at 40 ms × 5 = 200 ms, and the time can be significantly reduced as compared with the conventional method.

現像リークは、その発生頻度またはリークレベルから見た現像リークの度合(リーク度)が現像電圧値により異なっている。全く現像リークを生じないか又は現像リークが許容できる程度のリーク度の場合は、さらに現像電圧値を高める。また、許容できないリーク度の場合は、現像電圧値を下げて適切な現像電圧値に変更する。   The development leak is different in frequency of occurrence or the degree of development leak (leak degree) as seen from the leak level depending on the development voltage value. In the case where there is no development leak at all or the leak degree is such that the development leak is acceptable, the development voltage value is further increased. If the leak rate is unacceptable, the developing voltage value is lowered and changed to an appropriate developing voltage value.

このリーク度の良否を判断する判定基準として、ここでは上記波形歪部分53の1Vの電圧ドロップが、上記現像電圧出力波形20周期分の10ms間に1〜2個であった場合、図6のフローのステップS6、S7で示したように、許容できる現像リーク有りと判定する。また、1Vの電圧ドロップが3〜4個の場合は、2段階(200V)電圧を下げる。さらに1Vの電圧ドロップが5〜6個の場合は、4段階(400V)電圧を下げることにより、さらに現像電圧適正化制御に要する時間を短縮することが可能となる。   As a criterion for judging whether the degree of leakage is good or bad, here, when the voltage drop of 1 V of the waveform distortion portion 53 is 1 to 2 in 10 ms corresponding to 20 cycles of the development voltage output waveform, FIG. As shown in steps S6 and S7 of the flow, it is determined that there is an allowable development leak. When the voltage drop of 1V is 3-4, the two-step (200V) voltage is lowered. Further, when the voltage drop of 1V is 5 to 6, it is possible to further reduce the time required for the development voltage optimization control by lowering the four-step (400V) voltage.

逆に、上記1Vの電圧ドロップが0の場合、1段階(100V)ずつ電圧を上げて行き、1〜2個となったところで現像リーク発生と判定する。また、前回現像リークが発生したときの現像電圧をメモリ109に格納しておき、この現像電圧を初期値として、次回の現像リーク検出用の現像電圧とすれば、さらに現像リーク検出時間の短縮となる。   On the other hand, when the voltage drop of 1V is 0, the voltage is increased step by step (100V), and it is determined that development leakage has occurred when the voltage drops to one or two. Further, if the development voltage at the time of the previous development leak is stored in the memory 109 and this development voltage is used as an initial value as the development voltage for the next development leak detection, the development leak detection time can be further shortened. Become.

また現像器が新品に交換された場合は、上記デフォルト値を使わず、工場出荷時の初期設定値(1400V)を用いるようにする。   When the developing device is replaced with a new one, the default value (1400 V) at the time of factory shipment is used instead of the default value.

上記実施形態では、K色のプロセスユニットKを中心に説明したが、その他のY色、M色、C色のプロセスユニットについても、同様の現像電圧適正化制御を個々に行い、それぞれ適切な現像電圧に設定する。   In the above-described embodiment, the description has focused on the K color process unit K. However, similar development voltage optimization control is performed individually for other Y color, M color, and C color process units, and appropriate development is performed. Set to voltage.

[比較例]
次に比較例について説明する。図9は現像用高圧電源108の回路構成を示したもので、破線で囲まれたリーク検出回路の部分を除き、図3と同じ構成となっている。図10にこのリーク検出回路のP1部、P2部、P3部の各部の波形を示す。
[Comparative example]
Next, a comparative example will be described. FIG. 9 shows the circuit configuration of the developing high-voltage power supply 108, which is the same as that shown in FIG. 3 except for the portion of the leak detection circuit surrounded by a broken line. FIG. 10 shows waveforms of the respective parts of the P1, P2, and P3 parts of the leak detection circuit.

符号216の電源DC24Vから供給された電流が、抵抗301を介して符号217の現像電圧出力端子Aに至るが、上記現像電圧を徐々に上げて行き、現像リークが発生した場合、コンデンサ302から電荷が移動し、コンデンサ302の電位(P1部の電位)がV1(V)からV1’(V)に落ちる(図10(a)参照)。   The current supplied from the power source DC24V denoted by reference numeral 216 reaches the developing voltage output terminal A denoted by reference numeral 217 via the resistor 301. When the developing voltage is gradually increased and a developing leak occurs, the electric charge is charged from the capacitor 302. Moves, and the potential of the capacitor 302 (P1 portion potential) drops from V1 (V) to V1 ′ (V) (see FIG. 10A).

コンデンサ302の電位(P1部の電位)が落ちると、符号216で示す電源DC24Vから抵抗301を介してチャージ電流がコンデンサ302に流れ込み、電位を上昇させる。これによりコンデンサ303、抵抗304の後の電位(P2部の電位)が、0VからV2(V)に上昇する(図10(b)参照)。   When the potential of the capacitor 302 (P1 portion potential) drops, a charge current flows into the capacitor 302 from the power source DC24V indicated by reference numeral 216 through the resistor 301, and the potential is increased. As a result, the potential after the capacitor 303 and the resistor 304 (the potential at the P2 portion) rises from 0 V to V2 (V) (see FIG. 10B).

この際の電荷をコンデンサ306が保持し、オペアンプ307によりP2部の電位が増幅され、リーク検出出力B(P3部の電位)として出力される(図10(c)参照)。オペアンプ307による増幅回路は非反転増幅回路であり、抵抗308、309により、符号310で示すリーク検出出力Bとして、出力B=(1+抵抗308の抵抗値/抵抗309の抵抗値)×(P2部の電位)に増幅されたものが得られる。出力Bは図10(c)中に示すV3(V)となる。   The capacitor 306 holds the charge at this time, and the operational amplifier 307 amplifies the potential at the P2 portion and outputs it as a leak detection output B (potential at the P3 portion) (see FIG. 10C). The amplifier circuit by the operational amplifier 307 is a non-inverting amplifier circuit, and outputs B = (1 + resistance value of resistor 308 / resistance value of resistor 309) × (P2 part) as a leak detection output B indicated by reference numeral 310 by resistors 308 and 309. Amplified to a potential of 1). The output B is V3 (V) shown in FIG.

この様に比較例のリーク検出回路は、CRの時定数に影響される構成であり、上記コンデンサ306に現像リークによりチャージされた電荷をディスチャージするのに、抵抗305を介して行う。しかし、この抵抗305の抵抗値を小さいものにしてしまうと、コンデンサ306にチャージされた電荷を保持する時間が短くなりすぎることがある。また、抵抗305の抵抗値を大きくしすぎると、コンデンサ306に保持された電荷をディスチャージする前に2回目以降の現像リークがあると、リーク検出が出来なくなるといった不具合が生じる。この為、概して50ms程度の時定数を設定している。   As described above, the leak detection circuit of the comparative example is configured to be affected by the time constant of CR, and the capacitor 306 is discharged via the resistor 305 to discharge the charge charged by the development leak. However, if the resistance value of the resistor 305 is made small, the time for holding the charge charged in the capacitor 306 may be too short. In addition, if the resistance value of the resistor 305 is excessively increased, there is a problem that the leak cannot be detected if there is a second or subsequent development leak before discharging the electric charge held in the capacitor 306. For this reason, a time constant of about 50 ms is generally set.

このことにより、上記時定数以上の時間を設定し、徐々に現像電圧を上げて現像リークの有無を検出する必要がある。比較例では、現像電圧適正化制御で設定する現像リーク検出用の現像電圧を500ms毎に上げて現像リークの有無を検出している。   Thus, it is necessary to set a time longer than the above time constant and gradually increase the development voltage to detect the presence or absence of development leak. In the comparative example, the development voltage for development leak detection set in the development voltage optimization control is increased every 500 ms to detect the presence or absence of development leak.

図11に、比較例において現像リーク検出時まで現像電圧を立上げて行くシーケンス例を示した。   FIG. 11 shows a sequence example in which the development voltage is raised until the development leak is detected in the comparative example.

この例では、時刻T0からT1までVpp=1000Vに初期値を設定し、T1からT2まで1100V、T2からT3までを1200V、T3からT4までを1300V、T4からT5までを1400V、T5からT6までを1500V、T6からT7までを1600V、T7からT8までを1700Vというように、現像電圧Vppを所定時間毎(500ms毎)に上げて行く。Vdcは直流電圧+100V一定に設定している。本例ではVdcをプラス側に設定することで上記感光体の表面電位−450Vに対しVppのプラス側でリークさせる様にしている。これは、より印字状態に近い状態、感光体の表面電位−450Vである状態で、現像リークの検知をさせたい為である。   In this example, the initial value is set to Vpp = 1000V from time T0 to T1, 1100V from T1 to T2, 1200V from T2 to T3, 1300V from T3 to T4, 1400V from T4 to T5, 1400V from T5 to T6 The development voltage Vpp is increased every predetermined time (every 500 ms) such that the voltage is 1500V, the time from T6 to T7 is 1600V, and the time from T7 to T8 is 1700V. Vdc is set to a constant DC voltage + 100V. In this example, by setting Vdc to the plus side, leakage is caused on the plus side of Vpp with respect to the surface potential of −450 V of the photoconductor. This is because it is desired to detect a development leak in a state closer to the printing state, in a state where the surface potential of the photosensitive member is -450V.

この比較例では、現像電圧Vppを1000Vから1700Vまで上げて現像リークを検出するまでに、最大4000msの時間を要する。このことは、適切な現像リークとなる現像電圧を探知する現像電圧適正化制御において、比較的長時間、感光体や現像器を駆動することになるので、これらの寿命劣化を促進する方向となり好ましくない。また、比較例の場合、現像電圧適正化制御が、所定印字枚数ごとや、現像器、感光体交換時の画像安定化制御の中で行われるので、ユーザに対しての待ち時間となるので好ましくない。なるべく短時間とするのが良いのである。   In this comparative example, it takes a maximum of 4000 ms until the development voltage Vpp is increased from 1000 V to 1700 V to detect a development leak. This is because in the development voltage optimization control for detecting the development voltage that causes an appropriate development leak, the photosensitive member and the developing device are driven for a relatively long time, which is preferable in terms of promoting the deterioration of the life of these. Absent. Further, in the case of the comparative example, the development voltage optimization control is performed every predetermined number of printed sheets or in the image stabilization control at the time of replacement of the developing device and the photosensitive member. Absent. It is better to make it as short as possible.

これに対し、本発明の上記実施形態によれば、比較例のリーク検出回路のようにコンデンサと抵抗による充放電回路ではなく、リーク発生により矩形波中に現れる波形歪部分の個数をカウントするか又はその波形歪部分の歪み量を計測する回路構成であるので、リーク度合の検出動作にかかる時間を短縮することができる。   On the other hand, according to the above embodiment of the present invention, the number of waveform distortion portions that appear in a rectangular wave due to the occurrence of a leak is counted rather than a charge / discharge circuit using a capacitor and a resistor as in the leak detection circuit of the comparative example. Alternatively, since the circuit configuration measures the distortion amount of the waveform distortion portion, it is possible to shorten the time required for the leak degree detection operation.

[変形例]
上記実施形態では、リーク発生により矩形波中に現れる波形歪部分の個数を計測しその個数から現在のリーク度を判断したが、本発明はこれに限定されるものではなく、波形歪部分の歪み量を計測し、その歪み量の大きさから現在のリーク度を判断しても良い。
[Modification]
In the above embodiment, the number of waveform distortion portions that appear in a rectangular wave due to the occurrence of a leak is measured and the current leakage degree is determined from the number. However, the present invention is not limited to this, and the distortion of the waveform distortion portion is not limited thereto. The amount of leakage may be measured, and the current leak degree may be determined from the amount of distortion.

また、上記実施形態では、現在のリーク度に応じて現像電圧の交流電圧値を現像リークが発生し始める現像電圧値まで段階的に可変制御したが、現像リークが発生し始める直前の現像電圧値まで段階的に可変制御してもよい。   In the above-described embodiment, the AC voltage value of the development voltage is variably controlled step by step up to the development voltage value at which the development leak starts to occur according to the current leak level, but the development voltage value immediately before the development leak starts to occur. Variable control may be performed step by step.

本発明は、トナー担持体から像担持体にトナーを移動させて静電潜像を顕像化する非接触現像方式の画像形成部を有する電子写真方式の複写機やプリンタなどの画像形成装置に適する。   The present invention relates to an image forming apparatus such as an electrophotographic copying machine or printer having a non-contact developing type image forming unit that moves toner from a toner carrier to an image carrier to visualize an electrostatic latent image. Suitable.

本発明の一実施形態にかかる画像形成装置の全体構成を示す図である。1 is a diagram illustrating an overall configuration of an image forming apparatus according to an embodiment of the present invention. 図1に示した画像形成装置の電気的な構成を示すブロック図である。FIG. 2 is a block diagram illustrating an electrical configuration of the image forming apparatus illustrated in FIG. 1. 図1に示した画像形成装置の現像用高圧電源の構成を示す回路図である。FIG. 2 is a circuit diagram illustrating a configuration of a high-voltage power supply for development of the image forming apparatus illustrated in FIG. 1. 図3の現像用高圧電源の出力端子Aに得られる現像電圧の波形を示した図である。It is the figure which showed the waveform of the developing voltage obtained at the output terminal A of the high voltage power supply for development of FIG. 本発明のリーク検出回路の各部の波形を示した図である。It is the figure which showed the waveform of each part of the leak detection circuit of this invention. 本発明の現像電圧適正化制御の一例を示したフローチャートである。3 is a flowchart illustrating an example of development voltage optimization control according to the present invention. 本発明の現像電圧適正化制御において現像電圧値を高くして行く場合を示した図である。It is the figure which showed the case where the developing voltage value is made high in the developing voltage optimization control of this invention. 本発明の現像電圧適正化制御において現像電圧値を低くして行く場合を示した図である。It is the figure which showed the case where the developing voltage value is made low in the developing voltage optimization control of this invention. 比較例の現像用高圧電源の構成を示した回路図である。It is the circuit diagram which showed the structure of the high voltage power supply for development of a comparative example. 比較例のリーク検出回路の各部の波形を示した図である。It is the figure which showed the waveform of each part of the leak detection circuit of a comparative example. 比較例において現像リーク検出時まで現像電圧を立上げて行くシーケンスの例を示した図である。FIG. 10 is a diagram illustrating an example of a sequence in which a development voltage is raised until a development leak is detected in a comparative example.

符号の説明Explanation of symbols

1 給紙カセット、
2 給紙ローラ、
3 給紙経路、
4 タイミングローラ、
5 2次転写ローラ、
6 対向ローラ、
7 定着ローラ、
8 転写ベルト、
10 Y色用1次転写ローラ、
11 Y色用像担持体(感光体)、
12 Y色トナー現像用現像ローラ(トナー担持体)、
13 Y色用プリントヘッド、
15 M色用1次転写ローラ、
16 M色用像担持体(感光体)、
17 M色トナー現像用現像ローラ(トナー担持体)、
18 M色用プリントヘッド、
20 C色用1次転写ローラ、
21 C色トナー現像用現像ローラ(トナー担持体)、
22 C色用像担持体(感光体)、
23 C色用プリントヘッド、
25 K色用1次転写ローラ、
26 K色用像担持体(感光体)
27 K色トナー現像用現像ローラ(トナー担持体)、
28 K色用プリントヘッド、
30 タイミングセンサ、
31 トナー濃度検出センサ、
33 K色トナー現像用現像モータ、
34 C色トナー現像用現像モータ、
35 M色トナー現像用現像モータ、
36 Y色トナー現像用現像モータ、
41 リーク検出手段、
42 リーク度算出手段、
43 現像電圧制御手段、
52 矩形波、
53 波形歪部分
55 現像リーク検出用信号
100 制御基板、
101 CPU、
102 画像制御部、
103 画像コントローラ、
104 プリントヘッド、
105 2次転写用高圧電源、
106 帯電用高圧電源、
107 1次転写用高圧電源、
108 現像用高圧電源、
109 メモリ、
111 画像データライン、
112、114〜117 制御ライン、
113 接続ライン、
119 ADポート入力ライン、
200〜202 トランス駆動制御回路、
203 ACトランス、
204、205 DCトランス、
206、211 抵抗、
207、210、213 コンデンサ、
209、212 整流ダイオード、
214、301 抵抗。
1 paper cassette,
2 paper feed rollers,
3 Paper feed path,
4 Timing roller,
5 Secondary transfer roller,
6 Opposing roller,
7 Fixing roller,
8 Transfer belt,
10 Y-color primary transfer roller,
11 Y color image carrier (photosensitive member),
12 Development roller (toner carrier) for developing Y color toner,
13 Y color print head,
15 primary transfer roller for M color,
16 image carrier for M color (photoconductor),
17 Development roller (toner carrier) for developing M color toner,
18 M color print head,
Primary transfer roller for 20 C color,
Development roller (toner carrier) for 21 C color toner development,
22 C color image carrier (photosensitive member),
23 C color print head,
Primary transfer roller for 25 K color,
26 K color image carrier (photoconductor)
27 developing roller for K color toner development (toner carrier),
28 K color print head,
30 Timing sensor,
31 toner density detection sensor,
Development motor for developing 33 K color toner,
Development motor for 34 C color toner development,
Development motor for 35 M toner development,
36 Development motor for Y toner development,
41 leak detection means,
42 Leak degree calculation means,
43 Development voltage control means,
52 square wave,
53 Waveform distortion portion 55 Development leak detection signal 100 Control board,
101 CPU,
102 image control unit,
103 Image controller,
104 print head,
105 High-voltage power supply for secondary transfer,
106 high-voltage power supply for charging,
107 high-voltage power supply for primary transfer,
108 High-voltage power supply for development,
109 memory,
111 image data lines,
112, 114-117 control line,
113 connection lines,
119 AD port input line,
200-202 transformer drive control circuit,
203 AC transformer,
204, 205 DC transformer,
206, 211 resistance,
207, 210, 213 capacitors,
209, 212 Rectifier diode,
214, 301 resistors.

Claims (5)

静電潜像が形成される像担持体と、トナーを担持するトナー担持体とを相互に離間させて配設し、そのトナー担持体に矩形波の交流電圧を印加し、トナー担持体から像担持体にトナーを移動させて静電潜像を顕像化する非接触現像方式の画像形成装置において、
前記矩形波の交流電圧に直流電圧を重畳させた波形を有する現像電圧を生成し、その現像電圧を前記トナー担持体に印加する現像電圧生成手段と、
前記現像電圧を分圧する分圧器と、
前記分圧器で分圧された前記現像電圧の波形を一定期間サンプリングして、前記像担持体と前記トナー担持体との間にリークが発生したときに前記矩形波中に現れる波形歪部分を検出するリーク検出手段と、
前記リーク検出手段により前記一定期間内に検出される前記波形歪部分の個数または前記波形歪部分の歪み量を計測し、その波形歪部分の個数または歪み量から現在のリーク度を算出するリーク度算出手段と、
前記リーク度算出手段により算出される現在のリーク度に応じて前記現像電圧生成手段が出力する前記現像電圧の値を段階的に変更し、その現像電圧値を前記リークが発生し始める適正リーク度の現像電圧値またはその直前の現像電圧値にする現像電圧適正化制御を行う現像電圧制御手段と、
を有することを特徴とする画像形成装置。
An image carrier on which an electrostatic latent image is formed and a toner carrier that carries toner are arranged apart from each other, and a rectangular wave AC voltage is applied to the toner carrier, and the image is transferred from the toner carrier. In an image forming apparatus of a non-contact development system that visualizes an electrostatic latent image by moving toner to a carrier,
Developing voltage generating means for generating a developing voltage having a waveform in which a DC voltage is superimposed on the AC voltage of the rectangular wave, and applying the developing voltage to the toner carrier;
A voltage divider for dividing the developing voltage;
The waveform of the developing voltage divided by the voltage divider is sampled for a certain period, and a waveform distortion portion appearing in the rectangular wave is detected when a leak occurs between the image carrier and the toner carrier. Leak detection means to
The degree of leakage that measures the number of waveform distortion portions or the amount of distortion of the waveform distortion portions detected within the predetermined period by the leak detection means, and calculates the current leakage degree from the number of waveform distortion portions or the amount of distortion. A calculation means;
The development voltage value output from the development voltage generation unit is changed stepwise according to the current leak level calculated by the leak level calculation unit, and the development voltage value is set to an appropriate leak level at which the leak starts to occur. Development voltage control means for carrying out development voltage optimization control to set the development voltage value of
An image forming apparatus comprising:
前記現像電圧制御手段は、前回の現像電圧適正化制御で適正値とされた現像電圧値を初期値とし、この初期値から前記現像電圧適正化制御を開始することを特徴とする請求項1に記載の画像形成装置。   2. The developing voltage control unit according to claim 1, wherein the developing voltage control means sets the developing voltage value, which is set to an appropriate value in the previous developing voltage optimizing control, as an initial value, and starts the developing voltage optimizing control from the initial value. The image forming apparatus described. 前記現像電圧制御手段は、過去の現像電圧適正化制御で適正値とされた既知の現像電圧値の分布から最頻値の現像電圧値を求め、この最頻値の現像電圧値を初期値として前記現像電圧適正化制御を開始することを特徴とする請求項1に記載の画像形成装置。   The development voltage control means obtains a development voltage value of a mode value from a distribution of known development voltage values set to an appropriate value in the past development voltage optimization control, and uses the development voltage value of the mode value as an initial value. The image forming apparatus according to claim 1, wherein the development voltage optimization control is started. 前記像担持体が新品と交換されたことを検知する検知手段をさらに有し、
前記現像電圧制御手段は、前記検知手段により前記像担持体が新品と判断された場合、過去の現像電圧適正化制御で適正値とされた既知の現像電圧値の分布から最頻値の現像電圧値を求め、この最頻値の現像電圧値を初期値として前記現像電圧適正化制御を開始することを特徴とする請求項1ないし3のいずれかに記載の画像形成装置。
It further has a detecting means for detecting that the image carrier is replaced with a new one,
When the image bearing member is determined to be new by the detection means, the development voltage control means determines the most frequent development voltage from the distribution of known development voltage values determined as appropriate values in the past development voltage optimization control. 4. The image forming apparatus according to claim 1, wherein a value is obtained, and the developing voltage optimization control is started with the mode developing voltage value as an initial value.
前記リーク検出手段は、前記一定期間として、前記現像電圧における前記交流電圧の波形の1周期分もしくはその整数倍のN周期分をサンプリングする、ことを特徴とする請求項1ないし4のいずれかに記載の画像形成装置。   5. The leak detection unit according to claim 1, wherein the leak detection unit samples one cycle of the waveform of the AC voltage in the development voltage or N cycles of an integral multiple thereof as the fixed period. The image forming apparatus described.
JP2008072163A 2008-03-19 2008-03-19 Image forming apparatus Pending JP2009229577A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2008072163A JP2009229577A (en) 2008-03-19 2008-03-19 Image forming apparatus

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2008072163A JP2009229577A (en) 2008-03-19 2008-03-19 Image forming apparatus

Publications (1)

Publication Number Publication Date
JP2009229577A true JP2009229577A (en) 2009-10-08

Family

ID=41245087

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008072163A Pending JP2009229577A (en) 2008-03-19 2008-03-19 Image forming apparatus

Country Status (1)

Country Link
JP (1) JP2009229577A (en)

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012212058A (en) * 2011-03-31 2012-11-01 Kyocera Document Solutions Inc High voltage power supply device and image forming apparatus
JP2014089221A (en) * 2012-10-29 2014-05-15 Kyocera Document Solutions Inc Image forming apparatus
JP2015096936A (en) * 2013-10-11 2015-05-21 京セラドキュメントソリューションズ株式会社 Image forming apparatus
JP2015176008A (en) * 2014-03-17 2015-10-05 京セラドキュメントソリューションズ株式会社 Developing device and image forming apparatus including the same
JP2015215389A (en) * 2014-05-08 2015-12-03 株式会社リコー Image forming apparatus
JP2016161770A (en) * 2015-03-02 2016-09-05 コニカミノルタ株式会社 Image forming device
JP2020190594A (en) * 2019-05-20 2020-11-26 コニカミノルタ株式会社 Image formation apparatus and image formation management apparatus
JP2020197626A (en) * 2019-06-03 2020-12-10 コニカミノルタ株式会社 Image forming apparatus and image formation management device
JP2020197578A (en) * 2019-05-31 2020-12-10 コニカミノルタ株式会社 Image forming apparatus and image formation management device

Cited By (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012212058A (en) * 2011-03-31 2012-11-01 Kyocera Document Solutions Inc High voltage power supply device and image forming apparatus
JP2014089221A (en) * 2012-10-29 2014-05-15 Kyocera Document Solutions Inc Image forming apparatus
JP2015096936A (en) * 2013-10-11 2015-05-21 京セラドキュメントソリューションズ株式会社 Image forming apparatus
JP2015176008A (en) * 2014-03-17 2015-10-05 京セラドキュメントソリューションズ株式会社 Developing device and image forming apparatus including the same
JP2015215389A (en) * 2014-05-08 2015-12-03 株式会社リコー Image forming apparatus
JP2016161770A (en) * 2015-03-02 2016-09-05 コニカミノルタ株式会社 Image forming device
JP2020190594A (en) * 2019-05-20 2020-11-26 コニカミノルタ株式会社 Image formation apparatus and image formation management apparatus
JP7230680B2 (en) 2019-05-20 2023-03-01 コニカミノルタ株式会社 Image forming apparatus and image forming management apparatus
JP2020197578A (en) * 2019-05-31 2020-12-10 コニカミノルタ株式会社 Image forming apparatus and image formation management device
JP2020197626A (en) * 2019-06-03 2020-12-10 コニカミノルタ株式会社 Image forming apparatus and image formation management device
JP7251325B2 (en) 2019-06-03 2023-04-04 コニカミノルタ株式会社 Image forming apparatus and image forming management apparatus

Similar Documents

Publication Publication Date Title
US8019241B2 (en) Image forming apparatus
JP2009229577A (en) Image forming apparatus
US8594521B2 (en) Image forming apparatus
JP5382462B2 (en) Image forming apparatus
JP2013097042A (en) Image forming apparatus
US20170255122A1 (en) Image forming apparatus, image forming method, and recording medium
US9703252B2 (en) Power supply controlling device, power supply device, image forming apparatus, and power supply controlling method
US8983310B2 (en) Image forming apparatus
JP2017223874A (en) Image forming apparatus
US9075334B2 (en) Image forming apparatus determining charged potential fluctuation of photosensitive member
US10095174B2 (en) High-voltage power supply and image forming apparatus
US9835969B2 (en) Image forming apparatus having a plurality of selectively charged photosensitive bodies and controlling method for same
JP2008224995A (en) Image forming apparatus and image forming method
US10571833B2 (en) Image forming apparatus that prevents image defects and reduces first copy output time
JP7115198B2 (en) image forming device
JP6116507B2 (en) Developing device and image forming apparatus having the same
JP5929262B2 (en) Image forming apparatus and inspection method thereof
JP5321568B2 (en) Image forming apparatus
US11835910B2 (en) Power source apparatus and image forming apparatus having a control unit configured to switch a target voltage of an output voltage output from a secondary side of a transformer
JP2019164207A (en) Image forming apparatus, image forming method, and program
US11500311B2 (en) Image forming apparatus including techniques and mechanisms to suppress occurrence of an image defect caused by a transfer step
JP2009163221A (en) Image forming device
JP2013134429A (en) Image forming device
US9880498B2 (en) Heater control device and image formation apparatus
JP2022023645A (en) Image forming apparatus