JP7063211B2 - 最適化問題演算プログラム、最適化問題演算方法および最適化問題演算装置 - Google Patents

Description

本発明は、最適化問題演算プログラム、最適化問題演算方法および最適化問題演算装置に関する。

ノイマン型コンピュータが不得意とする多変数の最適化問題を解く方法として、イジング型のエネルギー関数を用いた最適化装置（イジングマシンまたはボルツマンマシンと呼ばれる場合もある）がある。最適化装置は、計算対象の問題を、磁性体のスピンの振る舞いを表すモデルであるイジングモデルに置き換えて計算する。

最適化装置は、例えば、ニューラルネットワークを用いてモデル化することもできる。その場合、イジングモデルに含まれる複数のスピンに対応した複数のビット（スピンビット）のそれぞれが、他のビットと自身のビットとの相互作用の大きさを示す重み係数（結合係数とも呼ばれる）とに応じて０または１を出力するニューロンとして機能する。最適化装置は、例えば、シミュレーテッド・アニーリングなどの確率的探索法により、上記のようなエネルギー関数（コスト関数、目的関数とも呼ばれる）の値（エネルギーと言う）の最小値が得られる各ビットの値の組合せを、解として求める。

例えば、スピンに対応する単位素子を複数搭載する半導体チップを用いてイジングモデルの基底状態を探索する半導体システムの提案がある。提案の半導体システムでは、大規模な問題に対応可能な半導体チップを実現するに際しては、ある程度の数の単位素子が搭載された半導体チップを複数使用して半導体システムを構築する。

国際公開第２０１７／０３７９０３号

最適化装置では、解くべき問題に応じて、利用されるスピンビット数（問題の規模に相当）や重み係数のビット数（問題における条件表現の精度に相当）が変わり得る。例えば、ある分野の問題では、スピンビット数が比較的多く用いられ、重み係数のビット数が比較的少なくてよいことがある。一方、他の分野の問題では、スピンビット数が比較的少なくてよいが、重み係数のビット数が比較的多く用いられることがある。しかし、各問題に適合したスピンビット数と重み係数のビット数とを備えた最適化装置を、問題ごとに個別に製造するのは非効率である。

一つの側面では、本発明は、問題に応じたパーティションモードおよび実行モードに設定された演算ユニットにより、実行モードに対応した並列数で組合せ最適化問題の演算を並列に行うことを目的とする。

１つの実施態様では、論理的に複数のパーティションに分割可能であって、組合せ最適化問題を解く演算ユニットに対する演算ユニットに対する組合せ最適化問題を受け付け、前記組合せ最適化問題の規模または要求精度に応じて、前記演算ユニットの論理的な分割状態を規定するパーティションモード、および、前記パーティションモードにおいて演算の際に利用されるハードウェアリソースの範囲を規定する実行モードを決定し、決定した前記パーティションモードおよび前記実行モードにより、前記組合せ最適化問題の実行回数を当該実行モードに対応した分割数で分割した回数に基づいて、前記演算ユニットで前記組合せ最適化問題の演算を並列して実行させる、最適化問題演算プログラムが提供される。

本発明の一側面によれば、問題に応じたパーティションモードおよび実行モードに設定された演算ユニットにより、実行モードに対応した並列数で組合せ最適化問題の演算を並列に行うことができる。

図１は、実施の形態にかかる最適化問題演算方法の一実施例を示す説明図である。 図２は、演算ユニット１０２の一実施例を示す説明図である。 図３は、情報処理システム３００のシステム構成例を示す説明図である。 図４は、最適化問題演算装置１０１のハードウェア構成例を示すブロック図である。 図５は、情報処理システム３００におけるハードウェアの関係の一例を示す説明図である。 図６は、組合せ最適化問題の一例を示す説明図である。 図７は、最少エネルギーとなるバイナリ値の探索例を示す説明図である。 図８は、ＬＦＢの回路構成例を示す説明図である。 図９は、ランダムセレクタ部の回路構成例を示す説明図である。 図１０は、規模と精度とのトレードオフ関係の例を示す説明図である。 図１１は、重み係数の格納例を示す説明図（その１）である。 図１２は、重み係数の格納例を示す説明図（その２）である。 図１３は、重み係数の格納例を示す説明図（その３）である。 図１４は、重み係数の格納例を示す説明図（その４）である。 図１５は、最適化装置４０８の演算処理手順の一例を示すフローチャートである。 図１６は、重み係数の格納例を示す説明図（その５）である。 図１７は、モード設定テーブル１７００の記憶内容の一例を示す説明図である。 図１８は、最適化問題演算装置１０１の機能的構成例を示すブロック図である。 図１９は、パーティション情報テーブル１９００の具体例を示す説明図である。 図２０Ａは、繰り返し回数に応じた組合せ最適化問題の並列実行例を示す説明図（その１）である。 図２０Ｂは、繰り返し回数に応じた組合せ最適化問題の並列実行例を示す説明図（その２）である。 図２０Ｃは、繰り返し回数に応じた組合せ最適化問題の並列実行例を示す説明図（その３）である。 図２０Ｄは、繰り返し回数に応じた組合せ最適化問題の並列実行例を示す説明図（その４）である。 図２１は、最適化問題演算装置１０１の最適化問題演算処理手順の一例を示すフローチャート（その１）である。 図２２は、最適化問題演算装置１０１の最適化問題演算処理手順の一例を示すフローチャート（その２）である。 図２３は、並列演算処理の具体的処理手順の一例を示すフローチャートである。 図２４は、最適化装置４０８の装置構成例を示す説明図である。 図２５は、ＬＦＢの回路構成例を示す説明図である。 図２６は、規模結合回路の回路構成例を示す説明図である。

以下に図面を参照して、本発明にかかる最適化問題演算プログラム、最適化問題演算方法および最適化問題演算装置の実施の形態を詳細に説明する。

（実施の形態）
図１は、実施の形態にかかる最適化問題演算方法の一実施例を示す説明図である。図１において、最適化問題演算装置１０１は、演算ユニット１０２により、組合せ最適化問題の演算を行うコンピュータである。演算ユニット１０２は、組合せ最適化問題を解くデバイスである。

演算ユニット１０２は、論理的に複数のパーティションに分割可能である。パーティションに分割するとは、演算の際に利用されるハードウェアリソースの範囲を区切ることである。演算ユニット１０２では、それぞれのパーティションで独立して異なる問題を解くことができる。

例えば、演算ユニット１０２を８個のパーティションに分割すると、８人のユーザが同時に異なる問題を解くことが可能となる。演算ユニット１０２は、例えば、最適化問題演算装置１０１に接続して使用される別体の装置であってもよく、また、最適化問題演算装置１０１に内蔵された装置であってもよい。

最適化問題演算装置１０１は、演算ユニット１０２への設定により、演算ユニット１０２の論理的な分割状態を規定するパーティションモードを変更可能である。演算ユニット１０２をどのように分割するかによって、演算の際に利用可能なハードウェアリソースの範囲が変わり、各パーティションで解くことができる組合せ最適化問題の規模や精度が決まる。

ただし、動的にパーティションモードを変更すると、パーティションで演算中の結果が異常となるおそれがある。したがって、最適化問題演算装置１０１は、パーティションモードを変更する場合には、例えば、各パーティションで演算が行われていない状態となってから、パーティションモードを変更する。

なお、演算ユニット１０２をどのように分割するか、すなわち、どのようなパーティションモードを用意するかは、任意に設定可能である。

また、最適化問題演算装置１０１は、演算ユニット１０２への設定により、各パーティションモードにおける実行モードを変更可能である。実行モードとは、演算の際に利用されるハードウェアリソースの範囲を規定するモードである。すなわち、演算ユニット１０２では、演算の際に利用されるハードウェアリソースの範囲を、パーティションモードおよび実行モードによって指定可能である。

ただし、演算ユニット１０２では、他のパーティションに影響を与えることを防止するため、各パーティションにおいて、パーティションモードよりも粒度が大きい実行モードへの変更は行わない。粒度とは、各モードで解くことができる問題の最大規模や最大精度を表す。すなわち、演算の際に利用されるハードウェアリソースの範囲が、各パーティションで利用可能な最大のハードウェアリソースよりも大きくなる実行モードへの変更は行わない。

また、あるパーティションにおいて、パーティションモードよりも粒度が小さい実行モードへの変更が行われると、演算の際に利用されるハードウェアリソースの範囲がさらに細かく区切られる。すなわち、１つのパーティションが複数のパーティションにさらに分割される。

ここで、組合せ最適化問題を解く最適化装置（イジングマシン）では、異なる規模・要求精度の問題を解くことが求められる場合がある。しかし、従来の最適化装置では、単一のモードしか有しておらず（演算の際に利用するハードウェアリソースの範囲が固定）、問題の規模・要求精度に応じて最適な動作を行う構成ではない。

したがって、従来の最適化装置では、ハードウェアで解くことができる問題の最大規模や精度よりも、解くべき問題の規模や精度が小さい場合、ハードウェアが探索する範囲やＤＭＡ（Ｄｉｒｅｃｔ Ｍｅｍｏｒｙ Ａｃｃｅｓｓ）転送するメモリサイズが大きくなり、演算時間が増加してしまう。例えば、ハードウェアで解くことができる問題の最大規模が「８１９２ｂｉｔ（８Ｋ）」のときに、「１０２４ｂｉｔ（１Ｋ）」の規模の問題を解く場合には、探索範囲が広がって無駄なＤＭＡ転送が行われるため、演算性能が劣化する。

また、たとえ問題の規模に応じてパーティションモードおよび実行モードを設定したとしても、実行モードが、最適化装置のハードウェアリソースを部分的に使用する場合、必ずしも効率は十分ではない。例えば、解くことができる問題の最大規模が「８１９２ｂｉｔ（８Ｋ）」のパーティションモードにおいて、「１０２４ｂｉｔ（１Ｋ）」の規模の問題を解く場合を想定する。

この場合、実行モードを、パーティションモードよりも粒度が小さい実行モード、例えば、解くことができる問題の最大規模が「１０２４ｂｉｔ（１Ｋ）」の実行モードに変更することが考えられる。しかし、「８１９２ｂｉｔ（８Ｋ）」の規模の問題を解くことができるハードウェアリソースで、「１０２４ｂｉｔ（１Ｋ）」の規模の問題を１個解く場合、ハードウェアリソースを部分的に使用することになり、効率的に使用しているとはいえない。

そこで、本実施の形態では、問題の規模や要求精度に応じたパーティションモードおよび実行モードに設定された演算ユニット１０２により、当該実行モードに対応した並列数で組合せ最適化問題の演算を並列に行うことで、組合せ最適化問題を効率的に解く最適化問題演算方法について説明する。以下、最適化問題演算装置１０１の処理例について説明する。

（１）最適化問題演算装置１０１は、演算ユニット１０２に対する組合せ最適化問題を受け付ける。ここで、受け付ける組合せ最適化問題は、解くべき計算対象の問題であり、例えば、ユーザによって指定される問題である。なお、組合せ最適化問題の一例については、図６を用いて後述する。

（２）最適化問題演算装置１０１は、組合せ最適化問題の規模または要求精度に応じて、演算ユニット１０２のパーティションモード、および、当該パーティションモードにおいて演算の際に利用されるハードウェアリソースの範囲を規定する実行モードを決定する。

ここで、組合せ最適化問題の規模は、例えば、組合せ最適化問題のイジングモデルのスピンビット数によって表される。イジングモデルとは、磁性体のスピンの振る舞いを表すモデルである。演算ユニット１０２は、例えば、計算対象の問題をイジングモデルに置き換えて計算する。また、組合せ最適化問題の要求精度は、例えば、ビット間の相互作用の大きさを示す重み係数のビット数によって表される。

具体的には、例えば、最適化問題演算装置１０１は、組合せ最適化問題の規模が、第１のパーティションモードで解くことができる問題の最大規模より小さいか否かを判断する。ここで、第１のパーティションモードは、演算ユニット１０２に設定可能な複数のパーティションモードのうちのいずれかのパーティションモードであり、例えば、演算ユニット１０２の現在のパーティションモードである。

そして、最適化問題演算装置１０１は、組合せ最適化問題の規模が最大規模より小さい場合、演算ユニット１０２のパーティションモードを、第１のパーティションモードに決定する。例えば、第１のパーティションモードが現在のパーティションモードであれば、パーティションモードの変更は行われない。

また、最適化問題演算装置１０１は、演算ユニット１０２の実行モードを、第１のパーティションモードにおいて演算の際に利用されるハードウェアリソースの範囲を規定する実行モードのうち、組合せ最適化問題の規模に対応するハードウェアリソースの範囲を規定する第１の実行モードに決定する。

ここで、組合せ最適化問題の規模に対応するハードウェアリソースの範囲とは、例えば、当該規模の問題を解くことができる最小限のハードウェアリソースの範囲である。例えば、組合せ最適化問題の規模を「２０４８ｂｉｔ（２Ｋ）」とすると、当該規模の問題を解くことができる最小限のハードウェアリソースの範囲は、２０４８ｂｉｔ（２Ｋ）以下の規模の問題を解くことができるハードウェアリソースの範囲となる。

一方、組合せ最適化問題の規模が最大規模より大きい場合には、そのままの状態では、第１のパーティションモードで組合せ最適化問題を解くことができない。このため、最適化問題演算装置１０１は、演算ユニット１０２のパーティションモードを、組合せ最適化問題の規模に対応するハードウェアリソースを利用可能な第２のパーティションモードに決定してもよい。すなわち、最適化問題演算装置１０１は、組合せ最適化問題の規模以上の規模の問題を解くことができる第２のパーティションモードに決定する。

ただし、最適化問題演算装置１０１は、パーティションモードを変更する場合には、パーティションで演算中の結果が異常となるのを防止するため、各パーティションで演算が行われていない状態で、パーティションモードを変更する。

これにより、組合せ最適化問題の規模に応じた設定で、組合せ最適化問題の演算を行うことが可能となる。なお、組合せ最適化問題の規模が最大規模より大きい場合、最適化問題演算装置１０１は、既存の分割解法を用いて、組合せ最適化問題を分割して解くことにしてもよい。

また、例えば、最適化問題演算装置１０１は、組合せ最適化問題の要求精度が、第１のパーティションモードで解くことができる問題の最大精度の範囲内であるか否かを判断することにしてもよい。そして、最適化問題演算装置１０１は、組合せ最適化問題の要求精度が最大精度の範囲内である場合、演算ユニット１０２のパーティションモードを、第１のパーティションモードに決定する。また、最適化問題演算装置１０１は、演算ユニット１０２の実行モードを、組合せ最適化問題の要求精度に対応するハードウェアリソースの範囲を規定する第１の実行モードに決定する。

ここで、組合せ最適化問題の要求精度に対応するハードウェアリソースの範囲とは、例えば、当該要求精度の問題を解くことができる最小限のハードウェアリソースの範囲である。例えば、組合せ最適化問題の要求精度を「３２ｂｉｔ」とすると、当該要求精度の問題を解くことができる最小限のハードウェアリソースの範囲は、３２ｂｉｔ以下の精度の問題を解くことができるハードウェアリソースの範囲となる。

これにより、組合せ最適化問題の要求精度に応じた設定で、組合せ最適化問題の演算を行うことが可能となる。

図１の例では、計算対象の問題を「組合せ最適化問題１１０」とし、組合せ最適化問題１１０の規模を「４０９６ｂｉｔ（４Ｋ）」とする。また、組合せ最適化問題１１０の実行回数「１０２４」が指定されているとする。また、第１のパーティションモードを、演算ユニット１０２の現在のパーティションモードである「パーティションモード（８Ｋ）」とする。

パーティションモード（８Ｋ）は、演算ユニット１０２を論理的に１つのパーティション（図１の例では、パーティションＰ１）とした状態を規定するパーティションモードである。パーティションモード（８Ｋ）で解くことができる問題の最大規模は、「８１９２ｂｉｔ（８Ｋ）」である。すなわち、パーティションＰ１で解くことができる問題の最大規模は「８１９２ｂｉｔ（８Ｋ）」である。

また、パーティションモード（８Ｋ）において、パーティションＰ１で設定可能な実行モードを、実行モードａ，ｂ，ｃ，ｄとする。実行モードａは、「８１９２ｂｉｔ（８Ｋ）」以下の規模の問題を解くことができる実行モードである。実行モードｂは、「４０９６ｂｉｔ（４Ｋ）」以下の規模の問題を解くことができる実行モードである。実行モードｃは、「２０４８ｂｉｔ（２Ｋ）」以下の規模の問題を解くことができる実行モードである。実行モードｄは、「１０２４ｂｉｔ（１Ｋ）」以下の規模の問題を解くことができる実行モードである。

ここでは、組合せ最適化問題１１０の規模に応じて、演算ユニット１０２のパーティションモードおよび実行モードを決定する場合を例に挙げて説明する。

この場合、最適化問題演算装置１０１は、組合せ最適化問題１１０の規模が、パーティションモード（８Ｋ）で解くことができる問題の最大規模より小さいか否かを判断する。ここでは、組合せ最適化問題１１０の規模「４０９６ｂｉｔ（４Ｋ）」が、最大規模「８１９２ｂｉｔ（８Ｋ）」より小さい。

このため、最適化問題演算装置１０１は、組合せ最適化問題１１０の規模が最大規模より小さいと判断する。そして、最適化問題演算装置１０１は、演算ユニット１０２のパーティションモードを、パーティションモード（８Ｋ）に決定する。すなわち、最適化問題演算装置１０１は、パーティションモードの変更は行わない。

また、最適化問題演算装置１０１は、演算ユニット１０２の実行モードを、パーティションモード（８Ｋ）における実行モードａ，ｂ，ｃ，ｄのうち、組合せ最適化問題１１０の規模に対応するハードウェアリソースの範囲を規定する第１の実行モードに決定する。ここで、組合せ最適化問題１１０の規模は、「４０９６ｂｉｔ（４Ｋ）」である。

この場合、最適化問題演算装置１０１は、例えば、演算ユニット１０２の実行モードを、「４０９６ｂｉｔ（４Ｋ）」の規模の問題を解くことができる最小限のハードウェアリソースの範囲を規定する実行モードｂに決定する。実行モードｂでは、実行モードａに比べて、各パーティションで解くことができる問題の最大規模は小さいものの、使用するハードウェアリソースは少ない。

例えば、パーティションモード（８Ｋ）において、演算ユニット１０２の実行モードを、実行モードａから実行モードｂに変更すると、パーティションＰ１が、パーティションＰ１－１とパーティションＰ１－２とに分割される。各パーティションＰ１－１，Ｐ１－２で解くことができる問題の最大規模は「４０９６ｂｉｔ（４Ｋ）」である。

（３）最適化問題演算装置１０１は、決定したパーティションモードおよび実行モードにより、組合せ最適化問題の実行回数を当該実行モードに対応した分割数で分割した回数に基づいて、演算ユニット１０２で組合せ最適化問題の演算を並列して実行させる。

ここで、組合せ最適化問題の実行回数とは、組合せ最適化問題の演算を行う回数である。組合せ最適化問題の実行回数は、例えば、同じ内容の問題を繰り返し解く回数であってもよい。また、組合せ最適化問題の実行回数は、例えば、同じ規模・要求精度で、異なる内容の問題を解く回数であってもよい。例えば、組合せ最適化問題１１０の実行回数「１０２４」は、同じ内容の問題を繰り返し解く回数を示す。

実行モードに対応した分割数とは、並列に演算を実行可能な数である。例えば、パーティションモード（８Ｋ）のパーティションＰ１において、実行モードａに対応した分割数は「１」である。また、実行モードｂに対応した分割数は「２」である。実行モードｃに対応した分割数は「４」である。実行モードｄに対応した分割数は「８」である。

図１の例では、演算ユニット１０２のパーティションモードおよび実行モードは、パーティションモード（８Ｋ）および実行モードｂである。ここで、パーティションモード（８Ｋ）において、実行モードｂに対応した分割数は「２」である。組合せ最適化問題１１０の実行回数「１０２４」を実行モードｂに対応した分割数「２」で分割した回数は、「５１２」である。

この場合、最適化問題演算装置１０１は、５１２回分の組合せ最適化問題１１０を、演算ユニット１０２の各パーティションＰ１－１，Ｐ１－２にそれぞれ割り振る。そして、最適化問題演算装置１０１は、パーティションモード（８Ｋ）および実行モードｂにより、各パーティションＰ１－１，Ｐ１－２で５１２回分の組合せ最適化問題１１０の演算をそれぞれ並列して実行させる。

このように、最適化問題演算装置１０１によれば、問題の規模や要求精度に応じたパーティションモードおよび実行モードにより、実行回数が指定された組合せ最適化問題の演算を並列して行うことができる。これにより、演算ユニット１０２のハードウェアリソースを有効活用して演算効率を高めることができ、複数の問題（同じ問題の繰り返しでも、異なる問題でもよい）の演算処理の高速化を図ることができる。

図１の例では、問題の規模に応じたパーティションモード（８Ｋ）および実行モードｂに設定された演算ユニット１０２により、当該実行モードｂに対応した並列数「２」で組合せ最適化問題１１０の演算を並列に行うことができる。これにより、１０２４回分の組合せ最適化問題１１０の演算を１つのパーティションＰ１で実行させる場合に比べて、演算効率を２倍高めることができる。

（演算ユニット１０２の一実施例）
つぎに、図１に示した演算ユニット１０２の一実施例について説明する。

図２は、演算ユニット１０２の一実施例を示す説明図である。図２において、演算ユニット１０２は、計算対象の問題（組合せ最適化問題）を変換したイジングモデルに含まれる複数のスピンに対応する複数のビット（スピンビット）のそれぞれの値の組合せ（状態）のうち、エネルギー関数が最小値となるときの各ビットの値（基底状態）を探索する。

イジング型のエネルギー関数Ｅ（ｘ）は、例えば、下記式（１）で定義される。

右辺第１項は、イジングモデルに含まれる全ビットから選択可能な２つのビットの全組合せについて、漏れと重複なく、２つのビットの値（０または１）と結合係数との積を積算したものである。イジングモデルに含まれる全ビット数をＫ個（Ｋは２以上の整数）とする。また、ｉ，ｊの各々を、０以上Ｋ－１以下の整数とする。ｘ_iは、ｉ番目のビットの値を表す変数（状態変数とも呼ばれる）である。ｘ_jは、ｊ番目のビットの値を表す変数である。Ｗ_ijは、ｉ番目とｊ番目のビットの相互作用の大きさを示す重み係数である。なお、Ｗ_ii＝０である。また、Ｗ_ij＝Ｗ_jiであることが多い（すなわち、重み係数による係数行列は対称行列である場合が多い）。

右辺第２項は、全ビットのそれぞれのバイアス係数とビットの値との積の総和を求めたものである。ｂ_iは、ｉ番目のビットのバイアス係数を示している。

また、変数ｘ_iの値が変化して１－ｘ_iとなると、変数ｘ_iの増加分は、Δｘ_i＝（１－ｘ_i）－ｘ_i＝１－２ｘ_iと表せる。したがって、スピン反転（値の変化）に伴うエネルギー変化ΔＥ_iは、下記式（２）で表される。

ｈ_iはローカルフィールド（局所場）と呼ばれ、下記式（３）で表される。

Δｘ_iに応じてローカルフィールドｈ_iに符号（＋１または－１）を乗じたものがエネルギー変化ΔＥ_iとなる。ローカルフィールドｈ_iの変化分Δｈ_iは、下記式（４）で表される。

ある変数ｘ_jが変化したときのローカルフィールドｈ_iを更新する処理は並列に行われる。

演算ユニット１０２は、例えば、１チップの半導体集積回路であり、ＦＰＧＡ（Ｆｉｅｌｄ Ｐｒｏｇｒａｍｍａｂｌｅ Ｇａｔｅ Ａｒｒａｙ）などを用いて実現される。演算ユニット１０２は、ビット演算回路１ａ１，…，１ａＫ，…，１ａＮ（複数のビット演算回路）、選択回路部２、閾値生成部３、乱数生成部４および設定変更部５を有する。ここで、Ｎは、演算ユニット１０２が備えるビット演算回路の総数である。Ｎは、Ｋ以上の整数である。ビット演算回路１ａ１，…，１ａＫ，…，１ａＮの各々には、識別情報（ｉｎｄｅｘ＝０，…，Ｋ－１，…，Ｎ－１）が対応付けられている。

ビット演算回路１ａ１，…，１ａＫ，…，１ａＮは、イジングモデルの状態を表すビット列に含まれる１ビットを提供する単位素子である。当該ビット列は、スピンビット列や状態ベクトルなどと呼ばれてもよい。ビット演算回路１ａ１，…，１ａＫ，…，１ａＮの各々は、自ビットと他ビットの間の重み係数を記憶し、重み係数に基づいて他ビットの反転に応じた自ビットの反転可否を判定し、自ビットの反転可否を示す信号を選択回路部２に出力する。

選択回路部２は、スピンビット列のうち、反転させるビット（反転ビット）を選択する。具体的には、選択回路部２は、ビット演算回路１ａ１，…，１ａＫ，…，１ａＮのうち、イジングモデルの基底状態の探索に用いられているビット演算回路１ａ１，…，１ａＫの各々から出力された反転可否の信号を受け付ける。選択回路部２は、ビット演算回路１ａ１，…，１ａＫのうち、反転可の信号を出力したビット演算回路に対応するビットを優先的に１つ選択し、反転ビットとする。例えば、選択回路部２は、乱数生成部４により出力される乱数ビットに基づいて当該反転ビットの選択を行う。選択回路部２は、選択した反転ビットを示す信号を、ビット演算回路１ａ１，…，１ａＫに出力する。反転ビットを示す信号は、反転ビットの識別情報（ｉｎｄｅｘ＝ｊ）と、反転可否を示すフラグ（ｆｌｇ_j＝１）と、反転ビットの現在の値ｑ_j（今回の反転前の値）とを示す信号を含む。ただし、いずれのビットも反転されないこともある。いずれのビットも反転されない場合、選択回路部２は、ｆｌｇ_j＝０を出力する。

閾値生成部３は、ビット演算回路１ａ１，…，１ａＫ，…，１ａＮの各々に対し、ビットの反転可否を判定する際に用いられる閾値を生成する。ビット演算回路１ａ１，…，１ａＫ，…，１ａＮの各々に当該閾値を示す信号を出力する。後述するように、閾値生成部３は、閾値の生成に、温度を示すパラメータ（温度パラメータ）Ｔと乱数とを用いる。閾値生成部３は、当該乱数を発生させる乱数発生器を有する。閾値生成部３は、ビット演算回路１ａ１，…，１ａＫ，…，１ａＮの各々に対して個別に乱数発生器を有し、個別に閾値の生成と供給とを行うことが好ましい。ただし、閾値生成部３は、所定数のビット演算回路で乱数発生器を共用してもよい。

乱数生成部４は、乱数ビットを生成し、選択回路部２に出力する。乱数生成部４により生成された乱数ビットは、選択回路部２による反転ビットの選択に用いられる。

設定変更部５は、ビット演算回路１ａ１，…，１ａＫ，…，１ａＮのうち、計算対象のイジングモデルの状態を表すビット列（スピンビット列）の第１のビット数（スピンビット数）の変更を行う。また、設定変更部５は、第１のビット数のビット演算回路の各々に対する、重み係数の第２のビット数の変更を行う。

ここで、第１のビット数（スピンビット数）は、問題（組合せ最適化問題）の規模に相当する。第２のビット数（重み係数のビット数）は、問題の精度に相当する。最適化問題演算装置１０１は、第１および第２のビット数について、設定変更部５への設定を制御することにより、組合せ最適化問題の規模や要求精度に応じて決定したパーティションモードおよび実行モードによる演算を実現する。

つぎに、ビット演算回路の回路構成を説明する。ビット演算回路１ａ１（ｉｎｄｅｘ＝０）を主に説明するが、他のビット演算回路も同様の回路構成で実現される（例えば、Ｘ番目（Ｘは１以上Ｎ以下の整数）のビット演算回路に対して、ｉｎｄｅｘ＝Ｘ－１とすればよい）。

ビット演算回路１ａ１は、記憶部１１、精度切替回路１２、反転判定部１３、ビット保持部１４、エネルギー変化計算部１５および状態遷移判定部１６を有する。

記憶部１１は、例えば、レジスタやＳＲＡＭ（Ｓｔａｔｉｃ Ｒａｎｄｏｍ Ａｃｃｅｓｓ Ｍｅｍｏｒｙ）などである。記憶部１１は、自ビット（ここでは、ｉｎｄｅｘ＝０のビット）と他ビットとの間の重み係数を記憶する。ここで、スピンビット数（第１のビット数）Ｋに対して、重み係数の総数はＫ²である。記憶部１１には、ｉｎｄｅｘ＝０のビットに対して、Ｋ個の重み係数Ｗ₀₀，Ｗ₀₁，…，Ｗ_0,K-1が記憶される。ここで、重み係数は第２のビット数Ｌで表される。したがって、記憶部１１では重み係数を格納するために、Ｋ×Ｌビットが所要される。なお、記憶部１１は、ビット演算回路１ａ１の外部であって、演算ユニット１０２の内部に設けられてもよい（他のビット演算回路の記憶部も同様）。

精度切替回路１２は、スピンビット列のいずれかのビットが反転されると反転されたビットに対する重み係数を自身の（ビット演算回路１ａ１の）記憶部１１から読み出し、読み出した重み係数をエネルギー変化計算部１５に出力する。すなわち、精度切替回路１２は、選択回路部２から反転ビットの識別情報を受け付け、記憶部１１から反転ビットと自ビットとの組に対応する重み係数を読み出して、エネルギー変化計算部１５に出力する。

このとき、精度切替回路１２は、設定変更部５により設定された第２のビット数で表される重み係数の読み出しを行う。精度切替回路１２は、設定変更部５による第２のビット数の設定に応じて、記憶部１１から読み出す係数の第２のビット数を変更する。

例えば、精度切替回路１２は、記憶部１１から所定ビット数のビット列を読み出すセレクタを有する。セレクタが読み出す所定ビット数が、第２のビット数よりも大きい場合、精度切替回路１２は、当該セレクタにより反転ビットに対応する重み係数を含む単位ビット列を読み出し、読み出した単位ビット列から第２のビット数で表される重み係数を抽出する。あるいは、精度切替回路１２は、セレクタが読み出す所定ビット数が、第２のビット数よりも小さい場合、当該セレクタにより読み出された複数のビット列を結合することで、第２のビット数で表される重み係数を記憶部１１から抽出してもよい。

反転判定部１３は、選択回路部２により出力されたｉｎｄｅｘ＝ｊとｆｌｇ_jとを示す信号を受け付け、当該信号に基づいて反転ビットとして自ビットが選択されたか否かを判定する。反転ビットとして自ビットが選択された場合（すなわち、ｉｎｄｅｘ＝ｊが自ビットを示し、ｆｌｇ_jが反転可を示す場合）、反転判定部１３は、ビット保持部１４に記憶されたビットを反転させる。すなわち、ビット保持部１４に保持されたビットが０の場合、当該ビットを１に変更する。また、ビット保持部１４に保持されたビットが１の場合、当該ビットを０に変更する。

ビット保持部１４は、１ビットを保持するレジスタである。ビット保持部１４は、保持するビットをエネルギー変化計算部１５および選択回路部２に出力する。

エネルギー変化計算部１５は、記憶部１１から読み出した重み係数を用いたイジングモデルのエネルギー変化値ΔＥ₀を計算し、状態遷移判定部１６に出力する。具体的には、エネルギー変化計算部１５は、反転ビットの値（今回の反転前の値）を選択回路部２から受け付け、反転ビットが、１から０、または、０から１のどちらに反転するかに応じて、上記式（４）により、Δｈ₀を計算する。そして、エネルギー変化計算部１５は、前回のｈ₀にΔｈ₀を加算することで、ｈ₀を更新する。エネルギー変化計算部１５は、ｈ₀を保持するレジスタを有し、当該レジスタにより更新後のｈ₀を保持する。

さらに、エネルギー変化計算部１５は、ビット保持部１４より現在の自ビットを受け付け、自ビットが０であれば０から１へ、自ビットが１であれば１から０へ、反転する場合のイジングモデルのエネルギー変化値ΔＥ₀を、上記式（２）により計算する。エネルギー変化計算部１５は、計算したエネルギー変化値ΔＥ₀を、状態遷移判定部１６に出力する。

状態遷移判定部１６は、エネルギー変化計算部１５によるエネルギー変化の計算に応じて、自ビットの反転可否を示す信号ｆｌｇ₀を選択回路部２に出力する。具体的には、状態遷移判定部１６は、エネルギー変化計算部１５により計算されたエネルギー変化値ΔＥ₀を受け付け、閾値生成部３により生成された閾値との比較に応じて、自ビットの反転可否を判定する比較器である。ここで、状態遷移判定部１６による判定について説明する。

シミュレーテッド・アニーリングでは、あるエネルギー変化ΔＥを引き起こす状態遷移の許容確率ｐ（ΔＥ，Ｔ）を下記式（５）のように決めれば、時刻（反復回数）無限大の極限で状態が最適解（基底状態）に到達することが知られている。

上記式（５）において、Ｔは、前述の温度パラメータＴである。ここで、関数ｆとして、下記式（６）（メトロポリス法）、または、下記式（７）（ギブス法）が用いられる。

温度パラメータＴは、例えば、下記式（８）で表される。すなわち、温度パラメータＴは、反復回数ｔに対して対数的に減少する関数で与えられる。例えば、定数ｃは問題に応じて決定される。

ここで、Ｔ₀は、初期温度値であり問題に応じて十分に大きくとることが望ましい。

上記式（５）で表される許容確率ｐ（ΔＥ，Ｔ）を用いた場合、ある温度における状態遷移の十分な反復後に定常状態に達したとすると、当該状態はボルツマン分布に従って生成される。すなわち、各状態の占有確率は熱力学における熱平衡状態に対するボルツマン分布に従う。よって、ある温度でボルツマン分布に従った状態を生成し、その後、当該温度よりも低い温度でボルツマン分布に従った状態を生成し、というように徐々に温度を下げていくことで、各温度におけるボルツマン分布に従った状態を追えることになる。そして、温度０としたときに、温度０でのボルツマン分布により最低エネルギーの状態（基底状態）が高確率で実現される。この様子が材料を焼き鈍したときの状態変化とよく似ているため、この方法はシミュレーテッド・アニーリングと呼ばれる。このとき、エネルギーが上がる状態遷移が確率的に起こることは、物理学における熱励起に相当する。

例えば、許容確率ｐ（ΔＥ，Ｔ）でエネルギー変化ΔＥを引き起こす状態遷移を許容することを示すフラグ（ｆｌｇ＝１）を出力する回路は、ｆ（－ΔＥ／Ｔ）と、区間［０，１）の値をとる一様乱数ｕとの比較に応じた値を出力する比較器により実現できる。

ただし、次のような変形を行っても同じ機能を実現可能である。２つの数に同じ単調増加関数を作用させても大小関係は変化しない。したがって、比較器の２つの入力に同じ単調増加関数を作用させても比較器の出力は変わらない。例えば、ｆ（－ΔＥ／Ｔ）に作用させる単調増加関数としてｆ（－ΔＥ／Ｔ）の逆関数ｆ^-1（－ΔＥ／Ｔ）、一様乱数ｕに作用させる単調増加関数としてｆ^-1（－ΔＥ／Ｔ）の－ΔＥ／Ｔをｕとしたｆ^-1（ｕ）を用いることができる。その場合、上記の比較器と同様の機能を有する回路は、－ΔＥ／Ｔがｆ^-1（ｕ）より大きいとき１を出力する回路でよい。さらに、温度パラメータＴが正であることから、状態遷移判定部１６は、－ΔＥがＴ・ｆ^-1（ｕ）より大きいとき（あるいは、ΔＥが－（Ｔ・ｆ^-1（ｕ））より小さいとき）、ｆｌｇ₀＝１を出力する回路でよい。

閾値生成部３は、一様乱数ｕを生成し、上記のｆ^-1（ｕ）の値に変換する変換テーブルを用いて、ｆ^-1（ｕ）の値を出力する。メトロポリス法が適用される場合、ｆ^-1（ｕ）は、下記式（９）で与えられる。また、ギブス法が適用される場合、ｆ^-1（ｕ）は、下記式（１０）で与えられる。

変換テーブルは、例えば、閾値生成部３に接続されたＲＡＭ（Ｒａｎｄｏｍ Ａｃｃｅｓｓ Ｍｅｍｏｒｙ）、フラッシュメモリなどのメモリ（図示を省略している）に記憶される。閾値生成部３は、温度パラメータＴと、ｆ^-1（ｕ）との積（Ｔ・ｆ^-1（ｕ））を閾値として出力する。ここで、Ｔ・ｆ^-1（ｕ）は、熱励起エネルギーに相当する。

なお、選択回路部２から状態遷移判定部１６に対してｆｌｇ_jを入力し、当該ｆｌｇ_jが状態遷移を許容しないことを示すとき（つまり状態遷移が生じないとき）、状態遷移判定部１６により－ΔＥ₀にオフセット値を加算してから、閾値との比較を行ってもよい。また、状態遷移判定部１６は、状態遷移が生じないことが継続する場合に、加算するオフセット値を増加させてもよい。一方、状態遷移判定部１６は、ｆｌｇ_jが、状態遷移を許容することを示すとき（つまり状態遷移が生じるとき）には、オフセット値を０にする。－ΔＥ₀へのオフセット値の加算やオフセット値の増加により、状態遷移が許容されやすくなり、現在の状態が局所解にある場合、その局所解からの脱出が促進される。

こうして、温度パラメータＴが徐々に小さく設定され、例えば、温度パラメータＴの値を所定回数、小さくした場合、（または、温度パラメータＴが最小値に達した場合）のスピンビット列が、ビット演算回路１ａ１，…，１ａＫに保持される。演算ユニット１０２は、温度パラメータＴの値を所定回数、小さくした場合、（または、温度パラメータＴが最小値に達した場合）のスピンビット列を解として出力する。演算ユニット１０２は、温度パラメータＴやビット演算回路１ａ１，…，１ａＫの各々の記憶部に対する重み係数の設定およびビット演算回路１ａ１，…，１ａＫに保持されるスピンビット列を読み出して出力する制御部（図示を省略している）を有してもよい。

演算ユニット１０２では、設定変更部５により、イジングモデルのスピンビット数（第１のビット数）と、ビット間の重み係数のビット数（第２のビット数）とを変更可能である。ここで、スピンビット数は、イジングモデルを実現する回路の規模（問題の規模）に相当する。規模が大きいほど、多数の組合せ候補をもつ組合せ最適化問題に演算ユニット１０２を適用できる。また、重み係数のビット数は、ビット間の相互関係の表現の精度（問題における条件表現の精度）に相当する。精度が高いほど、スピン反転時のエネルギー変化ΔＥに対する条件を詳細に設定できる。ある問題では、スピンビット数が大きく、重み係数を表すビット数が小さいことがある。あるいは、別の問題では、スピンビット数が小さく、重み係数を表すビット数が大きいこともある。問題に応じて、各問題に適合した最適化装置を個別に製造することは非効率である。

そこで、演算ユニット１０２では、設定変更部５によりイジングモデルの状態を表すスピンビット数と重み係数のビット数との設定を可能とすることで、規模と精度とを可変にできる。すなわち、パーティションモードを変更することができる。その結果、１つの演算ユニット１０２において、問題に合った規模および精度を実現できる。

より具体的には、ビット演算回路１ａ１，…，１ａＫ，…，１ａＮの各々は、精度切替回路を有し、当該精度切替回路によって、設定変更部５の設定に応じて、自身の記憶部から読み出す重み係数のビット長を切り替える。また、選択回路部２は、設定変更部５により設定されたスピンビット数に相当する数（例えば、Ｋ個）のビット演算回路に対して、反転ビットを示す信号を入力し、当該数（Ｋ個）のビット演算回路に対応するビットの中から反転ビットを選択する。これにより、問題に応じた規模および精度を備えた最適化装置を個別に製造しなくても、１つの演算ユニット１０２によって、問題に応じた規模および精度でイジングモデルを実現できる。

ここで、前述のように、ビット演算回路１ａ１，…，１ａＮの各々が備える記憶部は、ＳＲＡＭなどの比較的小容量の記憶デバイスにより実現される。このため、スピンビット数が増えると、重み係数のビット数によっては、記憶部の容量が不足することも考えられる。一方、演算ユニット１０２によれば、設定変更部５により、記憶部の容量の制限を満たすように、規模および精度を設定することも可能になる。具体的には、設定変更部５は、スピンビット数が増えるほど、重み係数のビット数を減らすように設定することが考えられる。また、設定変更部５は、重み係数のビット数が増えるほど、スピンビット数を減らすように設定することも考えられる。

また、上記の例では、Ｎ個のビット演算回路のうちのＫ個を、イジングモデルに使用するものとした。演算ユニット１０２は、Ｎ－Ｋ≧Ｋの場合、残りのＮ－Ｋ個のビット演算回路のうちのＫ個のビット演算回路により、前述のイジングモデルと同じイジングモデルを実現し、両イジングモデルにより同一問題処理の並列度を高めて計算を高速化してもよい。

さらに、演算ユニット１０２は、残りのＮ－Ｋ個のビット演算回路のうちの一部を用いて、他の問題に対応する他のイジングモデルを実現し、前述のイジングモデルで表される問題と並列に、当該他の問題の演算を行ってもよい。

あるいは、演算ユニット１０２は、残りのＮ－Ｋ個のビット演算回路を不使用としてもよい。その場合、選択回路部２は、残りのＮ－Ｋ個のビット演算回路により出力されるフラグｆｌｇを全て、強制的に０に設定し、残りのＮ－Ｋ個のビット演算回路に対応するビットが反転候補として選択されないようにしてもよい。

（情報処理システム３００のシステム構成例）
つぎに、図１に示した最適化問題演算装置１０１を含む情報処理システム３００のシステム構成例について説明する。

図３は、情報処理システム３００のシステム構成例を示す説明図である。図３において、情報処理システム３００は、最適化問題演算装置１０１と、クライアント装置３０１と、を含む。情報処理システム３００において、最適化問題演算装置１０１およびクライアント装置３０１は、有線または無線のネットワーク３１０を介して接続される。ネットワーク３１０は、例えば、ＬＡＮ（Ｌｏｃａｌ Ａｒｅａ Ｎｅｔｗｏｒｋ）、ＷＡＮ（Ｗｉｄｅ Ａｒｅａ Ｎｅｔｗｏｒｋ）、インターネットなどである。

最適化問題演算装置１０１は、組合せ最適化問題をイジングモデルに置き換え、イジングモデルの基底状態の探索により、組合せ最適化問題を解く機能を提供する。最適化問題演算装置１０１は、例えば、オンプレミスのサーバや、クラウドコンピューティングのサーバである。

クライアント装置３０１は、ユーザにより使用されるコンピュータである。クライアント装置３０１は、例えば、ユーザが解くべき問題の最適化問題演算装置１０１への入力に用いられる。クライアント装置３０１は、例えば、ＰＣ（Ｐｅｒｓｏｎａｌ Ｃｏｍｐｕｔｅｒ）、タブレット型ＰＣなどである。

（最適化問題演算装置１０１のハードウェア構成例）
図４は、最適化問題演算装置１０１のハードウェア構成例を示すブロック図である。図４において、最適化問題演算装置１０１は、ＣＰＵ（Ｃｅｎｔｒａｌ Ｐｒｏｃｅｓｓｉｎｇ Ｕｎｉｔ）４０１と、メモリ４０２と、ディスクドライブ４０３と、ディスク４０４と、通信Ｉ／Ｆ（Ｉｎｔｅｒｆａｃｅ）４０５と、可搬型記録媒体Ｉ／Ｆ４０６と、可搬型記録媒体４０７と、最適化装置４０８と、を有する。また、各構成部は、バス４００によってそれぞれ接続される。バス４００は、例えば、ＰＣＩｅ（Ｐｅｒｉｐｈｅｒａｌ Ｃｏｍｐｏｎｅｎｔ Ｉｎｔｅｒｃｏｎｎｅｃｔ Ｅｘｐｒｅｓｓ）バスである。

ここで、ＣＰＵ４０１は、最適化問題演算装置１０１の全体の制御を司る。ＣＰＵ４０１は、複数のコアを有していてもよい。メモリ４０２は、例えば、ＲＯＭ（Ｒｅａｄ Ｏｎｌｙ Ｍｅｍｏｒｙ）、ＲＡＭおよびフラッシュＲＯＭなどを有する。具体的には、例えば、フラッシュＲＯＭがＯＳ（Ｏｐｅｒａｔｉｎｇ Ｓｙｓｔｅｍ）のプログラムを記憶し、ＲＯＭがアプリケーションプログラムを記憶し、ＲＡＭがＣＰＵ４０１のワークエリアとして使用される。メモリ４０２に記憶されるプログラムは、ＣＰＵ４０１にロードされることで、コーディングされている処理をＣＰＵ４０１に実行させる。

ディスクドライブ４０３は、ＣＰＵ４０１の制御に従ってディスク４０４に対するデータのリード／ライトを制御する。ディスク４０４は、ディスクドライブ４０３の制御で書き込まれたデータを記憶する。ディスク４０４としては、例えば、磁気ディスク、光ディスクなどが挙げられる。

通信Ｉ／Ｆ４０５は、通信回線を通じてネットワーク３１０に接続され、ネットワーク３１０を介して外部のコンピュータ（例えば、図３に示したクライアント装置３０１）に接続される。そして、通信Ｉ／Ｆ４０５は、ネットワーク３１０と装置内部とのインターフェースを司り、外部のコンピュータからのデータの入出力を制御する。通信Ｉ／Ｆ４０５には、例えば、モデムやＬＡＮアダプタなどを採用することができる。

可搬型記録媒体Ｉ／Ｆ４０６は、ＣＰＵ４０１の制御に従って可搬型記録媒体４０７に対するデータのリード／ライトを制御する。可搬型記録媒体４０７は、可搬型記録媒体Ｉ／Ｆ４０６の制御で書き込まれたデータを記憶する。可搬型記録媒体４０７としては、例えば、ＣＤ（Ｃｏｍｐａｃｔ Ｄｉｓｃ）－ＲＯＭ、ＤＶＤ（Ｄｉｇｉｔａｌ Ｖｅｒｓａｔｉｌｅ Ｄｉｓｋ）、ＵＳＢ（Ｕｎｉｖｅｒｓａｌ Ｓｅｒｉａｌ Ｂｕｓ）メモリなどが挙げられる。

最適化装置４０８は、ＣＰＵ４０１の制御に従って、イジングモデルの基底状態を探索する。最適化装置４０８は、図１に示した演算ユニット１０２の一例である。

なお、最適化問題演算装置１０１は、上述した構成部のほかに、例えば、ＳＳＤ（Ｓｏｌｉｄ Ｓｔａｔｅ Ｄｒｉｖｅ）、入力装置、ディスプレイ等を有することにしてもよい。また、最適化問題演算装置１０１は、上述した構成部のうち、例えば、ディスクドライブ４０３、ディスク４０４、可搬型記録媒体Ｉ／Ｆ４０６、可搬型記録媒体４０７を有していなくてもよい。また、図３に示したクライアント装置３０１については、例えば、ＣＰＵ、メモリ、通信Ｉ／Ｆ、入力装置、ディスプレイなどを有する。

（情報処理システム３００におけるハードウェアの関係）
図５は、情報処理システム３００におけるハードウェアの関係の一例を示す説明図である。図５において、クライアント装置３０１は、ユーザプログラム５０１を実行する。ユーザプログラム５０１は、最適化問題演算装置１０１への各種データ（例えば、解くべき問題の内容や最適化装置４０８の利用スケジュールなどの動作条件）の入力、および、最適化装置４０８による演算結果の表示などを行う。

ＣＰＵ４０１は、ライブラリ５０２およびドライバ５０３を実行するプロセッサ（演算部）である。ライブラリ５０２のプログラム、および、ドライバ５０３のプログラムは、例えば、メモリ４０２（図４参照）に格納されている。

ライブラリ５０２は、ユーザプログラム５０１により入力される各種データを受け付け、ユーザが解くべき問題を、イジングモデルの最低エネルギー状態を探索する問題に変換する。ライブラリ５０２は、変換後の問題に関する情報（例えば、スピンビット数、重み係数を表すビット数、重み係数の値、温度パラメータの初期値など）を、ドライバ５０３に提供する。また、ライブラリ５０２は、最適化装置４０８による解の探索結果をドライバ５０３から取得し、当該探索結果をユーザに分かり易い結果情報（例えば、結果表示画面の情報）に変換して、ユーザプログラム５０１に提供する。

ドライバ５０３は、ライブラリ５０２から提供された情報を最適化装置４０８に供給する。また、ドライバ５０３は、イジングモデルによる解の探索結果を最適化装置４０８から取得し、ライブラリ５０２に提供する。

最適化装置４０８は、ハードウェアとして、制御部５０４およびＬＦＢ（Ｌｏｃａｌ Ｆｉｅｌｄ Ｂｌｏｃｋ）５０５を有する。

制御部５０４は、ドライバ５０３から受け付けたＬＦＢ５０５の動作条件を記憶するＲＡＭを有し、当該動作条件に基づいてＬＦＢ５０５による演算を制御する。また、制御部５０４は、ＬＦＢ５０５が備える各種のレジスタへの初期値の設定、ＳＲＡＭへの重み係数の格納、および、演算終了後のスピンビット列（探索結果）の読み出しなどを行う。制御部５０４は、例えば、ＦＰＧＡなどによって実現される。

ＬＦＢ５０５は、複数のＬＦＥ（Ｌｏｃａｌ Ｆｉｅｌｄ Ｅｌｅｍｅｎｔ）を有する。ＬＦＥは、スピンビットに対応する単位素子である。１つのＬＦＥは、１つのスピンビットに対応する。後述するように、最適化装置４０８は、例えば、複数のＬＦＢを有する。

（組合せ最適化問題の一例）
つぎに、組合せ最適化問題の一例について説明する。

図６は、組合せ最適化問題の一例を示す説明図である。組合せ最適化問題の一例として、巡回セールスマン問題を考える。ここでは、Ａ都市、Ｂ都市、Ｃ都市、Ｄ都市、Ｅ都市の５つの都市を、最少コスト（距離や料金など）で回る経路を求めるとする。グラフ６０１は、都市をノード、都市間の移動をエッジとした１つの経路を示す。この経路は、例えば、行を回る順番、列を都市に対応付けた行列６０２で表される。行列６０２は、行の小さい順に、ビット「１」が設定された都市を回ることを示す。

さらに、行列６０２は、スピンビット列に相当するバイナリ値６０３に変換できる。行列６０２の例では、バイナリ値６０３は、５×５＝２５ビットとなる。バイナリ値６０３（スピンビット列）のビット数は、巡回対象の都市が増すほど増加する。すなわち、組合せ最適化問題の規模が大きくなれば、より多くのスピンビットが所要され、スピンビット列のビット数（規模）が大きくなる。

つぎに、最少エネルギーとなるバイナリ値の探索例を説明する。

図７は、最少エネルギーとなるバイナリ値の探索例を示す説明図である。図７において、まず、バイナリ値７０２のうちの１ビットを反転させる前（スピン反転前）のエネルギーをＥ_initとする。

最適化装置４０８は、バイナリ値７０２の任意の１ビットを反転させたときのエネルギー変化量ΔＥを計算する。グラフ７０１は、横軸をバイナリ値、縦軸をエネルギーとして、エネルギー関数に応じた１ビット反転に対するエネルギー変化を例示している。最適化装置４０８は、例えば、上記式（２）によりΔＥを求める。

最適化装置４０８は、上記の計算を、バイナリ値７０２の全ビットに適用し、各々のビットの反転に対して、エネルギー変化量ΔＥを計算する。例えば、バイナリ値７０２のビット数がＮのとき、反転パターン７０４はＮ個になる。グラフ７０１は、反転パターンごとのエネルギー変化の様子を例示する。

最適化装置４０８は、反転パターンごとのΔＥに基づいて、反転条件（閾値とΔＥとの所定の判定条件）を満たした反転パターン７０４のうちからランダムで１つを選択する。最適化装置４０８は、選択された反転パターンに対応するΔＥを、スピン反転前のＥ_initに加減算し、スピン反転後のエネルギー値Ｅを計算する。最適化装置４０８は、求めたエネルギー値ＥをＥ_initとし、スピン反転後のバイナリ値７０５を用いて、上記の手順を繰り返し行う。

ここで、前述のように、上記式（２），（３）で用いられるＷの１要素は、ビット間の相互作用の大きさを示すスピン反転の重み係数である。重み係数を表すビット数を精度と呼ぶ。精度が高いほど、スピン反転時のエネルギー変化量ΔＥに対する条件を詳細に設定できる。例えば、Ｗの総サイズは、スピンビット列に含まれる２つのビットの全結合に対して「精度×スピンビット数×スピンビット数」である。一例として、スピンビット数が８ｋ（＝８１９２）の場合、Ｗの総サイズは、「精度×８ｋ×８ｋ」ビットとなる。

（ＬＦＢ５０５の回路構成例）
つぎに、図５で例示した探索を行うＬＦＢ５０５の回路構成例を説明する。最適化装置４０８は、例えば、８個のＬＦＢ５０５を有する。

図８は、ＬＦＢの回路構成例を示す説明図である。図８において、ＬＦＢ５０５は、ＬＦＥ５１ａ１，５１ａ２，…，５１ａｎ、ランダムセレクタ部５２、閾値生成部５３、乱数生成部５４、モード設定レジスタ５５、加算器５６、および、Ｅ格納レジスタ５７を有する。

ＬＦＥ５１ａ１，５１ａ２，…，５１ａｎの各々は、スピンビットの１ビットとして用いられる。ｎは、２以上の整数であり、ＬＦＢ５０５が備えるＬＦＥの数を示す。ＬＦＥ５１ａ１，５１ａ２，…，５１ａｎの各々には、ＬＦＥの識別情報（ｉｎｄｅｘ）が対応付けられている。ＬＦＥ５１ａ１，５１ａ２，…，５１ａｎの各々に対して、ｉｎｄｅｘ＝０，１，…，ｎ－１である。ＬＦＥ５１ａ１，５１ａ２，…，５１ａｎは、図２に示したビット演算回路１ａ１，…，１ａＮの一例である。

以下では、ＬＦＥ５１ａ１の回路構成を説明する。ＬＦＥ５１ａ２，…，５１ａｎも、ＬＦＥ５１ａ１と同様の回路構成により実現される。ＬＦＥ５１ａ２，…，５１ａｎの回路構成の説明については、以下の説明における各要素の符号の末尾の「ａ１」の部分を、「ａ２」，…，「ａｎ」の各々に置換して（例えば、「６０ａ１」の符号を「６０ａｎ」のように置換して）読み替えればよい。また、ｈ，ｑ，ΔＥ，Ｗなどの各値の添え字についても、「ａ２」，…，「ａｎ」の各々に対応する添え字に置換して読み替えればよい。

ＬＦＥ５１ａ１は、ＳＲＡＭ６０ａ１、精度切替回路６１ａ１、Δｈ生成部６２ａ１、加算器６３ａ１、ｈ格納レジスタ６４ａ１、反転判定部６５ａ１，ビット格納レジスタ６６ａ１、ΔＥ生成部６７ａ１、判定部６８ａ１を有する。

ＳＲＡＭ６０ａ１は、重み係数Ｗを格納する。ＳＲＡＭ６０ａ１は、図２に示した記憶部１１に対応する。ＳＲＡＭ６０ａ１には、全スピンビットの重み係数Ｗのうち、ＬＦＥ５１ａ１で使用される分だけ格納される。このため、スピンビット数をＫ（Ｋは２以上ｎ以下の整数）とすると、ＳＲＡＭ６０ａ１に格納される全重み係数のサイズは、「精度×Ｋ」ビットとなる。図８では、一例として、スピンビット数Ｋ＝ｎの場合を例示している。この場合、ＳＲＡＭ６０ａ１には、重み係数Ｗ₀₀，Ｗ₀₁，…，Ｗ₀，_n-1が格納される。

精度切替回路６１ａ１は、反転ビットの識別情報であるｉｎｄｅｘと反転可を示すフラグＦとをランダムセレクタ部５２から取得し、反転ビットに対応する重み係数をＳＲＡＭ６０ａ１から抽出する。精度切替回路６１ａ１は、抽出した重み係数を、Δｈ生成部６２ａ１に出力する。例えば、精度切替回路６１ａ１は、ランダムセレクタ部５２によりＳＲＡＭ６０ａ１に格納されたｉｎｄｅｘとフラグＦとを、ＳＲＡＭ６０ａ１から取得してもよい。あるいは、精度切替回路６１ａ１は、ランダムセレクタ部５２からｉｎｄｅｘとフラグＦとの供給を受ける信号線を有してもよい（図示を省略している）。

ここで、精度切替回路６１ａ１は、モード設定レジスタ５５に設定された重み係数のビット数（精度）の設定を受け付け、当該設定に応じて、ＳＲＡＭ６０ａ１から読み出す重み係数のビット数を切り替える。

具体的には、精度切替回路６１ａ１は、ＳＲＡＭ６０ａ１から所定の単位ビット数のビット列（単位ビット列）を読み出すセレクタを有する。精度切替回路６１ａ１は、当該セレクタにより反転ビットに対応する重み係数を含むビット数ｒの単位ビット列を読み出す。例えば、当該セレクタが読み出す単位ビット数ｒが、重み係数のビット数ｚよりも大きい場合、精度切替回路６１ａ１は、読み出したビット列に対して、反転ビットに対応する重み係数を示すビット部分をＬＳＢ（Ｌｅａｓｔ Ｓｉｇｎｉｆｉｃａｎｔ Ｂｉｔ）側にシフトさせ、それ以外のビット部分に０を代入することで、重み係数の読み出しを行う。あるいは、単位ビット数ｒが、モード設定レジスタ５５により設定されたビット数ｚより小さい場合も考えられる。この場合、精度切替回路６１ａ１は、当該セレクタにより読み出された複数の単位ビット列を結合することで、設定されたビット数ｚでの重み係数を抽出してもよい。

なお、精度切替回路６１ａ１は、ＬＦＥ５１ａ２が備えるＳＲＡＭ６０ａ２にも接続される。後述するように、精度切替回路６１ａ１は、ＳＲＡＭ６０ａ２から重み係数を読み出すことも可能である。

Δｈ生成部６２ａ１は、ランダムセレクタ部５２から反転ビットの現在のビット値（今回の反転前のビット値）を受け付け、精度切替回路６１ａ１から取得した重み係数を用いて、上記式（４）により、ローカルフィールドｈ₀の変化量Δｈ₀を計算する。Δｈ生成部６２ａ１は、Δｈ₀を加算器６３ａ１に出力する。

加算器６３ａ１は、ｈ格納レジスタ６４ａ１に格納されたローカルフィールドｈ₀にΔｈ₀を加算し、ｈ格納レジスタ６４ａ１に出力する。

ｈ格納レジスタ６４ａ１は、図示しないクロック信号に同期して、加算器６３ａ１が出力する値（ローカルフィールドｈ₀）を取り込む。ｈ格納レジスタ６４ａ１は、例えば、フリップフロップである。なお、ｈ格納レジスタ６４ａ１に格納されるローカルフィールドｈ₀の初期値は、バイアス係数ｂ₀である。当該初期値は、制御部５０４により設定される。

反転判定部６５ａ１は、反転ビットのｉｎｄｅｘ＝ｊと、反転可否を示すフラグＦ_jとをランダムセレクタ部５２から受け付け、自ビットが反転ビットとして選択されたか否かを判定する。自ビットが反転ビットとして選択された場合、反転判定部６５ａ１は、ビット格納レジスタ６６ａ１に格納されたスピンビットを反転させる。

ビット格納レジスタ６６ａ１は、ＬＦＥ５１ａ１に対応するスピンビットを保持する。ビット格納レジスタ６６ａ１は、例えば、フリップフロップである。ビット格納レジスタ６６ａ１に格納されたスピンビットは、反転判定部６５ａ１により反転される。ビット格納レジスタ６６ａ１は、ΔＥ生成部６７ａ１およびランダムセレクタ部５２にスピンビットを出力する。

ΔＥ生成部６７ａ１は、ｈ格納レジスタ６４ａ１のローカルフィールドｈ₀およびビット格納レジスタ６６ａ１のスピンビットに基づいて、自ビットの反転に応じたイジングモデルのエネルギー変化量ΔＥ₀を、上記式（２）により計算する。ΔＥ生成部６７ａ１は、エネルギー変化量ΔＥ₀を、判定部６８ａ１およびランダムセレクタ部５２に出力する。

判定部６８ａ１は、ΔＥ生成部６７ａ１により出力されたエネルギー変化量ΔＥ₀と、閾値生成部５３により生成された閾値との比較により、自ビットの反転を許容するか否かを示す（自ビットの反転可否を示す）フラグＦ₀を、ランダムセレクタ部５２に出力する。具体的には、判定部６８ａ１は、ΔＥ₀が閾値－（Ｔ・ｆ^-1（ｕ））より小さいときＦ₀＝１（反転可）を出力し、ΔＥ₀が閾値－（Ｔ・ｆ^-1（ｕ））以上のときＦ₀＝０（反転不可）を出力する。ここで、ｆ^-1（ｕ）は、適用法則に応じて、上記式（９），（１０）のいずれかで与えられる関数である。また、ｕは、区間［０，１］の一様乱数である。

ランダムセレクタ部５２は、ＬＦＥ５１ａ１，５１ａ２，…，５１ａｎの各々から、エネルギー変化量、スピンビットの反転可否を示すフラグおよびスピンビットを受け付け、反転可であるスピンビットのうち反転させるビット（反転ビット）を選択する。

ランダムセレクタ部５２は、選択した反転ビットの現在のビット値（ビットｑ_j）を、ＬＦＥ５１ａ１，５１ａ２，…，５１ａｎが備えるΔｈ生成部６２ａ１，６２ａ２，…，６２ａｎに供給する。ランダムセレクタ部５２は、図２に示した選択回路部２の一例である。

ランダムセレクタ部５２は、反転ビットのｉｎｄｅｘ＝ｊと、反転可否を示すフラグＦ_jとを、ＬＦＥ５１ａ１，５１ａ２，…，５１ａｎが備えるＳＲＡＭ６０ａ１，６０ａ２，…，６０ａｎに出力する。なお、ランダムセレクタ部５２は、前述のように、反転ビットのｉｎｄｅｘ＝ｊと、反転可否を示すフラグＦ_jとを、ＬＦＥ５１ａ１，５１ａ２，…，５１ａｎが備える精度切替回路６１ａ１，６１ａ２，…，６１ａｎに出力してもよい。

また、ランダムセレクタ部５２は、反転ビットのｉｎｄｅｘ＝ｊと、反転可否を示すフラグＦ_jとを、ＬＦＥ５１ａ１，５１ａ２，…，５１ａｎが備える反転判定部６５ａ１，６５ａ２，…，６５ａｎに供給する。さらに、ランダムセレクタ部５２は、選択した反転ビットに対応するΔＥ_jを、加算器５６に供給する。

ここで、ランダムセレクタ部５２は、あるイジングモデルにおけるスピンビット数（すなわち、使用するＬＦＥの数）の設定を、モード設定レジスタ５５から受け付ける。例えば、ランダムセレクタ部５２は、ｉｎｄｅｘの小さい方から順に、設定されたスピンビット数に相当する数のＬＦＥを使用して、解の探索が行われるようにする。例えば、ランダムセレクタ部５２は、ｎ個のＬＦＥのうち、Ｋ個のＬＦＥを用いる場合、ＬＦＥ５１ａ１，…，ＬＦＥ５１ａＫのＬＦＥに対応するスピンビット列から反転ビットを選択する。このとき、ランダムセレクタ部５２は、例えば、使用しないｎ－Ｋ個のＬＦＥ５１ａ（Ｋ－１），…，５１ａｎの各々から出力されるフラグＦを、強制的に０に設定することが考えられる。

閾値生成部５３は、ＬＦＥ５１ａ１，５１ａ２，…，５１ａｎが備える判定部６８ａ１，６８ａ２，…，６８ａｎに対して、エネルギー変化量ΔＥとの比較に用いられる閾値を生成し、供給する。前述のように、閾値生成部５３は、温度パラメータＴと、区間［０，１］の一様乱数ｕと、上記式（９）または上記式（１０）で示されるｆ^-1（ｕ）とを用いて、閾値を生成する。閾値生成部５３は、例えば、ＬＦＥごとに個別に、乱数発生器を有し、ＬＦＥごとの乱数ｕを用いて閾値を生成する。ただし、いくつかのＬＦＥで乱数発生器が共有されてもよい。温度パラメータＴの初期値やシミュレーテッド・アニーリングにおける温度パラメータＴの減少サイクルや減少量などは、制御部５０４によって制御される。

乱数生成部５４は、ランダムセレクタ部５２における反転ビットの選択に用いられる乱数ビットを生成し、ランダムセレクタ部５２に供給する。

モード設定レジスタ５５は、ＬＦＥ５１ａ１，５１ａ２，…，５１ａｎが備える精度切替回路６１ａ１，６１ａ２，…，６１ａｎに対して、重み係数のビット数（すなわち、問題の精度）を示す信号を供給する。また、モード設定レジスタ５５は、ランダムセレクタ部５２に対して、スピンビット数（すなわち、問題の規模）を示す信号を供給する。モード設定レジスタ５５に対するスピンビット数や重み係数のビット数の設定は、制御部５０４により行われる。モード設定レジスタ５５は、図２に示した設定変更部５の一例である。

加算器５６は、ランダムセレクタ部５２により出力されたエネルギー変化量ΔＥ_jを、Ｅ格納レジスタ５７に格納されたエネルギー値Ｅに加算し、Ｅ格納レジスタ５７に出力する。

Ｅ格納レジスタ５７は、図示しないクロック信号に同期して、加算器５６が出力するエネルギー値Ｅを取り込む。Ｅ格納レジスタ５７は、例えば、フリップフロップである。なお、エネルギー値Ｅの初期値は、制御部５０４によって上記式（１）を用いて計算され、Ｅ格納レジスタ５７に設定される。

例えば、解の探索にＫ個のＬＦＥが用いられる場合、制御部５０４はビット格納レジスタ６６ａ１，…，６６ａＫの各スピンビットを読み出すことで、スピンビット列を得る。

図９は、ランダムセレクタ部の回路構成例を示す説明図である。図９において、ランダムセレクタ部５２は、フラグ制御部５２ａと複数段にわたってツリー状に接続された複数の選択回路とを有する。

フラグ制御部５２ａは、モード設定レジスタ５５のスピンビット数の設定に応じて、初段の選択回路５２ａ１，５２ａ２，５２ａ３，５２ａ４，…，５２ａｑの各々に入力されるフラグの値を制御する。図９では、選択回路５２ａｑの１つの入力（ＬＦＥ５１ａｎの出力に相当）に対するフラグの値を制御する部分回路５２ｘｎが例示されている。部分回路５２ｘｎのフラグ設定部５２ｙｎは、使用しないＬＦＥ５１ａｎから出力されるフラグＦｎを強制的に０に設定するスイッチである。

初段の選択回路５２ａ１，５２ａ２，５２ａ３，５２ａ４，…，５２ａｑの各々には、ＬＦＥ５１ａ１，５１ａ２，…，５１ａｎのそれぞれが出力する変数ｑ_iとＦ_iとΔＥ_iの組が２組ずつ入力される。例えば、選択回路５２ａ１には、ＬＦＥ５１ａ１が出力する変数ｑ₀とＦ₀とΔＥ₀による組と、ＬＦＥ５１ａ２が出力する変数ｑ₁とＦ₁とΔＥ₁による組とが入力される。また、選択回路５２ａ２には、変数ｑ₂とＦ₂とΔＥ₂による組と変数ｑ₃とＦ₃とΔＥ₃による組が入力され、選択回路５２ａ３には、変数ｑ₄とＦ₄とΔＥ₄による組と変数ｑ₅とＦ₅とΔＥ₅による組が入力される。さらに、選択回路５２ａ４には、変数ｑ₆とＦ₆とΔＥ₆による組と変数ｑ₇とＦ₇とΔＥ₇による組が入力され、選択回路５２ａｑには、変数ｑ_n-2とＦ_n-2とΔＥ_n-2による組と変数ｑ_n-1とＦ_n-1とΔＥ_n-1による組が入力される。

そして、選択回路５２ａ１，…，５２ａｑの各々は、入力された２組の変数ｑ_iとＦ_iとΔＥ_iと、乱数生成部５４が出力する１ビット乱数に基づいて、一方の組の変数ｑ_iとＦ_iとΔＥ_iを選択する。このとき、選択回路５２ａ１，…，５２ａｑの各々は、Ｆ_iが１である組を優先的に選択し、両方の組が１の場合には１ビット乱数に基づいていずれか一方の組を選択する（他の選択回路も同様）。ここで、乱数生成部５４は、１ビット乱数を選択回路ごとに個別に生成し、各選択回路に供給する。また、選択回路５２ａ１，…，５２ａｑの各々は、どちらの組の変数ｑ_iとＦ_iとΔＥ_iを選択したかを示す１ビットの識別値を生成し、選択した変数ｑ_iとＦ_iとΔＥ_iと識別値とを含む信号（状態信号と言う）を出力する。なお、初段の選択回路５２ａ１～５２ａｑの数は、ＬＦＥ５１ａ１，…，５１ａｎの数の１／２、つまり、ｎ／２である。

２段目の選択回路５２ｂ１，５２ｂ２，…，５２ｂｒの各々には、選択回路５２ａ１，…，５２ａｑが出力する状態信号が２つずつ入力される。例えば、選択回路５２ｂ１には、選択回路５２ａ１，５２ａ２が出力する状態信号が入力され、選択回路５２ｂ２には、選択回路５２ａ３，５２ａ４が出力する状態信号が入力される。

そして、選択回路５２ｂ１，…，５２ｂｒの各々は、２つの状態信号と、乱数生成部５４が出力する１ビット乱数に基づいて、２つの状態信号のいずれか一方を選択する。また、選択回路５２ｂ１，…，５２ｂｒのそれぞれは、選択した状態信号に含まれる識別値についていずれの状態信号を選択したかを示すように１ビットを付加して更新し、選択した状態信号を出力する。

３段目以降の選択回路においても同様の処理が行われ、各段の選択回路で１ビットずつ識別値のビット幅が増えていき、最後段の選択回路３１ｐから、ランダムセレクタ部５２の出力である状態信号が出力される。ランダムセレクタ部５２が出力する状態信号に含まれる識別値が、２進数で表された、反転ビットを示すｉｎｄｅｘである。

ただし、ランダムセレクタ部５２は、各ＬＦＥからフラグＦとともに当該ＬＦＥに対応するｉｎｄｅｘを受け付け、変数ｑ_iとＦ_iとΔＥ_iと同様に、各選択回路によりｉｎｄｅｘの選択を行うことで、反転ビットに対応するｉｎｄｅｘを出力してもよい。この場合、各ＬＦＥは、ｉｎｄｅｘ格納用のレジスタを有し、当該レジスタからランダムセレクタ部５２へｉｎｄｅｘを出力する。

このように、ランダムセレクタ部５２は、ＬＦＥ５１ａ１，…，５１ａｎのうち、設定されたスピンビット数ＫのＬＦＥ５１ａ１，…，５１ａＫ以外の他のＬＦＥ５１ａ（Ｋ＋１），…，５１ａｎにより出力された反転可否を示す信号を強制的に反転不可に設定する。ランダムセレクタ部５２は、ＬＦＥ５１ａ１，…，５１ａＫにより出力された反転可否を示す信号およびＬＦＥ５１ａ（Ｋ＋１），…，５１ａｎに対して設定した反転不可を示す信号に基づいて、反転ビットを選択する。ランダムセレクタ部５２は、反転ビットを示す信号を、ビット演算回路５１ａ１，…，５１ａＫに加えてＬＦＥ５１ａ（Ｋ＋１），…，５１ａｎにも出力する。

こうして、フラグ制御部５２ａの制御により、使用されないＬＦＥのフラグＦが強制的に０に設定されるので、スピンビット列に使用されないＬＦＥに対応するビットを反転候補から除外できる。

つぎに、ＬＦＥ５１ａ１，ＬＦＥ５１ａ２，…，５１ａｎの各々のＳＲＡＭ６０ａ１，６０ａ２，…，６０ａｎに対する重み係数の格納例を説明する。まず、ＳＲＡＭ容量に対する規模と精度とのトレードオフ関係について説明する。

図１０は、規模と精度とのトレードオフ関係の例を示す説明図である。図１０において、グラフ１０００は、ＬＦＥごとのＳＲＡＭにおいて重み係数の格納のための容量の上限が１２８Ｋ（キロ）ビットである場合の規模と精度とのトレードオフ関係を示している。ここで、１Ｋ＝１０２４とする。グラフ１０００の横軸は規模（Ｋビット）であり、縦軸は精度（ビット）である。なお、一例として、ｎ＝８１９２であるとする。

この場合、規模１Ｋビットに対して、精度は最大１２８ビットである。また、規模２Ｋビットに対して、精度は最大６４ビットである。規模４Ｋビットに対して、精度は最大３２ビットである。規模８Ｋビットに対して、精度は最大１６ビットである。

そこで、最適化装置４０８では、例えば、次の４つのモードを利用可能にするとする。各モードは、パーティションモードに対応する。第１のモードは、規模１Ｋビット／精度１２８ビットのモードである。第２のモードは、規模２Ｋビット／精度６４ビットのモードである。第３のモードは、規模４Ｋビット／精度３２ビットのモードである。第４のモードは、規模８Ｋビット／精度１６ビットのモードである。

つぎに、これら４種のモードの各々に応じた重み係数の格納例を説明する。重み係数は、制御部５０４により、ＳＲＡＭ６０ａ１，６０ａ２，…，６０ａｎの各々に格納される。なお、精度切替回路６１ａ１，６１ａ２，…，６１ａｎの各々のセレクタによりＳＲＡＭ６０ａ１，６０ａ２，…，６０ａｎから読み出される単位ビット数は、一例として、１２８ビットであるとする。

図１１は、重み係数の格納例を示す説明図（その１）である。第１のモード（規模１Ｋビット／精度１２８ビット）を用いる場合、重み係数Ｗは、下記式（１１）で表される。

データ１ｄ１，１ｄ２，…，１ｄｓは、第１のモード（規模１Ｋビット／精度１２８ビット）を用いる場合のＳＲＡＭ６０ａ１，６０ａ２，…，６０ａｓに対する重み係数の格納例を示す。ここで、ｓ＝１０２４である。データ１ｄ１，１ｄ２，…，１ｄｓは、各々、ＳＲＡＭ６０ａ１，６０ａ２，…，６０ａｓに格納される。このモードでは、ＬＦＥは１ｋ個（＝１０２４個）使用される。なお、図中、ＬＦＥ５１ａ１，…，５１ａｓを、各々の識別番号を用いて、ＬＦＥ０，…，ＬＦＥ１０２３のように表記することがある（以降の図も同様）。

データ１ｄ１は、ＬＦＥ５１ａ１（ＬＦＥ０）のＳＲＡＭ６０ａ１に格納されるＷ_0,0～Ｗ_0,1023を示す。データ１ｄ２は、ＬＦＥ５１ａ２（ＬＦＥ１）のＳＲＡＭ６０ａ２に格納されるＷ_1,0～Ｗ_1,1023を示す。データ１ｄｓは、ＬＦＥ５１ａｓ（ＬＦＥ１０２３）のＳＲＡＭ６０ａｓに格納されるＷ_1023,0～Ｗ_1023,1023を示す。１つの重み係数Ｗ_ijのビット数は１２８ビットである。

図１２は、重み係数の格納例を示す説明図（その２）である。第２のモード（規模２Ｋビット／精度６４ビット）を用いる場合、重み係数Ｗは、下記式（１２）で表される。

データ２ｄ１，２ｄ２，…，２ｄｔは、第２のモード（規模２Ｋビット／精度６４ビット）を用いる場合のＳＲＡＭ６０ａ１，６０ａ２，…，６０ａｔに対する重み係数の格納例を示す。ここで、ｔ＝２０４８である。データ２ｄ１，２ｄ２，…，２ｄｔは、各々、ＳＲＡＭ６０ａ１，６０ａ２，…，６０ａｔに格納される。このモードでは、ＬＦＥは２ｋ個（＝２０４８個）使用される。

データ２ｄ１は、ＬＦＥ５１ａ１（ＬＦＥ０）のＳＲＡＭ６０ａ１に格納されるＷ_0,0～Ｗ_0,2047を示す。データ２ｄ２は、ＬＦＥ５１ａ２（ＬＦＥ１）のＳＲＡＭ６０ａ２に格納されるＷ_1,0～Ｗ_1,2047を示す。データ２ｄｔは、ＬＦＥ５１ａｔ（ＬＦＥ２０４７）のＳＲＡＭ６０ａｔに格納されるＷ_2047,0～Ｗ_2047,2047を示す。１つの重み係数Ｗ_ijのビット数は６４ビットである。

図１３は、重み係数の格納例を示す説明図（その３）である。第３のモード（規模４ｋビット／精度３２ビット）を用いる場合、重み係数Ｗは、下記式（１３）で表される。

データ３ｄ１，３ｄ２，…，３ｄｕは、第３のモード（規模４Ｋビット／精度３２ビット）を用いる場合のＳＲＡＭ６０ａ１，６０ａ２，…，６０ａｕに対する重み係数の格納例を示す。ここで、ｕ＝４０９６である。データ３ｄ１，３ｄ２，…，３ｄｕは、各々、ＳＲＡＭ６０ａ１，６０ａ２，…，６０ａｕに格納される。このモードでは、ＬＦＥは４ｋ個（＝４０９６個）使用される。

データ３ｄ１は、ＬＦＥ５１ａ１（ＬＦＥ０）のＳＲＡＭ６０ａ１に格納されるＷ_0,0～Ｗ_0,4095を示す。データ３ｄ２は、ＬＦＥ５１ａ２（ＬＦＥ１）のＳＲＡＭ６０ａ２に格納されるＷ_1,0～Ｗ_1,4095を示す。データ３ｄｕは、ＬＦＥ５１ａｕ（ＬＦＥ４０９５）のＳＲＡＭ６０ａｕに格納されるＷ_4095,0～Ｗ_4095,4095を示す。１つの重み係数Ｗ_ijのビット数は３２ビットである。

図１４は、重み係数の格納例を示す説明図（その４）である。第４のモード（規模８ｋビット／精度１６ビット）を用いる場合、重み係数Ｗは、下記式（１４）で表される。

データ４ｄ１，４ｄ２，…，４ｄｎは、第４のモード（規模８Ｋビット／精度１６ビット）を用いる場合のＳＲＡＭ６０ａ１，６０ａ２，…，６０ａｎに対する重み係数の格納例を示す。ここで、ｎ＝８１９２である。データ４ｄ１，４ｄ２，…，４ｄｎは、各々、ＳＲＡＭ６０ａ１，６０ａ２，…，６０ａｎに格納される。このモードでは、ＬＦＥは８ｋ個（＝８１９２個）使用される。

データ４ｄ１は、ＬＦＥ５１ａ１（ＬＦＥ０）のＳＲＡＭ６０ａ１に格納されるＷ_0,0～Ｗ_0,8191を示す。データ４ｄ２は、ＬＦＥ５１ａ２（ＬＦＥ１）のＳＲＡＭ６０ａ２に格納されるＷ_1,0～Ｗ_1,8191を示す。データ４ｄｎは、ＬＦＥ５１ａｎ（ＬＦＥ８１９１）のＳＲＡＭ６０ａｎに格納されるＷ_8191,0～Ｗ_8191,8191を示す。１つの重み係数Ｗ_ijのビット数は１６ビットである。

（最適化装置４０８の演算処理手順）
つぎに、最適化装置４０８の演算処理手順について説明する。なお、問題に応じた初期値および動作条件は、最適化装置４０８に入力される。初期値は、例えば、エネルギー値Ｅ、ローカルフィールドｈ_i、スピンビットｑ_i、温度パラメータＴの初期値および重み係数Ｗなどを含む。また、動作条件は、１つの温度パラメータでの状態の更新回数Ｎ１、温度パラメータの変更回数Ｎ２および温度パラメータの下げ幅などを含む。制御部５０４は、入力された初期値および動作条件を、前述の各ＬＦＥのレジスタおよびＳＲＡＭに設定する。

図１５は、最適化装置４０８の演算処理手順の一例を示すフローチャートである。図１５の説明では、ｉｎｄｅｘ＝ｉに対応するＬＦＥをＬＦＥ５１ａｘ（１番目のＬＦＥはＬＦＥ５１ａ１であり、ｎ番目のＬＦＥは５１ａｎである）と表記する。ＬＦＥ５１ａｘに含まれる各部についても、例えば、ＳＲＡＭ６０ａｘのように、符号の末尾に「ｘ」を付して表記する。ＬＦＥ５１ａ１，…，ＬＦＥ５１ａｎの各々による演算は並列に実行される。

図１５のフローチャートにおいて、ΔＥ生成部６７ａｘは、ｈ格納レジスタ６４ａｘに格納されたローカルフィールドｈ_iおよびビット格納レジスタ６６ａｘに格納されたビットｑ_iに基づいて、当該ビットｑ_iを反転させた場合のエネルギー変化量ΔＥ_iを生成する（ステップＳ１５０１）。ΔＥ_iの生成には、上記式（２）が用いられる。

判定部６８ａｘは、ΔＥ生成部６７ａｘにより生成されたエネルギー変化量ΔＥ_iと、閾値生成部５３により生成された閾値（＝－（Ｔ・ｆ^-1（ｕ）））とを比較し、閾値＞ΔＥ_iであるか否かを判定する（ステップＳ１５０２）。ここで、閾値＞ΔＥ_iの場合（ステップＳ１５０２：Ｙｅｓ）、ステップＳ１５０３に処理が進む。閾値≦ΔＥ_iの場合（ステップＳ１５０２：Ｎｏ）、ステップＳ１５０４に処理が進む。

判定部６８ａｘは、反転候補信号（Ｆ_i＝１）をランダムセレクタ部５２に出力する（ステップＳ１５０３）。そして、ステップＳ１５０５に処理が進む。

判定部６８ａｘは、非反転候補信号（Ｆ_i＝０）をランダムセレクタ部５２に出力する（ステップＳ１５０４）。そして、ステップＳ１５０５に処理が進む。

ステップＳ１５０５において、ランダムセレクタ部５２は、ＬＦＥ５１ａ１，…，ＬＦＥ５１ａｎの各々から出力された全反転候補（Ｆ_i＝１であるＬＦＥに対応するビット）から、反転ビットを１つ選択する。ランダムセレクタ部５２は、選択した反転ビットに対応するｉｎｄｅｘ＝_j、Ｆ_j、ｑ_jをＬＦＥ５１ａ１，…，ＬＦＥ５１ａｎに出力する。また、ランダムセレクタ部５２は、選択した反転ビットに対応するΔＥ_jを、加算器５６に出力する。すると、次のステップＳ１５０６（エネルギー更新処理），Ｓ１５０７（状態更新処理）が並列に開始される。

加算器５６は、反転ビットに対応するエネルギー変化量ΔＥを、エネルギー値Ｅに加算することで、Ｅ格納レジスタ５７に格納されたエネルギー値Ｅを更新する（ステップＳ１５０６）。すなわち、Ｅ＝Ｅ＋ΔＥである。そして、エネルギー更新処理が終了する。

精度切替回路６１ａｘは、反転ビットに対応するｉｎｄｅｘ＝ｊとフラグＦ_jとを取得し、当該反転ビットに対応する重み係数を含む単位ビット列をＳＲＡＭ６０ａｘから読み出す（ステップＳ１５０７）。単位ビット列とは、精度切替回路６１ａｘのセレクタが、ＳＲＡＭ６０ａｘから一度に読み出すビット列の単位である。単位ビット列のビット数（単位ビット数）は、一例では、１２８ビットである（他の値でもよい）。この場合、ステップＳ１５０７ではＳＲＡＭ６０ａｘから１２８ビットの単位ビット列が読み出される。

例えば、精度として、１２８／ａ（ａ＝１，２，４，８）ビットが選択されている場合、精度切替回路６１ａｘは、ＳＲＡＭ６０ａｘの先頭（先頭を０番目とする）の単位ビット列から数えて「Ｉｎｔｅｇｅｒ（ｊ／ａ）」番目の単位ビット列を読み出す。ここで、Ｉｎｔｅｇｅｒ（ｊ／ａ）は、（ｊ／ａ）の値から整数部を抽出する関数である。

精度切替回路６１ａｘは、ステップＳ１５０７で読み出された単位ビット列から、モード設定レジスタ５５により設定されたモード選択に応じたビット数の重み係数（反転ビットｑ_jに対応する重み係数）Ｗ_ijを抽出する（ステップＳ１５０８）。例えば、精度切替回路６１ａｘは、１２８ビットの単位ビット列からｚビットのビット列を抽出する場合、前述のように反転ビットに対応するｚビットのビット範囲をＬＳＢ側へシフトし、それ以外の上位ビットに０を設定することで、ｚビットの重み係数を抽出する。

なお、精度切替回路６１ａｘは、ステップＳ１５０７で読み出した単位ビット列を、先頭から精度に応じたビット長の区画に分けたときに、反転ビットに対応するビット範囲が先頭（０番目）から何番目の区画に対応するかにより当該ビット範囲を特定する。

図１２～図１４の例によれば、精度６４ビットの場合、ｊが偶数のときに０番目の区画、ｊが奇数のときに１番目の区画である。また、精度３２ビットの場合、ｍｏｄ（ｊ，４）＝０のときに０番目の区画、ｍｏｄ（ｊ，４）＝１のときに１番目の区画、ｍｏｄ（ｊ，４）＝２のときに２番目の区画、ｍｏｄ（ｊ，４）＝３のときに３番目の区画である。ここで、ｍｏｄ（ｕ，ｖ）は、ｕをｖで除したときの剰余を示す関数である。さらに、精度１６ビットの場合も同様に、読み出した１２８ビットの単位ビット列の先頭から「ｍｏｄ（ｊ，８）」番目の区画が、反転ビットに対応するビット範囲となる。なお、精度１２８ビットの場合、精度切替回路６１ａｘは、ステップＳ１５０７で読み出された１２８ビットの単位ビット列を、そのまま反転ビットに対応する重み係数とする。

上記の例では、１２８／ａ（ａ＝１，２，４，８）ビットの精度に対し、ステップＳ１５０７で読み出された１２８ビットの単位ビット列の先頭から「ｍｏｄ（ｊ，ａ）」番目の区画（１区画のサイズは１２８／ａビット）が、反転ビットに対応する重み係数を示すビット範囲である。

Δｈ生成部６２ａｘは、反転ビットの反転方向と、精度切替回路６１ａｘにより抽出された重み係数Ｗ_ijとに基づいて、Δｈ_iを生成する（ステップＳ１５０９）。Δｈ_iの生成には、上記式（４）が用いられる。また、反転ビットの反転方向は、ランダムセレクタ部５２により出力される反転ビットｑ_j（今回の反転前のビット）により判別される。

ステップＳ１５１０において、加算器６３ａｘは、Δｈ生成部６２ａｘにより生成されたΔｈ_iを、ｈ格納レジスタ６４ａｘに格納されたローカルフィールドｈ_iに加算することで、ｈ格納レジスタ６４ａｘに格納されたローカルフィールドｈ_iを更新する。また、反転判定部６５ａｘは、ランダムセレクタ部５２により出力されたｉｎｄｅｘ＝ｊおよびフラグＦ_jに基づいて、自ビットが反転ビットとして選択されたか否かを判定する。反転判定部６５ａｘは、自ビットが反転ビットとして選択された場合、ビット格納レジスタ６６ａｘに格納されたスピンビットを反転させ、自ビットが反転ビットとして選択されなかった場合、ビット格納レジスタ６６ａｘのスピンビットを維持する。ここで、自ビットが反転ビットとして選択された場合とは、ランダムセレクタ部５２により出力された信号について、ｉｎｄｅｘ＝ｊ＝ｉ、かつ、Ｆ_j＝１の場合である。

制御部５０４は、現在の温度パラメータＴにおいて、ＬＦＥ５１ａ１，…，ＬＦＥ５１ａｎに保持される各スピンビットの更新処理回数がＮ１に達したか（更新処理回数＝Ｎ１であるか）否かを判定する（ステップＳ１５１１）。更新処理回数がＮ１に達した場合（ステップＳ１５１１：Ｙｅｓ）、ステップＳ１５１２に処理が進む。更新処理回数がＮ１に達していない場合（ステップＳ１５１１：Ｎｏ）、制御部５０４は、更新処理回数に１を加算して、ステップＳ１５０１に処理を進める。

制御部５０４は、温度パラメータＴの変更回数がＮ２に達したか（温度変更回数＝Ｎ２であるか）否かを判定する（ステップＳ１５１２）。温度変更回数がＮ２に達した場合（ステップＳ１５１２：Ｙｅｓ）、ステップＳ１５１４に処理が進む。温度変更回数がＮ２に達していない場合（ステップＳ１５１２：Ｎｏ）、制御部５０４は、温度変更回数に１を加算して、ステップＳ１５１３に処理を進める。

制御部５０４は、温度パラメータＴを変更する（ステップＳ１５１３）。具体的には、制御部５０４は、動作条件に応じた下げ幅で、温度パラメータＴの値を減少させる（温度を下げることに相当する）。そして、ステップＳ１５０１に処理が進む。

制御部５０４は、ビット格納レジスタ６６ａｘに格納されたスピンビットを読み出し、演算結果として出力する（ステップＳ１５１４）。具体的には、制御部５０４は、モード設定レジスタ５５により設定されたスピンビット数Ｋに対応するビット格納レジスタ６６ａ１，…，６６ａＫの各々に格納されたスピンビットを読み出し、ＣＰＵ４０１に出力する。すなわち、制御部５０４は、読み出したスピンビット列をＣＰＵ４０１に供給する。そして、演算処理が終了する。

なお、ステップＳ１５０５において、ランダムセレクタ部５２は、モード設定レジスタ５５の設定に応じて、使用されないＬＦＥにより出力されるＦの値を、強制的に０に設定することで、使用されないＬＦＥをビット反転の候補から除外することができる。

最適化装置４０８によれば、モード設定レジスタ５５によりイジングモデルの状態を表すスピンビット数と重み係数のビット数との設定を可能とし、１チップの最適化装置４０８において、問題に合った規模および精度を実現できる。

より具体的には、精度切替回路６１ａｘは、モード設定レジスタ５５の設定に応じて、ＳＲＡＭ６０ａｘから読み出す重み係数のビット長を切り替える。精度切替回路６１ａｘを用いることで、ステップＳ１５０８で示したように、精度切替回路６１ａｘのセレクタがＳＲＡＭ６０ａｘから読み出す単位ビット数を変更せずに、種々の精度を実現できる。例えば、精度切替回路６１ａｘのセレクタによるＳＲＡＭ６０ａｘからの単位ビット数分の読み出し用の信号線の作り変えを要さずに、精度を可変にできる。

また、ランダムセレクタ部５２は、モード設定レジスタ５５により設定されたスピンビット数に相当する数（例えば、Ｋ個）のＬＦＥに対して、反転ビットを示す信号を入力し、当該数（Ｋ個）のＬＦＥに対応するビットの中から反転ビットを選択する。ランダムセレクタ部５２は、使用されないｎ－Ｋ個のＬＦＥにも反転ビットを示す信号を入力するが、当該ｎ－Ｋ個のＬＦＥから出力されるフラグＦを強制的に０（反転不可）に設定することで、使用されないＬＦＥを反転ビットの選択候補から除外する。

これにより、問題に応じた規模および精度を備えた最適化装置を個別に製造しなくても、１つの最適化装置４０８によって、問題に応じた規模および精度でイジングモデルを実現できる。

つぎに、モード設定の他の例を説明する。例えば、最適化装置４０８は、次のようにＳＲＡＭ６０ａ１，…，６０ａｎに重み係数を格納することで、前述の４種類のモードに加え、規模４ｋビット／精度６４ビットの第５のモードを提供することもできる。

図１６は、重み係数の格納例を示す説明図（その５）である。データ５ｄ１，５ｄ２，…，５ｄｎは、第５のモード（規模４Ｋビット／精度６４ビット）を用いる場合のＳＲＡＭ６０ａ１，６０ａ２，…，６０ａｎに対する重み係数の格納例を示す。ここで、ｎ＝８１９２である。データ５ｄ１，５ｄ２，…，５ｄｎは、各々、ＳＲＡＭ６０ａ１，６０ａ２，…，６０ａｎに格納される。このモードでは、スピンビット列として、ＬＦＥは４Ｋ個（＝４０９６個）使用され、重み係数の格納のみの用途として、さらに４Ｋ個（＝４０９６個）のＬＦＥが使用される。

データ５ｄ１は、ＬＦＥ５１ａ１（ＬＦＥ０）のＳＲＡＭ６０ａ１に格納されるＷ_0,0～Ｗ_0,2047を示す。データ５ｄ２は、ＬＦＥ５１ａ２（ＬＦＥ１）のＳＲＡＭ６０ａ２に格納されるＷ_0,2048～Ｗ_0,4095を示す。データ５ｄｎは、ＬＦＥ５１ａｎ（ＬＦＥ８１９１）のＳＲＡＭ６０ａｎに格納されるＷ_4095,2048～Ｗ_4095,4095を示す。１つの重み係数Ｗ_ijのビット数は６４ビットである。

ここで、前述のように、ＬＦＥ５１ａ１の精度切替回路６１ａ１は、ＬＦＥ５１ａ２のＳＲＡＭ６０ａ２からも重み係数を取得することができる。すなわち、精度切替回路６１ａ１は、例えば、隣接するＬＦＥ５１ａ２のＳＲＡＭ６０ａ２からの読み出し経路を利用することで、ＬＦＥ５１ａ２のＳＲＡＭ６０ａ２以外の機能を停止させ、ＳＲＡＭ６０ａ２の容量をＬＦＥ５１ａ１に貸し出す方法を採れる。例えば、奇数番目（先頭を１番目とする）のＬＦＥにより偶数番目のＬＦＥのＳＲＡＭを利用可能にする（あるいは、先頭を０番目とした場合は偶数番目のＬＦＥにより奇数番目のＬＦＥのＳＲＡＭを利用可能にするとも言える）。

このように、精度切替回路６１ａ１，…，６１ａｎは、重み係数のビット数の変更に応じて、自ビットと他ビットとに関する重み係数のうちの一部を、スピンビットとして使用されない他のＬＦＥが有するＳＲＡＭから読み出す。この場合、ランダムセレクタ部５２は、例えば、スピンビットとして使用されない他のＬＦＥから出力されるフラグＦを強制的に０（反転不可）に設定することで、当該他のＬＦＥに対応するビットを反転ビットの選択候補から除外してもよい。

これにより、規模４Ｋビット／精度６４ビットの第５のモードを実現できる。同様に、規模を小さくすることで、さらに大きな精度を実現することもできる。このように、最適化装置４０８によれば、問題に応じて、規模および精度をより柔軟に変更することができる。

（モード設定テーブル１７００の記憶内容）
つぎに、最適化問題演算装置１０１が有するモード設定テーブル１７００の記憶内容について説明する。モード設定テーブル１７００は、例えば、図４に示したメモリ４０２、ディスク４０４などの記憶装置に記憶される。

図１７は、モード設定テーブル１７００の記憶内容の一例を示す説明図である。図１７において、モード設定テーブル１７００は、パーティションモード、規模、使用ＬＦＢ数および精度のフィールドを有し、各フィールドに情報を設定することで、モード設定情報１７００－１～１７００－５をレコードとして記憶する。

ここで、パーティションモードは、パーティションモードのモード名を示す。パーティションモード「８Ｐ（８分割）」は、最適化装置４０８を論理的に８個のパーティションに分割するモードである。パーティションモード「８Ｐ（８分割）」は、上述した第１のモードに対応する。

パーティションモード「４Ｐ（４分割）」は、最適化装置４０８を論理的に４個のパーティションに分割するモードである。パーティションモード「４Ｐ（４分割）」は、上述した第２のモードに対応する。パーティションモード「２Ｐ（２分割）」は、最適化装置４０８を論理的に２個のパーティションに分割するモードである。パーティションモード「２Ｐ（２分割）」は、上述した第３のモードに対応する。

パーティションモード「ＦＵＬＬ」は、最適化装置４０８を分割せず、１個のパーティションとして使用するモードである。パーティションモード「ＦＵＬＬ」は、規模と精度との組合せに対応して２種類設けられている。パーティションモード「ＦＵＬＬ（規模：８Ｋ、精度：１６ｂｉｔ）」は、上述した第４のモードに対応する。また、パーティションモード「ＦＵＬＬ（規模：４Ｋ、精度：６４ｂｉｔ）」は、上述した第５のモードに対応する。

規模は、パーティションモードで解くことができる問題（組合せ最適化問題）の最大規模を示す。使用ＬＦＢ数は、パーティションモードにおける各パーティションに使用するＬＦＢの数を示す。精度は、各パーティションモードで解くことができる問題（組合せ最適化問題）の最大精度を示す。

例えば、モード設定情報１７００－１は、パーティションモード「８Ｐ（８分割）」の規模「１０２４ｂｉｔ（１Ｋ）」、使用ＬＦＢ数「１」および精度「１２８ｂｉｔ」を示す。なお、ここでは、パーティションモード「８Ｐ（８分割）」を１種類のみ設けたが、これに限らない。例えば、パーティションモード「８Ｐ（８分割）」として、規模および使用ＬＦＢ数は同じで、精度が異なる複数種類のモードを設けることにしてもよい。他のパーティションモードについても同様である。

（最適化問題演算装置１０１の機能的構成例）
図１８は、最適化問題演算装置１０１の機能的構成例を示すブロック図である。図１８において、最適化問題演算装置１０１は、受付部１８０１と、決定部１８０２と、実行制御部１８０３と、を含む。受付部１８０１～実行制御部１８０３は、具体的には、例えば、図４に示したメモリ４０２、ディスク４０４、可搬型記録媒体４０７などの記憶装置に記憶されたプログラムをＣＰＵ４０１に実行させることにより、または、通信Ｉ／Ｆ４０５により、その機能を実現する。各機能部の処理結果は、例えば、メモリ４０２、ディスク４０４などの記憶装置に記憶される。

受付部１８０１は、最適化装置４０８に対する組合せ最適化問題を受け付ける。ここで、受け付ける組合せ最適化問題は、解くべき計算対象の問題である。具体的には、例えば、受付部１８０１は、図３に示したクライアント装置３０１から組合せ最適化問題の情報の入力を受け付けることにより、組合せ最適化問題を受け付ける。

組合せ最適化問題の情報には、例えば、問題に応じた繰り返し回数、初期値、動作条件などが含まれる。繰り返し回数は、組合せ最適化問題を繰り返し解く回数であり、例えば、ユーザによって指定される。

決定部１８０２は、組合せ最適化問題の規模または要求精度に応じて、最適化装置４０８のパーティションモードおよび実行モードを決定する。ここで、パーティションモードは、最適化装置４０８の論理的な分割状態を規定する。また、実行モードは、パーティションモードにおいて演算の際に利用されるハードウェアリソースの範囲を規定する。実行モードは、パーティション単位で決定することができる。

具体的には、例えば、決定部１８０２は、受け付けた組合せ最適化問題の規模、要求精度を取得する。ここで、組合せ最適化問題の規模は、例えば、組合せ最適化問題のイジングモデルのスピンビット数によって表される。組合せ最適化問題の要求精度は、例えば、ビット間の相互作用の大きさを示す重み係数のビット数によって表される。より詳細に説明すると、例えば、決定部１８０２は、ライブラリ５０２（図５参照）から、受け付けた組合せ最適化問題を変換した変換後の問題のスピンビット数（規模）および重み係数を表すビット数（要求精度）を取得する。

つぎに、決定部１８０２は、組合せ最適化問題の規模が、第１のパーティションモードで解くことができる問題の最大規模より小さいか否かを判断する。第１のパーティションモードは、例えば、最適化装置４０８に設定可能な複数のパーティションモードのうち、現在のパーティションモードである。

より詳細に説明すると、例えば、決定部１８０２は、ライブラリ５０２から、現在のパーティションモードで解くことができる問題の最大規模（スピンビット数）および最大精度（重み係数のビット数）を取得する。そして、決定部１８０２は、組合せ最適化問題の規模が、取得した最大規模より小さいか否かを判断する。

例えば、取得された最大規模が「４０９６ｂｉｔ（４Ｋ）」で、最大精度が「３２ｂｉｔ」の場合、現在のパーティションモードは、パーティションモード「２Ｐ（２分割）」である（図１７参照）。この場合、決定部１８０２は、組合せ最適化問題の規模が、取得した最大規模「４０９６ｂｉｔ（４Ｋ）」より小さいか否かを判断する。

なお、ライブラリ５０２は、あらかじめ用意された関数を呼び出すことにより、現在のパーティションモードの情報を取得することができる。例えば、ライブラリ５０２は、ｇｅｔＭａｘＮｕｍＢｉｔ（）関数を呼び出すことにより、現在のパーティションモードで解くことができる問題の最大規模を取得することができる。また、ライブラリ５０２は、ｇｅｔＷｅｉｇｈｔＲａｎｇｅ（）関数を呼び出すことにより、現在のパーティションモードで解くことができる問題の最大精度を取得することができる。

そして、決定部１８０２は、組合せ最適化問題の規模が最大規模より小さい場合、最適化装置４０８のパーティションモードを、第１のパーティションモードに決定する。また、決定部１８０２は、最適化装置４０８の実行モードを、組合せ最適化問題の規模に対応するハードウェアリソースの範囲を規定する第１の実行モードに決定する。

ここで、第１の実行モードは、第１のパーティションモードにおいて演算の際に利用されるハードウェアリソースの範囲を規定する実行モードのうち、例えば、下記（ｉ）および（ｉｉ）の条件を満たすハードウェアリソースの範囲を規定する実行モードである。

（ｉ）第１のパーティションモードで解くことができる問題の最大規模よりも解くことができる問題の最大規模が小さい。

（ｉｉ）組合せ最適化問題の規模以上の規模の問題を解くことができる。

より詳細に説明すると、例えば、まず、決定部１８０２は、図１７に示したモード設定テーブル１７００を参照して、取得した最大規模と最大精度との組合せに対応するパーティションモードを特定する。これにより、最適化装置４０８の現在のパーティションモードである第１のパーティションモードを特定することができる。

つぎに、決定部１８０２は、モード設定テーブル１７００を参照して、第１のパーティションモードにおいて演算の際に利用されるハードウェアリソースの範囲を規定する実行モードのうち、上記（ｉ）および（ｉｉ）の条件を満たすハードウェアリソースの範囲を規定する実行モードを特定する。

例えば、パーティションモードを「ＦＵＬＬ（規模：８Ｋ、精度：１６ｂｉｔ）」とすると、最適化装置４０８に設定可能な実行モードは、実行モード「ＦＵＬＬ」、実行モード「２Ｐ」、実行モード「４Ｐ」および実行モード「８Ｐ」である。

実行モード「ＦＵＬＬ」は、最大で規模「８１９２ｂｉｔ（８Ｋ）」の問題を解くことができるハードウェアリソースの範囲を規定する実行モードである。実行モード「２Ｐ」は、最大で規模「４０９６ｂｉｔ（４Ｋ）」の問題を解くことができるハードウェアリソースの範囲を規定する実行モードである。実行モード「４Ｐ」は、最大で規模「２０４８ｂｉｔ（２Ｋ）」の問題を解くことができるハードウェアリソースの範囲を規定する実行モードである。実行モード「８Ｐ」は、最大で規模「１０２４ｂｉｔ（１Ｋ）」の問題を解くことができるハードウェアリソースの範囲を規定する実行モードである。

なお、初期設定では、パーティションモード「ＦＵＬＬ（規模：８Ｋ、精度１６ｂｉｔ）」における実行モードは、実行モード「ＦＵＬＬ」である。以下、各パーティションモードにおいて初期設定される実行モードを「初期モード」と表記する場合がある。

また、パーティションモードを「ＦＵＬＬ（規模：４Ｋ、精度：６４ｂｉｔ）」とすると、最適化装置４０８に設定可能な実行モードは、実行モード「２Ｐ」、実行モード「４Ｐ」および実行モード「８Ｐ」である。なお、パーティションモード「ＦＵＬＬ（規模：４Ｋ、精度６４ｂｉｔ）」の初期モードは、実行モード「２Ｐ」である。

また、パーティションモードを「２Ｐ（２分割）」とすると、最適化装置４０８に設定可能な実行モードは、実行モード「２Ｐ」、実行モード「４Ｐ」および実行モード「８Ｐ」である。なお、パーティションモード「２Ｐ（２分割）」の初期モードは、実行モード「２Ｐ」である。

また、パーティションモードを「４Ｐ（４分割）」とすると、最適化装置４０８に設定可能な実行モードは、実行モード「４Ｐ」および実行モード「８Ｐ」である。なお、パーティションモード「４Ｐ（４分割）」の初期モードは、実行モード「４Ｐ」である。

また、パーティションモードを「８Ｐ（８分割）」とすると、最適化装置４０８に設定可能な実行モードは、実行モード「８Ｐ」のみである。

一例として、第１のパーティションモードを「ＦＵＬＬ（規模：８Ｋ、精度１６ｂｉｔ）」とすると、解くことができる問題の最大規模は、「８１９２ｂｉｔ（８Ｋ）」である。また、組合せ最適化問題の規模を「２０４８ｂｉｔ（２Ｋ）」とすると、上記（ｉｉ）を満たす実行モードは、実行モード「ＦＵＬＬ」、実行モード「２Ｐ」および実行モード「４Ｐ」である。

したがって、上記（ｉ）および（ｉｉ）の条件を満たすハードウェアリソースの範囲を規定する実行モードは、実行モード「２Ｐ」および実行モード「４Ｐ」である。この場合、決定部１８０２は、例えば、実行モード「２Ｐ」および実行モード「４Ｐ」のうち、解くことができる問題の規模が最小の実行モード「４Ｐ」を、第１の実行モードに決定する。

また、決定部１８０２は、組合せ最適化問題の規模が、第１のパーティションモードで解くことができる問題の最大規模と同じ場合には、最適化装置４０８のパーティションモードを、第１のパーティションモードに決定する。そして、決定部１８０２は、最適化装置４０８の実行モードを、第１のパーティションモードの初期モードに決定する。初期モードは、各パーティションモードで解くことができる問題の最大規模に対応するハードウェアリソースの範囲を規定する実行モードである。

実行制御部１８０３は、決定されたパーティションモードおよび実行モードにより、組合せ最適化問題の実行回数を当該実行モードに対応した分割数で分割した回数に基づいて、最適化装置４０８で組合せ最適化問題の演算を並列して実行させる。ここで、組合せ最適化問題の実行回数は、例えば、上述した組合せ最適化問題の繰り返し回数である。

また、実行モードに対応した分割数は、例えば、決定されたパーティションモードにおける各パーティションで、決定された実行モードで並列に演算を実行可能な数である。

例えば、パーティションモードを「ＦＵＬＬ（規模：８Ｋ、精度：１６ｂｉｔ）」とし、実行モードを「８Ｐ」とする。この場合、パーティションモード「ＦＵＬＬ（規模：８Ｋ、精度：１６ｂｉｔ）」におけるパーティション（１個のパーティション）で、実行モード「８Ｐ」で並列に演算を実行可能な数は「８」である。すなわち、パーティションモード「ＦＵＬＬ（規模：８Ｋ、精度：１６ｂｉｔ）」における実行モード「８Ｐ」に対応した分割数は、「８」となる。

また、例えば、パーティションモードを「２Ｐ（２分割）」とし、実行モードを「８Ｐ」とする。この場合、パーティションモード「２Ｐ（２分割）」における各パーティション（２個のパーティション）で、実行モード「８Ｐ」で並列に演算を実行可能な数は「４」である。すなわち、パーティションモード「２Ｐ（２分割）」における実行モード「８Ｐ」に対応した分割数は、「４」となる。

また、組合せ最適化問題の実行回数を実行モードに対応した分割数で分割した回数は、最適化装置４０８内の各パーティションで組合せ最適化問題の演算を並列して実行させる際のそれぞれの実行回数に相当する。例えば、組合せ最適化問題の実行回数を「１０２４」とし、実行モードに対応した分割数を「８」とする。この場合、組合せ最適化問題の実行回数を実行モードに対応した分割数で分割した回数は、「１２８」となる。

一例として、決定されたパーティションモードおよび実行モードを、パーティションモード「ＦＵＬＬ（規模：８Ｋ、精度１６ｂｉｔ）」および実行モード「８Ｐ」とする。また、組合せ最適化問題の実行回数を実行モードに対応した分割数で分割した回数を、「１２８」とする。

この場合、まず、実行制御部１８０３は、例えば、モード設定テーブル１７００を参照して、実行モード「８Ｐ」に対応する規模および精度を特定する。実行モード「８Ｐ」に対応する規模および精度は、パーティションモード「８Ｐ（８分割）」に対応する規模および精度に相当する。このため、実行モード「８Ｐ」に対応する規模および精度は、規模「１０２４ｂｉｔ（１Ｋ）」および精度「１２８ｂｉｔ」となる。

つぎに、実行制御部１８０３は、特定した規模（スピンビット数）および精度（重み係数のビット数）を、最適化装置４０８に入力する。最適化装置４０８において、制御部５０４は、実行制御部１８０３からの規模（スピンビット数）および精度（重み係数のビット数）を受け付け、ＬＦＢ５０５のモード設定レジスタ５５に入力する。

モード設定レジスタ５５に入力された精度（重み係数のビット数）は、各ＬＦＥの精度切替回路に入力される。例えば、精度切替回路６１ａ１は、入力された精度（重み係数のビット数）を受け付け、当該精度（重み係数のビット数）に応じて、ＳＲＡＭ６０ａ１から読み出す重み係数のビット数を切り替える。

また、モード設定レジスタ５５に入力された規模（スピンビット数）は、ランダムセレクタ部５２に入力される。例えば、ランダムセレクタ部５２は、ｉｎｄｅｘの小さい方から順に、入力された規模（スピンビット数）に相当する数のＬＦＥを使用して、解の探索が行われるようにする。

これにより、パーティションモード「ＦＵＬＬ（規模：８Ｋ、精度１６ｂｉｔ）」および実行モード「８Ｐ」が最適化装置４０８に設定される。この場合、最適化装置４０８には、パーティションモード「ＦＵＬＬ（規模：８Ｋ、精度１６ｂｉｔ）」における実行モード「８Ｐ」のパーティションが８個形成される。

なお、各パーティションをどのハードウェアリソース（例えば、ＬＦＢ）により実現するかは、実行制御部１８０３が判断してもよく、また、最適化装置４０８の制御部５０４が判断してもよい。

そして、実行制御部１８０３は、回数「１２８」ごとの組合せ最適化問題の演算を、最適化装置４０８で並列して実行させる。すなわち、実行制御部１８０３は、最適化装置４０８内の８個のパーティションそれぞれで、組合せ最適化問題の演算を１２８回繰り返す処理を並列して実行させる。

この際、実行制御部１８０３は、並列して実行させる組合せ最適化問題の演算に、それぞれ異なるシード値を設定して実行を開始させることにしてもよい。すなわち、実行制御部１８０３は、各パーティションに異なるシード値を入力して、組合せ最適化問題の演算を１２８回繰り返す処理を並列して実行させる。

ここで、シード値とは、シミュレーテッド・アニーリングの際に最初に与える乱数である。シード値を変化させることで、異なる解を得ることができる。シード値は、例えば、乱数生成部４（または、乱数生成部５４）により出力される乱数ビットの生成に用いられる。

より詳細に説明すると、例えば、実行制御部１８０３は、問題に応じた初期値および動作条件を最適化装置４０８に入力する。最適化装置４０８において、制御部５０４は、入力された初期値および動作条件を、各ＬＦＥのレジスタおよびＳＲＡＭに設定する。なお、制御部５０４は、使用されないＬＦＥがある場合、当該ＬＦＥのＳＲＡＭに、Ｗとして、例えば全て０を設定する。

実行制御部１８０３は、特定した規模（スピンビット数）および精度（重み係数のビット数）を、最適化装置４０８に入力する。この結果、制御部５０４からモード設定レジスタ５５に、規模（スピンビット数）および精度（重み係数のビット数）が入力されて、最適化装置４０８にパーティションモードおよび実行モードが設定される。

また、実行制御部１８０３は、組合せ最適化問題の演算を並列して実行させるパーティションごとの回数およびシード値を、最適化装置４０８に入力する。パーティションごとの回数は、各パーティションで組合せ最適化問題の演算を繰り返し実行する回数であり、例えば、図１５の開始（ＳＴＡＲＴ）から終了（ＥＮＤ）までの手順を繰り返す回数に相当する。

そして、実行制御部１８０３は、最適化装置４０８に演算開始フラグ（例えば、演算開始フラグ＝１）を入力する。制御部５０４は、演算開始フラグの入力を受け付けると、各パーティションにより、入力された回数分の組合せ最適化問題の演算を並列して実行させる。

なお、実行制御部１８０３は、例えば、図１９に示すようなパーティション情報テーブル１９００を用いて、最適化装置４０８内の各パーティションの情報を管理する。パーティション情報テーブル１９００は、例えば、図４に示したメモリ４０２、ディスク４０４などの記憶装置に記憶される。

図１９は、パーティション情報テーブル１９００の具体例を示す説明図である。図１９において、パーティション情報テーブル１９００は、パーティション、ハードウェアリソース、パーティションモードおよび実行モードのフィールドを有し、各フィールドに情報を設定することで、パーティション情報（例えば、パーティション情報１９００－１）がレコードとして記憶される。

ここで、パーティションは、パーティションを識別する識別子である。ハードウェアリソースは、パーティションに対応するハードウェアリソースを識別する識別子である。ここでは、＃１～＃８は、最適化装置４０８が有するＬＦＢを識別する識別子である。ＬＦＢは、例えば、図８に示したＬＦＢ５０５や、後述の図２４に示すＬＦＢ７０ａ～７０ｈなどである。パーティションモードは、現在のパーティションモードを示す。実行モードは、パーティションモードにおける実行モードを示す。

例えば、パーティション情報１９００－１は、パーティションＰ１に対応するハードウェアリソース「＃１～＃８」、パーティションモード「ＦＵＬＬ」および実行モード「ＦＵＬＬ」を示す。なお、パーティションモード「ＦＵＬＬ」は、例えば、パーティションモード「ＦＵＬＬ（規模：８Ｋ、精度１６ｂｉｔ）」に対応する。

ここでは、パーティション情報１９００－１は、最適化装置４０８の初期状態におけるパーティションモードおよび実行モードを示すものとする。ここで、パーティションモード「ＦＵＬＬ（規模：８Ｋ、精度１６ｂｉｔ）」において、実行モードが、実行モード「ＦＵＬＬ」から実行モード「２Ｐ」に変更された場合を想定する。

この場合、パーティション情報テーブル１９００には、例えば、パーティション情報１９００－２，１９００－２が新たなレコードとして記憶される。例えば、パーティション情報１９００－２は、パーティションＰ１を分割したパーティションＰ１－１に対応するハードウェアリソース「＃１～＃４」、パーティションモード「ＦＵＬＬ」および実行モード「２Ｐ」を示す。

なお、あるパーティション（例えば、パーティションＰ１）が、実行モードを変更することで、複数のパーティションに分割された場合、分割後のパーティションを、分割前のパーティションの枝番（例えば、Ｐ１－１，Ｐ１－２）によって管理する。これにより、分割前後のパーティションの対応関係が特定しやすくなる。

例えば、実行制御部１８０３は、パーティション情報テーブル１９００を参照することで、最適化装置４０８内のパーティション（ハードウェアリソース）を指定して、上述したパーティションごとの回数やシード値を、最適化装置４０８に入力することができる。

図１８の説明に戻り、また、実行制御部１８０３は、組合せ最適化問題の実行回数が閾値以上の場合に、最適化装置４０８で組合せ最適化問題の演算を並列して実行させることにしてもよい。換言すれば、実行制御部１８０３は、組合せ最適化問題の実行回数が閾値未満の場合には、決定されたパーティションモードおよび実行モードのいずれか一つのパーティションで、実行回数分の組合せ最適化問題の演算を実行させることにしてもよい。閾値は、任意に設定可能であり、例えば、１００などの値が設定される。

これにより、組合せ最適化問題の実行回数が少ないときは、複数のパーティションを使用しないで、単一のパーティションで演算を実行させることができ、残りのパーティションを不使用とすることができる。

また、実行制御部１８０３は、決定された第１のパーティションモードおよび第１の実行モードによる最適化装置４０８での組合せ最適化問題の演算が完了した場合、最適化装置４０８の実行モードを、第１のパーティションモードにおける初期モードに変更することにしてもよい。

初期モードは、第１のパーティションモードで解くことができる問題の最大規模に対応するハードウェアリソースの範囲を規定する実行モードである。具体的には、例えば、実行制御部１８０３は、第１の実行モードにおける各パーティションでの演算が完了した後に、最適化装置４０８の実行モードを、第１のパーティションモードにおける初期モードに変更する。

より詳細に説明すると、例えば、実行制御部１８０３は、モード設定テーブル１７００を参照して、第１のパーティションモードの初期モードに対応する規模および精度を特定する。つぎに、実行制御部１８０３は、特定した規模（スピンビット数）および精度（重み係数のビット数）を、最適化装置４０８に入力する。

これにより、組合せ最適化問題の演算が完了したタイミングで、最適化装置４０８の実行モードを、第１のパーティションモードにおける初期モードに戻して、第１の実行モードより大きい規模の問題を解くことができる元の状態に戻すことができる。

なお、実行モードが初期モードに変更されると、例えば、図１９に示したパーティション情報テーブル１９００が更新される。例えば、パーティションモード「ＦＵＬＬ（規模：８Ｋ、精度１６ｂｉｔ）」において、実行モードが、実行モード「２Ｐ」から初期モードに変更されると、パーティション情報１９００－２，１９００－３が削除される。

また、組合せ最適化問題の規模が、第１のパーティションモードで解くことができる問題の最大規模より大きい場合、このままの状態では、組合せ最適化問題を解くことができない。この場合、決定部１８０２は、最適化装置４０８のパーティションモードを、組合せ最適化問題の規模以上の規模の問題を解くことができる第２のパーティションモードに決定することにしてもよい。そして、決定部１８０２は、最適化装置４０８の実行モードを、第２のパーティションモードの初期モードに決定することにしてもよい。

ただし、動的にパーティションモードを変更すると、各パーティションで演算中の結果が異常となるおそれがある。したがって、最適化問題演算装置１０１は、パーティションモードを変更する場合には、例えば、各パーティションで演算が行われていない状態にしてから、パーティションモードを変更する。

より詳細に説明すると、例えば、実行制御部１８０３は、パーティションモードを変更する場合、各パーティションを担当する計算ノード（いわゆる、コンテナ）を停止する。つぎに、実行制御部１８０３は、ドライバ５０３を一旦アンロードして、ドライバ５０３を再ロードする。この際、実行制御部１８０３は、第２のパーティションモードに対応する規模および精度を、最適化装置４０８に入力する。この結果、最適化装置４０８に第２のパーティションモードが設定される。そして、実行制御部１８０３は、計算ノード（コンテナ）を再起動する。これにより、パーティションモードを変更することができる。

なお、パーティションモードが変更されると、例えば、図１９に示したパーティション情報テーブル１９００が更新される。例えば、パーティションモードが変更されると、パーティション情報テーブル１９００が初期化され、変更後のパーティションモードに対応するパーティション情報が新たなレコードとして記憶される。

また、組合せ最適化問題の規模が、第１のパーティションモードで解くことができる問題の最大規模より大きい場合、最適化問題演算装置１０１は、既存の分割解法により、組合せ最適化問題を分割して解くことにしてもよい。具体的には、例えば、決定部１８０２は、組合せ最適化問題を分割し、分割した分割後の問題を計算対象の問題としてもよい。

これにより、組合せ最適化問題の規模が、第１のパーティションモードで解くことができる問題の最大規模より大きい場合に、パーティションモードを変更しなくても、組合せ最適化問題を解くことができる。なお、組合せ最適化問題の解は、分割後の問題の解を統合したものとなる。

また、組合せ最適化問題の要求精度が、第１のパーティションモード（現在のパーティションモード）で解くことができる問題の最大精度の範囲外の場合、このままの状態では、組合せ最適化問題を解くことができない。この場合、実行制御部１８０３は、例えば、現在のパーティションモードで解くことができる問題の最大精度の範囲内にスケーリング（Ｎ倍）した問題を解いた後に、エネルギーは元の問題に合うように再計算（１／Ｎ倍）したものを返すことにしてもよい。

例えば、パーティションモード「ＦＵＬＬ（規模：８Ｋ、精度：１６ｂｉｔ）」の場合、最大精度が「１６ｂｉｔ」のため、問題の二次項の係数に「３２７６７００」が指定されると、このままの状態では解くことができない。この場合、実行制御部１８０３は、例えば、１／１００にスケールダウンして、二次項の係数が３２７６７の問題として解いた後に、エネルギーは元の問題に合うように再計算（１００倍）したものを返す。

これにより、組合せ最適化問題の要求精度が、第１のパーティションモードで解くことができる問題の最大精度の範囲外であっても、組合せ最適化問題を解くことができる。

なお、上述した説明では、組合せ最適化問題の規模に応じて、パーティションモードおよび実行モードを決定する場合を例に挙げて説明したが、これに限らない。

決定部１８０２は、受け付けた組合せ最適化問題の要求精度に応じて、最適化装置４０８のパーティションモードおよび実行モードを決定することにしてもよい。具体的には、例えば、決定部１８０２は、組合せ最適化問題の要求精度が、第１のパーティションモードで解くことができる問題の最大精度の範囲内であるか否かを判断する。

ここで、組合せ最適化問題の要求精度が、第１のパーティションモードで解くことができる問題の最大精度の範囲内である場合、決定部１８０２は、最適化装置４０８のパーティションモードを、第１のパーティションモードに決定する。また、決定部１８０２は、最適化装置４０８の実行モードを、組合せ最適化問題の要求精度に対応するハードウェアリソースの範囲を規定する第２の実行モードに決定する。

ここで、第２の実行モードは、第１のパーティションモードにおいて演算の際に利用されるハードウェアリソースの範囲を規定する実行モードのうち、下記（ｉｉｉ）の条件を満たすハードウェアリソースの範囲を規定する実行モードである。

（ｉｉｉ）組合せ最適化問題の要求精度が最大精度の範囲内である。

これにより、第１のパーティションモードにおいて、規模が同一で精度が異なる実行モードが複数存在する場合（例えば、規模が「１Ｋ」で、精度が「６４ｂｉｔ，３２ｂｉｔ，１６ｂｉｔ」）などに、組合せ最適化問題の要求精度に応じた設定で計算を行うことができる。

また、決定部１８０２は、受け付けた組合せ最適化問題の規模および要求精度に応じて、最適化装置４０８のパーティションモードおよび実行モードを決定することにしてもよい。具体的には、例えば、決定部１８０２は、最適化装置４０８のパーティションモードを、上記（ｉｉ）および（ｉｉｉ）の条件を満たすパーティションモードに決定することにしてもよい。この場合、決定部１８０２は、最適化装置４０８の実行モードを、決定したパーティションモードにおける初期モードに決定する。

例えば、組合せ最適化問題の規模を「４０９６ｂｉｔ（４Ｋ）」とし、組合せ最適化問題の要求精度を「６４ｂｉｔ」とする。この場合、図１０に示したパーティションモードの例では、組合せ最適化問題の規模だけを考慮すると、パーティションモード「２Ｐ（規模：４Ｋ、精度：３２ｂｉｔ）」とパーティションモード「ＦＵＬＬ（規模：４Ｋ、精度：６４ｂｉｔ）」とが考えられる。

しかし、パーティションモード「２Ｐ（規模：４Ｋ、精度：３２ｂｉｔ）」は、組合せ最適化問題の要求精度を満たしていない。このため、決定部１８０２は、最適化装置４０８のパーティションモードを、パーティションモード「ＦＵＬＬ（規模：４Ｋ、精度：６４ｂｉｔ）」に決定する。そして、決定部１８０２は、最適化装置４０８の実行モードを、パーティションモード「ＦＵＬＬ（規模：４Ｋ、精度：６４ｂｉｔ）」における初期モード「ＦＵＬＬ」に決定する。これにより、組合せ最適化問題の規模および要求精度に応じた設定で計算を行うことができる。

（組合せ最適化問題の並列実行例）
つぎに、繰り返し回数に応じた組合せ最適化問題の並列実行例について説明する。繰り返し回数は、組合せ最適化問題の実行回数に相当する。

図２０Ａは、繰り返し回数に応じた組合せ最適化問題の並列実行例を示す説明図（その１）である。図２０Ａの例では、計算対象の問題（組合せ最適化問題）を「問題Ｑ１」とし、問題Ｑ１の規模を「１０２４ｂｉｔ（１Ｋ）」、要求精度を「６４ｂｉｔ」、繰り返し回数を「１０２４」とする。

また、パーティションモード「ＦＵＬＬ（規模：８Ｋ、精度：１６ｂｉｔ）」において、パーティションＰ１の実行モードを、問題Ｑ１の規模に応じて、実行モード「ＦＵＬＬ」から実行モード「８Ｐ」に変更したとする。この場合、パーティションモード「ＦＵＬＬ（規模：８Ｋ、精度：１６ｂｉｔ）」のパーティションＰ１が分割されて、実行モード「８Ｐ」におけるパーティションＰ１－１～Ｐ１－８が形成される。

ここで、パーティションＰ１における実行モード「８Ｐ」に対応した分割数は、「８」である。この場合、実行制御部１８０３は、問題Ｑ１の実行回数「１０２４」を分割数「８」で分割した回数「１２８」を算出する。つぎに、実行制御部１８０３は、最適化装置４０８の制御部５０４により、算出した回数「１２８」を各パーティションＰ１－１～Ｐ１－８に割り振る。

また、実行制御部１８０３は、最適化装置４０８の制御部５０４により、各パーティションＰ１－１～Ｐ１－８に異なるシード値ｓ１～ｓ８を与える。そして、実行制御部１８０３は、最適化装置４０８の制御部５０４により、各パーティションＰ１－１～Ｐ１－８で、１２８回分の問題Ｑ１の演算を並列して実行させる。

これにより、１０２４回分の問題Ｑ１の演算を１つのパーティションで実行させる場合に比べて、演算効率を８倍高めることができる。

なお、組合せ最適化問題の実行回数が、実行モードに対応する分割数で割り切れる場合を例に挙げて説明したが、割り切れない場合がある。例えば、問題Ｑ１の実行回数が「１０２０」で、実行モードに対応する分割数が「８」の場合は割り切れない。この場合、実行制御部１８０３は、例えば、問題Ｑ１の実行回数「１０２０」を分割数「８」で割った商「１２７」を各パーティションＰ１－１～Ｐ１－８に割り振る。さらに、実行制御部１８０３は、いずれかのパーティション（例えば、パーティションＰ１－１）に、問題Ｑ１の実行回数「１０２０」を分割数「８」で割った余り「４」分多く割り振ることにしてもよい。

図２０Ｂは、繰り返し回数に応じた組合せ最適化問題の並列実行例を示す説明図（その２）である。図２０Ｂの例では、計算対象の問題を「問題Ｑ２，Ｑ３」とし、各問題Ｑ２，Ｑ３の規模を「１０２４ｂｉｔ（１Ｋ）」、要求精度を「６４ｂｉｔ」、繰り返し回数を「５１２」とする。

また、パーティションモード「２Ｐ（２分割）」において、各パーティションＰ１，Ｐ２の実行モードを、各問題Ｑ２，Ｑ３の規模に応じて、実行モード「２Ｐ」から実行モード「８Ｐ」に変更したとする。この場合、パーティションモード「２Ｐ（２分割）」の各パーティションＰ１，Ｐ２が分割されて、実行モード「８Ｐ」におけるパーティションＰ１－１～Ｐ１－４およびパーティションＰ２－１～Ｐ２－４が形成される。

ここで、各パーティションＰ１，Ｐ２における実行モード「８Ｐ」に対応した分割数は、「４」である。この場合、実行制御部１８０３は、各問題Ｑ２，Ｑ３について、各問題Ｑ２，Ｑ３の実行回数「５１２」を分割数「４」で分割した回数「１２８」を算出する。つぎに、実行制御部１８０３は、問題Ｑ２について、最適化装置４０８の制御部５０４により、算出した回数「１２８」を各パーティションＰ１－１～Ｐ１－４に割り振る。また、実行制御部１８０３は、問題Ｑ３について、最適化装置４０８の制御部５０４により、算出した回数「１２８」を各パーティションＰ２－１～Ｐ２－４に割り振る。

また、実行制御部１８０３は、問題Ｑ２について、最適化装置４０８の制御部５０４により、各パーティションＰ１－１～Ｐ１－４に異なるシード値ｓ１～ｓ４を与える。また、実行制御部１８０３は、問題Ｑ３について、最適化装置４０８の制御部５０４により、各パーティションＰ２－１～Ｐ２－４に異なるシード値ｓ１～ｓ４を与える。

そして、実行制御部１８０３は、問題Ｑ２について、最適化装置４０８の制御部５０４により、各パーティションＰ１－１～Ｐ１－４で、１２８回分の組合せ最適化問題の演算を並列して実行させる。また、実行制御部１８０３は、問題Ｑ３について、最適化装置４０８の制御部５０４により、各パーティションＰ２－１～Ｐ２－４で、１２８回分の組合せ最適化問題の演算を並列して実行させる。

これにより、５１２回分の各問題Ｑ２，Ｑ３の演算を１つのパーティションで実行させる場合に比べて、演算効率を４倍高めることができる。

図２０Ｃは、繰り返し回数に応じた組合せ最適化問題の並列実行例を示す説明図（その３）である。図２０Ｃの例では、計算対象の問題を「問題Ｑ４」とし、問題Ｑ４の規模を「２０４８ｂｉｔ（２Ｋ）」、要求精度を「６４ｂｉｔ」、繰り返し回数を「５１２」とする。

また、パーティションモード「ＦＵＬＬ（規模：８Ｋ、精度：１６ｂｉｔ）」において、パーティションＰ１の実行モードを、問題Ｑ４の規模に応じて、実行モード「ＦＵＬＬ」から実行モード「４Ｐ」に変更したとする。この場合、パーティションモード「ＦＵＬＬ（規模：８Ｋ、精度：１６ｂｉｔ）」のパーティションＰ１が分割されて、実行モード「４Ｐ」におけるパーティションＰ１－１～Ｐ１－４が形成される。

ここで、パーティションＰ１における実行モード「４Ｐ」に対応した分割数は、「４」である。この場合、実行制御部１８０３は、問題Ｑ４の実行回数「５１２」を分割数「４」で分割した回数「１２８」を算出する。つぎに、実行制御部１８０３は、最適化装置４０８の制御部５０４により、算出した回数「１２８」を各パーティションＰ１－１～Ｐ１－４に割り振る。

また、実行制御部１８０３は、最適化装置４０８の制御部５０４により、各パーティションＰ１－１～Ｐ１－４に異なるシード値ｓ１～ｓ４を与える。そして、実行制御部１８０３は、最適化装置４０８の制御部５０４により、各パーティションＰ１－１～Ｐ１－４で、１２８回分の問題Ｑ４の演算を並列して実行させる。

これにより、５１２回分の問題Ｑ４の演算を１つのパーティションで実行させる場合に比べて、演算効率を４倍高めることができる。

図２０Ｄは、繰り返し回数に応じた組合せ最適化問題の並列実行例を示す説明図（その４）である。図２０Ｄの例では、計算対象の問題を「問題Ｑ５」とし、問題Ｑ５の規模を「４０９６ｂｉｔ（４Ｋ）」、要求精度を「３２ｂｉｔ」、繰り返し回数を「２５６」とする。

また、パーティションモード「ＦＵＬＬ（規模：８Ｋ、精度：１６ｂｉｔ）」において、パーティションＰ１の実行モードを、問題Ｑ５の規模に応じて、実行モード「ＦＵＬＬ」から実行モード「２Ｐ」に変更したとする。この場合、パーティションモード「ＦＵＬＬ（規模：８Ｋ、精度：１６ｂｉｔ）」のパーティションＰ１が分割されて、実行モード「２Ｐ」におけるパーティションＰ１－１，Ｐ１－２が形成される。

ここで、パーティションＰ１における実行モード「２Ｐ」に対応した分割数は、「２」である。この場合、実行制御部１８０３は、問題Ｑ５の実行回数「２５６」を分割数「２」で分割した回数「１２８」を算出する。つぎに、実行制御部１８０３は、最適化装置４０８の制御部５０４により、算出した回数「１２８」を各パーティションＰ１－１，Ｐ１－２に割り振る。

また、実行制御部１８０３は、最適化装置４０８の制御部５０４により、各パーティションＰ１－１，Ｐ１－２に異なるシード値ｓ１，ｓ２を与える。そして、実行制御部１８０３は、最適化装置４０８の制御部５０４により、各パーティションＰ１－１，Ｐ１－２で、１２８回分の問題Ｑ５の演算を並列して実行させる。

これにより、２５６回分の問題Ｑ５の演算を１つのパーティションで実行させる場合に比べて、演算効率を２倍高めることができる。

（最適化問題演算装置１０１の最適化問題演算処理手順）
つぎに、最適化問題演算装置１０１の最適化問題演算処理手順について説明する。

図２１および図２２は、最適化問題演算装置１０１の最適化問題演算処理手順の一例を示すフローチャートである。図２１のフローチャートにおいて、まず、最適化問題演算装置１０１は、計算対象の組合せ最適化問題の情報を受け付ける（ステップＳ２１０１）。組合せ最適化問題の情報には、組合せ最適化問題の繰り返し回数が含まれる。

つぎに、最適化問題演算装置１０１は、最適化装置４０８の現在のパーティションモードで解くことができる問題の最大規模（スピンビット数）を取得する（ステップＳ２１０２）。つぎに、最適化問題演算装置１０１は、受け付けた組合せ最適化問題の規模を特定する（ステップＳ２１０３）。

そして、最適化問題演算装置１０１は、特定した組合せ最適化問題の規模が、取得した最大規模より大きいか否かを判断する（ステップＳ２１０４）。ここで、組合せ最適化問題の規模が最大規模より大きい場合（ステップＳ２１０４：Ｙｅｓ）、最適化問題演算装置１０１は、分割解法使用モードが設定されているか否かを判断する（ステップＳ２１０５）。

なお、分割解法使用モードとは、分割解法により問題を分割して解くモードである。分割解法使用モードは、あらかじめ任意に設定可能である。例えば、現在のパーティションモードが「ＦＵＬＬ」のときは、問題の規模が「８１９２ｂｉｔ（８Ｋ）」より大きい場合に、分割解法を使用することになる。

ここで、分割解法使用モードが設定されている場合（ステップＳ２１０５：Ｙｅｓ）、最適化問題演算装置１０１は、分割ソルバ等により、受け付けた組合せ最適化問題を分割して（ステップＳ２１０６）、ステップＳ２１０１に戻る。この結果、ステップＳ２１０１において、分割後の問題が計算対象の組合せ最適化問題として受け付けられる。

一方、分割解法使用モードが設定されていない場合（ステップＳ２１０５：Ｎｏ）、最適化問題演算装置１０１は、ユーザに対してエラーを返して（ステップＳ２１０７）、本フローチャートによる一連の処理を終了する。

また、ステップＳ２１０４において、組合せ最適化問題の規模が最大規模より大きくない場合（ステップＳ２１０４：Ｎｏ）、最適化問題演算装置１０１は、特定した組合せ最適化問題の規模が、現在のパーティションモードよりも一段粒度が小さいモードでの最大規模より小さいか否かを判断する（ステップＳ２１０８）。

ここで、組合せ最適化問題の規模が現在のパーティションモードでの最大規模と同じか、または、現在のパーティションモードよりも一段粒度が小さいモードでの最大規模より大きい場合（ステップＳ２１０８：Ｎｏ）、最適化問題演算装置１０１は、図２２に示すステップＳ２２０１に移行する。一方、組合せ最適化問題の規模が、現在のパーティションモードよりも一段粒度が小さいモードでの最大規模より小さい場合（ステップＳ２１０８：Ｙｅｓ）、最適化問題演算装置１０１は、現在のパーティションモードよりも粒度が小さい実行モードがあるか否かを判断する（ステップＳ２１０９）。

例えば、現在のパーティションモードが「ＦＵＬＬ」の場合、ステップＳ２１０８において、最適化問題演算装置１０１は、ＦＵＬＬモードよりも一段粒度が小さい２Ｐモードの最大規模である「４Ｋ」より小さいかどうかを判断する。例えば、問題の規模が「５Ｋ」、「６Ｋ」、「７Ｋ」の場合は、最適化問題演算装置１０１は、ＦＵＵモードのまま実行モードの変更は行わない。一方、問題の規模が「４Ｋ」以下の場合は、最適化問題演算装置１０１は、実行モードを変更する。

ここで、粒度が小さい実行モードがある場合（ステップＳ２１０９：Ｙｅｓ）、最適化問題演算装置１０１は、組合せ最適化問題の規模に応じて、最適化装置４０８の実行モードを決定する（ステップＳ２１１０）。ただし、最適化装置４０８のパーティションモードは、現在のパーティションモードのままとする。すなわち、最適化問題演算装置１０１は、最適化装置４０８のパーティションモードを、現在のパーティションモードに決定する。

つぎに、最適化問題演算装置１０１は、現在のパーティションモードにおける実行モードを、決定した実行モードに変更して（ステップＳ２１１１）、図２２に示すステップＳ２２０１に移行する。具体的には、例えば、最適化問題演算装置１０１は、モード設定テーブル１７００を参照して、決定した現在のパーティションモードにおける実行モードに対応する規模および精度を特定する。そして、最適化問題演算装置１０１は、特定した規模および精度を最適化装置４０８に入力することにより、現在のパーティションモードの実行モードを変更する。

また、ステップＳ２１０９において、粒度が小さい実行モードがない場合（ステップＳ２１０９：Ｎｏ）、最適化問題演算装置１０１は、演算に時間がかかることを許容するか否かを判断する（ステップＳ２１１２）。演算に時間がかかることを許容するか否かは、あらかじめ任意に設定可能である。

ここで、演算に時間がかかることを許容しない場合（ステップＳ２１１２：Ｎｏ）、最適化問題演算装置１０１は、ユーザに対してエラーを返して（ステップＳ２１１３）、本フローチャートによる一連の処理を終了する。一方、演算に時間がかかることを許容する場合（ステップＳ２１１２：Ｙｅｓ）、最適化問題演算装置１０１は、図２２に示すステップＳ２２０１に移行する。

図２２のフローチャートにおいて、まず、最適化問題演算装置１０１は、現在のパーティションモードで解くことができる問題の最大精度（重み係数のビット数）を取得する（ステップＳ２２０１）。つぎに、最適化問題演算装置１０１は、受け付けた組合せ最適化問題の要求精度を特定する（ステップＳ２２０２）。

そして、最適化問題演算装置１０１は、特定した組合せ最適化問題の要求精度が、取得した最大精度の範囲内であるか否かを判断する（ステップＳ２２０３）。ここで、組合せ最適化問題の要求精度が最大精度の範囲外の場合（ステップＳ２２０３：Ｎｏ）、最適化問題演算装置１０１は、自動スケーリングモードが設定されているか否かを判断する（ステップＳ２２０４）。

なお、自動スケーリングモードとは、最大精度の範囲内にスケーリングして問題を解くモードである。自動スケーリングモードは、あらかじめ任意に設定可能である。

ここで、自動スケーリングモードが設定されていない場合（ステップＳ２２０４：Ｎｏ）、最適化問題演算装置１０１は、ユーザに対してエラーを返して（ステップＳ２２０５）、本フローチャートによる一連の処理を終了する。

一方、自動スケーリングモードが設定されている場合（ステップＳ２２０４：Ｙｅｓ）、最適化問題演算装置１０１は、組合せ最適化問題を現在のパーティションモードで解くことができる問題の最大精度の範囲内にスケーリング（Ｎ倍）する（ステップＳ２２０６）。

つぎに、最適化問題演算装置１０１は、現在のパーティションモードおよび実行モードで、最適化装置４０８でスケーリングした問題の演算を並列して実行させる並列演算処理を実行する（ステップＳ２２０７）。並列演算処理の具体的な処理手順については、図２３を用いて後述する。そして、最適化問題演算装置１０１は、元の問題に合うようにエネルギーは再計算（１／Ｎ倍）して（ステップＳ２２０８）、ステップＳ２２１０に移行する。

また、ステップＳ２２０３において、組合せ最適化問題の要求精度が最大精度の範囲内の場合（ステップＳ２２０３：Ｙｅｓ）、最適化問題演算装置１０１は、現在のパーティションモードおよび実行モードで、最適化装置４０８で組合せ最適化問題の演算を並列して実行させる並列演算処理を実行する（ステップＳ２２０９）。並列演算処理の具体的な処理手順については、図２３を用いて後述する。

つぎに、最適化問題演算装置１０１は、ステップＳ２１１１において変更した実行モードを初期モードに戻す（ステップＳ２２１０）。ただし、ステップＳ２１１１において実行モードの変更が行われていない場合、最適化問題演算装置１０１は、ステップＳ２２１０をスキップする。

そして、最適化問題演算装置１０１は、ユーザに組合せ最適化問題の演算結果を返して（ステップＳ２２１１）、本フローチャートによる一連の処理を終了する。これにより、組合せ最適化問題の規模に応じた適切なハードウェアリソースを使用して演算を行うことができ、組合せ最適化問題を効率的に解くことができる。

なお、ステップＳ２２０３において、組合せ最適化問題の精度が最大精度の範囲外の場合（ステップＳ２２０３：Ｎｏ）、最適化問題演算装置１０１は、最適化装置４０８のパーティションモードを変更することにしてもよい。具体的には、例えば、最適化問題演算装置１０１は、最適化装置４０８のパーティションモードを、組合せ最適化問題の精度以上の精度の問題を解くことができるパーティションモードに変更する。

つぎに、図２２に示したステップＳ２２０７，Ｓ２２０９の並列演算処理の具体的な処理手順について説明する。

図２３は、並列演算処理の具体的処理手順の一例を示すフローチャートである。図２３のフローチャートにおいて、まず、最適化問題演算装置１０１は、パーティションモードにおけるパーティションの実行モードに対応した分割数を取得する（ステップＳ２３０１）。

つぎに、最適化問題演算装置１０１は、組合せ最適化問題の繰り返し回数を、取得した分割数で分割して、実行モードにおけるパーティション当たりの繰り返し回数を算出する（ステップＳ２３０２）。そして、最適化問題演算装置１０１は、最適化装置４０８の制御部５０４により、実行モードにおける各パーティションに、算出した繰り返し回数を割り振る（ステップＳ２３０３）。

つぎに、最適化問題演算装置１０１は、最適化装置４０８の制御部５０４により、実行モードにおける各パーティションに、それぞれ異なるシード値を与える（ステップＳ２３０４）。そして、最適化問題演算装置１０１は、最適化装置４０８の制御部５０４により、実行モードにおける各パーティションに、繰り返し回数分の問題の演算を並列して実行させる（ステップＳ２３０５）。

つぎに、最適化問題演算装置１０１は、実行モードにおける各パーティションの演算結果を１つにまとめて（ステップＳ２３０６）、並列演算処理を呼び出したステップに戻る。図２２に示したステップＳ２２１１において、ユーザに返す組合せ最適化問題の演算結果は、ステップＳ２３０６において１つにまとめた演算結果である。

これにより、実行モードに対応した並列数で組合せ最適化問題の演算を並列して実行させることができる。

（最適化装置４０８の装置構成例）
つぎに、最適化装置４０８のより具体的な装置構成例について説明する。以下に説明する最適化装置４０８は、図５～図１６を用いて説明した最適化装置４０８と回路構成の一部が異なる。

図２４は、最適化装置４０８の装置構成例を示す説明図である。最適化装置４０８は、複数のＬＦＢを有する。最適化装置４０８は、当該複数のＬＦＢを制御する制御部５０４を有する（図示を省略している）。

ここでは、一例として、１つのＬＦＢに属するＬＦＥの数をｍ個（ｍは２以上の整数）とし、最適化装置４０８は、ＬＦＢ７０ａ，７０ｂ，７０ｃ，７０ｄ，７０ｅ，７０ｆ，７０ｇ，７０ｈを有するものとする。この場合、最適化装置４０８は、合計で８ｍ個のＬＦＥを有し、最大規模８ｍビットを実現可能である。最適化装置４０８では、例えば、ＬＦＢ７０ａ，７０ｂ，７０ｃ，７０ｄ，７０ｅ，７０ｆ，７０ｇ，７０ｈのうちの１以上のＬＦＢによってパーティションが実現される。ただし、最適化装置４０８が備えるＬＦＢの個数は、８個に限らず、他の個数でもよい。

ＬＦＢ７０ａ，…，７０ｈが備える複数のＬＦＥは、図２に示したビット演算回路１ａ１，…，１ａＮの一例である。ＬＦＢ７０ａ，…，７０ｈの各々は、所定数（ｍ個）のＬＦＥを要素に含む、ＬＦＥの１つのグループであると言える。また、ＬＦＢ７０ａ，…，７０ｈの各々には、識別番号＃０～＃７が割り当てられている。

最適化装置４０８は、さらに、規模結合回路９１、モード設定レジスタ９２、加算器９３ａ，９３ｂ，９３ｃ，９３ｄ，９３ｅ，９３ｆ，９３ｇ，９３ｈおよびＥ格納レジスタ９４ａ，９４ｂ，９４ｃ，９４ｄ，９４ｅ，９４ｆ，９４ｇ，９４ｈを有する。

ここで、ＬＦＢ７０ａは、ＬＦＥ７１ａ１，…，ＬＦＥ７１ａｍ、ランダムセレクタ部７２、閾値生成部７３、乱数生成部７４およびモード設定レジスタ７５を有する。ＬＦＥ７１ａ１，…，ＬＦＥ７１ａｍ、ランダムセレクタ部７２、閾値生成部７３、乱数生成部７４およびモード設定レジスタ７５は、図８で説明した同名のハードウェアに相当するため、説明を省略する。ただし、ランダムセレクタ部７２は、選択した反転ビットに対する状態信号（フラグＦ_x0、スピンビットｑ_x0およびエネルギー変化量ΔＥ_x0）の組を、規模結合回路９１に出力する。また、ランダムセレクタ部７２は、フラグ制御部５２ａを有さなくてよい（ただし、有してもよい）。例えば、ランダムセレクタ部７２では、各ＬＦＥからの状態信号が、フラグ制御部５２ａを介さずに、ランダムセレクタ部７２の初段の各選択回路に２つずつ入力される。なお、ＬＦＢ７０ｂ，…，７０ｈも、ＬＦＢ７０ａと同様の回路構成を有する。

規模結合回路９１は、ＬＦＢ７０ａ，…，７０ｈの各々から状態信号を受け付け、状態信号に基づいて反転ビットの選択を行う。規模結合回路９１は、反転ビットに関する信号を、ＬＦＢ７０ａ，…，７０ｈの各ＬＦＥに供給する。

具体的には、規模結合回路９１は、フラグＦ_y0、ビットｑ_y0および反転ビットを示すｉｎｄｅｘ＝ｙ０をＬＦＢ７０ａ１のＬＦＥ７１ａ１，…，７１ａｍに出力する。ここで、以降の図では、ランダムセレクタ部７２および規模結合回路９１により出力される「ｉｎｄｅｘ＝ｘ０」などの表記を「ｘ０」のように略記することがある。規模結合回路９１は、エネルギー変化量ΔＥ_y0を加算器９３ａに出力する。

また、規模結合回路９１は、フラグＦ_y1、ビットｑ_y1および反転ビットを示すｉｎｄｅｘ＝ｙ１をＬＦＢ７０ｂの各ＬＦＥに供給する。エネルギー変化量ΔＥ_y1を加算器９３ｂに出力する。

規模結合回路９１は、フラグＦ_y2、ビットｑ_y2および反転ビットを示すｉｎｄｅｘ＝ｙ２をＬＦＢ７０ｃの各ＬＦＥに出力する。規模結合回路９１は、エネルギー変化量ΔＥ_y2を加算器９３ｃに出力する。

規模結合回路９１は、フラグＦ_y3、ビットｑ_y3および反転ビットを示すｉｎｄｅｘ＝ｙ３をＬＦＢ７０ｄの各ＬＦＥに出力する。規模結合回路９１は、エネルギー変化量ΔＥ_y3を加算器９３ｄに出力する。

規模結合回路９１は、フラグＦ_y4、ビットｑ_y4および反転ビットを示すｉｎｄｅｘ＝ｙ４をＬＦＢ７０ｅの各ＬＦＥに出力する。規模結合回路９１は、エネルギー変化量ΔＥ_y4を加算器９３ｅに出力する。

規模結合回路９１は、フラグＦ_y5、ビットｑ_y5および反転ビットを示すｉｎｄｅｘ＝ｙ５をＬＦＢ７０ｆの各ＬＦＥに出力する。規模結合回路９１は、エネルギー変化量ΔＥ_y5を加算器９３ｆに出力する。

規模結合回路９１は、フラグＦ_y6、ビットｑ_y6および反転ビットを示すｉｎｄｅｘ＝ｙ６をＬＦＢ７０ｇの各ＬＦＥに出力する。規模結合回路９１は、エネルギー変化量ΔＥ_y6を加算器９３ｇに出力する。

規模結合回路９１は、フラグＦ_y7、ビットｑ_y7および反転ビットを示すｉｎｄｅｘ＝ｙ７をＬＦＢ７０ｈの各ＬＦＥに出力する。規模結合回路９１は、エネルギー変化量ΔＥ_y7を加算器９３ｈに出力する。

ＬＦＢ７０ａ，…，７０ｈの各々が有するランダムセレクタ部（ランダムセレクタ部７２を含む）および規模結合回路９１は、図２に示した選択回路部２の一例である。

モード設定レジスタ９２は、規模結合回路９１に対する動作モード（パーティションモード、実行モード）の設定を行う。例えば、モード設定レジスタ９２は、最適化問題演算装置１０１の実行制御部１８０３から入力される規模（スピンビット数）および精度（重み係数のビット数）に応じて、規模結合回路９１に対する動作モード（パーティションモード、実行モード）の設定を行う。モード設定レジスタ９２は、モード設定レジスタ７５によりＬＦＥ７１ａ１，…，７１ａｍおよびランダムセレクタ部７２に設定される動作モードと同じ動作モードを規模結合回路９１に設定する。モード設定レジスタ７５，９２によるモード設定の詳細は後述される。ＬＦＢ７０ａ，…，７０ｈの各々が有するモード設定レジスタ（モード設定レジスタ７５を含む）およびモード設定レジスタ９２は、図２に示した設定変更部５の一例である。

加算器９３ａは、ΔＥ_y0を、Ｅ格納レジスタ９４ａに格納されているエネルギー値Ｅ₀に加算することで、当該エネルギー値Ｅ₀を更新する。Ｅ格納レジスタ９４ａは、例えば、クロック信号（図示を省略している）に同期して（他のＥ格納レジスタも同様）、加算器９３ａにより計算されたエネルギー値Ｅ₀を取り込む。

加算器９３ｂは、ΔＥ_y1を、Ｅ格納レジスタ９４ｂに格納されているエネルギー値Ｅ₁に加算することで、当該エネルギー値Ｅ₁を更新する。Ｅ格納レジスタ９４ｂは、加算器９３ｂにより計算されたエネルギー値Ｅ₁を取り込む。

加算器９３ｃは、ΔＥ_y2を、Ｅ格納レジスタ９４ｃに格納されているエネルギー値Ｅ₂に加算することで、当該エネルギー値Ｅ₂を更新する。Ｅ格納レジスタ９４ｃは、加算器９３ｃにより計算されたエネルギー値Ｅ₂を取り込む。

加算器９３ｄは、ΔＥ_y3を、Ｅ格納レジスタ９４ｄに格納されているエネルギー値Ｅ₃に加算することで、当該エネルギー値Ｅ₃を更新する。Ｅ格納レジスタ９４ｄは、加算器９３ｄにより計算されたエネルギー値Ｅ₃を取り込む。

加算器９３ｅは、ΔＥ_y4を、Ｅ格納レジスタ９４ｅに格納されているエネルギー値Ｅ₄に加算することで、当該エネルギー値Ｅ₄を更新する。Ｅ格納レジスタ９４ｅは、加算器９３ｅにより計算されたエネルギー値Ｅ₄を取り込む。

加算器９３ｆは、ΔＥ_y5を、Ｅ格納レジスタ９４ｆに格納されているエネルギー値Ｅ₅に加算することで、当該エネルギー値Ｅ₅を更新する。Ｅ格納レジスタ９４ｆは、加算器９３ｆにより計算されたエネルギー値Ｅ₅を取り込む。

加算器９３ｇは、ΔＥ_y6を、Ｅ格納レジスタ９４ｇに格納されているエネルギー値Ｅ₆に加算することで、当該エネルギー値Ｅ₆を更新する。Ｅ格納レジスタ９４ｇは、加算器９３ｇにより計算されたエネルギー値Ｅ₆を取り込む。

加算器９３ｈは、ΔＥ_y7を、Ｅ格納レジスタ９４ｈに格納されているエネルギー値Ｅ₇に加算することで、当該エネルギー値Ｅ₇を更新する。Ｅ格納レジスタ９４ｈは、加算器９３ｈにより計算されたエネルギー値Ｅ₇を取り込む。

Ｅ格納レジスタ９４ａ，…，９４ｈの各々は、例えば、フリップフロップである。

つぎに、ＬＦＢ７０ａの回路構成例を説明する。ＬＦＢ７０ｂ，…，７０ｈもＬＦＢ７０ａと同様の回路構成である。

図２５は、ＬＦＢの回路構成例を示す説明図である。ＬＦＥ７１ａ１，７１ａ２，…，７１ａｍの各々は、スピンビットの１ビットとして用いられる。ｍは、２以上の整数であり、ＬＦＢ５０が備えるＬＦＥの数を示す。図２５の例では、一例として、ｍ＝１０２４としている。ただし、ｍは他の値でもよい。

ＬＦＥ７１ａ１，７１ａ２，…，７１ａｍの各々には、識別情報（ｉｎｄｅｘ）が対応付けられている。ＬＦＥ７１ａ１，７１ａ２，…，７１ａｍの各々に対して、ｉｎｄｅｘ＝０，１，…，１０２３である。

以下では、ＬＦＥ７１ａ１の回路構成を説明する。ＬＦＥ７１ａ２，…，７１ａｍも、ＬＦＥ７１ａ１と同様の回路構成により実現される。ＬＦＥ７１ａ２，…，７１ａｍの回路構成の説明については、以下の説明における各要素の符号の末尾の「ａ１」の部分を、「ａ２」，…，「ａｍ」の各々に置換して（例えば、「８０ａ１」の符号を「８０ａｍ」のように置換して）読み替えればよい。

ＬＦＥ７１ａ１は、ＳＲＡＭ８０ａ１、精度切替回路８１ａ１、Δｈ生成部８２ａ１、加算器８３ａ１、ｈ格納レジスタ８４ａ１、反転判定部８５ａ１、ビット格納レジスタ８６ａ１、ΔＥ生成部８７ａ１、判定部８８ａ１を有する。

ここで、ＳＲＡＭ８０ａ１、精度切替回路８１ａ１、Δｈ生成部８２ａ１、加算器８３ａ１、ｈ格納レジスタ８４ａ１、反転判定部８５ａ１、ビット格納レジスタ８６ａ１、ΔＥ生成部８７ａ１、判定部８８ａ１は、各々、図８で説明した同名のハードウェアと同様の機能を有する。ただし、ＳＲＡＭ８０ａ１（または精度切替回路８１ａ１）および反転判定部８５ａ１には、規模結合回路９１により出力されたｉｎｄｅｘ＝ｙ０および反転可否を示すフラグＦ_y0が供給される。また、Δｈ生成部８２ａ１には、規模結合回路９１により出力された反転ビットｑ_y0が供給される。

モード設定レジスタ７５は、精度切替回路８１ａ１，８１ａ２，…，８１ａｍに対する重み係数のビット数（精度）の設定を行う。モード設定レジスタ７５は、ランダムセレクタ部７２に対して設定を行う信号線を有していない（ただし、当該信号線を有してもよい）。ここでは、一例として、上述した５種類のモードを利用可能である。

第１のモードは、規模１ｋビット／精度１２８ビットのモードであり、パーティションモード「８Ｐ（８分割）」に対応する。規模１ｋビット／精度１２８ビットのモードは、ＬＦＢを１個使用する。当該モードの各パーティションは、ＬＦＢ７０ａ，…，７０ｈのいずれか１個だけで実現可能である。

第２のモードは、規模２ｋビット／精度６４ビットのモードであり、パーティションモード「４Ｐ（４分割）」に対応する。規模２ｋビット／精度６４ビットのモードは、ＬＦＢを２個使用する。例えば、当該モードの各パーティションは、ＬＦＢ７０ａ，７０ｂの組合せ、ＬＦＢ７０ｃ，７０ｄの組合せ、ＬＦＢ７０ｅ，７０ｆの組合せ、および、ＬＦＢ７０ｇ，７０ｈの組合せのうちのいずれか１つの組合せで実現可能である。

第３のモードは、規模４ｋビット／精度３２ビットのモードであり、パーティションモード「２Ｐ（２分割）」に対応する。規模４ｋビット／精度３２ビットのモードは、ＬＦＢを４個使用する。例えば、当該モードの各パーティションは、ＬＦＢ７０ａ，７０ｂ，７０ｃ，７０ｄの組合せ、および、ＬＦＢ７０ｅ，７０ｆ，７０ｇ，７０ｈの組合せのうちのいずれか１つの組合せで実現可能である。

第４のモードは、規模８ｋビット／精度１６ビットのモードであり、パーティションモード「ＦＵＬＬ（規模：８Ｋ、精度：１６ｂｉｔ）」に対応する。規模８ｋビット／精度１６ビットのモードは、ＬＦＢを８個使用する。当該モードのパーティションは、ＬＦＢ７０ａ，…，７０ｈの組合せを用いて実現可能である。

第５のモードは、規模４ｋビット／精度６４ビットのモードであり、パーティションモード「ＦＵＬＬ（規模：４Ｋ、精度：６４ｂｉｔ）」に対応する。規模４ｋビット／精度６４ビットのモードは、ＬＦＢを８個使用する。当該モードのパーティションは、ＬＦＢ７０ａ，…，７０ｈの組合せを用いて実現可能である。ただし、図１６で説明したように、１つのＬＦＢにおいて使用されるＬＦＥの数は、ＬＦＢ１つが備えるＬＦＥの数の半分となる。

また、最適化装置４０８は、上記の規模１ｋビット／精度１２８ビットのモード、規模２ｋビット／精度６４ビットのモード、規模４ｋビット／精度３２ビットのモードを組合せて、同一問題または他の問題の演算を並列に実行可能にする。これにより、例えば、あるパーティションモードの複数のパーティションのうちの一部のパーティションだけ実行モードを変更したりすることができる。

そのため、規模結合回路９１は、複数のＬＦＢ（ＬＦＢの組合せ）に対し、モード設定レジスタ９２によるスピンビット数の設定に応じて、スピンビット数に相当する数のＬＦＥを含むように、組み合せるＬＦＢ数（組み合せるグループ数）を選択する。規模結合回路９１は、例えば、次の回路構成を有する。

図２６は、規模結合回路の回路構成例を示す説明図である。規模結合回路９１は、複数段にわたってツリー状に接続された選択回路９１ａ１，９１ａ２，９１ａ３，９１ａ４，９１ｂ１，９１ｂ２，９１ｃ１と、乱数生成部９１ｄと、モード選択回路９１ｅ１，９１ｅ２，９１ｅ３，９１ｅ４，９１ｅ５，９１ｅ６，９１ｅ７，９１ｅ８を有する。

初段の選択回路９１ａ１，…，９１ａ４の各々には、ＬＦＢ７０ａ，…，７０ｈのそれぞれが出力する変数ｑ_iとＦ_iとΔＥ_iとｉｎｄｅｘ＝ｉの組（状態信号）が２組ずつ入力される。例えば、選択回路９１ａ１には、ＬＦＢ７０ａ（＃０）が出力する（ｑ_x0，Ｆ_x0，ΔＥ_x0，ｉｎｄｅｘ＝ｘ０）の組と、ＬＦＢ７０ｂ（＃１）が出力する（ｑ_x1，Ｆ_x1，ΔＥ_x1，ｉｎｄｅｘ＝ｘ１）の組が入力される。また、選択回路９１ａ２には、ＬＦＢ７０ｃ（＃２）が出力する（ｑ_x2，Ｆ_x2，ΔＥ_x2，ｉｎｄｅｘ＝ｘ２）の組とＬＦＢ７０ｄ（＃３）が出力する（ｑ_x3，Ｆ_x3，ΔＥ_x3，ｉｎｄｅｘ＝ｘ３）の組が入力される。選択回路９１ａ３には、ＬＦＢ７０ｅ（＃４）が出力する（ｑ_x4，Ｆ_x4，ΔＥ_x4，ｉｎｄｅｘ＝ｘ４）の組とＬＦＢ７０ｆ（＃５）が出力する（ｑ_x5，Ｆ_x5，ΔＥ_x5，ｉｎｄｅｘ＝ｘ５）の組が入力される。選択回路９１ａ４には、ＬＦＢ７０ｇ（＃６）が出力する（ｑ_x6，Ｆ_x6，ΔＥ_x6，ｉｎｄｅｘ＝ｘ６）の組とＬＦＢ７０ｈ（＃７）が出力する（ｑ_x7，Ｆ_x7，ΔＥ_x7，ｉｎｄｅｘ＝ｘ７）の組が入力される。

そして、選択回路９１ａ１，…，９１ａ４の各々は、乱数生成部９１ｄが出力する１ビット乱数に基づいて、２組のうちの一方の組の（ｘ_i，Ｆ_i，ΔＥ_i，ｉｎｄｅｘ＝ｉ）を選択する。このとき、選択回路９１ａ１，…，９１ａ４の各々は、Ｆｉが１である組を優先的に選択し、両方の組が１の場合には１ビット乱数に基づいていずれか一方の組を選択する（なお、選択回路９１ｂ１，９１ｂ２，９１ｃ１も同様）。ここで、乱数生成部９１ｄは、１ビット乱数を選択回路ごとに個別に生成し、各選択回路に供給する。また、選択回路９１ａ１，…，９１ａ４の各々は、どちらの組を選択したかを示す識別値を、両組に含まれるｉｎｄｅｘに基づいて生成し、選択した変数ｑ_iとＦ_iとΔＥ_iと識別値とを含む状態信号を出力する。なお、選択回路９１ａ１，…，９１ａ４の各々が出力する識別値は、入力されたｉｎｄｅｘよりも１ビット増える。

２段目の選択回路９１ｂ１，９１ｂ２の各々には、選択回路９１ａ１，…，９１ａ４が出力する状態信号が２つずつ入力される。例えば、選択回路９１ｂ１には、選択回路９１ａ１，９１ａ２が出力する状態信号が入力され、選択回路９１ｂ２には、選択回路９１ａ３，９１ａ４が出力する状態信号が入力される。

そして、選択回路９１ｂ１，９１ｂ２の各々は、２つの状態信号と、乱数生成部９１ｄが出力する１ビット乱数に基づいて、２つの状態信号のいずれか一方を選択する。また、選択回路９１ｂ１，９１ｂ２の各々は、選択した状態信号に含まれる識別値について、いずれの状態信号を選択したかを示すように１ビットを付加して更新し、選択した状態信号を出力する。

最終段の選択回路９１ｃ１には、選択回路９１ｂ１，９１ｂ２が出力する状態信号が２つ入力される。選択回路９１ｃ１は、２つの状態信号と乱数生成部９１ｄが出力する１ビット乱数に基づいて、２つの状態信号のいずれか一方を選択する。また、選択回路９１ｃ１は、選択した状態信号に含まれる識別値について、いずれの状態信号を選択したかを示すように１ビットを付加して更新し、選択した状態信号を出力する。

前述のように、識別値はｉｎｄｅｘに相当する。規模結合回路９１は、変数ｑ_iとＦ_iとΔＥ_iと同様にして、各選択回路により、各ランダムセレクタ部から入力されたｉｎｄｅｘの選択を行うことで、反転ビットに対応するｉｎｄｅｘを出力してもよい。この場合、各ランダムセレクタ部は、各ＬＦＥから変数ｑやフラグＦと共にｉｎｄｅｘの供給を受けることになる。制御部５０４は、例えば、各ＬＦＥの所定のｉｎｄｅｘ格納用のレジスタに対してＬＦＢの組合せに応じたｉｎｄｅｘの設定を行う。

モード選択回路９１ｅ１，…，９１ｅ８の各々は、規模（すなわち、１ｋビット、２ｋビット、４ｋビットおよび８ｋビット）に応じた入力端子を有する。図中、モード選択回路９１ｅ１，…，９１ｅ８の各々に表記された「１」は規模１ｋビットに対応する入力端子を示す。同「２」は規模２ｋビットに対応する入力端子を示す。同「４」は規模４ｋビット（ただし、精度３２ビット）に対応する入力端子を示す。同「８」は規模８ｋビット（または規模４ｋビット／精度６４ビット）に対応する入力端子を示す。

モード選択回路９１ｅ１の規模１ｋビットの入力端子には、ＬＦＢ７０ａ（＃０）が出力する状態信号が入力される。モード選択回路９１ｅ２の規模１ｋビットの入力端子には、ＬＦＢ７０ｂ（＃１）が出力する状態信号が入力される。モード選択回路９１ｅ３の規模１ｋビットの入力端子には、ＬＦＢ７０ｃ（＃２）が出力する状態信号が入力される。モード選択回路９１ｅ４の規模１ｋビットの入力端子には、ＬＦＢ７０ｄ（＃３）が出力する状態信号が入力される。モード選択回路９１ｅ５の規模１ｋビットの入力端子には、ＬＦＢ７０ｅ（＃４）が出力する状態信号が入力される。モード選択回路９１ｅ６の規模１ｋビットの入力端子には、ＬＦＢ７０ｆ（＃５）が出力する状態信号が入力される。モード選択回路９１ｅ７の規模１ｋビットの入力端子には、ＬＦＢ７０ｇ（＃６）が出力する状態信号が入力される。モード選択回路９１ｅ８の規模１ｋビットの入力端子には、ＬＦＢ７０ｈ（＃７）が出力する状態信号が入力される。

モード選択回路９１ｅ１，９１ｅ２の各々の規模２ｋビットの入力端子には、選択回路９１ａ１が出力する状態信号が入力される。モード選択回路９１ｅ３，９１ｅ４の各々の規模２ｋビットの入力端子には、選択回路９１ａ２が出力する状態信号が入力される。モード選択回路９１ｅ５，９１ｅ６の各々の規模２ｋビットの入力端子には、選択回路９１ａ３が出力する状態信号が入力される。モード選択回路９１ｅ７，９１ｅ８の各々の規模２ｋビットの入力端子には、選択回路９１ａ４が出力する状態信号が入力される。

モード選択回路９１ｅ１，９１ｅ２，９１ｅ３，９１ｅ４の各々の規模４ｋビットの入力端子には、選択回路９１ｂ１が出力する状態信号が入力される。モード選択回路９１ｅ５，９１ｅ６，９１ｅ７，９１ｅ８の各々の規模４ｋビットの入力端子には、選択回路９１ｂ２が出力する状態信号が入力される。

モード選択回路９１ｅ１，…，９１ｅ８の各々の規模８ｋビットの入力端子には、選択回路９１ｃ１が出力する状態信号が入力される。

モード選択回路９１ｅ１，…，９１ｅ８の各々は、モード設定レジスタ９２による規模（スピンビット数）の設定を受け付ける。ただし、図２６では、モード設定レジスタ９２からモード選択回路９１ｅ２，…，９１ｅ８の各々に対する信号線を「…」の表記により略記している。モード選択回路９１ｅ１，…，９１ｅ８の各々は、設定された規模に応じた入力端子に入力された状態信号を選択して、（ｘ_j，Ｆ_j，ｉｎｄｅｘ＝ｊ）をＬＦＢ７０ａ，…，７０ｈへ出力し、ΔＥ_jを加算器９３ａ，…，９３ｈへ出力する。

例えば、モード選択回路９１ｅ１は、（ｘ_y0，Ｆ_y0，ｉｎｄｅｘ＝ｙ０）をＬＦＢ７０ａへ出力し、ΔＥ_y0を加算器９３ａへ出力する。加算器９３ａは、ΔＥ_y0を基にＥ₀を更新する。モード選択回路９１ｅ２は、（ｘ_y1，Ｆ_y1，ｉｎｄｅｘ＝ｙ１）をＬＦＢ７０ｂへ出力し、ΔＥ_y1を加算器９３ｂへ出力する。加算器９３ｂは、ΔＥ_y1を基にＥ₁を更新する。モード選択回路９１ｅ３は、（ｘ_y2，Ｆ_y2，ｉｎｄｅｘ＝ｙ２）をＬＦＢ７０ｃへ出力し、ΔＥ_y2を加算器９３ｃへ出力する。加算器９３ｃは、ΔＥ_y2を基にＥ₂を更新する。モード選択回路９１ｅ４は、（ｘ_y3，Ｆ_y3，ｉｎｄｅｘ＝ｙ３）をＬＦＢ７０ｄへ出力し、ΔＥ_y3を加算器９３ｄへ出力する。加算器９３ｄは、ΔＥ_y3を基にＥ₃を更新する。モード選択回路９１ｅ５は、（ｘ_y4，Ｆ_y4，ｉｎｄｅｘ＝ｙ４）をＬＦＢ７０ｅへ出力し、ΔＥ_y4を加算器９３ｅへ出力する。加算器９３ｅは、ΔＥ_y4を基にＥ₄を更新する。モード選択回路９１ｅ６は、（ｘ_y5，Ｆ_y5，ｉｎｄｅｘ＝ｙ５）をＬＦＢ７０ｆへ出力し、ΔＥ_y5を加算器９３ｆへ出力する。加算器９３ｆは、ΔＥ_y5を基にＥ₅を更新する。モード選択回路９１ｅ７は、（ｘ_y6，Ｆ_y6，ｉｎｄｅｘ＝ｙ６）をＬＦＢ７０ｇへ出力し、ΔＥ_y6を加算器９３ｇへ出力する。加算器９３ｇは、ΔＥ_y6を基にＥ₆を更新する。モード選択回路９１ｅ８は、（ｘ_y7，Ｆ_y7，ｉｎｄｅｘ＝ｙ７）をＬＦＢ７０ｈへ出力し、ΔＥ_y7を加算器９３ｈへ出力する。加算器９３ｈは、ΔＥ_y7を基にＥ₇を更新する。

すなわち、最適化装置４０８は、あるＬＦＢ（グループ）に属する各ＬＦＥから出力された反転可否を示す信号に基づいていずれかのビットを選択し、選択したビットを示す信号を規模結合回路９１に出力するランダムセレクタ部をＬＦＢごとに有する。規模結合回路９１は、スピンビット数の設定に応じて１以上のＬＦＢを組合せ、当該１以上のＬＦＢの各々に対応するランダムセレクタ部により選択されたビットを示す信号に基づいて反転させるビットを選択する。規模結合回路９１は、反転させるビットを示す信号を当該１以上のＬＦＢに属する各ＬＦＥに出力する。

ここで、モード設定レジスタ９２は、モード選択回路９１ｅ１，…，９１ｅ８に対して、個別に規模の設定を行う。ただし、ある規模のモードにおいて、組合せて利用されるＬＦＢに対応するモード選択回路には、共通の規模が設定される。

例えば、モード設定レジスタ９２は、ＬＦＢの第１の組合せに対応する第１のスピンビット列のスピンビット数とＬＦＢの第２の組合せに対応する第２のスピンビット列のスピンビット数とを、同じビット数、または、異なるビット数に設定してもよい。また、モード設定レジスタ７５を含む各ＬＦＢのモード設定レジスタは、ＬＦＢの第１の組合せに属するＬＦＥに対する重み係数のビット数とＬＦＢの第２の組合せに属するＬＦＥに対する重み係数のビット数とを、同じビット数、または、異なるビット数に設定してもよい。

これにより、最適化装置４０８において、解くことができる問題の最大規模や最大精度が異なる様々なパーティションモードおよび実行モードを実現することができる。

例えば、ＬＦＢ７０ａ，７０ｂを組合せて利用して規模２ｋビットのモードを利用する場合、モード設定レジスタ９２からモード選択回路９１ｅ１，９１ｅ２へ、規模２ｋビットのモードを選択する選択信号が供給される。このとき、例えば、最適化装置４０８は、モード設定レジスタ９２の設定により残りの６つのＬＦＢを利用して、ＬＦＢ７０ａ，７０ｂによる演算と同じ問題、または、別の問題を並列に実行することが可能である。

例えば、規模結合回路９１は、残りの６つのＬＦＢに対して、６つのＬＦＢのうちの２つずつ組合せにより、規模２ｋビットのモードを３つ実現してもよい。これにより、パーティションモード「４Ｐ（４分割）」の４個のパーティションを実現することができる。

また、規模結合回路９１は、残りの６つのＬＦＢに対して、６つのＬＦＢの各々で規模１ｋビットのモードを６つ実現してもよい。これにより、パーティションモード「４Ｐ（４分割）」の４個のパーティションのうち、１個のパーティションの実行モードを実行モード「４Ｐ」とし、残り３個のパーティションの実行モードを実行モード「８Ｐ」とした状態とすることができる。

さらに、規模結合回路９１は、６つのＬＦＢのうち２つのＬＦＢの組合せにより、規模２ｋビットのモードを実現し、他の４つのＬＦＢの組合せにより、規模４ｋビットのモードを実現してもよい。これにより、パーティションモード「２Ｐ（２分割）」の２個のパーティションのうち、１個のパーティションの実行モードを実行モード「２Ｐ」とし、残り１個のパーティションの実行モードを実行モード「４Ｐ」とした状態とすることができる。

並列に実現するモードの組合せは、上記の組合せに限らず、例えば、規模１ｋビットのモードが８つの組合せ、規模２ｋビットのモードが４つの組合せ、規模１ｋビットのモードが４つと規模２ｋビットのモードが２つの組合せなど、種々の組合せが考えられる。

このように、規模結合回路９１は、モード設定レジスタ９２により複数のスピンビット列の各々に対するスピンビット数の設定を受け付け、複数のスピンビット列の各々のスピンビット数に対して、組み合せるＬＦＢ数（グループ数）を選択し、ＬＦＢを組み合せる。これにより、１つの最適化装置４０８上に複数のイジングモデルを実現できる。

なお、組合せて利用されるＬＦＢの組に対応するＥ格納レジスタの組には、共通のエネルギーが格納される。例えば、ＬＦＢ７０ａ，７０ｂの組合せで利用する場合、Ｅ格納レジスタ９４ａ，９４ｂに格納されるＥ₀，Ｅ₁は同じ値となる。この場合、当該ＬＦＢ７０ａ，７０ｂの組に対するエネルギー値を読み出すとき、制御部５０４は、Ｅ格納レジスタ９４ａ，９４ｂのいずれか一方（例えば、ＬＦＢ７０ａに対応するＥ格納レジスタ９４ａ）に格納されたエネルギー値を読み出せばよい。制御部５０４は、ＬＦＢの他の組合せに対しても同様にしてエネルギー値を読み出す。

例えば、制御部５０４は、最適化問題演算装置１０１の実行制御部１８０３から、並列に演算する各問題に対する初期値や動作条件の入力を受け付ける。そして、制御部５０４は、最適化問題演算装置１０１の実行制御部１８０３から入力される各問題に応じた規模／精度を、１つの問題に対して利用するＬＦＢのグループ（すなわち、パーティション）ごとに、ＬＦＢのモード設定レジスタおよびモード設定レジスタ９２に設定する。

具体的には、例えば、制御部５０４は、第１の問題について、規模２ｋビット／精度６４ビットをＬＦＢ７０ａ，７０ｂのモード設定レジスタに設定するとともに、モード選択回路９１ｅ１，９１ｅ２に規模２ｋビットに対する出力を行うようモード設定レジスタ９２に設定する。また、制御部５０４は、第２の問題について、規模２ｋビット／精度６４ビットをＬＦＢ７０ｃ，７０ｄのモード設定レジスタに設定するとともに、モード選択回路９１ｅ３，９１ｅ４に規模２ｋビットに対する出力を行うようモード設定レジスタ９２に設定する。

この場合、最適化装置４０８では、２つの問題（あるいは、両問題は同一問題でもよい）を並列に演算可能である。具体的には、制御部５０４は、各問題に対応するＬＦＢの組合せに対して、図１５で示したフローチャートの手順を行うように各ＬＦＢを制御する。

制御部５０４は、演算終了後、ＬＦＢ７０ａ，７０ｂの各ＬＦＥから第１の問題に対するスピンビット列を読み出して、第１の問題の解とする。また、制御部５０４は、演算終了後、ＬＦＢ７０ｃ，７０ｄの各ＬＦＥから第２の問題に対するスピンビット列を読み出して、第２の問題の解とする。３以上の問題も同様にして、並列に演算可能である。これにより、複数の問題に対する演算を効率的に実行できる。

また、同一問題をＬＦＢの複数の組により並列に解く場合、制御部５０４は、例えば、レプリカ交換法と呼ばれる手法により、演算を高速化することが考えられる。レプリカ交換法では、ＬＦＢの各組（各レプリカ）で異なる温度パラメータによるスピンビット列の更新を行い、所定回数の更新後に、所定確率で温度パラメータをＬＦＢの組の間（すなわち、レプリカ間）で交換することで、解の探索を高速化する。

あるいは、解の探索方法として、図１５の開始（ＳＴＡＲＴ）から終了（ＥＮＤ）までの手順を繰り返し行い、複数の演算結果の中から、最小となるエネルギーのスピンビット列を解として求める方法も考えられる。この場合、制御部５０４は、ＬＦＢの複数の組を用いて同一問題を並列に解くことで、上記繰り返し回数を減らし、演算を高速化することができる。

以上説明したように、実施の形態にかかる最適化問題演算装置１０１によれば、組合せ最適化問題を受け付け、受け付けた組合せ最適化問題の規模または要求精度に応じて、最適化装置４０８のパーティションモードおよび実行モードを決定することができる。そして、最適化問題演算装置１０１によれば、決定したパーティションモードおよび実行モードにより、組合せ最適化問題の実行回数を当該実行モードに対応した分割数で分割した回数に基づいて、最適化装置４０８で組合せ最適化問題の演算を並列して実行させることができる。

これにより、問題の規模や要求精度に応じたパーティションモードおよび実行モードにより、実行回数が指定された組合せ最適化問題の演算を並列して行うことができる。このため、最適化装置４０８のハードウェアリソースを有効活用して演算効率を高めることができ、複数の問題（同じ問題の繰り返しでも、異なる問題でもよい）の演算処理の高速化を図ることができる。

また、最適化問題演算装置１０１によれば、並列して実行させる組合せ最適化問題の演算に、それぞれ異なるシード値を設定して実行を開始させることができる。これにより、並列して実行させた組合せ最適化問題の解が同じものとなるのを防いで、ユーザが指定した繰り返し回数に応じた複数通りの異なる解を得ることができる。

また、最適化問題演算装置１０１によれば、組合せ最適化問題の実行回数が閾値以上の場合に、最適化装置４０８で組合せ最適化問題の演算を並列して実行させることができる。これにより、組合せ最適化問題の実行回数が少ないときは、複数のパーティションを使用しないで、残りのパーティションを、新たな問題の演算に利用するために待機させることができる。

なお、本実施の形態で説明した最適化問題演算方法は、あらかじめ用意されたプログラムをパーソナル・コンピュータやワークステーション等のコンピュータで実行することにより実現することができる。本最適化問題演算プログラムは、ハードディスク、フレキシブルディスク、ＣＤ、ＤＶＤ、ＵＳＢメモリ等のコンピュータで読み取り可能な記録媒体に記録され、コンピュータによって記録媒体から読み出されることによって実行される。また、本最適化問題演算プログラムは、インターネット等のネットワークを介して配布してもよい。

また、本実施の形態で説明した最適化問題演算装置１０１の各機能部は、スタンダードセルやストラクチャードＡＳＩＣ（Ａｐｐｌｉｃａｔｉｏｎ Ｓｐｅｃｉｆｉｃ Ｉｎｔｅｇｒａｔｅｄ Ｃｉｒｃｕｉｔ）などの特定用途向けＩＣやＦＰＧＡなどのＰＬＤ（Ｐｒｏｇｒａｍｍａｂｌｅ Ｌｏｇｉｃ Ｄｅｖｉｃｅ）によっても実現することができる。

上述した実施の形態に関し、さらに以下の付記を開示する。

（付記１）論理的に複数のパーティションに分割可能であって、組合せ最適化問題を解く演算ユニットに対する組合せ最適化問題を受け付け、
前記組合せ最適化問題の規模または要求精度に応じて、前記演算ユニットの論理的な分割状態を規定するパーティションモード、および、前記パーティションモードにおいて演算の際に利用されるハードウェアリソースの範囲を規定する実行モードを決定し、
決定した前記パーティションモードおよび前記実行モードにより、前記組合せ最適化問題の実行回数を当該実行モードに対応した分割数で分割した回数に基づいて、前記演算ユニットで前記組合せ最適化問題の演算を並列して実行させる、
処理をコンピュータに実行させる最適化問題演算プログラム。

（付記２）前記実行させる処理は、
並列して実行させる前記組合せ最適化問題の演算に、それぞれ異なるシード値を設定して実行を開始させる、付記１に記載の最適化問題演算プログラム。

（付記３）前記実行させる処理は、
前記組合せ最適化問題の実行回数が閾値以上の場合に、前記演算ユニットで前記組合せ最適化問題の演算を並列して実行させる、付記１または２に記載の最適化問題演算プログラム。

（付記４）論理的に複数のパーティションに分割可能であって、組合せ最適化問題を解く演算ユニットに対する組合せ最適化問題を受け付け、
前記組合せ最適化問題の規模または要求精度に応じて、前記演算ユニットの論理的な分割状態を規定するパーティションモード、および、前記パーティションモードにおいて演算の際に利用されるハードウェアリソースの範囲を規定する実行モードを決定し、
決定した前記パーティションモードおよび前記実行モードにより、前記組合せ最適化問題の実行回数を当該実行モードに対応した分割数で分割した回数に基づいて、前記演算ユニットで前記組合せ最適化問題の演算を並列して実行させる、
処理をコンピュータが実行する最適化問題演算方法。

（付記５）論理的に複数のパーティションに分割可能であって、組合せ最適化問題を解く演算ユニットと、
前記演算ユニットに対する組合せ最適化問題を受け付ける受付部と、
前記組合せ最適化問題の規模または要求精度に応じて、前記演算ユニットの論理的な分割状態を規定するパーティションモード、および、前記パーティションモードにおいて演算の際に利用されるハードウェアリソースの範囲を規定する実行モードを決定する決定部と、
前記決定部が決定した前記パーティションモードおよび前記実行モードにより、前記組合せ最適化問題の実行回数を当該実行モードに対応した分割数で分割した回数に基づいて、前記演算ユニットで前記組合せ最適化問題の演算を並列して実行させる実行制御部と、
を有する最適化問題演算装置。

１０１ 最適化問題演算装置
１０２ 演算ユニット
１１０ 組合せ最適化問題
３００ 情報処理システム
３０１ クライアント装置
３１０ ネットワーク
４００ バス
４０１ ＣＰＵ
４０２ メモリ
４０３ ディスクドライブ
４０４ ディスク
４０５ 通信Ｉ／Ｆ
４０６ 可搬型記録媒体Ｉ／Ｆ
４０７ 可搬型記録媒体
４０８ 最適化装置
１７００ モード設定テーブル
１８０１ 受付部
１８０２ 決定部
１８０３ 実行制御部
１９００ パーティション情報テーブル

Claims (4)

1. 論理的に複数のパーティションに分割可能であって、組合せ最適化問題を解く演算ユニットに対する組合せ最適化問題を受け付け、
   前記組合せ最適化問題の規模または要求精度に応じて、前記演算ユニットの論理的な分割状態を規定するパーティションモード、および、前記パーティションモードにおいて演算の際に利用されるハードウェアリソースの範囲を規定する実行モードを決定し、
   決定した前記パーティションモードおよび前記実行モードにより、前記組合せ最適化問題の実行回数を当該実行モードに対応した分割数で分割した回数に基づいて、前記演算ユニットで前記組合せ最適化問題の演算を並列して実行させる、
   処理をコンピュータに実行させる最適化問題演算プログラム。
2. 前記実行させる処理は、
   並列して実行させる前記組合せ最適化問題の演算に、それぞれ異なるシード値を設定して実行を開始させる、請求項１に記載の最適化問題演算プログラム。
3. 論理的に複数のパーティションに分割可能であって、組合せ最適化問題を解く演算ユニットに対する組合せ最適化問題を受け付け、
   前記組合せ最適化問題の規模または要求精度に応じて、前記演算ユニットの論理的な分割状態を規定するパーティションモード、および、前記パーティションモードにおいて演算の際に利用されるハードウェアリソースの範囲を規定する実行モードを決定し、
   決定した前記パーティションモードおよび前記実行モードにより、前記組合せ最適化問題の実行回数を当該実行モードに対応した分割数で分割した回数に基づいて、前記演算ユニットで前記組合せ最適化問題の演算を並列して実行させる、
   処理をコンピュータが実行する最適化問題演算方法。
4. 論理的に複数のパーティションに分割可能であって、組合せ最適化問題を解く演算ユニットと、
   前記演算ユニットに対する組合せ最適化問題を受け付ける受付部と、
   前記組合せ最適化問題の規模または要求精度に応じて、前記演算ユニットの論理的な分割状態を規定するパーティションモード、および、前記パーティションモードにおいて演算の際に利用されるハードウェアリソースの範囲を規定する実行モードを決定する決定部と、
   前記決定部が決定した前記パーティションモードおよび前記実行モードにより、前記組合せ最適化問題の実行回数を当該実行モードに対応した分割数で分割した回数に基づいて、前記演算ユニットで前記組合せ最適化問題の演算を並列して実行させる実行制御部と、
   を有する最適化問題演算装置。

Images