JP7060896B1 - バッテリ充放電試験装置及びバッテリ放電電力制御方法 - Google Patents

Abstract

【課題】テストバッテリの放電動作時に生じる放電電力を効率よく利用するバッテリ充放電試験装置及びバッテリ放電電力制御方法を提供する。【解決手段】バッテリ充放電試験装置は、メイン充放電部１１とバスラインＬ１、Ｌ２を介して接続されたサブ充放電部１２を有する。サブ充放電部の内蔵バッテリ１６の出力電圧が電力供給可能電圧範囲にあるとき、バスライン間の電圧が第１所定電圧値になるようにサブＤＣ／ＤＣ変換部のフルブリッジ回路のスイッチング素子のオンオフをデューティ比制御することにより、内蔵バッテリの放電電力をフルブリッジ回路を介してバスラインに供給させるサブ電力供給制御を実行する。サブ電力供給制御中にバスライン間の電圧が第１所定電圧値を越えたときにはサブ電力供給制御を停止し、上記スイッチング素子のオンオフをデューティ比制御して、フルブリッジ回路を介して内蔵バッテリを充電させる定電流充電制御を実行する。【選択図】図１

Description

本発明は、バッテリの特性試験のためにバッテリの充放電を制御するバッテリ充放電試験装置及びバッテリ放電電力制御方法に関する。

バッテリ充放電試験装置は、充電動作と放電動作とを各々行って試験対象のテストバッテリの充放電特性を測定するものである。充電動作及び放電動作の各々の際にはテストバッテリの充放電特性を得るために例えば、テストバッテリの電圧と充放電電流とが時間経過と共に測定される。

バッテリ充放電試験装置としては、特許文献１に開示されているように、双方向ＤＣ－ＤＣコンバータが用いられているものがある。双方向ＤＣ－ＤＣコンバータは、４つのスイッチング素子をブリッジ接続したフルブリッジ回路からなる。双方向ＤＣ－ＤＣコンバータの一方の端子に直流電源が接続され、他方の端子にチョークコイルを介してバッテリが接続される。双方向ＤＣ－ＤＣコンバータの各スイッチング素子のオンオフは制御部によって所定の周期でデューティ比制御される。充電動作時には直流電源から双方向ＤＣ－ＤＣコンバータのフルブリッジ回路、そしてチョークコイルを介してバッテリに充電電流が供給され、テストバッテリを充電させる。放電動作では電力回生を自己回生方式で対応する場合には、バッテリからの放電電流がチョークコイル、そして双方向ＤＣ－ＤＣコンバータのフルブリッジ回路を介して直流電源側の回路に供給し、その直流電源側の回路で放電電力を消費させている。

特開２０１５－１２２９４３号公報

放電動作時に
しかしながら、近時、バッテリ充放電試験装置の高電流仕様の需要があり、自己回生方式で対応しようとした場合には、ケーブル損失、制御電源、冷却用ファンでは消費しきれない放電電力は放電回路で強制的に消費しており、無駄に電力消費するものであった。

そこで、本発明の目的は、テストバッテリの放電動作時に回生電力として生じる放電電力を効率よく利用することができるバッテリ充放電試験装置及びバッテリ放電電力制御方法を提供することである。

本発明のバッテリ充放電試験装置は、定電圧の直流電圧を２つのバスライン間に出力する直流電源部と、複数のスイッチング素子からなりかつ２つの第１入力端子及び２つの第１出力端子を有する第１フルブリッジ回路を含み、前記２つの第１入力端子に前記２つのバスラインが各々接続され、前記２つの第１出力端子にテストバッテリの正端子及び負端子が各々接続されるメインＤＣ／ＤＣ変換部と、前記第１フルブリッジ回路の前記複数のスイッチング素子各々のオンオフを第１周期でデューティ比制御し、充電試験モード時に前記第１フルブリッジ回路を介して前記テストバッテリに充電電流を供給させることにより前記テストバッテリを充電させ、放電試験モード時に前記テストバッテリの蓄電電荷を前記第１フルブリッジ回路を介して放電させることにより前記２つのバスライン間に前記テストバッテリの放電電力を給電させるメイン充放電制御部と、複数のスイッチング素子からなりかつ２つの第２入力端子及び２つの第２出力端子を有する第２フルブリッジ回路を有し、前記２つの第２入力端子に前記２つのバスラインが各々接続され、前記２つの第２出力端子に内蔵バッテリの正端子及び負端子が各々接続されるサブＤＣ／ＤＣ変換部と、前記第２フルブリッジ回路の前記複数のスイッチング素子各々のオンオフを第２周期でデューティ比制御して前記内蔵バッテリに対する充放電を行うサブ充放電制御部と、を備えるバッテリ充放電試験装置であって、前記サブ充放電制御部は、前記内蔵バッテリの出力電圧が電力供給可能電圧範囲にあるとき前記バスライン間の電圧が前記直流電圧の定電圧値より高い第１所定電圧値になるように前記第２周期のデューティ比制御により前記内蔵バッテリの放電電力を前記第２フルブリッジ回路を介して前記２つのバスライン間に供給させるサブ電力供給制御を実行し、前記サブ電力供給制御の実行中に前記バスライン間の電圧が前記直流電圧の定電圧値以下に低下すると前記サブ電力供給制御を停止し、前記サブ電力供給制御の実行中に前記バスライン間の電圧が前記第１所定電圧値を越えたときには前記サブ電力供給制御を停止し、前記第２周期のデューティ比制御により前記２つのバスライン間に給電された前記テストバッテリの放電電力を電源として前記第２フルブリッジ回路を介して前記内蔵バッテリを充電させる定電流充電制御を実行し、前記定電流充電制御の実行中に前記バスライン間の電圧が、前記直流電圧の定電圧値より高く前記第１所定電圧値より低い第２所定電圧値以下に低下すると前記定電流充電制御を停止することを特徴としている。

本発明のバッテリ放電電力制御方法は、定電圧の直流電圧を２つのバスライン間に出力する直流電源部と、複数のスイッチング素子からなりかつ２つの第１入力端子及び２つの第１出力端子を有する第１フルブリッジ回路を含み、前記２つの第１入力端子に前記２つのバスラインが各々接続され、前記２つの第１出力端子にテストバッテリの正端子及び負端子が各々接続されるメインＤＣ／ＤＣ変換部と、前記第１フルブリッジ回路の前記複数のスイッチング素子各々のオンオフを第１周期でデューティ比制御し、充電試験モード時に前記第１フルブリッジ回路を介して前記テストバッテリに充電電流を供給させることにより前記テストバッテリを充電させ、放電試験モード時に前記テストバッテリの蓄電電荷を前記第１フルブリッジ回路を介して放電させることにより前記２つのバスライン間に前記テストバッテリの放電電力を給電させるメイン充放電制御部と、複数のスイッチング素子からなりかつ２つの第２入力端子及び２つの第２出力端子を有する第２フルブリッジ回路を有し、前記２つの第２入力端子に前記２つのバスラインが各々接続され、前記２つの第２出力端子に内蔵バッテリの正端子及び負端子が各々接続されるサブＤＣ／ＤＣ変換部と、前記第２フルブリッジ回路の前記複数のスイッチング素子各々のオンオフを第２周期でデューティ比制御して前記内蔵バッテリに対する充放電を行うサブ充放電制御部と、を備えるバッテリ充放電試験装置のバッテリ放電電力制御方法であって、前記サブ充放電制御部は、前記内蔵バッテリの出力電圧が電力供給可能電圧範囲にあるとき前記バスライン間の電圧が前記直流電圧の定電圧値より高い第１所定電圧値になるように前記第２周期のデューティ比制御により前記内蔵バッテリの放電電力を前記第２フルブリッジ回路を介して前記２つのバスライン間に供給させるサブ電力供給制御を実行し、前記サブ電力供給制御の実行中に前記バスライン間の電圧が前記直流電圧の定電圧値以下に低下すると前記サブ電力供給制御を停止するステップと、前記サブ電力供給制御の実行中に前記バスライン間の電圧が前記第１所定電圧値を越えたときには前記サブ電力供給制御を停止し、前記第２周期のデューティ比制御により前記２つのバスライン間に給電された前記テストバッテリの放電電力を電源として前記第２フルブリッジ回路を介して前記内蔵バッテリを充電させる定電流充電制御を実行し、前記定電流充電制御の実行中に前記バスライン間の電圧が、前記直流電圧の定電圧値より高く前記第１所定電圧値より低い第２所定電圧値以下に低下すると前記定電流充電制御を停止するステップと、を含むことを特徴としている。

本発明のバッテリ充放電試験装置及びバッテリ放電電力制御方法によれば、放電試験モード時にメインＤＣ／ＤＣ変換部から得られる放電電力を内蔵バッテリに蓄電し、内蔵バッテリの蓄電電力を充電試験モードにおける充電電源としてメインＤＣ／ＤＣ変換部に供給するので、放電電力を効率良く利用することができる。

本発明が適用されたバッテリ充放電試験装置の回路構成を示す図である。 図１のバッテリ充放電試験装置内のメインＤＣ／ＤＣ変換部の構成を示す回路図である。 図１のバッテリ充放電試験装置内のサブＤＣ／ＤＣ変換部の構成を示す回路図である。 図２のメインＤＣ／ＤＣ変換部内のスイッチング素子のオンオフ状態を示すタイムチャートである。 図４の充電電流期間ＴＭ１におけるメインＤＣ／ＤＣ変換部内の充電電流経路を示す図である。 図４の転流電流期間ＴＭ２におけるメインＤＣ／ＤＣ変換部内の転流電流経路を示す図である。 図４の放電電流期間ＴＭ３におけるメインＤＣ／ＤＣ変換部内の放電電流経路を示す図である。 図４の転流電流期間ＴＭ４におけるメインＤＣ／ＤＣ変換部内の転流電流経路を示す図である。 図１のバッテリ充放電試験装置内のサブ制御部の制御動作を示すフローチャートである。 サブ制御部の制御開始時のサブスイッチ及びメインスイッチのターンオン時点、並びにサブＤＣ／ＤＣ変換部内のスイッチング素子各々のオンオフ動作の開始時点を示すタイムチャートである。 図２のサブＤＣ／ＤＣ変換部内のスイッチング素子のオンオフ状態を示すタイムチャートである。 図１１の充電電流期間ＴＳ１におけるサブＤＣ／ＤＣ変換部内の充電電流経路を示す図である。 図１１の転流電流期間ＴＳ２におけるサブＤＣ／ＤＣ変換部内の転流電流経路を示す図である。 図１１の放電電流期間ＴＳ３におけるサブＤＣ／ＤＣ変換部内の放電電流経路を示す図である。 図１１の転流電流期間ＴＳ４におけるサブＤＣ／ＤＣ変換部内の転流電流経路を示す図である。 図９のサブ制御部の制御動作中のＤＣ／ＤＣ変換部のゲート制御を示すフローチャートである。 図１６のゲート制御の続き部分を示すフローチャートである。 図９のサブ制御部の制御動作中の放電回路制御を示すフローチャートである。 ゲート制御中の定電流充電制御及びサブ電力供給制御の各々が実行されるバスライン電圧の電圧範囲を示す図である。 図１のバッテリ充放電試験装置内の逆流防止素子としてＮチャンネルのＦＥＴを用いた例を示す構成図である。

以下、本発明の実施例を、図面を参照しつつ詳細に説明する。

図１は本発明によるバッテリ充放電試験装置を示している。このバッテリ充放電試験装置は、メイン充放電部１１とサブ充放電部１２を備えている。メイン充放電部１１は１次電源である交流電源１４の供給を受けて試験対象のテストバッテリ１５に対して充放電試験を行う部分である。サブ充放電部１２は内蔵バッテリ１６を有し、バッテリ１５の放電電力を電源として受けて内蔵バッテリ１６に対して充放電を行う部分である。バッテリ１５の定格電圧は例えば、６[Ｖ]であるが、ＡＣ／ＤＣ変換部２１の出力電圧以下の電圧でも良い。内蔵バッテリ１６の定格電圧は本実施例では１２[Ｖ]であるが、内蔵バッテリ１６の実際の出力電圧Ｖ_ＢＡＴは内蔵バッテリ１６の蓄電電荷状態によって変化する。

メイン充放電部１１は、ＡＣ／ＤＣ変換部２１と、ダイオード２２と、メインＤＣ／ＤＣ変換部２３と、メインスイッチ２５、サブスイッチ２６と、抵抗２７と、ヒューズ２８と、電圧検出部２９、３０と、メイン制御部５０とを含む。

ＡＣ／ＤＣ変換部２１は、直流電源部を構成し、交流電源１４に接続されている。ＡＣ／ＤＣ変換部２１は、交流電源１４の出力交流電圧が入力端子２１Ａ、２１Ｂに入力されると、交流電圧を整流することにより所定の直流電圧に変換し、その直流電圧を出力端子２１Ｃ、２１Ｄから出力する。本実施例では、交流電源１４の出力交流電圧は２００[Ｖ]、ＡＣ／ＤＣ変換部２１の出力直流電圧は２４.０[Ｖ]の定電圧であるとして説明する。

ＡＣ／ＤＣ変換部２１の正電圧側の出力端子にはダイオード２２のアノードが接続されている。ダイオード２２のカソードはバスラインＬ１を介してメインＤＣ／ＤＣ変換部２３の端子２３Ａに接続されている。ＡＣ／ＤＣ変換部２１の負電圧側の出力端子２１ＤはバスラインＬ２を介してメインＤＣ／ＤＣ変換部２３の端子２３Ｂに接続されている。ダイオード２２はアノードからカソードへの一方向にのみ電流を流すためのものである。具体的にはダイオード２２は、ＡＣ／ＤＣ変換部２１から充電電流をメインＤＣ／ＤＣ変換部２３へ流し、メインＤＣ／ＤＣ変換部２３からの放電電流がＡＣ／ＤＣ変換部２１へ流れ込むことを阻止する。また、ダイオード２２は、後述するサブＤＣ／ＤＣ変換部５１からの放電電流がＡＣ／ＤＣ変換部２１へ流れ込むことも阻止する。

図２に示すように、メインＤＣ／ＤＣ変換部２３は、４個のＩＧＢＴ（絶縁ゲート型バイポーラトランジスタ）等の半導体スイッチング素子３１～３４からなるフルブリッジ回路３５と、チョークコイル３６、３７と、コンデンサ３８、３９と、電流検出器４０とを備えている。

メインＤＣ／ＤＣ変換部２３は４つの外部接続用の端子２３Ａ～２３Ｄを有する。端子２３Ａ、２３Ｂ間にはコンデンサ３８が接続されている。

フルブリッジ回路３５は第１フルブリッジ回路であり、半導体スイッチング素子３１～３４が第１～第４スイッチング素子に対応する。フルブリッジ回路３５では、スイッチング素子３１、３３の一端（２つの第１入力端子の一方）が端子２３Ａに接続され、スイッチング素子３２、３４の一端（２つの第１入力端子の他方）が２３Ｂに接続されている。スイッチング素子３１、３２の他端（２つの第１出力端子の一方）が互いに接続され、その接続点がチョークコイル３６、そして電流検出部４０を直列に介して端子２３Ｃに接続されている。また、スイッチング素子３３、３４の他端（２つの第１出力端子の他方）が互いに接続され、その接続点がチョークコイル３７を介して端子２３Ｄに接続されている。端子２３Ｃ、２３Ｄ間にはコンデンサ３９が接続されている。インダクタであるチョークコイル３６、３７とキャパシタであるコンデンサ３９は第１平滑回路を構成している。

スイッチング素子３１～３４は、ターンオン時の破損を防ぐ還流ダイオード（フリーホイーリングダイオード）４１～４４を各々有している。具体的にはスイッチング素子３１～３４に環流ダイオード４１～４４が各々並列接続されている。この還流ダイオードは、半導体スイッチング素子としてＩＧＢＴを用いた場合には、ＩＧＢＴのコレクタに環流ダイオードのカソードを接続し、エミッタに環流ダイオードのアノードを接続している。

フルブリッジ回路３５は、基本的に、スイッチング素子３１、３４がオンであり、スイッチング素子３２、３３がオフである充電電流期間ＴＭ１と、スイッチング素子３１～３４がオフであり、ダイオード４２、４３がオンとなる転流電流期間ＴＭ２と、スイッチング素子３１、３４がオフであり、スイッチング素子３２、３３がオンである放電電流期間ＴＭ３と、スイッチング素子３１～３４がオフであり、ダイオード４１、４４がオンとなる転流電流期間ＴＭ４とかなる期間を１周期Ｔ_１（第１周期）とし、それを繰り返す。スイッチング素子３１～３４のオンオフはメイン制御部５０によって制御される。充電電流期間ＴＭ１と放電電流期間ＴＭ３とはデューティ比制御される。本実施例では、このメイン制御部５０のデューティ比はＤＭで表され、充電電流期間ＴＭ１と放電電流期間ＴＭ３との合計期間に対応する充電電流期間ＴＭ１の割合である。例えば、メイン充放電部１１がバッテリ１５に対する充電試験モードにあるときにはデューティ比ＤＭが５０％より大きくなり、すなわち１周期Ｔ_１内の充電電流期間ＴＭ１が放電電流期間ＴＭ３より長くなり、バッテリ１５に流れる充電電流によってバッテリ１５が充電される。メイン充放電部１１がバッテリ１５に対する放電試験モードにあるときにはデューティ比ＤＭが５０％より小さくなり、すなわち１周期Ｔ_１内の充電電流期間ＴＭ１が放電電流期間ＴＭ３より短くなり、バッテリ１５は放電電流によって放電する。

メインＤＣ／ＤＣ変換部２３の端子２３Ｃは、メインスイッチ２５を直列に介してバッテリ１５の正端子に接続されている。メインスイッチ２５にはサブスイッチ２６及び抵抗２７の直列回路が並列に接続されている。メインＤＣ／ＤＣ変換部２３の端子２３Ｄは、ヒューズ２８を介してバッテリ１５の負端子に接続されている。充放電試験開始時に、例えば、バッテリ１５の充電電圧が予め定められた第１閾値電圧以下であるときには、バッテリ１５に対して充電電流を供給する際にサブスイッチ２６が先ずオンし、それから予め定められた一定時間が経過した後にメインスイッチ２５がオンする。これは充放電試験開始時にメインＤＣ/ＤＣ変換部２３のコンデンサ３９の電圧とバッテリ１５の電圧差により、過剰な充電電流がバッテリ１５からメインＤＣ／ＤＣ変換部２３のコンデンサ３９に供給されることを防止するためである。

電流検出部４０はフルブリッジ回路３５とバッテリ１５との間を流れる電流値を検出する。すなわち、充電試験モードではバッテリ１５を充電させる充電電流の値を検出し、放電試験モードではバッテリ１５が放電する際の放電電流の値を検出する。電流検出部４０は例えば、抵抗または電流センサからなる。電圧検出部２９はＡＣ／ＤＣ変換部２１の出力端子２１Ｃ、２１Ｄ間の電圧と、メインＤＣ／ＤＣ変換部２３の端子２３Ａ、２３Ｂ間の電圧Ｖ_ＤＣとを検出する。電圧Ｖ_ＤＣはバスラインＬ１，Ｌ２間のバスライン電圧である。電圧検出部３０はバッテリ１５の正負端子間の電圧を検出する。

メイン制御部５０は例えば、マイクロコンピュータから構成される。メイン制御部５０には電流検出部４０及び電圧検出部２９、３０の各々の検出出力が接続され、電流検出部４０による検出電流値、及び電圧検出部２９、３０の各検出電圧値が供給される。メイン制御部５０はメインＤＣ／ＤＣ変換部２３に接続され、メインＤＣ／ＤＣ変換部２３内の半導体スイッチング素子３１～３４のオンオフを制御する。メイン制御部５０はメインスイッチ２５及びサブスイッチ２６の制御端に接続され、メインスイッチ２５及びサブスイッチ２６の各々のオンオフを制御する。

また、メイン制御部５０には充放電コントローラ４６を介してテストＰＣ（パーソナルコンピュータ）４７が接続されている。バッテリ１５の充放電試験の際にテストＰＣ４７への操作に応じてテストＰＣ４７から充放電コントローラ４６を介してメイン制御部５０に各種の動作指令が供給されるようにされている。

サブ充放電部１２は、上述した内蔵バッテリ１６の他に、サブＤＣ／ＤＣ変換部５１と、電圧検出部５２と、ヒューズ５３、メインスイッチ５５と、抵抗５６と、サブスイッチ５７と、簡易放電回路５８と、ヒューズ５９、温度センサ６０と、電圧検出部６１と、サブ制御部６２とを有している。

図３に示すように、サブＤＣ／ＤＣ変換部５１は、メインＤＣ／ＤＣ変換部２３と同様の構成を有しており、４個のＩＧＢＴ（絶縁ゲート型バイポーラトランジスタ）等の半導体スイッチング素子７１～７４からなるフルブリッジ回路７５と、チョークコイル７６、７７と、コンデンサ７８、７９と、電流検出器８０とを備えている。

サブＤＣ／ＤＣ変換部５１は４つの外部接続用の端子５１Ａ～５１Ｄを有する。端子５１Ａ、５１Ｂ間にはコンデンサ７８が接続されている。

フルブリッジ回路７５は第２フルブリッジ回路であり、半導体スイッチング素子７１～７４が第５～第８スイッチング素子に対応する。フルブリッジ回路７５では、スイッチング素子７１、７３の一端（２つの第２入力端子の一方）が端子５１Ａに接続され、スイッチング素子７２、７４の一端（２つの第２入力端子の他方）が端子５１Ｂに接続されている。スイッチング素子７１、７２の他端（２つの第２出力端子の一方）が互いに接続され、その接続点がチョークコイル７６、そして電流検出部８０を直列に介して端子５１Ｃに接続されている。また、スイッチング素子７３、７４の他端（２つの第２出力端子の他方）が互いに接続され、その接続点がチョークコイル７７を介して端子５１Ｄに接続されている。端子５１Ｃ、５１Ｄ間にはコンデンサ７９が接続されている。チョークコイル７６、７７及びコンデンサ７９は第２平滑回路を構成している。

スイッチング素子７１～７４は、スイッチング素子３１～３４と同様に、ターンオン時の破損を防ぐ還流ダイオード８１～８４を各々有している。

フルブリッジ回路７５は、基本的に、スイッチング素子７１、７４がオンであり、かつスイッチング素子７２、７３がオフである充電電流期間ＴＳ１と、スイッチング素子７１～７４がオフであり、ダイオード８２、８３がオンとなる転流電流期間ＴＳ２と、スイッチング素子７１、７４がオフであり、かつスイッチング素子７２、７３がオンである放電電流期間ＴＳ３と、スイッチング素子７１～７４がオフであり、ダイオード８１、８４がオンとなる転流電流期間ＴＳ４とを１周期Ｔ_２（第２周期）とし、それを繰り返す。スイッチング素子７１～７４がサブ制御部６２によってオンオフ制御される。また、１周期Ｔ_２内の充電電流期間ＴＳ１と放電電流期間ＴＳ３とはデューティ比制御される。このサブ制御部６２のデューティ比は以降、ＤＳで表され、充電電流期間ＴＳ１と放電電流期間ＴＳ３との合計期間に対応する充電電流期間ＴＳ１の割合である。サブ充放電部１２が充電モードにあるときにはデューティ比ＤＳが５０％より大きくなり、すなわち１周期Ｔ_２内の充電電流期間ＴＳ１が放電電流期間ＴＳ３より長くなり、内蔵バッテリ１６に流れる充電電流によって内蔵バッテリ１６が充電される。サブ充放電部１２が放電モードにあるときにはデューティ比ＤＳが５０％より小さくなり、すなわち１周期Ｔ_２内の充電電流期間ＴＳ１が放電電流期間ＴＳ３より短くなり、内蔵バッテリ１６からの放電電流によって内蔵バッテリ１６が放電する。

サブＤＣ／ＤＣ変換部５１の端子５１Ｃには、メインスイッチ５５を介して内蔵バッテリ１６の正端子に接続されている。メインスイッチ５５には抵抗５６及びサブスイッチ５７の直列回路が並列に接続されている。メインスイッチ５５及びサブスイッチ５７はリレースイッチからなる。抵抗５６及びサブスイッチ５７は、サブＤＣ/ＤＣ変換部５１のコンデンサ７９の電圧とバッテリ１６の電圧差により、過剰な充電電流の内蔵バッテリ１６からサブＤＣ／ＤＣ変換部５１のコンデンサ７９への流れ込みを防止するために、また、電源投入の直後にコンデンサ７９にプリチャージするために設けられている。

サブＤＣ／ＤＣ変換部５１の端子５１Ｄには、ヒューズ５９を介して内蔵バッテリ１６の負端子に接続されている。電流検出部８０はサブＤＣ／ＤＣ変換部５１のフルブリッジ回路７５と内蔵バッテリ１６との間を流れる電流Ｉ_ｓｕｂのレベルを検出する。電流検出部８０は例えば、抵抗または電流センサを用いた構成でも良い。

簡易放電回路５８は、内蔵バッテリ１６の正端子と、端子５１Ｄのヒューズ５９へのバスラインとの間に接続されている。簡易放電回路５８は、一例としてリレースイッチからなる放電スイッチ６４及び抵抗６５の直列回路を記載しているが、放電スイッチ６４はＦＥＴなどの半導体スイッチなどを使用しても良い。放電スイッチ６４のオン時に内蔵バッテリ１６の両端子間に抵抗６５が接続された回路が形成され、内蔵バッテリ１６の蓄電電荷が放電される。

温度センサ６０は内蔵バッテリ１６の温度を検出する。電圧検出部６１は内蔵バッテリ１６の正負端子間の電圧Ｖ_ＢＡＴを検出する。

サブ制御部６２は例えば、マイクロコンピュータから構成される。サブ制御部６２には、電圧検出部５２、６１、電流検出部８０、及び温度センサ６１の各々の検出出力が接続され、電圧検出部５２、６１の各検出電圧値、電流検出部８０による検出電流値、及び温度センサ６０の検出温度値が供給される。サブ制御部６２は、サブＤＣ／ＤＣ変換部５１に接続され、電圧検出部５２、６１の各検出電圧値、電流検出部８０による検出電流値、及び温度センサ６０の検出温度値に基づいて、サブＤＣ／ＤＣ変換部５１内のフルブリッジ回路７５のスイッチング素子７１～７４のオンオフを制御する。また、サブ制御部６２はメインスイッチ５５、サブスイッチ５７及びスイッチ６４の各々の制御端に接続され、メインスイッチ５５、サブスイッチ５７及びスイッチ６４の各々のオンオフを制御する。

また、サブ制御部６２とメイン制御部５０とはバスラインＬ１、Ｌ２を介して接続されている。サブ制御部６２において動作にエラーが生じた場合にはサブ制御部６２からエラー発生信号がメイン制御部５０に供給される。

メイン制御部５０及びサブ制御部６２の各々の制御動作のための直流電源にはＡＣ／ＤＣ変換部２１の出力電力を用いるか、或いは別電源を用意しても良い。

次に、このような構成を有する本発明によるバッテリ充放電試験装置の動作について説明する。

メイン充放電部１１においては、交流電源１４の出力交流電圧がＡＣ／ＤＣ変換部２１に供給されると、ＡＣ／ＤＣ変換部２１は直流電圧２４[Ｖ]を出力する。ＡＣ／ＤＣ変換部２１の出力直流電圧２４[Ｖ]はダイオード２２を介してメインＤＣ／ＤＣ変換部２３の端子２３Ａ、２３Ｂ間に供給される。端子２３Ａに正電位２４[Ｖ]が印加され、端子２３Ｂに電位０[Ｖ]が印加される。

なお、ＡＣ／ＤＣ変換部２１からダイオード２２を介してメインＤＣ／ＤＣ変換部２３の端子２３Ａ、２３Ｂ間に供給される電圧は、正確には直流電圧２４[Ｖ]からダイオード２２の順方向降下電圧分だけ低下した電圧であるが、直流電圧２４[Ｖ]として説明する。

メイン制御部５０は、例えば、１周期Ｔ_１毎に、電流検出部４０から得られる充電電流又は放電電流の電流値と、電圧検出部２９、３０から得られる各電圧値とに応じて、例えば、バッテリ１５の電圧が所望の電圧値になるように、又は充電電流及び放電電流の各々が所望の電流値になるようにデューティ比ＤＭを決定し、そのデューティ比ＤＭを示す制御信号をメインＤＣ／ＤＣ変換部２３に供給する。

メインＤＣ／ＤＣ変換部２３の端子２３Ａ、２３Ｂ間に直流電圧２４[Ｖ]が印加された状態で、メイン制御部５０からメインＤＣ／ＤＣ変換部２３にスイッチング素子３１～３４の制御信号が供給されると、スイッチング素子３１～３４がオンオフ動作を開始する。

図４に示すように、メインＤＣ／ＤＣ変換部２３ではスイッチング素子３１～３４のオンオフ制御は充電電流期間ＴＭ１、転流電流期間ＴＭ２、放電電流期間ＴＭ３、転流電流期間ＴＭ４を１周期Ｔ_１とし繰り返し行われている。充電電流期間ＴＭ１ではスイッチング素子３１、３４がオンであり、スイッチング素子３２、３３がオフであり、放電電流期間ＴＭ３ではスイッチング素子３１、３４がオフであり、スイッチング素子３２、３３がオンである。充電電流期間ＴＭ１の終了直後の転流電流期間ＴＭ２ではスイッチング素子３１～３４が全てオフとなる。同様に放電電流期間ＴＭ３の終了直後の転流電流期間ＴＭ４でもスイッチング素子３１～３４が全てオフとなる。デューティ比ＤＭが５０％である場合の制御では、充電電流期間ＴＭ１と放電電流期間ＴＭ３とは互いに等しい長さ{Ｔ_１－(ＴＭ２＋ＴＭ４)}／２である。

図５に矢印ＭＡで示すように、充電電流期間ＴＭ１には充電電流が端子２３Ａ、スイッチング素子３１、チョークコイル３６、電流検出部４０、端子２３Ｃ、メインスイッチ２５を順に介してバッテリ１５の正端子からバッテリ１５内に流れ込み、そして、バッテリ１５の負端子からヒューズ２８、端子２３Ｄ、チョークコイル３７、スイッチング素子３４、そして端子２３Ｂの順に流れる。この充電電流の流れによりバッテリ１５は充電され、バッテリ１５に電荷が蓄電される。

図６に矢印ＭＢで示すように、転流電流期間ＴＭ２には、充電電流期間ＴＭ１にチョークコイル３６、３７に蓄積されたエネルギーが充電電流の流れ方向に転流電流を流す。この転流電流期間ＴＭ２にはダイオード４２、４３がオンとなり、転流電流は端子２３Ｂ、ダイオード４２、チョークコイル３６、電流検出部４０、端子２３Ｃ、メインスイッチ２５、バッテリ１５、ヒューズ２８、端子２３Ｄ、チョークコイル３７、ダイオード４３、そして端子２３Ａの経路を流れ、バッテリ１５を充電させる。

図７に矢印ＭＣで示すように、放電電流期間ＴＭ３には放電電流が端子２３Ａ、スイッチング素子３３、チョークコイル３７、端子２３Ｄ、ヒューズ２８、バッテリ１５の負端子に流れ込み、更にバッテリ１５の正端子からメインスイッチ２５、端子２３Ｃ、電流検出部４０、チョークコイル３６、スイッチング素子３２を順に介して端子２３Ｂに至る。この放電電流はバッテリ１５の蓄電電荷を放電させる電流である。

図８に矢印ＭＤで示すように、転流電流期間ＴＭ４には、放電電流期間ＴＭ３にチョークコイル３６、３７に蓄積されたエネルギーが放電電流の流れ方向に転流電流を流す。転流電流期間ＴＭ４にはダイオード４１、４４がオンとなり、転流電流は端子２３Ｂ、ダイオード４４、チョークコイル３７、端子２３Ｄ、ヒューズ２８、バッテリ１５、メインスイッチ２５、端子２３Ｃ、電流検出部４０、チョークコイル３６、ダイオード４１、そして端子２３Ａの経路を流れ、端子２３Ａ、２３Ｂ間において転流による放電電力が回生電力として得られる。端子２３Ａ、２３Ｂ間には、チョークコイル３６の端子間電圧、バッテリ１５の端子間電圧、及びチョークコイル３７の端子間電圧の合算電圧が回生電圧として生じる。この回生電圧はバッテリ１５の放電によるバッテリ１５の端子間電圧（出力電圧）の低下、及びチョークコイル３６、３７のエネルギーの放出に従って低下する。

なお、端子２３Ａに繋がるラインＬ１にダイオード２２が設けられているので、回生電圧によりラインＬ１、Ｌ２間の直流電圧がＡＣ／ＤＣ変換部２１の出力直流電圧２４[Ｖ]より高くなってもラインＬ１を介してＡＣ／ＤＣ変換部２１への電流の流れ込みは阻止される。

上記した充電電流期間ＴＭ１と放電電流期間ＴＭ３との１周期Ｔ_１内の比率であるデューティ比ＤＭに応じて１周期Ｔ_１の動作が充電試験モードとなるか、逆に放電試験モードとなるかが決定される。充電試験モードのデューティ比ＤＭの制御では、１周期Ｔ_１において充電電流期間ＴＭ１が増大される一方、放電電流期間ＴＭ３が減少されるので、充電電流期間ＴＭ１の充電電流によるバッテリ１５への充電電荷量が放電電流期間ＴＭ３の放電電流によるバッテリ１５からの放電電荷量を越える。よって、結果的に１周期Ｔ_１においてバッテリ１５は充電されることとなる。

逆に放電試験モードのデューティ比ＤＭの制御では、１周期Ｔ_１において充電電流期間ＴＭ１が減少される一方、放電電流期間ＴＭ３が増大されるので、放電電流期間ＴＭ３の放電電流によるバッテリ１５からの放電電荷量が充電電流期間ＴＭ１の充電電流による充電電荷量を越える。よって、結果的に１周期Ｔ_１においてバッテリ１５は放電することとなる。

充電試験モードでは、例えば、電圧検出部３０によって検出されるバッテリ１５の電圧値が設定電圧値Ｖ１に上昇するまで電流検出部４０によって検出される電流値が予め定められた充電電流値になるようにデューティ比ＤＭが制御される。放電試験モードでは、例えば、電圧検出部３０によって検出されるバッテリ１５の電圧値が設定電圧値Ｖ２（Ｖ２＜Ｖ１）に降下するまで電流検出部４０によって検出される電流値が予め定められた放電電流値になるようにデューティ比ＤＭが制御される。

充電電流期間ＴＭ１の充電電荷量と放電電流期間ＴＭ３の放電電荷量とが互いに等しい周期Ｔ_１におけるデューティ比ＤＭは、例えば、５０％であり、１周期Ｔ_１内の充電電流と放電電流とが互いに打ち消しあうため、その平均電流は０となり、バッテリ１５の電荷量は結果的に変化しなかったことになる。

一方、サブ充放電部１２においては、上記したメイン制御部５０の放電試験モード時に生じる回生電力（放電電力）を電源として内蔵バッテリ１６の充電が行われ、また、その充電により内蔵バッテリ１６に蓄電された電荷をメイン制御部５０の充電試験モード時に直流電源の一部として利用することが行われる。

図９に示すように、サブ制御部６２は、交流電源１４が投入されると、ＡＬＭ（アラーム）が発生されたか否かを判別する（ステップＳ１１）。ＡＬＭには、温度センサ６０によって検出された内蔵バッテリ１６の温度の上下限異常、電圧検出部６１によって検出された内蔵バッテリ１６の出力電圧Ｖ_ＢＡＴの上下限異常、電流検出部８０によって検出された充放電電流Ｉ_ＳＵＢの上下限異常、及び電圧検出部５２によって検出されたバスライン電圧Ｖ_ＤＣの上下限異常が含まれる。サブ制御部６２はそのようなＡＬＭが発生されたならば、サブ充放電部１２のメインスイッチ５５及びサブスイッチ５７を共にオフに制御する（ステップＳ１２）。一方、ＡＬＭが通知されないならば、サブスイッチ５７をオンに制御し（ステップＳ１３）、図示しないタイマの計測によって、その時点から一定時間Ｔ_ｐｃｈｇが経過したか否かを判別する（ステップＳ１４）。

図１０に示すように、時点ｔ１おいてサブスイッチ５７がオンすると、内蔵バッテリ１６の正端子からサブスイッチ５７、抵抗５６、端子５１Ｃ、コンデンサ７９、端子５１Ｄ、ヒューズ５９、そして内蔵バッテリ１６の負端子に至る経路が形成される。この経路に内蔵バッテリ１６から電流が流れ、コンデンサ７９に対する充電、すなわちプリチャージが行われる。そのプリチャージの際にコンデンサ７９に流れる電流は抵抗５６によって一定時間Ｔ_ｐｃｈｇに亘って制限される。

サブ制御部６２は、一定時間Ｔ_ｐｃｈｇの時間経過があったならば、サブ充放電部１２のメインスイッチ５５をオンに制御する（ステップＳ１５）。これによりサブＤＣ／ＤＣ変換部５１と内蔵バッテリ１６とがメインスイッチ５５を介して電気的に接続された状態となり、サブ制御部６２は、サブＤＣ／ＤＣ変換部５１のゲート制御（ステップＳ１６）と、放電回路制御（ステップ１７）とからなるサブルーチンを実行する。

サブ制御部６２は、ステップ１６のサブＤＣ／ＤＣ変換部５１のゲート制御及びステップ１７の放電回路制御の実行後、ＡＬＭが発生されたか否かを判別する（ステップＳ１８）。サブ制御部６２は、ＡＬＭが発生されないならば、ステップ１６のサブＤＣ／ＤＣゲート制御及びステップ１７の放電回路制御を再度実行する。ＡＬＭが発生されたならば、ステップＳ１２に進んでサブ充放電部１２のメインスイッチ５５及びサブスイッチ５７を共にオフに制御する。

図１０に示すように、時点ｔ１から一定時間Ｔ_ｐｃｈｇが経過した時点ｔ２においてメインスイッチ５５がオフからオンに制御される。そして、更に時間Ｔ_{ｏｎｓｔａｒｔ}が経過した時点ｔ３において、ステップＳ１６のサブＤＣ／ＤＣゲート制御の実行によりサブ制御部６２からフルブリッジ回路７５のスイッチング素子７１～７４にゲート信号が供給され、スイッチング素子７１～７４のオンオフが開始される。

図１１に示すように、サブＤＣ／ＤＣ変換部５１では、スイッチング素子７１～７４のオンオフ制御は充電電流期間ＴＳ１、転流電流期間ＴＳ２、放電電流期間ＴＳ３、転流電流期間ＴＳ４を１周期Ｔ_２として繰り返し行われている。充電電流期間ＴＳ１では、スイッチング素子７１、７４がオンであり、スイッチング素子７２、７３がオフである。放電電流期間ＴＳ３ではスイッチング素子７１、７４がオフであり、スイッチング素子７２、７３がオンである。充電電流期間ＴＳ１の終了直後の転流電流期間ＴＳ２にはスイッチング素子７１～７４が全てオフとなる。同様に放電電流期間ＴＳ３の終了直後の転流電流期間ＴＳ４にはスイッチング素子７１～７４が全てオフとなる。デューティ比ＤＳが５０％であるとき制御では、充電電流期間ＴＳ１と放電電流期間ＴＳ３とは互いに等しい長さ｛Ｔ₂－(ＴＳ２＋ＴＳ４）｝／２である。

図１２に矢印ＳＡで示すように、充電電流期間ＴＳ１には充電電流が端子５１Ａ、スイッチング素子７１、チョークコイル７６、電流検出部８０、端子５１Ｃ、メインスイッチ５５を順に介して内蔵バッテリ１６の正端子から内蔵バッテリ１６内に流れ込み、そして、内蔵バッテリ１６の負端子からヒューズ５９、端子５１Ｄ、チョークコイル７７、スイッチング素子７４、そして端子５１Ｂの順に流れる。この充電電流の流れにより内蔵バッテリ１６は充電され、内蔵バッテリ１６に電荷が蓄電される。

図１３に矢印ＳＢで示すように、転流電流期間ＴＳ２には、充電電流期間ＴＳ１にチョークコイル７６、７７に蓄積されたエネルギーが充電電流の流れ方向に転流電流を流す。この転流電流期間ＴＳ２にはダイオード８２、８３がオンとなり、転流電流は端子５１Ｂ、ダイオード８２、チョークコイル７６、電流検出部８０、端子５１Ｃ、メインスイッチ５５、内蔵バッテリ１６、ヒューズ５９、端子５１Ｄ、チョークコイル７７、ダイオード８３、そして端子５１Ａの経路を流れる。この転流電流はチョークコイル７６、７７のエネルギーが放出されるに従って低下する。

図１４に矢印ＳＣで示すように、放電電流期間ＴＳ３には放電電流が端子５１Ａ、スイッチング素子７３、チョークコイル７７、端子５１Ｄ、ヒューズ５９、内蔵バッテリ１６の負端子に流れ込み、更に内蔵バッテリ１６の正端子からメインスイッチ５５、端子５１Ｃ、電流検出部８０、チョークコイル７６、スイッチング素子７２を順に介して端子５１Ｂに至る。この放電電流は内蔵バッテリ１６の蓄電電荷を放電させる電流である。

図１５に矢印ＳＤで示すように、転流電流期間ＴＳ４には、放電電流期間ＴＳ３にチョークコイル７６、７７に蓄積されたエネルギーが放電電流の流れ方向に転流電流を流す。この転流電流期間ＴＳ４にはダイオード８１、８４がオンとなり、転流電流は端子５１Ｂ、ダイオード８４、チョークコイル７７、端子５１Ｄ、ヒューズ５９、内蔵バッテリ１６、メインスイッチ５５、端子５１Ｃ、電流検出部８０、チョークコイル７６、ダイオード８１、そして端子５１Ａの経路を流れ、端子５１Ａ、５１Ｂ間において転流による放電電力が回生電力として得られる。端子５１Ａ、５１Ｂ間には、チョークコイル７６の端子間電圧、内蔵バッテリ１６の端子間電圧、及びチョークコイル７７の端子間電圧の合算電圧が回生電圧として生じる。この回生電圧はチョークコイル７６、７７のエネルギーが放出されるに従って低下する。

サブＤＣ／ＤＣ変換部５１においても、メインＤＣ／ＤＣ変換部２３と同様に、充電電流期間ＴＳ１と放電電流期間ＴＳ３とについての１周期Ｔ_２内の比率であるデューティ比ＤＳに応じて１周期Ｔ_２の動作が充電モードとなるか、逆に放電モードとなるかが決定される。充電モードのデューティ比ＤＳの場合には、１周期Ｔ_２における充電電流期間ＴＳ１の充電電流による内蔵バッテリ１６への充電電荷量が放電電流期間ＴＳ３の放電電流による内蔵バッテリ１６からの放電電荷量を越える。逆に放電モードのデューティ比ＤＳの場合には、内蔵バッテリ１６からの放電電荷量が充電電荷量を越える。充電電流期間ＴＳ１の充電電荷量と放電電流期間ＴＳ３の放電電荷量とが互いに等しい周期Ｔ_２におけるデューティ比ＤＳは例えば、５０％であり、周期Ｔ_２内の充電電流と放電電流とが互いに打ち消し合うので平均電流は０となり、バッテリ１６の電荷量は結果的に変化しなかったことになる。動作モードを充電モード及び放電モードのいずれにするかは上述したステップＳ１６のサブＤＣ／ＤＣゲート制御において設定される。

次に、ステップＳ１６のサブＤＣ／ＤＣ変換部５１のゲート制御の詳細について説明する。

図１６及び図１７に示すように、ステップＳ１６のゲート制御において、サブ制御部６２は、先ず、電圧検出部５２から得られるバスライン電圧Ｖ_ＤＣが２１.６[Ｖ]より低いか否かを判別する（ステップＳ２１）。Ｖ_ＤＣ≧２１.６[Ｖ]であるならば、そのバスライン電圧Ｖ_ＤＣが２５.０[Ｖ]より高いか否かを判別する（ステップＳ２２）。

バスライン電圧Ｖ_ＤＣは、上述したようにメインＤＣ／ＤＣ変換部２３の端子２３Ａ、２３Ｂ間の電圧であり、サブＤＣ／ＤＣ変換部５１の端子５１Ａ、５１Ｂ間の電圧でもある。メインＤＣ／ＤＣ変換部２３において回生電力が生ずると、バスライン電圧Ｖ_ＤＣはＡＣ／ＤＣ変換部２１から端子２３Ａ、２３Ｂ間への供給直流電圧２４[Ｖ]よりも上昇することが起きる。

サブ制御部６２は、２１.６[Ｖ]≦Ｖ_ＤＣ≦２５.０[Ｖ]であるならば、内蔵バッテリ１６の出力電圧Ｖ_ＢＡＴが９.２[Ｖ]≦Ｖ_ＢＡＴ≦１３.０[Ｖ]の電力供給可能電圧範囲以内であるか否かを判別する（ステップＳ２３）。内蔵バッテリ１６の出力電圧Ｖ_ＢＡＴは電圧検出部６１によって検出される。９.２[Ｖ]≦Ｖ_ＢＡＴ≦１３.０[Ｖ]であるならば、サブ制御部６２はゲート信号がオフ状態であるか否かを判別する（ステップＳ２４）。ゲート信号がオフ状態であるならば、サブ電力供給制御を開始する（ステップＳ２５）。ゲート信号のオフ状態とはサブＤＣ／ＤＣ変換部５１のスイッチング素子７１～７４の全てがオフに制御されている状態である。サブ電力供給制御では、バスライン電圧Ｖ_ＤＣが定電圧２４.５[Ｖ]になるように上記した放電モードでメインＤＣ／ＤＣ変換部５１がデューティ比制御される。放電モードの制御では、内蔵バッテリ１６及びチョークコイル７６、７７の蓄電エネルギーを利用した転流電流期間ＴＳ４の転流動作によって生じる回生電力をサブＤＣ／ＤＣ変換部５１から得て、その回生電力をバスラインＬ１、Ｌ２を介してメインＤＣ／ＤＣ変換部２３に供給することが行われる。

サブ制御部６２は、サブ電力供給制御の開始後、バスライン電圧Ｖ_ＤＣが第１所定電圧値である２４.５[Ｖ]より高いか否かを判別する（ステップＳ２６）。Ｖ_ＤＣ＞２４.５[Ｖ]であるならば、メイン充放電部１１が放電試験モードにあってメインＤＣ／ＤＣ変換部２３から回生電力が出力されている可能性がある。そこで、サブ制御部６２は、Ｖ_ＤＣ＞２４.５[Ｖ]であるならば、サブ電力供給制御を停止し（ステップＳ２７）、内蔵バッテリ１６の出力電圧Ｖ_ＢＡＴが９.０[Ｖ]≦Ｖ_ＢＡＴ≦１２.８[Ｖ]の範囲以内であるか否かを判別する（ステップＳ２８）。サブ制御部６２は、９.０[Ｖ]≦Ｖ_ＢＡＴ≦１２.８[Ｖ]であるならば、内蔵バッテリ１６への定電流充電制御を開始する（ステップＳ２９）。定電流充電制御では上記した充電モードにおいて電流Ｉ_ＳＵＢが設定された定電流値となるようにサブＤＣ／ＤＣ変換部５１がデューティ比制御される。充電モードでの制御においてサブ制御部６２はメインＤＣ／ＤＣ変換部２３より得られた回生電力を電源としてデューティ比制御を開始する。デューティ比ＤＳは周期Ｔ_２内の充電電流期間ＴＳ１が予め定められた制御時間長だけ増加され、その増加分だけ放電電流期間ＴＳ３が減少される割合とされる。このような充電モードのデューティ比制御より、周期Ｔ_２毎に内蔵バッテリ１６に予め設定された定電流の電流Ｉ_ｓｕｂを流したこととなり、内蔵バッテリ１６が充電される。電流Ｉ_ｓｕｂは周期Ｔ_２内に内蔵バッテリ１６を流れる電流の平均値であり、上述したように電流検出部８０によって検出される電流値である。

サブ制御部６２は、ステップＳ２９の実行後、メインＤＣ／ＤＣ変換部２３からの回生電力が消費されたことによりバスライン電圧Ｖ_ＤＣが低下したか否かを判別する（ステップＳ３０）。ステップＳ３０では、電圧検出部５２から得たバスライン電圧Ｖ_ＤＣが観測され、バスライン電圧Ｖ_ＤＣの前回値から今回値が低下しているか否かが判別される。サブ制御部６２は、バスライン電圧Ｖ_ＤＣが低下していないならば、電流Ｉ_ｓｕｂの増加制御を行う（ステップＳ３１）。ステップＳ３１ではデューティ比ＤＳを増加させることにより、周期Ｔ_２内の充電電流期間ＴＳ１が更に単位時間長だけ増加され、その増加分だけ放電電流期間ＴＳ３を減少されるので、電流Ｉ_ｓｕｂが増加されることになる。電流Ｉ_ｓｕｂを増加させた分だけメインＤＣ／ＤＣ変換部２３からの回生電力が消費され、結果としてバスライン電圧Ｖ_ＤＣは低下することになる。

サブ制御部６２は、ステップＳ３０においてバスライン電圧Ｖ_ＤＣが低下したと判別したならば、電圧検出部５２から得られるバスライン電圧Ｖ_ＤＣが第２所定電圧値である２４.４[Ｖ]以下であるか否かを判別する（ステップＳ３２）。Ｖ_ＤＣ＞２４.４[Ｖ]であるならば、サブ制御部６２は、電流Ｉ_ｓｕｂの減少制御を行う（ステップＳ３３）。ステップＳ３３ではデューティ比ＤＳを減少させることにより、周期Ｔ_２内の充電電流期間ＴＳ１が単位時間長だけ減少され、その減少分だけ放電電流期間ＴＳ３を増加されるので、電流Ｉ_ｓｕｂが減少されることになる。電流Ｉ_ｓｕｂを減少させた分だけ回生電力の消費が抑えられる。

サブ制御部６２は、ステップＳ３２においてＶ_ＤＣ≦２４.４[Ｖ]と判別したならば、定電流充電制御によりバスライン電圧Ｖ_ＤＣが２４.４[Ｖ]以下に低下したので、内蔵バッテリ１６への定電流充電制御を停止する（ステップＳ３４）。

また、サブ制御部６２は、ステップＳ２６においてＶ_ＤＣ≦２４.５[Ｖ]であると判別したならば、内蔵バッテリ１６の出力電圧Ｖ_ＢＡＴが１０.０[Ｖ]より低いか否かを判別する（ステップＳ３５）。Ｖ_ＢＡＴ＜１０.０[Ｖ]であるならば、バスライン電圧Ｖ_ＤＣが２４.０[Ｖ]以下であるか否かを判別する（ステップＳ３６）。Ｖ_ＤＣ＞２４.０[Ｖ]であるならば、メインＤＣ／ＤＣ変換部２３の出力設定電圧を０.１[Ｖ]だけ低下させる（ステップＳ３７）。すなわち、サブ電力供給制御中に内蔵バッテリ１６の放電によってＶ_ＢＡＴが１０.０[Ｖ]より低くなってもＶ_ＤＣ＞２４.０[Ｖ]である限りメインＤＣ／ＤＣ変換部２３の出力設定電圧を０.１[Ｖ]だけ低下させつつサブ電力供給制御が継続される。一方、Ｖ_ＤＣ≦２４.０[Ｖ]であるならば、サブ電力供給制御を停止する（ステップＳ３８）。

サブ制御部６２は、ステップＳ２４においてゲート信号がオフ状態ではないと判別した場合には、内蔵バッテリ１６が放電中か否か、すなわち放電モードであるか否かを判別する（ステップＳ３９）。放電モードであるならば、サブ電力供給制御中であるので、上記したステップＳ２６に進んでバスライン電圧Ｖ_ＤＣが２４.５[Ｖ]より高いか否かを判別する。

一方、サブ制御部６２は、ステップＳ３９において放電モードではないと判別したならば、内蔵バッテリ１６が充電中か否か、すなわち充電モードであるか否かを判別する（ステップＳ４０）。充電モードであるならば、内蔵バッテリ１６への定電流充電制御中であるので、上記したステップＳ３０に進んでバスライン電圧Ｖ_ＤＣが低下したか否かを判別する。サブ制御部６２は、ステップＳ４０において充電モードではないと判別したならば、ゲート信号の生成を停止し（ステップＳ４１）、エラー制御を実行する（ステップＳ４２）。ステップＳ４１及びＳ４２は、ステップＳ２１においてＶ_ＤＣ＜２１.６[Ｖ]が判別されたバスライン電圧Ｖ_ＤＣの低電圧の場合、ステップＳ２２においてＶ_ＤＣ＞２５.０[Ｖ]が判別されたバスライン電圧Ｖ_ＤＣの過電圧の場合、更にステップＳ２８においてＶ_ＢＡＴ＜９.０[Ｖ]の内蔵バッテリ１６の低電圧の場合又はＶ_ＢＡＴ＞１２.８[Ｖ]の内蔵バッテリ１６の過電圧の場合にも実行される。

ステップＳ４１のゲート信号の生成停止により上記したゲート信号のオフ状態となり、スイッチング素子７１～７４はオフに制御される。ステップＳ４２のエラー制御はステップＳ２１、Ｓ２２、Ｓ２８、又はＳ４０において判別された異常状態に対処するための処理である。

図１８に示すように、ステップＳ１７の放電回路制御において、サブ制御部６２は、内蔵バッテリ１６の出力電圧Ｖ_ＢＡＴが１３.０[Ｖ]より高いか否かを判別する（ステップＳ５１）。Ｖ_ＢＡＴ≦１３.０[Ｖ]であるならば、内蔵バッテリ１６は過充電状態ではないので、放電の必要はない。よって、Ｖ_ＢＡＴ≦１３.０[Ｖ]であるならば、サブ制御部６２は放電スイッチ６４をオフに制御する（ステップＳ５２）。一方、Ｖ_ＢＡＴ＞１３.０[Ｖ]であるならば、内蔵バッテリ１６は過充電状態にあるので、放電の必要がある。よって、Ｖ_ＢＡＴ＞１３.０[Ｖ]であるならば、サブ制御部６２は放電スイッチ６４をオン状態にあるか否かを判別する（ステップＳ５３）。放電スイッチ６４がオン状態にないならば、サブ制御部６２は放電スイッチ６４をオンに制御する（ステップＳ５３）。放電スイッチ６４のオンにより、内蔵バッテリ１６からの放電電流が抵抗６５及び放電スイッチ６４を流れるので、内蔵バッテリ１６の出力電圧Ｖ_ＢＡＴは強制的に低下されることになる。

図１９は、定電流充電制御及びサブ電力供給制御の各々が実行されるバスライン電圧Ｖ_ＤＣの電圧範囲を示している。

上記したようにメイン充放電部１１が放電試験モードにあるときに、メインＤＣ／ＤＣ変換部２３の端子２３Ａ、２３Ｂ間に生じる回生電圧によってバスライン電圧Ｖ_ＤＣはＡＣ／ＤＣ変換部２１の出力直流電圧２４.０[Ｖ]より高くなることが生ずる。定電流充電制御は、内蔵バッテリ１６の出力電圧Ｖ_ＢＡＴが９.０[Ｖ]≦Ｖ_ＢＡＴ≦１２.８[Ｖ]の充電可能電圧範囲にあり、かつＶ_ＤＣ＞２４.５[Ｖ]を満足すると開始される。定電流充電制御の開始後、内蔵バッテリ１６が充電されることによりバスライン電圧Ｖ_ＤＣが低下し、２４.４[Ｖ]以下になると定電流充電制御は停止される。また、バスライン電圧Ｖ_ＤＣが２５.０[Ｖ]より高い場合にはバッテリ１５の試験異常であるとして定電流充電制御は停止される。よって、図１９に示した領域ＣＣが定電流充電制御の実行範囲であり、すなわちメインＤＣ／ＤＣ変換部２３からの回生電力を電源として内蔵バッテリ１６が充電される領域である。

このように定電流充電制御を実行することにより、メイン充放電部１１の放電試験モードにおいてメインＤＣ／ＤＣ変換部２３に生じた回生電力を利用して内蔵バッテリ１６を充電させることができ、その回生電力を熱変換して無駄に消費する必要がない。また、定電流充電制御の際には、バスライン電圧Ｖ_ＤＣを２４.４＜Ｖ_ＤＣ≦２５.０[Ｖ]の範囲になるように内蔵バッテリ１６へ供給する電流Ｉ_ｓｕｂを設定された定電流値に制御するので、内蔵バッテリ１６の充電を安定的に行うことができる。

サブ電力供給制御は、上記したようにメイン充放電部１１が充電試験モードにあり、バスライン電圧Ｖ_ＤＣが２１.６[Ｖ]≦Ｖ_ＤＣ≦２５.０[Ｖ]の範囲にあり、内蔵バッテリ１６の出力電圧Ｖ_ＢＡＴが９.２[Ｖ]≦Ｖ_ＢＡＴ≦１３.０[Ｖ]の電力供給可能電圧範囲にあるときに開始される。サブ電力供給制御では、バスライン電圧Ｖ_ＤＣが２４.５[Ｖ]の定電圧になるようにサブＤＣ／ＤＣ変換部５１がデューティ比制御される。なお、サブ電力供給制御においてはバスライン電圧Ｖ_ＤＣは許容値±０.１[Ｖ]を含んで２４.５[Ｖ]±０.１[Ｖ]の範囲に制御されても良い。

サブ電力供給制御の開始後、バスライン電圧Ｖ_ＤＣがＶ_ＤＣ＞２４.５[Ｖ]のように高くなった場合にはメイン充放電部１１が放電試験モードにあり、メインＤＣ／ＤＣ変換部２３から回生電力が生成されている可能性があるのでサブ電力供給制御が直ちに停止される。

また、サブ電力供給制御の開始後、内蔵バッテリ１６の放電により内蔵バッテリ１６の出力電圧Ｖ_ＢＡＴが１０.０[Ｖ]より低くなると、サブＤＣ／ＤＣ変換部５１の定電圧出力は２４.５[Ｖ]から０.１[Ｖ]ずつ段階的に低下され、そしてＶ_ＤＣ≦２４.０[Ｖ]となるとサブ電力供給制御が停止される。バスライン電圧Ｖ_ＤＣが２４.５[Ｖ]より下がると直ちにサブ電力供給制御を停止しない理由は、バスライン電圧Ｖ_ＤＣの電圧変動が大きくなり、メインＤＣ／ＤＣ変換部２３の動作に悪影響を与えることになるからである。これを回避するために、サブ電力供給制御の停止の際にはバスライン電圧Ｖ_ＤＣを２４.５[Ｖ]から２４.０[Ｖ]に段階的に低下させる制御が行われる。よって、図１９に示した領域ＣＶがサブ電力供給制御の実行範囲であり、すなわちサブＤＣ／ＤＣ変換部５１からメインＤＣ／ＤＣ変換部２３へ電力供給される領域である。

このようにサブ電力供給制御を実行することにより、内蔵バッテリ１６の蓄電電力をメイン充放電部１１の充電試験モードにおける充電電源として再利用することができる。また、サブ電力供給制御ではＡＣ／ＤＣ変換部２１の出力電圧２４[Ｖ]より高い２４.５[Ｖ]にバスライン電圧Ｖ_ＤＣを制御するので、サブ充放電部１２からメインＤＣ／ＤＣ変換部２３へ確実に電力供給をすることができる。

なお、メイン充放電部１１が放電試験モードにあるときの２４.０[Ｖ]≦Ｖ_ＤＣ≦２４.４[Ｖ]の電圧範囲の領域Ａ０ではサブ充放電部１２は充電モード及び放電モードのいずれでもなく電流Ｉ_ＳＵＢは流れない。メイン充放電部１１では放電電力と内部消費電力との釣り合いがとれている状態である。

また、メイン充放電部１１が放電試験モード又は充電試験モードにあるときの２１.６[Ｖ]≦Ｖ_ＤＣ≦２４.０[Ｖ]の電圧範囲はＡＣ／ＤＣ変換部２１の出力電圧がメインＤＣ／ＤＣ変換部２３に印加される動作領域Ａ１、Ａ２である。動作領域Ａ２ではメイン充放電部１１が放電試験モードにあってもメインＤＣ／ＤＣ変換部２３の端子２３Ａ、２３Ｂ間が短絡される状態や放電電力が小さい場合のため内蔵バッテリ１６を充電させることができない。また、動作領域Ａ１ではメイン充放電部１１が充電試験モードにあっても内蔵バッテリ１６の出力電圧Ｖ_ＢＡＴが低く、サブ充放電部１２からメインＤＣ／ＤＣ変換部２３に電力供給ができない。バスライン電圧Ｖ_ＤＣが２１.６[Ｖ]より低い領域Ａ３、Ａ４にはメイン充放電部１１が放電試験及び充電試験が不可能な使用不可領域である。

上記した本発明の実施例においては、ＡＣ／ＤＣ変換部２１とメインＤＣ／ＤＣ変換部２３との間のバスラインＬ１、Ｌ２に逆流防止素子としてダイオード２２が設けられているが、それに代えてトランジスタを設けても良い。例えば、図２０に示したように、ＡＣ／ＤＣ変換部２１とメインＤＣ／ＤＣ変換部２３との間にＮチャンネルＦＥＴ（電解効果トランジスタ）４８を設けることができる。ＦＥＴ４８のゲートには図示しないゲート制御部からオン／オフ信号が供給される。放電試験モード時にはＦＥＴ４８はオフに制御され、充電試験モード時にはＦＥＴ４８はオンに制御される。そのゲート制御部は放電試験モード及び充電試験モード各々における電流の流れ方向を検出してその検出結果に応じてＦＥＴ４８のオンオフを切り替えても良い。このようにダイオード２２に代えてＮチャンネルのＦＥＴ４８を設けることにより、ダイオード２２による電圧降下及び電力損失に比べてＦＥＴ４８による電圧降下及び電力損失各々の値を低減させることができる。例えば、ダイオード２２に電流５０[Ａ]を流した時の電圧降下は０.６１[Ｖ]であり、電力損失は０.６１[Ｖ]×５０[Ａ]＝３０.５[Ｗ]となる。これに対し、ＦＥＴ４８のドレイン・ソース間に電流５０[Ａ]を流した時の電圧降下は、ドレイン・ソース間抵抗を１.６[ｍΩ]とすると、５０[Ａ]×１.６[ｍΩ]＝０.０８[Ｖ]であり、電力損失は（５０[Ａ]）^２×１.６[ｍΩ]＝４[Ｗ]となる。よって、ＦＥＴ４８を用いれば電圧降下及び電力損失を十分に低減させることができ、これによりＦＥＴ４８における発熱量を抑えることができるので、ＦＥＴ４８に対してヒートシンクや冷却ファンを設ける必要がなくなるという利点もある。

上記した実施例におけるバッテリ１５、１６の各電圧値及びバスラインＬ１、Ｌ２間の電圧値等の具体的な数値は本発明における一例に過ぎず、本発明はそれらの数値に限定されない。本発明においてそれらの数値が、使用される各バッテリの特性や充放電条件等によって変更されても良いことは勿論である。

１１ メイン充放電部
１２ サブ充放電部
１４ 交流電源
１５ テストバッテリ
１６ 内蔵バッテリ
２１ ＡＣ／ＤＣ変換部
２２ ダイオード
２３ メインＤＣ／ＤＣ変換部
２５、５５ メインスイッチ
２６、５７ サブスイッチ
２７、５６、６５ 抵抗
２８、５３、５９ ヒューズ
２９、３０、５２、６１ 電圧検出部
３１～３４、７１～７４ 半導体スイッチング素子
３５、７５ フルブリッジ回路
３６、３７、７６、７７ チョークコイル
３８、３９、７８、７９ コンデンサ
４０、８０ 電流検出部
４１～４４、８１～８４ 還流ダイオード
４６ 充放電コントローラ
４７ テストＰＣ
４８ ＮチャンネルＦＥＴ
５０ メイン制御部
５１ サブＤＣ／ＤＣ変換部
５８ 簡易放電回路
６０ 温度センサ
６２ サブ制御部
６４ 放電スイッチ
Ｌ１、Ｌ２ バスライン

Claims (7)

1. 定電圧の直流電圧を２つのバスライン間に出力する直流電源部と、
   複数のスイッチング素子からなりかつ２つの第１入力端子及び２つの第１出力端子を有する第１フルブリッジ回路を含み、前記２つの第１入力端子に前記２つのバスラインが各々接続され、前記２つの第１出力端子にテストバッテリの正端子及び負端子が各々接続されるメインＤＣ／ＤＣ変換部と、
   前記第１フルブリッジ回路の前記複数のスイッチング素子各々のオンオフを第１周期でデューティ比制御し、充電試験モード時に前記第１フルブリッジ回路を介して前記テストバッテリに充電電流を供給させることにより前記テストバッテリを充電させ、放電試験モード時に前記テストバッテリの蓄電電荷を前記第１フルブリッジ回路を介して放電させることにより前記２つのバスライン間に前記テストバッテリの放電電力を給電させるメイン充放電制御部と、
   複数のスイッチング素子からなりかつ２つの第２入力端子及び２つの第２出力端子を有する第２フルブリッジ回路を有し、前記２つの第２入力端子に前記２つのバスラインが各々接続され、前記２つの第２出力端子に内蔵バッテリの正端子及び負端子が各々接続されるサブＤＣ／ＤＣ変換部と、
   前記第２フルブリッジ回路の前記複数のスイッチング素子各々のオンオフを第２周期でデューティ比制御して前記内蔵バッテリに対する充放電を行うサブ充放電制御部と、を備えるバッテリ充放電試験装置であって、
   前記サブ充放電制御部は、
   前記内蔵バッテリの出力電圧が電力供給可能電圧範囲にあるとき前記バスライン間の電圧が前記直流電圧の定電圧値より高い第１所定電圧値になるように前記第２周期のデューティ比制御により前記内蔵バッテリの放電電力を前記第２フルブリッジ回路を介して前記２つのバスライン間に供給させるサブ電力供給制御を実行し、前記サブ電力供給制御の実行中に前記バスライン間の電圧が前記直流電圧の定電圧値以下に低下すると前記サブ電力供給制御を停止し、
   前記サブ電力供給制御の実行中に前記バスライン間の電圧が前記第１所定電圧値を越えたときには前記サブ電力供給制御を停止し、前記第２周期のデューティ比制御により前記２つのバスライン間に給電された前記テストバッテリの放電電力を電源として前記第２フルブリッジ回路を介して前記内蔵バッテリを充電させる定電流充電制御を実行し、前記定電流充電制御の実行中に前記バスライン間の電圧が、前記直流電圧の定電圧値より高く前記第１所定電圧値より低い第２所定電圧値以下に低下すると前記定電流充電制御を停止することを特徴とするバッテリ充放電試験装置。
2. 前記サブ充放電制御部は、前記サブ電力供給制御の実行中に前記バスライン間の電圧低下が生じたか否かを繰り返し判別し、前記バスライン間の電圧低下を判別したとき前記第１所定電圧値を段階的に低下させることを特徴とする請求項１記載のバッテリ充放電試験装置。
3. 前記サブ充放電制御部は、前記定電流充電制御の実行中に前記バスライン間の電圧低下が生じたか否かを繰り返し判別し、前記バスライン間の電圧低下を判別したとき前記内蔵バッテリへの充電電流を低下させ、前記バスライン間の電圧低下を判別しなかったとき前記内蔵バッテリへの充電電流を増加させることを特徴とする請求項１又は２記載のバッテリ充放電試験装置。
4. 前記サブ充放電制御部は、前記テストバッテリに対する充放電試験が不可能な低電圧又は過電圧に前記バスライン間の電圧があるとき前記定電流充電制御及び前記サブ電力供給制御を含む制御動作を停止することを特徴とする請求項１又は２記載のバッテリ充放電試験装置。
5. 前記第１フルブリッジ回路は、第１スイッチング素子、第２スイッチング素子、第３スイッチング素子及び第４スイッチング素子からなり、
   前記第１スイッチング素子の一端と前記第３スイッチング素子の一端とが前記２つの第１入力端子の一方に接続され、
   前記第２スイッチング素子の一端と前記第４スイッチング素子の一端とが前記２つの第１入力端子の他方に接続され、
   前記第１スイッチング素子の他端と前記第２スイッチング素子の他端とが前記２つの第１出力端子の一方に接続され、
   前記第３スイッチング素子の他端と前記第４スイッチング素子の他端とが前記２つの第１出力端子の他方に接続され、
   前記第１入力端子の一方が前記２つのバスラインの一方に接続され、前記第１入力端子の他方が前記２つのバスラインの他方に接続され、
   前記２つの第１出力端子が第１インダクタ及び第１キャパシタを含む第１平滑回路を介して前記テストバッテリの両端子に各々接続され、
   前記メイン充放電制御部は、
   前記第１周期内に第１充電電流期間、前記第１充電電流期間の終了直後の第１転流電流期間、第１放電電流期間、及び前記第１放電電流期間の終了直後の第２転流電流期間を構成し、
   前記第１充電電流期間において前記第１スイッチング素子及び前記第４スイッチング素子をオンに制御し、前記第２スイッチング素子及び前記第３スイッチング素子をオフに制御して前記テストバッテリに充電電流を供給し、
   前記第１転流電流期間において前記第１乃至前記第４スイッチング素子をオフに制御して前記第１インダクタに蓄積されたエネルギーにより前記充電電流の方向に第１転流電流を前記第２スイッチング素子及び前記第３スイッチング素子各々の還流ダイオードを介して流し、
   前記第１放電電流期間において前記第１スイッチング素子及び前記第４スイッチング素子をオフに制御し、前記第２スイッチング素子及び前記第３スイッチング素子をオンに制御して前記テストバッテリから放電電流を流し出し、
   前記第２転流電流期間において前記第１乃至前記第４スイッチング素子をオフに制御して前記第１インダクタに蓄積されたエネルギーにより前記放電電流の方向に第２転流電流を前記第１スイッチング素子及び前記第４スイッチング素子各々の還流ダイオードを介して流し、
   前記第１充電電流期間と前記第１放電電流期間との比率によって前記第１周期のデューティ比制御を行い、
   前記第２フルブリッジ回路は、第５スイッチング素子、第６スイッチング素子、第７スイッチング素子及び第８スイッチング素子からなり、
   前記第５スイッチング素子の一端と前記第７スイッチング素子の一端とが前記２つの第２入力端子の一方に接続され、
   前記第６スイッチング素子の一端と前記第８スイッチング素子の一端とが前記２つの第２入力端子の他方に接続され、
   前記第５スイッチング素子の他端と前記第６スイッチング素子の他端とが前記２つの第２出力端子の一方に接続され、
   前記第７スイッチング素子の他端と前記第８スイッチング素子の他端とが前記２つの第２出力端子の他方に接続され、
   前記第２入力端子の一方が前記２つのバスラインの一方に接続され、前記第２入力端子の他方が前記２つのバスラインの他方に接続され、
   前記２つの第２出力端子が第２インダクタ及び第２キャパシタを含む第２平滑回路を介して前記内蔵バッテリの両端子に各々接続され、
   前記サブ充放電制御部は、
   前記第２周期内に第２充電電流期間、前記第２充電電流期間の終了直後の第３転流電流期間、第２放電電流期間、及び前記第２放電電流期間の終了直後の第４転流電流期間を構成し、
   前記第２充電電流期間において前記第５スイッチング素子及び前記第８スイッチング素子をオンに制御し、前記第６スイッチング素子及び前記第７スイッチング素子をオフに制御して前記内蔵バッテリに充電電流を供給し、
   前記第３転流電流期間において前記第５乃至前記第８スイッチング素子をオフに制御して前記第２インダクタに蓄積されたエネルギーにより前記内蔵バッテリへの充電電流の方向に第３転流電流を前記第６スイッチング素子及び前記第７スイッチング素子各々の還流ダイオードを介して流し、
   前記第２放電電流期間において前記第５スイッチング素子及び前記第８スイッチング素子をオフに制御し、前記第６スイッチング素子及び前記第７スイッチング素子をオンに制御して前記内蔵バッテリから放電電流を流し出し、
   前記第４転流電流期間において前記第５乃至前記第８スイッチング素子をオフに制御して前記第２インダクタに蓄積されたエネルギーにより前記内蔵バッテリから放電電流の方向に第２転流電流を前記第５スイッチング素子及び前記第８スイッチング素子各々の還流ダイオードを介して流し、
   前記第２充電電流期間と前記第２放電電流期間との比率によって前記第２周期のデューティ比制御を行うことを特徴とする請求項１乃至４のいずれか１記載のバッテリ充放電試験装置。
6. 前記２つのバスラインの一方には逆流防止素子が設けられ、逆流防止素子は前記メインＤＣ／ＤＣ変換部及び前記サブＤＣ／ＤＣ変換部から前記直流電源部への電流の流れを阻止することを特徴とする請求項１乃至５のいずれか１記載のバッテリ充放電試験装置。
7. 定電圧の直流電圧を２つのバスライン間に出力する直流電源部と、
   複数のスイッチング素子からなりかつ２つの第１入力端子及び２つの第１出力端子を有する第１フルブリッジ回路を含み、前記２つの第１入力端子に前記２つのバスラインが各々接続され、前記２つの第１出力端子にテストバッテリの正端子及び負端子が各々接続されるメインＤＣ／ＤＣ変換部と、
   前記第１フルブリッジ回路の前記複数のスイッチング素子各々のオンオフを第１周期でデューティ比制御し、充電試験モード時に前記第１フルブリッジ回路を介して前記テストバッテリに充電電流を供給させることにより前記テストバッテリを充電させ、放電試験モード時に前記テストバッテリの蓄電電荷を前記第１フルブリッジ回路を介して放電させることにより前記２つのバスライン間に前記テストバッテリの放電電力を給電させるメイン充放電制御部と、
   複数のスイッチング素子からなりかつ２つの第２入力端子及び２つの第２出力端子を有する第２フルブリッジ回路を有し、前記２つの第２入力端子に前記２つのバスラインが各々接続され、前記２つの第２出力端子に内蔵バッテリの正端子及び負端子が各々接続されるサブＤＣ／ＤＣ変換部と、
   前記第２フルブリッジ回路の前記複数のスイッチング素子各々のオンオフを第２周期でデューティ比制御して前記内蔵バッテリに対する充放電を行うサブ充放電制御部と、を備えるバッテリ充放電試験装置のバッテリ放電電力制御方法であって、
   前記サブ充放電制御部は、
   前記内蔵バッテリの出力電圧が電力供給可能電圧範囲にあるとき前記バスライン間の電圧が前記直流電圧の定電圧値より高い第１所定電圧値になるように前記第２周期のデューティ比制御により前記内蔵バッテリの放電電力を前記第２フルブリッジ回路を介して前記２つのバスライン間に供給させるサブ電力供給制御を実行し、前記サブ電力供給制御の実行中に前記バスライン間の電圧が前記直流電圧の定電圧値以下に低下すると前記サブ電力供給制御を停止するステップと、
   前記サブ電力供給制御の実行中に前記バスライン間の電圧が前記第１所定電圧値を越えたときには前記サブ電力供給制御を停止し、前記第２周期のデューティ比制御により前記２つのバスライン間に給電された前記テストバッテリの放電電力を電源として前記第２フルブリッジ回路を介して前記内蔵バッテリを充電させる定電流充電制御を実行し、前記定電流充電制御の実行中に前記バスライン間の電圧が、前記直流電圧の定電圧値より高く前記第１所定電圧値より低い第２所定電圧値以下に低下すると前記定電流充電制御を停止するステップと、を含むことを特徴とするバッテリ放電電力制御方法。

Images