JP7053839B2 - Cassette and washing tub set - Google Patents

Cassette and washing tub set Download PDF

Info

Publication number
JP7053839B2
JP7053839B2 JP2020533393A JP2020533393A JP7053839B2 JP 7053839 B2 JP7053839 B2 JP 7053839B2 JP 2020533393 A JP2020533393 A JP 2020533393A JP 2020533393 A JP2020533393 A JP 2020533393A JP 7053839 B2 JP7053839 B2 JP 7053839B2
Authority
JP
Japan
Prior art keywords
tubular body
cassette
semiconductor layer
peripheral surface
shaped
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2020533393A
Other languages
Japanese (ja)
Other versions
JPWO2020026771A1 (en
Inventor
真悟 渡邉
崇 口山
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kaneka Corp
Original Assignee
Kaneka Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kaneka Corp filed Critical Kaneka Corp
Publication of JPWO2020026771A1 publication Critical patent/JPWO2020026771A1/en
Application granted granted Critical
Publication of JP7053839B2 publication Critical patent/JP7053839B2/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • BPERFORMING OPERATIONS; TRANSPORTING
    • B08CLEANING
    • B08BCLEANING IN GENERAL; PREVENTION OF FOULING IN GENERAL
    • B08B3/00Cleaning by methods involving the use or presence of liquid or steam
    • B08B3/04Cleaning involving contact with liquid
    • B08B3/10Cleaning involving contact with liquid with additional treatment of the liquid or of the object being cleaned, e.g. by heat, by electricity or by vibration
    • B08B3/12Cleaning involving contact with liquid with additional treatment of the liquid or of the object being cleaned, e.g. by heat, by electricity or by vibration by sonic or ultrasonic vibrations
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/304Mechanical treatment, e.g. grinding, polishing, cutting
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306Chemical or electrical treatment, e.g. electrolytic etching
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/673Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere using specially adapted carriers or holders; Fixing the workpieces on such carriers or holders

Description

本明細書で開示される技術は、少なくとも1つの半導体基板を保持した状態で洗浄浴槽内の処理液に浸漬されるカセット、及び、このカセットを備える洗浄浴槽セットに関する。 The techniques disclosed herein relate to a cassette that is immersed in a treatment solution in a cleaning bath while holding at least one semiconductor substrate, and a cleaning bath set comprising this cassette.

従来より、半導体基板を洗浄浴槽の処理液に浸漬させて超音波処理するために、半導体基板をカセットに保持することが知られている。例えば特許文献1では、基板(特許文献1では、液晶表示素子の透明基板)をカセットに保持し、このカセットに保持された基板を、カセットと共に、洗浄浴槽の処理液に浸漬させた状態で、基板を超音波処理するようにしている。 Conventionally, it has been known to hold a semiconductor substrate in a cassette in order to immerse the semiconductor substrate in a treatment liquid of a cleaning bath and perform ultrasonic treatment. For example, in Patent Document 1, a substrate (in Patent Document 1, a transparent substrate of a liquid crystal display element) is held in a cassette, and the substrate held in this cassette is immersed together with a cassette in a treatment liquid of a washing bath. The substrate is ultrasonically treated.

特開平6-138437号公報Japanese Unexamined Patent Publication No. 6-1384437

ところで、シリコンウエハ上に成膜された薄膜のパターニングを、リフトオフ法によって行う場合、このパターニングの工程には、薄膜の剥離工程が含まれる。この剥離工程に超音波処理を導入した場合、工程の歩留まりが飛躍的に改善する。 By the way, when the patterning of the thin film formed on the silicon wafer is performed by the lift-off method, the patterning step includes a thin film peeling step. When ultrasonic treatment is introduced in this peeling process, the yield of the process is dramatically improved.

しかし、超音波処理を行う際、カセット及び洗浄浴槽の形状によっては、洗浄浴槽内の処理液中に定在波が生じる場合がある。この場合、定在波による音圧の不均一によって、洗浄ムラが生じるとともに、特に厚さが薄い半導体基板(例えば太陽電池用の半導体基板)は、定在波の腹の部分(音圧が高い部分)によって押圧されてダメージを受け易い。 However, when performing ultrasonic treatment, standing waves may occur in the treatment liquid in the washing bath depending on the shape of the cassette and the washing bath. In this case, the non-uniformity of the sound pressure due to the standing wave causes uneven cleaning, and the semiconductor substrate having a particularly thin thickness (for example, the semiconductor substrate for a solar cell) has a high sound pressure at the antinode part of the standing wave. It is easily damaged by being pressed by the part).

ここに開示する技術は、斯かる点に鑑みてなされたものであり、その目的とするところは、洗浄浴槽の形状に関係なく、半導体基板の超音波処理を良好に行えるカセット及び洗浄浴槽セットを提供することにある。 The technology disclosed here has been made in view of these points, and the purpose thereof is to provide a cassette and a cleaning bathtub set that can perform ultrasonic treatment of a semiconductor substrate satisfactorily regardless of the shape of the cleaning bathtub. To provide.

前記の目的を達成するために、以下のカセット及び洗浄浴槽セットが提供される。 To achieve the above objectives, the following cassettes and wash tub sets are provided.

前記カセットは、少なくとも1つの半導体基板を洗浄浴槽内の処理液に浸漬させて超音波処理するために、前記少なくとも1つの半導体基板を保持した状態で前記処理液に浸漬されるカセットであり、前記カセットは、筒状体で構成されているとともに、前記筒状体の外側に表出する外周面と、前記筒状体の内周面に前記少なくとも1つの半導体基板を保持する保持部とを備え、前記筒状体の筒軸方向に直交する断面において、前記外周面の周方向の一部が曲線とされ、残部が直線とされているものである。 The cassette is a cassette that is immersed in the treatment liquid while holding the at least one semiconductor substrate in order to immerse the at least one semiconductor substrate in the treatment liquid in the cleaning bath for ultrasonic treatment. The cassette is composed of a cylindrical body, and includes an outer peripheral surface exposed to the outside of the tubular body and a holding portion for holding the at least one semiconductor substrate on the inner peripheral surface of the tubular body. In a cross section orthogonal to the cylindrical axis direction of the cylindrical body, a part of the peripheral surface in the circumferential direction is a curved line, and the rest is a straight line.

前記洗浄浴槽セットは、少なくとも1つの半導体基板を処理液に浸漬させて超音波処理するために、前記少なくとも1つの半導体基板を保持した状態で前記処理液に浸漬される、筒状体で構成されたカセットと、前記カセットを、前記筒状体の筒軸方向が上下方向となるように内部に配置しかつ貯留する処理液に浸漬させることが可能な洗浄浴槽とを備え、前記カセットは、前記筒状体の外側に表出する外周面と、前記筒状体の内周面に前記少なくとも1つの半導体基板を保持する保持部とを有しており、前記筒状体の筒軸方向に直交する断面において、前記外周面の周方向の一部が曲線とされ、残部が直線とされているものである。 The cleaning bath set is composed of a cylindrical body that is immersed in the treatment liquid while holding the at least one semiconductor substrate in order to immerse the at least one semiconductor substrate in the treatment liquid for ultrasonic treatment. The cassette is provided with a washing bath which is arranged inside the cylindrical body so that the cylindrical axis direction is in the vertical direction and can be immersed in a storage liquid. The cassette is the cassette. It has an outer peripheral surface exposed to the outside of the cylindrical body and a holding portion for holding the at least one semiconductor substrate on the inner peripheral surface of the tubular body, and is orthogonal to the cylindrical axial direction of the tubular body. A part of the outer peripheral surface in the circumferential direction is a curved line, and the rest is a straight line.

前記カセット及び洗浄浴槽セットによると、洗浄浴槽の形状及びカセット設置位置に関係なく、半導体基板の超音波処理が良好に行われるとともに、厚さが薄い半導体基板(例えば太陽電池用の半導体基板)を超音波処理しても、半導体基板にダメージを与えることがない。 According to the cassette and the washing tub set, the ultrasonic treatment of the semiconductor substrate is satisfactorily performed regardless of the shape of the washing tub and the position where the cassette is installed, and a thin semiconductor substrate (for example, a semiconductor substrate for a solar cell) is used. Even if ultrasonic treatment is performed, the semiconductor substrate will not be damaged.

例示的な実施形態に係るカセットが、貯留する処理液に浸漬されるように配置される洗浄浴槽をカセットと共に示す平面図である。FIG. 5 is a plan view showing a washing bath in which a cassette according to an exemplary embodiment is arranged so as to be immersed in a stored treatment liquid together with the cassette. 洗浄浴槽をその筒軸方向に直交する面(水平面)に沿って切断した断面図である。It is sectional drawing which cut the washing tub along the plane (horizontal plane) orthogonal to the cylinder axis direction. 図1のIII-III線に沿って切断した断面図である。It is sectional drawing which cut along the line III-III of FIG. 半導体基板を保持したカセットの筒状体を示す、筒状体の筒軸方向に直交する面に沿って切断した断面図である。It is sectional drawing which shows the cylindrical body of the cassette which held the semiconductor substrate, and cut along the plane orthogonal to the cylindrical axis direction of the tubular body. 太陽電池を部分的に示す模式的な断面図である。It is a schematic sectional view partially showing a solar cell. 太陽電池を構成する結晶基板の裏側主面を示す底面図である。It is a bottom view which shows the back side main surface of the crystal substrate which constitutes a solar cell. 太陽電池の製造方法の一工程を示す図5相当図である。It is a figure corresponding to FIG. 5 which shows one process of the manufacturing method of a solar cell. 太陽電池の製造方法の一工程を示す図5相当図である。It is a figure corresponding to FIG. 5 which shows one process of the manufacturing method of a solar cell. 太陽電池の製造方法の一工程を示す図5相当図である。It is a figure corresponding to FIG. 5 which shows one process of the manufacturing method of a solar cell. 太陽電池の製造方法の一工程を示す図5相当図である。It is a figure corresponding to FIG. 5 which shows one process of the manufacturing method of a solar cell. 太陽電池の製造方法の一工程を示す図5相当図である。It is a figure corresponding to FIG. 5 which shows one process of the manufacturing method of a solar cell. 太陽電池の製造方法の一工程を示す図5相当図である。It is a figure corresponding to FIG. 5 which shows one process of the manufacturing method of a solar cell. 太陽電池の製造方法の一工程を示す図5相当図である。It is a figure corresponding to FIG. 5 which shows one process of the manufacturing method of a solar cell. カセットの筒状体の別の形状を示す図4相当図である。It is a figure corresponding to FIG. 4 which shows another shape of the tubular body of a cassette. カセットの筒状体の更に別の形状を示す図4相当図である。FIG. 4 is a view corresponding to FIG. 4, showing still another shape of the tubular body of the cassette. カセットの筒状体の更に別の形状を示す図4相当図である。FIG. 4 is a view corresponding to FIG. 4, showing still another shape of the tubular body of the cassette. カセットの筒状体の更に別の形状を示す図4相当図である。FIG. 4 is a view corresponding to FIG. 4, showing still another shape of the tubular body of the cassette. カセットの筒状体の更に別の形状を示す図4相当図である。FIG. 4 is a view corresponding to FIG. 4, showing still another shape of the tubular body of the cassette. カセットの筒状体の更に別の形状を示す図4相当図である。FIG. 4 is a view corresponding to FIG. 4, showing still another shape of the tubular body of the cassette.

以下、例示的な実施形態を図面に基づいて詳細に説明する。 Hereinafter, exemplary embodiments will be described in detail with reference to the drawings.

図1~図3は、例示的な実施形態に係るカセット51が、貯留する処理液に浸漬されるように配置される洗浄浴槽21を示す。カセット51は、図4に示すように、少なくとも1つ(本実施形態では、複数)の半導体基板57を洗浄浴槽21内の処理液に浸漬させて超音波処理するために、少なくとも1つ(複数)の半導体基板57を保持した状態で処理液に浸漬されるものである。本実施形態では、半導体基板57は、太陽電池10用の半導体基板である。尚、図3では、半導体基板57の記載を省略している。 1 to 3 show a washing bath 21 in which a cassette 51 according to an exemplary embodiment is arranged so as to be immersed in a stored treatment liquid. As shown in FIG. 4, the cassette 51 has at least one (plurality) in order to immerse at least one (multiple in this embodiment) semiconductor substrate 57 in the treatment liquid in the cleaning bath 21 for ultrasonic treatment. ) Is immersed in the treatment liquid while holding the semiconductor substrate 57. In the present embodiment, the semiconductor substrate 57 is a semiconductor substrate for the solar cell 10. In FIG. 3, the description of the semiconductor substrate 57 is omitted.

ここで、太陽電池10の構成について、図5及び図6に基づいて説明する。太陽電池10は、シリコン(Si)製の結晶基板11を用いている。結晶基板11は、互いに対向する2つの主面11S(11SU、11SB)を有している。ここでは、光が入射する主面を表側主面11SUと呼び、これとは反対側の主面を裏側主面11SBと呼ぶ。表側主面11SUは、裏側主面11SBよりも積極的に受光させる側であって受光側とされ、裏側主面11SBは、積極的に受光させない側であって非受光側とされる。 Here, the configuration of the solar cell 10 will be described with reference to FIGS. 5 and 6. The solar cell 10 uses a crystal substrate 11 made of silicon (Si). The crystal substrate 11 has two main surfaces 11S (11SU, 11SB) facing each other. Here, the main surface on which light is incident is referred to as the front main surface 11SU, and the main surface on the opposite side is referred to as the back main surface 11SB. The front side main surface 11SU is a side that positively receives light from the back side main surface 11SB and is a light receiving side, and the back side main surface 11SB is a side that is not positively received light and is a non-light receiving side.

太陽電池10は、いわゆるヘテロ接合結晶シリコン太陽電池であって、電極層を裏側主面11SBに配置したバックコンタクト型(裏面電極型)太陽電池である。 The solar cell 10 is a so-called heterojunction crystalline silicon solar cell, which is a back contact type (back surface electrode type) solar cell in which an electrode layer is arranged on a back side main surface 11SB.

太陽電池10は、結晶基板11、真性半導体層12(12U、12p、12n)、導電型半導体層13(p型半導体層13p、n型半導体層13n)、低反射層14、及び電極層15(透明電極層17、金属電極層18)を含む。 The solar cell 10 includes a crystal substrate 11, an intrinsic semiconductor layer 12 (12U, 12p, 12n), a conductive semiconductor layer 13 (p-type semiconductor layer 13p, n-type semiconductor layer 13n), a low reflection layer 14, and an electrode layer 15 ( A transparent electrode layer 17 and a metal electrode layer 18) are included.

以下では、便宜上、p型半導体層13p又はn型半導体層13nに個別に対応する部材には、参照符号の末尾に「p」又は「n」を付すことがある。 In the following, for convenience, the members individually corresponding to the p-type semiconductor layer 13p or the n-type semiconductor layer 13n may be suffixed with "p" or "n".

結晶基板11は、単結晶シリコンで形成された半導体基板であってもよく、多結晶シリコンで形成された半導体基板(単結晶シリコン基板)であってもよい。以下では、単結晶シリコン基板を例に挙げて説明する。 The crystal substrate 11 may be a semiconductor substrate formed of single crystal silicon, or may be a semiconductor substrate (single crystal silicon substrate) formed of polycrystalline silicon. Hereinafter, a single crystal silicon substrate will be described as an example.

結晶基板11の導電型は、シリコン原子に対して電子を導入する不純物(例えば、リン(P)原子)を導入されたn型単結晶シリコン基板であってもよく、シリコン原子に対して正孔を導入する不純物(例えば、ホウ素(B)原子)を導入されたp型単結晶シリコン基板であってもよい。以下では、キャリア寿命が長いといわれるn型の単結晶基板を例に挙げて説明する。 The conductive type of the crystal substrate 11 may be an n-type single crystal silicon substrate into which an impurity that introduces an electron into a silicon atom (for example, a phosphorus (P) atom) is introduced, and a hole is introduced to the silicon atom. It may be a p-type single crystal silicon substrate into which an impurity (for example, a boron (B) atom) is introduced. Hereinafter, an n-type single crystal substrate, which is said to have a long carrier life, will be described as an example.

図7に示すように、結晶基板11は、受光した光を閉じこめておくという観点から、2つの主面11Sの表面に、山(凸)と谷(凹)とから構成されるテクスチャ構造TX(第1テクスチャ構造)を有していてもよい。なお、テクスチャ構造TX(凹凸面)は、例えば、結晶基板11における面方位が(100)面のエッチングレートと、面方位が(111)面のエッチングレートとの差を応用した異方性エッチングによって形成することができる。 As shown in FIG. 7, the crystal substrate 11 has a texture structure TX (convex) and valleys (concave) formed on the surfaces of the two main surfaces 11S from the viewpoint of confining the received light. It may have a first texture structure). The texture structure TX (concavo-convex surface) is, for example, by anisotropic etching applying the difference between the etching rate of the (100) plane in the plane orientation and the etching rate of the (111) plane in the plane orientation of the crystal substrate 11. Can be formed.

テクスチャ構造TXにおける凹凸の大きさとして、例えば、頂点(山)の数で定義することが可能である。本実施形態においては、光取り込みと生産性との観点から、50000個/mm以上100000個/mm以下の範囲であることが好ましく、特には70000個/mm以上85000個/mm以下の範囲であると好ましい。The size of the unevenness in the texture structure TX can be defined by, for example, the number of vertices (mountains). In the present embodiment, from the viewpoint of light uptake and productivity, the range is preferably 50,000 pieces / mm 2 or more and 100,000 pieces / mm 2 or less, and particularly 70,000 pieces / mm 2 or more and 85,000 pieces / mm 2 or less. It is preferably in the range of.

結晶基板11の厚さは、250μm以下であってもよい。なお、結晶基板11の厚さを測定する場合の測定方向は、結晶基板11の平均面(平均面とは、テクスチャ構造TXに依存しない基板全体としての面を意味する)に対する垂直方向である。そこで、以下、この垂直方向、すなわち、厚さを測定する方向を厚さ方向(半導体基板57の厚さ方向でもある)とする。 The thickness of the crystal substrate 11 may be 250 μm or less. When measuring the thickness of the crystal substrate 11, the measurement direction is the direction perpendicular to the average plane of the crystal substrate 11 (the average plane means the plane of the entire substrate that does not depend on the texture structure TX). Therefore, hereinafter, this vertical direction, that is, the direction in which the thickness is measured is referred to as the thickness direction (also the thickness direction of the semiconductor substrate 57).

結晶基板11の厚さが過度に小さいと、機械的強度の低下が生じたり、外光(太陽光)が十分に吸収されず、短絡電流密度が減少したりする。このため、結晶基板11の厚さは、50μm以上が好ましく、70μm以上がより好ましい。ここで、結晶基板11の両主面11S(11SU、11SB)にテクスチャ構造TXが形成されている場合には、結晶基板11の厚さは、表側主面11SU及び裏側主面11SBのそれぞれの凹凸構造における凸の頂点(厚さ方向に互いに対向する頂点)を結んだ直線間の距離で表される。 If the thickness of the crystal substrate 11 is excessively small, the mechanical strength is lowered, external light (sunlight) is not sufficiently absorbed, and the short-circuit current density is reduced. Therefore, the thickness of the crystal substrate 11 is preferably 50 μm or more, more preferably 70 μm or more. Here, when the texture structure TX is formed on both main surfaces 11S (11SU, 11SB) of the crystal substrate 11, the thickness of the crystal substrate 11 is the unevenness of each of the front side main surface 11SU and the back side main surface 11SB. It is represented by the distance between straight lines connecting convex vertices (vertices facing each other in the thickness direction) in the structure.

真性半導体層12(12U、12p、12n)は、結晶基板11の両主面11S(11SU、11SB)を覆うことによって、結晶基板11への不純物の拡散を抑えつつ、表面パッシベーションを行う。なお、「真性(i型)」とは、導電性不純物を含まない完全な真性に限られず、シリコン系層が真性層として機能し得る範囲で微量のn型不純物又はp型不純物を含む「弱n型」又は「弱p型」の実質的に真性である層をも包含する。 The intrinsic semiconductor layer 12 (12U, 12p, 12n) covers both main surfaces 11S (11SU, 11SB) of the crystal substrate 11 to perform surface passivation while suppressing the diffusion of impurities to the crystal substrate 11. The term "intrinsic (i-type)" is not limited to perfect authenticity that does not contain conductive impurities, and is "weak" that contains trace amounts of n-type impurities or p-type impurities within the range in which the silicon-based layer can function as an intrinsic layer. It also includes layers that are substantially true of "n-type" or "weak p-type".

真性半導体層12(12U、12p、12n)は、必須ではなく、必要に応じて、適宜形成すればよい。 The intrinsic semiconductor layer 12 (12U, 12p, 12n) is not essential and may be appropriately formed as needed.

真性半導体層12の材料は、特に限定されないが、非晶質シリコン系材料であってもよく、薄膜としてシリコンと水素とを含む水素化非晶質シリコン系薄膜(a-Si:H薄膜)であってもよい。なお、ここでいう非晶質とは、長周期で秩序を有していない構造であり、すなわち、完全な無秩序なだけでなく、短周期で秩序を有しているものも含まれる。 The material of the intrinsic semiconductor layer 12 is not particularly limited, but may be an amorphous silicon-based material, and may be a hydrided amorphous silicon-based thin film (a—Si: H thin film) containing silicon and hydrogen as a thin film. There may be. The term "amorphous" as used herein is a structure having a long period and no order, that is, not only a completely disordered structure but also a structure having a short period and no order is included.

真性半導体層12の厚さは、特に限定されないが、2nm以上20nm以下であってもよい。厚さが2nm以上であると、結晶基板11に対するパッシベーション層としての効果が高まり、厚さが20nm以下であると、高抵抗化により生じる変換特性の低下を抑えられるためである。 The thickness of the intrinsic semiconductor layer 12 is not particularly limited, but may be 2 nm or more and 20 nm or less. This is because when the thickness is 2 nm or more, the effect as a passivation layer for the crystal substrate 11 is enhanced, and when the thickness is 20 nm or less, the deterioration of the conversion characteristics caused by the high resistance can be suppressed.

真性半導体層12の形成方法は、特に限定されないが、プラズマCVD(Plasma enhancedChemical Vapor Deposition)法が用いられる。この方法によると、単結晶シリコンへの不純物の拡散を抑制しつつ、基板表面のパッシベーションを有効に行える。また、プラズマCVD法であれば、真性半導体層12における層中の水素濃度をその厚さ方向で変化させることにより、キャリアの回収を行う上で有効なエネルギーギャッププロファイルの形成をも行える。 The method for forming the intrinsic semiconductor layer 12 is not particularly limited, but a plasma CVD (Plasma enhanced Chemical Vapor Deposition) method is used. According to this method, the passivation of the substrate surface can be effectively performed while suppressing the diffusion of impurities into the single crystal silicon. Further, in the plasma CVD method, by changing the hydrogen concentration in the layer of the intrinsic semiconductor layer 12 in the thickness direction, it is possible to form an energy gap profile effective for recovering carriers.

なお、プラズマCVD法による薄膜の製膜条件としては、例えば、基板温度が100℃以上300℃以下、圧力が20Pa以上2600Pa以下、及び高周波のパワー密度が0.003W/cm以上0.5W/cm以下であってもよい。The conditions for forming a thin film by the plasma CVD method are, for example, a substrate temperature of 100 ° C. or higher and 300 ° C. or lower, a pressure of 20 Pa or higher and 2600 Pa or lower, and a high frequency power density of 0.003 W / cm 2 or higher and 0.5 W /. It may be cm 2 or less.

薄膜の形成に使用する原料ガスとしては、真性半導体層12の場合は、モノシラン(SiH)及びジシラン(Si)等のシリコン含有ガス、又は、それらのガスと水素(H)とを混合したガスであってもよい。In the case of the intrinsic semiconductor layer 12, the raw material gas used for forming the thin film includes silicon-containing gas such as monosilane (SiH 4 ) and disilane (Si 2 H 6 ), or their gas and hydrogen (H 2 ). May be a mixed gas.

なお、上記のガスに、メタン(CH)、アンモニア(NH)、又はモノゲルマン(GeH)等の異種の元素を含むガスを添加して、シリコンカーバイド(SiC)、シリコンナイトライド(SiN)又はシリコンゲルマニウム(SIGe)等のシリコン化合物を形成することにより、薄膜のエネルギーギャップを適宜変更してもよい。In addition, a gas containing a different element such as methane (CH 4 ), ammonia (NH 3 ), or monogerman (GeH 4 ) is added to the above gas to form silicon carbide (SiC) or silicon nitride (SiN). The energy gap of the thin film may be appropriately changed by forming a silicon compound such as x ) or silicon germanium (SIGe).

導電型半導体層13としては、p型半導体層13pとn型半導体層13nとが挙げられる。図5に示すように、p型半導体層13pは、結晶基板11の裏側主面11SBの一部に真性半導体層12pを介して形成される。n型半導体層13nは、結晶基板11の裏側主面の他の一部に真性半導体層12nを介して形成される。すなわち、p型半導体層13pと結晶基板11との間、及びn型半導体層13nと結晶基板11との間に、それぞれパッシベーションの役割を果たす中間層として真性半導体層12が介在する。 Examples of the conductive semiconductor layer 13 include a p-type semiconductor layer 13p and an n-type semiconductor layer 13n. As shown in FIG. 5, the p-type semiconductor layer 13p is formed on a part of the back side main surface 11SB of the crystal substrate 11 via the intrinsic semiconductor layer 12p. The n-type semiconductor layer 13n is formed on the other part of the back side main surface of the crystal substrate 11 via the intrinsic semiconductor layer 12n. That is, the intrinsic semiconductor layer 12 is interposed between the p-type semiconductor layer 13p and the crystal substrate 11 and between the n-type semiconductor layer 13n and the crystal substrate 11 as intermediate layers that play a passivation role, respectively.

p型半導体層13p及びn型半導体層13nの各厚さは、特に限定されないが、2nm以上20nm以下であってもよい。厚さが2nm以上であると、結晶基板11に対するパッシベーション層としての効果が高まり、厚さが20nm以下であると、高抵抗化により生じる変換特性の低下を抑えられるためである。 The thickness of each of the p-type semiconductor layer 13p and the n-type semiconductor layer 13n is not particularly limited, but may be 2 nm or more and 20 nm or less. This is because when the thickness is 2 nm or more, the effect as a passivation layer for the crystal substrate 11 is enhanced, and when the thickness is 20 nm or less, the deterioration of the conversion characteristics caused by the high resistance can be suppressed.

p型半導体層13p及びn型半導体層13nは、結晶基板11の裏側主面11SBにおいて、p型半導体層13pとn型半導体層13nとが電気的に分離されるように配置される。導電型半導体層13の幅は、50μm以上3000μm以下であってよく、80μm以上800μm以下であってもよい(なお、半導体層の幅及び後述の電極層の幅は、特に断りがない限り、パターン化された各層の一部分の長さで、パターン化により、例えば線状になった一部分の延び方向と直交する方向の長さを意図する)。 The p-type semiconductor layer 13p and the n-type semiconductor layer 13n are arranged so that the p-type semiconductor layer 13p and the n-type semiconductor layer 13n are electrically separated from each other on the back side main surface 11SB of the crystal substrate 11. The width of the conductive semiconductor layer 13 may be 50 μm or more and 3000 μm or less, and may be 80 μm or more and 800 μm or less (note that the width of the semiconductor layer and the width of the electrode layer described later are patterns unless otherwise specified. The length of a portion of each layer that has been made, by patterning, for example, intended to be the length perpendicular to the extension direction of the linearized portion).

結晶基板11内で生成した光励起子(キャリア)が導電型半導体層13を介して取り出される場合、正孔は電子よりも有効質量が大きい。このため、輸送損を低減させるという観点から、p型半導体層13pがn型半導体層13nよりも幅が狭くてもよい。例えば、p型半導体層13pの幅は、n型半導体層13nの幅の0.5倍以上0.9倍以下であってもよく、また、0.6倍以上0.8倍以下であってもよい。 When the photoexciters (carriers) generated in the crystal substrate 11 are taken out via the conductive semiconductor layer 13, the holes have a larger effective mass than the electrons. Therefore, from the viewpoint of reducing the transportation loss, the width of the p-type semiconductor layer 13p may be narrower than that of the n-type semiconductor layer 13n. For example, the width of the p-type semiconductor layer 13p may be 0.5 times or more and 0.9 times or less the width of the n-type semiconductor layer 13n, and may be 0.6 times or more and 0.8 times or less. May be good.

p型半導体層13pは、p型のドーパント(ホウ素等)が添加されたシリコン層であって、不純物拡散の抑制又は直列抵抗の抑制という観点から、非晶質シリコンで形成されてもよい。一方、n型半導体層13nは、n型のドーパント(リン等)が添加されたシリコン層であって、p型半導体層13pと同様に、非晶質シリコン層で形成されてもよい。 The p-type semiconductor layer 13p is a silicon layer to which a p-type dopant (boron or the like) is added, and may be formed of amorphous silicon from the viewpoint of suppressing impurity diffusion or suppressing series resistance. On the other hand, the n-type semiconductor layer 13n is a silicon layer to which an n-type dopant (phosphorus or the like) is added, and may be formed of an amorphous silicon layer in the same manner as the p-type semiconductor layer 13p.

導電型半導体層13の原料ガスとしては、モノシラン(SiH)若しくはジシラン(Si)等のシリコン含有ガス、又はシリコン系ガスと水素(H)との混合ガスを用いてもよい。ドーパントガスには、p型半導体層13pの形成にはジボラン(B)等を用いることができ、n型半導体層の形成にはホスフィン(PH)等を用いることができる。また、ホウ素(B)又はリン(P)といった不純物の添加量は微量でよいため、ドーパントガスを原料ガスで希釈した混合ガスを用いてもよい。As the raw material gas of the conductive semiconductor layer 13, a silicon-containing gas such as monosilane (SiH 4 ) or disilane (Si 2 H 6 ), or a mixed gas of a silicon-based gas and hydrogen (H 2 ) may be used. As the dopant gas, diborane (B 2 H 6 ) or the like can be used for forming the p-type semiconductor layer 13p, and phosphine (PH 3 ) or the like can be used for forming the n-type semiconductor layer. Further, since the amount of impurities such as boron (B) and phosphorus (P) added may be very small, a mixed gas obtained by diluting the dopant gas with the raw material gas may be used.

また、p型半導体層13p又はn型半導体層13nのエネルギーギャップの調整のために、メタン(CH)、二酸化炭素(CO)、アンモニア(NH)又はモノゲルマン(GeH)等の異種の元素を含むガスを添加することにより、p型半導体層13p又はn型半導体層13nが化合物化されてもよい。Further, in order to adjust the energy gap of the p-type semiconductor layer 13p or the n-type semiconductor layer 13n, different types such as methane (CH 4 ), carbon dioxide (CO 2 ), ammonia (NH 3 ) or monogerman (GeH 4 ) are used. The p-type semiconductor layer 13p or the n-type semiconductor layer 13n may be compounded by adding a gas containing the element of.

低反射層14は、太陽電池10が受けた光の反射を抑制する層である。低反射層14の材料には、光を透過する透光性の材料であれば、特に限定されないが、例えば、酸化ケイ素(SiO)、窒化ケイ素(SiN)、酸化亜鉛(ZnO)又は酸化チタン(TiO)が挙げられる。また、低反射層14の形成方法としては、例えば、酸化亜鉛又は酸化チタン等の酸化物のナノ粒子を分散させた樹脂材料で塗布してもよい。The low reflection layer 14 is a layer that suppresses the reflection of light received by the solar cell 10. The material of the low reflection layer 14 is not particularly limited as long as it is a translucent material that transmits light, and is, for example, silicon oxide (SiO x ), silicon nitride (SiN x ), zinc oxide (ZnO), or oxidation. Titanium (TIO x ) can be mentioned. Further, as a method for forming the low reflection layer 14, for example, a resin material in which nanoparticles of an oxide such as zinc oxide or titanium oxide are dispersed may be applied.

電極層15は、p型半導体層13p又はn型半導体層13nをそれぞれ覆うように形成されて、各導電型半導体層13と電気的に接続される。これにより、電極層15は、p型半導体層13p又はn型半導体層13nに生じるキャリアを導く輸送層として機能する。 The electrode layer 15 is formed so as to cover the p-type semiconductor layer 13p or the n-type semiconductor layer 13n, respectively, and is electrically connected to each conductive semiconductor layer 13. As a result, the electrode layer 15 functions as a transport layer for guiding carriers generated in the p-type semiconductor layer 13p or the n-type semiconductor layer 13n.

なお、電極層15は、導電性が高い金属のみで形成されてもよい。また、p型半導体層13p及びn型半導体層13nとのそれぞれの電気的な接合の観点から、又は電極材料である金属の両半導体層13p、13nに対する原子の拡散を抑制するという観点から、透明導電性酸化物で構成された電極層15を、金属製の電極層とp型半導体層13pとの間及び金属製の電極層とn型半導体層13nとの間にそれぞれ設けてもよい。 The electrode layer 15 may be formed only of a metal having high conductivity. Further, it is transparent from the viewpoint of electrical bonding with the p-type semiconductor layer 13p and the n-type semiconductor layer 13n, or from the viewpoint of suppressing the diffusion of atoms with respect to both the semiconductor layers 13p and 13n of the metal as the electrode material. The electrode layer 15 made of a conductive oxide may be provided between the metal electrode layer and the p-type semiconductor layer 13p and between the metal electrode layer and the n-type semiconductor layer 13n, respectively.

本実施形態においては、透明導電性酸化物で形成される電極層15を透明電極層17と称し、金属製の電極層15を金属電極層18と称する。また、図6に示す結晶基板11の裏側主面11SBの底面図に示すように、それぞれ櫛歯形状を持つp型半導体層13p及びn型半導体層13nにおいて、櫛背部上に形成される電極層をバスバー部と称し、櫛歯部上に形成される電極層をフィンガ部と称することがある。 In the present embodiment, the electrode layer 15 formed of the transparent conductive oxide is referred to as a transparent electrode layer 17, and the metal electrode layer 15 is referred to as a metal electrode layer 18. Further, as shown in the bottom view of the back side main surface 11SB of the crystal substrate 11 shown in FIG. 6, the electrode layer formed on the back of the comb in the p-type semiconductor layer 13p and the n-type semiconductor layer 13n having a comb tooth shape, respectively. Is referred to as a bus bar portion, and the electrode layer formed on the comb tooth portion may be referred to as a finger portion.

透明電極層17は、材料としては特に限定されないが、例えば、酸化亜鉛(ZnO)若しくは酸化インジウム(InO)、又は酸化インジウムに種々の金属酸化物、例えば酸化チタン(TiO)、酸化スズ(SnO)、酸化タングステン(WO)若しくは酸化モリブデン(MoO)等を1重量%以上10重量%以下の濃度で添加した透明導電性酸化物が挙げられる。The transparent electrode layer 17 is not particularly limited as a material, but is, for example, zinc oxide (ZnO) or indium oxide (InO x ), or various metal oxides such as titanium oxide (TIO x ) and tin oxide (Tino x) in indium oxide. Examples thereof include transparent conductive oxides to which SnO), tungsten oxide (WO x ), molybdenum oxide (MoO x ) and the like are added at a concentration of 1% by weight or more and 10% by weight or less.

透明電極層17の厚さは、20nm以上200nm以下であってもよい。この厚さに好適な透明電極層の形成方法には、例えば、スパッタ法等の物理気相堆積(PVD:physical Vapor Deposition)法、又は有機金属化合物と酸素又は水との反応を利用した金属有機化学気相堆積法(MOCVD:Metal-Organic Chemical Vapor Deposition)法等が挙げられる。 The thickness of the transparent electrode layer 17 may be 20 nm or more and 200 nm or less. The method for forming the transparent electrode layer suitable for this thickness is, for example, a physical vapor deposition (PVD) method such as a sputtering method, or a metalorganic organic substance using a reaction between an organometallic compound and oxygen or water. Examples thereof include a chemical vapor deposition method (MOCVD: Metal-Organic Chemical Vapor Deposition).

金属電極層18は、材料としては特に限定されないが、例えば、銀(Ag)、銅(Cu)、アルミニウム(Al)又はニッケル(Ni)等が挙げられる。 The material of the metal electrode layer 18 is not particularly limited, and examples thereof include silver (Ag), copper (Cu), aluminum (Al), nickel (Ni), and the like.

金属電極層18の厚さは、1μm以上80μm以下であってもよい。この厚さに好適な金属電極層18の形成方法には、材料ペーストをインクジェットによる印刷若しくはスクリーン印刷する印刷法、又はめっき法が挙げられる。但し、これには限定されず、真空プロセスを採用する場合には、蒸着又はスパッタリング法を採用してもよい。 The thickness of the metal electrode layer 18 may be 1 μm or more and 80 μm or less. Examples of the method for forming the metal electrode layer 18 suitable for this thickness include a printing method in which the material paste is printed by inkjet or screen printing, or a plating method. However, the present invention is not limited to this, and when a vacuum process is adopted, a vapor deposition or sputtering method may be adopted.

p型半導体層13p及びn型半導体層13nにおける櫛歯部の幅と、該櫛歯部の上に形成される金属電極層18の幅とは、同程度であってもよい。但し、櫛歯部の幅と比べて、金属電極層18の幅が狭くてもよい。また、金属電極層18同士のリーク電流が防止される構成であれば、櫛歯部の幅と比べて、金属電極層18の幅が広くてもよい。 The width of the comb tooth portion in the p-type semiconductor layer 13p and the n-type semiconductor layer 13n and the width of the metal electrode layer 18 formed on the comb tooth portion may be about the same. However, the width of the metal electrode layer 18 may be narrower than the width of the comb tooth portion. Further, the width of the metal electrode layer 18 may be wider than the width of the comb tooth portion as long as the leakage current between the metal electrode layers 18 is prevented.

本実施形態においては、結晶基板11の裏側主面11SBの上に、真性半導体層12、導電型半導体層13、低反射層14及び電極層15を積層した状態で、各接合面のパッシベーション、導電型半導体層13及びその界面における欠陥準位の発生の抑制、並びに透明電極層17における透明導電性酸化物の結晶化を目的として、所定のアニール処理を施す。 In the present embodiment, the intrinsic semiconductor layer 12, the conductive semiconductor layer 13, the low reflection layer 14, and the electrode layer 15 are laminated on the back side main surface 11SB of the crystal substrate 11, and the passivation and conductivity of each joint surface are laminated. A predetermined annealing treatment is performed for the purpose of suppressing the generation of defect levels at the type semiconductor layer 13 and its interface and crystallization of the transparent conductive oxide in the transparent electrode layer 17.

本実施形態に係るアニール処理には、例えば、上記の各層を形成した結晶基板11を150℃以上200℃以下に過熱したオーブンに投入して行うアニール処理が挙げられる。この場合、オーブン内の雰囲気は、大気でもよく、さらには、雰囲気として水素又は窒素を用いると、より効果的なアニール処理を行うことができる。また、このアニール処理は、各層を形成した結晶基板11に、赤外線ヒータにより赤外線を照射させるRTA(Rapid Thermal Annealing)処理であってもよい。 Examples of the annealing treatment according to the present embodiment include an annealing treatment in which the crystal substrate 11 on which each of the above layers is formed is placed in an oven heated to 150 ° C. or higher and 200 ° C. or lower. In this case, the atmosphere in the oven may be the atmosphere, and further, if hydrogen or nitrogen is used as the atmosphere, more effective annealing treatment can be performed. Further, this annealing treatment may be an RTA (Rapid Thermal Annealing) treatment in which the crystal substrate 11 on which each layer is formed is irradiated with infrared rays by an infrared heater.

以下、太陽電池10の製造方法について、図7~図13を参照しながら説明する。 Hereinafter, a method for manufacturing the solar cell 10 will be described with reference to FIGS. 7 to 13.

まず、図7に示すように、表側主面11SU及び裏側主面11SBにそれぞれテクスチャ構造TXを有する結晶基板11を準備する。 First, as shown in FIG. 7, a crystal substrate 11 having a texture structure TX on each of the front side main surface 11SU and the back side main surface 11SB is prepared.

次に、図8に示すように、結晶基板11の表側主面11SUの上に、例えば真性半導体層12Uを形成する。続いて、形成した真性半導体層12Uの上に反射防止層14を形成する。反射防止層14には、入射光を閉じ込める光閉じ込め効果の観点から、適した光吸収係数及び屈折率を有するシリコンナイトライド(SiN)又はシリコンオキサイド(SiO)が用いられる。Next, as shown in FIG. 8, for example, an intrinsic semiconductor layer 12U is formed on the front main surface 11SU of the crystal substrate 11. Subsequently, the antireflection layer 14 is formed on the formed intrinsic semiconductor layer 12U. For the antireflection layer 14, silicon nitride (SiN x ) or silicon oxide (SiO x ) having an appropriate light absorption coefficient and refractive index is used from the viewpoint of the light confinement effect of confining the incident light.

次に、図9に示すように、結晶基板11の裏側主面11SBの上に、例えばi型非晶質シリコンを用いた真性半導体層12pを形成する。続いて、形成した真性半導体層12pの上に、p型半導体層13pを形成する。これにより、結晶基板11における一方の主面である裏側主面11SBの上に、真性半導体層12pを介在させたp型半導体層13pが形成される。 Next, as shown in FIG. 9, an intrinsic semiconductor layer 12p using, for example, i-type amorphous silicon is formed on the back side main surface 11SB of the crystal substrate 11. Subsequently, the p-type semiconductor layer 13p is formed on the formed intrinsic semiconductor layer 12p. As a result, the p-type semiconductor layer 13p having the intrinsic semiconductor layer 12p interposed therebetween is formed on the back side main surface 11SB, which is one of the main surfaces of the crystal substrate 11.

その後、その形成したp型半導体層13pの上に、複数層のリフトオフ層LF(第1リフトオフ層LF1及び第2リフトオフ層LF2)を形成する。具体的には、p型半導体層13pの上に、互いの密度が異なるシリコン系薄膜材料を含む第1リフトオフ層LF1及び第2リフトオフ層LF2を順次積層して形成する。これにより、第1リフトオフ層LF1がp型半導体層13pの上に形成され、第2リフトオフ層LF2が第1リフトオフ層LF1の上に形成される。 After that, a plurality of lift-off layer LFs (first lift-off layer LF1 and second lift-off layer LF2) are formed on the formed p-type semiconductor layer 13p. Specifically, the first lift-off layer LF1 and the second lift-off layer LF2 containing silicon-based thin film materials having different densities are sequentially laminated on the p-type semiconductor layer 13p. As a result, the first lift-off layer LF1 is formed on the p-type semiconductor layer 13p, and the second lift-off layer LF2 is formed on the first lift-off layer LF1.

次に、図10に示すように、結晶基板11の裏側主面11SBにおいて、第2リフトオフ層LF2、第1リフトオフ層LF1及びp型半導体層13pをパターニングする。これにより、p型半導体層13pが選択的に除去されて、p型半導体層13pの形成されない非形成領域NAが生じる。一方、結晶基板11の裏側主面11SBでエッチングされなかった領域には、少なくとも第2リフトオフ層LF2、第1リフトオフ層LF1及びp型半導体層13pが残る。 Next, as shown in FIG. 10, the second lift-off layer LF2, the first lift-off layer LF1 and the p-type semiconductor layer 13p are patterned on the back side main surface 11SB of the crystal substrate 11. As a result, the p-type semiconductor layer 13p is selectively removed, and a non-formed region NA in which the p-type semiconductor layer 13p is not formed is generated. On the other hand, at least the second lift-off layer LF2, the first lift-off layer LF1 and the p-type semiconductor layer 13p remain in the region not etched on the back side main surface 11SB of the crystal substrate 11.

このようなパターニング工程は、フォトリソグラフィ法、例えば所定のパターンを有するレジスト膜(不図示)を第2リフトオフ層LF2の上に形成し、形成したレジスト膜によってマスクされた領域をエッチングすることにより実現する。図10に示す場合は、真性半導体層12p、p型半導体層13p、第1リフトオフ層LF1、及び第2リフトオフ層LF2の各層をパターニングすることにより、結晶基板11の裏側主面11SBの一部の領域に非形成領域NA、すなわち裏側主面11SBの露出領域が生じる。 Such a patterning step is realized by a photolithography method, for example, by forming a resist film (not shown) having a predetermined pattern on the second lift-off layer LF2 and etching a region masked by the formed resist film. do. In the case shown in FIG. 10, by patterning each layer of the intrinsic semiconductor layer 12p, the p-type semiconductor layer 13p, the first lift-off layer LF1 and the second lift-off layer LF2, a part of the back side main surface 11SB of the crystal substrate 11 is formed. A non-formed region NA, that is, an exposed region of the back side main surface 11SB is generated in the region.

図10に示す工程で使用するエッチング溶液として、例えばフッ化水素酸と酸化性溶液との混合溶液(例えばフッ硝酸)、又は、オゾンをフッ化水素酸に溶解させた溶液(以下、オゾン/フッ酸液という)が挙げられる。また、リフトオフ層LFのエッチングに寄与するエッチング剤はフッ化水素である。なお、ここでのパターニングは、エッチング溶液を用いたウエットエッチングには限定されない。パターニングは、例えばドライエッチングであってもよく、エッチングペースト等を用いたパターン印刷であってもよい。 As the etching solution used in the step shown in FIG. 10, for example, a mixed solution of hydrofluoric acid and an oxidizing solution (for example, hydrofluoric acid) or a solution in which ozone is dissolved in hydrofluoric acid (hereinafter, ozone / foot). Acid solution). The etching agent that contributes to the etching of the lift-off layer LF is hydrogen fluoride. The patterning here is not limited to wet etching using an etching solution. The patterning may be, for example, dry etching or pattern printing using an etching paste or the like.

次に、図11に示すように、第2リフトオフ層LF2、第1リフトオフ層LF1、p型半導体層13p及び真性半導体層12pを含め、結晶基板11の裏側主面11SBの上に、真性半導体層12n及びn型半導体層13nを順次形成する。これにより、真性半導体層12nとn型半導体層13nとの積層膜が、非形成領域NA上と、第2リフトオフ層LF2の表面及び側面(端面)上と、第1リフトオフ層LF1、p型半導体層13p及び真性半導体層12pの側面(端面)上とに形成される。 Next, as shown in FIG. 11, the intrinsic semiconductor layer including the second lift-off layer LF2, the first lift-off layer LF1, the p-type semiconductor layer 13p, and the intrinsic semiconductor layer 12p is placed on the back side main surface 11SB of the crystal substrate 11 on the intrinsic semiconductor layer. The 12n and n-type semiconductor layers 13n are sequentially formed. As a result, the laminated film of the intrinsic semiconductor layer 12n and the n-type semiconductor layer 13n is formed on the non-formed region NA, on the surface and side surface (end surface) of the second lift-off layer LF2, and on the first lift-off layer LF1 and p-type semiconductor. It is formed on the side surface (end face) of the layer 13p and the intrinsic semiconductor layer 12p.

次に、図12に示すように、エッチング溶液を用いて、積層した第1リフトオフ層LF1及び第2リフトオフ層LF2を除去することにより、第2リフトオフ層LF2の上に堆積したn型半導体層13n及び真性半導体層12nを結晶基板11から除去する(この工程をリフトオフ工程と称する)。なお、このリフトオフ工程に使用するエッチング溶液としては、例えばフッ化水素酸を主成分とする溶液が挙げられる。 Next, as shown in FIG. 12, the n-type semiconductor layer 13n deposited on the second lift-off layer LF2 by removing the laminated first lift-off layer LF1 and the second lift-off layer LF2 using an etching solution. And the intrinsic semiconductor layer 12n is removed from the crystal substrate 11 (this step is referred to as a lift-off step). Examples of the etching solution used in this lift-off step include a solution containing hydrofluoric acid as a main component.

その後、リンス液を用いて、結晶基板11に付着しているエッチング溶液を除去する(この工程をリンス工程と称する)。リンス工程では、リフトオフ工程で完全に除去できなかった、リフトオフ層LFを覆うn型半導体層13n及び真性半導体層12nを除去する。リンス液としては、例えば純水をベースとして、後述の如く表面張力を調整するための液性調整剤を添加したものを用いる。 Then, a rinsing solution is used to remove the etching solution adhering to the crystal substrate 11 (this step is referred to as a rinsing step). In the rinsing step, the n-type semiconductor layer 13n and the intrinsic semiconductor layer 12n covering the lift-off layer LF, which could not be completely removed in the lift-off step, are removed. As the rinsing liquid, for example, a pure water base to which a liquid adjusting agent for adjusting the surface tension is added is used as described later.

リフトオフ工程及びリンス工程に用いるエッチング溶液及びリンス液の表面張力は、25mN/m以上70mN/m以下であることが好ましく、特に30mN/m以上60mN/m以下であることが好ましい。表面張力をこの範囲内にすることにより、p型半導体層13p及びリフトオフ層LFに対する高い濡れ性により、リフトオフ工程がスムーズに進み、さらに、リフトオフ工程及びリンス工程で剥離したn型半導体層13n及び真性半導体層12nが、エッチング溶液及びリンス液中で凝集し易くなる。その結果、凝集して粒子が大きくなることにより、n型半導体層13n及び真性半導体層12nの結晶基板11への再付着が抑制される。また、エッチング溶液又はリンス液を循環させた際に、フィルタリングにより粒子の除去が容易となる。このように、微細な剥離及び浮遊物が液中に長時間対流することがなくなるので、生産性及び歩留まりが共に向上する。 The surface tension of the etching solution and the rinsing solution used in the lift-off step and the rinsing step is preferably 25 mN / m or more and 70 mN / m or less, and particularly preferably 30 mN / m or more and 60 mN / m or less. By keeping the surface tension within this range, the lift-off process proceeds smoothly due to the high wettability to the p-type semiconductor layer 13p and the lift-off layer LF, and the n-type semiconductor layer 13n and the intrinsicity peeled off in the lift-off step and the rinsing process. The semiconductor layer 12n tends to aggregate in the etching solution and the rinsing solution. As a result, the particles aggregate and become large, so that the reattachment of the n-type semiconductor layer 13n and the intrinsic semiconductor layer 12n to the crystal substrate 11 is suppressed. Further, when the etching solution or the rinsing solution is circulated, the particles can be easily removed by filtering. In this way, fine exfoliation and suspended matter do not convection in the liquid for a long time, so that both productivity and yield are improved.

次に、図13に示すように、結晶基板11における裏側主面11SBの上、すなわち、p型半導体層13p及びn型半導体層13nのそれぞれに、例えば、マスクを用いたスパッタリング法により、分離溝25を生じさせるように透明電極層17(17p、17n)を形成する。なお、透明電極層17(17p、17n)の形成は、スパッタリング法に代えて、以下のようにしてもよい。例えば、マスクを用いずに透明導電性酸化物膜を裏側主面11SB上の全面に製膜し、その後、フォトリソグラフィ法により、p型半導体層13p上及びn型半導体層13n上にそれぞれ透明導電性酸化物膜を残すエッチングを行って形成してもよい。ここで、p型半導体層13pとn型半導体層13nとを互いに分離絶縁する分離溝25を形成することにより、リーク電流が発生し難くなる。 Next, as shown in FIG. 13, the separation groove is formed on the back side main surface 11SB of the crystal substrate 11, that is, on each of the p-type semiconductor layer 13p and the n-type semiconductor layer 13n by, for example, a sputtering method using a mask. The transparent electrode layer 17 (17p, 17n) is formed so as to give rise to 25. The transparent electrode layer 17 (17p, 17n) may be formed as follows instead of the sputtering method. For example, a transparent conductive oxide film is formed on the entire surface of the back surface main surface 11SB without using a mask, and then transparent conductivity is formed on the p-type semiconductor layer 13p and the n-type semiconductor layer 13n by a photolithography method. It may be formed by etching to leave a sex oxide film. Here, by forming the separation groove 25 that separates and insulates the p-type semiconductor layer 13p and the n-type semiconductor layer 13n from each other, leakage current is less likely to occur.

その後、透明電極層17の上に、例えば開口部を有するメッシュスクリーン(不図示)を用いて、線状の金属電極層18(18p、18n)を形成する。 Then, a linear metal electrode layer 18 (18p, 18n) is formed on the transparent electrode layer 17 by using, for example, a mesh screen (not shown) having an opening.

こうして、裏面接合型の太陽電池10が形成される。この太陽電池10の形成過程におけるリフトオフ工程及び/又はリンス工程において、処理液が貯留された洗浄浴槽21を用いて超音波処理が行われ、これにより、n型半導体層13n及び真性半導体層12nの剥離がより確実なものとなる。洗浄浴槽21内の処理液としては、リフトオフ工程では、当該リフトオフ工程に使用するエッチング溶液であり、リンス工程では、リンス液である。本実施形態において、カセット51に保持される半導体基板57は、図11又は図12の状態にある半導体基板(結晶基板11に、真性半導体層12p、p型半導体層13p、真性半導体層12n、n型半導体層13n等が積層されたもの)である。本実施形態では、半導体基板57は、その厚さ方向から見て、略矩形状をなしている。 In this way, the back surface bonded type solar cell 10 is formed. In the lift-off step and / or the rinsing step in the forming process of the solar cell 10, ultrasonic treatment is performed using the washing bath 21 in which the treatment liquid is stored, whereby the n-type semiconductor layer 13n and the intrinsic semiconductor layer 12n are subjected to ultrasonic treatment. The peeling becomes more reliable. The treatment liquid in the washing bath 21 is an etching solution used in the lift-off step in the lift-off step, and a rinsing liquid in the rinsing step. In the present embodiment, the semiconductor substrate 57 held in the cassette 51 is a semiconductor substrate in the state of FIG. 11 or 12 (on the crystal substrate 11, the intrinsic semiconductor layer 12p, the p-type semiconductor layer 13p, the intrinsic semiconductor layer 12n, n). A type semiconductor layer 13n or the like is laminated). In the present embodiment, the semiconductor substrate 57 has a substantially rectangular shape when viewed from the thickness direction thereof.

図3及び図4に示すように、本実施形態では、カセット51は、樹脂製の筒状体52で構成されていて、筒状体52の筒軸方向が上下方向となるように、洗浄浴槽21内の処理液に浸漬される。なお、筒状体52は樹脂製に限らず、例えば金属製であってもよい。以下、カセット51(筒状体52)については、洗浄浴槽21内に配置される姿勢(処理液に浸漬される姿勢)にあるとして説明する。 As shown in FIGS. 3 and 4, in the present embodiment, the cassette 51 is composed of a resin tubular body 52, and the washing bathtub is formed so that the tubular body 52 is in the vertical direction. It is immersed in the treatment liquid in 21. The tubular body 52 is not limited to the resin, and may be made of metal, for example. Hereinafter, the cassette 51 (cylindrical body 52) will be described as being in a posture (a posture of being immersed in the treatment liquid) arranged in the washing bath 21.

筒状体52は、筒状体52の外側に表出する外周面52aと、筒状体52の内側に空間を形成する内周面52bとを有する。筒状体52の筒軸方向に直交する断面(水平方向に沿って切断した断面)において、外周面52aの周方向の一部が曲線とされ、残部が直線とされている。本実施形態では、図4に示すように、筒状体52の筒軸方向に直交する断面において、外周面52aは、互いに平行な2つの直線52cと、2つの直線52cの一端部同士及び他端部同士を連結する、曲率中心が筒状体52の内側に位置する円弧状の曲線52dとを含む形状(以下、スタジアム形状という)とされている。本実施形態では、内周面52bも、基本的には、外周面52aと同様の形状とされている。すなわち、内周面52bには、後述の如く、保持用突起部52e及び基板支持部52fが設けられる。尚、円弧状の曲線52dに代えて、弓状の曲線としてもよい。 The tubular body 52 has an outer peripheral surface 52a exposed to the outside of the tubular body 52 and an inner peripheral surface 52b forming a space inside the tubular body 52. In the cross section of the tubular body 52 orthogonal to the tubular axis direction (cross section cut along the horizontal direction), a part of the outer peripheral surface 52a in the circumferential direction is curved and the rest is straight. In the present embodiment, as shown in FIG. 4, in a cross section orthogonal to the cylindrical axis direction of the tubular body 52, the outer peripheral surface 52a has two straight lines 52c parallel to each other, one ends of the two straight lines 52c, and the like. The shape includes an arc-shaped curve 52d whose center of curvature is located inside the tubular body 52 (hereinafter referred to as a stadium shape) that connects the ends. In the present embodiment, the inner peripheral surface 52b also has basically the same shape as the outer peripheral surface 52a. That is, the inner peripheral surface 52b is provided with a holding protrusion 52e and a substrate support portion 52f as described later. Instead of the arc-shaped curve 52d, a bow-shaped curve may be used.

筒状体52の内周面52bにおいてスタジアム形状の2つの直線52cに対応する部分に、半導体基板57を保持する複数の保持用突起部52eが、直線52cが延びる方向に並ぶようにそれぞれ設けられている。その各直線52cの部分において、直線52cが延びる方向に相隣接する保持用突起部52eの間の間隔が、半導体基板57の厚さ(図4では、分かり易くするために誇張して描いている)と略同じとされ、その間に半導体基板57が上下方向に延びた起立した姿勢で保持される。また、各面において相隣接する保持用突起部52eの間の下端部に、半導体基板57の下面が当接して半導体基板57を支持する基板支持部52f(図3参照)が設けられている。保持用突起部52e及び基板支持部52fは、半導体基板57を保持する保持部に相当する。半導体基板57の保持の構成は、一例であり、その他の構成を採用してもよい。また、カセット51に保持される半導体基板57の姿勢は、どのような姿勢であってもよく、例えば、上下方向に対して傾斜した姿勢であってもよい。さらに、半導体基板57の面がどの方向を向いていてもよい。 A plurality of holding protrusions 52e for holding the semiconductor substrate 57 are provided on the inner peripheral surface 52b of the tubular body 52 at a portion corresponding to the two straight lines 52c of the stadium shape so as to be arranged in the direction in which the straight lines 52c extend. ing. In the portion of each straight line 52c, the distance between the holding protrusions 52e adjacent to each other in the direction in which the straight line 52c extends is exaggerated for the thickness of the semiconductor substrate 57 (in FIG. 4, for the sake of clarity). ), While the semiconductor substrate 57 is held in an upright posture extending in the vertical direction. Further, a substrate support portion 52f (see FIG. 3) is provided at the lower end portion between the holding protrusions 52e adjacent to each other on each surface so that the lower surface of the semiconductor substrate 57 abuts to support the semiconductor substrate 57. The holding protrusions 52e and the substrate support portion 52f correspond to the holding portions that hold the semiconductor substrate 57. The configuration for holding the semiconductor substrate 57 is an example, and other configurations may be adopted. Further, the posture of the semiconductor substrate 57 held by the cassette 51 may be any posture, for example, a posture inclined with respect to the vertical direction. Further, the surface of the semiconductor substrate 57 may face in any direction.

洗浄浴槽21は、水平方向に延びる底壁部22と、底壁部22の周縁部から上側に立ち上がり、内部に処理液を貯留する筒状側壁部23とを備えていて、上側が開口された有底筒状に形成されている。すなわち、底壁部22の面内方向に対して交差する方向に立ち上がるように筒状側壁部23が形成される。筒状側壁部23の筒軸方向は上下方向に一致している(すなわち、本実施形態では、底壁部22の面内方向に対する交差方向は上下方向であるといえる)。洗浄浴槽21も、筒状体52と同様に、樹脂製である。洗浄浴槽21も、樹脂製に限らず、例えば金属製であってもよい。 The washing bathtub 21 includes a bottom wall portion 22 extending in the horizontal direction and a cylindrical side wall portion 23 rising upward from the peripheral edge portion of the bottom wall portion 22 and storing the treatment liquid inside, and the upper side is opened. It is formed in the shape of a bottomed cylinder. That is, the tubular side wall portion 23 is formed so as to stand up in a direction intersecting the in-plane direction of the bottom wall portion 22. The tubular axial direction of the tubular side wall portion 23 coincides with the vertical direction (that is, in the present embodiment, it can be said that the crossing direction of the bottom wall portion 22 with respect to the in-plane direction is the vertical direction). The washing bath 21 is also made of resin like the tubular body 52. The washing bath 21 is not limited to the resin, and may be made of, for example, metal.

本実施形態では、筒状側壁部23の筒軸方向に直交する断面(水平方向に沿って切断した断面)において、筒状側壁部23は、略長方形状に形成されている。洗浄浴槽21について、筒状側壁部23の断面の長方形の長辺が延びる方向を、長手方向といい、長方形の短辺が延びる方向を、短手方向という。なお、筒状側壁部23の断面形状は、略長方形状に限られるものではなく、どのような形状であってもよい。また、洗浄浴槽21の大きさは、カセット51を、洗浄浴槽21の内部に筒状体52の筒軸方向が上下方向となるように配置して、洗浄浴槽21内の処理液に浸漬させることが可能であれば、どのような大きさであってもよい。 In the present embodiment, in the cross section of the tubular side wall portion 23 orthogonal to the tubular axial direction (cross section cut along the horizontal direction), the tubular side wall portion 23 is formed in a substantially rectangular shape. Regarding the washing bath 21, the direction in which the long side of the rectangle of the cross section of the tubular side wall portion 23 extends is referred to as the longitudinal direction, and the direction in which the short side of the rectangle extends is referred to as the lateral direction. The cross-sectional shape of the tubular side wall portion 23 is not limited to a substantially rectangular shape, and may be any shape. Further, the size of the washing tub 21 is such that the cassette 51 is arranged inside the washing tub 21 so that the axial direction of the tubular body 52 is in the vertical direction, and the cassette 51 is immersed in the treatment liquid in the washing tub 21. Can be of any size as long as it is possible.

洗浄浴槽21は、処理液に浸漬されたカセット51の上下方向(底壁部22の面内方向に対する交差方向)、及び上下方向に交差する方向である横方向(底壁部22の面内方向)への移動を制止する制止部30を更に備えていても構わない。本実施形態では、制止部30は、カセット51の横方向への移動を制止する第1の制止部31と、カセット51の上下方向への移動を制止する第2の制止部41とを有する一例を用いて説明する。なお、第1の制止部31によりカセット51の上下方向への移動も制止できる場合には、制止部30は、第1の制止部31のみを有していてもよい。同様に、第2の制止部41によりカセット51の横方向の移動も制止できる場合には、制止部30は、第2の制止部41のみを有していてもよい。また、制止部30自体をなくすことも可能であり、カセット51を底壁部22上に置くだけであってもよい。 The washing tub 21 has a vertical direction (in-plane direction of the bottom wall portion 22) and a lateral direction (in-plane direction of the bottom wall portion 22) of the cassette 51 immersed in the treatment liquid. ) May be further provided with a restraining unit 30 for restraining the movement to). In the present embodiment, the restraint portion 30 is an example having a first restraint portion 31 for restraining the lateral movement of the cassette 51 and a second restraint portion 41 for restraining the vertical movement of the cassette 51. Will be described using. If the first restraint portion 31 can also restrain the movement of the cassette 51 in the vertical direction, the restraint portion 30 may have only the first restraint portion 31. Similarly, if the second restraint portion 41 can also restrain the lateral movement of the cassette 51, the restraint portion 30 may have only the second restraint portion 41. Further, it is possible to eliminate the restraining portion 30 itself, and the cassette 51 may be simply placed on the bottom wall portion 22.

本実施形態では、第1の制止部31は、図2に示すように、処理液に浸漬されたカセット51(筒状体52)の外側周囲において周方向に並ぶように設けられた複数(本実施形態では、4つ)の第1の制止片32を含む。4つの第1の制止片32は、洗浄浴槽21の底壁部22上に設けられていて、筒状体52の下端面の外形ラインに対応した仮想の線35上に位置する。4つの第1の制止片32は、筒状体52の外周面52aに合致する合致面32aと、筒状体52の下端面を受ける受け面32bとを有している。4つの第1の制止片32のうち2つの第1の制止片32(以下、第1の制止片32Aともいう)の合致面32aは、平面であって、筒状体52の外周面52aにおける直線52cに対応する部分に合致する。一方、残りの2つの第1の制止片32(以下、第1の制止片32Bともいう)の合致面32aは、凹曲面であって、筒状体52の外周面52aにおける曲線52dに対応する部分に合致する。 In the present embodiment, as shown in FIG. 2, a plurality of first restraining portions 31 are provided so as to be arranged in the circumferential direction around the outer side of the cassette 51 (cylindrical body 52) immersed in the treatment liquid. In the embodiment, the first restraint piece 32 of 4) is included. The four first restraining pieces 32 are provided on the bottom wall portion 22 of the washing bathtub 21 and are located on a virtual line 35 corresponding to the outer line of the lower end surface of the tubular body 52. The four first restraining pieces 32 have a mating surface 32a that matches the outer peripheral surface 52a of the tubular body 52, and a receiving surface 32b that receives the lower end surface of the tubular body 52. The mating surface 32a of the two first restraint pieces 32 (hereinafter, also referred to as the first restraint piece 32A) out of the four first restraint pieces 32 is a flat surface, and is on the outer peripheral surface 52a of the tubular body 52. It matches the portion corresponding to the straight line 52c. On the other hand, the mating surface 32a of the remaining two first restraint pieces 32 (hereinafter, also referred to as the first restraint piece 32B) is a concave curved surface and corresponds to the curve 52d on the outer peripheral surface 52a of the tubular body 52. Match the part.

筒状体52の下端面が受け面32bに接触しているとき、筒状体52の上端面の高さ位置は、処理液の液面の高さ位置よりも低い。受け面32bは、筒状体52の下端面と洗浄浴槽21の底壁部22との間に隙間を形成して、筒状体52の内側に対する処理液の流出入を促進させる役割を有する。なお、受け面32bがなくて、筒状体52の下端面が底壁部22に直に接触していたとしても、実際には、その間に僅かな隙間が生じ、筒状体52の内側に対する処理液の流出入がなされる。但し、筒状体52が第2の制止部41により押圧される場合、筒状体52を長期に亘って使用すると、筒状体52の変形により隙間がなくなる可能性があるので、受け面32bを設けることが好ましい。 When the lower end surface of the tubular body 52 is in contact with the receiving surface 32b, the height position of the upper end surface of the tubular body 52 is lower than the height position of the liquid surface of the treatment liquid. The receiving surface 32b has a role of forming a gap between the lower end surface of the tubular body 52 and the bottom wall portion 22 of the cleaning bathtub 21 to promote the inflow and outflow of the treatment liquid to the inside of the tubular body 52. Even if the lower end surface of the tubular body 52 is in direct contact with the bottom wall portion 22 without the receiving surface 32b, a slight gap is actually formed between them, and the lower end surface of the tubular body 52 is in direct contact with the inside of the tubular body 52. The treatment liquid flows in and out. However, when the tubular body 52 is pressed by the second restraining portion 41, if the tubular body 52 is used for a long period of time, the gap may be eliminated due to the deformation of the tubular body 52, so that the receiving surface 32b It is preferable to provide.

4つの第1の制止片32は、第1の制止片32を、処理液に浸漬されたカセット51に対して離接可能に移動させるモータ等の移動機構36(図3参照)によって、移動させられる。本実施形態では、移動機構36は、底壁部22の下面に設けられていて、例えば、2つの第1の制止片32A同士を、互いに離接するように、底壁部22上で洗浄浴槽21の短手方向に移動させ、2つの第1の制止片32B同士を、互いに離接するように、底壁部22上で洗浄浴槽21の長手方向に移動させる。なお、移動機構36の詳細構成については省略する。 The four first restraining pieces 32 are moved by a moving mechanism 36 (see FIG. 3) such as a motor that moves the first stopping piece 32 so as to be detachable from the cassette 51 immersed in the treatment liquid. Be done. In the present embodiment, the moving mechanism 36 is provided on the lower surface of the bottom wall portion 22, and for example, the cleaning bathtub 21 is provided on the bottom wall portion 22 so that the two first restraining pieces 32A are separated from each other. The two first restraining pieces 32B are moved in the longitudinal direction of the washing tub 21 on the bottom wall portion 22 so as to be separated from each other. The detailed configuration of the moving mechanism 36 will be omitted.

4つの第1の制止片32は、移動機構36によってカセット51に近接して合致面32aが筒状体52の外周面52aにそれぞれ当接して筒状体52をその内側に押圧する。これにより、カセット51の横方向への移動が制止される。4つの第1の制止片32の筒状体52に対する押圧力によっては、4つの第1の制止片32によりカセット51の上下方向への移動も制止することが可能になる。一方、カセット51を洗浄浴槽21に対して出し入れする際には、4つの第1の制止片32が移動機構36によってカセット51から離れる。このとき、各第1の制止片32は、その受け面32bが筒状体52の下端面から外れないような量だけ移動する。これにより、カセット51の洗浄浴槽21に対する出し入れが容易になる。 In the four first restraining pieces 32, the matching surface 32a abuts on the outer peripheral surface 52a of the cylindrical body 52 in close proximity to the cassette 51 by the moving mechanism 36, and presses the tubular body 52 inward. As a result, the lateral movement of the cassette 51 is stopped. Depending on the pressing force of the four first restraint pieces 32 on the tubular body 52, the four first restraint pieces 32 can also restrain the movement of the cassette 51 in the vertical direction. On the other hand, when the cassette 51 is taken in and out of the washing bath 21, the four first restraining pieces 32 are separated from the cassette 51 by the moving mechanism 36. At this time, each of the first restraint pieces 32 moves by an amount so that the receiving surface 32b does not come off from the lower end surface of the tubular body 52. This makes it easy to put the cassette 51 in and out of the washing tub 21.

なお、第1の制止片32は、必ずしも移動可能に構成されている必要はなく、底壁部22に固定されていてもよい。この場合、第1の制止片32は、筒状体52の下端面を受け面32bに当接させた状態で合致面32aが筒状体52の外周面52aに略当接するような位置に設けられる。また、複数の第1の制止片32のうちの一部の第1の制止片32のみを移動可能に構成してもよい。 The first restraining piece 32 does not necessarily have to be configured to be movable, and may be fixed to the bottom wall portion 22. In this case, the first restraining piece 32 is provided at a position where the matching surface 32a substantially abuts on the outer peripheral surface 52a of the tubular body 52 in a state where the lower end surface of the tubular body 52 is in contact with the receiving surface 32b. Be done. Further, only a part of the first restraint pieces 32 among the plurality of first restraint pieces 32 may be configured to be movable.

さらに、第1の制止片32は、底壁部22に設けられる代わりに、筒状側壁部23に支持部材を介して設けられていてもよい。この場合、第1の制止片32が、その支持部材を介して、処理液に浸漬されたカセット51に対して離接可能に構成されてもよい。 Further, the first restraining piece 32 may be provided on the cylindrical side wall portion 23 via a support member instead of being provided on the bottom wall portion 22. In this case, the first restraint piece 32 may be configured to be detachable from the cassette 51 immersed in the treatment liquid via the support member thereof.

第1の制止片32の数、カセット51に対して離接可能に構成される第1の制止片32の数、及び、第1の制止片32を移動可能に構成した場合の移動方向は、筒状体52の断面形状により異なり、カセット51の横方向への移動を制止できるように適宜に設定される。 The number of the first restraint pieces 32, the number of the first restraint pieces 32 configured to be detachable from the cassette 51, and the moving direction when the first restraint piece 32 is configured to be movable are as follows. It depends on the cross-sectional shape of the tubular body 52, and is appropriately set so as to prevent the cassette 51 from moving in the lateral direction.

また、上側から見た洗浄浴槽21に対するカセット51の位置(第1の制止片32の位置)は、通常は、洗浄浴槽21の中央部とされるが、洗浄浴槽21のどこであってもよい。 The position of the cassette 51 (the position of the first restraining piece 32) with respect to the washing tub 21 as viewed from above is usually the central portion of the washing tub 21, but may be anywhere in the washing tub 21.

洗浄浴槽21は、筒状側壁部23に対して回動機構25を介して回動可能に装着された天面部24を更に備えている。天面部24は、洗浄浴槽21の短手方向において、2つの分割部24aに分割されている。各分割部24aの長辺側の端部には、ヒンジ軸24bが洗浄浴槽21の長手方向に貫通するように設けられている。ヒンジ軸24bは、分割部24aに固定されているとともに、筒状側壁部23の上端における長辺に対応する部分に設けられたヒンジ軸支持部23aに回動可能に支持されている。2つの分割部24aは、両開きのドアのように、それぞれのヒンジ軸24bの回動によって回動して、洗浄浴槽21の上端の開口を開閉する。回動機構25は、詳細な構成は省略するが、例えば、2つの分割部24aのヒンジ軸24bに対して減速機構を介して連結された1つのモータを有し、このモータの回転により2つの分割部24aのヒンジ軸24bが互いに逆向きに回動して、2つの分割部24aが回動する。なお、本実施形態では、2つの分割部24aは、洗浄浴槽21の上端の開口の全ての部分を覆っていないが、開口の全ての部分を覆うことも可能である。 The washing bathtub 21 further includes a top surface portion 24 rotatably attached to the tubular side wall portion 23 via a rotation mechanism 25. The top surface portion 24 is divided into two divided portions 24a in the lateral direction of the washing bath 21. A hinge shaft 24b is provided at the end on the long side of each of the divided portions 24a so as to penetrate in the longitudinal direction of the washing bath 21. The hinge shaft 24b is fixed to the split portion 24a and is rotatably supported by the hinge shaft support portion 23a provided at the portion corresponding to the long side at the upper end of the tubular side wall portion 23. The two split portions 24a rotate by the rotation of the respective hinge shafts 24b, like a double door, to open and close the opening at the upper end of the washing bath 21. Although the detailed configuration is omitted, the rotation mechanism 25 has, for example, one motor connected to the hinge shaft 24b of the two division portions 24a via a reduction mechanism, and two motors are rotated by the rotation of the motor. The hinge shaft 24b of the split portion 24a rotates in opposite directions, and the two split portions 24a rotate. In the present embodiment, the two divided portions 24a do not cover all the parts of the opening at the upper end of the washing bath 21, but it is also possible to cover all the parts of the opening.

第2の制止部41は、底壁部22に対向しかつ底壁部22との間隔が変化するように設けられた第2の制止片42を含む。具体的に、図1及び図3に示すように、第2の制止片42は、天面部24における2つの分割部24aの先端部(ヒンジ軸24bとは反対側の端部)にそれぞれ2つずつ(合計4つ)設けられていて、2つの分割部24aの回動機構25を介した回動に伴って、底壁部22との間隔が変化するように構成されている。 The second restraint portion 41 includes a second restraint piece 42 provided so as to face the bottom wall portion 22 and change the distance from the bottom wall portion 22. Specifically, as shown in FIGS. 1 and 3, two second restraining pieces 42 are provided at the tips of the two divided portions 24a on the top surface portion 24 (the ends opposite to the hinge shaft 24b). They are provided one by one (four in total), and are configured so that the distance between the two divided portions 24a and the bottom wall portion 22 changes as the two divided portions 24a rotate via the rotating mechanism 25.

回動機構25によって2つの分割部24aが洗浄浴槽21の上端の開口を閉じたときに、4つの第2の制止片41が、筒状体52の上端面における曲線52dに対応する部分に当接して筒状体52を下向きに押圧する。これにより、カセット51の上下方向への移動が制止される。4つの第2の制止片42の筒状体52に対する押圧力によっては、第2の制止片42によりカセット51の横方向への移動も制止することが可能になる。各第2の制止片42は、ゴム等の弾性部材で構成してもよい。なお、第2の制止片41が筒状体52を押圧する部分は、筒状体52の上端面のどこであってもよい。 When the two dividing portions 24a close the opening at the upper end of the washing tub 21 by the rotating mechanism 25, the four second restraining pieces 41 hit the portion corresponding to the curve 52d on the upper end surface of the tubular body 52. In contact with it, the tubular body 52 is pressed downward. As a result, the movement of the cassette 51 in the vertical direction is stopped. Depending on the pressing force of the four second restraining pieces 42 against the tubular body 52, the second restraining piece 42 can also restrain the lateral movement of the cassette 51. Each second restraint piece 42 may be made of an elastic member such as rubber. The portion where the second restraining piece 41 presses the tubular body 52 may be anywhere on the upper end surface of the tubular body 52.

洗浄浴槽21の筒状側壁部23の外側面には、洗浄浴槽21に貯留された処理液に超音波を発信する超音波発信器61が取り付けられている。超音波発信器61の取付位置は、筒状側壁部23の外側面において周方向のどの位置でもよいが、取り付け易さを考慮して、筒状側壁部23の外側面における平面の部分であることが好ましい。本実施形態では、超音波発信器61から発信される超音波の軸線方向は、水平方向である。 An ultrasonic transmitter 61 that transmits ultrasonic waves to the treatment liquid stored in the cleaning bath 21 is attached to the outer surface of the tubular side wall portion 23 of the cleaning bath 21. The mounting position of the ultrasonic transmitter 61 may be any position in the circumferential direction on the outer surface of the tubular side wall portion 23, but is a flat surface portion on the outer surface of the tubular side wall portion 23 in consideration of ease of mounting. Is preferable. In the present embodiment, the axial direction of the ultrasonic wave transmitted from the ultrasonic wave transmitter 61 is the horizontal direction.

超音波発信器61から発信された超音波は、洗浄浴槽21の筒状側壁部23の内側面及び筒状体52の外周面52aで反射される。この反射をいくら繰り返しても、筒状体52の外周面52aのスタジアム形状によって、超音波発信器61から発信された超音波は、その発信が開始された位置でその開始されたときと同じ発信角度になるように戻ることはない。すなわち、超音波の軌道は、周期的な軌道にはならず、いわゆるカオス的な軌道となる。このことは、洗浄浴槽21がどのような形状であっても成り立つ。この結果、処理液中に定在波が生じることはなく、処理液中に均一な音場が形成される。このような均一な音場が形成された処理液により、半導体基板57が超音波処理される。 The ultrasonic waves transmitted from the ultrasonic transmitter 61 are reflected by the inner side surface of the tubular side wall portion 23 of the washing bath 21 and the outer peripheral surface 52a of the tubular body 52. No matter how many times this reflection is repeated, the ultrasonic waves transmitted from the ultrasonic transmitter 61 due to the stadium shape of the outer peripheral surface 52a of the tubular body 52 are the same as when the transmission was started at the position where the transmission was started. It never returns to an angle. That is, the ultrasonic orbit is not a periodic orbit, but a so-called chaotic orbit. This holds true regardless of the shape of the washing bath 21. As a result, no standing wave is generated in the treatment liquid, and a uniform sound field is formed in the treatment liquid. The semiconductor substrate 57 is ultrasonically processed by the processing liquid in which such a uniform sound field is formed.

したがって、本実施形態では、第1の制止片32及び第2の制止片42によりカセット51の上下方向及び横方向への移動が制止されているとともに、カセット51の外周面52aが、処理液中に定在波が生じないようなスタジアム形状とされているので、半導体基板57の超音波処理が良好に行われる。また、処理液中に定在波が生じないことから、厚さが薄い、太陽電池10用の半導体基板57を超音波処理しても、半導体基板57にダメージを与えることがない。これにより、シリコンのダングリングボンドによる太陽電池10の性能低下が抑制される。 Therefore, in the present embodiment, the movement of the cassette 51 in the vertical direction and the lateral direction is stopped by the first restraint piece 32 and the second restraint piece 42, and the outer peripheral surface 52a of the cassette 51 is in the processing liquid. Since the stadium shape is such that standing waves do not occur in the semiconductor substrate 57, the semiconductor substrate 57 is sonicated well. Further, since a standing wave is not generated in the processing liquid, even if the semiconductor substrate 57 for the solar cell 10 having a thin thickness is ultrasonically treated, the semiconductor substrate 57 is not damaged. As a result, deterioration of the performance of the solar cell 10 due to the dangling bond of silicon is suppressed.

カセット51の外周面52aの形状は、スタジアム形状には限られない。洗浄浴槽21の形状に関係なく、超音波の軌道がカオス的な軌道になるように、筒状体52の筒軸方向に直交する断面において、外周面52aの周方向の一部が曲線とされかつ残部が直線とされればよい。この場合、筒状体52の筒軸方向に直交する断面において、外周面52aにおける曲線は、単数又は複数設けられていて、円弧状又は弓状の曲線であることが好ましい。そして、少なくとも1つの円弧状又は弓状の曲線の曲率中心は、筒状体52の内側に位置していてもよく、筒状体52の外側に位置していてもよい。或いは、複数の円弧状又は弓状の曲線のうちの一部の曲線の曲率中心が、筒状体52の内側に位置し、残りの曲線の曲率中心が、筒状体52の外側に位置していてもよい。 The shape of the outer peripheral surface 52a of the cassette 51 is not limited to the stadium shape. A part of the peripheral surface 52a in the circumferential direction is curved in the cross section orthogonal to the cylindrical axial direction of the tubular body 52 so that the trajectory of the ultrasonic wave becomes a chaotic trajectory regardless of the shape of the washing bath 21. Moreover, the balance may be a straight line. In this case, in the cross section orthogonal to the tubular axial direction of the tubular body 52, the curve on the outer peripheral surface 52a is preferably singular or plural, and is preferably an arc-shaped or arch-shaped curve. The center of curvature of at least one arc-shaped or bow-shaped curve may be located inside the cylindrical body 52 or may be located outside the tubular body 52. Alternatively, the center of curvature of some of the plurality of arcuate or arcuate curves is located inside the cylindrical body 52, and the center of curvature of the remaining curves is located outside the tubular body 52. May be.

具体的には、図14に示すように、筒状体52の筒軸方向に直交する断面において、筒状体52の外周面52aが略D字状に形成されていてもよい。この場合、筒状体52の外周面52aの曲線は、曲率中心が筒状体52の内側に位置する円弧状又は弓状の曲線である。なお、図14では、筒状体52に対する第1の制止片32の位置を例示するために、第1の制止片32(受け面32bを省略)を二点鎖線で記載している(図15~図19においても同様)。 Specifically, as shown in FIG. 14, the outer peripheral surface 52a of the tubular body 52 may be formed in a substantially D shape in a cross section orthogonal to the cylindrical axial direction of the tubular body 52. In this case, the curve of the outer peripheral surface 52a of the tubular body 52 is an arc-shaped or arch-shaped curve whose center of curvature is located inside the tubular body 52. In FIG. 14, in order to illustrate the position of the first restraint piece 32 with respect to the tubular body 52, the first restraint piece 32 (the receiving surface 32b is omitted) is shown by a two-dot chain line (FIG. 15). The same applies to FIG. 19).

或いは、筒状体52の筒軸方向に直交する断面において、筒状体52の外周面52aが、図15~図19のいずれか1つの形状に形成されていてもよい。図16の形状では、筒状体52の内側空間の中央部に、内周面52bに設けられた保持用突起部52eと共に半導体基板57を保持する棒状の保持部材55(保持部に相当)が筒軸方向に延びるように設けられる。この保持部材55の外周面にも、保持用突起部52eと同様の保持用突起部55aが設けられている。保持部材55は、内周面52bにおける筒軸方向の上下2箇所に固定された支持部材56(図16では、下側の支持部材56しか見えない)によって支持される。また、図17の形状では、筒状体52の外周面52aの曲線は、2つあって、弓状とされ、その1つの弓状の曲線の曲率中心が筒状体52の内側に位置する一方、もう1つの弓状の曲線の曲率中心が筒状体52の外側に位置する。この形状では、図17に示すように、筒状体52の内周面52bにおける弓状の曲線に対応する部分に、保持用突起部52eを設けてもよい。 Alternatively, the outer peripheral surface 52a of the tubular body 52 may be formed in any one of FIGS. 15 to 19 in a cross section orthogonal to the cylindrical axis direction of the tubular body 52. In the shape of FIG. 16, in the central portion of the inner space of the tubular body 52, a rod-shaped holding member 55 (corresponding to the holding portion) that holds the semiconductor substrate 57 together with the holding protrusion 52e provided on the inner peripheral surface 52b is provided. It is provided so as to extend in the direction of the cylinder axis. The outer peripheral surface of the holding member 55 is also provided with a holding protrusion 55a similar to the holding protrusion 52e. The holding member 55 is supported by support members 56 (only the lower support member 56 can be seen in FIG. 16) fixed at two upper and lower positions in the tubular axial direction on the inner peripheral surface 52b. Further, in the shape of FIG. 17, there are two curves of the outer peripheral surface 52a of the tubular body 52, which are arched, and the center of curvature of the one arched curve is located inside the tubular body 52. On the other hand, the center of curvature of another arch-shaped curve is located outside the cylindrical body 52. In this shape, as shown in FIG. 17, a holding protrusion 52e may be provided at a portion of the inner peripheral surface 52b of the tubular body 52 corresponding to the bow-shaped curve.

本発明は、前記実施形態に限られるものではなく、請求の範囲の主旨を逸脱しない範囲で代用が可能である。 The present invention is not limited to the above-described embodiment, and can be substituted within a range that does not deviate from the gist of the claims.

例えば、前記実施形態では、太陽電池10用の半導体基板57をカセット51に保持して超音波処理したが、これには限らず、太陽電池以外の用途の半導体基板を超音波処理する場合にも、カセット51を用いることができる。 For example, in the above embodiment, the semiconductor substrate 57 for the solar cell 10 is held in the cassette 51 and ultrasonically processed, but the present invention is not limited to this, and the semiconductor substrate for applications other than the solar cell is also ultrasonically treated. , Cassette 51 can be used.

上述の実施形態は単なる例示に過ぎず、本発明の範囲を限定的に解釈してはならない。本発明の範囲は請求の範囲によって定義され、請求の範囲の均等範囲に属する変形や変更は、全て本発明の範囲内のものである。 The above embodiments are merely examples, and the scope of the present invention should not be construed in a limited manner. The scope of the present invention is defined by the scope of the claims, and all modifications and modifications belonging to the equivalent scope of the claims are within the scope of the present invention.

21 洗浄浴槽
51 カセット
52 筒状体
52a 外周面
52b 内周面
52e 保持用突起部(保持部)
52f 基板支持部(保持部)
55 保持部材(保持部)
57 半導体基板
21 Cleaning bathtub 51 Cassette 52 Cylindrical body 52a Outer peripheral surface 52b Inner peripheral surface 52e Holding protrusion (holding part)
52f Board support part (holding part)
55 Holding member (holding part)
57 Semiconductor substrate

Claims (7)

少なくとも1つの半導体基板を洗浄浴槽内の処理液に浸漬させて超音波処理するために、前記少なくとも1つの半導体基板を保持した状態で前記処理液に浸漬されるカセットであって、
前記カセットは、筒状体で構成されているとともに、
前記筒状体の外側に表出する外周面と、
前記筒状体の内周面に前記少なくとも1つの半導体基板を保持する保持部とを備え、
前記筒状体の筒軸方向に直交する断面において、前記外周面の周方向の一部が曲線とされ、残部が直線とされている、カセット。
A cassette that is immersed in the treatment liquid while holding the at least one semiconductor substrate in order to immerse the at least one semiconductor substrate in the treatment liquid in the cleaning bathtub for ultrasonic treatment.
The cassette is composed of a tubular body and has a tubular body.
The outer peripheral surface exposed to the outside of the tubular body and
A holding portion for holding the at least one semiconductor substrate is provided on the inner peripheral surface of the tubular body.
A cassette in which a part of the peripheral surface in the circumferential direction is curved and the rest is straight in a cross section orthogonal to the cylindrical axis direction of the tubular body.
前記筒状体の筒軸方向に直交する断面において、前記外周面における曲線は、単数又は複数設けられていて、円弧状又は弓状の曲線である、請求項1に記載のカセット。 The cassette according to claim 1, wherein in a cross section orthogonal to the tubular axial direction of the tubular body, the curve on the outer peripheral surface is singular or plural, and is an arc-shaped or arch-shaped curve. 少なくとも1つの前記円弧状又は弓状の曲線の曲率中心は、前記筒状体の内側に位置する、請求項2に記載のカセット。 The cassette according to claim 2, wherein the center of curvature of at least one arc-shaped or bow-shaped curve is located inside the cylindrical body. 少なくとも1つの前記円弧状又は弓状の曲線の曲率中心は、前記筒状体の外側に位置する、請求項2に記載のカセット。 The cassette according to claim 2, wherein the center of curvature of at least one arc-shaped or bow-shaped curve is located outside the tubular body. 前記円弧状又は弓状の曲線は複数設けられており、
前記複数の円弧状又は弓状の曲線のうちの一部の曲線の曲率中心は、前記筒状体の内側に位置し、
残りの曲線の曲率中心は、前記筒状体の外側に位置する、請求項2に記載のカセット。
A plurality of arc-shaped or bow-shaped curves are provided, and the arc-shaped or bow-shaped curves are provided.
The center of curvature of some of the plurality of arc-shaped or bow-shaped curves is located inside the cylindrical body.
The cassette according to claim 2, wherein the center of curvature of the remaining curve is located outside the tubular body.
前記筒状体の筒軸方向に直交する断面において、前記外周面は、互いに平行な2つの直線と、前記2つの直線の一端部同士及び他端部同士を連結する、曲率中心が前記筒状体の内側に位置する円弧状又は弓状の曲線とを含む形状、又は、略D字状に形成されている、請求項2又は3に記載のカセット。 In a cross section orthogonal to the cylindrical axis direction of the tubular body, the outer peripheral surface has two straight lines parallel to each other and the one end portion and the other end portion of the two straight lines are connected to each other, and the center of curvature is the tubular shape. The cassette according to claim 2 or 3, which is formed in a shape including an arc-shaped or bow-shaped curve located inside the body or in a substantially D-shape. 洗浄浴槽セットであって、
少なくとも1つの半導体基板を処理液に浸漬させて超音波処理するために、前記少なくとも1つの半導体基板を保持した状態で前記処理液に浸漬される、筒状体で構成されたカセットと、
前記カセットを、前記筒状体の筒軸方向が上下方向となるように内部に配置しかつ貯留する処理液に浸漬させることが可能な洗浄浴槽とを備え、
前記カセットは、前記筒状体の外側に表出する外周面と、前記筒状体の内周面に前記少なくとも1つの半導体基板を保持する保持部とを有しており、
前記筒状体の筒軸方向に直交する断面において、前記外周面の周方向の一部が曲線とされ、残部が直線とされている、洗浄浴槽セット。
It ’s a washing tub set,
A cassette made of a tubular body, which is immersed in the treatment liquid while holding the at least one semiconductor substrate in order to immerse the at least one semiconductor substrate in the treatment liquid for ultrasonic treatment.
The cassette is provided with a washing bath that is arranged inside so that the cylindrical body is vertically oriented in the cylindrical axis direction and can be immersed in the stored treatment liquid.
The cassette has an outer peripheral surface exposed to the outside of the cylindrical body and a holding portion for holding the at least one semiconductor substrate on the inner peripheral surface of the tubular body.
A washing bathtub set in which a part of the peripheral surface in the circumferential direction is curved and the rest is straight in a cross section orthogonal to the tubular axial direction of the tubular body.
JP2020533393A 2018-08-02 2019-07-12 Cassette and washing tub set Active JP7053839B2 (en)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2018145632 2018-08-02
JP2018145632 2018-08-02
PCT/JP2019/027760 WO2020026771A1 (en) 2018-08-02 2019-07-12 Cassette and cleaning bath set

Publications (2)

Publication Number Publication Date
JPWO2020026771A1 JPWO2020026771A1 (en) 2021-08-05
JP7053839B2 true JP7053839B2 (en) 2022-04-12

Family

ID=69230950

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2020533393A Active JP7053839B2 (en) 2018-08-02 2019-07-12 Cassette and washing tub set

Country Status (3)

Country Link
JP (1) JP7053839B2 (en)
CN (1) CN112514034B (en)
WO (1) WO2020026771A1 (en)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008218885A (en) 2007-03-07 2008-09-18 Shin Etsu Polymer Co Ltd Accommodation tank for substrate storing vessel
JP2012104682A (en) 2010-11-11 2012-05-31 Seiko Epson Corp Cleaning apparatus
WO2014038277A1 (en) 2012-09-06 2014-03-13 三菱電機株式会社 Solar cell manufacturing apparatus and solar cell manufacturing method using same

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0541823Y2 (en) * 1986-08-12 1993-10-21
JPH079900B2 (en) * 1990-01-29 1995-02-01 株式会社国際電気エルテック Ultrasonic cleaning equipment
JP2696017B2 (en) * 1991-10-09 1998-01-14 三菱電機株式会社 Cleaning device and cleaning method
JPH11288908A (en) * 1998-04-02 1999-10-19 Komatsu Ltd Method and device for cleaning semiconductor wafer and wafer cassette
JP3706617B2 (en) * 2003-04-22 2005-10-12 島田理化工業株式会社 Cleaning method
JP4257796B2 (en) * 2005-07-15 2009-04-22 Tdk株式会社 Ultrasonic treatment device and ultrasonic cleaning device
JP2009039604A (en) * 2007-08-06 2009-02-26 Fujitsu Ltd Cleaning device, washing tank, cleaning method, and washing control program

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008218885A (en) 2007-03-07 2008-09-18 Shin Etsu Polymer Co Ltd Accommodation tank for substrate storing vessel
JP2012104682A (en) 2010-11-11 2012-05-31 Seiko Epson Corp Cleaning apparatus
WO2014038277A1 (en) 2012-09-06 2014-03-13 三菱電機株式会社 Solar cell manufacturing apparatus and solar cell manufacturing method using same

Also Published As

Publication number Publication date
CN112514034B (en) 2024-04-12
WO2020026771A1 (en) 2020-02-06
JPWO2020026771A1 (en) 2021-08-05
CN112514034A (en) 2021-03-16

Similar Documents

Publication Publication Date Title
KR102530217B1 (en) Solar cells with tunnel dielectrics
TWI746424B (en) Improved front contact heterojunction process for fabricating solar cells and solar cells thereof
WO2012036146A1 (en) Crystalline solar cell and manufacturing method therefor
JP7361023B2 (en) Solar cell manufacturing method and holder used therein
JP2008177539A5 (en)
JP2003298078A (en) Photoelectromotive element
TW200937658A (en) Method for making solar cell having crystalline silicon p-n homojunction and amorphous silicon heterojunctions for surface passivation
JP6909267B2 (en) Manufacturing method of photoelectric conversion device
TW201911588A (en) Solar cell and manufacturing method thereof
JP2010129872A (en) Solar battery element
US8569098B2 (en) Method for manufacturing photoelectric conversion device
US9397245B2 (en) Photoelectric conversion device and manufacturing method thereof
Lee et al. Flexible p-type PEDOT: PSS/a-Si: H hybrid thin film solar cells with boron-doped interlayer
WO2015064354A1 (en) Solar cell
JP2011061020A (en) Back contact solar cell element, and method of manufacturing the same
JP2012023343A (en) Photoelectric conversion device and method of producing the same
KR101161209B1 (en) Buried contact type solar cell and method for manufacturing thereof
JP7053839B2 (en) Cassette and washing tub set
US9076909B2 (en) Photoelectric conversion device and method for manufacturing the same
JP7053838B2 (en) Wash tub
JP2014082285A (en) Solar cell, method for manufacturing the same, and solar cell module
US20110308600A1 (en) Photoelectric conversion device and method for manufacturing the same
CN111727508B (en) Method for manufacturing solar cell
KR20110008873A (en) Thin film type solar cell and method for manufacturing thin film type solar cell
CN102569534B (en) Electrode, the electrooptical device using this electrode and manufacture method thereof

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20210113

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20220308

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20220331

R150 Certificate of patent or registration of utility model

Ref document number: 7053839

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150