JP7050732B2 - Semiconductor device - Google Patents

Semiconductor device Download PDF

Info

Publication number
JP7050732B2
JP7050732B2 JP2019173356A JP2019173356A JP7050732B2 JP 7050732 B2 JP7050732 B2 JP 7050732B2 JP 2019173356 A JP2019173356 A JP 2019173356A JP 2019173356 A JP2019173356 A JP 2019173356A JP 7050732 B2 JP7050732 B2 JP 7050732B2
Authority
JP
Japan
Prior art keywords
terminal
conductor layer
wiring connection
power supply
connection portion
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2019173356A
Other languages
Japanese (ja)
Other versions
JP2019220719A (en
Inventor
美久 塚本
匡司 林口
聡一郎 高橋
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Rohm Co Ltd
Original Assignee
Rohm Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Rohm Co Ltd filed Critical Rohm Co Ltd
Priority to JP2019173356A priority Critical patent/JP7050732B2/en
Publication of JP2019220719A publication Critical patent/JP2019220719A/en
Priority to JP2022053744A priority patent/JP7240541B2/en
Application granted granted Critical
Publication of JP7050732B2 publication Critical patent/JP7050732B2/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/39Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L2224/40Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H01L2224/4005Shape
    • H01L2224/4009Loop shape
    • H01L2224/40095Kinked
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/39Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L2224/40Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H01L2224/401Disposition
    • H01L2224/40135Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/40137Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/39Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L2224/40Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H01L2224/401Disposition
    • H01L2224/40151Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/40221Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/40225Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48151Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732Location after the connecting process
    • H01L2224/73201Location after the connecting process on the same surface
    • H01L2224/73221Strap and wire connectors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732Location after the connecting process
    • H01L2224/73251Location after the connecting process on different surfaces
    • H01L2224/73265Layer and wire connectors

Description

この発明は、パワーモジュール等の半導体装置に関する。 The present invention relates to semiconductor devices such as power modules.

パワーモジュールは、電源に一対のスイッチング素子を直列に接続し、その一対のスイッチング素子の間から出力を得る装置である。このようなパワーモジュールは、たとえば、電動モータを駆動するための駆動回路を構成するインバータ回路に用いられる。電動モータは、たとえば、電気自動車(ハイブリッド車を含む)、電車、産業用ロボット等の動力源として用いられる。パワーモジュールは、また、太陽電池、風力発電機その他の発電装置(とくに自家発電装置)が発生する電力を商用電源の電力と整合するように変換するインバータ回路にも適用される。 A power module is a device that connects a pair of switching elements in series to a power supply and obtains an output from between the pair of switching elements. Such a power module is used, for example, in an inverter circuit constituting a drive circuit for driving an electric motor. The electric motor is used as a power source for, for example, an electric vehicle (including a hybrid vehicle), a train, an industrial robot, and the like. Power modules are also applied to inverter circuits that convert the power generated by solar cells, wind power generators and other power generators (especially private power generators) to match the power of commercial power sources.

パワーモジュールのスイッチング素子には、従来から、Si(シリコン)半導体を用いたデバイスが用いられてきた。しかし、電力変換時におけるデバイスでの損失が問題となっており、Si材料を用いたデバイスでは、さらなる高効率化はもはや困難な状況に立ち至っている。
そこで、SiC(炭化シリコン)半導体を用いたパワーデバイスをスイッチング素子として用いたパワーモジュールが提案されている。SiCパワーデバイスは、スイッチング速度が高速であるため、高速なオン/オフ動作が可能である。したがって、オフ時に電流が速やかに減少するので、スイッチング損失を低減することができる。
Conventionally, a device using a Si (silicon) semiconductor has been used as a switching element of a power module. However, the loss in the device at the time of power conversion has become a problem, and it has become difficult to further improve the efficiency of the device using the Si material.
Therefore, a power module using a power device using a SiC (silicon carbide) semiconductor as a switching element has been proposed. Since the SiC power device has a high switching speed, high-speed on / off operation is possible. Therefore, since the current is rapidly reduced when the power is off, the switching loss can be reduced.

特開2003-133515号公報Japanese Patent Application Laid-Open No. 2003-133515 特開2004-95769号公報Japanese Unexamined Patent Publication No. 2004-95769

ところが、SiCパワーデバイスによる高速スイッチングは、スイッチング時のサージ電圧の増加という新たな問題をもたらす。
サージ電圧Vは、次式(A)に示すとおり、パワーモジュール内部の配線が有する自己インダクタンスLと、電流iの時間tによる微分(di/dt)(時間当たりの電流変化率)との積で与えられる。
However, high-speed switching by a SiC power device introduces a new problem of an increase in surge voltage during switching.
As shown in the following equation (A), the surge voltage V is the product of the self-inductance L of the wiring inside the power module and the derivative (di / dt) (current change rate per hour) of the current i with respect to time t. Given.

V=L・(di/dt) ……(A)
スイッチング速度が速いほど、電流iの変化率(di/dt)が大きくなるから、サージ電圧Vが大きくなる。このサージ電圧によって、デバイスに耐圧以上の電圧が負荷されると、デバイスが破壊されるおそれがある。また、サージ電圧が大きいと、EMI(電磁気妨害)ノイズの増大や信頼性の低下の懸念もある。
V = L ・ (di / dt) …… (A)
The faster the switching speed, the larger the rate of change (di / dt) of the current i, and therefore the larger the surge voltage V. If a voltage exceeding the withstand voltage is applied to the device due to this surge voltage, the device may be destroyed. In addition, if the surge voltage is large, there is a concern that EMI (electromagnetic interference) noise will increase and reliability will decrease.

そこで、SiCデバイス等の高速スイッチング素子を適用しながら、サージ電圧を低減するために、パワーモジュールの内部配線が有する自己インダクタンスLを低減する必要がある。この課題は、パワーモジュールのみならず、スイッチング素子を有する半導体装置に共通している。むろん、Si半導体を用いたスイッチング素子を有する半導体装置においても、サージ電圧の低減は重要な課題である。 Therefore, it is necessary to reduce the self-inductance L of the internal wiring of the power module in order to reduce the surge voltage while applying a high-speed switching element such as a SiC device. This problem is common not only to power modules but also to semiconductor devices having switching elements. Of course, reduction of surge voltage is also an important issue in semiconductor devices having switching elements using Si semiconductors.

この発明の目的は、内部配線の自己インダクタンスの小さなパワーモジュールを実現できる半導体装置を提供することである。 An object of the present invention is to provide a semiconductor device capable of realizing a power module having a small self-inductance of internal wiring.

この発明の一実施形態は、平面視において、所定の一方向に隣接して配置された第1電源端子および第2電源端子と、前記第1電源端子と前記前記第2電源端子との間に電気的に接続された回路素子とを含み、前記第1電源端子は、平面視方向に沿った上下方向に間隔をおいて対向配置された平板状の第1内部配線接続部および第1外部配線接続部と、前記第1内部配線接続部および前記第1外部配線接続部における前記第2電源端子側の縁部どうしを連結する第1連結部とを含み、前記第2電源端子は、第2内部配線接続部および第2外部配線接続部と、前記第2内部配線接続部および前記第2外部配線接続部とを連結しかつ前記第1連結部に隣接して配置された第2連結部を含み、前記第1連結部と前記第2連結部は互いに対向し、前記第1結合部の少なくとも一部と前記第2連結部の少なくとも一部は上下方向に延びている、半導体装置を提供する。 In one embodiment of the present invention, in a plan view, between the first power supply terminal and the second power supply terminal arranged adjacent to each other in a predetermined direction, and between the first power supply terminal and the second power supply terminal. The first power supply terminal includes a circuit element electrically connected, and the first power supply terminal is a flat plate-shaped first internal wiring connection portion and a first external wiring arranged so as to face each other at intervals in the vertical direction along a plan view direction. The second power supply terminal includes a connection portion, a first connection portion for connecting the edge portions on the second power supply terminal side of the first internal wiring connection portion and the first external wiring connection portion, and the second power supply terminal is a second. A second connecting portion that connects the internal wiring connection portion and the second external wiring connection portion with the second internal wiring connection portion and the second external wiring connection portion and is arranged adjacent to the first connection portion. Provided is a semiconductor device including the first connecting portion and the second connecting portion facing each other, and at least a part of the first connecting portion and at least a part of the second connecting portion extending in the vertical direction. ..

第1連結部と第2連結部は互いに対向しているので、第1電源端子の自己インダクタンスと第2電源端子の自己インダクタンスとを相殺させることが可能となる。これにより、内部配線の自己インダクタンスの低い半導体装置を提供できる。
この発明の一実施形態では、前記第1連結部および前記第2連結部は、所定の間隔を開けて互いに対向する板状対向部分をそれぞれ含んでいる。
Since the first connecting portion and the second connecting portion face each other, it is possible to cancel the self-inductance of the first power supply terminal and the self-inductance of the second power supply terminal. This makes it possible to provide a semiconductor device having a low self-inductance of the internal wiring.
In one embodiment of the present invention, the first connecting portion and the second connecting portion each include plate-shaped facing portions facing each other at predetermined intervals.

この発明の一実施形態では、前記第1内部配線接続部および前記第1外部配線接続部は、所定の間隔を開けて互いに対向配置されており、前記第2内部配線接続部および前記第2外部配線接続部は、所定の間隔を開けて互いに対向配置されている。
この発明の一実施形態では、前記第1内部配線接続部、前記第2内部配線接続部および前記回路素子は、ケース内に封止されている。
In one embodiment of the present invention, the first internal wiring connection portion and the first external wiring connection portion are arranged to face each other with a predetermined interval, and the second internal wiring connection portion and the second external wiring portion are arranged so as to face each other. The wiring connection portions are arranged so as to face each other with a predetermined interval.
In one embodiment of the present invention, the first internal wiring connection portion, the second internal wiring connection portion, and the circuit element are sealed in a case.

この発明の一実施形態では、前記回路素子は、縦続接続された第1および第2のスイッチング素子を有し、前記第1および前記第2のスイッチング素子の接続部から出力が取り出される。
この発明の一実施形態では、前記第1および第2のスイッチング素子は、それぞれ、逆方向に並列接続されたダイオードを含む。
In one embodiment of the invention, the circuit element has first and second switching elements that are longitudinally connected, and the output is taken out from the connection portion of the first and second switching elements.
In one embodiment of the invention, the first and second switching elements each include diodes connected in parallel in opposite directions.

この発明の一実施形態では、前記第1および第2のスイッチング素子は、SiC MOSFETまたはIGBTからなる。
この発明の一実施形態では、前記第1連結部および前記第2連結部の間隔は2mm以下である。
この発明の一実施形態では、前記回路素子が取り付けられた回路基板を含み、前記回路基板は平面視略長方形であり、前記第1電源端子および前記第2電源端子は、前記回路基板の長手方向の端部に取り付けられている。
In one embodiment of the invention, the first and second switching elements consist of a SiC MOSFET or an IGBT.
In one embodiment of the present invention, the distance between the first connecting portion and the second connecting portion is 2 mm or less.
In one embodiment of the present invention, the circuit board includes the circuit board to which the circuit element is attached, the circuit board is substantially rectangular in plan view, and the first power supply terminal and the second power supply terminal are in the longitudinal direction of the circuit board. It is attached to the end of.

この発明の一実施形態では、前記第1のスイッチング素子は、並列接続された複数のスイッチング素子を有し、前記第2のスイッチング素子は、並列接続された複数のスイッチング素子を有する。
この発明の一実施形態では、前記第1内部配線接続部および前記第2内部配線接続部は、前記回路基板に半田で接続されている。
In one embodiment of the present invention, the first switching element has a plurality of switching elements connected in parallel, and the second switching element has a plurality of switching elements connected in parallel.
In one embodiment of the present invention, the first internal wiring connection portion and the second internal wiring connection portion are connected to the circuit board by solder.

この発明の一実施形態では、前記第1連結部と前記第2連結部との間の距離は、前記出力が接続される出力端子と前記第1電源端子または前記第2電源端子との間の距離よりも短い。 In one embodiment of the present invention, the distance between the first connecting portion and the second connecting portion is between the output terminal to which the output is connected and the first power supply terminal or the second power supply terminal. Shorter than the distance.

図1は、この発明の一実施形態に係るパワーモジュールの内部構造を示す図解的な平面図である。FIG. 1 is a schematic plan view showing an internal structure of a power module according to an embodiment of the present invention. 図2は、図1の右側面図である。FIG. 2 is a right side view of FIG. 図3は、図1の背面図である。FIG. 3 is a rear view of FIG. 1. 図4は、図1のIV-IV線に沿う図解的な断面図である。FIG. 4 is a schematic cross-sectional view taken along line IV-IV of FIG. 図5は、図1のV-V線に沿う図解的な断面図である。FIG. 5 is a schematic cross-sectional view taken along the line VV of FIG. 図6は、図1のVI-VI線に沿う図解的な拡大断面図である。FIG. 6 is a schematic enlarged cross-sectional view taken along the line VI-VI of FIG. 図7は、ケース内に収容されたパワーモジュール回路の構成を説明するための図解的な斜視図である。FIG. 7 is a schematic perspective view for explaining the configuration of the power module circuit housed in the case. 図8は、図7のVIII-VIII線に沿う図解的な拡大断面図である。FIG. 8 is a schematic enlarged cross-sectional view taken along the line VIII-VIII of FIG. 図9は、放熱板の裏面を研削することにより、放熱板の厚さを薄くすることを説明する説明図である。FIG. 9 is an explanatory diagram illustrating that the thickness of the heat sink is reduced by grinding the back surface of the heat sink. 図10は、パワーモジュールの電気的構成を説明するための電気回路図である。FIG. 10 is an electric circuit diagram for explaining the electrical configuration of the power module. 図11は、パワーモジュールがHブリッジ回路に利用された場合の電気回路を示す電気回路図である。FIG. 11 is an electric circuit diagram showing an electric circuit when the power module is used for an H-bridge circuit. 図12は、平板状の接続金属部材の代わりにワイヤを用いた場合のパワーモジュールの熱抵抗に対する、平板状の接続金属部材を用いたときのパワーモジュールの熱抵抗の比を熱抵抗比として表したグラフである。FIG. 12 shows the ratio of the thermal resistance of the power module when the flat plate-shaped connecting metal member is used to the thermal resistance of the power module when the wire is used instead of the flat plate-shaped connecting metal member as the thermal resistance ratio. It is a graph. 図13は、放熱板の裏面を研削しなかった場合のパワーモジュールの熱抵抗に対する、放熱板の裏面を研削した場合のパワーモジュールの熱抵抗の比を熱抵抗比として示すグラフである。FIG. 13 is a graph showing the ratio of the thermal resistance of the power module when the back surface of the heat radiating plate is ground to the thermal resistance of the power module when the back surface of the heat radiating plate is not ground as the thermal resistance ratio. 図14は、スイッチング素子を導体層に接合するための半田層の厚さが基準値である場合のパワーモジュールの熱抵抗に対する、半田層の厚さを基準値よりも薄くした場合のパワーモジュールの熱抵抗の比を熱抵抗比として示すグラフである。FIG. 14 shows the power module when the thickness of the solder layer is made thinner than the reference value with respect to the thermal resistance of the power module when the thickness of the solder layer for joining the switching element to the conductor layer is the reference value. It is a graph which shows the thermal resistance ratio as a thermal resistance ratio.

以下では、この発明の実施の形態を、添付図面を参照して詳細に説明する。
図1は、この発明の一実施形態に係るパワーモジュールの内部構造を示す図解的な平面図であり、天板を取り除いた状態が示されている。図2は、図1の右側面図である。図3は、図1の背面図である。図4は、図1のIV-IV線に沿う図解的な断面図である。図5は、図1のV-V線に沿う図解的な断面図である。図6は、図1のVI-VI線に沿う図解的な拡大断面図である。図7は、ケース内に収容されたパワーモジュール回路の構成を説明するための図解的な斜視図である。図8は、図7のVIII-VIII線に沿う図解的な拡大断面図である。図7では、明確化のために、ワイヤ59,60;69,70;99,100;109,110に関しては、一部のみ(それぞれ1組のみ)図示している。
Hereinafter, embodiments of the present invention will be described in detail with reference to the accompanying drawings.
FIG. 1 is a schematic plan view showing an internal structure of a power module according to an embodiment of the present invention, showing a state in which the top plate is removed. FIG. 2 is a right side view of FIG. FIG. 3 is a rear view of FIG. 1. FIG. 4 is a schematic cross-sectional view taken along line IV-IV of FIG. FIG. 5 is a schematic cross-sectional view taken along the line VV of FIG. FIG. 6 is a schematic enlarged cross-sectional view taken along the line VI-VI of FIG. FIG. 7 is a schematic perspective view for explaining the configuration of the power module circuit housed in the case. FIG. 8 is a schematic enlarged cross-sectional view taken along the line VIII-VIII of FIG. In FIG. 7, for the sake of clarification, only a part (only one set of each) of the wires 59, 60; 69, 70; 99, 100; 109, 110 is shown.

パワーモジュール1は、放熱板2と、ケース3と、ケース3に組み付けられた複数の端子とを含んでいる。複数の端子は、第1電源端子(この例では正極側電源端子)Pと、第2電源端子(この例では負極側電源端子)Nと、第1出力端子OUT1と第2出力端子OUT2とを含んでいる。さらに、複数の端子は、ドレインセンス端子DSと、第1ソースセンス端子SS1と、第1ゲート端子G1と、第1および第2サーミスタ端子T1,T2と、第2ソースセンス端子SS2と、第2ゲート端子G2とを含んでいる。第1出力端子OUT1と第2出力端子OUT2とを総称する場合には、「出力端子OUT」ということにする。 The power module 1 includes a heat sink 2, a case 3, and a plurality of terminals assembled to the case 3. The plurality of terminals include a first power supply terminal (positive electrode side power supply terminal in this example) P, a second power supply terminal (negative electrode side power supply terminal in this example) N, and a first output terminal OUT1 and a second output terminal OUT2. Includes. Further, the plurality of terminals include a drain sense terminal DS, a first source sense terminal SS1, a first gate terminal G1, first and second thermistor terminals T1 and T2, a second source sense terminal SS2, and a second. It includes a gate terminal G2. When the first output terminal OUT1 and the second output terminal OUT2 are collectively referred to, they are referred to as "output terminal OUT".

説明の便宜上、以下では、図1に示した+X方向、-X方向、+Y方向および-Y方向と、図4に示した+Z方向および-Z方向とを用いることがある。+X方向および-X方向は、平面視略矩形のケース3(放熱板2)の長辺に沿う2つの方向であり、これらを総称するときには単に「X方向」という。+Y方向および-Y方向はケース3の短辺に沿う2つの方向であり、これらを総称するときには単に「Y方向」という。+Z方向および-Z方向は放熱板2の法線に沿う2つの方向であり、これらを総称するときには単に「Z方向」という。放熱板2を水平面においたとき、X方向およびY方向は互いに直交する2つの水平な直線(X軸およびY軸)に沿う2つの水平方向(第1水平方向および第2水平方向)となり、Z方向は鉛直な直線(Z軸)に沿う鉛直方向(高さ方向)となる。 For convenience of explanation, the + X direction, the −X direction, the + Y direction and the −Y direction shown in FIG. 1 and the + Z direction and the −Z direction shown in FIG. 4 may be used below. The + X direction and the −X direction are two directions along the long side of the case 3 (heat sink 2) having a substantially rectangular shape in a plan view, and when these are collectively referred to, they are simply referred to as “X direction”. The + Y direction and the −Y direction are two directions along the short side of the case 3, and when these are collectively referred to, they are simply referred to as “Y direction”. The + Z direction and the −Z direction are two directions along the normal line of the heat sink 2, and when these are collectively referred to, they are simply referred to as “Z direction”. When the heat dissipation plate 2 is placed on a horizontal plane, the X and Y directions are two horizontal directions (first horizontal direction and second horizontal direction) along two horizontal straight lines (X-axis and Y-axis) orthogonal to each other. The direction is the vertical direction (height direction) along the vertical straight line (Z axis).

放熱板2は、平面視長方形の一様厚さの板状体であり、熱伝導率の高い材料で構成されている。より具体的には、放熱板2は、銅で構成された銅板であってもよい。この銅板は、表面にニッケルめっき層が形成されたものであってもよい。放熱板2の-Z方向側の表面には、必要に応じて、ヒートシンクその他の冷却手段が取り付けられる。
ケース3は、略直方体形状に形成されており、樹脂材料で構成されている。特に、PPS(ポリフェニレンサルファイド)等の耐熱性樹脂を用いることが好ましい。ケース3は、平面視において放熱板2とほぼ同じ大きさの矩形をなしており、放熱板2の一表面(+Z方向側表面)に固定された枠部4と、この枠部4に固定された天板(図示略)とを備えている。天板は、枠部4の一方側(+Z方向側)を閉鎖し、枠部4の他方側(-Z方向側)を閉鎖する放熱板2の一表面と対向している。これにより、放熱板2、枠部4および天板によって、回路収容空間がケース3の内部に区画されている。この実施形態では、枠部4と前記複数の端子とは、同時成形により作られている。
The heat radiating plate 2 is a plate-like body having a rectangular shape in a plan view and having a uniform thickness, and is made of a material having high thermal conductivity. More specifically, the heat sink 2 may be a copper plate made of copper. This copper plate may have a nickel plating layer formed on the surface thereof. A heat sink or other cooling means is attached to the surface of the heat radiating plate 2 on the −Z direction side, if necessary.
The case 3 is formed in a substantially rectangular parallelepiped shape and is made of a resin material. In particular, it is preferable to use a heat-resistant resin such as PPS (polyphenylene sulfide). The case 3 has a rectangular shape having substantially the same size as the heat sink 2 in a plan view, and is fixed to a frame portion 4 fixed to one surface (+ Z direction side surface) of the heat sink 2 and to the frame portion 4. It is equipped with a top plate (not shown). The top plate faces one surface of the heat sink 2 that closes one side (+ Z direction side) of the frame portion 4 and closes the other side (−Z direction side) of the frame portion 4. As a result, the circuit accommodation space is partitioned inside the case 3 by the heat radiating plate 2, the frame portion 4, and the top plate. In this embodiment, the frame portion 4 and the plurality of terminals are made by simultaneous molding.

枠部4は、一対の側壁6,7と、これら一対の側壁6,7の両端をそれぞれ結合する一対の端壁8,9とを備えている。枠部4の+Z方向側表面における4つのコーナ部には、外方に向かって開放した凹部10が形成されている。各凹部10の外方開放部と反対側にある壁は内方に突出するように湾曲している。凹部10の底壁には、底壁を貫通する取付用貫通孔11が形成されている。取付用貫通孔11には、筒状金属部材12が嵌め込まれた状態で固定されている。放熱板2には、各取付用貫通孔11に連通する取付用貫通孔13(図7参照)が形成されている。パワーモジュール1は、ケース3および放熱板2の取付用貫通孔11,13を挿通するボルト(図示略)によって、取付対象の所定の固定位置に固定される。これらの取付用貫通孔11,13を利用して、前述のヒートシンク等の冷却手段が取り付けられてもよい。 The frame portion 4 includes a pair of side walls 6 and 7 and a pair of end walls 8 and 9 connecting both ends of the pair of side walls 6 and 7, respectively. The four corners on the surface of the frame 4 on the + Z direction are formed with recesses 10 that are open outward. The wall of each recess 10 on the opposite side of the outward opening is curved so as to project inward. The bottom wall of the recess 10 is formed with a mounting through hole 11 that penetrates the bottom wall. The tubular metal member 12 is fixed in the mounting through hole 11 in a fitted state. The heat radiating plate 2 is formed with a mounting through hole 13 (see FIG. 7) that communicates with each mounting through hole 11. The power module 1 is fixed at a predetermined fixed position to be mounted by bolts (not shown) through which the mounting through holes 11 and 13 of the case 3 and the heat sink 2 are inserted. Cooling means such as the above-mentioned heat sink may be attached by utilizing these attachment through holes 11 and 13.

端壁9の外面には、平面視でY方向に長い矩形の電源端子用端子台14が形成されている。電源端子用端子台14は、端壁9と一体的に形成されている。端壁9および電源端子用端子台14の表面(+Z方向側表面)の長さ方向中央部には、X方向に延びた凸部15が形成されている。この凸部15の表面には、X方向に延びた複数の溝16が形成されている。電源端子用端子台14における長さ方向中央から+Y方向側の部分が、第1電源端子P用の端子台21である。電源端子用端子台14における長さ方向中央から-Y方向側の部分が、第2電源端子N用の端子台22である。 On the outer surface of the end wall 9, a rectangular terminal block 14 for a power supply terminal, which is long in the Y direction in a plan view, is formed. The power terminal block 14 is integrally formed with the end wall 9. A convex portion 15 extending in the X direction is formed at the central portion in the length direction of the surface (the surface on the + Z direction side) of the end wall 9 and the terminal block 14 for the power supply terminal. A plurality of grooves 16 extending in the X direction are formed on the surface of the convex portion 15. The portion of the terminal block 14 for the power supply terminal on the + Y direction side from the center in the length direction is the terminal block 21 for the first power supply terminal P. The portion of the terminal block 14 for the power supply terminal on the side in the −Y direction from the center in the length direction is the terminal block 22 for the second power supply terminal N.

端壁8の外面には、平面視でY方向に長い矩形の出力端子用端子台17が形成されている。出力端子用端子台17は、端壁8と一体的に形成されている。端壁8および出力端子用端子台17の表面(+Z方向側表面)の長さ方向中央部には、X方向に延びた凸部18が形成されている。この凸部18の表面には、X方向に延びた複数の溝19が形成されている。出力端子用端子台17における長さ方向中央から+Y方向側の部分が、第1出力端子OUT1用の端子台23である。出力端子用端子台17における長さ方向中央から-Y方向側の部分が、第2出力端子OUT2用の端子台24である。 On the outer surface of the end wall 8, a rectangular terminal block 17 for an output terminal, which is long in the Y direction in a plan view, is formed. The output terminal block 17 is integrally formed with the end wall 8. A convex portion 18 extending in the X direction is formed at the central portion in the length direction of the surface (the surface on the + Z direction side) of the end wall 8 and the terminal block 17 for the output terminal. A plurality of grooves 19 extending in the X direction are formed on the surface of the convex portion 18. The portion of the terminal block 17 for the output terminal on the + Y direction side from the center in the length direction is the terminal block 23 for the first output terminal OUT1. The portion of the terminal block 17 for the output terminal on the side in the −Y direction from the center in the length direction is the terminal block 24 for the second output terminal OUT2.

端子台21の表面(+Z方向側表面)には、第1電源端子Pが配置されている。端子台22の表面(+Z方向側表面)には、第2電源端子Nが配置されている。端子台23の表面(+Z方向側表面)には、第1出力端子OUT1が配置されている。端子台24の表面(+Z方向側表面)には、第2出力端子OUT2が配置されている。
第1電源端子P、第2電源端子N、第1出力端子OUT1および第2出力端子OUT2は、それぞれ、導電性の板状体(たとえば、銅板または銅板にニッケルめっきを施したもの)を所定形状に切り出し、曲げ加工を施して作成されたものであり、ケース3の内部の回路に電気的に接続されている。第1電源端子P、第2電源端子N、第1出力端子OUT1および第2出力端子OUT2の各先端部は、それぞれ端子台21,22,23,24上に引き出されている。第1電源端子P、第2電源端子N、第1出力端子OUT1および第2出力端子OUT2の各先端部は、それぞれ端子台21,22,23,24の表面に沿うように形成されている。
A first power supply terminal P is arranged on the surface of the terminal block 21 (the surface on the + Z direction side). A second power supply terminal N is arranged on the surface of the terminal block 22 (the surface on the + Z direction side). The first output terminal OUT1 is arranged on the surface of the terminal block 23 (the surface on the + Z direction side). A second output terminal OUT2 is arranged on the surface of the terminal block 24 (the surface on the + Z direction side).
The first power supply terminal P, the second power supply terminal N, the first output terminal OUT1 and the second output terminal OUT2 each have a predetermined shape of a conductive plate-like body (for example, a copper plate or a copper plate plated with nickel). It was cut out and bent, and is electrically connected to the circuit inside the case 3. The tips of the first power supply terminal P, the second power supply terminal N, the first output terminal OUT1 and the second output terminal OUT2 are drawn out on the terminal blocks 21, 22, 23, 24, respectively. The tips of the first power supply terminal P, the second power supply terminal N, the first output terminal OUT1 and the second output terminal OUT2 are formed along the surfaces of the terminal blocks 21, 22, 23, 24, respectively.

一方の側壁7には、ドレインセンス端子DS、第1ソースセンス端子SS1、第1ゲート端子G1ならびに第1および第2サーミスタ端子T1,T2が取り付けられている。これらの端子DS,SS1,G1,T1,T2の先端部は、側壁7の表面(+Z方向側表面)からケース3の外方(+Z方向)に突出している。ドレインセンス端子DSは、側壁7の-X方向側端寄りに配置されている。第1および第2サーミスタ端子T1,T2は、側壁7の+X方向側端寄りにおいて、X方向に間隔をおいて配置されている。第1ソースセンス端子SS1および第1ゲート端子G1は、側壁7の-X方向側端と長さ方向(X方向)中央との間において、X方向に間隔をおいて配置されている。 A drain sense terminal DS, a first source sense terminal SS1, a first gate terminal G1, and first and second thermistor terminals T1 and T2 are attached to one side wall 7. The tip portions of these terminals DS, SS1, G1, T1, and T2 project from the surface of the side wall 7 (the surface on the + Z direction side) to the outside (+ Z direction) of the case 3. The drain sense terminal DS is arranged near the end on the −X direction side of the side wall 7. The first and second thermistor terminals T1 and T2 are arranged at intervals in the X direction near the + X direction end of the side wall 7. The first source sense terminal SS1 and the first gate terminal G1 are arranged at intervals in the X direction between the −X direction side end of the side wall 7 and the center in the length direction (X direction).

他方の側壁6には、第2ゲート端子G2および第2ソースセンス端子SS2が取り付けられている。これらの端子G2,SS2の先端部は、側壁6の表面(+Z方向側表面)からケース3の外方(+Z方向)に突出している。第2ゲート端子G2および第2ソースセンス端子SS2は、側壁6の長さ方向(X方向)中央と+X方向側端との間において、X方向に間隔をおいて配置されている。ドレインセンス端子DS、サーミスタ端子T1,T2、ソースセンス端子SS1,SS2およびゲート端子G1,G2は、それぞれ、横断面矩形の金属棒(たとえば、銅の棒状体または銅の棒状体にニッケルめっきを施したもの)に曲げ加工を施して作成されたものであり、ケース3の内部の回路に電気的に接続されている。 A second gate terminal G2 and a second source sense terminal SS2 are attached to the other side wall 6. The tip portions of these terminals G2 and SS2 project from the surface of the side wall 6 (the surface on the + Z direction side) to the outside (+ Z direction) of the case 3. The second gate terminal G2 and the second source sense terminal SS2 are arranged at intervals in the X direction between the center in the length direction (X direction) of the side wall 6 and the side end in the + X direction. The drain sense terminals DS, thermistor terminals T1 and T2, source sense terminals SS1 and SS2, and gate terminals G1 and G2 are each made of a metal rod having a rectangular cross section (for example, a copper rod or a copper rod plated with nickel). It was created by bending it, and is electrically connected to the circuit inside the case 3.

図1、図6、図7および図8を参照して、第1電源端子Pは、内部配線接続部31Aと、内部配線接続部31Aに結合された立上部31Bと、立上部31Bに結合された傾斜部31Cと、傾斜部31Cに結合された外部配線接続部31Dとを有している。内部配線接続部31Aは、平面視で4辺が放熱板2の4辺と平行な略矩形状の基部31Aaと、基部31Aaの-X方向側端から-X方向に突出した櫛歯状端子31Abとを有している。基部31Aaは、XY平面に沿う板状体からなり、4つのコーナ部のうち、+X方向側でかつ+Y方向側のコーナ部が切除された形状に形成されている。櫛歯状端子31Abは、Y方向に並んで配置された3つの端子を有している。これらの端子は、基部31Aaの-X方向側端から-X方向に延びた後、-Z方向に屈曲してから、再び-X方向に延びるクランク形状を有している。基部31Aaの大部分は、端壁9および端子台21の内部に埋め込まれている。 With reference to FIGS. 1, 6, 7, and 8, the first power supply terminal P is coupled to the internal wiring connection portion 31A, the rising portion 31B coupled to the internal wiring connecting portion 31A, and the rising portion 31B. It has an inclined portion 31C and an external wiring connecting portion 31D coupled to the inclined portion 31C. The internal wiring connection portion 31A has a substantially rectangular base portion 31Aa whose four sides are parallel to the four sides of the heat dissipation plate 2 in a plan view, and a comb-shaped terminal 31Ab projecting from the −X direction side end of the base portion 31Aa in the −X direction. And have. The base portion 31Aa is formed of a plate-like body along the XY plane, and is formed in a shape in which the corner portions on the + X direction side and the + Y direction side of the four corner portions are cut off. The comb-shaped terminal 31Ab has three terminals arranged side by side in the Y direction. These terminals have a crank shape that extends in the −X direction from the −X direction side end of the base 31Aa, then bends in the −Z direction, and then extends in the −X direction again. Most of the base 31Aa is embedded inside the end wall 9 and the terminal block 21.

立上部31Bは、内部配線接続部31Aの基部31Aaの-Y方向側縁部から+Z方向に立ち上がっている。立上部31Bは、XZ平面に沿う板状体からなり、基部31Aaの-Y方向側縁部の長さと略同幅に形成されている。立上部31Bは、端壁9および端子台21の内部に埋め込まれている。傾斜部31Cは、立上部31Bの+Z方向側縁部に結合されており、+Y方向に向かって斜め+Z方向に延びている。傾斜部31Cは、前記斜め方向に延びた板状体からなり、立上部31Bと略同幅に形成されている。傾斜部31Cは、端壁9および端子台21の内部に埋め込まれている。 The rising portion 31B rises in the + Z direction from the −Y direction side edge portion of the base portion 31Aa of the internal wiring connection portion 31A. The rising portion 31B is formed of a plate-like body along the XZ plane, and is formed to have substantially the same width as the length of the −Y direction side edge portion of the base portion 31Aa. The rising portion 31B is embedded inside the end wall 9 and the terminal block 21. The inclined portion 31C is connected to the + Z direction side edge portion of the rising portion 31B, and extends diagonally in the + Z direction toward the + Y direction. The inclined portion 31C is made of a plate-like body extending in the diagonal direction, and is formed to have substantially the same width as the rising portion 31B. The inclined portion 31C is embedded inside the end wall 9 and the terminal block 21.

外部配線接続部31Dは、傾斜部31Cの+Z方向側縁部に結合されており、+Y方向に延びている。外部配線接続部31Dは、XY平面に沿う板状体からなり、傾斜部31Cと略同幅に形成されている。外部配線接続部31Dは、端子台21の表面に沿って配置されている。外部配線接続部31Dの略中央部には、外部配線接続用の挿通孔31Daが形成されている。外部配線接続部31Dの-Z方向側表面には、挿通孔31Daにねじ孔が整合するようにしてナット35(図6参照)が固定されている。このナット35は、端子台21の内部に埋め込まれている。 The external wiring connection portion 31D is coupled to the + Z direction side edge portion of the inclined portion 31C and extends in the + Y direction. The external wiring connection portion 31D is formed of a plate-like body along the XY plane, and is formed to have substantially the same width as the inclined portion 31C. The external wiring connection portion 31D is arranged along the surface of the terminal block 21. An insertion hole 31Da for connecting an external wiring is formed in a substantially central portion of the external wiring connection portion 31D. A nut 35 (see FIG. 6) is fixed to the surface of the external wiring connection portion 31D on the −Z direction side so that the screw holes are aligned with the insertion holes 31Da. The nut 35 is embedded inside the terminal block 21.

第2電源端子Nは、端壁9の長さ中央を通るXZ平面に対して、第1電源端子Pと面対称となる形状を有している。第2電源端子Nは、内部配線接続部32Aと、内部配線接続部32Aに結合された立上部32Bと、立上部32Bに結合された傾斜部32Cと、傾斜部32Cに結合された外部配線接続部32Dとを有している。内部配線接続部32Aは、平面視で4辺が放熱板2の4辺と平行な略矩形状の基部32Aaと、基部32Aaの-X方向側端から-X方向に突出した櫛歯状端子32Abとを有している。基部32Aaは、XY平面に沿う板状体からなり、4つのコーナ部のうち、+X方向側でかつ-Y方向側のコーナ部が切除された形状に形成されている。櫛歯状端子32Abは、Y方向に並んで配置された3つの端子を有している。これらの端子は、基部32Aaの-X方向側端から-X方向に延びた後、-Z方向に屈曲してから、再び-X方向に延びるクランク形状を有している。基部32Aaの大部分は、端壁9および端子台22の内部に埋め込まれている。 The second power supply terminal N has a shape that is plane-symmetrical with the first power supply terminal P with respect to the XZ plane passing through the center of the length of the end wall 9. The second power supply terminal N has an internal wiring connection portion 32A, a rising portion 32B coupled to the internal wiring connection portion 32A, an inclined portion 32C coupled to the rising portion 32B, and an external wiring connection coupled to the inclined portion 32C. It has a portion 32D. The internal wiring connection portion 32A has a substantially rectangular base portion 32Aa whose four sides are parallel to the four sides of the heat dissipation plate 2 in a plan view, and a comb-shaped terminal 32Ab projecting from the −X direction side end of the base portion 32Aa in the −X direction. And have. The base portion 32Aa is formed of a plate-like body along the XY plane, and is formed in a shape in which the corner portion on the + X direction side and the −Y direction side is cut off from the four corner portions. The comb-shaped terminal 32Ab has three terminals arranged side by side in the Y direction. These terminals have a crank shape that extends in the −X direction from the −X direction side end of the base 32Aa, then bends in the −Z direction, and then extends in the −X direction again. Most of the base 32Aa is embedded inside the end wall 9 and the terminal block 22.

立上部32Bは、内部配線接続部32Aの基部32Aaの+Y方向側縁部から+Z方向に立ち上がっている。立上部32Bは、XZ平面に沿う板状体からなり、基部32Aaの+Y方向側縁部の長さと略同幅に形成されている。立上部32Bは、端壁9および端子台22の内部に埋め込まれている。傾斜部32Cは、立上部32Bの+Z方向側縁部に結合されており、-Y方向に向かって斜め+Z方向に延びている。傾斜部32Cは、前記斜め方向に延びた板状体からなり、立上部32Bと略同幅に形成されている。傾斜部32Cは、端壁9および端子台22の内部に埋め込まれている。 The rising portion 32B rises in the + Z direction from the + Y direction side edge portion of the base portion 32Aa of the internal wiring connection portion 32A. The rising portion 32B is formed of a plate-like body along the XZ plane, and is formed to have substantially the same width as the length of the + Y direction side edge portion of the base portion 32Aa. The rising portion 32B is embedded inside the end wall 9 and the terminal block 22. The inclined portion 32C is connected to the + Z direction side edge portion of the rising portion 32B, and extends diagonally in the + Z direction toward the −Y direction. The inclined portion 32C is made of a plate-like body extending in the diagonal direction, and is formed to have substantially the same width as the rising portion 32B. The inclined portion 32C is embedded inside the end wall 9 and the terminal block 22.

外部配線接続部32Dは、傾斜部32Cの+Z方向側縁部に結合されており、-Y方向に延びている。外部配線接続部32Dは、XY平面に沿う板状体からなり、傾斜部32Cと略同幅に形成されている。外部配線接続部32Dは、端子台22の表面に沿って配置されている。外部配線接続部32Dの略中央部には、外部配線接続用の挿通孔32Daが形成されている。外部配線接続部32Dの-Z方向側表面には、挿通孔32Daにねじ孔が整合するようにしてナット36(図6参照)が固定されている。このナット36は、端子台22の内部に埋め込まれている。 The external wiring connection portion 32D is coupled to the + Z direction side edge portion of the inclined portion 32C and extends in the −Y direction. The external wiring connection portion 32D is formed of a plate-like body along the XY plane, and is formed to have substantially the same width as the inclined portion 32C. The external wiring connection portion 32D is arranged along the surface of the terminal block 22. An insertion hole 32Da for connecting an external wiring is formed in a substantially central portion of the external wiring connection portion 32D. A nut 36 (see FIG. 6) is fixed to the surface of the external wiring connection portion 32D on the −Z direction side so that the screw holes are aligned with the insertion holes 32Da. The nut 36 is embedded inside the terminal block 22.

第1電源端子Pの立上部31Bおよび第2電源端子Nの立上部32Bは、所定の間隔を開けて互いに対向するように配置されており、本願発明の「板状対向部分」を構成している。第1電源端子Pの立上部31Bおよび傾斜部31Cは、本願発明の「第1連結部」を構成している。第2電源端子Nの立上部32Bおよび傾斜部32Cは、本願発明の「第2連結部」を構成している。 The rising portion 31B of the first power supply terminal P and the rising portion 32B of the second power supply terminal N are arranged so as to face each other with a predetermined interval, and constitute the "plate-shaped facing portion" of the present invention. There is. The rising portion 31B and the inclined portion 31C of the first power supply terminal P constitute the "first connecting portion" of the present invention. The rising portion 32B and the inclined portion 32C of the second power supply terminal N constitute the "second connecting portion" of the present invention.

第1出力端子OUT1は、側壁7の長さ中央を通るYZ平面に対して、第1電源端子Pと面対称となる形状を有している。第1出力端子OUT1は、内部配線接続部33Aと、内部配線接続部33Aに結合された立上部33Bと、立上部33Bに結合された傾斜部33Cと、傾斜部33Cに結合された外部配線接続部33Dとを有している。内部配線接続部33Aは、平面視で4辺が放熱板2の4辺と平行な略矩形状の基部33Aaと、基部33Aaの+X方向側端から+X方向に突出した櫛歯状端子33Abとを有している。基部33Aaは、XY平面に沿う板状体からなり、4つのコーナ部のうち、-X方向側でかつ+Y方向側のコーナ部が切除された形状に形成されている。櫛歯状端子33Abは、Y方向に並んで配置された3つの端子を有している。これらの端子は、基部33Aaの+X方向側端から+X方向に延びた後、-Z方向に屈曲してから、再び+X方向に延びるクランク形状を有している。基部33Aaの大部分は、端壁8および端子台23の内部に埋め込まれている。 The first output terminal OUT1 has a shape that is plane-symmetrical with the first power supply terminal P with respect to the YZ plane passing through the center of the length of the side wall 7. The first output terminal OUT1 has an internal wiring connection portion 33A, a rising portion 33B coupled to the internal wiring connecting portion 33A, an inclined portion 33C coupled to the rising portion 33B, and an external wiring connection coupled to the inclined portion 33C. It has a portion 33D. The internal wiring connection portion 33A has a substantially rectangular base portion 33Aa whose four sides are parallel to the four sides of the heat dissipation plate 2 in a plan view, and a comb-teeth-shaped terminal 33Ab protruding in the + X direction from the + X direction side end of the base portion 33Aa. Have. The base portion 33Aa is formed of a plate-like body along the XY plane, and is formed in a shape in which the corner portions on the −X direction side and the + Y direction side of the four corner portions are cut off. The comb-shaped terminal 33Ab has three terminals arranged side by side in the Y direction. These terminals have a crank shape that extends in the + X direction from the + X direction side end of the base 33Aa, bends in the −Z direction, and then extends in the + X direction again. Most of the base 33Aa is embedded inside the end wall 8 and the terminal block 23.

立上部33Bは、内部配線接続部33Aの基部33Aaの-Y方向側縁部から+Z方向に立ち上がっている。立上部33Bは、XZ平面に沿う板状体からなり、基部33Aaの-Y方向側縁部の長さと略同幅に形成されている。立上部33Bは、端壁8および端子台23の内部に埋め込まれている。傾斜部33Cは、立上部33Bの+Z方向側縁部に結合されており、+Y方向に向かって斜め+Z方向に延びている。傾斜部33Cは、前記斜め方向に延びた板状体からなり、立上部33Bと略同幅に形成されている。傾斜部33Cは、端壁8および端子台23の内部に埋め込まれている。 The rising portion 33B rises in the + Z direction from the −Y direction side edge portion of the base portion 33Aa of the internal wiring connection portion 33A. The rising portion 33B is formed of a plate-like body along the XZ plane, and is formed to have substantially the same width as the length of the −Y direction side edge portion of the base portion 33Aa. The rising portion 33B is embedded inside the end wall 8 and the terminal block 23. The inclined portion 33C is connected to the + Z direction side edge portion of the rising portion 33B, and extends diagonally in the + Z direction toward the + Y direction. The inclined portion 33C is made of a plate-like body extending in the diagonal direction, and is formed to have substantially the same width as the rising portion 33B. The inclined portion 33C is embedded inside the end wall 8 and the terminal block 23.

外部配線接続部33Dは、傾斜部33Cの+Z方向側縁部に結合されており、+Y方向に延びている。外部配線接続部33Dは、XY平面に沿う板状体からなり、傾斜部33Cと略同幅に形成されている。外部配線接続部33Dは、端子台23の表面に沿って配置されている。外部配線接続部33Dの略中央部には、外部配線接続用の挿通孔33Daが形成されている。外部配線接続部33Dの-Z方向側表面には、挿通孔33Daにねじ孔が整合するようにしてナット(図示略)が固定されている。このナットは、端子台23の内部に埋め込まれている。 The external wiring connection portion 33D is coupled to the + Z direction side edge portion of the inclined portion 33C and extends in the + Y direction. The external wiring connection portion 33D is formed of a plate-like body along the XY plane, and is formed to have substantially the same width as the inclined portion 33C. The external wiring connection portion 33D is arranged along the surface of the terminal block 23. An insertion hole 33Da for connecting an external wiring is formed in a substantially central portion of the external wiring connection portion 33D. A nut (not shown) is fixed to the surface of the external wiring connection portion 33D on the −Z direction side so that the screw holes are aligned with the insertion holes 33Da. This nut is embedded inside the terminal block 23.

第2出力端子OUT2は、端壁8の長さ中央を通るXZ平面に対して、第1出力端子OUT1と面対称となる形状を有している。第2出力端子OUT2は、内部配線接続部34Aと、内部配線接続部34Aに結合された立上部34Bと、立上部34Bに結合された傾斜部34Cと、傾斜部34Cに結合された外部配線接続部34Dとを有している。内部配線接続部34Aは、平面視で4辺が放熱板2の4辺と平行な略矩形状の基部34Aaと、基部34Aaの+X方向側端から+X方向に突出した櫛歯状端子34Abとを有している。基部34Aaは、XY平面に沿う板状体からなり、4つのコーナ部のうち、-X方向側でかつ-Y方向側のコーナ部が切除された形状に形成されている。櫛歯状端子34Abは、Y方向に並んで配置された3つの端子を有している。これらの端子は、基部34Aaの+X方向側端から+X方向に延びた後、-Z方向に屈曲してから、再び+X方向に延びるクランク形状を有している。基部34Aaの大部分は、端壁8および端子台24の内部に埋め込まれている。 The second output terminal OUT2 has a shape that is plane-symmetrical with the first output terminal OUT1 with respect to the XZ plane passing through the center of the length of the end wall 8. The second output terminal OUT2 has an internal wiring connection portion 34A, a rising portion 34B coupled to the internal wiring connection portion 34A, an inclined portion 34C coupled to the rising portion 34B, and an external wiring connection coupled to the inclined portion 34C. It has a portion 34D. The internal wiring connection portion 34A has a substantially rectangular base portion 34Aa whose four sides are parallel to the four sides of the heat dissipation plate 2 in a plan view, and a comb-teeth-shaped terminal 34Ab protruding in the + X direction from the + X direction side end of the base portion 34Aa. Have. The base portion 34Aa is formed of a plate-like body along the XY plane, and is formed in a shape in which the corner portions on the −X direction side and the −Y direction side of the four corner portions are cut off. The comb-shaped terminal 34Ab has three terminals arranged side by side in the Y direction. These terminals have a crank shape that extends in the + X direction from the + X direction side end of the base 34Aa, bends in the −Z direction, and then extends in the + X direction again. Most of the base 34Aa is embedded inside the end wall 8 and the terminal block 24.

立上部34Bは、内部配線接続部34Aの基部34Aaの+Y方向側縁部から+Z方向に立ち上がっている。立上部34Bは、XZ平面に沿う板状体からなり、基部34Aaの+Y方向側縁部の長さと略同幅に形成されている。立上部34Bは、端壁8および端子台24の内部に埋め込まれている。傾斜部34Cは、立上部34Bの+Z方向側縁部に結合されており、-Y方向に向かって斜め+Z方向に延びている。傾斜部34Cは、前記斜め方向に延びた板状体からなり、立上部34Bと略同幅に形成されている。傾斜部34Cは、端壁8および端子台24の内部に埋め込まれている。 The rising portion 34B rises in the + Z direction from the + Y direction side edge portion of the base portion 34Aa of the internal wiring connection portion 34A. The rising portion 34B is formed of a plate-like body along the XZ plane, and is formed to have substantially the same width as the length of the + Y direction side edge portion of the base portion 34Aa. The rising portion 34B is embedded inside the end wall 8 and the terminal block 24. The inclined portion 34C is connected to the + Z direction side edge portion of the rising portion 34B, and extends diagonally in the + Z direction toward the −Y direction. The inclined portion 34C is made of a plate-like body extending in the diagonal direction, and is formed to have substantially the same width as the rising portion 34B. The inclined portion 34C is embedded inside the end wall 8 and the terminal block 24.

外部配線接続部34Dは、傾斜部34Cの+Z方向側縁部に結合されており、-Y方向に延びている。外部配線接続部34Dは、XY平面に沿う板状体からなり、傾斜部34Cと略同幅に形成されている。外部配線接続部34Dは、端子台24の表面に沿って配置されている。外部配線接続部34Dの略中央部には、外部配線接続用の挿通孔34Daが形成されている。外部配線接続部34Dの-Z方向側表面には、挿通孔34Daにねじ孔が整合するようにしてナット(図示略)が固定されている。このナットは、端子台24の内部に埋め込まれている。 The external wiring connection portion 34D is coupled to the + Z direction side edge portion of the inclined portion 34C and extends in the −Y direction. The external wiring connection portion 34D is formed of a plate-like body along the XY plane, and is formed to have substantially the same width as the inclined portion 34C. The external wiring connection portion 34D is arranged along the surface of the terminal block 24. An insertion hole 34Da for connecting an external wiring is formed in a substantially central portion of the external wiring connection portion 34D. A nut (not shown) is fixed to the surface of the external wiring connection portion 34D on the −Z direction side so that the screw holes are aligned with the insertion holes 34Da. This nut is embedded inside the terminal block 24.

ドレインセンス端子DSは、X方向から見てクランク状であり、それらの中間部分は側壁7に埋め込まれている。ドレインセンス端子DSの基端部は、ケース3内に配置されている。ドレインセンス端子DSの先端部は、側壁7の表面から+Z方向に突出している。
第1ソースセンス端子SS1は、X方向から見てクランク状であり、それらの中間部分は側壁7に埋め込まれている。第1ソースセンス端子SS1の基端部は、ケース3内に配置されている。第1ソースセンス端子SS1の先端部は、側壁7の表面から+Z方向に突出している。
The drain sense terminal DS has a crank shape when viewed from the X direction, and an intermediate portion thereof is embedded in the side wall 7. The base end portion of the drain sense terminal DS is arranged in the case 3. The tip of the drain sense terminal DS projects in the + Z direction from the surface of the side wall 7.
The first source sense terminal SS1 has a crank shape when viewed from the X direction, and an intermediate portion thereof is embedded in the side wall 7. The base end portion of the first source sense terminal SS1 is arranged in the case 3. The tip of the first source sense terminal SS1 projects in the + Z direction from the surface of the side wall 7.

第1ゲート端子G1は、X方向から見てクランク状であり、それらの中間部分は側壁7に埋め込まれている。第1ゲート端子G1の基端部は、ケース3内に配置されている。第1ゲート端子G1の先端部は側壁7の表面から+Z方向に突出している。
各サーミスタ端子T1,T2は、X方向から見てクランク状であり、それらの中間部分は側壁7に埋め込まれている。各サーミスタ端子T1,T2の基端部は、ケース3内に配置されている。各サーミスタ端子T1,T2の先端部は、側壁7の表面から+Z方向に突出している。
The first gate terminal G1 has a crank shape when viewed from the X direction, and an intermediate portion thereof is embedded in the side wall 7. The base end portion of the first gate terminal G1 is arranged in the case 3. The tip of the first gate terminal G1 protrudes from the surface of the side wall 7 in the + Z direction.
The thermistor terminals T1 and T2 are crank-shaped when viewed from the X direction, and their intermediate portions are embedded in the side wall 7. The base ends of the thermistor terminals T1 and T2 are arranged in the case 3. The tip portions of the thermistor terminals T1 and T2 project in the + Z direction from the surface of the side wall 7.

第2ソースセンス端子SS2は、X方向から見てクランク状であり、それらの中間部分は側壁6に埋め込まれている。第2ソースセンス端子SS2の基端部は、ケース3内に配置されている。第2ソースセンス端子SS2の先端部は、側壁6の表面から+Z方向に突出している。
第2ゲート端子G2は、X方向から見てクランク状であり、それらの中間部分は側壁6に埋め込まれている。第2ゲート端子G2の基端部は、ケース3内に配置されている。第2ゲート端子G2の先端部は、側壁6の表面から+Z方向に突出している。
The second source sense terminal SS2 has a crank shape when viewed from the X direction, and an intermediate portion thereof is embedded in the side wall 6. The base end portion of the second source sense terminal SS2 is arranged in the case 3. The tip of the second source sense terminal SS2 projects in the + Z direction from the surface of the side wall 6.
The second gate terminal G2 has a crank shape when viewed from the X direction, and an intermediate portion thereof is embedded in the side wall 6. The base end portion of the second gate terminal G2 is arranged in the case 3. The tip of the second gate terminal G2 projects in the + Z direction from the surface of the side wall 6.

放熱板2の表面(+Z方向側表面)における枠部4に囲まれた領域には、第1アッセンブリ40と第2アッセンブリ80とがX方向に並んで配置されている。第1アッセンブリ40が電源端子P,N側に配置され、第2アッセンブリ80が出力端子OUT側に配置されている。第1アッセンブリ40は、上アーム(ハイサイド)回路の半分と下アーム(ローサイド)回路の半分とを構成している。第2アッセンブリ80は、上アーム回路の残りの半分と下アーム回路の残りの半分とを構成している。上アーム回路および下アーム回路のうちの一方は、本願発明の「第1回路」を構成しており、他方は本願発明の「第2回路」を構成している。 The first assembly 40 and the second assembly 80 are arranged side by side in the X direction in the region surrounded by the frame portion 4 on the surface of the heat radiating plate 2 (the surface on the + Z direction side). The first assembly 40 is arranged on the power supply terminals P and N side, and the second assembly 80 is arranged on the output terminal OUT side. The first assembly 40 constitutes a half of the upper arm (high side) circuit and a half of the lower arm (low side) circuit. The second assembly 80 constitutes the other half of the upper arm circuit and the other half of the lower arm circuit. One of the upper arm circuit and the lower arm circuit constitutes the "first circuit" of the present invention, and the other constitutes the "second circuit" of the present invention.

第1アッセンブリ40は、第1絶縁基板41と、複数の第1スイッチング素子Tr1と、複数の第1ダイオード素子Di1と、複数の第2スイッチング素子Tr2と、複数の第2ダイオード素子Di2と、サーミスタThとを含む。
第1絶縁基板41は、平面視で略矩形であり、4辺が放熱板2の4辺とそれぞれ平行な姿勢で、放熱板2の表面に接合されている。第1絶縁基板41の放熱板2側の表面(-Z方向側表面)には、第1接合用導体層42(図4参照)が形成されている。この第1接合用導体層42が半田層52を介して放熱板2に接合されている。
The first assembly 40 includes a first insulating substrate 41, a plurality of first switching elements Tr1, a plurality of first diode elements Di1, a plurality of second switching elements Tr2, a plurality of second diode elements Di2, and a thermistor. Including Th.
The first insulating substrate 41 is substantially rectangular in a plan view, and its four sides are joined to the surface of the heat radiating plate 2 in a posture parallel to the four sides of the heat radiating plate 2. A first bonding conductor layer 42 (see FIG. 4) is formed on the surface of the first insulating substrate 41 on the heat sink 2 side (the surface on the −Z direction side). The first bonding conductor layer 42 is bonded to the heat radiating plate 2 via the solder layer 52.

第1絶縁基板41の放熱板2とは反対側の表面(+Z方向側表面)には、上アーム回路用の複数の導体層と、下アーム回路用の複数の導体層と、サーミスタ用の複数の導体層とが形成されている。上アーム回路用の複数の導体層は、第1素子接合用導体層43と、第1ゲート端子用導体層44と、第1ソースセンス端子用導体層45とを含む。下アーム回路用の複数の導体層は、第2素子接合用導体層46と、N端子用導体層47と、第2ゲート端子用導体層48と、第2ソースセンス端子用導体層49とを含む。サーミスタ用の複数の導体層は、第1サーミスタ端子用導体層50と第2サーミスタ端子用導体層51とを含む。 On the surface of the first insulating substrate 41 opposite to the heat sink 2 (the surface on the + Z direction side), a plurality of conductor layers for the upper arm circuit, a plurality of conductor layers for the lower arm circuit, and a plurality of thermistors. A conductor layer is formed. The plurality of conductor layers for the upper arm circuit include a conductor layer 43 for joining the first element, a conductor layer 44 for the first gate terminal, and a conductor layer 45 for the first source sense terminal. The plurality of conductor layers for the lower arm circuit include a second element bonding conductor layer 46, an N terminal conductor layer 47, a second gate terminal conductor layer 48, and a second source sense terminal conductor layer 49. include. The plurality of conductor layers for thermistors include a conductor layer 50 for a first thermistor terminal and a conductor layer 51 for a second thermistor terminal.

この実施形態では、第1絶縁基板41は、AlN(窒化アルミニウム)からなる。第1絶縁基板41として、たとえば、セラミックスの両面に銅箔を直接接合した基板(DBC:Direct Bonding Copper)を用いることができる。第1絶縁基板41として、DBC基板を用いた場合には、その銅箔により各導体層42~51を形成できる。
第1素子接合用導体層43は、第1絶縁基板41の表面における+Y方向側の辺寄りに配置され、平面視でX方向に長い矩形状である。第1素子接合用導体層43は、その+X方向側端部に、-Y方向に延びた突出部を有する。N端子用導体層47は、第1絶縁基板41の表面における-Y方向側の辺寄りに配置され、平面視でX方向に長い矩形状である。N端子用導体層47は、その+X方向側端部に、第1素子接合用導体層43の突出部に向かって延びた突出部を有する。第2素子接合用導体層46は、平面視で、第1素子接合用導体層43とN端子用導体層47と第1絶縁基板41の-X方向側の辺とによって囲まれた領域に配置され、平面視でX方向に長い矩形状である。
In this embodiment, the first insulating substrate 41 is made of AlN (aluminum nitride). As the first insulating substrate 41, for example, a substrate (DBC: Direct Bonding Copper) in which copper foils are directly bonded to both sides of ceramics can be used. When a DBC substrate is used as the first insulating substrate 41, the conductor layers 42 to 51 can be formed from the copper foil thereof.
The conductor layer 43 for joining the first element is arranged on the surface of the first insulating substrate 41 near the + Y direction side, and has a rectangular shape long in the X direction in a plan view. The conductor layer 43 for joining the first element has a protruding portion extending in the −Y direction at its end on the + X direction side. The conductor layer 47 for N terminals is arranged near the side in the −Y direction on the surface of the first insulating substrate 41, and has a rectangular shape long in the X direction in a plan view. The conductor layer 47 for N terminals has a protruding portion extending toward the protruding portion of the conductor layer 43 for joining the first element at the + X direction side end portion thereof. The second element bonding conductor layer 46 is arranged in a region surrounded by the first element bonding conductor layer 43, the N terminal conductor layer 47, and the side of the first insulating substrate 41 on the −X direction side in a plan view. It is a rectangular shape that is long in the X direction in a plan view.

第1ゲート端子用導体層44は、第1素子接合用導体層43と第1絶縁基板41の+Y方向側の辺との間に配置され、平面視でX方向に細長い矩形である。第1ソースセンス端子用導体層45は、第1ゲート端子用導体層44と第1絶縁基板41の+Y方向側の辺との間に配置され、平面視でX方向に細長い矩形である。
第1サーミスタ端子用導体層50は、第1素子接合用導体層43と第1絶縁基板41の+Y方向側の辺との間において、第1ゲート端子用導体層44の+X方向側に配置されている。第2サーミスタ端子用導体層51は、第1素子接合用導体層43と第1絶縁基板41の+Y方向側の辺との間において、第1ソースセンス端子用導体層45の+X方向側に配置されている。
The conductor layer 44 for the first gate terminal is arranged between the conductor layer 43 for joining the first element and the side of the first insulating substrate 41 on the + Y direction side, and is a rectangular shape elongated in the X direction in a plan view. The conductor layer 45 for the first source sense terminal is arranged between the conductor layer 44 for the first gate terminal and the side of the first insulating substrate 41 on the + Y direction side, and is a rectangular shape elongated in the X direction in a plan view.
The conductor layer 50 for the first thermistor terminal is arranged on the + X direction side of the conductor layer 44 for the first gate terminal between the conductor layer 43 for joining the first element and the side of the first insulating substrate 41 on the + Y direction side. ing. The conductor layer 51 for the second thermistor terminal is arranged on the + X direction side of the conductor layer 45 for the first source sense terminal between the conductor layer 43 for joining the first element and the side of the first insulating substrate 41 on the + Y direction side. Has been done.

第2ゲート端子用導体層48は、N端子用導体層47と第1絶縁基板41の-Y方向側の辺との間に配置され、平面視でX方向に細長い矩形である。第2ソースセンス端子用導体層49は、第2ゲート端子用導体層48と第1絶縁基板41の-Y方向側の辺との間に配置され、平面視でX方向に細長い矩形である。
第1電源端子Pの櫛歯状端子31Abは、第1素子接合用導体層43の表面の+X方向側端部に接合されている。第2電源端子Nの櫛歯状端子32Abは、N端子用導体層47の表面の+X方向側端部に接合されている。第1電源端子Pの内部配線接続部31Aは櫛歯状端子31Abを有しているので、第1電源端子Pを第1素子接合用導体層43に接合するにあたり、例えば超音波接合用のヘッドを櫛歯状端子31Abの先端に押し当てて、容易に櫛歯状端子31Abを第1素子接合用導体層43に超音波接合できる。また、第2電源端子Nの内部配線接続部32Aは櫛歯状端子32Abを有しているので、第2電源端子NをN端子用導体層47に接合するにあたり、例えば超音波接合用のヘッドを櫛歯状端子32Abの先端に押し当てて、容易に櫛歯状端子32AbをN端子用導体層47に超音波接合できる。
The conductor layer 48 for the second gate terminal is arranged between the conductor layer 47 for the N terminal and the side of the first insulating substrate 41 on the −Y direction side, and is a rectangular shape elongated in the X direction in a plan view. The conductor layer 49 for the second source sense terminal is arranged between the conductor layer 48 for the second gate terminal and the side of the first insulating substrate 41 on the −Y direction side, and is a rectangular shape elongated in the X direction in a plan view.
The comb-shaped terminal 31Ab of the first power supply terminal P is joined to the + X direction side end portion of the surface of the conductor layer 43 for joining the first element. The comb-shaped terminal 32Ab of the second power supply terminal N is joined to the + X direction side end portion of the surface of the conductor layer 47 for the N terminal. Since the internal wiring connection portion 31A of the first power supply terminal P has a comb-shaped terminal 31Ab, when bonding the first power supply terminal P to the first element bonding conductor layer 43, for example, a head for ultrasonic bonding. Can be easily ultrasonically bonded to the first element bonding conductor layer 43 by pressing the comb-shaped terminal 31Ab against the tip of the comb-shaped terminal 31Ab. Further, since the internal wiring connection portion 32A of the second power supply terminal N has a comb-shaped terminal 32Ab, when bonding the second power supply terminal N to the conductor layer 47 for N terminal, for example, a head for ultrasonic bonding. Can be easily ultrasonically bonded to the N terminal conductor layer 47 by pressing the comb-shaped terminal 32Ab against the tip of the comb-shaped terminal 32Ab.

第2ゲート端子G2の基端部は、第2ゲート端子用導体層48に接合されている。第2ソースセンス端子SS2の基端部は、第2ソースセンス端子用導体層49に接合されている。第1サーミスタ端子T1の基端部は、第1サーミスタ端子用導体層50に接合されている。第2サーミスタ端子T2の基端部は、第2サーミスタ端子用導体層51に接合されている。これらの接合は、超音波溶接によって行われてもよい。 The base end portion of the second gate terminal G2 is joined to the conductor layer 48 for the second gate terminal. The base end portion of the second source sense terminal SS2 is joined to the conductor layer 49 for the second source sense terminal. The base end portion of the first thermistor terminal T1 is joined to the conductor layer 50 for the first thermistor terminal. The base end portion of the second thermistor terminal T2 is joined to the conductor layer 51 for the second thermistor terminal. These joints may be performed by ultrasonic welding.

第1サーミスタ端子用導体層50および第2サーミスタ端子用導体層51上には、それらに跨るようにサーミスタThが配置されている。サーミスタThの一方の電極が第1サーミスタ端子用導体層50に接合され、他方の電極が第2サーミスタ端子用導体層51に接合されている。
第1素子接合用導体層43の表面には、複数の第1スイッチング素子Tr1のドレイン電極が半田層53(図4参照)を介して接合されているとともに複数の第1ダイオード素子Di1のカソード電極が半田層54を介して接合されている。この実施形態では、これらの半田層53,54の材料は、SnAgCu系の半田である。この実施形態では、これらの半田層53,54の厚さは、一般的な厚さ(例えば、0.12mm)よりも薄く(例えば、0.08mm)されている。各第1スイッチング素子Tr1は、第1素子接合用導体層43に接合されている面とは反対側の表面にソース電極とゲート電極とを有している。各第1ダイオード素子Di1は、第1素子接合用導体層43に接合されている面とは反対側の表面にアノード電極を有している。
Thermistor Th is arranged on the conductor layer 50 for the first thermistor terminal and the conductor layer 51 for the second thermistor terminal so as to straddle them. One electrode of thermistor Th is bonded to the conductor layer 50 for the first thermistor terminal, and the other electrode is bonded to the conductor layer 51 for the second thermistor terminal.
A plurality of drain electrodes of the first switching element Tr1 are bonded to the surface of the conductor layer 43 for bonding the first element via a solder layer 53 (see FIG. 4), and cathode electrodes of the plurality of first diode elements Di1 are bonded. Is joined via the solder layer 54. In this embodiment, the materials of these solder layers 53 and 54 are SnAgCu-based solders. In this embodiment, the thickness of these solder layers 53, 54 is thinner (for example, 0.08 mm) than the general thickness (for example, 0.12 mm). Each first switching element Tr1 has a source electrode and a gate electrode on a surface opposite to the surface bonded to the first element bonding conductor layer 43. Each first diode element Di1 has an anode electrode on a surface opposite to the surface bonded to the first element bonding conductor layer 43.

第1素子接合用導体層43の表面の+Y方向側の辺寄りに、5つの第1ダイオード素子Di1がX方向に間隔をおいて並んで配置されている。また、第1素子接合用導体層43の-Y方向側の辺と5つの第1ダイオード素子Di1との間に、5つの第1スイッチング素子Tr1が、X方向に間隔をおいて並んで配置されている。5つの第1スイッチング素子Tr1は、Y方向に関して、5つの第1ダイオード素子Di1と位置整合している。 Five first diode elements Di1 are arranged side by side at intervals in the X direction on the side of the surface of the conductor layer 43 for joining the first element on the + Y direction side. Further, five first switching elements Tr1 are arranged side by side at intervals in the X direction between the side of the conductor layer 43 for joining the first element on the −Y direction side and the five first diode elements Di1. ing. The five first switching elements Tr1 are position-matched with the five first diode elements Di1 in the Y direction.

Y方向に位置整合している第1スイッチング素子Tr1および第1ダイオード素子Di1は、平面視において、略Y方向に延びた第1接続金属部材55によって、第2素子接合用導体層46に接続されている。第1接続金属部材55は、平面視でY方向に長い矩形状である。第1接続金属部材55は、導電性の板状体(たとえば、銅板または銅板にニッケルめっきを施したもの)に、曲げ加工を施して作成されたものである。第1接続金属部材55は、第2素子接合用導体層46に接合された接合部55a(図4参照)と、接合部55aに結合された立上部55bと、立上部55bに結合された横行部55cとからなる。 The first switching element Tr1 and the first diode element Di1 whose positions are aligned in the Y direction are connected to the second element bonding conductor layer 46 by the first connecting metal member 55 extending in the substantially Y direction in a plan view. ing. The first connecting metal member 55 has a rectangular shape that is long in the Y direction in a plan view. The first connecting metal member 55 is made by bending a conductive plate-like body (for example, a copper plate or a copper plate plated with nickel). The first connecting metal member 55 has a joint portion 55a (see FIG. 4) joined to the second element joining conductor layer 46, a rising portion 55b bonded to the joint portion 55a, and a traverse bonded to the rising portion 55b. It is composed of a portion 55c.

接合部55aは、第2素子接合用導体層46の+Y方向側縁寄りの領域に半田層56を介して接合されており、平面視においてX方向に延びた矩形に形成されている。立上部55bは、接合部55aの+Y方向側縁部から+Z方向に立ち上がっている。立上部55bは、XZ平面に沿う板状体からなり、接合部55aと略同幅に形成されている。横行部55cは、立上部55bの+Z方向側縁部に結合されており、+Y方向に延びている。横行部55cの長さ中間部および先端部は、それぞれ第1スイッチング素子Tr1および第1ダイオード素子Di1の上方に配置されている。横行部55cは、放熱板2の主面に平行な板状体からなり、立上部55bと略同幅に形成されている。横行部55cの先端部(+Y方向側端部)は半田層57を介して第1ダイオード素子Di1のアノード電極に接合され、横行部55cの長さ中間部は半田層58を介して第1スイッチング素子Tr1のソース電極に接合されている。これにより、第1ダイオード素子Di1のアノード電極および第1スイッチング素子Tr1のソース電極は、第1接続金属部材55を介して第2素子接合用導体層46に電気的に接続されている。 The bonding portion 55a is bonded to the region near the + Y direction side edge of the second element bonding conductor layer 46 via the solder layer 56, and is formed in a rectangular shape extending in the X direction in a plan view. The rising portion 55b rises in the + Z direction from the + Y direction side edge portion of the joint portion 55a. The rising portion 55b is formed of a plate-like body along the XZ plane, and is formed to have substantially the same width as the joint portion 55a. The transverse portion 55c is connected to the + Z direction side edge portion of the rising portion 55b and extends in the + Y direction. The length intermediate portion and the tip portion of the transverse portion 55c are arranged above the first switching element Tr1 and the first diode element Di1, respectively. The transverse portion 55c is formed of a plate-like body parallel to the main surface of the heat radiating plate 2, and is formed to have substantially the same width as the rising portion 55b. The tip end portion (+ Y direction side end portion) of the traversing portion 55c is joined to the anode electrode of the first diode element Di1 via the solder layer 57, and the length intermediate portion of the traversing portion 55c is first switched via the solder layer 58. It is bonded to the source electrode of the element Tr1. As a result, the anode electrode of the first diode element Di1 and the source electrode of the first switching element Tr1 are electrically connected to the second element bonding conductor layer 46 via the first connecting metal member 55.

第1接続金属部材55の幅(X方向の長さ)は、第1スイッチング素子Tr1の幅(X方向の長さ)よりも短い。平面視において、第1接続金属部材55の横行部55cの+X方向側縁は、第1スイッチング素子Tr1および第1ダイオード素子Di1の+X方向側縁と位置整合している。平面視において、第1接続金属部材55の横行部55cの-X方向側縁は、第1スイッチング素子Tr1および第1ダイオード素子Di1の-X方向側縁よりも+X方向側に位置している。これにより、ケース3内において、第1スイッチング素子Tr1および第1ダイオード素子Di1の+Z方向側表面のうち、-X方向側縁寄りの領域が露出している。 The width (length in the X direction) of the first connecting metal member 55 is shorter than the width (length in the X direction) of the first switching element Tr1. In a plan view, the + X direction side edge of the transverse portion 55c of the first connecting metal member 55 is positionally aligned with the + X direction side edge of the first switching element Tr1 and the first diode element Di1. In a plan view, the −X direction side edge of the transverse portion 55c of the first connecting metal member 55 is located on the + X direction side of the −X direction side edge of the first switching element Tr1 and the first diode element Di1. As a result, in the case 3, a region closer to the −X direction side edge of the + Z direction side surfaces of the first switching element Tr1 and the first diode element Di1 is exposed.

各第1スイッチング素子Tr1のゲート電極は、ワイヤ59によって、第1ゲート端子用導体層44に接続されている。各第1スイッチング素子Tr1のソース電極は、ワイヤ60によって、第1ソースセンス端子用導体層45に接続されている。
第2素子接合用導体層46の表面には、複数の第2スイッチング素子Tr2のドレイン電極が半田層61(図4参照)を介して接合されているとともに複数の第2ダイオード素子Di2のカソード電極が半田層62を介して接合されている。この実施形態では、これらの半田層61,62の材料は、SnAgCu系の半田である。この実施形態では、これらの半田層61,62の厚さは、一般的な厚さ(例えば、0.12mm)よりも薄く(例えば、0.08mm)されている。各第2スイッチング素子Tr2は、第2素子接合用導体層46に接合されている面とは反対側の表面にソース電極とゲート電極とを有している。各第2ダイオード素子Di2は、第2素子接合用導体層46に接合されている面とは反対側の表面にアノード電極を有している。
The gate electrode of each first switching element Tr1 is connected to the conductor layer 44 for the first gate terminal by a wire 59. The source electrode of each first switching element Tr1 is connected to the conductor layer 45 for the first source sense terminal by a wire 60.
Drain electrodes of a plurality of second switching elements Tr2 are bonded to the surface of the conductor layer 46 for bonding the second element via a solder layer 61 (see FIG. 4), and cathode electrodes of the plurality of second diode elements Di2 are bonded. Is joined via the solder layer 62. In this embodiment, the materials of these solder layers 61 and 62 are SnAgCu-based solders. In this embodiment, the thickness of these solder layers 61 and 62 is thinner (for example, 0.08 mm) than the general thickness (for example, 0.12 mm). Each second switching element Tr2 has a source electrode and a gate electrode on a surface opposite to the surface bonded to the second element bonding conductor layer 46. Each second diode element Di2 has an anode electrode on the surface opposite to the surface bonded to the second element bonding conductor layer 46.

第2素子接合用導体層46の表面の-Y方向側の辺寄りに、5つの第2スイッチング素子Tr2が、X方向に間隔をおいて並んで配置されている。また、第2素子接合用導体層46の+Y方向側の辺と5つの第2スイッチング素子Tr2との間に、5つの第2ダイオード素子Di2が、X方向に間隔をおいて並んで配置されている。5つの第2ダイオード素子Di2は、Y方向に関して、5つの第2スイッチング素子Tr2と位置整合している。また、5つの第2ダイオード素子Di2は、Y方向に関して、5つの第1スイッチング素子Tr1とも位置整合している。 Five second switching elements Tr2 are arranged side by side at intervals in the X direction on the side of the surface of the conductor layer 46 for joining the second element on the −Y direction side. Further, five second diode elements Di2 are arranged side by side at intervals in the X direction between the + Y direction side of the second element bonding conductor layer 46 and the five second switching elements Tr2. There is. The five second diode elements Di2 are position-matched with the five second switching elements Tr2 in the Y direction. Further, the five second diode elements Di2 are also position-matched with the five first switching elements Tr1 in the Y direction.

Y方向に位置整合している第2スイッチング素子Tr2および第2ダイオード素子Di2は、平面視において、略Y方向に延びた第2接続金属部材65によって、N端子用導体層47に接続されている。第2接続金属部材65は、導電性の板状体(たとえば、銅板または銅板にニッケルめっきを施したもの)に、曲げ加工を施して作成されたものである。第2接続金属部材65は、N端子用導体層47に接合された接合部65a(図4参照)と、接合部65aに結合された立上部65bと、立上部65bに結合された横行部65cとからなる。 The second switching element Tr2 and the second diode element Di2, which are position-matched in the Y direction, are connected to the N terminal conductor layer 47 by the second connecting metal member 65 extending in the substantially Y direction in a plan view. .. The second connecting metal member 65 is made by bending a conductive plate-like body (for example, a copper plate or a copper plate plated with nickel). The second connecting metal member 65 includes a joint portion 65a (see FIG. 4) bonded to the conductor layer 47 for N terminals, a rising portion 65b bonded to the joint portion 65a, and a transverse portion 65c bonded to the rising portion 65b. It consists of.

接合部65aは、N端子用導体層47の+Y方向側縁寄りの領域に半田層66を介して接合されており、平面視においてX方向に延びた矩形に形成されている。立上部65bは、接合部65aの+Y方向側縁部から+Z方向に立ち上がっている。立上部65bは、XZ平面に沿う板状体からなり、接合部65aと略同幅に形成されている。横行部65cは、立上部65bの+Z方向側縁部に結合されており、+Y方向に延びている。横行部65cの長さ中間部および先端部は、それぞれ第2スイッチング素子Tr2および第2ダイオード素子Di2の上方に配置されている。横行部65cは、放熱板2の主面に平行な板状体からなり、立上部65bと略同幅に形成されている。横行部65cの先端部(+Y方向側端部)は半田層67を介して第2ダイオード素子Di2のアノード電極に接合され、横行部65cの長さ中間部は半田層68を介して第2スイッチング素子Tr2のソース電極に接合されている。これにより、第2ダイオード素子Di2のアノード電極および第2スイッチング素子Tr2のソース電極は、第2接続金属部材65を介してN端子用導体層47に電気的に接続されている。 The joint portion 65a is joined to the region near the + Y direction side edge of the N terminal conductor layer 47 via the solder layer 66, and is formed in a rectangular shape extending in the X direction in a plan view. The rising portion 65b rises in the + Z direction from the + Y direction side edge portion of the joint portion 65a. The rising portion 65b is formed of a plate-like body along the XZ plane, and is formed to have substantially the same width as the joint portion 65a. The transverse portion 65c is connected to the + Z direction side edge portion of the rising portion 65b and extends in the + Y direction. The length intermediate portion and the tip portion of the transverse portion 65c are arranged above the second switching element Tr2 and the second diode element Di2, respectively. The transverse portion 65c is formed of a plate-like body parallel to the main surface of the heat radiating plate 2, and is formed to have substantially the same width as the rising portion 65b. The tip end portion (+ Y direction side end portion) of the traversing portion 65c is joined to the anode electrode of the second diode element Di2 via the solder layer 67, and the length intermediate portion of the traversing portion 65c is second-switched via the solder layer 68. It is bonded to the source electrode of the element Tr2. As a result, the anode electrode of the second diode element Di2 and the source electrode of the second switching element Tr2 are electrically connected to the N terminal conductor layer 47 via the second connecting metal member 65.

第2接続金属部材65の幅(X方向の長さ)は、第2スイッチング素子Tr2の幅(X方向の長さ)よりも短い。平面視において、第2接続金属部材65の横行部65cの+X方向側縁は、第2スイッチング素子Tr2および第2ダイオード素子Di2の+X方向側縁と位置整合している。平面視において、第2接続金属部材65の横行部65cの-X方向側縁は、第2スイッチング素子Tr2および第2ダイオード素子Di2の-X方向側縁よりも+X方向側に位置している。これにより、ケース3内において、第2スイッチング素子Tr2および第2ダイオード素子Di2の+Z方向側表面のうち、-X方向側縁寄りの領域が露出している。 The width (length in the X direction) of the second connecting metal member 65 is shorter than the width (length in the X direction) of the second switching element Tr2. In a plan view, the + X direction side edge of the transverse portion 65c of the second connecting metal member 65 is positionally aligned with the + X direction side edge of the second switching element Tr2 and the second diode element Di2. In a plan view, the −X direction side edge of the transverse portion 65c of the second connecting metal member 65 is located on the + X direction side of the −X direction side edge of the second switching element Tr2 and the second diode element Di2. As a result, in the case 3, a region closer to the −X direction side edge of the + Z direction side surfaces of the second switching element Tr2 and the second diode element Di2 is exposed.

各第2スイッチング素子Tr2のゲート電極は、ワイヤ69によって、第2ゲート端子用導体層48に接続されている。各第2スイッチング素子Tr2のソース電極はワイヤ70によって、第2ソースセンス端子用導体層49に接続されている。
第2アッセンブリ80は、第2絶縁基板81と、複数の第3スイッチング素子Tr3と、複数の第3ダイオード素子Di3と、複数の第4スイッチング素子Tr4と、複数の第4ダイオード素子Di4とを含む。
The gate electrode of each second switching element Tr2 is connected to the conductor layer 48 for the second gate terminal by a wire 69. The source electrode of each second switching element Tr2 is connected to the conductor layer 49 for the second source sense terminal by a wire 70.
The second assembly 80 includes a second insulating substrate 81, a plurality of third switching elements Tr3, a plurality of third diode elements Di3, a plurality of fourth switching elements Tr4, and a plurality of fourth diode elements Di4. ..

第1アッセンブリ40の第1スイッチング素子Tr1および/または第2アッセンブリ80の第3スイッチング素子Tr3は、本願発明の「第1スイッチング素子」を構成している。第1アッセンブリ40の第2スイッチング素子Tr2および/または第2アッセンブリ80の第4スイッチング素子Tr4は、本願発明の「第2スイッチング素子」を構成している。第1アッセンブリ40の第1ダイオード素子Di3および/または第2アッセンブリ80の第3ダイオード素子Di3は、本願発明の「第1ダイオード素子」を構成している。第1アッセンブリ40の第2ダイオード素子Di2および/または第2アッセンブリ80の第4ダイオード素子Di4は、本願発明の「第2ダイオード素子」を構成している。 The first switching element Tr1 of the first assembly 40 and / or the third switching element Tr3 of the second assembly 80 constitutes the "first switching element" of the present invention. The second switching element Tr2 of the first assembly 40 and / or the fourth switching element Tr4 of the second assembly 80 constitutes the "second switching element" of the present invention. The first diode element Di3 of the first assembly 40 and / or the third diode element Di3 of the second assembly 80 constitutes the "first diode element" of the present invention. The second diode element Di2 of the first assembly 40 and / or the fourth diode element Di4 of the second assembly 80 constitutes the "second diode element" of the present invention.

第2絶縁基板81は、平面視で略矩形であり、4辺が放熱板2の4辺とそれぞれ平行な姿勢で、放熱板2の表面に接合されている。第2絶縁基板81の放熱板2側の表面(-Z方向側表面)には、第2接合用導体層82(図5参照)が形成されている。この第2接合用導体層82が半田層90を介して放熱板2に接合されている。
第2絶縁基板81の放熱板2とは反対側の表面(+Z方向側表面)には、上アーム回路用の複数の導体層と、下アーム回路用の複数の導体層とが形成されている。上アーム回路用の複数の導体層は、第3素子接合用導体層83と、第3ゲート端子用導体層84と、第3ソースセンス端子用導体層85とを含む。下アーム回路用の複数の導体層は、第4素子接合用導体層86と、ソース用導体層87と、第4ゲート端子用導体層88と、第4ソースセンス端子用導体層89とを含む。
The second insulating substrate 81 has a substantially rectangular shape in a plan view, and its four sides are joined to the surface of the heat radiating plate 2 in a posture parallel to the four sides of the heat radiating plate 2. A second bonding conductor layer 82 (see FIG. 5) is formed on the surface of the second insulating substrate 81 on the heat sink 2 side (the surface on the −Z direction side). The second bonding conductor layer 82 is bonded to the heat radiating plate 2 via the solder layer 90.
On the surface of the second insulating substrate 81 opposite to the heat sink 2 (the surface on the + Z direction side), a plurality of conductor layers for the upper arm circuit and a plurality of conductor layers for the lower arm circuit are formed. .. The plurality of conductor layers for the upper arm circuit include a third element bonding conductor layer 83, a third gate terminal conductor layer 84, and a third source sense terminal conductor layer 85. The plurality of conductor layers for the lower arm circuit include a fourth element bonding conductor layer 86, a source conductor layer 87, a fourth gate terminal conductor layer 88, and a fourth source sense terminal conductor layer 89. ..

第1アッセンブリ40の第1素子接合用導体層43および/または第2アッセンブリ80の第3素子接合用導体層83は、本願発明の「第1素子接合用導体層」を構成している。第1アッセンブリ40の第2素子接合用導体層46および/または第2アッセンブリ80の第4素子接合用導体層86は、本願発明の「第2素子接合用導体層」を構成している。第1アッセンブリ40のN端子用導体層47および/または第2アッセンブリ80のソース用導体層87は、本願発明の「第2電源端子用導体層」を構成している。 The conductor layer 43 for joining the first element of the first assembly 40 and / or the conductor layer 83 for joining the third element of the second assembly 80 constitutes the "conductor layer for joining the first element" of the present invention. The second element bonding conductor layer 46 of the first assembly 40 and / or the fourth element bonding conductor layer 86 of the second assembly 80 constitutes the "second element bonding conductor layer" of the present invention. The conductor layer 47 for the N terminal of the first assembly 40 and / or the conductor layer 87 for the source of the second assembly 80 constitutes the "conductor layer for the second power supply terminal" of the present invention.

この実施形態では、第2絶縁基板81は、AlN(窒化アルミニウム)からなる。第2絶縁基板81として、たとえば、セラミックスの両面に銅箔を直接接合した基板(DBC:Direct Bonding Copper)を用いることができる。第2絶縁基板81として、DBC基板を用いた場合には、その銅箔により各導体層82~89を形成できる。
第3素子接合用導体層83は、第2絶縁基板81の表面における+Y方向側の辺寄りに配置され、平面視でX方向に長い矩形状である。第3素子接合用導体層83は、その-X方向側端部に、+Y方向に延びた突出部を有する。この突出部に、ドレインセンス端子DSの基端部が接合されている。
In this embodiment, the second insulating substrate 81 is made of AlN (aluminum nitride). As the second insulating substrate 81, for example, a substrate (DBC: Direct Bonding Copper) in which copper foils are directly bonded to both sides of ceramics can be used. When a DBC substrate is used as the second insulating substrate 81, the conductor layers 82 to 89 can be formed from the copper foil thereof.
The conductor layer 83 for joining the third element is arranged near the + Y direction side on the surface of the second insulating substrate 81, and has a rectangular shape long in the X direction in a plan view. The third element bonding conductor layer 83 has a protrusion extending in the + Y direction at its end on the −X direction side. The base end portion of the drain sense terminal DS is joined to this protruding portion.

ソース用導体層87は、第2絶縁基板81の表面における-Y方向側の辺寄りに配置され、平面視でX方向に長い矩形状である。第4素子接合用導体層86は、平面視でT字状である。第4素子接合用導体層86は、第3素子接合用導体層83とソース用導体層87との間に配置され、かつ平面視でX方向に長い矩形状の素子接合部86aと、第2絶縁基板81の-X方向側の辺に沿って延びた出力端子接合部86bとを含む。素子接合部86aの-X方向側端部が、出力端子接合部86bの長さ中央部に連結されている。 The conductor layer 87 for a source is arranged on the surface of the second insulating substrate 81 near the −Y direction side, and has a rectangular shape long in the X direction in a plan view. The conductor layer 86 for joining the fourth element is T-shaped in a plan view. The fourth element bonding conductor layer 86 is arranged between the third element bonding conductor layer 83 and the source conductor layer 87, and has a rectangular element bonding portion 86a that is long in the X direction in a plan view and a second element bonding portion 86a. It includes an output terminal joint portion 86b extending along the side of the insulating substrate 81 on the −X direction side. The end portion on the −X direction side of the element junction portion 86a is connected to the length center portion of the output terminal junction portion 86b.

第3ゲート端子用導体層84は、第3素子接合用導体層83と第2絶縁基板81の+Y方向側の辺との間に配置され、平面視でX方向に細長い矩形状である。第3ソースセンス端子用導体層85は、第3ゲート端子用導体層84と第2絶縁基板81の+Y方向側の辺との間に配置され、平面視でX方向に細長い矩形状である。
第4ゲート端子用導体層88は、ソース用導体層87と第2絶縁基板81の-Y方向側の辺との間に配置され、平面視でX方向に細長い矩形である。第4ソースセンス端子用導体層89は、第4ゲート端子用導体層88と第2絶縁基板81の-Y方向側の辺との間に配置され、平面視でX方向に細長い矩形である。
The conductor layer 84 for the third gate terminal is arranged between the conductor layer 83 for joining the third element and the side of the second insulating substrate 81 on the + Y direction side, and has a rectangular shape elongated in the X direction in a plan view. The conductor layer 85 for the third source sense terminal is arranged between the conductor layer 84 for the third gate terminal and the side of the second insulating substrate 81 on the + Y direction side, and has a rectangular shape elongated in the X direction in a plan view.
The conductor layer 88 for the fourth gate terminal is arranged between the conductor layer 87 for the source and the side of the second insulating substrate 81 on the −Y direction side, and is a rectangular shape elongated in the X direction in a plan view. The conductor layer 89 for the fourth source sense terminal is arranged between the conductor layer 88 for the fourth gate terminal and the side of the second insulating substrate 81 on the −Y direction side, and is a rectangular shape elongated in the X direction in a plan view.

第1出力端子OUT1の櫛歯状端子33Abおよび第2出力端子OUT2の櫛歯状端子34Abは、第4素子接合用導体層86の出力端子接合部86bの表面に接合されている。第1出力端子OUT1の内部配線接続部33Aは櫛歯状端子33Abを有しているので、第1出力端子OUT1を出力端子接合部86bに接合するにあたり、例えば超音波接合用のヘッドを櫛歯状端子33Abの先端に押し当てて、容易に櫛歯状端子33Abを出力端子接合部86bに超音波接合できる。また、第2出力端子OUT2の内部配線接続部34Aは櫛歯状端子34Abを有しているので、第2出力端子OUT2を出力端子接合部86bに接合するにあたり、例えば超音波接合用のヘッドを櫛歯状端子34Abの先端に押し当てて、容易に櫛歯状端子34Abcを出力端子接合部86bに超音波接合できる。 The comb-shaped terminal 33Ab of the first output terminal OUT1 and the comb-shaped terminal 34Ab of the second output terminal OUT2 are joined to the surface of the output terminal joining portion 86b of the conductor layer 86 for joining the fourth element. Since the internal wiring connection portion 33A of the first output terminal OUT1 has a comb-shaped terminal 33Ab, when the first output terminal OUT1 is bonded to the output terminal bonding portion 86b, for example, a head for ultrasonic bonding is combed. The comb-shaped terminal 33Ab can be easily ultrasonically bonded to the output terminal bonding portion 86b by pressing against the tip of the shaped terminal 33Ab. Further, since the internal wiring connection portion 34A of the second output terminal OUT2 has a comb-shaped terminal 34Ab, when bonding the second output terminal OUT2 to the output terminal bonding portion 86b, for example, a head for ultrasonic bonding is used. By pressing against the tip of the comb-shaped terminal 34Ab, the comb-shaped terminal 34Abc can be easily ultrasonically bonded to the output terminal bonding portion 86b.

第1ゲート端子G1の基端部は、第3ゲート端子用導体層84に接合されている。第1ソースセンス端子SS1の基端部は、第3ソースセンス端子用導体層85に接合されている。これらの接合は、超音波溶接によって行われてもよい。
第3素子接合用導体層83の表面には、複数の第3スイッチング素子Tr3のドレイン電極が半田層91(図5参照)を介して接合されているとともに複数の第3ダイオード素子Di3のカソード電極が半田層92を介して接合されている。前述した半田層53および/または半田層91は、本願発明の「第1半田層」を構成している。前述した半田層54および/または半田層92は、本願発明の「第3半田層」を構成している。この実施形態では、これらの半田層91,92の材料は、SnAgCu系の半田である。この実施形態では、これらの半田層91,92の厚さは、一般的な厚さ(例えば、0.12mm)よりも薄く(例えば、0.08mm)されている。各第3スイッチング素子Tr3は、第3素子接合用導体層83に接合されている面とは反対側の表面にソース電極とゲート電極とを有している。各第3ダイオード素子Di3は、第3素子接合用導体層83に接合されている面とは反対側の表面にアノード電極を有している。
The base end portion of the first gate terminal G1 is joined to the conductor layer 84 for the third gate terminal. The base end portion of the first source sense terminal SS1 is joined to the conductor layer 85 for the third source sense terminal. These joints may be performed by ultrasonic welding.
Drain electrodes of a plurality of third switching elements Tr3 are bonded to the surface of the conductor layer 83 for bonding the third element via a solder layer 91 (see FIG. 5), and cathode electrodes of the plurality of third diode elements Di3 are bonded. Is joined via the solder layer 92. The solder layer 53 and / or the solder layer 91 described above constitutes the "first solder layer" of the present invention. The solder layer 54 and / or the solder layer 92 described above constitutes the “third solder layer” of the present invention. In this embodiment, the materials of these solder layers 91 and 92 are SnAgCu-based solders. In this embodiment, the thickness of these solder layers 91, 92 is thinner (for example, 0.08 mm) than the general thickness (for example, 0.12 mm). Each third switching element Tr3 has a source electrode and a gate electrode on a surface opposite to the surface bonded to the third element bonding conductor layer 83. Each third diode element Di3 has an anode electrode on the surface opposite to the surface bonded to the third element bonding conductor layer 83.

第3素子接合用導体層83の表面の+Y方向側の辺寄りに、5つの第3ダイオード素子Di3がX方向に間隔をおいて並んで配置されている。また、第3素子接合用導体層203の-Y方向側の辺と5つの第3ダイオード素子Di3との間に、5つの第3スイッチング素子Tr3が、X方向に間隔をおいて並んで配置されている。5つの第3スイッチング素子Tr3は、Y方向に関して、5つの第3ダイオード素子Di3と位置整合している。 Five third diode elements Di3 are arranged side by side at intervals in the X direction on the side of the surface of the conductor layer 83 for joining the third element on the + Y direction side. Further, five third switching elements Tr3 are arranged side by side at intervals in the X direction between the side of the conductor layer 203 for joining the third element on the −Y direction side and the five third diode elements Di3. ing. The five third switching elements Tr3 are positioned and aligned with the five third diode elements Di3 in the Y direction.

Y方向に位置整合している第3スイッチング素子Tr3および第3ダイオード素子Di3は、平面視において、略Y方向に延びた第3接続金属部材95によって、第4素子接合用導体層86に接続されている。第3接続金属部材95は、導電性の板状体(たとえば、銅板または銅板にニッケルめっきを施したもの)に、曲げ加工を施して作成されたものである。第3接続金属部材95は、第4素子接合用導体層86に接合された接合部95a(図5参照)と、接合部95aに結合された立上部95bと、立上部95bに結合された横行部95cとからなる。 The third switching element Tr3 and the third diode element Di3, which are position-matched in the Y direction, are connected to the fourth element bonding conductor layer 86 by the third connecting metal member 95 extending in the substantially Y direction in a plan view. ing. The third connecting metal member 95 is made by bending a conductive plate-like body (for example, a copper plate or a copper plate plated with nickel). The third connecting metal member 95 has a joint portion 95a (see FIG. 5) joined to the conductor layer 86 for joining the fourth element, a rising portion 95b bonded to the joint portion 95a, and a traverse bonded to the rising portion 95b. It is composed of a part 95c.

接合部95aは、第4素子接合用導体層86の+Y方向側縁寄りの領域に半田層96を介して接合されており、平面視においてX方向に延びた矩形に形成されている。立上部95bは、接合部95aの+Y方向側縁部から+Z方向に立ち上がっている。立上部95bは、XZ平面に沿う板状体からなり、接合部95aと略同幅に形成されている。横行部95cは、立上部95bの+Z方向側縁部に結合されており、+Y方向に延びている。横行部95cの長さ中間部および先端部は、それぞれ第3スイッチング素子Tr3および第3ダイオード素子Di3の上方に配置されている。横行部95cは、放熱板2の主面に平行な板状体からなり、立上部95bと略同幅に形成されている。横行部95cの先端部(+Y方向側端部)は半田層97を介して第3ダイオード素子Di3のアノード電極に接合され、横行部95cの長さ中間部は半田層98を介して第3スイッチング素子Tr3のソース電極に接合されている。これにより、第3ダイオード素子Di3のアノード電極および第3スイッチング素子Tr3のソース電極は、第3接続金属部材95を介して第4素子接合用導体層86に電気的に接続されている。 The bonding portion 95a is bonded to the region near the + Y direction side edge of the fourth element bonding conductor layer 86 via the solder layer 96, and is formed in a rectangular shape extending in the X direction in a plan view. The rising portion 95b rises in the + Z direction from the + Y direction side edge portion of the joint portion 95a. The rising portion 95b is formed of a plate-like body along the XZ plane, and is formed to have substantially the same width as the joint portion 95a. The transverse portion 95c is connected to the + Z direction side edge portion of the rising portion 95b and extends in the + Y direction. The length intermediate portion and the tip portion of the traversing portion 95c are arranged above the third switching element Tr3 and the third diode element Di3, respectively. The transverse portion 95c is formed of a plate-like body parallel to the main surface of the heat radiating plate 2, and is formed to have substantially the same width as the rising portion 95b. The tip end portion (+ Y direction side end portion) of the traversing portion 95c is joined to the anode electrode of the third diode element Di3 via the solder layer 97, and the length intermediate portion of the traversing portion 95c is connected to the third switching via the solder layer 98. It is bonded to the source electrode of the element Tr3. As a result, the anode electrode of the third diode element Di3 and the source electrode of the third switching element Tr3 are electrically connected to the fourth element bonding conductor layer 86 via the third connecting metal member 95.

第3接続金属部材95の幅(X方向の長さ)は、第3スイッチング素子Tr3の幅(X方向の長さ)よりも短い。平面視において、第3接続金属部材95の横行部95cの-X方向側縁は、第3スイッチング素子Tr3および第3ダイオード素子Di3の-X方向側縁と位置整合している。平面視において、第3接続金属部材95の横行部95cの+X方向側縁は、第3スイッチング素子Tr3および第3ダイオード素子Di3の+X方向側縁よりも-X方向側に位置している。これにより、ケース3内において、第3スイッチング素子Tr3および第3ダイオード素子Di3の+Z方向側表面のうち、+X方向側縁寄りの領域が露出している。 The width (length in the X direction) of the third connecting metal member 95 is shorter than the width (length in the X direction) of the third switching element Tr3. In a plan view, the −X direction side edge of the transverse portion 95c of the third connecting metal member 95 is positioned and aligned with the −X direction side edge of the third switching element Tr3 and the third diode element Di3. In a plan view, the + X direction side edge of the transverse portion 95c of the third connecting metal member 95 is located on the −X direction side with respect to the + X direction side edge of the third switching element Tr3 and the third diode element Di3. As a result, in the case 3, the region closer to the + X direction side edge of the + Z direction side surfaces of the third switching element Tr3 and the third diode element Di3 is exposed.

各第3スイッチング素子Tr3のゲート電極は、ワイヤ99によって、第3ゲート端子用導体層84に接続されている。各第3スイッチング素子Tr3のソース電極は、ワイヤ100によって、第3ソースセンス端子用導体層85に接続されている。
第4素子接合用導体層86の表面には、複数の第4スイッチング素子Tr4のドレイン電極が半田層101(図5参照)を介して接合されているとともに複数の第4ダイオード素子Di4のカソード電極が半田層102を介して接合されている。前述した半田層61および/または半田層101は、本願発明の「第2半田層」を構成している。前述した半田層62および/または半田層102は、本願発明の「第4半田層」を構成している。この実施形態では、これらの半田層101,102の材料は、SnAgCu系の半田である。この実施形態では、これらの半田層101,102の厚さは、一般的な厚さ(例えば、0.12mm)よりも薄く(例えば、0.08mm)されている。各第4スイッチング素子Tr4は、第4素子接合用導体層86に接合されている面とは反対側の表面にソース電極とゲート電極とを有している。各第4ダイオード素子Di4は、第4素子接合用導体層86に接合されている面とは反対側の表面にアノード電極を有している。
The gate electrode of each third switching element Tr3 is connected to the conductor layer 84 for the third gate terminal by a wire 99. The source electrode of each third switching element Tr3 is connected to the conductor layer 85 for the third source sense terminal by the wire 100.
Drain electrodes of a plurality of fourth switching elements Tr4 are bonded to the surface of the conductor layer 86 for bonding the fourth element via a solder layer 101 (see FIG. 5), and cathode electrodes of the plurality of fourth diode elements Di4 are bonded. Is joined via the solder layer 102. The solder layer 61 and / or the solder layer 101 described above constitutes the "second solder layer" of the present invention. The above-mentioned solder layer 62 and / or the solder layer 102 constitutes the "fourth solder layer" of the present invention. In this embodiment, the materials of these solder layers 101 and 102 are SnAgCu-based solders. In this embodiment, the thickness of these solder layers 101 and 102 is thinner (for example, 0.08 mm) than the general thickness (for example, 0.12 mm). Each fourth switching element Tr4 has a source electrode and a gate electrode on a surface opposite to the surface bonded to the fourth element bonding conductor layer 86. Each fourth diode element Di4 has an anode electrode on the surface opposite to the surface bonded to the fourth element bonding conductor layer 86.

第4素子接合用導体層86の表面の-Y方向側の辺寄りに、5つの第4スイッチング素子Tr4が、X方向に間隔をおいて並んで配置されている。また、第4素子接合用導体層86の+Y方向側の辺と5つの第4スイッチング素子Tr4との間に、5つの第4ダイオード素子Di4が、X方向に間隔をおいて並んで配置されている。5つの第4ダイオード素子Di4は、Y方向に関して、5つの第4スイッチング素子Tr4と位置整合している。また、5つの第4ダイオード素子Di4は、Y方向に関して、5つの第3スイッチング素子Tr3とも位置整合している。 Five fourth switching elements Tr4 are arranged side by side at intervals in the X direction on the side of the surface of the conductor layer 86 for joining the fourth element on the −Y direction side. Further, five fourth diode elements Di4 are arranged side by side at intervals in the X direction between the + Y direction side of the fourth element bonding conductor layer 86 and the five fourth switching elements Tr4. There is. The five fourth diode elements Di4 are position-matched with the five fourth switching elements Tr4 in the Y direction. Further, the five fourth diode elements Di4 are also position-matched with the five third switching elements Tr3 in the Y direction.

Y方向に位置整合している第4スイッチング素子Tr4および第4ダイオード素子Di4は、平面視において、略Y方向に延びた第4接続金属部材105によって、ソース用導体層87に接続されている。第4接続金属部材105は、導電性の板状体(たとえば、銅板または銅板にニッケルめっきを施したもの)に、曲げ加工を施して作成されたものである。第4接続金属部材105は、ソース用導体層87に接合された接合部105a(図5参照)と、接合部105aに結合された立上部105bと、立上部105bに結合された横行部105cとからなる。 The fourth switching element Tr4 and the fourth diode element Di4, which are position-matched in the Y direction, are connected to the source conductor layer 87 by the fourth connecting metal member 105 extending in the substantially Y direction in a plan view. The fourth connecting metal member 105 is made by bending a conductive plate-like body (for example, a copper plate or a copper plate plated with nickel). The fourth connecting metal member 105 includes a joint portion 105a (see FIG. 5) joined to the source conductor layer 87, a rising portion 105b bonded to the joint portion 105a, and a transverse portion 105c bonded to the rising portion 105b. Consists of.

接合部105aは、ソース用導体層87の+Y方向側縁寄りの領域に半田層106を介して接合されており、平面視においてX方向に延びた矩形に形成されている。立上部105bは、接合部105aの+Y方向側縁部から+Z方向に立ち上がっている。立上部105bは、XZ平面に沿う板状体からなり、接合部105aと略同幅に形成されている。横行部105cは、立上部105bの+Z方向側縁部に結合されており、+Y方向に延びている。横行部105cの長さ中間部および先端部は、それぞれ第4スイッチング素子Tr4および第4ダイオード素子Di4の上方に配置されている。横行部105cは、放熱板2の主面に平行な板状体からなり、立上部105bと略同幅に形成されている。横行部105cの先端部(+Y方向側端部)は半田層107を介して第4ダイオード素子Di4のアノード電極に接合され、横行部105cの長さ中間部は半田層108を介して第4スイッチング素子Tr4のソース電極に接合されている。これにより、第4ダイオード素子Di4のアノード電極および第4スイッチング素子Tr4のソース電極は、第4接続金属部材105を介してソース用導体層87に電気的に接続されている。 The joint portion 105a is joined to the region near the + Y direction side edge of the source conductor layer 87 via the solder layer 106, and is formed in a rectangular shape extending in the X direction in a plan view. The rising portion 105b rises in the + Z direction from the + Y direction side edge portion of the joint portion 105a. The rising portion 105b is formed of a plate-like body along the XZ plane, and is formed to have substantially the same width as the joint portion 105a. The transverse portion 105c is connected to the + Z direction side edge portion of the rising portion 105b and extends in the + Y direction. The length intermediate portion and the tip portion of the traversing portion 105c are arranged above the fourth switching element Tr4 and the fourth diode element Di4, respectively. The transverse portion 105c is formed of a plate-like body parallel to the main surface of the heat radiating plate 2, and is formed to have substantially the same width as the rising portion 105b. The tip end portion (+ Y direction side end portion) of the traversing portion 105c is joined to the anode electrode of the fourth diode element Di4 via the solder layer 107, and the length intermediate portion of the traversing portion 105c is fourth-switched via the solder layer 108. It is bonded to the source electrode of the element Tr4. As a result, the anode electrode of the fourth diode element Di4 and the source electrode of the fourth switching element Tr4 are electrically connected to the source conductor layer 87 via the fourth connecting metal member 105.

第4接続金属部材105の幅(X方向の長さ)は、第4スイッチング素子Tr4の幅(X方向の長さ)よりも短い。平面視において、第4接続金属部材105の横行部105cの-X方向側縁は、第4スイッチング素子Tr4および第4ダイオード素子Di4の-X方向側縁と位置整合している。平面視において、第4接続金属部材105の横行部105cの+X方向側縁は、第4スイッチング素子Tr4および第4ダイオード素子Di4の+X方向側縁よりも-X方向側に位置している。これにより、ケース3内において、第4スイッチング素子Tr4および第4ダイオード素子Di4の+Z方向側表面のうち、+X方向側縁寄りの領域が露出している。 The width (length in the X direction) of the fourth connecting metal member 105 is shorter than the width (length in the X direction) of the fourth switching element Tr4. In a plan view, the −X direction side edge of the transverse portion 105c of the fourth connecting metal member 105 is positioned and aligned with the −X direction side edge of the fourth switching element Tr4 and the fourth diode element Di4. In a plan view, the + X direction side edge of the transverse portion 105c of the fourth connecting metal member 105 is located on the −X direction side with respect to the + X direction side edge of the fourth switching element Tr4 and the fourth diode element Di4. As a result, in the case 3, the region closer to the + X direction side edge of the + Z direction side surfaces of the fourth switching element Tr4 and the fourth diode element Di4 is exposed.

各第4スイッチング素子Tr4のゲート電極は、ワイヤ109によって、第4ゲート端子用導体層88に接続されている。各第4スイッチング素子Tr4のソース電極は、ワイヤ110によって、第4ソースセンス端子用導体層89に接続されている。
第2アッセンブリ80の第3素子接合用導体層83は、第1アッセンブリ40の第1素子接合用導体層43に、第1導体層接続部材111によって接続されている。第1導体層接続部材111は、平面視でH形の導電性の板状体からなる。第1導体層接続部材111は、第3素子接合用導体層83と第1素子接合用導体層43とに跨る一対の矩形部と、これらの矩形部の長さ中央部を連結する連結部とから構成されている。一対の矩形部の一端部および他端部は、それぞれ櫛歯状端子を構成している。第1素子接合用導体層43と第3素子接合用導体層83とを板状体からなる第1導体層接続部材111で接続するので、これらをワイヤで接続する場合と比べて、低インダクタンス化を図ることができる。
The gate electrode of each fourth switching element Tr4 is connected to the conductor layer 88 for the fourth gate terminal by a wire 109. The source electrode of each fourth switching element Tr4 is connected to the conductor layer 89 for the fourth source sense terminal by a wire 110.
The third element bonding conductor layer 83 of the second assembly 80 is connected to the first element bonding conductor layer 43 of the first assembly 40 by a first conductor layer connecting member 111. The first conductor layer connecting member 111 is made of an H-shaped conductive plate-like body in a plan view. The first conductor layer connecting member 111 includes a pair of rectangular portions straddling the third element bonding conductor layer 83 and the first element bonding conductor layer 43, and a connecting portion connecting the central portions of the lengths of these rectangular portions. It is composed of. One end and the other end of the pair of rectangular portions each form a comb-shaped terminal. Since the conductor layer 43 for joining the first element and the conductor layer 83 for joining the third element are connected by the first conductor layer connecting member 111 made of a plate-like body, the inductance is reduced as compared with the case where these are connected by wires. Can be planned.

また、第1導体層接続部材111は、櫛歯状端子を有しているので、例えば第1導体層接続部材111を第1素子接合用導体層43に接合するにあたり、超音波接合用のヘッドを第1導体層接続部材111の+X方向側の櫛歯状端子に押し当てて、容易に第1導体層接続部材111を第1素子接合用導体層43に超音波接合できる。
第2アッセンブリ80の第4素子接合用導体層86は、第1アッセンブリ40の第2素子接合用導体層46に、第2導体層接続部材112によって接続されている。第2導体層接続部材112は、平面視でH形の導電性の板状体からなる。第2導体層接続部材112は、第4素子接合用導体層86と第2素子接合用導体層46とに跨る一対の矩形部と、これらの矩形部の長さ中央部を連結する連結部とから構成されている。一対の矩形部の一端部および他端部は、それぞれ櫛歯状端子を構成している。第2素子接合用導体層46と第4素子接合用導体層86を板状体からなる第2導体層接続部材112で接続するので、これらをワイヤで接続する場合と比べて、低インダクタンス化を図ることができる。
Further, since the first conductor layer connecting member 111 has a comb-shaped terminal, for example, when bonding the first conductor layer connecting member 111 to the first element bonding conductor layer 43, an ultrasonic bonding head is used. Can be easily ultrasonically bonded to the conductor layer 43 for bonding the first element by pressing the first conductor layer connecting member 111 against the comb-shaped terminal on the + X direction side of the first conductor layer connecting member 111.
The fourth element joining conductor layer 86 of the second assembly 80 is connected to the second element joining conductor layer 46 of the first assembly 40 by a second conductor layer connecting member 112. The second conductor layer connecting member 112 is made of an H-shaped conductive plate-like body in a plan view. The second conductor layer connecting member 112 includes a pair of rectangular portions straddling the fourth element joining conductor layer 86 and the second element joining conductor layer 46, and a connecting portion connecting the central portions of the lengths of these rectangular portions. It is composed of. One end and the other end of the pair of rectangular portions each form a comb-shaped terminal. Since the conductor layer 46 for joining the second element and the conductor layer 86 for joining the fourth element are connected by the second conductor layer connecting member 112 made of a plate-like body, the inductance can be reduced as compared with the case where these are connected by wires. Can be planned.

また、第2導体層接続部材112が、櫛歯状端子を有しているので、例えば第2導体層接続部材112を第2素子接合用導体層46に接合するにあたり、超音波接合用のヘッドを第2導体層接続部材112の+X方向側の櫛歯状端子に押し当てて、容易に第2導体層接続部材112を第2素子接合用導体層46に超音波接合できる。
第2アッセンブリ80のソース用導体層87は、第1アッセンブリ40のN端子用導体層47に、第3導体層接続部材113によって接続されている。第3導体層接続部材113は、平面視でH形の導電性の板状体からなる。第3導体層接続部材113は、ソース用導体層87とN端子用導体層47とに跨る一対の矩形部と、これらの矩形部の長さ中央部を連結する連結部とから構成されている。一対の矩形部の一端部および他端部は、それぞれ櫛歯状端子を構成している。N端子用導体層47とソース用導体層87を板状体からなる第3導体層接続部材113で接続するので、これらをワイヤで接続する場合と比べて、低インダクタンス化を図ることができる。また、第3導体層接続部材113が、櫛歯状端子を有しているので、例えば第3導体層接続部材113をN端子用導体層47に接合するにあたり、超音波接合用のヘッドを第3導体層接続部材113の+X方向側の櫛歯状端子に押し当てて、容易に第3導体層接続部材113をN端子用導体層47に超音波接合できる。
Further, since the second conductor layer connecting member 112 has a comb-shaped terminal, for example, when bonding the second conductor layer connecting member 112 to the second element bonding conductor layer 46, an ultrasonic bonding head is used. Is pressed against the comb-shaped terminal on the + X direction side of the second conductor layer connecting member 112, and the second conductor layer connecting member 112 can be easily ultrasonically bonded to the second element bonding conductor layer 46.
The source conductor layer 87 of the second assembly 80 is connected to the N terminal conductor layer 47 of the first assembly 40 by a third conductor layer connecting member 113. The third conductor layer connecting member 113 is made of an H-shaped conductive plate-like body in a plan view. The third conductor layer connecting member 113 is composed of a pair of rectangular portions straddling the source conductor layer 87 and the N terminal conductor layer 47, and a connecting portion connecting the central portions of the lengths of these rectangular portions. .. One end and the other end of the pair of rectangular portions each form a comb-shaped terminal. Since the conductor layer 47 for N terminals and the conductor layer 87 for sources are connected by a third conductor layer connecting member 113 made of a plate-like body, it is possible to reduce the inductance as compared with the case where these are connected by wires. Further, since the third conductor layer connecting member 113 has a comb-shaped terminal, for example, when bonding the third conductor layer connecting member 113 to the conductor layer 47 for N terminal, a head for ultrasonic bonding is used. The third conductor layer connecting member 113 can be easily ultrasonically bonded to the N terminal conductor layer 47 by pressing against the comb-shaped terminal on the + X direction side of the three conductor layer connecting member 113.

第2アッセンブリ80の第3ゲート端子用導体層84は、第1アッセンブリ40の第1ゲート端子用導体層44に、ワイヤ114を介して接続されている。第2アッセンブリ80の第3ソースセンス端子用導体層85は、第1アッセンブリ40の第1ソースセンス端子用導体層45に、ワイヤ115を介して接続されている。
第2アッセンブリ80の第4ゲート端子用導体層88は、第1アッセンブリ40の第2ゲート端子用導体層48に、ワイヤ116を介して接続されている。第2アッセンブリ80の第4ソースセンス端子用導体層89は、第1アッセンブリ40の第2ソースセンス端子用導体層49に、ワイヤ117を介して接続されている。
The conductor layer 84 for the third gate terminal of the second assembly 80 is connected to the conductor layer 44 for the first gate terminal of the first assembly 40 via the wire 114. The conductor layer 85 for the third source sense terminal of the second assembly 80 is connected to the conductor layer 45 for the first source sense terminal of the first assembly 40 via the wire 115.
The conductor layer 88 for the fourth gate terminal of the second assembly 80 is connected to the conductor layer 48 for the second gate terminal of the first assembly 40 via the wire 116. The conductor layer 89 for the fourth source sense terminal of the second assembly 80 is connected to the conductor layer 49 for the second source sense terminal of the first assembly 40 via the wire 117.

放熱板2上に第1アッセンブリ40および第2アッセンブリ80を組み付けると、放熱板2は、図9の上側に示すように、中央部が凸となるように反る。この実施形態では、放熱板2上に第1アッセンブリ40および第2アッセンブリ80を組み付けた後に、放熱板2の下面(-Z方向の表面)を二点鎖線120で示すような平坦面となるまで切削している。これにより、図9の下側に示すように図9の上側に示す放熱板2よりも薄肉の放熱板2を実現している。この実施形態では、図9の上側に示す放熱板2の周縁部の厚さtは、例えば4mm程度であるのに対し、図9の下側に示す放熱板2の周縁部の厚さtは、例えば3.5mm程度である。 When the first assembly 40 and the second assembly 80 are assembled on the heat radiating plate 2, the heat radiating plate 2 warps so that the central portion becomes convex as shown in the upper side of FIG. In this embodiment, after the first assembly 40 and the second assembly 80 are assembled on the heat sink 2, the lower surface of the heat sink 2 (the surface in the −Z direction) becomes a flat surface as shown by the alternate long and short dash line 120. I'm cutting. As a result, as shown on the lower side of FIG. 9, the heat radiating plate 2 having a thinner wall than the heat radiating plate 2 shown on the upper side of FIG. 9 is realized. In this embodiment, the thickness t of the peripheral edge portion of the heat sink 2 shown on the upper side of FIG. 9 is, for example, about 4 mm, whereas the thickness t of the peripheral edge portion of the heat sink 2 shown on the lower side of FIG. 9 is, for example, about 4 mm. For example, it is about 3.5 mm.

図10は、パワーモジュール1の電気的構成を説明するための電気回路図である。図10においては、2つの出力端子OUT1,OUT2を、1つの出力端子OUTとして示している。
第1アッセンブリ40に備えられた複数の第1スイッチング素子Tr1および複数の第1ダイオード素子Di1ならびに第2アッセンブリ80に備えられた複数の第3スイッチング素子Tr3および複数の第3ダイオード素子Di3は、第1電源端子Pと出力端子OUTとの間に並列に接続されて、上アーム回路(ハイサイド回路)301を形成している。第1アッセンブリ40に備えられた複数の第2スイッチング素子Tr2および複数の第2ダイオード素子Di2ならびに第2アッセンブリ80に備えられた複数の第4スイッチング素子Tr4および複数の第4ダイオード素子Di4は、出力端子OUTと第2電源端子Nとの間に接続されて、下アーム回路(ローサイド回路)302を形成している。
FIG. 10 is an electric circuit diagram for explaining the electrical configuration of the power module 1. In FIG. 10, two output terminals OUT1 and OUT2 are shown as one output terminal OUT.
The plurality of first switching elements Tr1 and the plurality of first diode elements Di1 provided in the first assembly 40, and the plurality of third switching elements Tr3 and the plurality of third diode elements Di3 provided in the second assembly 80 are the first. 1 The power supply terminal P and the output terminal OUT are connected in parallel to form an upper arm circuit (high side circuit) 301. The plurality of second switching elements Tr2 and the plurality of second diode elements Di2 provided in the first assembly 40, and the plurality of fourth switching elements Tr4 and the plurality of fourth diode elements Di4 provided in the second assembly 80 are outputs. It is connected between the terminal OUT and the second power supply terminal N to form a lower arm circuit (low side circuit) 302.

上アーム回路301と下アーム回路302とは、第1電源端子Pと第2電源端子Nとの間に直列に接続されており、上アーム回路301と下アーム回路302との接続点303に出力端子OUTが接続されている。このようにしてハーフブリッジ回路が構成されている。このハーフブリッジ回路を単相ブリッジ回路として用いることができる。また、このハーフブリッジ回路(パワーモジュール1)を電源に複数個(たとえば3個)並列に接続することにより、複数相(たとえば3相)のブリッジ回路を構成することができる。 The upper arm circuit 301 and the lower arm circuit 302 are connected in series between the first power supply terminal P and the second power supply terminal N, and are output to the connection point 303 between the upper arm circuit 301 and the lower arm circuit 302. The terminal OUT is connected. The half-bridge circuit is configured in this way. This half-bridge circuit can be used as a single-phase bridge circuit. Further, by connecting a plurality (for example, three) of the half bridge circuits (power module 1) to the power supply in parallel, a plurality of phases (for example, three phases) of bridge circuits can be configured.

第1~第4スイッチング素子Tr1~Tr4は、この実施形態では、Nチャンネル型DMOS(Double-Diffused Metal Oxide Semiconductor)電界効果型トランジスタで構成されている。とくに、この実施形態では、第1~第4スイッチング素子Tr1~Tr4は、SiC半導体デバイスで構成された高速スイッチング型のMOSFET(SiC-DMOS)である。 In this embodiment, the first to fourth switching elements Tr1 to Tr4 are composed of N-channel DMOS (Double-Diffused Metal Oxide Semiconductor) field effect transistors. In particular, in this embodiment, the first to fourth switching elements Tr1 to Tr4 are high-speed switching MOSFETs (SiC-DMOS) composed of SiC semiconductor devices.

また、第1~第4ダイオード素子Di1~Di4は、この実施形態では、ショットキーバリアダイオード(SBD)で構成されている。とくに、この実施形態では、第1~第4ダイオード素子Di1~Di4は、SiC半導体デバイス(SiC-SBD)で構成されている。
各第1スイッチング素子Tr1には、第1ダイオード素子Di1が並列に接続されている。各第3スイッチング素子Tr3には、第3ダイオード素子Di3が並列に接続されている。各第1スイッチング素子Tr1および各第3スイッチング素子Tr3のドレインならびに各第1ダイオード素子Di1および各第3ダイオード素子Di3のカソードは、第1電源端子Pに接続されている。
Further, the first to fourth diode elements Di1 to Di4 are composed of Schottky barrier diodes (SBDs) in this embodiment. In particular, in this embodiment, the first to fourth diode elements Di1 to Di4 are composed of a SiC semiconductor device (SiC-SBD).
A first diode element Di1 is connected in parallel to each first switching element Tr1. A third diode element Di3 is connected in parallel to each third switching element Tr3. The drain of each first switching element Tr1 and each third switching element Tr3, and the cathode of each first diode element Di1 and each third diode element Di3 are connected to the first power supply terminal P.

複数の第1ダイオード素子Di1のアノードは、対応する第1スイッチング素子Tr1のソースに接続され、第1スイッチング素子Tr1のソースが、出力端子OUTに接続されている。同様に、複数の第3ダイオード素子Di3のアノードは、対応する第3スイッチング素子Tr3のソースに接続され、第3スイッチング素子Tr3のソースが、出力端子OUTに接続されている。 The anodes of the plurality of first diode elements Di1 are connected to the source of the corresponding first switching element Tr1, and the source of the first switching element Tr1 is connected to the output terminal OUT. Similarly, the anodes of the plurality of third diode elements Di3 are connected to the source of the corresponding third switching element Tr3, and the source of the third switching element Tr3 is connected to the output terminal OUT.

複数の第1スイッチング素子Tr1および複数の第3スイッチング素子Tr3のゲートは、第1ゲート端子G1に接続されている。複数の第1スイッチング素子Tr1および複数の第3スイッチング素子Tr3のソースは、第1ソースセンス端子SS1にも接続されている。複数の第1スイッチング素子Tr1および複数の第3スイッチング素子Tr3のドレインは、ドレインセンス端子DSにも接続されている。 The gates of the plurality of first switching elements Tr1 and the plurality of third switching elements Tr3 are connected to the first gate terminal G1. The sources of the plurality of first switching elements Tr1 and the plurality of third switching elements Tr3 are also connected to the first source sense terminal SS1. The drains of the plurality of first switching elements Tr1 and the plurality of third switching elements Tr3 are also connected to the drain sense terminal DS.

各第2スイッチング素子Tr2には、第2ダイオード素子Di2が並列に接続されている。各第4スイッチング素子Tr4には、第4ダイオード素子Di4が並列に接続されている。各第2スイッチング素子Tr2および各第4スイッチング素子Tr4のドレインならびに各第2ダイオード素子Di2および各第4ダイオード素子Di4のカソードは、出力端子OUTに接続されている。 A second diode element Di2 is connected in parallel to each second switching element Tr2. A fourth diode element Di4 is connected in parallel to each fourth switching element Tr4. The drain of each second switching element Tr2 and each fourth switching element Tr4, and the cathode of each second diode element Di2 and each fourth diode element Di4 are connected to the output terminal OUT.

複数の第2ダイオード素子Di2のアノードは、対応する第2スイッチング素子Tr2のソースに接続され、第2スイッチング素子Tr2のソースが、第2電源端子Nに接続されている。同様に、複数の第4ダイオード素子Di4のアノードは、対応する第4スイッチング素子Tr4のソースに接続され、第4スイッチング素子Tr4のソースが、第2電源端子Nに接続されている。 The anodes of the plurality of second diode elements Di2 are connected to the source of the corresponding second switching element Tr2, and the source of the second switching element Tr2 is connected to the second power supply terminal N. Similarly, the anodes of the plurality of fourth diode elements Di4 are connected to the source of the corresponding fourth switching element Tr4, and the source of the fourth switching element Tr4 is connected to the second power supply terminal N.

複数の第2スイッチング素子Tr2および複数の第4スイッチング素子Tr4のゲートは、第2ゲート端子G2に接続されている。複数の第2スイッチング素子Tr2および複数の第4スイッチング素子Tr4のソースは、第2ソースセンス端子SS2にも接続されている。
図11は、このパワーモジュール1がHブリッジ回路に利用された場合の電気回路を示している。Hブリッジ回路では、2個のパワーモジュール1が電源201に並列接続される。一方のパワーモジュール1を第1のパワーモジュール1A、他方のパワーモジュール1を第2のパワーモジュール1Bということにする。図11においては、説明の便宜上、上アーム回路を構成している複数の第1および第3トランジスタ素子Tr1,Tr3ならびに複数の第1および第3ダイオード素子Di1,Di3を、それぞれ1個の第1トランジスタ素子Tr1および1個の第1ダイオード素子Di1で表している。同様に、下アーム回路を構成する複数の第2および第4トランジスタ素子Tr2,Tr4ならびに複数の第2および第4ダイオード素子Di2,Di4を、それぞれ1個の第2トランジスタ素子Tr2および1個の第2ダイオード素子Di2で表している。2個のパワーモジュール1A,1Bの出力端子OUTの間に、モータ等の誘導性の負荷202が接続されている。
The gates of the plurality of second switching elements Tr2 and the plurality of fourth switching elements Tr4 are connected to the second gate terminal G2. The sources of the plurality of second switching elements Tr2 and the plurality of fourth switching elements Tr4 are also connected to the second source sense terminal SS2.
FIG. 11 shows an electric circuit when the power module 1 is used in an H-bridge circuit. In the H-bridge circuit, two power modules 1 are connected in parallel to the power supply 201. One power module 1 is referred to as a first power module 1A, and the other power module 1 is referred to as a second power module 1B. In FIG. 11, for convenience of explanation, the plurality of first and third transistor elements Tr1 and Tr3 and the plurality of first and third diode elements Di1 and Di3 constituting the upper arm circuit are each one first. It is represented by a transistor element Tr1 and one first diode element Di1. Similarly, the plurality of second and fourth transistor elements Tr2 and Tr4 and the plurality of second and fourth diode elements Di2 and Di4 constituting the lower arm circuit are respectively one second transistor element Tr2 and one first. It is represented by a two-diode element Di2. An inductive load 202 such as a motor is connected between the output terminals OUT of the two power modules 1A and 1B.

このようなHブリッジ回路では、例えば第1のパワーモジュール1Aの第1トランジスタ素子Tr1と第2のパワーモジュール1Bの第2トランジスタ素子Tr2とが導電状態とされる。この後、これらのトランジスタ素子Tr1,Tr2が遮断状態にされる。そして、第1のパワーモジュール1Aの第2トランジスタ素子Tr2と第2のパワーモジュール1Bの第1トランジスタ素子Tr1とが導電状態とされる。この後、これらのトランジスタ素子Tr1,Tr2が遮断状態にされる。そして、第1のパワーモジュール1Aの第1トランジスタ素子Tr1と第2のパワーモジュール1Bの第2トランジスタ素子Tr2とが導電状態とされる。このような動作が繰り返されることにより、負荷202が交流駆動される。 In such an H-bridge circuit, for example, the first transistor element Tr1 of the first power module 1A and the second transistor element Tr2 of the second power module 1B are in a conductive state. After that, these transistor elements Tr1 and Tr2 are put into a cutoff state. Then, the second transistor element Tr2 of the first power module 1A and the first transistor element Tr1 of the second power module 1B are brought into a conductive state. After that, these transistor elements Tr1 and Tr2 are put into a cutoff state. Then, the first transistor element Tr1 of the first power module 1A and the second transistor element Tr2 of the second power module 1B are brought into a conductive state. By repeating such an operation, the load 202 is AC-driven.

第1のパワーモジュール1A内の第1スイッチング素子Tr1が導電状態から遮断状態に切り換えられ、第2スイッチング素子Tr2が遮断状態から導電状態に切り換えられるときの過渡期には、第1のパワーモジュール1Aでは、図11に矢印で示すように、第1電源端子Pから第1スイッチング素子Tr1を通って出力端子OUTに電流が流れ、出力端子OUTから第2スイッチング素子Tr2を通って第2電源端子Nに電流が流れる。また、第1のパワーモジュール1A内の第2スイッチング素子Tr2が導電状態から遮断状態に切り換えられ、第1スイッチング素子Tr1が遮断状態から導電状態に切り換えられるときの過渡期にも、第1のパワーモジュール1Aでは、第1電源端子Pから第1スイッチング素子Tr1を通って出力端子OUTに電流が流れ、出力端子OUTから第2スイッチング素子Tr2を通って第2電源端子Nに電流が流れる。 In the transitional period when the first switching element Tr1 in the first power module 1A is switched from the conductive state to the cutoff state and the second switching element Tr2 is switched from the cutoff state to the conductive state, the first power module 1A Then, as shown by an arrow in FIG. 11, a current flows from the first power supply terminal P through the first switching element Tr1 to the output terminal OUT, and from the output terminal OUT through the second switching element Tr2 to the second power supply terminal N. Current flows through. Further, even in the transitional period when the second switching element Tr2 in the first power module 1A is switched from the conductive state to the cutoff state and the first switching element Tr1 is switched from the cutoff state to the conductive state, the first power is also supplied. In the module 1A, a current flows from the first power supply terminal P through the first switching element Tr1 to the output terminal OUT, and a current flows from the output terminal OUT through the second switching element Tr2 to the second power supply terminal N.

図7および図8を参照して、このような過渡期には、第1のパワーモジュール1Aの第1電源端子Pの立上部31Bには主として-Z方向(外部配線接続部31D側から内部配線接続部31A側に向かう方向)に電流が流れる。一方、第1のパワーモジュール1Aの第2電源端子Nの立上部32Bには主として+Z方向(内部配線接続部32A側から外部配線接続部32D側に向かう方向)に電流が流れる。 With reference to FIGS. 7 and 8, during such a transitional period, the rising edge 31B of the first power supply terminal P of the first power module 1A is mainly connected to the −Z direction (internal wiring from the external wiring connection portion 31D side). Current flows in the direction toward the connection portion 31A side). On the other hand, a current flows mainly in the + Z direction (direction from the internal wiring connection portion 32A side toward the external wiring connection portion 32D side) in the rising portion 32B of the second power supply terminal N of the first power module 1A.

-Z方向に電流が流れる第1電源端子Pの立上部31Bと+Z方向に電流が流れる第2電源端子Nの立上部32Bとは、互いに対向しているとともに互いに接近している。これにより、第1電源端子Pの自己インダクタンスと、第2電源端子Nの自己インダクタンスとが、それらの間の相互インダクタンスによって少なくとも部分的に打ち消される。これにより、パワーモジュール1のインダクタンスを低減できる。 The rising edge 31B of the first power supply terminal P through which the current flows in the −Z direction and the rising edge 32B of the second power supply terminal N through which the current flows in the + Z direction face each other and are close to each other. As a result, the self-inductance of the first power supply terminal P and the self-inductance of the second power supply terminal N are at least partially canceled by the mutual inductance between them. As a result, the inductance of the power module 1 can be reduced.

第1電源端子Pの立上部31Bおよび第2電源端子Nの立上部32Bの高さH(図8参照)は5mm以上であることが好ましく、幅(X方向の長さ)W(図7参照)は14mm以上がであることが好ましく、それらの間隔d(図8参照)は、2mm以下であることが好ましい。この実施形態では、H=5.5mm、W=16.75mm、d=1mmである。 The height H (see FIG. 8) of the rising portion 31B of the first power supply terminal P and the rising portion 32B of the second power supply terminal N is preferably 5 mm or more, and the width (length in the X direction) W (see FIG. 7). ) Is preferably 14 mm or more, and the distance d between them (see FIG. 8) is preferably 2 mm or less. In this embodiment, H = 5.5 mm, W = 16.75 mm, and d = 1 mm.

この実施形態では、各スイッチング素子Tr1,Tr2,Tr3,Tr4のソース電極および各ダイオード素子Di1,Di2,Di3,Di4のアノード電極を、ワイヤではなく板状体の接続金属部材55,65,95,105を用いて、導体層46,47,86,87に電気的に接続している。これにより、パワーモジュール1の熱抵抗を低減することができる。 In this embodiment, the source electrode of each switching element Tr1, Tr2, Tr3, Tr4 and the anode electrode of each diode element Di1, Di2, Di3, Di4 are connected to a plate-shaped connecting metal member 55, 65, 95, instead of a wire. 105 is used to electrically connect to the conductor layers 46, 47, 86, 87. Thereby, the thermal resistance of the power module 1 can be reduced.

図12は、平板状の接続金属部材55,65,95,105の代わりにワイヤを用いた場合のパワーモジュールの熱抵抗に対する、平板状の接続金属部材55,65,95,105を用いたときのパワーモジュールの熱抵抗の比を熱抵抗比として表したグラフである。図12では、横軸に接続金属部材55,65,95,105の厚さ(Z方向の長さ)がとられ、縦軸に熱抵抗比がとられている。 FIG. 12 shows the case where the flat plate-shaped connecting metal members 55, 65, 95, 105 are used with respect to the thermal resistance of the power module when the wire is used instead of the flat plate-shaped connecting metal members 55, 65, 95, 105. It is a graph showing the thermal resistance ratio of the power module of the above as a thermal resistance ratio. In FIG. 12, the thickness (length in the Z direction) of the connecting metal members 55, 65, 95, 105 is taken on the horizontal axis, and the thermal resistance ratio is taken on the vertical axis.

図12から、接続金属部材55,65,95,105の厚さが大きくなるほど、パワーモジュール1の熱抵抗が小さくなることがわかる。これは、接続金属部材55,65,95,105の厚さを大きくすると、スイッチング素子Tr1~Tr4およびダイオード素子Di1~Di4で発生した熱に対する、接続金属部材55,65,95,105の放熱効果が高くなるからである。ただし、接続金属部材55,65,95,105の厚さが、2mmよりも大きくなっても、パワーモジュール1の熱抵抗はさほど小さくならないことがわかる。したがって、接続金属部材55,65,95,105の厚さは、0.8mm以上2.0mm以下であることが好ましい。この実施形態では、接続金属部材55,65,95,105の厚さは1.0mmであり、接続金属部材55,65,95,105の代わりにワイヤを用いた場合に比べて、パワーモジュール1の熱抵抗を約15%低減することかできる。 From FIG. 12, it can be seen that the larger the thickness of the connecting metal members 55, 65, 95, 105, the smaller the thermal resistance of the power module 1. This is because when the thickness of the connecting metal members 55, 65, 95, 105 is increased, the heat dissipation effect of the connecting metal members 55, 65, 95, 105 with respect to the heat generated by the switching elements Tr1 to Tr4 and the diode elements Di1 to Di4. Is high. However, it can be seen that even if the thickness of the connecting metal members 55, 65, 95, 105 becomes larger than 2 mm, the thermal resistance of the power module 1 does not become so small. Therefore, the thickness of the connecting metal members 55, 65, 95, 105 is preferably 0.8 mm or more and 2.0 mm or less. In this embodiment, the thickness of the connecting metal members 55, 65, 95, 105 is 1.0 mm, and the power module 1 is compared with the case where a wire is used instead of the connecting metal members 55, 65, 95, 105. The thermal resistance of the module can be reduced by about 15%.

この実施形態では、前述したように、放熱板2の裏面を研削することにより、放熱板2の厚さを薄くしている。これにより、パワーモジュール1の熱抵抗を低減することができる。
図13は、放熱板2の裏面を研削しなかった場合のパワーモジュールの熱抵抗に対する、放熱板2の裏面を研削した場合のパワーモジュールの熱抵抗の比を熱抵抗比として示すグラフである。図13では、横軸に放熱板2の周縁部の厚さ(Z方向の長さ)がとられ、縦軸に熱抵抗比がとられている。図13では、放熱板2の裏面を研削しなかった場合の放熱板2の厚さを4mmとしている。
In this embodiment, as described above, the thickness of the heat sink 2 is reduced by grinding the back surface of the heat sink 2. Thereby, the thermal resistance of the power module 1 can be reduced.
FIG. 13 is a graph showing the ratio of the thermal resistance of the power module when the back surface of the heat radiating plate 2 is ground to the thermal resistance of the power module when the back surface of the heat radiating plate 2 is not ground as the thermal resistance ratio. In FIG. 13, the thickness (length in the Z direction) of the peripheral edge of the heat radiating plate 2 is taken on the horizontal axis, and the thermal resistance ratio is taken on the vertical axis. In FIG. 13, the thickness of the heat radiating plate 2 when the back surface of the heat radiating plate 2 is not ground is 4 mm.

図13から、放熱板2を薄く研削するほど、パワーモジュール1の熱抵抗が小さくなることがわかる。これは、放熱板2の厚さを薄くすると、スイッチング素子Tr1~Tr4およびダイオード素子Di1~Di4で発生した熱が、放熱板2の裏面(-Z方向側の表面)に取り付けられるヒートシンク等の冷却手段に伝達されやすくなるからである。したがって、放熱板2の裏面を研削することにより、放熱板2を薄くすることが好ましい。この実施形態では、放熱板2の周縁部の厚さは3.5mmであり、放熱板2の裏面を研削しない場合に比べて、パワーモジュール1の熱抵抗を約2%低減することができる。 From FIG. 13, it can be seen that the thinner the heat sink 2 is ground, the smaller the thermal resistance of the power module 1. This is because when the thickness of the heat sink 2 is reduced, the heat generated by the switching elements Tr1 to Tr4 and the diode elements Di1 to Di4 cools the heat sink and the like attached to the back surface (the surface on the −Z direction side) of the heat sink 2. This is because it is easily transmitted to the means. Therefore, it is preferable to make the heat sink 2 thinner by grinding the back surface of the heat sink 2. In this embodiment, the thickness of the peripheral edge of the heat sink 2 is 3.5 mm, and the thermal resistance of the power module 1 can be reduced by about 2% as compared with the case where the back surface of the heat sink 2 is not ground.

この実施形態では、各スイッチング素子Tr1,Tr2,Tr3,Tr4を素子接合用導体層43,46,83,86に接合するための半田層53,61,91,101の厚さを、一般的な厚さよりも薄くしている。これにより、パワーモジュール1の熱抵抗を低減することができる。
図14は、半田層53,61,91,101の厚さが基準値である場合のパワーモジュールの熱抵抗に対する、半田層53,61,91,101の厚さを基準値よりも薄くした場合のパワーモジュールの熱抵抗の比を熱抵抗比として示すグラフである。図14では、横軸に半田層53,61,91,101の厚さがとられ、縦軸に熱抵抗比がとられている。図14では、半田層53,61,91,101の厚さの基準値を0.12mmとしている。
In this embodiment, the thickness of the solder layers 53, 61, 91, 101 for joining each switching element Tr1, Tr2, Tr3, Tr4 to the element joining conductor layers 43, 46, 83, 86 is general. It is thinner than the thickness. Thereby, the thermal resistance of the power module 1 can be reduced.
FIG. 14 shows a case where the thickness of the solder layers 53, 61, 91, 101 is made thinner than the reference value with respect to the thermal resistance of the power module when the thickness of the solder layers 53, 61, 91, 101 is the reference value. It is a graph which shows the ratio of the thermal resistance of the power module of the above as a thermal resistance ratio. In FIG. 14, the horizontal axis is the thickness of the solder layers 53, 61, 91, 101, and the vertical axis is the thermal resistance ratio. In FIG. 14, the reference value of the thickness of the solder layers 53, 61, 91, 101 is 0.12 mm.

図14から、半田層53,61,91,101の厚さを薄くするほど、パワーモジュール1の熱抵抗が小さくなることがわかる。これは、半田層53,61,91,101の厚さを薄くすると、スイッチング素子Tr1~Tr4で発生した熱が、放熱板2に伝達されやすくなるからである。したがって、半田層53,61,91,101の厚さを、0.08mm以上0.10mm以下にすることが好ましい。この実施形態では、半田層53,61,91,101の厚さは0.08mmであり、半田層53,61,91,101の厚さが0.12mmである場合に比べて、パワーモジュール1の熱抵抗を約2%低減することができる。 From FIG. 14, it can be seen that the thinner the thickness of the solder layers 53, 61, 91, 101, the smaller the thermal resistance of the power module 1. This is because if the thickness of the solder layers 53, 61, 91, 101 is reduced, the heat generated by the switching elements Tr1 to Tr4 is easily transferred to the heat sink 2. Therefore, it is preferable that the thickness of the solder layers 53, 61, 91, 101 is 0.08 mm or more and 0.10 mm or less. In this embodiment, the thickness of the solder layers 53, 61, 91, 101 is 0.08 mm, and the thickness of the solder layers 53, 61, 91, 101 is 0.12 mm, as compared with the case where the power module 1 is used. The thermal resistance of the module can be reduced by about 2%.

以上、この発明の実施形態について説明してきたが、この発明は、さらに他の形態で実施することもできる。たとえば、前述の実施形態では、SiC半導体デバイスで構成したMOS型電界効果トランジスタをスイッチング素子の例として説明したが、IGBT(Insulated Gate Bipolar Transistor)等の他の形態のスイッチング素子が適用されてもよい。また、前述の実施形態では、スイッチング素子およびダイオード素子を備えた構成について説明したが、ダイオード素子が備えられていない半導体装置に対しても、この発明を適用できる。また、半導体装置は、必ずしもパワーモジュールを構成している必要はない。 Although the embodiment of the present invention has been described above, the present invention can also be carried out in still other embodiments. For example, in the above-described embodiment, the MOS type field effect transistor composed of the SiC semiconductor device has been described as an example of the switching element, but other types of switching elements such as an IGBT (Insulated Gate Bipolar Transistor) may be applied. .. Further, in the above-described embodiment, the configuration including the switching element and the diode element has been described, but the present invention can also be applied to the semiconductor device not provided with the diode element. Further, the semiconductor device does not necessarily have to constitute a power module.

その他、特許請求の範囲に記載された事項の範囲で種々の設計変更を施すことが可能である。 In addition, various design changes can be made within the scope of the matters described in the claims.

1 半導体モジュール
2 放熱板
21~24 端子台
31A 内部配線接続部
31Aa 基部
31Ab 櫛歯状端子
31B 立上部
31C 傾斜部
31D 外部配線接続部
32A 内部配線接続部
32Aa 基部
32Ab 櫛歯状端子
32B 立上部
32C 傾斜部
32D 外部配線接続部
40 第1アッセンブリ
41 第1絶縁基板
42 第1接合用導体層
43 第1素子接合用導体層
46 第2素子接合用導体層
47 N端子用導体層
55 第1接続金属部材
65 第2接続金属部材
80 第2アッセンブリ
81 第2絶縁基板
82 第2接合用導体層
83 第3素子接合用導体層
84 第3ゲート端子用導体層
85 第3ソースセンス端子用導体層
86 第4素子接合用導体層
87 ソース用導体層
95 第3接続金属部材
105 第4接続金属部材
P 第1電源端子
N 第2電源端子
OUT1 第1出力端子
OUT2 第2出力端子
Tr1~Tr4 スイッチング素子
Di1~Di4 ダイオード素子
1 Semiconductor module 2 Heat dissipation plate 21 to 24 Terminal block 31A Internal conductor connection 31Aa Base 31Ab Comb-shaped terminal 31B Standing 31C Inclined portion 31D External wiring connection 32A Internal wiring connection 32Aa Base 32Ab Comb-shaped terminal 32B Standing 32C Inclined portion 32D External wiring connection portion 40 1st assembly 41 1st insulating substrate 42 1st bonding conductor layer 43 1st element bonding conductor layer 46 2nd element bonding conductor layer 47 N terminal conductor layer 55 1st connection metal Member 65 Second connecting metal member 80 Second assembly 81 Second insulating substrate 82 Second bonding conductor layer 83 Third element bonding conductor layer 84 Third gate terminal conductor layer 85 Third source sense terminal conductor layer 86 First 4 Conductor layer for joining 4 elements 87 Conductor layer for source 95 3rd connecting metal member 105 4th connecting metal member P 1st power supply terminal N 2nd power supply terminal OUT1 1st output terminal OUT2 2nd output terminal Tr1 to Tr4 Switching element Di1 to Di4 diode element

Claims (11)

平面視において、所定の一方向に隣接して配置された第1電源端子および第2電源端子と、
前記第1電源端子と前記第2電源端子との間に電気的に接続された回路素子とを含み、
前記第1電源端子は、平面視方向に沿った上下方向に間隔をおいて対向配置された平板状の第1内部配線接続部および第1外部配線接続部と、前記第1内部配線接続部および前記第1外部配線接続部における前記第2電源端子側の縁部どうしを連結する第1連結部とを含み、
前記第2電源端子は、第2内部配線接続部および第2外部配線接続部と、前記第2内部配線接続部および前記第2外部配線接続部とを連結しかつ前記第1連結部に隣接して配置された第2連結部を含み、
前記第1連結部と前記第2連結部は、上下方向に延びかつ所定の間隔を空けて互いに対向する対向部分と、これらの対向部分から上方に向かって互いの間隔が徐々に大きくなるように斜め方向に延びた傾斜部とをそれぞれ含んでおり
前記第1連結部および前記第2連結部は、端子台に埋め込まれており、
前記回路素子は、縦続接続された第1および第2のスイッチング素子を有し、前記第1および前記第2のスイッチング素子の接続部から出力が取り出され、
前記第1連結部の前記対向部分と前記第2連結部の前記対向部分との間の間隔は、前記出力が接続される出力端子と前記第1電源端子または前記第2電源端子との間の最小間隔よりも小さい、半導体装置。
In a plan view, the first power supply terminal and the second power supply terminal arranged adjacent to each other in a predetermined direction,
A circuit element electrically connected between the first power supply terminal and the second power supply terminal is included.
The first power supply terminal includes a flat plate-shaped first internal wiring connection portion and a first external wiring connection portion arranged so as to face each other at intervals in the vertical direction along a plan view direction, and the first internal wiring connection portion and the first power supply terminal. The first external wiring connection portion includes a first connection portion that connects the edge portions on the second power supply terminal side to each other.
The second power supply terminal connects the second internal wiring connection portion and the second external wiring connection portion, the second internal wiring connection portion and the second external wiring connection portion, and is adjacent to the first connection portion. Including the second connecting part arranged in
The first connecting portion and the second connecting portion extend in the vertical direction and face each other at a predetermined interval, and the distance between the first connecting portion and the second connecting portion gradually increases upward from these facing portions. Each includes an inclined portion extending in an oblique direction ,
The first connecting portion and the second connecting portion are embedded in a terminal block, and the first connecting portion and the second connecting portion are embedded in a terminal block.
The circuit element has first and second switching elements connected in cascade, and an output is taken out from the connection portion of the first and second switching elements.
The distance between the facing portion of the first connecting portion and the facing portion of the second connecting portion is between the output terminal to which the output is connected and the first power supply terminal or the second power supply terminal. A semiconductor device that is smaller than the minimum spacing.
前記第1内部配線接続部および前記第1外部配線接続部は、所定の間隔を空けて互いに対向配置されており、
前記第2内部配線接続部および前記第2外部配線接続部は、所定の間隔を空けて互いに対向配置されている、請求項に記載の半導体装置。
The first internal wiring connection portion and the first external wiring connection portion are arranged to face each other with a predetermined interval.
The semiconductor device according to claim 1 , wherein the second internal wiring connection portion and the second external wiring connection portion are arranged to face each other with a predetermined interval .
前記第1内部配線接続部、前記第2内部配線接続部および前記回路素子は、ケース内に封止されている、請求項1または2に記載の半導体装置。 The semiconductor device according to claim 1 or 2 , wherein the first internal wiring connection portion, the second internal wiring connection portion, and the circuit element are sealed in a case. 前記第1および第2のスイッチング素子は、それぞれ、逆方向に並列接続されたダイオードを含む、請求項1~に記載の半導体装置。 The semiconductor device according to claim 1 , wherein the first and second switching elements include diodes connected in parallel in opposite directions, respectively. 前記第1および第2のスイッチング素子は、SiC MOSFETまたはIGBTからなる、請求項1~に記載の半導体装置。 The semiconductor device according to claim 1 , wherein the first and second switching elements are made of a SiC MOSFET or an IGBT. 前記第1連結部の前記対向部分と前記第2連結部の前記対向部分との間隔は2mm以下である、請求項1~のいずれか一項に記載の半導体装置。 The semiconductor device according to any one of claims 1 to 5 , wherein the distance between the facing portion of the first connecting portion and the facing portion of the second connecting portion is 2 mm or less. 前記回路素子が取り付けられた回路基板を含み、
前記回路基板は平面視略長方形であり、
前記第1電源端子および前記第2電源端子は、前記回路基板の長手方向の端部に取り付けられている、請求項1~のいずれか一項に記載の半導体装置。
Including the circuit board to which the circuit element is attached,
The circuit board has a substantially rectangular shape in a plan view.
The semiconductor device according to any one of claims 1 to 6 , wherein the first power supply terminal and the second power supply terminal are attached to a longitudinal end portion of the circuit board.
前記第1のスイッチング素子は、並列接続された複数のスイッチング素子を有し、
前記第2のスイッチング素子は、並列接続された複数のスイッチング素子を有する、請求項1~に記載の半導体装置。
The first switching element has a plurality of switching elements connected in parallel, and the first switching element has a plurality of switching elements.
The semiconductor device according to claim 1 , wherein the second switching element has a plurality of switching elements connected in parallel.
前記端子台の表面における前記第1外部配線接続部と前記第1外部配線接続部との間領域には、凸部が形成され、前記凸部の表面に複数の溝が形成されている、請求項1に記載の半導体装置。A convex portion is formed in a region between the first external wiring connection portion and the first external wiring connection portion on the surface of the terminal block, and a plurality of grooves are formed on the surface of the convex portion. Item 1. The semiconductor device according to item 1. 前記凸部および前記溝は、前記第1連結部の前記対向部分と前記第2連結部の前記対向部分とが対向している方向と直交する方向であって、前記端子台の表面に沿う方向に延びている、請求項9に記載の半導体装置。The convex portion and the groove are in a direction orthogonal to the direction in which the facing portion of the first connecting portion and the facing portion of the second connecting portion face each other, and are in a direction along the surface of the terminal block. The semiconductor device according to claim 9, which extends to. 前記凸部および前記溝の長さは、前記第1連結部および前記第2連結部の前記対向部分における前記凸部および前記溝が延びている方向の長さよりも大きい、請求項10に記載の半導体装置。 The tenth aspect of the present invention, wherein the length of the convex portion and the groove is larger than the length of the convex portion and the groove in the opposite portion of the first connecting portion and the second connecting portion in the extending direction. Semiconductor device.
JP2019173356A 2019-09-24 2019-09-24 Semiconductor device Active JP7050732B2 (en)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2019173356A JP7050732B2 (en) 2019-09-24 2019-09-24 Semiconductor device
JP2022053744A JP7240541B2 (en) 2019-09-24 2022-03-29 semiconductor equipment

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2019173356A JP7050732B2 (en) 2019-09-24 2019-09-24 Semiconductor device

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP2015037225A Division JP6594000B2 (en) 2015-02-26 2015-02-26 Semiconductor device

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2022053744A Division JP7240541B2 (en) 2019-09-24 2022-03-29 semiconductor equipment

Publications (2)

Publication Number Publication Date
JP2019220719A JP2019220719A (en) 2019-12-26
JP7050732B2 true JP7050732B2 (en) 2022-04-08

Family

ID=69097048

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2019173356A Active JP7050732B2 (en) 2019-09-24 2019-09-24 Semiconductor device

Country Status (1)

Country Link
JP (1) JP7050732B2 (en)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7014871B1 (en) 2020-09-04 2022-02-01 日立Astemo株式会社 Power converter
US20230378038A1 (en) * 2021-01-04 2023-11-23 Rohm Co., Ltd. Semiconductor apparatus

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008118753A (en) 2006-11-02 2008-05-22 Hitachi Ltd Power conversion device
JP2009081993A (en) 2006-07-21 2009-04-16 Hitachi Ltd Power converter
JP2011097053A (en) 2009-10-30 2011-05-12 General Electric Co <Ge> Power module assembly with reduced inductance
JP2012235128A (en) 2011-05-03 2012-11-29 Alstom Transport Sa Apparatus for electrically interconnecting at least one electronic component and power supply unit including means for reducing loop inductance between first and second terminals
JP2013021107A (en) 2011-07-11 2013-01-31 Hitachi Ltd Semiconductor power module
JP2013222885A (en) 2012-04-18 2013-10-28 Toshiba Corp Inverter module
WO2015121899A1 (en) 2014-02-11 2015-08-20 三菱電機株式会社 Power semiconductor module

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07231071A (en) * 1994-02-16 1995-08-29 Toshiba Corp Semiconductor module
US6054765A (en) * 1998-04-27 2000-04-25 Delco Electronics Corporation Parallel dual switch module
JP6594000B2 (en) * 2015-02-26 2019-10-23 ローム株式会社 Semiconductor device

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009081993A (en) 2006-07-21 2009-04-16 Hitachi Ltd Power converter
JP2008118753A (en) 2006-11-02 2008-05-22 Hitachi Ltd Power conversion device
JP2011097053A (en) 2009-10-30 2011-05-12 General Electric Co <Ge> Power module assembly with reduced inductance
JP2012235128A (en) 2011-05-03 2012-11-29 Alstom Transport Sa Apparatus for electrically interconnecting at least one electronic component and power supply unit including means for reducing loop inductance between first and second terminals
JP2013021107A (en) 2011-07-11 2013-01-31 Hitachi Ltd Semiconductor power module
JP2013222885A (en) 2012-04-18 2013-10-28 Toshiba Corp Inverter module
WO2015121899A1 (en) 2014-02-11 2015-08-20 三菱電機株式会社 Power semiconductor module

Also Published As

Publication number Publication date
JP2019220719A (en) 2019-12-26

Similar Documents

Publication Publication Date Title
US10490494B2 (en) Semiconductor device
JP6763998B2 (en) Semiconductor module
JP6086863B2 (en) Semiconductor module
US8045335B2 (en) Semiconductor device
JP5893369B2 (en) Semiconductor device
US8129836B2 (en) Semiconductor device
CN110383475B (en) Semiconductor device with a semiconductor device having a plurality of semiconductor chips
CN109417066B (en) Semiconductor device with a plurality of semiconductor chips
JP4977407B2 (en) Semiconductor device
JP7050732B2 (en) Semiconductor device
US20210407881A1 (en) Semiconductor device
JP7240541B2 (en) semiconductor equipment
JP2023170576A (en) Semiconductor module and method for manufacturing the same
JP2024018064A (en) semiconductor equipment

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20190925

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20200728

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20200924

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20201120

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20210325

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20210506

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20211021

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20211216

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20220303

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20220329

R150 Certificate of patent or registration of utility model

Ref document number: 7050732

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150