JP7048351B2 - Heat treatment method and heat treatment equipment - Google Patents

Heat treatment method and heat treatment equipment Download PDF

Info

Publication number
JP7048351B2
JP7048351B2 JP2018035062A JP2018035062A JP7048351B2 JP 7048351 B2 JP7048351 B2 JP 7048351B2 JP 2018035062 A JP2018035062 A JP 2018035062A JP 2018035062 A JP2018035062 A JP 2018035062A JP 7048351 B2 JP7048351 B2 JP 7048351B2
Authority
JP
Japan
Prior art keywords
temperature
substrate
heat treatment
semiconductor wafer
integration
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2018035062A
Other languages
Japanese (ja)
Other versions
JP2019149526A (en
Inventor
克一 秋吉
麻央 大森
真一 池田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Screen Holdings Co Ltd
Original Assignee
Screen Holdings Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Screen Holdings Co Ltd filed Critical Screen Holdings Co Ltd
Priority to JP2018035062A priority Critical patent/JP7048351B2/en
Priority to TW111144147A priority patent/TW202312246A/en
Priority to TW107140320A priority patent/TWI784080B/en
Priority to US16/221,112 priority patent/US20190267261A1/en
Priority to KR1020180167346A priority patent/KR102165977B1/en
Priority to CN201811588340.5A priority patent/CN110211895B/en
Priority to CN202310933478.9A priority patent/CN116825681A/en
Publication of JP2019149526A publication Critical patent/JP2019149526A/en
Priority to KR1020200129368A priority patent/KR102395731B1/en
Priority to JP2022048300A priority patent/JP7180022B2/en
Application granted granted Critical
Publication of JP7048351B2 publication Critical patent/JP7048351B2/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67098—Apparatus for thermal treatment
    • H01L21/67115—Apparatus for thermal treatment mainly by radiation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67098—Apparatus for thermal treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67017—Apparatus for fluid treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67155—Apparatus for manufacturing or treating in a plurality of work-stations
    • H01L21/6719—Apparatus for manufacturing or treating in a plurality of work-stations characterized by the construction of the processing chambers, e.g. modular processing chambers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67242—Apparatus for monitoring, sorting or marking
    • H01L21/67248—Temperature monitoring
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67242—Apparatus for monitoring, sorting or marking
    • H01L21/67288—Monitoring of warpage, curvature, damage, defects or the like
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/687—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches
    • H01L21/68707—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a robot blade, or gripped by a gripper for conveyance
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/687—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches
    • H01L21/68714—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support
    • H01L21/6875—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support characterised by a plurality of individual support members, e.g. support posts or protrusions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/10—Measuring as part of the manufacturing process
    • H01L22/12—Measuring as part of the manufacturing process for structural parameters, e.g. thickness, line width, refractive index, temperature, warp, bond strength, defects, optical inspection, electrical measurement of structural dimensions, metallurgic measurement of diffusions
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05B—ELECTRIC HEATING; ELECTRIC LIGHT SOURCES NOT OTHERWISE PROVIDED FOR; CIRCUIT ARRANGEMENTS FOR ELECTRIC LIGHT SOURCES, IN GENERAL
    • H05B3/00—Ohmic-resistance heating
    • H05B3/0033—Heating devices using lamps
    • H05B3/0038—Heating devices using lamps for industrial applications
    • H05B3/0047—Heating devices using lamps for industrial applications for semiconductor manufacture
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01N—INVESTIGATING OR ANALYSING MATERIALS BY DETERMINING THEIR CHEMICAL OR PHYSICAL PROPERTIES
    • G01N25/00—Investigating or analyzing materials by the use of thermal means
    • G01N25/72—Investigating presence of flaws

Description

本発明は、半導体ウェハー等の薄板状精密電子基板（以下、単に「基板」と称する）にフラッシュ光を照射することによって該基板を加熱する熱処理方法および熱処理装置に関する。 The present invention relates to a heat treatment method and a heat treatment apparatus for heating a thin plate-shaped precision electronic substrate (hereinafter, simply referred to as “substrate”) such as a semiconductor wafer by irradiating the substrate with flash light.

半導体デバイスの製造プロセスにおいて、不純物導入は半導体ウェハー内にｐｎ接合を形成するための必須の工程である。現在、不純物導入は、イオン打ち込み法とその後のアニール法によってなされるのが一般的である。イオン打ち込み法は、ボロン（Ｂ）、ヒ素（Ａｓ）、リン（Ｐ）といった不純物の元素をイオン化させて高加速電圧で半導体ウェハーに衝突させて物理的に不純物注入を行う技術である。注入された不純物はアニール処理によって活性化される。この際に、アニール時間が数秒程度以上であると、打ち込まれた不純物が熱によって深く拡散し、その結果接合深さが要求よりも深くなり過ぎて良好なデバイス形成に支障が生じるおそれがある。 In the semiconductor device manufacturing process, the introduction of impurities is an essential step for forming a pn junction in a semiconductor wafer. At present, the introduction of impurities is generally performed by an ion implantation method and a subsequent annealing method. The ion implantation method is a technique for physically injecting impurities by ionizing impurity elements such as boron (B), arsenic (As), and phosphorus (P) and causing them to collide with a semiconductor wafer at a high acceleration voltage. The injected impurities are activated by the annealing treatment. At this time, if the annealing time is about several seconds or more, the implanted impurities are deeply diffused by heat, and as a result, the bonding depth becomes too deeper than required, which may hinder the formation of a good device.

そこで、極めて短時間で半導体ウェハーを加熱するアニール技術として、近年フラッシュランプアニール（ＦＬＡ）が注目されている。フラッシュランプアニールは、キセノンフラッシュランプ（以下、単に「フラッシュランプ」とするときにはキセノンフラッシュランプを意味する）を使用して半導体ウェハーの表面にフラッシュ光を照射することにより、不純物が注入された半導体ウェハーの表面のみを極めて短時間（数ミリ秒以下）に昇温させる熱処理技術である。 Therefore, flash lamp annealing (FLA) has been attracting attention in recent years as an annealing technique for heating a semiconductor wafer in an extremely short time. Flash lamp annealing is a semiconductor wafer in which impurities are injected by irradiating the surface of a semiconductor wafer with flash light using a xenon flash lamp (hereinafter, simply referred to as “flash lamp” means a xenon flash lamp). This is a heat treatment technology that raises the temperature of only the surface of the wafer in an extremely short time (several milliseconds or less).

キセノンフラッシュランプの放射分光分布は紫外域から近赤外域であり、従来のハロゲンランプよりも波長が短く、シリコンの半導体ウェハーの基礎吸収帯とほぼ一致している。よって、キセノンフラッシュランプから半導体ウェハーにフラッシュ光を照射したときには、透過光が少なく半導体ウェハーを急速に昇温することが可能である。また、数ミリ秒以下の極めて短時間のフラッシュ光照射であれば、半導体ウェハーの表面近傍のみを選択的に昇温できることも判明している。このため、キセノンフラッシュランプによる極短時間の昇温であれば、不純物を深く拡散させることなく、不純物活性化のみを実行することができるのである。 The radiation spectral distribution of the xenon flash lamp is from the ultraviolet region to the near infrared region, and the wavelength is shorter than that of the conventional halogen lamp, which is almost the same as the basic absorption band of the silicon semiconductor wafer. Therefore, when the semiconductor wafer is irradiated with the flash light from the xenon flash lamp, the transmitted light is small and the temperature of the semiconductor wafer can be rapidly raised. It has also been found that if the flash light is irradiated for an extremely short time of several milliseconds or less, the temperature can be selectively raised only in the vicinity of the surface of the semiconductor wafer. Therefore, if the temperature is raised in an extremely short time by the xenon flash lamp, only the impurity activation can be performed without deeply diffusing the impurities.

このようなフラッシュランプを使用した熱処理装置においては、極めて高いエネルギーを有するフラッシュ光を瞬間的に半導体ウェハーの表面に照射するため、一瞬で半導体ウェハーの表面温度が急速に上昇する一方で裏面温度はそれ程には上昇しない。このため、半導体ウェハーの表面のみに急激な熱膨張が生じて半導体ウェハーが上面を凸として反るように変形する。そして、次の瞬間には反動で半導体ウェハーが下面を凸として反るように変形していた。 In a heat treatment device using such a flash lamp, since the flash light having extremely high energy is instantaneously applied to the surface of the semiconductor wafer, the surface temperature of the semiconductor wafer rises rapidly in an instant, while the back surface temperature rises. It doesn't rise that much. Therefore, a rapid thermal expansion occurs only on the surface of the semiconductor wafer, and the semiconductor wafer is deformed so as to have a convex upper surface and warp. Then, at the next moment, the semiconductor wafer was deformed so as to warp with the lower surface convex due to the reaction.

半導体ウェハーが上面を凸とするように変形したときには、ウェハーの端縁部がサセプタに衝突する。逆に、半導体ウェハーが下面を凸とするように変形したときには、ウェハーの中央部がサセプタに衝突することとなっていた。その結果、サセプタに衝突した衝撃によって半導体ウェハーが割れるという問題があった。 When the semiconductor wafer is deformed so that the upper surface is convex, the edge portion of the wafer collides with the susceptor. On the contrary, when the semiconductor wafer is deformed so that the lower surface is convex, the central portion of the wafer is supposed to collide with the susceptor. As a result, there is a problem that the semiconductor wafer is cracked by the impact of collision with the susceptor.

フラッシュ加熱時にウェハー割れが生じたときには、その割れを迅速に検出して後続の半導体ウェハーの投入を停止するとともに、チャンバー内の清掃を行う必要がある。また、ウェハー割れによって発生したパーティクルがチャンバー外に飛散して後続の半導体ウェハーに付着する等の弊害を防止する観点からも、フラッシュ加熱直後のチャンバーの搬出入口を開放する前にチャンバー内にて半導体ウェハーの割れを検出するのが好ましい。 When a wafer crack occurs during flash heating, it is necessary to quickly detect the crack, stop the subsequent loading of the semiconductor wafer, and clean the inside of the chamber. In addition, from the viewpoint of preventing harmful effects such as particles generated by wafer cracking scattering outside the chamber and adhering to subsequent semiconductor wafers, semiconductors are used in the chamber before opening the carry-out port of the chamber immediately after flash heating. It is preferable to detect cracks in the wafer.

このため、例えば特許文献１には、フラッシュ加熱処理を行うチャンバーにマイクロフォンを設け、半導体ウェハーが割れたときの音を検知することによってウェハー割れを判定する技術が開示されている。また、特許文献２には、半導体ウェハーからの反射光を導光ロッドによって受光し、その反射光の強度からウェハー割れを検出する技術が開示されている。 For this reason, for example, Patent Document 1 discloses a technique of providing a microphone in a chamber for performing a flash heat treatment and detecting a wafer crack by detecting a sound when the semiconductor wafer is cracked. Further, Patent Document 2 discloses a technique of receiving light reflected from a semiconductor wafer by a light guide rod and detecting wafer cracking from the intensity of the reflected light.

特開２００９－２３１６９７号公報Japanese Unexamined Patent Publication No. 2009-231697 特開２０１５－１３０４２３号公報JP-A-2015-130423

しかしながら、特許文献１に開示の技術では、半導体ウェハーが割れた音響のみを抽出するためのフィルタリングが困難であるという問題があった。また、特許文献２に開示の技術では、導光ロッドを回転させる工程がフラッシュ光照射の前後で２回必要となるため、スループットが悪化するという問題があった。 However, the technique disclosed in Patent Document 1 has a problem that filtering for extracting only the sound in which the semiconductor wafer is broken is difficult. Further, in the technique disclosed in Patent Document 2, there is a problem that the throughput is deteriorated because the step of rotating the light guide rod is required twice before and after the flash light irradiation.

本発明は、上記課題に鑑みてなされたものであり、フラッシュ光照射時における基板の割れを簡易な構成にて検出することができる熱処理方法および熱処理装置を提供することを目的とする。 The present invention has been made in view of the above problems, and an object of the present invention is to provide a heat treatment method and a heat treatment apparatus capable of detecting cracks in a substrate during flash light irradiation with a simple configuration.

上記課題を解決するため、請求項１の発明は、基板にフラッシュ光を照射することによって該基板を加熱する熱処理方法において、連続点灯ランプから光を照射して基板を予備加熱温度に加熱する予備加熱工程と、フラッシュランプから前記基板の表面にフラッシュ光を照射するフラッシュ光照射工程と、前記基板の温度を所定のサンプリング間隔で測定して複数の温度測定値を取得する温度測定工程と、前記複数の温度測定値のうち前記フラッシュ光の照射開始時以降の積算開始時点から取得された設定数の温度測定値を順次に加算して温度積算値を算定する積算工程と、前記温度積算値に基づいて前記基板の割れを判定する判定工程と、を備えることを特徴とする。 In order to solve the above problem, the invention of claim 1 is a heat treatment method for heating a substrate by irradiating the substrate with flash light, in which light is irradiated from a continuous lighting lamp to heat the substrate to a preheating temperature. A heating step, a flash light irradiation step of irradiating the surface of the substrate with flash light from a flash lamp, a temperature measurement step of measuring the temperature of the substrate at predetermined sampling intervals and acquiring a plurality of temperature measurement values, and the above-mentioned In the integration process of calculating the temperature integration value by sequentially adding the set number of temperature measurement values acquired from the integration start time after the start of irradiation of the flash light among the plurality of temperature measurement values, and the temperature integration value. It is characterized by comprising a determination step of determining cracking of the substrate based on the above.

また、請求項２の発明は、請求項１の発明に係る熱処理方法において、前記温度測定工程では、前記基板の裏面の温度を測定することを特徴とする。 Further, the invention of claim 2 is characterized in that, in the heat treatment method according to the invention of claim 1, the temperature of the back surface of the substrate is measured in the temperature measuring step.

また、請求項３の発明は、基板にフラッシュ光を照射することによって該基板を加熱する熱処理方法において、サセプタに保持された基板に連続点灯ランプから光を照射して前記基板を予備加熱温度に加熱する予備加熱工程と、フラッシュランプから前記基板の表面にフラッシュ光を照射するフラッシュ光照射工程と、前記サセプタの温度を所定のサンプリング間隔で測定して複数の温度測定値を取得する温度測定工程と、前記複数の温度測定値のうち前記フラッシュ光の照射開始時以降の積算開始時点から取得された設定数の温度測定値を順次に加算して温度積算値を算定する積算工程と、前記温度積算値に基づいて前記基板の割れを判定する判定工程と、を備えることを特徴とする。 Further, the invention of claim 3 is a heat treatment method for heating a substrate by irradiating the substrate with flash light, in which the substrate held by the susceptor is irradiated with light from a continuous lighting lamp to bring the substrate to a preheating temperature. A preheating step for heating, a flash light irradiation step for irradiating the surface of the substrate with flash light from a flash lamp, and a temperature measurement step for measuring the temperature of the susceptor at predetermined sampling intervals and acquiring a plurality of temperature measurement values. And the integration step of calculating the temperature integration value by sequentially adding the set number of temperature measurement values acquired from the integration start time after the start of irradiation of the flash light among the plurality of temperature measurement values, and the temperature. It is characterized by comprising a determination step of determining a crack in the substrate based on an integrated value.

また、請求項４の発明は、請求項１から請求項３のいずれかの発明に係る熱処理方法において、前記判定工程では、前記温度積算値が予め設定された上限値および下限値の範囲から外れているときには前記基板が割れていると判定することを特徴とする。 Further, the invention of claim 4 is the heat treatment method according to any one of claims 1 to 3, wherein in the determination step, the temperature integration value is out of the range of the preset upper limit value and lower limit value. When it is, it is determined that the substrate is cracked.

また、請求項５の発明は、請求項４の発明に係る熱処理方法において、前記上限値および前記下限値を設定する設定工程をさらに備えることを特徴とする。 Further, the invention of claim 5 is characterized in that the heat treatment method according to the invention of claim 4 further includes a setting step of setting the upper limit value and the lower limit value.

また、請求項６の発明は、請求項１から請求項５のいずれかの発明に係る熱処理方法において、前記積算開始時点は、前記基板の温度が前記予備加熱温度よりも設定温度昇温した時点であることを特徴とする。 Further, the invention of claim 6 is the heat treatment method according to any one of claims 1 to 5, wherein the integration start time point is when the temperature of the substrate rises to a set temperature higher than the preheating temperature. It is characterized by being.

また、請求項７の発明は、基板にフラッシュ光を照射することによって該基板を加熱する熱処理装置において、基板を収容するチャンバーと、前記チャンバー内にて基板を保持するサセプタと、前記サセプタに保持された前記基板に光を照射して予備加熱温度に加熱する連続点灯ランプと、前記基板の表面にフラッシュ光を照射するフラッシュランプと、前記基板の温度を所定のサンプリング間隔で測定して複数の温度測定値を取得する放射温度計と、前記複数の温度測定値のうち前記フラッシュ光の照射開始時以降の積算開始時点から取得された設定数の温度測定値を順次に加算して温度積算値を算定する積算部と、前記温度積算値に基づいて前記基板の割れを判定する判定部と、を備えることを特徴とする。 Further, the invention of claim 7 is a heat treatment apparatus for heating a substrate by irradiating the substrate with flash light, in which a chamber for accommodating the substrate, a susceptor for holding the substrate in the chamber, and a susceptor for holding the substrate. A continuous lighting lamp that irradiates the substrate with light to heat it to a preheating temperature, a flash lamp that irradiates the surface of the substrate with flash light, and a plurality of flash lamps that measure the temperature of the substrate at predetermined sampling intervals. The radiation thermometer that acquires the temperature measurement value and the set number of temperature measurement values acquired from the start of integration after the start of irradiation of the flash light among the plurality of temperature measurement values are sequentially added to the temperature integration value. It is characterized by including an integration unit for calculating the above temperature and a determination unit for determining cracking of the substrate based on the temperature integration value.

また、請求項８の発明は、請求項７の発明に係る熱処理装置において、前記放射温度計は、前記基板の裏面の温度を測定することを特徴とする。 Further, the invention of claim 8 is characterized in that, in the heat treatment apparatus according to the invention of claim 7, the radiation thermometer measures the temperature of the back surface of the substrate.

また、請求項９の発明は、基板にフラッシュ光を照射することによって該基板を加熱する熱処理装置において、基板を収容するチャンバーと、前記チャンバー内にて基板を保持するサセプタと、前記サセプタに保持された前記基板に光を照射して予備加熱温度に加熱する連続点灯ランプと、前記基板の表面にフラッシュ光を照射するフラッシュランプと、前記サセプタの温度を所定のサンプリング間隔で測定して複数の温度測定値を取得する放射温度計と、前記複数の温度測定値のうち前記フラッシュ光の照射開始時以降の積算開始時点から取得された設定数の温度測定値を順次に加算して温度積算値を算定する積算部と、前記温度積算値に基づいて前記基板の割れを判定する判定部と、を備えることを特徴とする。 Further, the invention of claim 9 is a heat treatment apparatus for heating a substrate by irradiating the substrate with flash light, in which a chamber for accommodating the substrate, a susceptor for holding the substrate in the chamber, and a susceptor for holding the substrate. A continuous lighting lamp that irradiates the substrate with light to heat it to a preheating temperature, a flash lamp that irradiates the surface of the substrate with flash light, and a plurality of susceptors measured at predetermined sampling intervals. The radiation thermometer that acquires the temperature measurement value and the set number of temperature measurement values acquired from the start of integration after the start of irradiation of the flash light among the plurality of temperature measurement values are sequentially added to the temperature integration value. It is characterized by including an integration unit for calculating the above temperature and a determination unit for determining cracking of the substrate based on the temperature integration value.

また、請求項１０の発明は、請求項７から請求項９のいずれかの発明に係る熱処理装置において、前記判定部は、前記温度積算値が予め設定された上限値および下限値の範囲から外れているときには前記基板が割れていると判定することを特徴とする。 Further, the invention of claim 10 is the heat treatment apparatus according to any one of claims 7 to 9, wherein the determination unit is out of the range of the upper limit value and the lower limit value in which the temperature integration value is set in advance. When it is, it is determined that the substrate is cracked.

また、請求項１１の発明は、請求項１０の発明に係る熱処理装置において、前記上限値および前記下限値を設定する設定部をさらに備えることを特徴とする。 Further, the invention of claim 11 is characterized in that the heat treatment apparatus according to the invention of claim 10 further includes a setting unit for setting the upper limit value and the lower limit value.

また、請求項１２の発明は、請求項７から請求項１１のいずれかの発明に係る熱処理装置において、前記積算開始時点は、前記基板の温度が前記予備加熱温度よりも設定温度昇温した時点であることを特徴とする。 Further, the invention of claim 12 is a heat treatment apparatus according to any one of claims 7 to 11, wherein the integration start time point is when the temperature of the substrate rises to a set temperature higher than the preheating temperature. It is characterized by being.

請求項１から請求項６の発明によれば、基板の温度を所定のサンプリング間隔で測定して取得した複数の温度測定値のうちフラッシュ光の照射開始時以降の積算開始時点から取得された設定数の温度測定値を順次に加算した温度積算値に基づいて基板の割れを判定するため、フラッシュ光照射時における基板の割れを簡易な構成にて検出することができる。 According to the inventions of claims 1 to 6, the setting acquired from the start time of integration after the start of irradiation of the flash light among the plurality of temperature measurement values obtained by measuring the temperature of the substrate at a predetermined sampling interval. Since the cracking of the substrate is determined based on the integrated temperature value obtained by sequentially adding several temperature measured values, the cracking of the substrate at the time of flash light irradiation can be detected with a simple configuration.

請求項７から請求項１２の発明によれば、基板の温度を所定のサンプリング間隔で測定して取得した複数の温度測定値のうちフラッシュ光の照射開始時以降の積算開始時点から取得された設定数の温度測定値を順次に加算した温度積算値に基づいて基板の割れを判定するため、フラッシュ光照射時における基板の割れを簡易な構成にて検出することができる。 According to the inventions of claims 7 to 12, the setting acquired from the integration start time after the start of flash light irradiation among the plurality of temperature measurement values acquired by measuring the temperature of the substrate at a predetermined sampling interval. Since the cracking of the substrate is determined based on the integrated temperature value obtained by sequentially adding several temperature measured values, the cracking of the substrate at the time of flash light irradiation can be detected with a simple configuration.

本発明に係る熱処理装置の構成を示す縦断面図である。It is a vertical sectional view which shows the structure of the heat treatment apparatus which concerns on this invention. 保持部の全体外観を示す斜視図である。It is a perspective view which shows the whole appearance of a holding part. サセプタの平面図である。It is a top view of the susceptor. サセプタの断面図である。It is sectional drawing of the susceptor. 移載機構の平面図である。It is a top view of the transfer mechanism. 移載機構の側面図である。It is a side view of a transfer mechanism. 複数のハロゲンランプの配置を示す平面図である。It is a top view which shows the arrangement of a plurality of halogen lamps. 放射温度計および制御部の機能ブロック図である。It is a functional block diagram of a radiation thermometer and a control unit. 半導体ウェハーの処理手順を示すフローチャートである。It is a flowchart which shows the processing procedure of a semiconductor wafer. 放射温度計によって測定される半導体ウェハーの裏面温度の変化を示す図である。It is a figure which shows the change of the back surface temperature of a semiconductor wafer measured by a radiation thermometer. 上限値および下限値の設定画面の一例を示す図である。It is a figure which shows an example of the setting screen of the upper limit value and the lower limit value.

以下、図面を参照しつつ本発明の実施の形態について詳細に説明する。 Hereinafter, embodiments of the present invention will be described in detail with reference to the drawings.

＜第１実施形態＞
図１は、本発明に係る熱処理装置１の構成を示す縦断面図である。図１の熱処理装置１は、基板として円板形状の半導体ウェハーＷに対してフラッシュ光照射を行うことによってその半導体ウェハーＷを加熱するフラッシュランプアニール装置である。処理対象となる半導体ウェハーＷのサイズは特に限定されるものではないが、例えばφ３００ｍｍやφ４５０ｍｍである（本実施形態ではφ３００ｍｍ）。熱処理装置１に搬入される前の半導体ウェハーＷには不純物が注入されており、熱処理装置１による加熱処理によって注入された不純物の活性化処理が実行される。なお、図１および以降の各図においては、理解容易のため、必要に応じて各部の寸法や数を誇張または簡略化して描いている。 <First Embodiment>
FIG. 1 is a vertical sectional view showing the configuration of the heat treatment apparatus 1 according to the present invention. The heat treatment device 1 of FIG. 1 is a flash lamp annealing device that heats a disk-shaped semiconductor wafer W as a substrate by irradiating the semiconductor wafer W with flash light. The size of the semiconductor wafer W to be processed is not particularly limited, but is, for example, φ300 mm or φ450 mm (φ300 mm in this embodiment). Impurities are injected into the semiconductor wafer W before being carried into the heat treatment apparatus 1, and the activation treatment of the impurities injected by the heat treatment by the heat treatment apparatus 1 is executed. In addition, in FIG. 1 and each subsequent drawing, the dimensions and numbers of each part are exaggerated or simplified as necessary for easy understanding.

熱処理装置１は、半導体ウェハーＷを収容するチャンバー６と、複数のフラッシュランプＦＬを内蔵するフラッシュ加熱部５と、複数のハロゲンランプＨＬを内蔵するハロゲン加熱部４と、を備える。チャンバー６の上側にフラッシュ加熱部５が設けられるとともに、下側にハロゲン加熱部４が設けられている。また、熱処理装置１は、チャンバー６の内部に、半導体ウェハーＷを水平姿勢に保持する保持部７と、保持部７と装置外部との間で半導体ウェハーＷの受け渡しを行う移載機構１０と、を備える。さらに、熱処理装置１は、ハロゲン加熱部４、フラッシュ加熱部５およびチャンバー６に設けられた各動作機構を制御して半導体ウェハーＷの熱処理を実行させる制御部３を備える。 The heat treatment apparatus 1 includes a chamber 6 for accommodating a semiconductor wafer W, a flash heating unit 5 containing a plurality of flash lamps FL, and a halogen heating unit 4 containing a plurality of halogen lamps HL. A flash heating unit 5 is provided on the upper side of the chamber 6, and a halogen heating unit 4 is provided on the lower side. Further, the heat treatment apparatus 1 includes a holding portion 7 that holds the semiconductor wafer W in a horizontal posture inside the chamber 6, a transfer mechanism 10 that transfers the semiconductor wafer W between the holding portion 7 and the outside of the apparatus. To prepare for. Further, the heat treatment apparatus 1 includes a halogen heating unit 4, a flash heating unit 5, and a control unit 3 that controls each operation mechanism provided in the chamber 6 to execute the heat treatment of the semiconductor wafer W.

チャンバー６は、筒状のチャンバー側部６１の上下に石英製のチャンバー窓を装着して構成されている。チャンバー側部６１は上下が開口された概略筒形状を有しており、上側開口には上側チャンバー窓６３が装着されて閉塞され、下側開口には下側チャンバー窓６４が装着されて閉塞されている。チャンバー６の天井部を構成する上側チャンバー窓６３は、石英により形成された円板形状部材であり、フラッシュ加熱部５から出射されたフラッシュ光をチャンバー６内に透過する石英窓として機能する。また、チャンバー６の床部を構成する下側チャンバー窓６４も、石英により形成された円板形状部材であり、ハロゲン加熱部４からの光をチャンバー６内に透過する石英窓として機能する。 The chamber 6 is configured by mounting quartz chamber windows above and below the cylindrical chamber side portion 61. The chamber side portion 61 has a substantially tubular shape with upper and lower openings, and the upper chamber window 63 is attached to the upper opening and closed, and the lower chamber window 64 is attached to the lower opening and closed. ing. The upper chamber window 63 constituting the ceiling portion of the chamber 6 is a disk-shaped member formed of quartz, and functions as a quartz window that transmits the flash light emitted from the flash heating portion 5 into the chamber 6. Further, the lower chamber window 64 constituting the floor portion of the chamber 6 is also a disk-shaped member formed of quartz, and functions as a quartz window that transmits light from the halogen heating portion 4 into the chamber 6.

また、チャンバー側部６１の内側の壁面の上部には反射リング６８が装着され、下部には反射リング６９が装着されている。反射リング６８，６９は、ともに円環状に形成されている。上側の反射リング６８は、チャンバー側部６１の上側から嵌め込むことによって装着される。一方、下側の反射リング６９は、チャンバー側部６１の下側から嵌め込んで図示省略のビスで留めることによって装着される。すなわち、反射リング６８，６９は、ともに着脱自在にチャンバー側部６１に装着されるものである。チャンバー６の内側空間、すなわち上側チャンバー窓６３、下側チャンバー窓６４、チャンバー側部６１および反射リング６８，６９によって囲まれる空間が熱処理空間６５として規定される。 Further, a reflection ring 68 is attached to the upper part of the inner wall surface of the chamber side portion 61, and a reflection ring 69 is attached to the lower part. Both the reflection rings 68 and 69 are formed in an annular shape. The upper reflective ring 68 is attached by fitting from the upper side of the chamber side portion 61. On the other hand, the lower reflective ring 69 is attached by fitting it from the lower side of the chamber side portion 61 and fastening it with a screw (not shown). That is, both the reflective rings 68 and 69 are detachably attached to the chamber side portion 61. The inner space of the chamber 6, that is, the space surrounded by the upper chamber window 63, the lower chamber window 64, the chamber side 61, and the reflection rings 68, 69 is defined as the heat treatment space 65.

チャンバー側部６１に反射リング６８，６９が装着されることによって、チャンバー６の内壁面に凹部６２が形成される。すなわち、チャンバー側部６１の内壁面のうち反射リング６８，６９が装着されていない中央部分と、反射リング６８の下端面と、反射リング６９の上端面とで囲まれた凹部６２が形成される。凹部６２は、チャンバー６の内壁面に水平方向に沿って円環状に形成され、半導体ウェハーＷを保持する保持部７を囲繞する。チャンバー側部６１および反射リング６８，６９は、強度と耐熱性に優れた金属材料（例えば、ステンレススチール）にて形成されている。 By attaching the reflective rings 68 and 69 to the chamber side portion 61, a recess 62 is formed on the inner wall surface of the chamber 6. That is, a recess 62 is formed which is surrounded by the central portion of the inner wall surface of the chamber side portion 61 to which the reflection rings 68 and 69 are not attached, the lower end surface of the reflection ring 68, and the upper end surface of the reflection ring 69. .. The recess 62 is formed in an annular shape along the horizontal direction on the inner wall surface of the chamber 6 and surrounds the holding portion 7 that holds the semiconductor wafer W. The chamber side 61 and the reflective rings 68, 69 are made of a metal material (for example, stainless steel) having excellent strength and heat resistance.

また、チャンバー側部６１には、チャンバー６に対して半導体ウェハーＷの搬入および搬出を行うための搬送開口部（炉口）６６が形設されている。搬送開口部６６は、ゲートバルブ１８５によって開閉可能とされている。搬送開口部６６は凹部６２の外周面に連通接続されている。このため、ゲートバルブ１８５が搬送開口部６６を開放しているときには、搬送開口部６６から凹部６２を通過して熱処理空間６５への半導体ウェハーＷの搬入および熱処理空間６５からの半導体ウェハーＷの搬出を行うことができる。また、ゲートバルブ１８５が搬送開口部６６を閉鎖するとチャンバー６内の熱処理空間６５が密閉空間とされる。 Further, the chamber side portion 61 is provided with a transport opening (furnace port) 66 for loading and unloading the semiconductor wafer W into and out of the chamber 6. The transport opening 66 can be opened and closed by a gate valve 185. The transport opening 66 is communicated with the outer peripheral surface of the recess 62. Therefore, when the gate valve 185 opens the transport opening 66, the semiconductor wafer W is carried in from the transport opening 66 through the recess 62 into the heat treatment space 65 and the semiconductor wafer W is carried out from the heat treatment space 65. It can be performed. Further, when the gate valve 185 closes the transport opening 66, the heat treatment space 65 in the chamber 6 becomes a closed space.

また、チャンバー６の内壁上部には熱処理空間６５に処理ガスを供給するガス供給孔８１が形設されている。ガス供給孔８１は、凹部６２よりも上側位置に形設されており、反射リング６８に設けられていても良い。ガス供給孔８１はチャンバー６の側壁内部に円環状に形成された緩衝空間８２を介してガス供給管８３に連通接続されている。ガス供給管８３は処理ガス供給源８５に接続されている。また、ガス供給管８３の経路途中にはバルブ８４が介挿されている。バルブ８４が開放されると、処理ガス供給源８５から緩衝空間８２に処理ガスが送給される。緩衝空間８２に流入した処理ガスは、ガス供給孔８１よりも流体抵抗の小さい緩衝空間８２内を拡がるように流れてガス供給孔８１から熱処理空間６５内へと供給される。処理ガスとしては、例えば窒素（Ｎ２）等の不活性ガス、または、水素（Ｈ２）、アンモニア（ＮＨ３）等の反応性ガス、或いはそれらを混合した混合ガスを用いることができる（本実施形態では窒素ガス）。 Further, a gas supply hole 81 for supplying the processing gas to the heat treatment space 65 is formed in the upper part of the inner wall of the chamber 6. The gas supply hole 81 is formed at a position above the recess 62, and may be provided in the reflection ring 68. The gas supply hole 81 is communicated with the gas supply pipe 83 via a buffer space 82 formed in an annular shape inside the side wall of the chamber 6. The gas supply pipe 83 is connected to the processing gas supply source 85. Further, a valve 84 is inserted in the middle of the path of the gas supply pipe 83. When the valve 84 is opened, the processing gas is supplied from the processing gas supply source 85 to the buffer space 82. The processing gas that has flowed into the buffer space 82 flows so as to expand in the buffer space 82 having a smaller fluid resistance than the gas supply hole 81, and is supplied from the gas supply hole 81 into the heat treatment space 65. As the treatment gas, for example, an inert gas such as nitrogen (N 2 ), a reactive gas such as hydrogen (H 2 ) or ammonia (NH 3 ), or a mixed gas in which they are mixed can be used (this). Nitrogen gas in the embodiment).

一方、チャンバー６の内壁下部には熱処理空間６５内の気体を排気するガス排気孔８６が形設されている。ガス排気孔８６は、凹部６２よりも下側位置に形設されており、反射リング６９に設けられていても良い。ガス排気孔８６はチャンバー６の側壁内部に円環状に形成された緩衝空間８７を介してガス排気管８８に連通接続されている。ガス排気管８８は排気部１９０に接続されている。また、ガス排気管８８の経路途中にはバルブ８９が介挿されている。バルブ８９が開放されると、熱処理空間６５の気体がガス排気孔８６から緩衝空間８７を経てガス排気管８８へと排出される。なお、ガス供給孔８１およびガス排気孔８６は、チャンバー６の周方向に沿って複数設けられていても良いし、スリット状のものであっても良い。 On the other hand, a gas exhaust hole 86 for exhausting the gas in the heat treatment space 65 is formed in the lower part of the inner wall of the chamber 6. The gas exhaust hole 86 is formed at a position below the recess 62, and may be provided in the reflection ring 69. The gas exhaust hole 86 is communicated with the gas exhaust pipe 88 via a buffer space 87 formed in an annular shape inside the side wall of the chamber 6. The gas exhaust pipe 88 is connected to the exhaust unit 190. Further, a valve 89 is inserted in the middle of the path of the gas exhaust pipe 88. When the valve 89 is opened, the gas in the heat treatment space 65 is discharged from the gas exhaust hole 86 to the gas exhaust pipe 88 via the buffer space 87. A plurality of gas supply holes 81 and gas exhaust holes 86 may be provided along the circumferential direction of the chamber 6, or may be slit-shaped.

また、搬送開口部６６の先端にも熱処理空間６５内の気体を排出するガス排気管１９１が接続されている。ガス排気管１９１はバルブ１９２を介して排気部１９０に接続されている。バルブ１９２を開放することによって、搬送開口部６６を介してチャンバー６内の気体が排気される。 Further, a gas exhaust pipe 191 for discharging the gas in the heat treatment space 65 is also connected to the tip of the transport opening 66. The gas exhaust pipe 191 is connected to the exhaust unit 190 via a valve 192. By opening the valve 192, the gas in the chamber 6 is exhausted through the transport opening 66.

図２は、保持部７の全体外観を示す斜視図である。保持部７は、基台リング７１、連結部７２およびサセプタ７４を備えて構成される。基台リング７１、連結部７２およびサセプタ７４はいずれも石英にて形成されている。すなわち、保持部７の全体が石英にて形成されている。 FIG. 2 is a perspective view showing the overall appearance of the holding portion 7. The holding portion 7 includes a base ring 71, a connecting portion 72, and a susceptor 74. The base ring 71, the connecting portion 72 and the susceptor 74 are all made of quartz. That is, the entire holding portion 7 is made of quartz.

基台リング７１は円環形状から一部が欠落した円弧形状の石英部材である。この欠落部分は、後述する移載機構１０の移載アーム１１と基台リング７１との干渉を防ぐために設けられている。基台リング７１は凹部６２の底面に載置されることによって、チャンバー６の壁面に支持されることとなる（図１参照）。基台リング７１の上面に、その円環形状の周方向に沿って複数の連結部７２（本実施形態では４個）が立設される。連結部７２も石英の部材であり、溶接によって基台リング７１に固着される。 The base ring 71 is an arc-shaped quartz member in which a part is missing from the annular shape. This missing portion is provided to prevent interference between the transfer arm 11 of the transfer mechanism 10 described later and the base ring 71. By placing the base ring 71 on the bottom surface of the recess 62, the base ring 71 is supported on the wall surface of the chamber 6 (see FIG. 1). A plurality of connecting portions 72 (four in this embodiment) are erected on the upper surface of the base ring 71 along the circumferential direction of the annular shape. The connecting portion 72 is also a quartz member and is fixed to the base ring 71 by welding.

サセプタ７４は基台リング７１に設けられた４個の連結部７２によって支持される。図３は、サセプタ７４の平面図である。また、図４は、サセプタ７４の断面図である。サセプタ７４は、保持プレート７５、ガイドリング７６および複数の基板支持ピン７７を備える。保持プレート７５は、石英にて形成された略円形の平板状部材である。保持プレート７５の直径は半導体ウェハーＷの直径よりも大きい。すなわち、保持プレート７５は、半導体ウェハーＷよりも大きな平面サイズを有する。 The susceptor 74 is supported by four connecting portions 72 provided on the base ring 71. FIG. 3 is a plan view of the susceptor 74. Further, FIG. 4 is a cross-sectional view of the susceptor 74. The susceptor 74 includes a holding plate 75, a guide ring 76 and a plurality of substrate support pins 77. The holding plate 75 is a substantially circular flat plate-shaped member made of quartz. The diameter of the holding plate 75 is larger than the diameter of the semiconductor wafer W. That is, the holding plate 75 has a larger planar size than the semiconductor wafer W.

保持プレート７５の上面周縁部にガイドリング７６が設置されている。ガイドリング７６は、半導体ウェハーＷの直径よりも大きな内径を有する円環形状の部材である。例えば、半導体ウェハーＷの直径がφ３００ｍｍの場合、ガイドリング７６の内径はφ３２０ｍｍである。ガイドリング７６の内周は、保持プレート７５から上方に向けて広くなるようなテーパ面とされている。ガイドリング７６は、保持プレート７５と同様の石英にて形成される。ガイドリング７６は、保持プレート７５の上面に溶着するようにしても良いし、別途加工したピンなどによって保持プレート７５に固定するようにしても良い。或いは、保持プレート７５とガイドリング７６とを一体の部材として加工するようにしても良い。 A guide ring 76 is installed on the upper peripheral edge of the holding plate 75. The guide ring 76 is an annular member having an inner diameter larger than the diameter of the semiconductor wafer W. For example, when the diameter of the semiconductor wafer W is φ300 mm, the inner diameter of the guide ring 76 is φ320 mm. The inner circumference of the guide ring 76 is a tapered surface that widens upward from the holding plate 75. The guide ring 76 is made of quartz similar to the holding plate 75. The guide ring 76 may be welded to the upper surface of the holding plate 75, or may be fixed to the holding plate 75 by a separately processed pin or the like. Alternatively, the holding plate 75 and the guide ring 76 may be processed as an integral member.

保持プレート７５の上面のうちガイドリング７６よりも内側の領域が半導体ウェハーＷを保持する平面状の保持面７５ａとされる。保持プレート７５の保持面７５ａには、複数の基板支持ピン７７が立設されている。本実施形態においては、保持面７５ａの外周円（ガイドリング７６の内周円）と同心円の周上に沿って３０°毎に計１２個の基板支持ピン７７が立設されている。１２個の基板支持ピン７７を配置した円の径（対向する基板支持ピン７７間の距離）は半導体ウェハーＷの径よりも小さく、半導体ウェハーＷの径がφ３００ｍｍであればφ２７０ｍｍ～φ２８０ｍｍ（本実施形態ではφ２７０ｍｍ）である。それぞれの基板支持ピン７７は石英にて形成されている。複数の基板支持ピン７７は、保持プレート７５の上面に溶接によって設けるようにしても良いし、保持プレート７５と一体に加工するようにしても良い。 A region of the upper surface of the holding plate 75 inside the guide ring 76 is a planar holding surface 75a for holding the semiconductor wafer W. A plurality of substrate support pins 77 are erected on the holding surface 75a of the holding plate 75. In the present embodiment, a total of 12 substrate support pins 77 are erected at every 30 ° along the circumference of the outer peripheral circle (inner peripheral circle of the guide ring 76) of the holding surface 75a and the concentric circle. The diameter of the circle in which the 12 substrate support pins 77 are arranged (distance between the opposing substrate support pins 77) is smaller than the diameter of the semiconductor wafer W, and if the diameter of the semiconductor wafer W is φ300 mm, the diameter is φ270 mm to φ280 mm (this implementation). In the form, it is φ270 mm). Each substrate support pin 77 is made of quartz. The plurality of substrate support pins 77 may be provided on the upper surface of the holding plate 75 by welding, or may be processed integrally with the holding plate 75.

図２に戻り、基台リング７１に立設された４個の連結部７２とサセプタ７４の保持プレート７５の周縁部とが溶接によって固着される。すなわち、サセプタ７４と基台リング７１とは連結部７２によって固定的に連結されている。このような保持部７の基台リング７１がチャンバー６の壁面に支持されることによって、保持部７がチャンバー６に装着される。保持部７がチャンバー６に装着された状態においては、サセプタ７４の保持プレート７５は水平姿勢（法線が鉛直方向と一致する姿勢）となる。すなわち、保持プレート７５の保持面７５ａは水平面となる。 Returning to FIG. 2, the four connecting portions 72 erected on the base ring 71 and the peripheral edge portion of the holding plate 75 of the susceptor 74 are fixed by welding. That is, the susceptor 74 and the base ring 71 are fixedly connected by the connecting portion 72. The holding portion 7 is mounted on the chamber 6 by supporting the base ring 71 of the holding portion 7 on the wall surface of the chamber 6. When the holding portion 7 is mounted on the chamber 6, the holding plate 75 of the susceptor 74 is in a horizontal posture (a posture in which the normal line coincides with the vertical direction). That is, the holding surface 75a of the holding plate 75 is a horizontal plane.

チャンバー６に搬入された半導体ウェハーＷは、チャンバー６に装着された保持部７のサセプタ７４の上に水平姿勢にて載置されて保持される。このとき、半導体ウェハーＷは保持プレート７５上に立設された１２個の基板支持ピン７７によって支持されてサセプタ７４に保持される。より厳密には、１２個の基板支持ピン７７の上端部が半導体ウェハーＷの下面に接触して当該半導体ウェハーＷを支持する。１２個の基板支持ピン７７の高さ（基板支持ピン７７の上端から保持プレート７５の保持面７５ａまでの距離）は均一であるため、１２個の基板支持ピン７７によって半導体ウェハーＷを水平姿勢に支持することができる。 The semiconductor wafer W carried into the chamber 6 is placed and held in a horizontal posture on the susceptor 74 of the holding portion 7 mounted on the chamber 6. At this time, the semiconductor wafer W is supported by the twelve substrate support pins 77 erected on the holding plate 75 and held by the susceptor 74. More precisely, the upper ends of the 12 substrate support pins 77 come into contact with the lower surface of the semiconductor wafer W to support the semiconductor wafer W. Since the heights of the 12 substrate support pins 77 (distance from the upper end of the substrate support pins 77 to the holding surface 75a of the holding plate 75) are uniform, the semiconductor wafer W is placed in a horizontal position by the 12 substrate support pins 77. Can be supported.

また、半導体ウェハーＷは複数の基板支持ピン７７によって保持プレート７５の保持面７５ａから所定の間隔を隔てて支持されることとなる。基板支持ピン７７の高さよりもガイドリング７６の厚さの方が大きい。従って、複数の基板支持ピン７７によって支持された半導体ウェハーＷの水平方向の位置ずれはガイドリング７６によって防止される。 Further, the semiconductor wafer W is supported by a plurality of substrate support pins 77 from the holding surface 75a of the holding plate 75 at a predetermined interval. The thickness of the guide ring 76 is larger than the height of the board support pin 77. Therefore, the horizontal misalignment of the semiconductor wafer W supported by the plurality of substrate support pins 77 is prevented by the guide ring 76.

また、図２および図３に示すように、サセプタ７４の保持プレート７５には、上下に貫通して開口部７８が形成されている。開口部７８は、放射温度計１２０（図１参照）が半導体ウェハーＷの下面から放射される放射光（赤外光）を受光するために設けられている。すなわち、放射温度計１２０が開口部７８を介して半導体ウェハーＷの下面から放射された光を受光して半導体ウェハーＷの温度を測定する。さらに、サセプタ７４の保持プレート７５には、後述する移載機構１０のリフトピン１２が半導体ウェハーＷの受け渡しのために貫通する４個の貫通孔７９が穿設されている。 Further, as shown in FIGS. 2 and 3, the holding plate 75 of the susceptor 74 is formed with an opening 78 that penetrates vertically. The opening 78 is provided for the radiation thermometer 120 (see FIG. 1) to receive synchrotron radiation (infrared light) radiated from the lower surface of the semiconductor wafer W. That is, the radiation thermometer 120 receives the light radiated from the lower surface of the semiconductor wafer W through the opening 78 and measures the temperature of the semiconductor wafer W. Further, the holding plate 75 of the susceptor 74 is provided with four through holes 79 through which the lift pin 12 of the transfer mechanism 10 described later penetrates for the transfer of the semiconductor wafer W.

図５は、移載機構１０の平面図である。また、図６は、移載機構１０の側面図である。移載機構１０は、２本の移載アーム１１を備える。移載アーム１１は、概ね円環状の凹部６２に沿うような円弧形状とされている。それぞれの移載アーム１１には２本のリフトピン１２が立設されている。移載アーム１１およびリフトピン１２は石英にて形成されている。各移載アーム１１は水平移動機構１３によって回動可能とされている。水平移動機構１３は、一対の移載アーム１１を保持部７に対して半導体ウェハーＷの移載を行う移載動作位置（図５の実線位置）と保持部７に保持された半導体ウェハーＷと平面視で重ならない退避位置（図５の二点鎖線位置）との間で水平移動させる。水平移動機構１３としては、個別のモータによって各移載アーム１１をそれぞれ回動させるものであっても良いし、リンク機構を用いて１個のモータによって一対の移載アーム１１を連動させて回動させるものであっても良い。 FIG. 5 is a plan view of the transfer mechanism 10. Further, FIG. 6 is a side view of the transfer mechanism 10. The transfer mechanism 10 includes two transfer arms 11. The transfer arm 11 has an arc shape that generally follows the annular recess 62. Two lift pins 12 are erected on each transfer arm 11. The transfer arm 11 and the lift pin 12 are made of quartz. Each transfer arm 11 is rotatable by a horizontal movement mechanism 13. The horizontal movement mechanism 13 has a transfer operation position (solid line position in FIG. 5) for transferring the semiconductor wafer W to the holding portion 7 and the semiconductor wafer W held by the holding portion 7. It is horizontally moved to and from the retracted position (two-dot chain line position in FIG. 5) that does not overlap in a plan view. The horizontal movement mechanism 13 may be one in which each transfer arm 11 is rotated by an individual motor, or a pair of transfer arms 11 are interlocked and rotated by one motor using a link mechanism. It may be something to move.

また、一対の移載アーム１１は、昇降機構１４によって水平移動機構１３とともに昇降移動される。昇降機構１４が一対の移載アーム１１を移載動作位置にて上昇させると、計４本のリフトピン１２がサセプタ７４に穿設された貫通孔７９（図２，３参照）を通過し、リフトピン１２の上端がサセプタ７４の上面から突き出る。一方、昇降機構１４が一対の移載アーム１１を移載動作位置にて下降させてリフトピン１２を貫通孔７９から抜き取り、水平移動機構１３が一対の移載アーム１１を開くように移動させると各移載アーム１１が退避位置に移動する。一対の移載アーム１１の退避位置は、保持部７の基台リング７１の直上である。基台リング７１は凹部６２の底面に載置されているため、移載アーム１１の退避位置は凹部６２の内側となる。なお、移載機構１０の駆動部（水平移動機構１３および昇降機構１４）が設けられている部位の近傍にも図示省略の排気機構が設けられており、移載機構１０の駆動部周辺の雰囲気がチャンバー６の外部に排出されるように構成されている。 Further, the pair of transfer arms 11 are moved up and down together with the horizontal movement mechanism 13 by the elevating mechanism 14. When the elevating mechanism 14 raises the pair of transfer arms 11 at the transfer operation position, a total of four lift pins 12 pass through the through holes 79 (see FIGS. 2 and 3) drilled in the susceptor 74, and the lift pins The upper end of 12 protrudes from the upper surface of the susceptor 74. On the other hand, when the elevating mechanism 14 lowers the pair of transfer arms 11 at the transfer operation position, the lift pin 12 is pulled out from the through hole 79, and the horizontal movement mechanism 13 moves the pair of transfer arms 11 so as to open each. The transfer arm 11 moves to the retracted position. The retracted position of the pair of transfer arms 11 is directly above the base ring 71 of the holding portion 7. Since the base ring 71 is placed on the bottom surface of the recess 62, the retracted position of the transfer arm 11 is inside the recess 62. An exhaust mechanism (not shown) is also provided in the vicinity of the portion where the drive unit (horizontal movement mechanism 13 and elevating mechanism 14) of the transfer mechanism 10 is provided, and the atmosphere around the drive unit of the transfer mechanism 10 is provided. Is configured to be discharged to the outside of the chamber 6.

図１に示すように、熱処理装置１には３つの放射温度計１２０，１３０，１４０が設けられている。上述した通り、放射温度計１２０は、サセプタ７４に設けられた開口部７８を介して半導体ウェハーＷの下面の温度を測定する。放射温度計１３０は、サセプタ７４の中央部から放射された赤外光を検知して当該中央部の温度を測定する。一方、放射温度計１４０は、半導体ウェハーＷの上面から放射された赤外光を検知してウェハー上面の温度を測定する。放射温度計１４０としては、フラッシュランプＦＬからフラッシュ光が照射された瞬間の半導体ウェハーＷの上面の急激な温度変化に追随することが可能な高速放射温度計を採用するのが好ましい。また、熱処理装置１には温度センサー１５０も設けられている。温度センサー１５０は、チャンバー６内の熱処理空間６５の雰囲気温度を計測する。 As shown in FIG. 1, the heat treatment apparatus 1 is provided with three radiation thermometers 120, 130, 140. As described above, the radiation thermometer 120 measures the temperature of the lower surface of the semiconductor wafer W through the opening 78 provided in the susceptor 74. The radiation thermometer 130 detects the infrared light emitted from the central portion of the susceptor 74 and measures the temperature of the central portion. On the other hand, the radiation thermometer 140 detects the infrared light emitted from the upper surface of the semiconductor wafer W and measures the temperature of the upper surface of the wafer. As the radiation thermometer 140, it is preferable to use a high-speed radiation thermometer capable of following a sudden temperature change on the upper surface of the semiconductor wafer W at the moment when the flash light is irradiated from the flash lamp FL. Further, the heat treatment apparatus 1 is also provided with a temperature sensor 150. The temperature sensor 150 measures the atmospheric temperature of the heat treatment space 65 in the chamber 6.

チャンバー６の上方に設けられたフラッシュ加熱部５は、筐体５１の内側に、複数本（本実施形態では３０本）のキセノンフラッシュランプＦＬからなる光源と、その光源の上方を覆うように設けられたリフレクタ５２と、を備えて構成される。また、フラッシュ加熱部５の筐体５１の底部にはランプ光放射窓５３が装着されている。フラッシュ加熱部５の床部を構成するランプ光放射窓５３は、石英により形成された板状の石英窓である。フラッシュ加熱部５がチャンバー６の上方に設置されることにより、ランプ光放射窓５３が上側チャンバー窓６３と相対向することとなる。フラッシュランプＦＬはチャンバー６の上方からランプ光放射窓５３および上側チャンバー窓６３を介して熱処理空間６５にフラッシュ光を照射する。 The flash heating unit 5 provided above the chamber 6 is provided inside the housing 51 so as to cover a light source composed of a plurality of (30 in this embodiment) xenon flash lamp FL and the upper part of the light source. The reflector 52 is provided with the reflector 52. Further, a lamp light radiation window 53 is attached to the bottom of the housing 51 of the flash heating unit 5. The lamp light emitting window 53 constituting the floor portion of the flash heating unit 5 is a plate-shaped quartz window made of quartz. By installing the flash heating unit 5 above the chamber 6, the lamp light emitting window 53 faces the upper chamber window 63. The flash lamp FL irradiates the heat treatment space 65 with flash light from above the chamber 6 through the lamp light emitting window 53 and the upper chamber window 63.

複数のフラッシュランプＦＬは、それぞれが長尺の円筒形状を有する棒状ランプであり、それぞれの長手方向が保持部７に保持される半導体ウェハーＷの主面に沿って（つまり水平方向に沿って）互いに平行となるように平面状に配列されている。よって、フラッシュランプＦＬの配列によって形成される平面も水平面である。 The plurality of flash lamps FL are rod-shaped lamps, each having a long cylindrical shape, and their respective longitudinal directions are along the main surface of the semiconductor wafer W held by the holding portion 7 (that is, along the horizontal direction). They are arranged in a plane so that they are parallel to each other. Therefore, the plane formed by the arrangement of the flash lamp FL is also a horizontal plane.

キセノンフラッシュランプＦＬは、その内部にキセノンガスが封入されその両端部にコンデンサーに接続された陽極および陰極が配設された棒状のガラス管（放電管）と、該ガラス管の外周面上に付設されたトリガー電極とを備える。キセノンガスは電気的には絶縁体であることから、コンデンサーに電荷が蓄積されていたとしても通常の状態ではガラス管内に電気は流れない。しかしながら、トリガー電極に高電圧を印加して絶縁を破壊した場合には、コンデンサーに蓄えられた電気がガラス管内に瞬時に流れ、そのときのキセノンの原子あるいは分子の励起によって光が放出される。このようなキセノンフラッシュランプＦＬにおいては、予めコンデンサーに蓄えられていた静電エネルギーが０．１ミリセカンドないし１００ミリセカンドという極めて短い光パルスに変換されることから、ハロゲンランプＨＬの如き連続点灯の光源に比べて極めて強い光を照射し得るという特徴を有する。すなわち、フラッシュランプＦＬは、１秒未満の極めて短い時間で瞬間的に発光するパルス発光ランプである。なお、フラッシュランプＦＬの発光時間は、フラッシュランプＦＬに電力供給を行うランプ電源のコイル定数によって調整することができる。 The xenon flash lamp FL is provided on a rod-shaped glass tube (discharge tube) in which xenon gas is sealed inside and an anode and a cathode connected to a condenser are arranged at both ends thereof, and on the outer peripheral surface of the glass tube. It is equipped with a cathode electrode. Since xenon gas is electrically an insulator, electricity does not flow in the glass tube under normal conditions even if electric charges are accumulated in the condenser. However, when a high voltage is applied to the trigger electrode to break the insulation, the electricity stored in the capacitor instantly flows into the glass tube, and the light is emitted by the excitation of the xenon atom or molecule at that time. In such a xenon flash lamp FL, the electrostatic energy stored in the capacitor in advance is converted into an extremely short optical pulse of 0.1 millisecond to 100 millisecond, so that the halogen lamp HL is continuously lit. It has the feature that it can irradiate extremely strong light compared to a light source. That is, the flash lamp FL is a pulsed light emitting lamp that instantaneously emits light in an extremely short time of less than 1 second. The light emission time of the flash lamp FL can be adjusted by the coil constant of the lamp power supply that supplies power to the flash lamp FL.

また、リフレクタ５２は、複数のフラッシュランプＦＬの上方にそれら全体を覆うように設けられている。リフレクタ５２の基本的な機能は、複数のフラッシュランプＦＬから出射されたフラッシュ光を熱処理空間６５の側に反射するというものである。リフレクタ５２はアルミニウム合金板にて形成されており、その表面（フラッシュランプＦＬに臨む側の面）はブラスト処理により粗面化加工が施されている。 Further, the reflector 52 is provided above the plurality of flash lamps FL so as to cover all of them. The basic function of the reflector 52 is to reflect the flash light emitted from the plurality of flash lamps FL toward the heat treatment space 65. The reflector 52 is made of an aluminum alloy plate, and its surface (the surface facing the flash lamp FL) is roughened by blasting.

チャンバー６の下方に設けられたハロゲン加熱部４は、筐体４１の内側に複数本（本実施形態では４０本）のハロゲンランプＨＬを内蔵している。ハロゲン加熱部４は、複数のハロゲンランプＨＬによってチャンバー６の下方から下側チャンバー窓６４を介して熱処理空間６５への光照射を行って半導体ウェハーＷを加熱する。 The halogen heating unit 4 provided below the chamber 6 contains a plurality of halogen lamps HL (40 in this embodiment) inside the housing 41. The halogen heating unit 4 heats the semiconductor wafer W by irradiating the heat treatment space 65 with light from below the chamber 6 through the lower chamber window 64 by a plurality of halogen lamps HL.

図７は、複数のハロゲンランプＨＬの配置を示す平面図である。４０本のハロゲンランプＨＬは上下２段に分けて配置されている。保持部７に近い上段に２０本のハロゲンランプＨＬが配設されるとともに、上段よりも保持部７から遠い下段にも２０本のハロゲンランプＨＬが配設されている。各ハロゲンランプＨＬは、長尺の円筒形状を有する棒状ランプである。上段、下段ともに２０本のハロゲンランプＨＬは、それぞれの長手方向が保持部７に保持される半導体ウェハーＷの主面に沿って（つまり水平方向に沿って）互いに平行となるように配列されている。よって、上段、下段ともにハロゲンランプＨＬの配列によって形成される平面は水平面である。 FIG. 7 is a plan view showing the arrangement of a plurality of halogen lamps HL. The 40 halogen lamps HL are arranged in two upper and lower stages. Twenty halogen lamps HL are arranged in the upper stage near the holding portion 7, and 20 halogen lamp HLs are also arranged in the lower stage farther from the holding portion 7 than in the upper stage. Each halogen lamp HL is a rod-shaped lamp having a long cylindrical shape. The 20 halogen lamps HL in both the upper and lower stages are arranged so that their longitudinal directions are parallel to each other along the main surface of the semiconductor wafer W held by the holding portion 7 (that is, along the horizontal direction). There is. Therefore, the plane formed by the arrangement of the halogen lamps HL in both the upper and lower stages is a horizontal plane.

また、図７に示すように、上段、下段ともに保持部７に保持される半導体ウェハーＷの中央部に対向する領域よりも周縁部に対向する領域におけるハロゲンランプＨＬの配設密度が高くなっている。すなわち、上下段ともに、ランプ配列の中央部よりも周縁部の方がハロゲンランプＨＬの配設ピッチが短い。このため、ハロゲン加熱部４からの光照射による加熱時に温度低下が生じやすい半導体ウェハーＷの周縁部により多い光量の照射を行うことができる。 Further, as shown in FIG. 7, the arrangement density of the halogen lamp HL in the region facing the peripheral edge portion is higher than the region facing the central portion of the semiconductor wafer W held by the holding portion 7 in both the upper and lower stages. There is. That is, in both the upper and lower stages, the arrangement pitch of the halogen lamp HL is shorter in the peripheral portion than in the central portion of the lamp arrangement. Therefore, it is possible to irradiate a peripheral portion of the semiconductor wafer W, which tends to have a temperature drop during heating by light irradiation from the halogen heating unit 4, with a larger amount of light.

また、上段のハロゲンランプＨＬからなるランプ群と下段のハロゲンランプＨＬからなるランプ群とが格子状に交差するように配列されている。すなわち、上段に配置された２０本のハロゲンランプＨＬの長手方向と下段に配置された２０本のハロゲンランプＨＬの長手方向とが互いに直交するように計４０本のハロゲンランプＨＬが配設されている。 Further, the lamp group consisting of the halogen lamp HL in the upper stage and the lamp group consisting of the halogen lamp HL in the lower stage are arranged so as to intersect in a grid pattern. That is, a total of 40 halogen lamps HL are arranged so that the longitudinal direction of the 20 halogen lamps HL arranged in the upper stage and the longitudinal direction of the 20 halogen lamps HL arranged in the lower stage are orthogonal to each other. There is.

ハロゲンランプＨＬは、ガラス管内部に配設されたフィラメントに通電することでフィラメントを白熱化させて発光させるフィラメント方式の光源である。ガラス管の内部には、窒素やアルゴン等の不活性ガスにハロゲン元素（ヨウ素、臭素等）を微量導入した気体が封入されている。ハロゲン元素を導入することによって、フィラメントの折損を抑制しつつフィラメントの温度を高温に設定することが可能となる。したがって、ハロゲンランプＨＬは、通常の白熱電球に比べて寿命が長くかつ強い光を連続的に照射できるという特性を有する。すなわち、ハロゲンランプＨＬは少なくとも１秒以上連続して発光する連続点灯ランプである。また、ハロゲンランプＨＬは棒状ランプであるため長寿命であり、ハロゲンランプＨＬを水平方向に沿わせて配置することにより上方の半導体ウェハーＷへの放射効率が優れたものとなる。 The halogen lamp HL is a filament type light source that incandescentizes the filament and emits light by energizing the filament arranged inside the glass tube. Inside the glass tube, a gas in which a trace amount of a halogen element (iodine, bromine, etc.) is introduced into an inert gas such as nitrogen or argon is enclosed. By introducing the halogen element, it becomes possible to set the temperature of the filament to a high temperature while suppressing the breakage of the filament. Therefore, the halogen lamp HL has a characteristic that it has a longer life than a normal incandescent lamp and can continuously irradiate strong light. That is, the halogen lamp HL is a continuously lit lamp that continuously emits light for at least 1 second or longer. Further, since the halogen lamp HL is a rod-shaped lamp, it has a long life, and by arranging the halogen lamp HL along the horizontal direction, the radiation efficiency to the upper semiconductor wafer W becomes excellent.

また、ハロゲン加熱部４の筐体４１内にも、２段のハロゲンランプＨＬの下側にリフレクタ４３が設けられている（図１）。リフレクタ４３は、複数のハロゲンランプＨＬから出射された光を熱処理空間６５の側に反射する。 Further, a reflector 43 is also provided under the two-stage halogen lamp HL in the housing 41 of the halogen heating unit 4 (FIG. 1). The reflector 43 reflects the light emitted from the plurality of halogen lamps HL toward the heat treatment space 65.

制御部３は、熱処理装置１に設けられた上記の種々の動作機構を制御する。制御部３のハードウェアとしての構成は一般的なコンピュータと同様である。すなわち、制御部３は、各種演算処理を行う回路であるＣＰＵ、基本プログラムを記憶する読み出し専用のメモリであるＲＯＭ、各種情報を記憶する読み書き自在のメモリであるＲＡＭおよび制御用ソフトウェアやデータなどを記憶しておく磁気ディスクを備えている。制御部３のＣＰＵが所定の処理プログラムを実行することによって熱処理装置１における処理が進行する。 The control unit 3 controls the various operation mechanisms provided in the heat treatment apparatus 1. The configuration of the control unit 3 as hardware is the same as that of a general computer. That is, the control unit 3 includes a CPU, which is a circuit that performs various arithmetic processes, a ROM, which is a read-only memory for storing basic programs, a RAM, which is a read / write memory for storing various information, and control software and data. It has a magnetic disk to store. When the CPU of the control unit 3 executes a predetermined processing program, the processing in the heat treatment apparatus 1 proceeds.

図８は、放射温度計１２０および制御部３の機能ブロック図である。半導体ウェハーＷの下面の温度を測定する放射温度計１２０は、赤外線センサー１２１および温度測定ユニット１２２を備える。赤外線センサー１２１は、サセプタ７４に保持された半導体ウェハーＷの下面から開口部７８を介して放射された赤外光を受光する。赤外線センサー１２１は、温度測定ユニット１２２と電気的に接続されており、受光に応答して生じた信号を温度測定ユニット１２２に伝達する。温度測定ユニット１２２は、図示を省略する増幅回路、Ａ／Ｄコンバータ、温度変換回路等を備えており、赤外線センサー１２１から出力された赤外光の強度を示す信号を温度に変換する。温度測定ユニット１２２によって求められた温度が半導体ウェハーＷの下面の温度である。なお、サセプタ７４の温度を測定する放射温度計１３０および半導体ウェハーＷの上面の温度を測定する放射温度計１４０も概ね放射温度計１２０と同様の構成を備えている。 FIG. 8 is a functional block diagram of the radiation thermometer 120 and the control unit 3. The radiation thermometer 120 that measures the temperature of the lower surface of the semiconductor wafer W includes an infrared sensor 121 and a temperature measuring unit 122. The infrared sensor 121 receives infrared light radiated from the lower surface of the semiconductor wafer W held by the susceptor 74 through the opening 78. The infrared sensor 121 is electrically connected to the temperature measuring unit 122, and transmits a signal generated in response to light reception to the temperature measuring unit 122. The temperature measuring unit 122 includes an amplifier circuit (not shown), an A / D converter, a temperature conversion circuit, and the like, and converts a signal indicating the intensity of infrared light output from the infrared sensor 121 into temperature. The temperature obtained by the temperature measuring unit 122 is the temperature of the lower surface of the semiconductor wafer W. The radiation thermometer 130 for measuring the temperature of the susceptor 74 and the radiation thermometer 140 for measuring the temperature of the upper surface of the semiconductor wafer W also have substantially the same configuration as the radiation thermometer 120.

放射温度計１２０は、熱処理装置１全体のコントローラである制御部３と電気的に接続されており、放射温度計１２０によって測定された半導体ウェハーＷの下面の温度は制御部３に伝達される。制御部３は、積算部３１および割れ判定部３２を備える。積算部３１および割れ判定部３２は、制御部３のＣＰＵが所定の処理プログラムを実行することによって実現される機能処理部である。積算部３１および割れ判定部３２の処理内容についてはさらに後述する。 The radiation thermometer 120 is electrically connected to the control unit 3 which is the controller of the entire heat treatment apparatus 1, and the temperature of the lower surface of the semiconductor wafer W measured by the radiation thermometer 120 is transmitted to the control unit 3. The control unit 3 includes an integration unit 31 and a crack determination unit 32. The integrating unit 31 and the crack determination unit 32 are functional processing units realized by the CPU of the control unit 3 executing a predetermined processing program. The processing contents of the integrating unit 31 and the crack determination unit 32 will be further described later.

また、制御部３には表示部３３および入力部３４が接続されている。制御部３は、表示部３３に種々の情報を表示する。入力部３４は、熱処理装置１のオペレータが制御部３に種々のコマンドやパラメータを入力するための機器である。オペレータは、表示部３３の表示内容を確認しつつ、入力部３４から半導体ウェハーＷの処理手順および処理条件を記述した処理レシピの条件設定を行うこともできる。表示部３３および入力部３４としては、双方の機能を兼ね備えたタッチパネルを用いることもでき、本実施形態では熱処理装置１の外壁に設けられた液晶のタッチパネルを採用している。 Further, a display unit 33 and an input unit 34 are connected to the control unit 3. The control unit 3 displays various information on the display unit 33. The input unit 34 is a device for the operator of the heat treatment apparatus 1 to input various commands and parameters to the control unit 3. The operator can also set the conditions of the processing recipe that describes the processing procedure and the processing conditions of the semiconductor wafer W from the input unit 34 while checking the display contents of the display unit 33. As the display unit 33 and the input unit 34, a touch panel having both functions can be used, and in the present embodiment, a liquid crystal touch panel provided on the outer wall of the heat treatment apparatus 1 is adopted.

上記の構成以外にも熱処理装置１は、半導体ウェハーＷの熱処理時にハロゲンランプＨＬおよびフラッシュランプＦＬから発生する熱エネルギーによるハロゲン加熱部４、フラッシュ加熱部５およびチャンバー６の過剰な温度上昇を防止するため、様々な冷却用の構造を備えている。例えば、チャンバー６の壁体には水冷管（図示省略）が設けられている。また、ハロゲン加熱部４およびフラッシュ加熱部５は、内部に気体流を形成して排熱する空冷構造とされている。また、上側チャンバー窓６３とランプ光放射窓５３との間隙にも空気が供給され、フラッシュ加熱部５および上側チャンバー窓６３を冷却する。 In addition to the above configuration, the heat treatment apparatus 1 prevents an excessive temperature rise of the halogen heating unit 4, the flash heating unit 5, and the chamber 6 due to the heat energy generated from the halogen lamp HL and the flash lamp FL during the heat treatment of the semiconductor wafer W. Therefore, it has various cooling structures. For example, a water cooling pipe (not shown) is provided on the wall of the chamber 6. Further, the halogen heating unit 4 and the flash heating unit 5 have an air-cooled structure in which a gas flow is formed inside to exhaust heat. In addition, air is also supplied to the gap between the upper chamber window 63 and the lamp light radiating window 53 to cool the flash heating unit 5 and the upper chamber window 63.

次に、熱処理装置１における半導体ウェハーＷの処理手順について説明する。図９は、半導体ウェハーＷの処理手順を示すフローチャートである。ここで処理対象となる半導体ウェハーＷはイオン注入法により不純物（イオン）が添加された半導体基板である。その不純物の活性化が熱処理装置１によるフラッシュ光照射加熱処理（アニール）により実行される。以下に説明する熱処理装置１の処理手順は、制御部３が熱処理装置１の各動作機構を制御することにより進行する。 Next, the processing procedure of the semiconductor wafer W in the heat treatment apparatus 1 will be described. FIG. 9 is a flowchart showing a processing procedure of the semiconductor wafer W. Here, the semiconductor wafer W to be processed is a semiconductor substrate to which impurities (ions) have been added by the ion implantation method. The activation of the impurities is executed by the flash light irradiation heat treatment (annealing) by the heat treatment apparatus 1. The processing procedure of the heat treatment apparatus 1 described below proceeds by the control unit 3 controlling each operation mechanism of the heat treatment apparatus 1.

まず、給気のためのバルブ８４が開放されるとともに、排気用のバルブ８９，１９２が開放されてチャンバー６内に対する給排気が開始される。バルブ８４が開放されると、ガス供給孔８１から熱処理空間６５に窒素ガスが供給される。また、バルブ８９が開放されると、ガス排気孔８６からチャンバー６内の気体が排気される。これにより、チャンバー６内の熱処理空間６５の上部から供給された窒素ガスが下方へと流れ、熱処理空間６５の下部から排気される。 First, the valve 84 for air supply is opened, and the valves 89 and 192 for exhaust are opened to start air supply and exhaust to the inside of the chamber 6. When the valve 84 is opened, nitrogen gas is supplied to the heat treatment space 65 from the gas supply hole 81. Further, when the valve 89 is opened, the gas in the chamber 6 is exhausted from the gas exhaust hole 86. As a result, the nitrogen gas supplied from the upper part of the heat treatment space 65 in the chamber 6 flows downward and is exhausted from the lower part of the heat treatment space 65.

また、バルブ１９２が開放されることによって、搬送開口部６６からもチャンバー６内の気体が排気される。さらに、図示省略の排気機構によって移載機構１０の駆動部周辺の雰囲気も排気される。なお、熱処理装置１における半導体ウェハーＷの熱処理時には窒素ガスが熱処理空間６５に継続的に供給されており、その供給量は処理工程に応じて適宜変更される。 Further, when the valve 192 is opened, the gas in the chamber 6 is exhausted from the transport opening 66 as well. Further, the atmosphere around the drive unit of the transfer mechanism 10 is also exhausted by the exhaust mechanism (not shown). During the heat treatment of the semiconductor wafer W in the heat treatment apparatus 1, nitrogen gas is continuously supplied to the heat treatment space 65, and the supply amount thereof is appropriately changed according to the processing step.

続いて、ゲートバルブ１８５が開いて搬送開口部６６が開放され、装置外部の搬送ロボットにより搬送開口部６６を介して処理対象となる半導体ウェハーＷがチャンバー６内の熱処理空間６５に搬入される（ステップＳ１）。このときには、半導体ウェハーＷの搬入にともなって装置外部の雰囲気を巻き込むおそれがあるが、チャンバー６には窒素ガスが供給され続けているため、搬送開口部６６から窒素ガスが流出して、そのような外部雰囲気の巻き込みを最小限に抑制することができる。 Subsequently, the gate valve 185 is opened, the transfer opening 66 is opened, and the semiconductor wafer W to be processed is carried into the heat treatment space 65 in the chamber 6 via the transfer opening 66 by the transfer robot outside the apparatus. Step S1). At this time, there is a possibility that the atmosphere outside the apparatus may be entrained with the loading of the semiconductor wafer W, but since the nitrogen gas continues to be supplied to the chamber 6, the nitrogen gas flows out from the transport opening 66, and such a situation occurs. It is possible to minimize the entrainment of an external atmosphere.

搬送ロボットによって搬入された半導体ウェハーＷは保持部７の直上位置まで進出して停止する。そして、移載機構１０の一対の移載アーム１１が退避位置から移載動作位置に水平移動して上昇することにより、リフトピン１２が貫通孔７９を通ってサセプタ７４の保持プレート７５の上面から突き出て半導体ウェハーＷを受け取る。このとき、リフトピン１２は基板支持ピン７７の上端よりも上方にまで上昇する。 The semiconductor wafer W carried in by the transfer robot advances to a position directly above the holding portion 7 and stops. Then, the pair of transfer arms 11 of the transfer mechanism 10 move horizontally from the retracted position to the transfer operation position and rise, so that the lift pin 12 protrudes from the upper surface of the holding plate 75 of the susceptor 74 through the through hole 79. And receive the semiconductor wafer W. At this time, the lift pin 12 rises above the upper end of the substrate support pin 77.

半導体ウェハーＷがリフトピン１２に載置された後、搬送ロボットが熱処理空間６５から退出し、ゲートバルブ１８５によって搬送開口部６６が閉鎖される。そして、一対の移載アーム１１が下降することにより、半導体ウェハーＷは移載機構１０から保持部７のサセプタ７４に受け渡されて水平姿勢にて下方より保持される。半導体ウェハーＷは、保持プレート７５上に立設された複数の基板支持ピン７７によって支持されてサセプタ７４に保持される。また、半導体ウェハーＷは、パターン形成がなされて不純物が注入された表面を上面として保持部７に保持される。複数の基板支持ピン７７によって支持された半導体ウェハーＷの裏面（表面とは反対側の主面）と保持プレート７５の保持面７５ａとの間には所定の間隔が形成される。サセプタ７４の下方にまで下降した一対の移載アーム１１は水平移動機構１３によって退避位置、すなわち凹部６２の内側に退避する。 After the semiconductor wafer W is placed on the lift pin 12, the transfer robot exits the heat treatment space 65, and the transfer opening 66 is closed by the gate valve 185. Then, as the pair of transfer arms 11 descend, the semiconductor wafer W is transferred from the transfer mechanism 10 to the susceptor 74 of the holding portion 7 and held in a horizontal posture from below. The semiconductor wafer W is supported by a plurality of substrate support pins 77 erected on the holding plate 75 and held by the susceptor 74. Further, the semiconductor wafer W is held in the holding portion 7 with the surface on which the pattern is formed and the impurities are injected as the upper surface. A predetermined distance is formed between the back surface of the semiconductor wafer W supported by the plurality of substrate support pins 77 (the main surface opposite to the front surface) and the holding surface 75a of the holding plate 75. The pair of transfer arms 11 descending to the lower part of the susceptor 74 are retracted to the retracted position, that is, inside the recess 62 by the horizontal moving mechanism 13.

半導体ウェハーＷが石英にて形成された保持部７のサセプタ７４によって水平姿勢にて下方より保持された時点で放射温度計１２０による温度測定が開始されることとなる。すなわち、サセプタ７４に保持された半導体ウェハーＷの下面（裏面）から開口部７８を介して放射された赤外光を放射温度計１２０が受光して半導体ウェハーＷの裏面温度を測定する。図１０は、放射温度計１２０によって測定される半導体ウェハーＷの裏面温度の変化を示す図である。 When the semiconductor wafer W is held from below in a horizontal posture by the susceptor 74 of the holding portion 7 made of quartz, the temperature measurement by the radiation thermometer 120 is started. That is, the radiation thermometer 120 receives infrared light radiated from the lower surface (back surface) of the semiconductor wafer W held by the susceptor 74 through the opening 78, and measures the back surface temperature of the semiconductor wafer W. FIG. 10 is a diagram showing changes in the back surface temperature of the semiconductor wafer W measured by the radiation thermometer 120.

半導体ウェハーＷがチャンバー６内に搬入されてサセプタ７４に保持された後、時刻ｔ１にハロゲン加熱部４の４０本のハロゲンランプＨＬが一斉に点灯して予備加熱（アシスト加熱）が開始される（ステップＳ２）。ハロゲンランプＨＬから出射されたハロゲン光は、石英にて形成された下側チャンバー窓６４およびサセプタ７４を透過して半導体ウェハーＷの下面に照射される。ハロゲンランプＨＬからの光照射を受けることによって半導体ウェハーＷが予備加熱されて温度が上昇する。なお、移載機構１０の移載アーム１１は凹部６２の内側に退避しているため、ハロゲンランプＨＬによる加熱の障害となることは無い。 After the semiconductor wafer W is carried into the chamber 6 and held in the susceptor 74, the 40 halogen lamps HL of the halogen heating unit 4 are all lit at time t1 and preheating (assist heating) is started (assist heating). Step S2). The halogen light emitted from the halogen lamp HL passes through the lower chamber window 64 and the susceptor 74 made of quartz and irradiates the lower surface of the semiconductor wafer W. By receiving the light irradiation from the halogen lamp HL, the semiconductor wafer W is preheated and the temperature rises. Since the transfer arm 11 of the transfer mechanism 10 is retracted inside the recess 62, it does not interfere with heating by the halogen lamp HL.

ハロゲンランプＨＬからの光照射によって昇温する半導体ウェハーＷの温度は放射温度計１２０によって測定される。測定された半導体ウェハーＷの温度は制御部３に伝達される。制御部３は、ハロゲンランプＨＬからの光照射によって昇温する半導体ウェハーＷの温度が所定の予備加熱温度Ｔ１に到達したか否かを監視しつつ、ハロゲンランプＨＬの出力を制御する。すなわち、制御部３は、放射温度計１２０による測定値に基づいて、半導体ウェハーＷの温度が予備加熱温度Ｔ１となるようにハロゲンランプＨＬの出力をフィードバック制御する。予備加熱温度Ｔ１は、半導体ウェハーＷに添加された不純物が熱により拡散する恐れのない、２００℃ないし８００℃程度、好ましくは３５０℃ないし６００℃程度とされる（本実施の形態では６００℃）。このように放射温度計１２０は、予備加熱段階においてハロゲンランプＨＬの出力を制御するためのセンサーである。なお、放射温度計１２０は半導体ウェハーＷの裏面の温度を測定しているが、ハロゲンランプＨＬによる予備加熱の段階では半導体ウェハーＷの表裏面に温度差が生じることはなく、放射温度計１２０によって測定される裏面温度は半導体ウェハーＷ全体の温度であるとみなせる。 The temperature of the semiconductor wafer W, which is raised by irradiation with light from the halogen lamp HL, is measured by the radiation thermometer 120. The measured temperature of the semiconductor wafer W is transmitted to the control unit 3. The control unit 3 controls the output of the halogen lamp HL while monitoring whether or not the temperature of the semiconductor wafer W, which is raised by the light irradiation from the halogen lamp HL, has reached a predetermined preheating temperature T1. That is, the control unit 3 feedback-controls the output of the halogen lamp HL so that the temperature of the semiconductor wafer W becomes the preheating temperature T1 based on the measured value by the radiation thermometer 120. The preheating temperature T1 is set to about 200 ° C. to 800 ° C., preferably about 350 ° C. to 600 ° C., preferably about 350 ° C. to 600 ° C., where impurities added to the semiconductor wafer W do not diffuse due to heat (600 ° C. in the present embodiment). .. As described above, the radiation thermometer 120 is a sensor for controlling the output of the halogen lamp HL in the preheating stage. Although the radiation thermometer 120 measures the temperature of the back surface of the semiconductor wafer W, there is no temperature difference between the front and back surfaces of the semiconductor wafer W at the stage of preheating by the halogen lamp HL, and the radiation thermometer 120 is used. The measured back surface temperature can be regarded as the temperature of the entire semiconductor wafer W.

半導体ウェハーＷの温度が予備加熱温度Ｔ１に到達した後、制御部３は半導体ウェハーＷをその予備加熱温度Ｔ１に暫時維持する。具体的には、放射温度計１２０によって測定される半導体ウェハーＷの温度が予備加熱温度Ｔ１に到達した時点にて制御部３がハロゲンランプＨＬの出力を調整し、半導体ウェハーＷの温度をほぼ予備加熱温度Ｔ１に維持している。 After the temperature of the semiconductor wafer W reaches the preheating temperature T1, the control unit 3 maintains the semiconductor wafer W at the preheating temperature T1 for a while. Specifically, when the temperature of the semiconductor wafer W measured by the radiation thermometer 120 reaches the preliminary heating temperature T1, the control unit 3 adjusts the output of the halogen lamp HL to almost reserve the temperature of the semiconductor wafer W. The heating temperature is maintained at T1.

このようなハロゲンランプＨＬによる予備加熱を行うことによって、半導体ウェハーＷの全体を予備加熱温度Ｔ１に均一に昇温している。ハロゲンランプＨＬによる予備加熱の段階においては、より放熱が生じやすい半導体ウェハーＷの周縁部の温度が中央部よりも低下する傾向にあるが、ハロゲン加熱部４におけるハロゲンランプＨＬの配設密度は、基板Ｗの中央部に対向する領域よりも周縁部に対向する領域の方が高くなっている。このため、放熱が生じやすい半導体ウェハーＷの周縁部に照射される光量が多くなり、予備加熱段階における半導体ウェハーＷの面内温度分布を均一なものとすることができる。 By performing preheating with such a halogen lamp HL, the entire semiconductor wafer W is uniformly heated to the preheating temperature T1. At the stage of preheating by the halogen lamp HL, the temperature of the peripheral portion of the semiconductor wafer W, which is more likely to dissipate heat, tends to be lower than that of the central portion. The region facing the peripheral edge portion is higher than the region facing the central portion of the substrate W. Therefore, the amount of light irradiated to the peripheral portion of the semiconductor wafer W where heat dissipation is likely to occur increases, and the in-plane temperature distribution of the semiconductor wafer W in the preheating step can be made uniform.

半導体ウェハーＷの温度が予備加熱温度Ｔ１に到達して所定時間が経過した時刻ｔ２にフラッシュ加熱部５のフラッシュランプＦＬがサセプタ７４に保持された半導体ウェハーＷの表面にフラッシュ光照射を行う（ステップＳ３）。このとき、フラッシュランプＦＬから放射されるフラッシュ光の一部は直接にチャンバー６内へと向かい、他の一部は一旦リフレクタ５２により反射されてからチャンバー６内へと向かい、これらのフラッシュ光の照射により半導体ウェハーＷのフラッシュ加熱が行われる。 At time t2 when the temperature of the semiconductor wafer W reaches the preheating temperature T1 and a predetermined time elapses, the flash lamp FL of the flash heating unit 5 irradiates the surface of the semiconductor wafer W held by the susceptor 74 with flash light (step). S3). At this time, a part of the flash light radiated from the flash lamp FL goes directly into the chamber 6, and a part of the other part is once reflected by the reflector 52 and then goes into the chamber 6, and these flash lights are used. The semiconductor wafer W is flash-heated by irradiation.

フラッシュ加熱は、フラッシュランプＦＬからのフラッシュ光（閃光）照射により行われるため、半導体ウェハーＷの表面温度を短時間で上昇することができる。すなわち、フラッシュランプＦＬから照射されるフラッシュ光は、予めコンデンサーに蓄えられていた静電エネルギーが極めて短い光パルスに変換された、照射時間が０．１ミリセカンド以上１００ミリセカンド以下程度の極めて短く強い閃光である。そして、フラッシュランプＦＬからのフラッシュ光照射によりフラッシュ加熱される半導体ウェハーＷの表面温度は、瞬間的に１０００℃以上の処理温度Ｔ２まで上昇し、半導体ウェハーＷに注入された不純物が活性化された後、表面温度が急速に下降する。このように、熱処理装置１では、半導体ウェハーＷの表面温度を極めて短時間で昇降することができるため、半導体ウェハーＷに注入された不純物の熱による拡散を抑制しつつ不純物の活性化を行うことができる。なお、不純物の活性化に必要な時間はその熱拡散に必要な時間に比較して極めて短いため、０．１ミリセカンドないし１００ミリセカンド程度の拡散が生じない短時間であっても活性化は完了する。 Since the flash heating is performed by irradiating the flash light (flash) from the flash lamp FL, the surface temperature of the semiconductor wafer W can be raised in a short time. That is, the flash light emitted from the flash lamp FL has an extremely short irradiation time of 0.1 millisecond or more and 100 millisecond or less, in which the electrostatic energy stored in the capacitor in advance is converted into an extremely short optical pulse. It is a strong flash. Then, the surface temperature of the semiconductor wafer W flash-heated by the flash light irradiation from the flash lamp FL momentarily rises to the processing temperature T2 of 1000 ° C. or higher, and the impurities injected into the semiconductor wafer W are activated. After that, the surface temperature drops rapidly. As described above, in the heat treatment apparatus 1, the surface temperature of the semiconductor wafer W can be raised or lowered in an extremely short time, so that the impurities are activated while suppressing the diffusion of the impurities injected into the semiconductor wafer W due to heat. Can be done. Since the time required for the activation of impurities is extremely short compared to the time required for the thermal diffusion, the activation can be performed even for a short time in which diffusion of about 0.1 msecond to 100 msecond does not occur. Complete.

極めて照射時間の短いフラッシュ光を照射することによって半導体ウェハーＷの表面を急激に昇温するフラッシュ加熱では、半導体ウェハーＷの表裏面に温度差が生じる。すなわち、フラッシュ光が照射された半導体ウェハーＷの表面が先行して昇温し、その表面からの熱伝導によって裏面が遅れて昇温する。また、フラッシュ加熱時に半導体ウェハーＷの裏面が到達する最高温度Ｔ３は表面が到達する最高温度（処理温度Ｔ２）よりも低い。よって、フラッシュ加熱時における半導体ウェハーＷの裏面の温度変化は表面の温度変化に比較すると緩やかなものとなる。 In flash heating in which the surface of the semiconductor wafer W is rapidly heated by irradiating with flash light having an extremely short irradiation time, a temperature difference occurs between the front and back surfaces of the semiconductor wafer W. That is, the surface of the semiconductor wafer W irradiated with the flash light is heated in advance, and the back surface is delayed in temperature due to heat conduction from the surface. Further, the maximum temperature T3 reached by the back surface of the semiconductor wafer W during flash heating is lower than the maximum temperature reached by the front surface (processing temperature T2). Therefore, the temperature change on the back surface of the semiconductor wafer W during flash heating is gradual as compared with the temperature change on the front surface.

フラッシュ光照射が開始された時刻ｔ２以降も放射温度計１２０によって半導体ウェハーＷの裏面の温度は測定されている。放射温度計１２０のサンプリング間隔は、例えば１０ミリセカンドである。上述の通り、フラッシュ光の照射時間は極めて短時間なのであるが、フラッシュ加熱時における半導体ウェハーＷの裏面の温度変化は比較的長期にわたる緩やかなものなので、１０ミリセカンドのサンプリング間隔であってもその温度変化に追随することができる。そして、時刻ｔ２以降も放射温度計１２０によって半導体ウェハーＷの裏面温度を１０ミリセカンドのサンプリング間隔で測定することにより、図１０に示すような温度プロファイルを取得することができる。 Even after the time t2 when the flash light irradiation is started, the temperature of the back surface of the semiconductor wafer W is measured by the radiation thermometer 120. The sampling interval of the radiation thermometer 120 is, for example, 10 milliseconds. As described above, the irradiation time of the flash light is extremely short, but the temperature change on the back surface of the semiconductor wafer W during flash heating is gradual over a relatively long period of time, so even if the sampling interval is 10 milliseconds, the temperature change is gradual. It can follow temperature changes. Then, even after time t2, the temperature profile as shown in FIG. 10 can be obtained by measuring the back surface temperature of the semiconductor wafer W with the radiation thermometer 120 at the sampling interval of 10 millisecond.

本実施形態においては、放射温度計１２０が１０ミリセカンドのサンプリング間隔で半導体ウェハーＷの裏面温度を測定して取得した複数の温度測定値のうち、積算開始時点である時刻ｔ３以降に取得された設定数の温度測定値を積算部３１（図８）が積算して温度積算値を算定している（ステップＳ４）。積算開始時点である時刻ｔ３は、フラッシュ加熱時に半導体ウェハーＷの温度が予備加熱温度Ｔ１よりも設定温度ΔＴだけ昇温した積算開始トリガー温度Ｔ４に到達した時点である。よって、必然的に積算開始時点（時刻ｔ３）はフラッシュ光の照射開始時（時刻ｔ２）以降となる。設定温度ΔＴは、予め設定されている熱処理装置１の装置パラメータである。装置パラメータとは熱処理装置１の制御部３に対して設定される制御用のパラメータである。設定温度ΔＴとして０℃を設定することも可能である。設定温度ΔＴが０℃の場合、積算開始時点がフラッシュ光の照射開始時と一致する。 In the present embodiment, among a plurality of temperature measurement values acquired by measuring the back surface temperature of the semiconductor wafer W at a sampling interval of 10 milliseconds by the radiation thermometer 120, the temperature measurement values were acquired after the time t3, which is the start time of integration. The integration unit 31 (FIG. 8) integrates the set number of temperature measurement values to calculate the temperature integration value (step S4). The time t3, which is the time at which the integration starts, is the time when the temperature of the semiconductor wafer W reaches the integration start trigger temperature T4, which is higher than the preheating temperature T1 by the set temperature ΔT during flash heating. Therefore, the integration start time (time t3) is inevitably after the flash light irradiation start time (time t2). The set temperature ΔT is a preset device parameter of the heat treatment device 1. The device parameter is a control parameter set for the control unit 3 of the heat treatment device 1. It is also possible to set 0 ° C. as the set temperature ΔT. When the set temperature ΔT is 0 ° C., the integration start time coincides with the flash light irradiation start time.

また、積算部３１は、積算開始時点以降に取得された設定数Ｎの温度測定値を積算する。すなわち、設定数Ｎは温度積算値を積算する個数である。この設定数Ｎも予め設定されている熱処理装置１の装置パラメータである。本実施形態では、設定数Ｎとして３００が設定されている。１０ミリセカンドのサンプリング間隔で取得された３００個の温度測定値を積算することは、積算開始時点から３秒間にわたる半導体ウェハーＷの温度測定値を積算することを意味する。なお、設定温度ΔＴおよび設定数Ｎに加えて放射温度計１２０のサンプリング間隔も装置パラメータとして予め設定されている値である。 Further, the integration unit 31 integrates the temperature measurement values of the set number N acquired after the integration start time. That is, the set number N is the number for integrating the temperature integration value. This set number N is also a preset device parameter of the heat treatment device 1. In this embodiment, 300 is set as the set number N. Integrating the 300 temperature measured values acquired at the sampling interval of 10 millisecond means integrating the temperature measured values of the semiconductor wafer W for 3 seconds from the start of integration. In addition to the set temperature ΔT and the set number N, the sampling interval of the radiation thermometer 120 is also a value preset as an apparatus parameter.

積算部３１による温度測定値の積算は次の式（１）によって表される。式（１）において、Ｓは温度積算値であり、Ｔｉは放射温度計１２０による半導体ウェハーＷの温度測定値である。すなわち、積算部３１は、積算開始時点以降のＮ個（本実施形態では３００個）の温度測定値を順次に加算して温度積算値Ｓを求めているのである。 The integration of the temperature measured values by the integrating unit 31 is expressed by the following equation (1). In the formula (1), S is a temperature integrated value, and Ti is a temperature measured value of the semiconductor wafer W by the radiation thermometer 120. That is, the integration unit 31 sequentially adds N (300 in this embodiment) temperature measurement values after the start of integration to obtain the temperature integration value S.

Figure 0007048351000001
Figure 0007048351000001

次に、割れ判定部３２は、温度積算値Ｓに基づいて半導体ウェハーＷの割れを判定する（ステップＳ５）。フラッシュ光照射時に半導体ウェハーＷが割れたときには、放射温度計１２０による温度測定に支障をきたし、異常な温度測定値が得られることとなる。そして、そのような異常な温度測定値を積算して求められた温度積算値Ｓも異常な値となる。よって、温度積算値Ｓが適正な範囲内に収まっているか否かを判定することによって、半導体ウェハーＷの割れを判定することができる。具体的には、割れ判定部３２は次の式（２）によって半導体ウェハーＷの割れを判定する。式（２）において、ＬＬおよびＵＬはそれぞれ割れ判定のための下限値および上限値である。割れ判定部３２は、式（２）が満たされるときには半導体ウェハーＷが割れていないと判定し、満たされないときには半導体ウェハーＷが割れていると判定する。すなわち、割れ判定部３２は、温度積算値Ｓが予め設定された上限値ＵＬと下限値ＬＬとの間の範囲から外れているときには半導体ウェハーＷが割れていると判定するのである。 Next, the crack determination unit 32 determines the crack of the semiconductor wafer W based on the integrated temperature value S (step S5). When the semiconductor wafer W is cracked during flash light irradiation, the temperature measurement by the radiation thermometer 120 is hindered, and an abnormal temperature measurement value can be obtained. Then, the temperature integrated value S obtained by integrating such abnormal temperature measured values also becomes an abnormal value. Therefore, the cracking of the semiconductor wafer W can be determined by determining whether or not the integrated temperature value S is within an appropriate range. Specifically, the crack determination unit 32 determines the crack of the semiconductor wafer W by the following equation (2). In the formula (2), LL and UL are the lower limit value and the upper limit value for crack determination, respectively. The crack determination unit 32 determines that the semiconductor wafer W is not cracked when the equation (2) is satisfied, and determines that the semiconductor wafer W is cracked when the equation (2) is not satisfied. That is, the crack determination unit 32 determines that the semiconductor wafer W is cracked when the temperature integration value S is out of the range between the preset upper limit value UL and the lower limit value LL.

Figure 0007048351000002
Figure 0007048351000002

上述の設定温度ΔＴ、設定数Ｎおよびサンプリング間隔が装置パラメータとして設定されていたのに対して、上限値ＵＬおよび下限値ＬＬはレシピパラメータとして設定される値である。レシピパラメータとは、半導体ウェハーＷの処理手順や処理条件を記述した処理レシピに設定されるパラメータである。処理レシピは処理対象となる半導体ウェハーＷ毎に制御部３に渡されるものであるため、レシピパラメータも半導体ウェハーＷ毎に設定することが可能である。 Whereas the above-mentioned set temperature ΔT, set number N, and sampling interval are set as device parameters, the upper limit value UL and the lower limit value LL are values set as recipe parameters. The recipe parameter is a parameter set in the processing recipe that describes the processing procedure and processing conditions of the semiconductor wafer W. Since the processing recipe is passed to the control unit 3 for each semiconductor wafer W to be processed, the recipe parameter can also be set for each semiconductor wafer W.

図１１は、上限値ＵＬおよび下限値ＬＬの設定画面の一例を示す図である。図１１の設定画面は、表示部３３および入力部３４として機能する制御部３のタッチパネルに表示された画面である。熱処理装置１のオペレータは、図１１に示すような設定画面のテキストボックス３５ａから上限値ＵＬの数値を入力するとともに、テキストボックス３５ｂから下限値ＬＬの数値を入力して設定することができる。上限値ＵＬおよび下限値ＬＬとしては、例えば割れが発生しなかったときに式（１）によって求められた温度積算値を標準値とし、その標準値に所定の閾値を加算および減算した値を採用するのが好ましい。上限値ＵＬと下限値ＬＬとの間の範囲が狭くなるほど厳しい割れ判定がなされることとなる。 FIG. 11 is a diagram showing an example of a setting screen of the upper limit value UL and the lower limit value LL. The setting screen of FIG. 11 is a screen displayed on the touch panel of the control unit 3 that functions as the display unit 33 and the input unit 34. The operator of the heat treatment apparatus 1 can input the numerical value of the upper limit value UL from the text box 35a of the setting screen as shown in FIG. 11 and input the numerical value of the lower limit value LL from the text box 35b to set. As the upper limit value UL and the lower limit value LL, for example, the temperature integrated value obtained by the equation (1) when cracking does not occur is used as a standard value, and a value obtained by adding or subtracting a predetermined threshold value to the standard value is adopted. It is preferable to do. The narrower the range between the upper limit value UL and the lower limit value LL, the more severe the crack determination is made.

図９に戻り、割れ判定部３２がフラッシュ光照射開始後に半導体ウェハーＷが割れていると判定したときには、ステップＳ６からステップＳ７に進み、制御部３が熱処理装置１における処理を中断し、チャンバー６に半導体ウェハーＷを搬出入する搬送系の動作も停止する。また、制御部３が表示部３３にウェハー割れ発生の警告を発報するようにしても良い。半導体ウェハーＷの割れが発生したときには、チャンバー６内にパーティクルが発生しているため、チャンバー６を開放して清掃作業を行う。 Returning to FIG. 9, when the crack determination unit 32 determines that the semiconductor wafer W is cracked after the start of flash light irradiation, the process proceeds from step S6 to step S7, the control unit 3 interrupts the processing in the heat treatment apparatus 1, and the chamber 6 The operation of the transport system for loading and unloading the semiconductor wafer W is also stopped. Further, the control unit 3 may issue a warning of the occurrence of wafer cracking to the display unit 33. When the semiconductor wafer W is cracked, particles are generated in the chamber 6, so the chamber 6 is opened for cleaning work.

一方、割れ判定部３２がフラッシュ光照射開始後に半導体ウェハーＷが割れていないと判定したときには、ステップＳ６からステップＳ８に進み、半導体ウェハーＷの搬出処理が行われる。具体的には、フラッシュ加熱処理が終了した後、所定時間経過後にハロゲンランプＨＬが消灯する。これにより、半導体ウェハーＷが予備加熱温度Ｔ１から急速に降温する。降温中の半導体ウェハーＷの温度は放射温度計１２０によって測定され、その測定結果は制御部３に伝達される。制御部３は、放射温度計１２０の測定結果より半導体ウェハーＷの温度が所定温度まで降温したか否かを監視する。そして、半導体ウェハーＷの温度が所定以下にまで降温した後、移載機構１０の一対の移載アーム１１が再び退避位置から移載動作位置に水平移動して上昇することにより、リフトピン１２がサセプタ７４の上面から突き出て熱処理後の半導体ウェハーＷをサセプタ７４から受け取る。続いて、ゲートバルブ１８５により閉鎖されていた搬送開口部６６が開放され、リフトピン１２上に載置された半導体ウェハーＷが装置外部の搬送ロボットにより搬出され、熱処理装置１における半導体ウェハーＷの加熱処理が完了する。 On the other hand, when the crack determination unit 32 determines that the semiconductor wafer W is not cracked after the start of flash light irradiation, the process proceeds from step S6 to step S8, and the semiconductor wafer W is carried out. Specifically, the halogen lamp HL is turned off after a predetermined time has elapsed after the flash heat treatment is completed. As a result, the semiconductor wafer W rapidly drops from the preheating temperature T1. The temperature of the semiconductor wafer W during the temperature decrease is measured by the radiation thermometer 120, and the measurement result is transmitted to the control unit 3. The control unit 3 monitors whether or not the temperature of the semiconductor wafer W has dropped to a predetermined temperature based on the measurement result of the radiation thermometer 120. Then, after the temperature of the semiconductor wafer W is lowered to a predetermined level or less, the pair of transfer arms 11 of the transfer mechanism 10 horizontally move from the retracted position to the transfer operation position again and rise, so that the lift pin 12 is a susceptor. The semiconductor wafer W that protrudes from the upper surface of the 74 and has been heat-treated is received from the susceptor 74. Subsequently, the transfer opening 66 closed by the gate valve 185 is opened, the semiconductor wafer W mounted on the lift pin 12 is carried out by a transfer robot outside the device, and the heat treatment of the semiconductor wafer W in the heat treatment device 1 is performed. Is completed.

本実施形態においては、放射温度計１２０が１０ミリセカンドのサンプリング間隔で半導体ウェハーＷの裏面温度を測定して複数の温度測定値を取得している。積算部３１は、それら複数の温度測定値のうち積算開始時点以降に取得された設定数Ｎの温度積算値を積算して温度積算値Ｓを算定し、その温度積算値Ｓに基づいて割れ判定部３２がフラッシュ光照射開始後の半導体ウェハーＷの割れを判定している。放射温度計１２０は、本来は予備加熱段階におけるハロゲンランプＨＬの出力を制御するための構成である。すなわち、ハロゲンランプＨＬの出力制御用の放射温度計１２０を割れ判定にも用いており、熱処理装置１にウェハー割れ検出のための特別なハードウェア構成を追加することなく、フラッシュ光照射時における半導体ウェハーＷの割れを簡易な構成にて検出しているのである。また、簡単な演算処理によって半導体ウェハーＷの割れを検出しているため、スループットを低下させる懸念も無い。 In the present embodiment, the radiation thermometer 120 measures the back surface temperature of the semiconductor wafer W at a sampling interval of 10 millisecond and acquires a plurality of temperature measurement values. The integration unit 31 integrates the temperature integration values of the set number N acquired after the start time of integration among the plurality of temperature measurement values to calculate the temperature integration value S, and determines cracking based on the temperature integration value S. The unit 32 determines the cracking of the semiconductor wafer W after the start of flash light irradiation. The radiation thermometer 120 is originally configured to control the output of the halogen lamp HL in the preheating stage. That is, the radiation thermometer 120 for controlling the output of the halogen lamp HL is also used for crack determination, and the semiconductor at the time of flash light irradiation is used without adding a special hardware configuration for detecting wafer cracks to the heat treatment apparatus 1. The cracks in the wafer W are detected with a simple configuration. Further, since the crack of the semiconductor wafer W is detected by a simple arithmetic process, there is no concern that the throughput will be lowered.

また、本実施形態においては、フラッシュ光の照射開始時以降の積算開始時点から取得された温度積算値を積算して温度積算値Ｓを算定している。このため、フラッシュ光照射中に半導体ウェハーＷに割れが発生したときには、異常な温度積算値が積算されて温度積算値Ｓも異常な値となるため、半導体ウェハーＷの割れを的確に検出することができる。 Further, in the present embodiment, the integrated temperature value S is calculated by integrating the integrated temperature values acquired from the start of integration after the start of irradiation of the flash light. Therefore, when cracks occur in the semiconductor wafer W during flash light irradiation, the abnormal temperature integrated value is integrated and the temperature integrated value S also becomes an abnormal value, so that the cracks in the semiconductor wafer W must be detected accurately. Can be done.

＜第２実施形態＞
次に、本発明の第２実施形態について説明する。第２実施形態の熱処理装置１の構成は第１実施形態と全く同じである。また、第２実施形態の熱処理装置１における半導体ウェハーＷの処理手順も第１実施形態と概ね同様である。第２実施形態が第１実施形態と相違するのは、サセプタ７４の温度測定値を積算して割れ判定のための温度積算値Ｓを算定している点である。 <Second Embodiment>
Next, a second embodiment of the present invention will be described. The configuration of the heat treatment apparatus 1 of the second embodiment is exactly the same as that of the first embodiment. Further, the processing procedure of the semiconductor wafer W in the heat treatment apparatus 1 of the second embodiment is substantially the same as that of the first embodiment. The second embodiment is different from the first embodiment in that the temperature measured values of the susceptor 74 are integrated to calculate the temperature integrated value S for crack determination.

第２実施形態においては、放射温度計１３０が所定のサンプリング間隔（例えば１０ミリセカンド）でサセプタ７４の中央部の温度を測定している。放射温度計１３０が所定のサンプリング間隔で石英のサセプタ７４の温度を測定して取得した複数の温度測定値のうち、フラッシュ光の照射開始時以降の積算開始時点から取得された設定数Ｎの温度測定値を積算部３１が積算して温度積算値Ｓを算定する。そして、割れ判定部３２は、サセプタ７４の温度積算値Ｓが適正な範囲内に収まっているか否かを判定することによって、半導体ウェハーＷの割れを判定する。割れ判定に関する演算処理は、第１実施形態の式（１）（２）と同じである。 In the second embodiment, the radiation thermometer 130 measures the temperature at the center of the susceptor 74 at a predetermined sampling interval (for example, 10 milliseconds). Of the plurality of temperature measurement values acquired by the radiation thermometer 130 measuring the temperature of the quartz susceptor 74 at a predetermined sampling interval, the temperature of the set number N acquired from the start of integration after the start of irradiation of the flash light. The integrating unit 31 integrates the measured values to calculate the temperature integrated value S. Then, the crack determination unit 32 determines the crack of the semiconductor wafer W by determining whether or not the temperature integrated value S of the susceptor 74 is within an appropriate range. The arithmetic processing related to the crack determination is the same as the equations (1) and (2) of the first embodiment.

透明なサセプタ７４はハロゲンランプＨＬからの光照射によってはほとんど加熱されないものの、昇温している半導体ウェハーＷからの熱伝導および熱輻射によってサセプタ７４も加熱される。よって、フラッシュ光照射時に半導体ウェハーＷが割れたときには、半導体ウェハーＷによるサセプタ７４の加熱が中断され、サセプタ７４の温度変化も異常な挙動を示すようになる。そして、異常なサセプタ７４の温度測定値が取得された結果、温度積算値Ｓも異常な値となる。従って、サセプタ７４の温度積算値Ｓが適正な範囲内に収まっているか否かを判定することによって、半導体ウェハーＷの割れを判定することができるのである。
Although the transparent susceptor 74 is hardly heated by the light irradiation from the halogen lamp HL, the susceptor 74 is also heated by the heat conduction and heat radiation from the semiconductor wafer W having been heated. Therefore, when the semiconductor wafer W is cracked during flash light irradiation, the heating of the susceptor 74 by the semiconductor wafer W is interrupted, and the temperature change of the susceptor 74 also exhibits abnormal behavior. Then, as a result of acquiring the temperature measured value of the abnormal susceptor 74, the temperature integrated value S also becomes an abnormal value. Therefore, the cracking of the semiconductor wafer W can be determined by determining whether or not the integrated temperature value S of the susceptor 74 is within an appropriate range.

＜変形例＞
以上、本発明の実施の形態について説明したが、この発明はその趣旨を逸脱しない限りにおいて上述したもの以外に種々の変更を行うことが可能である。例えば、第１実施形態では半導体ウェハーＷの裏面の温度積算値に基づいて、第２実施形態ではサセプタ７４の温度積算値に基づいて半導体ウェハーＷの割れを判定していたが、それら以外の温度測定値を積算した温度積算値に基づいて半導体ウェハーＷの割れ判定を行うようにしても良い。例えば、放射温度計１４０によって測定した半導体ウェハーＷの表面温度を積算した温度積算値に基づいて半導体ウェハーＷの割れを判定するようにしても良い。或いは、温度センサー１５０によって測定したチャンバー６内の雰囲気温度を積算した温度積算値に基づいて半導体ウェハーＷの割れを判定するようにしても良い。フラッシュ光照射時に半導体ウェハーＷが割れたときには、その影響によってチャンバー６内の雰囲気温度も異常な挙動を示すため、雰囲気温度の温度積算値に基づいて割れ判定を行うことが可能である。要するに、フラッシュ光照射時に半導体ウェハーＷが割れたときに、通常とは異なる異常な温度変化を示す要素の温度を積算した温度積算値に基づいて半導体ウェハーＷの割れ判定を行うようにすれば良い。 <Modification example>
Although the embodiments of the present invention have been described above, the present invention can be modified in various ways other than those described above as long as it does not deviate from the gist thereof. For example, in the first embodiment, the cracking of the semiconductor wafer W is determined based on the temperature integrated value of the back surface of the semiconductor wafer W, and in the second embodiment, the cracking of the semiconductor wafer W is determined based on the temperature integrated value of the susceptor 74. The cracking of the semiconductor wafer W may be determined based on the integrated temperature value obtained by integrating the measured values. For example, the cracking of the semiconductor wafer W may be determined based on the integrated temperature value obtained by integrating the surface temperature of the semiconductor wafer W measured by the radiation thermometer 140. Alternatively, the cracking of the semiconductor wafer W may be determined based on the integrated temperature value obtained by integrating the atmospheric temperature in the chamber 6 measured by the temperature sensor 150. When the semiconductor wafer W is cracked during flash light irradiation, the atmospheric temperature in the chamber 6 also behaves abnormally due to the influence thereof, so that the cracking determination can be performed based on the temperature integrated value of the atmospheric temperature. In short, when the semiconductor wafer W is cracked during flash light irradiation, the cracking of the semiconductor wafer W may be determined based on the integrated temperature value obtained by integrating the temperatures of the elements showing abnormal temperature changes different from the normal ones. ..

また、第１実施形態における半導体ウェハーＷの温度積算値に基づく割れ判定と、第２実施形態におけるサセプタ７４の温度積算値に基づく割れ判定との「ＯＲ判定」を行うようにしても良い。すなわち、割れ判定部３２は、半導体ウェハーＷの温度積算値が適正範囲内に収まっていないとき、または、サセプタ７４の温度積算値が適正範囲内に収まっていないときに半導体ウェハーＷが割れていると判定するようにしても良い。このようにすれば、より確実に半導体ウェハーＷの割れを判定することが可能となる。或いは、半導体ウェハーＷの温度積算値に基づく割れ判定と、サセプタ７４の温度積算値に基づく割れ判定との他の論理演算（例えば、ＡＮＤ、ＸＯＲ等）を用いた判定を行うようにしても良い。 Further, the "OR determination" of the crack determination based on the temperature integrated value of the semiconductor wafer W in the first embodiment and the crack determination based on the temperature integrated value of the susceptor 74 in the second embodiment may be performed. That is, in the crack determination unit 32, the semiconductor wafer W is cracked when the integrated temperature value of the semiconductor wafer W is not within the appropriate range, or when the integrated temperature value of the susceptor 74 is not within the appropriate range. It may be determined that. By doing so, it becomes possible to more reliably determine the cracking of the semiconductor wafer W. Alternatively, a determination using other logical operations (for example, AND, XOR, etc.) between the crack determination based on the temperature integrated value of the semiconductor wafer W and the crack determination based on the temperature integrated value of the susceptor 74 may be performed. ..

また、上記実施形態においては、フラッシュ加熱部５に３０本のフラッシュランプＦＬを備えるようにしていたが、これに限定されるものではなく、フラッシュランプＦＬの本数は任意の数とすることができる。また、フラッシュランプＦＬはキセノンフラッシュランプに限定されるものではなく、クリプトンフラッシュランプであっても良い。また、ハロゲン加熱部４に備えるハロゲンランプＨＬの本数も４０本に限定されるものではなく、任意の数とすることができる。 Further, in the above embodiment, the flash heating unit 5 is provided with 30 flash lamp FLs, but the present invention is not limited to this, and the number of flash lamp FLs can be any number. .. Further, the flash lamp FL is not limited to the xenon flash lamp, and may be a krypton flash lamp. Further, the number of halogen lamps HL provided in the halogen heating unit 4 is not limited to 40, and may be any number.

また、上記実施形態においては、１秒以上連続して発光する連続点灯ランプとしてフィラメント方式のハロゲンランプＨＬを用いて半導体ウェハーＷの予備加熱を行っていたが、これに限定されるものではなく、ハロゲンランプＨＬに代えて放電型のアークランプ（例えば、キセノンアークランプ）を連続点灯ランプとして用いて予備加熱を行うようにしても良い。 Further, in the above embodiment, the semiconductor wafer W is preheated by using a filament type halogen lamp HL as a continuous lighting lamp that continuously emits light for 1 second or longer, but the present invention is not limited to this. Instead of the halogen lamp HL, a discharge type arc lamp (for example, a xenon arc lamp) may be used as a continuous lighting lamp to perform preheating.

また、熱処理装置１によって処理対象となる基板は半導体ウェハーに限定されるものではなく、液晶表示装置などのフラットパネルディスプレイに用いるガラス基板や太陽電池用の基板であっても良い。また、本発明に係る技術は、高誘電率ゲート絶縁膜（High-k膜）の熱処理、金属とシリコンとの接合、或いはポリシリコンの結晶化に適用するようにしても良い。 Further, the substrate to be processed by the heat treatment apparatus 1 is not limited to the semiconductor wafer, and may be a glass substrate used for a flat panel display such as a liquid crystal display device or a substrate for a solar cell. Further, the technique according to the present invention may be applied to heat treatment of a high dielectric constant gate insulating film (High-k film), bonding between a metal and silicon, or crystallization of polysilicon.

１ 熱処理装置
３ 制御部
４ ハロゲン加熱部
５ フラッシュ加熱部
６ チャンバー
７ 保持部
１０ 移載機構
３１ 積算部
３２ 割れ判定部
３３ 表示部
３４ 入力部
６３ 上側チャンバー窓
６４ 下側チャンバー窓
６５ 熱処理空間
７４ サセプタ
７５ 保持プレート
７７ 基板支持ピン
１２０，１３０，１４０ 放射温度計
１５０ 温度センサー
ＦＬ フラッシュランプ
ＨＬ ハロゲンランプ
Ｗ 半導体ウェハー 1 Heat treatment device 3 Control unit 4 Halogen heating unit 5 Flash heating unit 6 Chamber 7 Holding unit 10 Transfer mechanism 31 Integration unit 32 Crack determination unit 33 Display unit 34 Input unit 63 Upper chamber window 64 Lower chamber window 65 Heat treatment space 74 Suceptor 75 Holding plate 77 Board support pin 120, 130, 140 Radiation thermometer 150 Temperature sensor FL Flash lamp HL Halogen lamp W Semiconductor wafer

Claims (12)

基板にフラッシュ光を照射することによって該基板を加熱する熱処理方法であって、
連続点灯ランプから光を照射して基板を予備加熱温度に加熱する予備加熱工程と、
フラッシュランプから前記基板の表面にフラッシュ光を照射するフラッシュ光照射工程と、
前記基板の温度を所定のサンプリング間隔で測定して複数の温度測定値を取得する温度測定工程と、
前記複数の温度測定値のうち前記フラッシュ光の照射開始時以降の積算開始時点から取得された設定数の温度測定値を順次に加算して温度積算値を算定する積算工程と、
前記温度積算値に基づいて前記基板の割れを判定する判定工程と、
を備えることを特徴とする熱処理方法。 A heat treatment method for heating a substrate by irradiating the substrate with flash light.
A preheating process that heats the substrate to the preheating temperature by irradiating light from a continuous lighting lamp,
A flash light irradiation step of irradiating the surface of the substrate with flash light from a flash lamp,
A temperature measurement step of measuring the temperature of the substrate at predetermined sampling intervals and acquiring a plurality of temperature measurement values, and
Among the plurality of temperature measurement values, an integration step of sequentially adding the set number of temperature measurement values acquired from the start time of integration after the start of irradiation of the flash light to calculate the integrated temperature value, and
A determination step for determining cracking of the substrate based on the integrated temperature value, and
A heat treatment method comprising. 請求項１記載の熱処理方法において、
前記温度測定工程では、前記基板の裏面の温度を測定することを特徴とする熱処理方法。 In the heat treatment method according to claim 1,
The temperature measuring step is a heat treatment method comprising measuring the temperature of the back surface of the substrate. 基板にフラッシュ光を照射することによって該基板を加熱する熱処理方法であって、
サセプタに保持された基板に連続点灯ランプから光を照射して前記基板を予備加熱温度に加熱する予備加熱工程と、
フラッシュランプから前記基板の表面にフラッシュ光を照射するフラッシュ光照射工程と、
前記サセプタの温度を所定のサンプリング間隔で測定して複数の温度測定値を取得する温度測定工程と、
前記複数の温度測定値のうち前記フラッシュ光の照射開始時以降の積算開始時点から取得された設定数の温度測定値を順次に加算して温度積算値を算定する積算工程と、
前記温度積算値に基づいて前記基板の割れを判定する判定工程と、
を備えることを特徴とする熱処理方法。 A heat treatment method for heating a substrate by irradiating the substrate with flash light.
A preheating step of irradiating a substrate held by a susceptor with light from a continuous lighting lamp to heat the substrate to a preheating temperature, and a preheating step.
A flash light irradiation step of irradiating the surface of the substrate with flash light from a flash lamp,
A temperature measurement step of measuring the temperature of the susceptor at predetermined sampling intervals and acquiring a plurality of temperature measurement values, and
Among the plurality of temperature measurement values, an integration step of sequentially adding the set number of temperature measurement values acquired from the start time of integration after the start of irradiation of the flash light to calculate the integrated temperature value, and
A determination step for determining cracking of the substrate based on the integrated temperature value, and
A heat treatment method comprising. 請求項１から請求項３のいずれかに記載の熱処理方法において、
前記判定工程では、前記温度積算値が予め設定された上限値および下限値の範囲から外れているときには前記基板が割れていると判定することを特徴とする熱処理方法。 In the heat treatment method according to any one of claims 1 to 3.
In the determination step, the heat treatment method is characterized in that when the temperature integration value is out of the preset upper limit value and lower limit value range, it is determined that the substrate is cracked. 請求項４記載の熱処理方法において、
前記上限値および前記下限値を設定する設定工程をさらに備えることを特徴とする熱処理方法。 In the heat treatment method according to claim 4,
A heat treatment method further comprising a setting step of setting the upper limit value and the lower limit value. 請求項１から請求項５のいずれかに記載の熱処理方法において、
前記積算開始時点は、前記基板の温度が前記予備加熱温度よりも設定温度昇温した時点であることを特徴とする熱処理方法。 In the heat treatment method according to any one of claims 1 to 5.
A heat treatment method characterized in that the integration start time point is a time point when the temperature of the substrate rises to a set temperature higher than the preheating temperature. 基板にフラッシュ光を照射することによって該基板を加熱する熱処理装置であって、
基板を収容するチャンバーと、
前記チャンバー内にて基板を保持するサセプタと、
前記サセプタに保持された前記基板に光を照射して予備加熱温度に加熱する連続点灯ランプと、
前記基板の表面にフラッシュ光を照射するフラッシュランプと、
前記基板の温度を所定のサンプリング間隔で測定して複数の温度測定値を取得する放射温度計と、
前記複数の温度測定値のうち前記フラッシュ光の照射開始時以降の積算開始時点から取得された設定数の温度測定値を順次に加算して温度積算値を算定する積算部と、
前記温度積算値に基づいて前記基板の割れを判定する判定部と、
を備えることを特徴とする熱処理装置。 A heat treatment device that heats a substrate by irradiating the substrate with flash light.
The chamber that houses the board and
A susceptor that holds the substrate in the chamber,
A continuous lighting lamp that irradiates the substrate held by the susceptor with light to heat it to a preheating temperature, and
A flash lamp that irradiates the surface of the substrate with flash light,
A radiation thermometer that measures the temperature of the substrate at predetermined sampling intervals and acquires multiple temperature measurements.
An integration unit that calculates the temperature integration value by sequentially adding the set number of temperature measurement values acquired from the integration start time after the start of irradiation of the flash light among the plurality of temperature measurement values.
A determination unit that determines cracking of the substrate based on the integrated temperature value,
A heat treatment apparatus characterized by being provided with. 請求項７記載の熱処理装置において、
前記放射温度計は、前記基板の裏面の温度を測定することを特徴とする熱処理装置。 In the heat treatment apparatus according to claim 7,
The radiation thermometer is a heat treatment apparatus characterized by measuring the temperature of the back surface of the substrate. 基板にフラッシュ光を照射することによって該基板を加熱する熱処理装置であって、
基板を収容するチャンバーと、
前記チャンバー内にて基板を保持するサセプタと、
前記サセプタに保持された前記基板に光を照射して予備加熱温度に加熱する連続点灯ランプと、
前記基板の表面にフラッシュ光を照射するフラッシュランプと、
前記サセプタの温度を所定のサンプリング間隔で測定して複数の温度測定値を取得する放射温度計と、
前記複数の温度測定値のうち前記フラッシュ光の照射開始時以降の積算開始時点から取得された設定数の温度測定値を順次に加算して温度積算値を算定する積算部と、
前記温度積算値に基づいて前記基板の割れを判定する判定部と、
を備えることを特徴とする熱処理装置。 A heat treatment device that heats a substrate by irradiating the substrate with flash light.
The chamber that houses the board and
A susceptor that holds the substrate in the chamber,
A continuous lighting lamp that irradiates the substrate held by the susceptor with light to heat it to a preheating temperature, and
A flash lamp that irradiates the surface of the substrate with flash light,
A radiation thermometer that measures the temperature of the susceptor at predetermined sampling intervals and acquires multiple temperature measurements.
An integration unit that calculates the temperature integration value by sequentially adding the set number of temperature measurement values acquired from the integration start time after the start of irradiation of the flash light among the plurality of temperature measurement values.
A determination unit that determines cracking of the substrate based on the integrated temperature value,
A heat treatment apparatus characterized by being provided with. 請求項７から請求項９のいずれかに記載の熱処理装置において、
前記判定部は、前記温度積算値が予め設定された上限値および下限値の範囲から外れているときには前記基板が割れていると判定することを特徴とする熱処理装置。 In the heat treatment apparatus according to any one of claims 7 to 9.
The heat treatment device is characterized in that the determination unit determines that the substrate is cracked when the integrated temperature value is out of the preset upper limit value and lower limit value range. 請求項１０記載の熱処理装置において、
前記上限値および前記下限値を設定する設定部をさらに備えることを特徴とする熱処理装置。 In the heat treatment apparatus according to claim 10,
A heat treatment apparatus further comprising a setting unit for setting the upper limit value and the lower limit value. 請求項７から請求項１１のいずれかに記載の熱処理装置において、
前記積算開始時点は、前記基板の温度が前記予備加熱温度よりも設定温度昇温した時点であることを特徴とする熱処理装置。 In the heat treatment apparatus according to any one of claims 7 to 11.
The heat treatment apparatus, wherein the integration start time point is a time point when the temperature of the substrate rises to a set temperature higher than the preheating temperature.
JP2018035062A 2018-02-28 2018-02-28 Heat treatment method and heat treatment equipment Active JP7048351B2 (en)

Priority Applications (9)

Application Number Priority Date Filing Date Title
JP2018035062A JP7048351B2 (en) 2018-02-28 2018-02-28 Heat treatment method and heat treatment equipment
TW111144147A TW202312246A (en) 2018-02-28 2018-11-14 Heat treatment method and heat treatment apparatus
TW107140320A TWI784080B (en) 2018-02-28 2018-11-14 Heat treatment method and heat treatment apparatus
US16/221,112 US20190267261A1 (en) 2018-02-28 2018-12-14 Light irradiation type heat treatment method and heat treatment apparatus
KR1020180167346A KR102165977B1 (en) 2018-02-28 2018-12-21 Heat treatment method and heat treatment apparatus
CN201811588340.5A CN110211895B (en) 2018-02-28 2018-12-25 Heat treatment method and heat treatment device
CN202310933478.9A CN116825681A (en) 2018-02-28 2018-12-25 Heat treatment method and heat treatment device
KR1020200129368A KR102395731B1 (en) 2018-02-28 2020-10-07 Heat treatment method and heat treatment apparatus
JP2022048300A JP7180022B2 (en) 2018-02-28 2022-03-24 Heat treatment method and heat treatment apparatus

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2018035062A JP7048351B2 (en) 2018-02-28 2018-02-28 Heat treatment method and heat treatment equipment

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2022048300A Division JP7180022B2 (en) 2018-02-28 2022-03-24 Heat treatment method and heat treatment apparatus

Publications (2)

Publication Number Publication Date
JP2019149526A JP2019149526A (en) 2019-09-05
JP7048351B2 true JP7048351B2 (en) 2022-04-05

Family

ID=67685190

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2018035062A Active JP7048351B2 (en) 2018-02-28 2018-02-28 Heat treatment method and heat treatment equipment

Country Status (5)

Country Link
US (1) US20190267261A1 (en)
JP (1) JP7048351B2 (en)
KR (2) KR102165977B1 (en)
CN (2) CN116825681A (en)
TW (2) TWI784080B (en)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7245675B2 (en) * 2019-03-07 2023-03-24 株式会社Ｓｃｒｅｅｎホールディングス Heat treatment method and heat treatment apparatus
JP7372066B2 (en) 2019-07-17 2023-10-31 株式会社Ｓｃｒｅｅｎホールディングス Heat treatment method and heat treatment equipment

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010238804A (en) 2009-03-30 2010-10-21 Dainippon Screen Mfg Co Ltd Heat treatment apparatus and heat treatment method
JP2017041468A (en) 2015-08-17 2017-02-23 株式会社Ｓｃｒｅｅｎホールディングス Heat treatment method and heat treatment equipment
JP2017092102A (en) 2015-11-04 2017-05-25 株式会社Ｓｃｒｅｅｎホールディングス Heat treatment method and heat treatment apparatus
WO2017116687A1 (en) 2015-12-30 2017-07-06 Mattson Technology, Inc. Substrate breakage detection in a thermal processing system

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7189947B2 (en) * 2002-02-13 2007-03-13 Emerson Electric Co. Oven temperature control
JP4641154B2 (en) * 2004-05-28 2011-03-02 大日本スクリーン製造株式会社 Heat treatment equipment
JP2006165516A (en) * 2004-11-12 2006-06-22 Tokyo Electron Ltd Attachment detecting method of thermally treated substrate, thermal treatment apparatus, program, and computer-readable recording medium with program stored therein
JP4391518B2 (en) * 2006-12-28 2009-12-24 東京エレクトロン株式会社 Temperature control method, adjustment device, temperature controller, program, recording medium, and heat treatment device
JP5221099B2 (en) * 2007-10-17 2013-06-26 大日本スクリーン製造株式会社 Heat treatment apparatus and heat treatment method
JP2009231697A (en) 2008-03-25 2009-10-08 Dainippon Screen Mfg Co Ltd Heat treatment equipment
KR101182502B1 (en) * 2008-09-30 2012-09-12 도쿄엘렉트론가부시키가이샤 Method for detecting abnormal placement state of substrate, substrate processing method, computer-readable storage medium and substrate processing apparatus
JP2011061015A (en) * 2009-09-10 2011-03-24 Dainippon Screen Mfg Co Ltd Heat treatment method, and heat treatment apparatus
JP5819633B2 (en) * 2011-05-13 2015-11-24 株式会社Ｓｃｒｅｅｎホールディングス Heat treatment apparatus and heat treatment method
JP5419933B2 (en) * 2011-07-05 2014-02-19 東京エレクトロン株式会社 Substrate processing apparatus, substrate processing method, and storage medium storing program for executing the substrate processing method
JP2014045067A (en) * 2012-08-27 2014-03-13 Dainippon Screen Mfg Co Ltd Heat treatment method and heat treatment apparatus
US9129895B2 (en) * 2013-10-09 2015-09-08 Taiwan Semiconductor Manufacturing Co., Ltd. In situ real-time wafer breakage detection
JP6266352B2 (en) 2014-01-08 2018-01-24 株式会社Ｓｃｒｅｅｎホールディングス Heat treatment apparatus and heat treatment method
JP6774800B2 (en) * 2016-07-06 2020-10-28 株式会社Ｓｃｒｅｅｎホールディングス Manufacturing method of semiconductor devices

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010238804A (en) 2009-03-30 2010-10-21 Dainippon Screen Mfg Co Ltd Heat treatment apparatus and heat treatment method
JP2017041468A (en) 2015-08-17 2017-02-23 株式会社Ｓｃｒｅｅｎホールディングス Heat treatment method and heat treatment equipment
JP2017092102A (en) 2015-11-04 2017-05-25 株式会社Ｓｃｒｅｅｎホールディングス Heat treatment method and heat treatment apparatus
WO2017116687A1 (en) 2015-12-30 2017-07-06 Mattson Technology, Inc. Substrate breakage detection in a thermal processing system
JP2018536284A (en) 2015-12-30 2018-12-06 マットソン テクノロジー インコーポレイテッドＭａｔｔｓｏｎ Ｔｅｃｈｎｏｌｏｇｙ， Ｉｎｃ． Substrate breakage detection in heat treatment systems

Also Published As

Publication number Publication date
KR20190103936A (en) 2019-09-05
TW201937564A (en) 2019-09-16
KR102165977B1 (en) 2020-10-15
TWI784080B (en) 2022-11-21
CN110211895B (en) 2023-07-25
JP2019149526A (en) 2019-09-05
KR20200117967A (en) 2020-10-14
KR102395731B1 (en) 2022-05-09
TW202312246A (en) 2023-03-16
US20190267261A1 (en) 2019-08-29
CN116825681A (en) 2023-09-29
CN110211895A (en) 2019-09-06

Similar Documents

Publication Publication Date Title
JP7403566B2 (en) Heat treatment method and heat treatment equipment
JP7246443B2 (en) Heat treatment method and heat treatment apparatus
JP6824080B2 (en) Measurement position adjustment method for heat treatment equipment and radiation thermometer
KR102463486B1 (en) Heat treatment method and heat treatment apparatus
KR20200138051A (en) Heat treatment method and heat treatment apparatus
KR102395731B1 (en) Heat treatment method and heat treatment apparatus
JP5964630B2 (en) Heat treatment equipment
JP6770915B2 (en) Heat treatment equipment
JP6847610B2 (en) Heat treatment equipment
JP2021027226A (en) Heat treatment method
JP7180022B2 (en) Heat treatment method and heat treatment apparatus
JP7048372B2 (en) Heat treatment equipment and heat treatment method
TWI830964B (en) Heat treatment method
JP7245675B2 (en) Heat treatment method and heat treatment apparatus
JP7017480B2 (en) Heat treatment method and heat treatment equipment
JP7013337B2 (en) Heat treatment method and heat treatment equipment
JP2012191110A (en) Thermal treatment device
JP2010003801A (en) Heat treatment device

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20201218

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20211130

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20211214

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20220201

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20220301

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20220324

R150 Certificate of patent or registration of utility model

Ref document number: 7048351

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150