JP7047907B2 - 撮像素子および撮像装置 - Google Patents

Description

本発明は、撮像素子および撮像装置に関する。

従来、複数の画素の信号を加算して読み出す撮像素子が知られている（例えば特許文献１）。しかし、従来の撮像素子は、任意の複数の画素の信号を加算した信号が得られない。

日本国特開２０１３－１４３７３０号公報

第１の態様によると、光を光電変換して電荷を生成する第１光電変換部と、前記第１光電変換部で生成された電荷に基づく第１信号を出力する第１出力部と、光を光電変換して電荷を生成する複数の第２光電変換部と、前記第２光電変換部で生成された電荷に基づく第２信号を出力する複数の第２出力部と、前記第１出力部と複数の前記第２出力部とが接続され、前記第１信号および前記第２信号の少なくとも１つが出力される出力線と、前記第１出力部から前記出力線への前記第１信号の出力を制御するための第１制御線と、複数の前記第２出力部から前記出力線への前記第２信号の出力を制御するための第２制御線と、前記第１出力部から前記出力線への前記第１信号の出力、および前記第２出力部から前記出力線への前記第２信号の出力の少なくとも一方を制御するための第３制御線と、を備える。
第２の態様によると、撮像装置は、第１の態様の撮像素子と、前記第２信号に基づいて
画像データを生成する生成部と、を備える。

撮像装置の構成を模式的に示す断面図 撮像素子を撮像面側から見た平面図。図２（ａ）は撮像素子の全体図であり、図２（ｂ）はその一部を拡大した図。 撮像素子の画素および読み出し回路の回路図。 撮像素子の断面図。 撮像画素および焦点検出用画素の断面図。

（撮像装置の実施形態）
図１は、第１の実施の形態に係る撮像素子を用いた撮像装置の構成を模式的に示す断面図である。撮像装置１は、撮像光学系２、撮像素子３、制御部４、レンズ駆動部５、および表示部６を備える。

撮像光学系２は、撮像素子３の撮像面に被写体像を結像させる。撮像光学系２は、レンズ２ａ、フォーカシングレンズ２ｂ、およびレンズ２ｃから成る。フォーカシングレンズ２ｂは、撮像光学系２の焦点調節を行うためのレンズである。フォーカシングレンズ２ｂは、光軸Ｚ方向に移動可能に構成されている。

レンズ駆動部５は、不図示のアクチュエータを有する。レンズ移動部５は、このアクチュエータにより、フォーカシングレンズ２ｂを光軸Ｚ方向に移動させる。撮像素子３は、被写体像を撮像して信号を出力する。撮像素子３は、撮像画素とＡＦ画素（焦点検出画素）とを有する。撮像画素は、画像生成に用いる信号（画像信号）を出力する。ＡＦ画素は、焦点検出に用いる信号（焦点検出信号）を出力する。制御部４は、撮像素子３等の各部を制御する。制御部４は、撮像素子３により出力された画像信号に画像処理等を施して画像データを生成する。制御部４は、不図示の記録媒体に画像データを記録したり、表示部６に画像データに基づく画像を表示したりする。制御部４は、画像信号に基づいて画像を生成する生成部と解釈することもできる。表示部６は、例えば液晶パネル等の表示部材を有する表示装置である。

また、制御部４は、公知の位相差検出方式により、撮像光学系２の自動焦点調節（ＡＦ）に必要な焦点検出処理を行う。具体的に、制御部４は、撮像光学系２による像が撮像素子３の撮像面上に結像するためのフォーカシングレンズ２ｂの合焦位置を検出する。制御部４は、撮像素子３から出力される一対の焦点検出信号に基づき、第１及び第２の像の像ズレ量を検出する。制御部４は、検出した像ズレ量に基づいて、フォーカシングレンズ２ｂの現在の位置と合焦位置とのずれ量（デフォーカス量）を算出する。フォーカシングレンズ２ｂがデフォーカス量に応じて駆動されることにより、焦点調節が自動で行われる。

（撮像素子の実施形態）
図２（ａ）は、本発明の実施形態の撮像素子３を撮像面側から、すなわち図１の－Ｚ側から見た図である。撮像素子３は、図２のｘ方向およびｙ方向に配列される複数の画素３０を有している。図２では一部を省略して描いているが、画素３０は、ｘ方向およびｙ方向にそれぞれ例えば１０００個以上に渡って多数配列されていても良い。
複数の画素３０が配列された領域（撮像領域）の、図中の左端には水平制御部ＨＣが設けられ、図中の上端には垂直制御部ＶＣが設けられている。

撮像素子３は、複数の画素ブロックＢＣを有する。図２では、１つの画素ブロックＢＣは、破線で示した境界線ＢＢにより囲まれる、ｘ方向およびｙ方向に配列されている複数の画素３０を有する。画素ブロックＢＣのそれぞれの中の複数の画素３０は、後述するようにそれぞれの出力部が、１つの出力線に接続され、１つの読出部に接続されている。なお、画素ブロックＢＣのそれぞれの中の複数の画素３０は、複数の出力線に接続され、複数の読出部に接続されていてもよい。
図２では、説明を容易にするために１つの画素ブロックＢＣに相当する部分にハッチング付している。ただし、破線で示した各境界線ＢＢにより囲まれる各領域がそれぞれ画素ブロックＢＣである。複数の画素３０は分割されて、複数の画素ブロックＢＣの中に配列されている。

図２に示した例の場合には、ｘ方向に４個およびｙ方向に４個配列される計１６個の画素３０が、１つの画素ブロックＢＣを構成している。
１つの画素ブロックＢＣ内のｘ方向およびｙ方向の画素の配列数は、４個に限られるものではなく、６個や８個等の他の数であってもよい。ｘ方向とｙ方向で配列数が異なっていても良い。
また、画素ブロックＢＣの外郭形状は図２に示した長方形に限られるものではなく、複数の画素３０を包含する任意の形状であっても良い。この場合、境界線ＢＢの形状は単純な直線ではなく、複数の直線が折れ曲がって接続された形状になる。

図２（ｂ）は、図２（ａ）に示した画素ブロックＢＣのうち、ｘ方向に隣接する２つの画素ブロックＢＣ１および画素ブロックＢＣ２を拡大して示す図である。
図２（ｂ）に示したとおり、複数の画素３０には、例えばＲ（赤）、Ｇ（緑）、Ｂ（青）の異なる分光特性を有する３つのカラーフィルタ（色フィルタ）のいずれかが設けられる。Ｒのカラーフィルタは主に赤色の波長域の光を透過し、Ｇのカラーフィルタは主に緑色の波長域の光を透過し、Ｂのカラーフィルタは主に青色の波長域の光を透過する。画素は、配置されたカラーフィルタによって異なる分光特性を有する。画素３０には、赤（Ｒ）の光に感度を有する画素（以下、Ｒ画素Ｒと称する）と、緑（Ｇ）の光に感度を有する画素（以下、Ｇ画素Ｇと称する）と、青（Ｂ）の光に感度を有す画素（以下、Ｂ画素Ｂと称する）とがある。これらの画素３０は、いわゆるベイヤー配列で配列されている。Ｇ画素ＧｂはＢ画素Ｂと同じｘ方向に配置されたＧ画素であり、Ｇ画素ＧｒはＲ画素Ｒと同じｘ方向に配置されたＧ画素である。

画素ブロックＢＣ１は、ベイヤー配列で配列された、各４個のＧ画素Ｇｂ、Ｇ画素Ｇｒ、Ｒ画素Ｒ、Ｂ画素Ｂを有する。これらの画素３０は、いずれも撮像素子３の撮像面に形成された光学像の撮像のために使用される撮像画素Ｇｂ、Ｇｒ、Ｒ、Ｂ（以下、総称して撮像画素３０ｃとも呼ぶ）である。

画素ブロックＢＣ２は、その内部の画素３０の配列は画素ブロックＢＣ１とほぼ同様であるが、画素ブロックＢＣ１ではＢ画素Ｂが配置されている箇所の一部の画素が、上述の撮像画素３０ｃとは異なる特殊画素Ｚ１およびＺ２（総称して、特殊画素ＺＺとも呼ぶ）に置き換わっている。

特殊画素ＺＺは、例えば、ＡＦ画素であり、その構成については後述する。
特殊画素ＺＺは、ＡＦ画素に限らず、感度が上述の撮像画素３０ｃのいずれとも異なる画素であっても良い。また、分光特性が上述の撮像画素３０ｃのいずれとも異なるカラーフィルタを有する画素であってもよい。
特殊画素ＺＺは、第１画素と解釈することもできる。これに対し、撮像画素３０ｃは、第２画素と解釈することもできる。

画素ブロックＢＣ２は、複数の画素３０として、特殊画素ＺＺを少なくとも１つ含み、撮像画素３０ｃを複数有する。
複数の画素ブロックＢＣのうち少なくとも１つの画素ブロックＢＣは、画素ブロックＢＣ２のように少なくとも１つの特殊画素ＺＺと複数の撮像画素３０ｃで構成される。複数の画素ブロックＢＣのうち少なくとも１つの画素ブロックＢＣは、画素ブロックＢＣ１のように全てが撮像画素３０ｃで構成されていても良い。

図２（ａ）に示した垂直制御部ＶＣからは、各画素３０の後述する選択部ＴＶに接続されている垂直選択線ＶＳ１～ＶＳ８（総称して、垂直選択線ＶＳとも呼ぶ）がｙ方向に延びている。水平制御部ＨＣからは、各撮像画素３０ｃの後述する選択部ＴＨ２に接続されている水平選択線ＨＳ１～ＨＳ４（総称して、水平選択線ＨＳとも呼ぶ）がｘ方向に延びている。水平制御部ＨＣからは、各特殊画素Ｚ１およびＺ２の後述する選択部に接続されている特殊水平選択線ＺＳがｘ方向に延びている。

図２（ｂ）に示したとおり、垂直選択線ＶＳ１～ＶＳ８のそれぞれは、ｙ方向に並ぶ複数の画素３０で共用されており、水平選択線ＨＳ１～ＨＳ４のそれぞれは、ｘ方向に並ぶ複数の撮像画素３０ｃで共用されている。特殊水平選択線ＺＳは、ｘ方向に並ぶ複数の特殊画素ＺＺで共用されている。

図３は、図２（ｂ）に示した画素ブロックＢＣ２内の右下にある、２点鎖線ＰＢで囲った４つの画素３０（縦方向に２個、横方向に２個配列）について、その電気回路の概要を示す拡大図である。この４つの画素３０は、図２（ｂ）の２点鎖線ＰＢ内に示したとおり、左上がＧ画素Ｇｂ、右上が特殊画素Ｚ２、左下がＲ画素Ｒ、右下がＧ画素Ｇｒである。
４つの画素（Ｇｂ，Ｚ２，Ｒ，Ｇｒ）は、いずれも基本的にはいわゆる４トランジスタ型のＣＭＯＳ型撮像素子であるが、後述するとおり、いわゆる選択トランジスタの構成が通常の４トランジスタ型のＣＭＯＳ型撮像素子とは異なっている。

各画素（Ｇｂ，Ｚ２，Ｒ，Ｇｒ）において、光電変換部であるフォトダイオードＰＤは入射光を光電変換して電荷を生成し、生成した電荷を一時的に蓄積する。転送トランジスタＴＸは、不図示の転送制御線よりそのゲートに送られる転送信号に基づいて、フォトダイオードＰＤに蓄積された電荷を、容量ＣＣが形成されるフローティングデフュージョン（ＦＤ）領域ＦＤに転送する。増幅トランジスタＴＡは、転送された電荷によりＦＤ領域ＦＤに生じた電圧がそのゲートに印加されることにより、フォトダイオードＰＤで生成された電荷に応じた信号を出力する。

増幅トランジスタＴＡの入力側（ドレイン）には、電源電圧ＶＤＤが印加されている。リセットトランジスタＴＲは、ＦＤ領域ＦＤの電荷を電源電圧ＶＤＤ側に排出することで、ＦＤ領域ＦＤの電圧を電源電圧ＶＤＤにリセットする。

各画素（Ｇｂ，Ｚ２，Ｒ，Ｇｒ）の増幅トランジスタＴＡの出力側（ソース側）は、垂直選択トランジスタＴＶの入力側に接続されている。垂直選択トランジスタＴＶのゲートは、垂直選択線ＶＳ７またはＶＳ８に接続されており、図２（ａ）に示した垂直制御部ＶＣから送られてくる制御信号により、垂直選択トランジスタＴＶは導通または非導通となる。

撮像画素（Ｇｂ，Ｒ，Ｇｒ）の垂直選択トランジスタＴＶの出力側は、水平選択トランジスタＴＨ２の入力側に接続されている。水平選択トランジスタＴＨ２のゲートは、水平選択線ＨＳ３またはＨＳ４に接続されており、図２（ａ）に示した水平制御部ＨＣから送られてくる制御信号により、水平選択トランジスタＴＨ２は導通または非導通となる。

実施形態の撮像素子３の撮像用画素（Ｇｂ，Ｒ，Ｇｒ）において、水平選択トランジスタＴＨ２および垂直トランジスタＴＶの一方または両方は、撮像画素（Ｇｂ，Ｒ，Ｇｒ）の出力部（第２画素の出力部として、第２出力部）と解釈することができる。
あるいは、増幅トランジスタＴＡを、出力部（第２出力部）と解釈することもできる。第２出力部は、増幅トランジスタＴＡと、水平選択トランジスタＴＨ２および垂直トランジスタＴＶの一方または両方を含めてもよい。

一方、特殊画素Ｚ２の垂直選択トランジスタＴＶの出力側は、特殊水平選択トランジスタＴＨ１の入力側に接続されている。特殊水平選択トランジスタＴＨ１のゲートは、特殊水平選択線ＺＳに接続されており、図２（ａ）に示した水平制御部ＨＣから送られてくる制御信号により、特殊水平選択トランジスタＴＨ１は導通または非導通となる。

実施形態の撮像素子３の特殊画素Ｚ２において、特殊水平選択トランジスタＴＨ１および垂直トランジスタＴＶの一方または両方は、出力部（第１画素の出力部として、第１出力部）と解釈することもできる。
あるいは、増幅トランジスタＴＡを、出力部（第１出力部）と解釈することもできる。第２出力部は、増幅トランジスタＴＡと、水平選択トランジスタＴＨ１および垂直トランジスタＴＶの一方または両方を含めてもよい。

特殊水平選択線ＺＳは、第１画素（特殊画素ＺＺ）の出力部である第１出力部（選択トランジスタＴＨ１）を制御するので、第１制御線と解釈することもできる。
また、水平選択線ＨＳは、第２画素（撮像画素３０ｃ）の出力部である第２出力部（選択トランジスタＴＨ２）を制御するので、第２制御線と解釈することもできる。
さらに、垂直選択線ＶＳは、第３制御線と解釈することもできる。

画素ブロックＢＣ２内の撮像画素（Ｇｂ，Ｒ，Ｇｒ）の水平選択トランジスタＴＨ２の出力部、および画素ブロックＢＣ２内の特殊画素Ｚ２内の特殊水平選択トランジスタＴＨ１の出力部は、いずれも１つの出力線ＲＷに接続されている。出力線ＲＷは、画素３０の信号を読み出す読出部に接続されている。読出部は、例えば、画素３０から出力されるアナログ信号をデジタル信号に変換するＡＤ変換部を有する。また出力線ＲＷは、画素３０内の増幅トランジスタＴＡ等に電流を供給する電流源ＣＳと接続されている。

以上述べたように、垂直制御部ＶＣおよび水平制御部ＨＣは、垂直選択線ＶＳおよび水平選択線ＨＳへの制御信号の電圧を制御することにより、画素ブロックＢＣ２内の任意の１つ以上の画素（Ｇｂ，Ｚ２，Ｒ，Ｇｒ）の信号（増幅トランジスタＴＡの出力）を出力線ＲＷに出力させる。読出部は、画素ブロックＢＣ２内の画素（Ｇｂ，Ｚ２，Ｒ，Ｇｒ）の信号を読み出す。

本実施形態の撮像素子３の画素３０のリセット動作を含む撮像動作は、従来の４トランジスタ型のＣＭＯＳ型撮像素子とほぼ同様である。すなわち、撮像または焦点検出のための露光動作に先立って、リセットトランジスタＴＲおよび転送トランジスタＴＸが電源電圧ＶＤＤと導通して、ＦＤ領域ＦＤおよびフォトダイオードＰＤが電源電圧ＶＤＤにリセットされる。その後、転送トランジスタＴＸが非導通とされ、フォトダイオードＰＤで撮像または焦点検出のための露光が行われる。

本実施形態の撮像素子３の読出部は、１つの画素ブロックＢＣ内の任意の数の画素３０の信号を加算（合算、ビニング）した加算信号を読み出すことができる。
例えば、表示部６にスルー画像（ライブビュー画像）を表示する場合や動画撮影を行う場合、制御部４は、複数の画素３０の信号を加算した加算信号に基づいて画像データを生成する。加算信号に基づいた画像データは、撮像素子の総画素数よりも少ない画素数の画像データとなる。また、複数の画素３０の信号を加算することにより各画素３０の信号に混入するノイズが平滑化されるため、制御部４はよりノイズの少ない画像を生成することができる。画素ブロックＢＣ内の任意の数の画素３０の信号を加算するため、垂直制御部ＶＣおよび水平制御部ＨＣは、任意の数の画素３０の信号を同時に出力線ＲＷに出力させる。読出部は、同時に出力線ＲＷに出力された、画素ブロックＢＣ内の任意の数の画素３０の信号を加算信号として読み出す。なお、任意の数の画素３０は同時に出力線ＲＷに信号を出力しなくともよい。任意の数の画素３０は互いの信号が出力線ＲＷに出力されている間に、互いの信号を出力すればよい。

なお、本実施形態の撮像素子３において、複数の画素３０の信号は、いわゆるソースフォロワ加算される。従って、読出部が読み出す信号の値は、各画素３０の信号値の和ではなく、各画素３０の信号値の平均値に近いものとなる。

加算信号を出力する複数の画素３０は、同色の画素であることが好ましい。垂直制御部ＶＣおよび水平制御部ＨＣは、垂直選択線ＶＳおよび水平選択線ＨＳへの制御信号の電圧を制御して、１つの画素ブロックＢＣ内の複数の同色の画素３０を選択し、それらの信号を、垂直選択トランジスタＴＶ，水平選択トランジスタＴＨを介して出力線ＲＷに出力させる。読出部は、出力線ＲＷに出力された、選択された同色の画素３０の信号を加算信号として読み出す。

図２（ｂ）を参照して、垂直制御部ＶＣおよび水平制御部ＨＣによる制御と、読出部による信号の読み出しについて説明する。
例えば、図２（ｂ）に示す画素ブロックＢＣ２内の全てのＲ画素Ｒの信号を加算して出力させる場合、垂直制御部ＶＣは、Ｒ画素に接続されている垂直選択線ＶＳ５およびＶＳ７に、垂直選択トランジスタＴＶを導通させる信号を送る。垂直制御部ＶＣは、例えば、電源電圧を供給する。一方、垂直制御部ＶＣは、Ｒ画素に接続されていない垂直選択線ＶＳ６およびＶＳ８に、垂直選択トランジスタＴＶを非導通にさせる信号を送る。垂直制御部ＶＣは、例えば、接地電圧を供給する。

そして、水平制御部ＨＣは、Ｒ画素に接続されている水平選択線ＨＳ２およびＨＳ４に、水平選択トランジスタＴＨ２を導通させる信号を送り、Ｒ画素に接続されていない水平選択線ＨＳ１およびＨＳ３に、水平選択トランジスタＴＨ２を非導通にさせる信号を送る。
以上の垂直制御部ＶＣおよび水平制御部ＨＣの制御により、垂直選択線ＶＳ５およびＶＳ７と、水平選択線ＨＳ２およびＨＳ４とが交差する位置に配置されている４つのＲ画素Ｒは、垂直選択トランジスタＴＶおよび水平選択トランジスタＴＨ２が共に導通状態となる。従って、これらの４つのＲ画素Ｒの信号は同時に出力線ＲＷに出力される。４つのＲ画素Ｒの信号は出力線ＲＷに同時に出力されることで加算される。読出部は、出力線ＲＷに出力された、４つのＲ画素Ｒの信号を加算信号として読み出す。

なお、水平制御部ＨＣが、水平選択線ＨＳ２にのみ水平選択トランジスタＴＨ２を導通させる信号を送り、水平選択線ＨＳ２以外の水平選択線ＨＳに水平選択トランジスタＴＨ２を非導通にさせる信号を送ることで、水平選択線ＨＳ２と、垂直選択線ＶＳ５およびＶＳ７とが交差する位置に配置されている２つのＲ画素Ｒの信号を同時に出力線ＲＷに出力させることができる。上述２つのＲ画素Ｒの信号は同時に出力線ＲＷに出力されることで加算される。これにより、読出部は上述２つのＲ画素Ｒの加算信号を読み出すことができる。

あるいは、垂直制御部ＶＣが、垂直選択線ＶＳ５にのみ垂直選択トランジスタＴＶを導通させる信号を送ることで、垂直選択線ＶＳ５と、水平選択線ＨＳ２およびＨＳ４とが交差する位置に配置されている２つのＲ画素Ｒの信号を同時に出力線ＲＷに出力させることができる。上述２つのＲ画素Ｒの信号は同時に出力線ＲＷに出力されることで加算される。これにより、読出部は上述２つのＲ画素Ｒの加算信号を読み出すことができる。

さらに、垂直制御部ＶＣおよび水平制御部ＨＣは、１つの画素ブロックＢＣ２内の１つのＲ画素Ｒのみの信号を出力線ＲＷに出力させることができる。これにより、読出部は１つのＲ画素Ｒのみの信号を読み出すことができる。この場合、垂直制御部ＶＣは、垂直選択線ＶＳ５またはＶＳ７に垂直選択トランジスタＴＶを導通させる信号を送ると共に、２本の水平線ＨＳ２またはＨＳ４に水平選択トランジスタＴＨ２を導通させる信号を送ればよい。

画素ブロックＢＣ２において、４つのＢ画素Ｂのうち２つの画素が特殊画素Ｚ１およびＺ２に置き換わっているが、Ｂ画素Ｂの信号の読み出しは、上述のＲ画素Ｒの信号の読み出しとほぼ同様である。
画素ブロックＢＣ２内の全てのＢ画素Ｂの信号を加算して出力させる場合、水平制御部ＨＣは、水平選択トランジスタＴＨ２を導通させる信号を水平選択線ＨＳ１に送る。さらに、水平制御部ＨＣは、水平選択線ＨＳ１以外の水平選択線ＨＳに水平選択トランジスタＴＨ２を非導通にする信号を送ると共に、特殊水平選択線ＺＳに特殊水平選択トランジスタＴＨ１を非導通にする信号を送る。

そして、垂直制御部ＶＣが、垂直選択トランジスタＴＶを導通させる信号を垂直選択線ＶＳ６およびＶＳ８に送ることで、２つのＢ画素Ｂの信号は同時に出力線ＲＷに出力される。２つのＢ画素Ｂの信号は同時に出力線ＲＷに出力されることで加算される。読出部は２つのＢ画素Ｂの加算信号を読み出す。また、垂直制御部ＶＣが、垂直選択トランジスタＴＶを導通させる信号を垂直選択線ＶＳ６またはＶＳ８に送ることで、読出部は１つのＢ画素Ｂの信号を読み出すことができる。

水平制御部ＨＣが、特殊水平選択線ＺＳに特殊水平選択トランジスタＴＨ１を非導通にする信号を送ることで、特殊画素Ｚ１およびＺ２の信号は、出力線ＲＷには出力されない。従って、特殊画素Ｚ１およびＺ２の信号が、Ｂ画素Ｂの信号に混入することはない。

なお、特殊水平選択線ＺＳと並行して配置される水平選択線ＨＳ３は、特殊画素Ｚ１およびＺ２内の特殊水平選択トランジスタＴＨ１と接続されていない。従って、水平制御部ＨＣが、水平選択線ＨＳ３にどのような信号を送っても、Ｂ画素Ｂの信号に特殊画素Ｚ１およびＺ２の信号が混入することはない。
ただし、水平選択線ＨＳ３は、画素ブロックＢＣ２とｘ方向に隣接する画素ブロックＢＣ１等の他の画素ブロックＢＣと共用されているので、水平制御部ＨＣが水平選択線ＨＳ３に送る信号は、他の画素ブロックＢＣでの読み出しに適した信号を送ることが好ましい。

画素ブロックＢＣ２内のＧ画素Ｇ（Ｇ画素ＧｂおよびＧ画素Ｇｒ）の信号の読み出しも、上述のＲ画素ＲおよびＢ画素Ｂの信号の読み出しと同様である。垂直制御部ＶＣおよび水平制御部ＨＣが、垂直選択線ＶＳおよび水平選択線ＨＳのうち読み出すＧ画素Ｇに接続される選択線に、垂直選択トランジスタＴＶおよび水平選択トランジスタＴＨ２を制御する信号を送る。これにより、読出部は、１つのＧ画素Ｇの信号、または複数のＧ画素Ｇの加算信号を読み出すことができる。
このとき、出力線ＲＷに出力されるＧ画素Ｇの信号に特殊画素Ｚ１およびＺ２の信号が混入しないように、水平制御部ＨＣは特殊水平選択線ＺＳに特殊水平選択トランジスタＴＨ１を非導通にする信号を送る。

特殊画素Ｚ１の信号を読み出す場合、垂直制御部ＶＣおよび水平制御部ＨＣは、特殊画素Ｚ１に接続されている垂直選択線ＶＳ６および特殊水平選択線ＺＳに、それぞれ垂直選択トランジスタＴＶおよび特殊水平選択トランジスタＴＨ１を導通させる信号を送り、特殊画素Ｚ１の信号を出力線ＲＷに出力させる。また、特殊画素Ｚ２の信号を読み出す場合、垂直制御部ＶＣおよび水平制御部ＨＣは、特殊画素Ｚ２に接続されている垂直選択線ＶＳ８および特殊水平選択線ＺＳに、それぞれ垂直選択トランジスタＴＶおよび特殊水平選択トランジスタＴＨ１を導通させる信号を送り、特殊画素Ｚ２の信号を出力線ＲＷに出力させる。読み出し部は、出力線ＲＷに出力された特殊画素Ｚ１またはＺ２の信号を読み出す。特殊画素Ｚ１またはＺ２の信号を読み出す場合、垂直制御部ＶＣおよび水平制御部ＨＣは、垂直選択線ＶＳ６および垂直選択線ＶＳ８以外の垂直選択線ＶＳおよび水平選択線ＨＳに、それぞれ垂直選択トランジスタＴＶおよび水平選択トランジスタＴＨ２を非導通にする信号を送る。

特殊画素Ｚ１およびＺ２の信号を加算して読み出す場合、垂直制御部ＶＣおよび水平制御部ＨＣは、垂直選択線ＶＳ６および垂直選択線ＶＳ８と特殊水平選択線ＺＳとに、それぞれ垂直選択トランジスタＴＶおよび特殊水平選択トランジスタＴＨ１を導通させる信号を送り、特殊画素Ｚ１およびＺ２の信号を同時に出力線ＲＷに出力させる。特殊画素Ｚ１およびＺ２の信号は同時に出力線ＲＷに出力されることで加算される。これにより、読出部は特殊画素Ｚ１およびＺ２の加算信号を読み出す。

以上、画素ブロックＢＣ２内の画素３０の信号の読み出しについて説明したが、これは他の画素ブロックＢＣにおいても同様である。各画素ブロックＢＣ内の各画素３０の信号は、各画素ブロックＢＣ内にそれぞれ設けられている出力線ＲＷに出力され、読出部により読み出される。なお、垂直選択線ＶＳ、水平選択線ＨＳ、および特殊水平選択線ＺＳは、複数の画素ブロックＢＣで共有されていてよい。例えば、水平選択線ＨＳ１～ＨＳ４は、画素ブロックＢＣ１の様に、画素ブロックＢＣ２に対してｘ方向に並ぶ他の画素ブロックＢＣ内の各画素３０に接続されていてもよい。また、垂直選択線ＶＳ５～ＶＳ８は、画
素ブロックＢＣ２に対してｙ方向に並ぶ他の画素ブロックＢＣ内の各画素３０に接続されていてもよい。
各画素ブロックＢＣの読出部で読み出された信号は、不図示の出力回路を経て、撮像素子３から出力される。

なお、特殊画素ＺＺと撮像画素３０ｃとの各信号を読み出す順序は、任意である。例えば、垂直制御部ＶＣおよび水平制御部ＨＣは、垂直選択線ＶＳおよび水平選択線ＨＳを介して、始めに特殊画素Ｚ１およびＺ２を順に選択し、読出部はその信号を読み出す。その後、垂直制御部ＶＣおよび水平制御部ＨＣは、垂直選択線ＶＳおよび水平選択線ＨＳを介して、撮像画素３０ｃを選択し、読出部はその信号を読み出す。

画素ブロックＢＣ２内の特殊画素ＺＺの画素数（Ｚ１およびＺ２の２個）は撮像画素３０ｃの画素数（Ｇｂ、Ｇｒ、Ｒ、Ｂを合わせて１４個）よりも少ないので、特殊画素ＺＺの信号の読み出しに要する時間は撮像画素の信号の読み出しに要する時間よりも短い。つまり、特殊画素ＺＺの信号の読み出しは、撮像画素３０ｃの信号の読み出しよりも高速に行える。例えば、特殊画素ＺＺがＡＦ画素である場合、特殊画素ＺＺの信号の読み出しが、撮像画素３０ｃの信号の読み出しよりも先に行われることで、制御部４は焦点検出を高速に行うことができる。
また、１つの画素ブロックＢＣに、２つの読出部を設けてもよい。１つの出力線ＲＷに２つの読出部を接続させることで、２つの読出部それぞれが特殊画素ＺＺの信号と撮像画素３０ｃの信号とを読み出すようにしてもよい。これにより、読出部は、特殊画素ＺＺの信号と撮像画素３０ｃの信号とを、それぞれ最適のゲイン等の読出条件で読み出すことができる。

図４は、本実施形態の撮像素子３の画素３０部分の断面を示す図である。なお図４では、撮像素子３の全体のうち、一部の断面のみを示している。図４中に示したｘ方向およびｚ方向は、図１中に示した各方向と同じである。撮像素子３は、いわゆる裏面照射型の撮像素子である。撮像素子３は、紙面上方向から入射した光を光電変換する。撮像素子３は、第１半導体基板７と、第２半導体基板８とを備える。

上述のとおり、撮像素子３は複数の画素３０を有している。１つの画素３０は、第１半導体基板７に設けられた画素上部３０ｘと、第２半導体基板８に設けられた画素下部３０ｙとを含む。１つの画素上部３０ｘは、１つのマイクロレンズ７４、１つのカラーフィルタ７３、１つのフォトダイオードＰＤの受光部３１等が含まれる。

第１半導体基板７は、画素上部３０ｘに含まれるフォトダイオードＰＤの受光部３１を含む受光層７１と、転送トランジスタＴＸ、増幅トランジスタＴＡ等のトランジスタが形成されている配線層７２とを備える。受光層７１は、第１半導体基板７の配線層７２とは反対側（裏面側）に配置される。受光層７１には、複数の受光部３１が二次元状に配置されている。

画素上部３０ｘは、入射光を光電変換する部分である受光部３１を含むので、撮像部と解釈することもできる。
第２半導体基板８には、画素下部３０ｙに含まれる垂直選択トランジスタＴＶ、水平選択トランジスタＴＨ２、特殊水平選択トランジスタＴＨ１、垂直選択線ＶＳ、水平選択線ＨＳ、特殊水平選択線ＺＳと、読出部および電流源ＣＳなどが配置されている。

配線層７２の表面には複数のバンプ７５が配置される。第２半導体基板８の、配線層７２に対向する面には、複数のバンプ７５に対応する複数のバンプ７６が配置される。複数のバンプ７５と複数のバンプ７６とは互いに接合されている。複数のバンプ７５と複数のバンプ７６とを介して、第１半導体基板７と第２半導体基板８とが電気的に接続されている。

なお、上述した第１半導体基板７および第２半導体基板８にそれぞれ配置される回路要素の構成は一例であって、そのうちのいくつかの構成物は、第１半導体基板７および第２半導体基板８のどちらに配置してもよい。例えば、フォトダイオードＰＤの受光部３１を含む受光層７１と、転送トランジスタＴＸ、増幅トランジスタＴＡ、および垂直選択トランジスタＴＡを第１半導体基板７に形成し、水平選択トランジスタＴＨ２、特殊水平選択トランジスタＴＨ１、水平選択線ＨＳ、特殊水平選択線ＺＳと、読出部および電流源ＣＳを、第２半導体基板８に配置してもよい。

フォトダイオードＰＤの受光部３１を含む受光層７１と、転送トランジスタＴＸ、増幅トランジスタＴＡ、および垂直選択トランジスタＴＡ、水平選択トランジスタＴＨ２、特殊水平選択トランジスタＴＨ１、水平選択線ＨＳ、特殊水平選択線ＺＳを第１半導体基板７に形成し、読出部および電流源ＣＳを第２半導体基板８に配置してもよい。
垂直制御部ＶＣおよび水平制御部ＨＣは、第１半導体基板７および第２半導体基板８のどちらに配置してもよい。

ただし、第１半導体基板７に多くの回路要素を配置すると、第１半導体基板７に受光部３１を配置する面積または体積が十分に確保できなくなるので、読出部ＡＤＣおよび電流源ＣＳは、第２半導体基板８に配置することが好ましい。
各画素３０のカラーフィルタ７３には、各画素の分光感度特性に合わせたカラーフィルタが配置されている。

また、画素３０のうち特殊画素ＺＺにも、カラーフィルタ７３が配置される。特殊画素ＺＺがＡＦ画素である場合、Ｇのカラーフィルタがカラーフィルタ７３として設けられる。なお、特殊画素ＺＺに設けられるカラーフィルタ７３は、入射光の全波長域を透過するフィルタであってもよい。また、特殊画素ＺＺに設けられるカラーフィルタ７３は、撮像画素３０ｃに配置されるカラーフィルタ７３のいずれとも分光特性が異なるカラーフィルタであってもよい。

特殊画素ＺＺが、赤外光を受光するための画素である場合、カラーフィルタ７３は、赤外光の透過率が高く可視光の透過率が低いものは。また、特殊画素ＺＺが、可視光を受光するための画素である場合、カラーフィルタ７３は、可視光の全波長域について透過率の高いものとなる。

なお、特殊画素ＺＺのカラーフィルタ７３の平均透過率を、撮像画素３０ｃのカラーフィルタ７３の平均透過率と異ならせること等により、特殊画素ＺＺの感度を、撮像画素３０ｃの感度と異ならせてもよい。ここで、平均透過率とは、受光部３１が光電変換する光の全波長に対する透過率の平均をいう。
特殊画素ＺＺの感度は、特殊画素ＺＺの受光部３１の面積を撮像画素３０ｃの受光部３１の面積と異ならせる、または受光部３１へのイオン注入の条件を異ならせることによって、撮像画素３０ｃの感度と異ならせてもよい。
特殊画素ＺＺと撮像画素３０ｃとの感度を異ならせることにより、特殊画素ＺＺおよび撮像画素３０ｃは互いに異なる信号を出力する。異なる信号に基づいて画像データを生成することで、画像の画質（解像度、諧調、色）を向上させることができる。

図５は、特殊画素ＺＺがＡＦ画素である場合の一例を示す図である。図５では、図４に示した撮像素子３の断面図から第２半導体基板８を省略している。
特殊画素Ｚ１は、カラーフィルタ７３と第１半導体基板７の境界部に、受光部３１の右側を遮光する遮光部７５Ｒが設けられる。一方、特殊画素Ｚ２は、その境界部に、受光部３１の左側を遮光する遮光部７５Ｌが設けられる。

特殊画素Ｚ１に入射する光のうち、撮像素子３の入射面に垂直な方向ＰＬに対して－ｘ方向に傾いて入射する光ＬＬは、遮光部７５Ｒに遮光される。一方、特殊画素Ｚ２に入射する光のうち、撮像素子３の入射面に垂直な方向ＰＬに対して＋ｘ方向に傾いて入射する光ＬＲは、遮光部７５Ｌに遮光される。
この結果、特殊画素Ｚ１およびＺ２は、それぞれ異なる入射方向から入射する光に対する感度が低下し、逆に言えば、それぞれ異なる入射方向から入射する光に対する感度が相対的に高くなる。

この撮像素子３を、図１の撮像装置に適用すれば、特殊画素Ｚ１およびＺ２は、撮像光学系２の瞳面でそれぞれ異なる位置を通る光に対する感度が高い素子となるため、像面位相差合焦検出のための画素として機能する。
なお、遮光部７５Ｒ、７５Ｌを設ける位置は、上述のカラーフィルタ７３と第１半導体基板７の境界部に限られるわけではなく、マイクロレンズ７４から第１半導体基板７までの間のどこかに設ければよい。

以上の撮像素子の実施形態において、各画素３０の配列は、必ずしもベイヤー配列に限られるものではない。また、水平選択線ＨＳ、特殊水平選択線ＺＳは、撮像素子３の長辺方向ではなく短辺方向に延びていてもよく、垂直選択線ＶＳは、撮像素子３の短辺方向ではなく長辺方向に延びていてもよい。
また、各画素３０の信号の出力を制御する水平選択線ＨＳ、特殊水平選択線ＺＳ、および垂直選択線ＶＳは、水平方向（ｘ方向）および垂直方向（ｙ方向）に延在するものでなくてもよい。そして、水平選択線ＨＳ、特殊水平選択線ＺＳ、および垂直選択線ＶＳは、複数の画素３０で共有されていなくもよい。

上述した実施の形態によれば、次の作用効果が得られる。
（１）以上の実施形態の撮像素子３は、光を光電変換して電荷を生成する第１光電変換部（第１画素ＺＺ中のフォトダイオードＰＤ）と、第１光電変換部で生成された電荷に基づく第１信号を出力する第１出力部ＴＨ１と、光を光電変換して電荷を生成する複数の第２光電変換部（撮像画素３０ｃ中のフォトダイオードＰＤ）と、第２光電変換部で生成された電荷に基づく第２信号を出力する複数の第２出力部ＴＨ２と、第１出力部ＴＨ１と複数の第２出力部ＴＨ２とが接続され、第１信号および第２信号の少なくとも１つが出力される出力線ＲＷと、第１出力部ＴＨ１から出力線ＲＷへの第１信号の出力を制御するための第１制御線（特殊水平選択線ＺＳ）と、複数の第２出力部ＴＨ２から出力線ＲＷへの第２信号の出力を制御するための第２制御線（水平選択線ＨＳ）と、を有している。
このような構成としたので、出力線ＲＷに接続された複数の画素のうち、任意の１つまたは複数の画素の３０の出力を選択して、出力線ＲＷに出力させることができる。

（２）さらに、第１出力部ＴＨ１は、第２出力部ＴＨ２による第２信号の出力と異なるタイミングで、第１信号を出力する構成とすることで、第１光電変換部に基づく第１信号または第２光電変換部に基づく第２信号の読み出しを、任意の順で行うことができる。
（３）さらに、第１出力部ＴＨ１が第１信号を出力する間、第２出力部ＴＨ２は第２信号を出力しないよう第２制御線（水平選択線ＨＳ）を介して制御される構成とすることで、第１光電変換部に基づく第１信号の出力への、第２光電変換部に基づく第２信号の混入を防ぎ、より正確な信号を出力することができる。

（４）さらに、第２出力部ＴＨ２が第２信号を出力する間、第１出力部ＴＨ１は第１信号を出力しないよう第１制御線（特殊水平選択線ＺＳ）を介して制御される構成とすることで、第２光電変換部に基づく第２信号の出力への、第１光電変換部に基づく第１信号の混入を防ぎ、より正確な信号を出力することができる。
（５）さらに、複数の第２出力部ＴＨ２が複数の第２信号を同時に出力する間、第１出力部ＴＨ１は第１信号を出力しないよう第１制御線（特殊水平選択線ＺＳ）を介して制御される構成とすることで、第２光電変換部に基づく第２信号の出力への、第１光電変換部に基づく第１信号の混入を防ぎ、より正確な信号を出力することができる。

（６）さらに、第１出力部ＴＨ１から出力線ＲＷへの第１信号の出力、および第２出力部ＴＨ２から出力線ＲＷへの第２信号の出力の少なくとも一方を制御するための第３制御線（垂直選択線ＶＳ）を備え、第１出力部ＴＨ１は、第１制御線（特殊水平選択線ＺＳ）と第３制御線（垂直選択線ＶＳ）とを介して制御され、第２出力部ＴＨ２は、第２制御線（水平選択線ＨＳ）と第３制御線（垂直選択線ＶＳ）とを介して制御される構成とすることで、出力線ＲＷから出力を読み出す画素３０を、より任意に選択することができる。
（７）さらに、第１制御線（特殊水平選択線ＺＳ）と第２制御線（水平選択線ＨＳ）とは、第１方向に設けられ、第３制御線（垂直選択線ＶＳ）は、第１方向と交差する第２方向に設けられる構成とすることで、出力線ＲＷから出力を読み出す画素３０の選択を、簡便に行うことができる。

（８）さらに、第１光電変換部に入射する光の一部を遮光する遮光部を有する構成とすることで、入射光の第１光電変換部への入射角度と感度との関係を、入射光の第２光電変換部への入射角度と感度との関係とは異ならせることができる。
（９）さらに、第１出力部ＴＨ１は、焦点検出に用いる第１信号を出力し、第２出力部ＴＨ２は、画像生成に用いる第２信号を出力する構成とすることで、第１画素ＺＺを像面位相差合焦検出のための画素として使用することができる。

（１０）さらに、第１光電変換部は、第２光電変換部と異なる感度を有する光電変換部である構成とすることで、第１画素ＺＺと第２画素（撮像画素３０ｃ）のそれぞれに最適な感度を持たせることができる。
（１１）さらに、第２光電変換部は、第１分光特性を有する第１フィルタを透過した光を光電変換する構成とすることで、撮像素子３に所望の分光感度を持たせることができる。
（１２）さらに、第１光電変換部は、第１分光特性と異なる第２分光特性を有する第２フィルタを透過した光を光電変換する構成とすることで、第１画素（特殊画素ＺＺ）には、それに最適な分光感度を持たせることができる。

（１３）さらに、第１制御線（特殊水平選択線ＺＳ）と第２制御線（水平選択線ＨＳ）とが接続され、第１出力部ＴＨ１から出力線ＲＷへの第１信号の出力と、第２出力部ＴＨ２から出力線ＲＷへの第２信号の出力を制御する制御部（選択トランジスタＴＶ、ＴＨ１、ＴＨ２）を備える構成とすることで、第１出力部ＴＨ１から出力線ＲＷへの出力の制御と、第２出力部ＴＨ２から出力線ＲＷへの出力の制御とを、より簡便に行うことができる。
（１４）さらに、制御部（選択トランジスタＴＶ、ＴＨ１、ＴＨ２）は、第１光電変換部および複数の第２光電変換部を有する撮像部（画素上部３０ｘ）と積層されている構成としても良い。これにより、撮像部（画素上部３０ｘ）が配置される第１半導体基板７上に制御部（選択トランジスタＴＶ、ＴＨ１、ＴＨ２）を配置する必要がなくなり、撮像部（画素上部３０ｘ）内の受光部３１の面積および体積を十分な大きさに確保でき、撮像素子３の感度を向上することができる。

（１５）さらに、第１光電変換部および複数の第２光電変換部を有する撮像部（画素上部３０ｘ）と積層され、出力線ＲＷから第１信号および第２信号の少なくとも１つを読み出す読出部ＡＤＣを備える構成としても良い。この構成では、読出部ＡＤＣが、撮像部（画素上部３０ｘ）を有する第１半導体基板７とは別の第２半導体基板８等に積層されて配置されるため、撮像部（画素上部３０ｘ）内の受光部３１の面積および体積を十分な大きさに確保でき、撮像素子３の感度を向上することができる。
（１６）さらに、読出部ＡＤＣは、第１信号および第２信号の少なくとも１つをアナログ信号からデジタル信号に変換する変換部である構成とすることにより、読出部ＡＤＣがデジタル信号を生成するため、読出部ＡＤＣ以降の信号処理系の設計等が容易になる。

（１７）さらに、第１光電変換部および複数の第２光電変換部を有する撮像部（画素上部３０ｘ）と積層され、出力線ＲＷから第１信号を読み出す第１読出部と、出力線ＲＷから第２信号を読み出す第２読出部とを備える構成とすることもできる。この構成により、第１光電変換部と複数の第２光電変換部とを別々の読出部で読み出すことができるため、それぞれの画素に対して最適な読み出しを行うことができる。
（１８）さらに、第１読出部は第１信号をアナログ信号からデジタル信号に変換する第１変換部であり、第２読出部は第２信号をアナログ信号からデジタル信号に変換する第２変換部である構成とすることができる。この構成により、第１光電変換部と複数の第２光電変換部との出力を別々のアナログデジタルコンバータで変換することができ、それぞれの画素に対して最適な読み出しを行うことができる。

（１９）さらに、第１出力部ＴＨ１と第２出力部ＴＨ２とは、選択トランジスタであり、第１制御線（特殊水平選択線ＺＳ）と第２制御線（水平選択線ＨＳ）は、選択トランジスタを制御するための制御線である構成とすることができる。この構成により、簡便な構成で第１出力部ＴＨ１と第２出力部ＴＨ２とを形成することができる。
（２０）実施形態の撮像装置は、以上の（１）から（１９）のいずれかの構成の撮像素子３と、第２信号に基づいて画像データを生成する生成部４とを備えている。
この構成により、撮像素子３の出力線ＲＷに接続された画素３０のうち、任意の１つまたは複数の画素３０の出力を選択して、その出力を出力線ＲＷに出力させ、読み出すことができる。

上述では、種々の実施形態および変形例を説明したが、本発明はこれらの内容に限定されるものではない。また、各実施形態および変形例は、それぞれ単独で適用しても良いし、組み合わせて用いても良い。本発明の技術的思想の範囲内で考えられるその他の態様も本発明の範囲内に含まれる。

次の優先権基礎出願の開示内容は引用文としてここに組み込まれる。
日本国特許出願２０１８年第９９０６１号（２０１８年５月２３日出願）

１：撮像装置、２：撮像レンズ、３：撮像素子、４：生成部、５：レンズ駆動部、
７：第１半導体基板、８：第２半導体基板、ＢＣ，ＢＣ１，ＢＣ２：画素ブロック、ＨＣ：水平制御部、ＶＣ：垂直制御部、画素３０、Ｇｒ，Ｇｂ：Ｇ画素、Ｒ：Ｒ画素、Ｂ：Ｂ画素、Ｚ１，Ｚ２：特殊画素、ＶＳ，ＶＳ１～ＨＳ８：垂直選択線、ＨＳ，ＨＳ１～ＨＳ４：水平選択線、ＺＳ：特殊水平選択線、ＰＤ：フォトダイオード、ＴＸ：転送トランジスタ、ＴＲ：リセットトランジスタ、ＴＡ：増幅トランジスタ、ＴＶ：垂直選択トランジスタ、ＴＨ１：特殊水平選択トランジスタ、ＴＨ２：水平選択トランジスタ、ＲＷ：読み出し線、ＡＤＣ：読出部、３１：感光部、７３：カラーフィルタ

Claims (20)

1. 光を光電変換して電荷を生成する第１光電変換部と、
   前記第１光電変換部で生成された電荷に基づく第１信号を出力する第１出力部と、
   光を光電変換して電荷を生成する複数の第２光電変換部と、
   前記第２光電変換部で生成された電荷に基づく第２信号を出力する複数の第２出力部と、
   前記第１出力部と複数の前記第２出力部とが接続され、前記第１信号および前記第２信号の少なくとも１つが出力される出力線と、
   前記第１出力部から前記出力線への前記第１信号の出力を制御するための第１制御線と、
   複数の前記第２出力部から前記出力線への前記第２信号の出力を制御するための第２制御線と、
   前記第１出力部から前記出力線への前記第１信号の出力、および前記第２出力部から前記出力線への前記第２信号の出力の少なくとも一方を制御するための第３制御線と、
   を備える撮像素子。
2. 請求項１に記載の撮像素子において、
   前記第１出力部は、前記第２出力部による前記第２信号の出力と異なるタイミングで、記第１信号を出力する撮像素子。
3. 請求項１または請求項２に記載の撮像素子において、
   前記第１出力部が前記第１信号を出力する間、前記第２出力部は前記第２信号を出力しないよう前記第２制御線を介して制御される撮像素子。
4. 請求項１から請求項３のいずれか一項に記載の撮像素子において、
   前記第２出力部が前記第２信号を出力する間、前記第１出力部は前記第１信号を出力しないよう前記第１制御線を介して制御される撮像素子。
5. 請求項１から請求項４までのいずれか一項に記載の撮像素子において、
   複数の前記第２出力部が複数の前記第２信号を同時に出力する間、前記第１出力部は前記第１信号を出力しないよう前記第１制御線を介して制御される撮像素子。
6. 請求項１から請求項５までのいずれか一項に記載の撮像素子において、
   前記第１出力部は、前記第１制御線と前記第３制御線とを介して制御され、
   前記第２出力部は、前記第２制御線と前記第３制御線とを介して制御される撮像素子。
7. 請求項６に記載の撮像素子において、
   前記第１制御線と前記第２制御線とは、第１方向に設けられ、
   前記第３制御線は、前記第１方向と交差する第２方向に設けられる撮像素子。
8. 請求項１から請求項７までのいずれか一項に記載の撮像素子において、
   前記第１光電変換部に入射する光の一部を遮光する遮光部を有する撮像素子。
9. 請求項１から請求項８までのいずれか一項に記載の撮像素子において、
   前記第１出力部は、焦点検出に用いる前記第１信号を出力し、
   前記第２出力部は、画像生成に用いる前記第２信号を出力する撮像素子。
10. 請求項１から請求項９までのいずれか一項に記載の撮像素子において、
    前記第１光電変換部は、前記第２光電変換部と異なる感度を有する光電変換部である撮像素子。
11. 請求項１から請求項１０までのいずれか一項に記載の撮像素子において、
    前記第２光電変換部は、第１分光特性を有する第１フィルタを透過した光を光電変換する撮像素子。
12. 請求項１から請求項１１までのいずれか一項に記載の撮像素子において、
    前記第１光電変換部は、第１分光特性と異なる第２分光特性を有する第２フィルタを透過した光を光電変換する撮像素子。
13. 請求項１から請求項１２までのいずれか一項に記載の撮像素子において、
    前記第１制御線と前記第２制御線とが接続され、前記第１出力部から前記出力線への前記第１信号の出力、または前記第２出力部から前記出力線への前記第２信号の出力、のいずれか一方を制御する制御部を備える撮像素子。
14. 請求項１３に記載の撮像素子において、
    前記制御部は、前記第１光電変換部および複数の前記第２光電変換部を有する撮像部と積層されている撮像素子。
15. 請求項１から請求項１４までのいずれか一項に記載の撮像素子において、
    前記第１光電変換部および複数の前記第２光電変換部を有する撮像部と積層され、前記出力線から前記第１信号および前記第２信号の少なくとも１つを読み出す読出部を備える撮像素子。
16. 請求項１５に記載の撮像素子において、
    前記読出部は、前記第１信号および前記第２信号の少なくとも１つをアナログ信号からデジタル信号に変換する変換部である撮像素子。
17. 請求項１から請求項１４までのいずれか一項に記載の撮像素子において、
    前記第１光電変換部および複数の前記第２光電変換部を有する撮像部と積層され、前記出力線から前記第１信号を読み出す第１読出部と、前記出力線から前記第２信号を読み出す第２読出部とを備える撮像素子。
18. 請求項１７に記載の撮像素子において、
    前記第１読出部は、前記第１信号をアナログ信号からデジタル信号に変換する第１変換部であり、
    前記第２読出部は、前記第２信号をアナログ信号からデジタル信号に変換する第２変換部である撮像素子。
19. 請求項１から請求項１８のいずれか一項に記載の撮像素子において、
    前記第１出力部と前記第２出力部とは、選択トランジスタであり、
    前記第１制御線と前記第２制御線は、前記選択トランジスタを制御するための制御線である撮像素子。
20. 請求項１から請求項１９までのいずれか一項に記載の撮像素子と、
    前記第２信号に基づいて画像データを生成する生成部と、
    を備える撮像装置。

Images