JP7047766B2 - 映像信号処理装置、撮像装置および撮像装置におけるフリッカ確認方法 - Google Patents

映像信号処理装置、撮像装置および撮像装置におけるフリッカ確認方法 Download PDF

Info

Publication number
JP7047766B2
JP7047766B2 JP2018547608A JP2018547608A JP7047766B2 JP 7047766 B2 JP7047766 B2 JP 7047766B2 JP 2018547608 A JP2018547608 A JP 2018547608A JP 2018547608 A JP2018547608 A JP 2018547608A JP 7047766 B2 JP7047766 B2 JP 7047766B2
Authority
JP
Japan
Prior art keywords
video signal
frame rate
flicker
frame
frames
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2018547608A
Other languages
English (en)
Other versions
JPWO2018079390A1 (ja
Inventor
壮平 岡田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Sony Group Corp
Original Assignee
Sony Corp
Sony Group Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp, Sony Group Corp filed Critical Sony Corp
Publication of JPWO2018079390A1 publication Critical patent/JPWO2018079390A1/ja
Application granted granted Critical
Publication of JP7047766B2 publication Critical patent/JP7047766B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04NPICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N23/00Cameras or camera modules comprising electronic image sensors; Control thereof
    • H04N23/80Camera processing pipelines; Components thereof
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04NPICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N23/00Cameras or camera modules comprising electronic image sensors; Control thereof
    • H04N23/60Control of cameras or camera modules
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04NPICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N23/00Cameras or camera modules comprising electronic image sensors; Control thereof
    • H04N23/60Control of cameras or camera modules
    • H04N23/63Control of cameras or camera modules by using electronic viewfinders
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04NPICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N23/00Cameras or camera modules comprising electronic image sensors; Control thereof
    • H04N23/60Control of cameras or camera modules
    • H04N23/667Camera operation mode switching, e.g. between still and video, sport and normal or high- and low-resolution modes
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04NPICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N23/00Cameras or camera modules comprising electronic image sensors; Control thereof
    • H04N23/70Circuitry for compensating brightness variation in the scene
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04NPICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N23/00Cameras or camera modules comprising electronic image sensors; Control thereof
    • H04N23/70Circuitry for compensating brightness variation in the scene
    • H04N23/745Detection of flicker frequency or suppression of flicker wherein the flicker is caused by illumination, e.g. due to fluorescent tube illumination or pulsed LED illumination

Landscapes

  • Engineering & Computer Science (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Studio Devices (AREA)
  • Picture Signal Circuits (AREA)

Description

本技術は、映像信号処理装置、撮像装置および撮像装置におけるフリッカ確認方法に関する。
フレームレートを標準フレームレートより高くしたハイフレームレートでの撮像が可能なハイフレームレートカメラ(HFRカメラ)が普及している。このHFRカメラで撮像して得られる映像信号を用いることで、スローモーション効果を容易に得ることが可能となる。電源周波数に起因して明滅する蛍光灯などの光源の下での撮影では、光源周期と撮像周期の差から生まれる現象としてフリッカが発生する。このフリッカは、特に、光源周波数より撮像レートが高いHFRカメラではより顕著である。例えば、特許文献1には、フリッカを補正する技術が開示されている。
HFRカメラは、一般的に、撮像されている画像の明るさやホワイトバランスなどをリアルタイムに確認するためのモニタ出力を備える。モニタに表示される画像は、本来、撮像されている画像の明るさやホワイトバランスを忠実に表示できることが望ましい。従来、例えば、フレーム方向に平均化してS/Nの高い高品位な標準フレームレートのモニタ出力を得ること、あるいは、フレーム方向に間引いて動解像度の高い標準フレームレートのモニタ出力を得ることが知られている。
しかし、これらのモニタ出力では、HFRカメラの撮像映像信号に特徴的なフリッカを正確に確認できない。フリッカは明滅する光源のもとで撮像した場合、それによって現れるフレーム単位の輝度変化現象である。フレーム加算方式のモニタ出力では加算によって輝度差が失われ、フリッカを正しく表現できない。同様に、間引き方式のモニタ出力では、連続したフレーム関係ではないため現れる輝度差は正しいものではない。
従来は、HFRカメラの撮像映像信号を記録媒体に一旦記録し再生することで、そのフリッカを確認し、必要であればフリッカ補正機能を使用していた。しかし、フリッカ補正効果の確認に際しても、一旦記録し再生する必要があり、ユーザに手間がかかるものであった。
特開2009-135792号公報
本技術の目的は、HFR映像信号のフリッカを容易に確認可能とすることにある。
本技術の概念は、
第1のフレームレートより高い第2のフレームレートの映像信号を得る撮像部と、
上記第2のフレームレートの映像信号からフレーム間引き処理により上記第1のフレームレートの表示用映像信号を生成する映像信号処理部を備え、
上記映像信号処理部は、
上記第2のフレームレートと光源周波数の関係から間引くフレームを決定する
撮像装置にある。
本技術において、撮像部により、第1のフレームレートより高い第2のフレームレートの映像信号が得られる。第1のフレームレートは、例えば、標準フレームレートであって、60fpsなどである。これに対して、第2のフレームレートは、例えば、ハイフレームレートであって、120fps、180fps、240fpsなどである。
映像信号処理部により、第2のフレームレートの映像信号からフレーム間引き処理により第1のフレームレートの表示用映像信号が生成される。ここで、間引くフレームは、第2のフレームレートと光源周波数の関係から決定される。例えば、映像信号処理部は、第2のフレームレートと光源周波数とからフリッカ周期となるフレーム数を求め、フリッカ周期のフレーム数の連続したフレームが存在するように間引くフレームを決定する、ようにされてもよい。
この場合、例えば、フリッカ周期となるフレーム数は、「フリッカ周期となるフレーム数=LCM(光源周波数,第2のフレームレート)/(光源周波数)」の式から求められる、ようにされてもよい。LCM(Element1, Element2)は、“Element1, Element2”の最小公倍数を示す。また、この場合、例えば、フリッカ周期となるフレーム数は、「フリッカ周期となるフレーム数=ROUND(第2のフレームレート/光源周波数)」の式から求められる、ようにされてもよい。ROUND(Element)は、“Element”を丸めた値を示す。
また、例えば、映像信号処理部は、所定フレーム毎に、フリッカ位相が順次変化していくフレームを取り出すように間引くフレームを決定する、ようにされてもよい。
このように本技術においては、第2のフレームレートと光源周波数の関係から間引くフレームを決定し、第2のフレームレートの映像信号からフレーム間引き処理により第1のフレームレートの表示用映像信号を生成するものである。そのため、第1のフレームレートの表示用映像信号の各フレームにフリッカの輝度差を残すことができ、この第1のフレームレートの表示用映像信号によりフリッカをリアルタイムに確認することが可能となる。
なお、本技術において、例えば、映像信号処理部は、通常処理モードとフリッカ確認モードを有し、フリッカ確認モードにあるとき、フレーム間引き処理により、第2のフレームレートの映像信号から第1のフレームレートの表示用映像信号を生成し、第2のフレームレートと光源周波数の関係から間引くフレームを決定する、ようにされてもよい。この場合、フリッカ確認モードとすることで、第1のフレームレートの表示用映像信号は、フリッカをリアルタイムに確認し得るものとなる。
なお、通常処理モードにあっては、従来同様に、フレーム方向に平均化されて、あるいはフレーム方向に間引かれて、第1のフレームレートの表示用映像信号が生成される。この場合には、第1のフレームレートの表示用映像信号は、撮像されている画像の明るさやホワイトバランスなどをリアルタイムに確認し得るものとなる。
この場合、例えば、フリッカ確認モードにあるとき、表示用映像信号による映像を表示する表示部に、フリッカ確認モードにあることを表示する表示制御部をさらに備える、ようにされてもよい。この場合、表示部(モニタ)の表示から、ユーザは、フリッカ確認モードにあること、つまり特殊なモニタ出力モードにあることを容易に認識可能となる。
また、本技術において、例えば、第2のフレームレートの映像信号に対して、第2のフレームレートおよび光源周波数に基づいてフリッカ補正処理を行うフリッカ補正部をさらに備え、映像信号処理部は、フリッカ補正された第2のフレームレートの映像信号から第1のフレームレートの表示用映像信号を生成する、ようにされてもよい。この場合、映像信号処理部で生成される第1のフレームレートの表示用映像信号は、フリッカ補正部におけるフリッカ補正後のフリッカをリアルタイムに確認し得るものとなる。
この場合、例えば、フリッカ補正部のフリッカ補正処理を操作する操作部をさらに備える、ようにされてもよい。これにより、ユーザは、第1のフレームレートの表示用映像信号で確認さされるフリッカに応じて、必要に応じて、フリッカ補正部におけるフリッカ補正処理の変更操作を行うことが可能となる。
また、本技術の他の概念は、
第1のフレームレートより高い第2のフレームレートの映像信号を得る撮像部と、
上記第2のフレームレートの映像信号から上記第1のフレームレートの表示用映像信号を生成する映像信号処理部と、
上記第2のフレームレートの連続する所定フレーム数のフレームの輝度レベルを検出する輝度レベル検出部と、
上記第1のフレームレートの表示用映像信号に、上記所定フレーム数のフレームの検出輝度レベルを示す表示信号を重畳する信号重畳部を備える
撮像装置にある。
本技術において、撮像部により、第1のフレームレートより高い第2のフレームレートの映像信号が得られる。第1のフレームレートは、例えば、標準フレームレートであって、60fpsなどである。これに対して、第2のフレームレートは、例えば、ハイフレームレートであって、120fps、180fps、240fpsなどである。
映像信号処理部により、第2のフレームレートの映像信号から第1のフレームレートの表示用映像信号が生成される。この場合、例えば、第2のフレームレートの映像信号に対して、フレーム方向に平均化する処理、あるいはフレーム方向に間引く処理が施されて、第1のフレームレートの表示用映像信号が生成される。
輝度レベル検出部により、第2のフレームレートの映像信号の連続する所定フレーム数のフレームの輝度レベルが検出される。例えば、所定フレーム数は、第2のフレームレートと光源周波数とから求められるフリッカ周期となるフレーム数である、ようにされてもよい。信号重畳部により、第1のフレームレートの表示用映像信号に、所定フレーム数のフレームの検出輝度レベルを表示する表示信号が重畳される。
このように本技術においては、第1のフレームレートの表示用映像信号に、第2のフレームレートの映像信号の連続する所定フレーム数のフレームで検出された輝度レベルを表示する表示信号を重畳するものである。そのため、表示用映像信号で表示される映像上に所定フレーム数のフレームで検出された輝度レベルが、例えばバーあるいは数値などで表示され、フリッカをリアルタイムに確認することが可能となる。
本技術の他の概念は、
第1のフレームレートより高い第2のフレームレートの入力映像信号をストレージに記録し、該ストレージから出力映像信号を再生する記録再生部と、
上記第2のフレームレートの入力映像信号に基づいて、フリッカ確認のための上記第1のフレームレートの表示用映像信号を得る処理部を備える
サーバにある。
本技術において、記録再生部により、第1のフレームレートより高い第2のフレームレートの入力映像信号がストレージに記録され、このストレージから出力映像信号が再生される。処理部により、第2のフレームレートの入力映像信号に基づいて、フリッカ確認のための第1のフレームレートの表示用映像信号が得られる。
例えば、処理部は、フレーム間引き処理により、第2のフレームレートの入力映像信号から第1のフレームレートの表示用映像信号を生成し、第2のフレームレートと光源周波数の関係から間引くフレームを決定する、ようにされてもよい。この場合、例えば、処理部は、第2のフレームレートと光源周波数とからフリッカ周期となるフレーム数を求め、フリッカ周期のフレーム数の連続したフレームが存在するように間引くフレームを決定する、ようにされてもよい。また、この場合、例えば、処理部は、所定フレーム毎に、フリッカ位相が順次変化していくフレームを取り出すように間引くフレームを決定する、ようにされてもよい。
また、例えば、処理部は、第2のフレームレートの入力映像信号から生成された第1のフレームレートの映像信号に、第2のフレームレートの映像信号の連続する所定フレーム数のフレームの輝度レベルを表示する表示信号を重畳して第1のフレームレートの表示用映像信号を生成する、ようにされてもよい。この場合、例えば。所定フレーム数は、第2のフレームレートと光源周波数とから求められるフリッカ周期となるフレーム数である、ようにされてもよい。
このように本技術においては、第2のフレームレートの入力映像信号に基づいて、フリッカ確認のための第1のフレームレートの表示用映像信号を得るものである。そのため、第2のフレームレートの映像信号におけるフリッカを容易に確認することが可能となる。
本技術によれば、HFRカメラの撮像映像信号のフリッカをリアルタイムに確認できる。なお、本明細書に記載された効果はあくまで例示であって限定されるものではなく、また付加的な効果があってもよい。
実施の形態としての撮像装置の構成例を示すブロック図である。 信号補正回路におけるフリッカ補正回路の構成例を示すブロック図である。 加重加算型フリッカ補正の具体例を示す図である。 撮像装置の不揮発性メモリに格納された重み係数セットの一例を示す図である。 ファインダに表示されるフリッカ補正条件設定のUI画面の一例を示す図である。 通常処理モードおよびフリッカ確認モードにあるときのファインダ表示の一例を示す図である。 通常処理モードにあるときのファインダ出力生成部の処理例(フレーム加算方式)を示す図である。 通常処理モードにあるときのファインダ出力生成部の処理例(間引き方式)を示す図である。 フリッカ確認モードにあるときのファインダ出力生成部の処理例(第1の方法)を示す図である。 フリッカ確認モードにあるときのファインダ出力生成部の処理例(第2の方法)を示す図である。 フリッカ確認モードにあるときのファインダ出力生成部の処理例(第2の方法)を示す図である。 フリッカ確認モードにあるときのファインダ出力生成部の処理例(第3の方法)を示す図である。 実施の形態としてのビデオシステムの構成例を示すブロック図である。 サーバの構成例を示すブロック図である。 サーバの他の構成例を示すブロック図である。 サーバの他の構成例を示すブロック図である。
以下、発明を実施するための形態(以下、「実施の形態」とする)について説明する。なお、説明を以下の順序で行う。
1.第1の実施の形態
2.第2の実施の形態
3.変形例
<1.第1の実施の形態>
[撮像装置の構成例]
図1は、第1の実施の形態としての撮像装置1の構成例を示している。撮像装置1は、レンズ部10と、撮像部20と、信号補正回路30と、ニー・ガンマ補正回路40と、ファインダ出力生成部50と、本線系信号処理部60と、ファインダ70と、操作入力部80と、不揮発性メモリ90と、CPU(Central Processing Unit)100を有している。
レンズ部10は、撮影用のレンズまたは複数のレンズの組み合わせで構成される。レンズ部10は、被写体からの光を集光し、撮像部20の撮像面に結像させる。撮像部20は、例えば、行列配列された画素が設けられた撮像面を有するCMOS(Complementary Metal Oxide Semiconductor)イメージセンサやCCD(Charge Coupled Device)などの撮像素子からなる。撮像部20は、レンズ部10を介して入射した被写体の光を撮像面で受光し、画素単位で光電変換することで得られたハイフレームレートの映像信号を信号補正回路30に供給する。
信号補正回路30は、撮像部20にて生成された映像信号に対して各種の補正を行う。信号補正回路30は、欠陥補正回路31とフリッカ補正回路32(輝度補正回路)を有する。欠陥補正回路31は、撮像部20において欠陥画素の位置に対応する映像信号の検出及びその映像信号の補正を行う。フリッカ補正回路32は、電源周波数とフレームレートとの違いに起因して映像信号に発生するフリッカの消去を行う。信号補正回路30は、補正された映像信号をニー・ガンマ補正回路40に供給する。
ニー・ガンマ補正回路40は、信号補正回路30から供給された映像信号に対してニー補正とガンマ補正を行い、その結果をファインダ出力生成部50及び本線系信号処理部60に供給する。
ファインダ出力生成部50は、ニー・ガンマ補正回路40より供給されたハイフレームレートの映像信号を標準フレームレート、例えば60fpsのファインダ表示用の映像信号に変換し、このファインダ表示用の映像信号をファインダ70に出力する。この実施の形態において、ファインダ出力生成部50は、通常処理モードおよびフリッカ確認モードを備える。この2つのモードの切り替えは、例えば、ユーザの操作入力部80からの操作に応じてCPU100により制御される。ファインダ出力生成部50における処理の詳細については後述する。
また、ファインダ出力生成部50は操作入力部80を用いてユーザに各種の情報の入力を受け付けるためのGUI(Graphical User Interface)の表示データを生成し、表示用の映像信号に重畳するなどして、ファインダ70に出力する。ファインダ70は、ファインダ出力生成部50で得られた映像信号による映像を表示し、また、ファインダ出力生成部50で得られ表示データによるGUI表示などを行う。
本線系信号処理部60は、ニー・ガンマ補正回路40より供給されたハイフレームレートの映像信号に対して圧縮符号化、誤り訂正符号化などの処理を行い、図示しないストレージに保存したり、伝送ケーブルを通じて外部機器に伝送したりする。
操作入力部80は、例えば、ユーザからの各種の撮影条件などの設定情報の入力を受け付ける。不揮発性メモリ90は、例えば、フリッカ補正回路32において用いられる複数の重み係数のセットなどが格納されたメモリである。CPU100は、撮像装置1の全体的な制御を行う制御回路である。
「フリッカ補正回路の詳細」
図2は、信号補正回路30におけるフリッカ補正回路32の構成例を示している。フリッカ補正回路32は、メモリコントローラ321と、メモリ322と、加重加算回路323を有し、加重加算型フリッカ補正を行う。なお、ここで説明する加重加算型フリッカ補正の方式は一例であって、フリッカ補正回路32が一般的なフリッカ補正方式でフリッカ補正を行うものであってもよい。
フリッカ補正回路32は、CPU100より与えられたフリッカ補正条件に基づいて、映像信号に対するフリッカ補正を行う。CPU100は、例えば、撮像装置1に設けられた操作入力部80を使ってユーザから入力された各種の設定情報に従って、信号補正回路30の各種補正条件等を設定する。ユーザは、フリッカ補正に関する設定情報を入力することができる。フリッカ補正に関する設定情報には、電源周波数と、フレームレートと、フリッカ補正モードを指定するアキュムレーションタイプ(以下、「ACMタイプ(ACM TYPE)」と呼ぶ。)がある。
ここで、フリッカ補正に関する設定情報について説明する。電源周波数には、例えば、50Hz、60Hzなどの選択肢がある。ユーザは、撮像装置1を使用する地域に供給される商用電源周波数に合せて電源周波数の設定値を選択すればよい。
フレームレートには、例えば、120Pfps、180fps、240fps、480fpsなどの選択肢がある。フレームレートが電源周波数の2倍つまり蛍光管の発光周波数よりも低い場合には、蛍光管の発光周波数でシャッターを駆動させることによってフリッカを消去できる。しかしながら、フレームレートが電源周波数の2倍(蛍光管の発光周波数)よりも高い場合には、シャッターによるフリッカの消去は不可能である。そのため、フリッカ補正回路32による信号処理によってフリッカ補正を行う必要がでてくる。
ACMタイプは、加重加算回路323によるフリッカ補正のための加重加算対象となるM個のフレーム各々に付与する重み係数のセットを指定するための情報である。CPU100は、操作入力部80を操作してユーザにより入力された設定情報をもとに、重み係数のセットを判定し、加重加算回路323に各々の重み係数を設定する。
また、CPU100は、操作入力部80を操作してユーザにより入力された設定情報をもとに、メモリ322に保存するフレームの数をメモリコントローラ321に設定する。メモリコントローラ321は、CPU100による制御の下、信号補正回路30内の前段の補正回路によって補正された映像信号をメモリ322に保存し、設定されたM個のフレームの映像信号がメモリ322に保存されたところでメモリ322からそれらM個のフレームの映像信号を読み込み、加重加算回路323に供給する。
メモリ322は、信号補正回路30内の前段の補正回路によって補正された映像信号が少なくともMフレーム分保存される記憶領域である。メモリ322には、常に新しく入力された少なくともMフレーム分の映像信号が保存される。メモリ322に保存されるフレーム数はMより多くてもよい。
加重加算回路323は、メモリコントローラ321によってメモリ322から読み出されて連続して供給されたMフレームの映像信号を入力し、これらのフレームの映像信号に対してCPU100によって設定された重み係数を用いた加重加算および平均化を実行して、加重加算型フリッカ補正によるフリッカ補正映像を生成する回路である。ここで、Mの値は、フレームレートを光源周波数(電源周波数×2)で割って得られる値を丸めた整数を上限として設定された2以上の整数である。
この加重加算型フリッカ補正は、加重加算対象である連続するM個のフレームの映像信号に対して、M個のフレーム中の各順位のフレームに対して個別に設定された重み係数を掛け、それらの結果を加算平均した結果を、M個のフレーム中の基準フレームの映像信号に対するフリッカ補正結果とする。ここで、基準フレームは、例えば、フリッカ補正回路32に連続して供給されたM個のフレームのうち所定順位のフレーム、例えば、最後に供給されたフレームなどである。最後に供給されたフレームを基準フレームとする場合、加重加算対象であるM個の連続フレームとは、この基準フレームと、基準フレームより時間的に前にフリッカ補正回路32に連続して供給された(M-1))個のフレームのことである。
図3は、加重加算型フリッカ補正の具体例を示している。この例では、加重加算対象のフレーム数を示すMの値を4とし、M個の連続フレームにおける各順位のフレームに予め個別に設定された重み係数の値を基準フレームの側から“4”、“3”、“2”、“1”とする。これらの重み係数の値は、ユーザが操作入力部80を使って予め手入力したものであってよいし、不揮発性メモリ90に予め格納されたものであってよい。なお、このようにM個の連続フレームにおける各順位のフレームに対応付けられる複数の重み係数の値のまとまりを、以降「重み係数セット」と呼ぶ。
以上の条件において、加重加算回路323は、次のように動作する。まず、加重加算回路323は、基準フレームの映像信号に重み係数“4”を掛けて、基準フレームの加重映像信号を生成する。また、加重加算回路323は、基準フレームの直前に入力されたフレーム(-1F)の映像信号に重み係数“3”を掛けて、フレーム(-1F)の加重映像信号を生成する。
また、加重加算回路323は、フレーム(-1F)の直前に入力されたフレーム(-2F)の映像信号に重み係数“2”を掛けて、フレーム(-2F)の加重映像信号を生成する。また、加重加算回路323は、フレーム(-2F)の直前に入力されたフレーム(-3F)の映像信号に重み係数“1”を掛けて、フレーム(-3F)の加重映像信号を生成する。
次に、加重加算回路323は、基準フレームの加重映像信号、フレーム(-1F)の加重映像信号、フレーム(-2F)の加重映像信号、およびフレーム(-3F)の加重映像信号について、対応する(同じ位置の)画素毎に値を加算してMフレーム分の加重加算映像信号を生成する。そして、加重加算回路323は、Mフレーム分の加重加算映像信号を、重み係数セットにおける重み係数の合算値で除算する。この結果が基準フレームの映像信号に対するフリッカ補正映像となる。
このような加重加算型フリッカ補正を行うことによって、フリッカ補正映像における動体像全体のブレ方が均一傾向となることを防止することができ、より自然な見え方のモーションブラーを得ることができる。また、M個のフレーム中の各順位のフレームに対して個別に設定された重み係数の値のうち、基準フレームに対して設定された重み係数の値を最大にすることによって、基準フレームの動体像から離れるにつれてかすれ具合が増し、より自然なモーションブラーを得ることができる。
重み係数セットにおける各重み係数の値の差はフリッカ補正映像にフリッカ成分を残す要因ともなる。一方、モーションブラーの見え方は動体像のサイズ、色、速度などの様々な条件によって変わってくる。そのため、モーションブラーの見え方だけに着目して重み係数セットにおける各重み係数の値を選定すると、場合によっては、フリッカ補正された映像に目立つフリッカが残ってしまう可能性がある。
そこで、この実施の形態では、モーションブラーの見え方とフリッカ消去効果の両面から最良の重み係数セットをユーザが選択可能としている。図4は、撮像装置1の不揮発性メモリ90に格納された重み係数セットの一例を示している。この例では、“1”から“3”までの3種類のACMタイプによって重み係数セットが選択可能とされている。図4の例において、重み係数の値が“0”のフレームは、映像信号に“0”が掛けられることによって結果的に加重加算対象ではなくなる。
図4では、電源周波数とフレームレートとの1つの組み合わせに対し、“1”から“3”までのACMタイプによって計3種類の重み係数セットが選択できるものとしたが、さらに多くの種類の重み係数セットが用意されてもよい。なお、重み係数セットにおける各々の重み係数の値は、電源周波数とフレームレートとの組み合わせ毎に決められるものである。
個々の重み係数セットにおいて、基準フレームに割り当てられる重み係数の値は最大値とされる。基準フレーム以外の(M-1)個のフレームの重み係数の値は、基準フレームから時間的に離れたフレームの重み係数の値が、そのフレームよりも基準フレームに時間的に近いフレームの重み係数の値よりも大きくならないように決められる。
言い換えれば、所定順位のフレーム以外の(M-1)個のフレーム中の所定順位のフレームからの距離が互いに異なる複数のフレームについて、距離が相対的に長いフレームに設定された重み係数の値は距離が相対的に短いフレームに設定された重み係数の値以下に設定されている。これにより、基準フレームから時間的により離れたフレーム中の動体像成分によるフリッカ補正映像への影響度を抑制することができ、より自然な見た目のモーションブラーを得ることができる。
また、ACMタイプによって選択される複数の種類の重み係数セットにおいて、ACMタイプが“1”の重み係数セットは、フリッカ補正の強度が最も高く、従ってモーションブラーの見え方に影響を与える強度が最も高く、ACMタイプが“2”、“3”になるにつれて強度が次第に低くなるように、重み係数セット内の重み係数の値が設定されている。なお、ACMタイプにより選択される重み係数セットの1つに、重み係数の値が同一のものが存在してもかまわない。
図5は、例えば、ファインダ70に表示されるフリッカ補正条件設定のUI画面の一例を示している。この例は、フリッカ補正条件として、電源周波数=50Hz、フレームレート=120fps、ACMタイプ=1が設定された場合を示している。
操作入力部80を用いてユーザによって選択された電源周波数、フレームレートおよびACMタイプはCPU100に与えられる。CPU100は不揮発性メモリ90から、上記与えられた電源周波数、フレームレートおよびACMタイプの組み合わせに対応する重み係数セットを参照して、その重み係数セットにおける各順位のフレーム毎の重み係数の値を加重加算回路323に設定する。これにより、加重加算回路323は、入力された連続するM個のフレームの映像信号に対して、設定された重み係数の値による加重加算を用いたフリッカ補正を実行する。
ユーザは、自身で設定したフリッカ補正条件で得られたフリッカ補正映像におけるモーションブラーの見え方とフリッカ消去効果を、ファインダ出力生成部50をフリッカ確認モードとして、ファインダ70に表示される映像などで確認する。この後、ユーザは、必要に応じて、操作入力部80などを操作してACMタイプのみを変更した次のフリッカ補正条件を設定し、このフリッカ補正条件でフリッカ補正を実行させることによって得られたフリッカ補正映像を確認する。
ユーザは、このようにしてACMタイプの変更とフリッカ補正映像の確認を繰り返し、モーションブラーの表れ方とフリッカ成分の消去の程度が最良のACMタイプを決定する。撮像装置1の多くの運用環境では、電源周波数とフレームレートが決められたなかで、ユーザはACMタイプのみを切り替えて、その都度フリッカ補正映像を確認し、最良のACMタイプを決定することになる。
ACMタイプによって選択される複数の種類の重み係数セットにおいて、ACMタイプが“1”の重み係数セットは、モーションブラーの見え方に影響を与える強度が最も高く、ACMタイプが“2”、“3”になるにつれて強度が次第に低くなるように、重み係数セット内の重み係数の値が設定されている。
ユーザは、最初にACMタイプが“1”の重み係数セットを選択することによってモーションブラーの見え方を大きく変えたフリッカ補正映像を確認し、その後、“2”、“3”のACMタイプを順に選択してフリッカ補正映像を確認することができる。これにより、ユーザはモーションブラーの見え方の変化を段階的に抑えたフリッカ補正映像を順番に確認することができ、最適な重み係数セットを決定する際の混乱が生じにくくなる。
なお、ここではACMタイプが“1”、“2”、“3”の順に、重み係数セットがモーションブラーの見え方に影響を与える強度が弱くなるように重み係数セット内の重み係数の値が設定されることとしたが、逆に、ACMタイプが“1”、“2”、“3”の順に、重み係数セットがモーションブラーの見え方に影響を与える強度が強くなるように重み係数セット内の重み係数の値が設定されてもよい。
「ファインダ出力生成部の説明」
上述したように、ファインダ出力生成部50は、通常処理モードおよびフリッカ確認モードを備える。この2つのモードの切り替えは、例えば、ユーザの操作入力部80からの操作に応じてCPU100により制御される。
例えば、ファインダ出力生成部50がフリッカ確認モードにあるとき、ファインダ出力生成部50では、当該フリッカ確認モードにあることをファインダ70に表示するための表示データが作成されて、映像信号に重畳される。これにより、ファインダ70に表示される映像には、確認モードにあることの表示が存在したものとなり、ユーザは、フリッカ確認モードにあることを容易に確認できる。
例えば、図6(b)が通常処理モードのファインダ表示映像であるとき、フリッカ確認モードにあるときは、図6(a)に示すように、ファインダ表示映像上にフリッカを示す「FC」の文字が点滅表示される。なお、フリッカ確認モードにあることをユーザに明示するための表示は、この例に限定されるものではなく、その他の態様であってもよい。例えば、ファインダ表示映像に特定色の枠を付加するなどであってもよい。
通常処理モードについて説明する。ファインダ出力生成部50は、通常処理モードとされるとき、入力されるハイフレームレートの映像信号に対して、従来周知のフレーム加算方式あるいは間引き方式によって、ファインダ表示用の標準フレームレートの映像信号を生成する。
図7は、フレーム加算方式による処理例を示している。この例は、入力映像信号のフレームレートが180fpsであって電源周波数が60Hz(光源周波数が120Hz)の場合を示している。
図7(a)は、入力映像信号に対応した本線映像信号を示している。この本線映像信号は、180fpsのハイフレームレートの映像信号であり、A1、A2、A3、B1、B2、B3、C1、C2、C3、・・・のように各フレームの映像信号が連続したものとなっている。
この180fpsのハイフレームレートの映像信号には、120Hzの光源周波数による光源の影響によりフリッカが存在する。A、B、C、・・・に添えられている1、2、3の数字は、フリッカの3つの位相に対応している。なお、各フレームの図面上の明暗は、フリッカによる各フレームの輝度レベルの違いを示している。
図7(b)は、フレーム加算方式で得られたファインダ表示用の標準フレームレート(60fps)の映像信号を示している。この場合、「A1,A2,A3」、「B1,B2,B3」、「C1,C2,C3」、・・・の各3フレームで加算平均が行われて、ファインダ用表示用の映像信号の各フレームが生成されていく。
このようにフレーム加算方式で得られたファインダ表示用の映像信号にあっては、加算によってフリッカによる各フレームの輝度差が失われことから、ファインダ表示映像は本線映像信号に含まれるフリッカを表現できないものとなる。逆に、フリッカの影響が抑制された映像の表示が可能となる。
図8は、間引き方式による処理例を示している。この例も、図7の例と同様に、入力映像信号のフレームレートが180fpsであって電源周波数が60Hz(光源周波数が120Hz)の場合を示している。
図8(a)は、図7(a)と同様に、入力映像信号に対応した本線映像信号を示している。図8(b)は、間引き方式で得られたファインダ表示用の標準フレームレート(60fps)の映像信号を示している。この場合、「A1,A2,A3」、「B1,B2,B3」、「C1,C2,C3」、・・・の各3フレームから、フリッカ位相が同一のフレーム、この例ではA2、B2、C2、・・・が取り出されて、ファインダ表示用の映像信号の各フレームが生成されていく。
このように間引き方式で得られたファインダ表示用の映像信号にあっては、フリッカ位相が同一のフレームを取り出していくことから、ファインダ表示映像は本線映像信号に含まれるフリッカを表現できないものとなる。逆に、フリッカの影響が抑制された映像の表示が可能となる。
次に、フリッカ確認モードについて説明する。ファインダ出力生成部50は、フリッカ確認モードとされるとき、入力されるハイフレームレートの映像信号に対して、本線映像信号に含まれるフリッカを表現できるように、以下の第1から第3の方法のいずれかによってファインダ表示用の標準フレームレートの映像信号を生成する。
「第1の方法」
第1の方法においては、基本的に、ファインダ出力生成部50は、入力されるハイフレームレート(第2のフレームレート)の映像信号に対してフレーム間引き処理を行って、ファインダ表示用の標準フレームレート(第1のフレームレート)の映像信号を生成する。ここで、間引くフレームは、入力映像信号のフレームレートと電源周波数の2倍である光源周波数の関係から決定される。
第1の方法においては、入力映像信号のフレームレートと電源周波数の2倍である光源周波数とからフリッカ周期となるフレーム数が求められ、当該フリッカ周期となるフレーム数の連続したフレームが存在するように間引くフレームが決定される。
ここで、フリッカ周期となるフレーム数は、以下の数式(1)から求められる。ここで、LCM(Element1, Element2)は、“Element1, Element2”の最小公倍数を示す。
フリッカ周期となるフレーム数
=LCM(光源周波数,入力映像信号のフレームレート)/(光源周波数)・・・(1)
図9は、第1の方法による処理の一例を示している。この例は、入力映像信号のフレームレートが120fpsであって電源周波数が50Hz(光源周波数が100Hz)の場合を示している。この場合、この120fpsの入力映像信号には120Hzの光源周波数による光源の影響によりフリッカが存在し、上述の数式(1)から、フリッカ周期となるフレーム数は6と求められる。
図9(a)は、入力映像信号に対応した本線映像信号を示している。この本線映像信号は、120fpsのハイフレームレートの映像信号であり、A1、A2、A3、A4、A5、A6、B1、B2、B3、B4、B5、B6、C1、C2、C3、C4、C5、C6、・・・のように各フレームの映像信号が連続したものとなっている。A、B、C、・・・に添えられている1、2、3、4、5、6の数字は、フリッカの6つの位相に対応している。なお、各フレームの図面上の明暗は、フリッカによる各フレームの輝度レベルの違いを示している。
図9(b)は、第1の方法による処理で得られたファインダ表示用の標準フレームレート(60fps)の映像信号を示している。この場合、フリッカ周期となるフレーム数分であるA1~A6の各フレームがメモリに保存され、順次、各フレームが標準フレームレート(60fps)でメモリから読み出されて出力される。
このようにメモリから読み出されている間のフレーム(B1~B6のフレーム)は、メモリには保存されずに、間引かれる。この後、次のフリッカ周期となるフレーム数分であるC1~C6の各フレームがメモリに保存され、順次、各フレームが標準フレームレート(60fps)でメモリから読み出されて出力される。以下、これの繰り返しとなり、ファインダ表示用の映像信号の各フレームが生成されていく。
このように第1の方法で得られたファインダ表示用の映像信号は、フリッカの位相的に連続したフレームからなるものとなる。そのため、ファインダ表示映像は、本線映像信号に含まれるフリッカが表現され、リアルタイムに本線映像信号に含まれるフリッカの程度を確認できるものとなる。
なお、理論的には、数式(1)からフリッカ周期となるフレーム数を正確に求めることができる。しかし、入力映像信号のフレームレートと光源周波数との関係によっては、フリッカ周期となるフレーム数が非常に大きくなる場合も出てくることから、必要とするメモリ容量の観点から現実的ではない場合も発生する。例えば、入力映像信号のフレームレートが59.94fpsであって電源周波数が50Hz(光源周波数が100Hz)の場合などである。
そのような場合、フリッカ周期となるフレーム数は、以下の数式(2)から求められる、ようにされてもよい。ここで、ROUND(Element)は、“Element”を丸めた値を示す。
フリッカ周期となるフレーム数
=ROUND(入力映像信号のフレームレート/光源周波数) ・・・(2)
例えば、入力映像信号のフレームレートが239.76fps(=4×59.94fps)であって電源周波数が60Hz(光源周波数が120Hz)の場合、この数式(2)により、フリッカ周期となるフレーム数は2となる。数式(1)の代わりに数式(2)を用いてフリッカ周期となるフレーム数が求められたとしても、実用上多くの場合で問題はない。
「第2の方法」
第2の方法においては、基本的に、ファインダ出力生成部50は、入力されるハイフレームレート(第2のフレームレート)の映像信号に対してフレーム間引き処理を行って、ファインダ表示用の標準フレームレート(第1のフレームレート)の映像信号を生成する。ここで、間引くフレームは、入力映像信号のフレームレートと電源周波数の2倍である光源周波数の関係から決定される。
第2の方法においては、入力映像信号のフレームレートがファインダ表示用の標準フレームレートのN倍であるとき、Nフレーム毎に、フリッカ位相を異にするフレームを取り出すように間引くフレームが決定される。
図10は、第2の方法による処理の一例を示している。この例は、入力映像信号のフレームレートが180fpsであって電源周波数が60Hz(光源周波数が120Hz)の場合を示している。この場合、入力映像信号のフレームレートが180fpsで標準フレームレートが60fpsで、N=3となる。さらに、この場合、上述の数式(1)で求められるフリッカ周期となるフレーム数は3であり、Nの値と一致する。
図10(a)は、入力映像信号に対応した本線映像信号を示している。この本線映像信号は、180fpsのハイフレームレートの映像信号であり、A1、A2、A3、B1、B2、B3、C1、C2、C3、D1、D2、D3、・・・のように各フレームの映像信号が連続したものとなっている。A、B、C、D、・・・に添えられている1、2、3、の数字は、フリッカの3つの位相に対応している。なお、各フレームの図面上の明暗は、フリッカによる各フレームの輝度レベルの違いを示している。
図10(b)は、第2の方法による処理で得られたファインダ表示用の標準フレームレート(60fps)の映像信号を示している。この場合、「A1,A2,A3」、「B1,B2,B3」、「C1,C2,C3」、・・・の各3フレームから、フリッカ位相が順次変化していくフレーム、この例ではA3、B1、C2、・・・が取り出されて、ファインダ表示用の映像信号の各フレームが生成されていく。
このように第2の方法で得られたファインダ表示用の映像信号は、フリッカの位相的に連続したフレームからなるものとなる。そのため、ファインダ表示映像は、本線映像信号に含まれるフリッカが表現され、リアルタイムに本線映像信号に含まれるフリッカの程度を確認できるものとなる。
なお、既存の高速撮像装置は、ハイフレームレートの撮像映像信号を一度メモリに保存し、倍速数のフレームを並列で出力する仕組みを有する。フリッカ周期となるフレーム数がこの並列数と同じあるいは1少ない場合のみ、この並列出力している中から選択することで、第2の方法の処理を実現できる。
図11は、第2の方法による処理の他の一例を示している。この例は、入力映像信号のフレームレートが120fpsであって電源周波数が50Hz(光源周波数が100Hz)の場合を示している。この場合、入力映像信号のフレームレートが120fpsで標準フレームレートが60fpsで、N=2となる。さらに、この場合、上述の数式(1)で求められるフリッカ周期となるフレーム数は6であり、Nの値とは一致しない。
図11(a)は、入力映像信号に対応した本線映像信号を示している。この本線映像信号は、120fpsのハイフレームレートの映像信号であり、A1、A2、A3、A4、A5、A6、B1、B2、B3、B4、B5、B6、C1、C2、C3、C4、C5、C6、・・・のように各フレームの映像信号が連続したものとなっている。A、B、C、・・・に添えられている1、2、3、4、5、6の数字は、フリッカの6つの位相に対応している。なお、各フレームの図面上の明暗は、フリッカによる各フレームの輝度レベルの違いを示している。
図11(b)は、第2の方法による処理で得られたファインダ表示用の標準フレームレート(60fps)の映像信号を示している。この場合、「A1,A2」、「A3,A4」、「A5,A6」、「B1,B2」、・・・の各2フレームから、フリッカ位相が順次変化していくフレーム、この例ではA1、A3、A5、B2、・・・が取り出されて、ファインダ表示用の映像信号の各フレームが生成されていく。
このように第2の方法で得られたファインダ表示用の映像信号は、フリッカ位相が順次変化していくフレームからなるものとなる。この場合、フリッカ周期となるフレーム数とNの値とが一致しないことから、ファインダ表示用の映像信号は、フリッカの位相的に連続したフレームからなるものとはならない。
そのため、ファインダ表示映像では、本線映像信号に含まれるフリッカのおおよそが表現され、リアルタイムに本線映像信号に含まれるフリッカのおおよその程度を確認できるものとなる。つまり、本線映像信号に含まれるフリッカの程度を正しくは把握できないが、フリッカ補正の効き具合を相対的に把握するのには有用である。
「第3の方法」
第3の方法においては、ファインダ出力生成部50は、入力されるハイフレームレート(第2のフレームレート)の映像信号から、従来周知のフレーム加算方式あるいは間引き方式によって、ファインダ表示用の標準フレームレート(第1のフレームレート)の映像信号を生成する。
また、ファインダ出力生成部50は、入力映像信号の連続する所定フレーム数の輝度レベルを検出し、ファインダ表示用の映像信号に、所定フレーム数のフレームの輝度検出レベルを示す表示信号を重畳する。例えば、所定フレーム数は、例えば、上述の数式(1)あるいは(2)によって求められるフリッカ周期となるフレーム数とされる。
これにより、ファインダ表示用の映像信号による映像上に、連続する所定フレーム数のフレームで検出された輝度レベルが、例えばバーあるいは数値などで表示され、ユーザは、本線映像信号に含まれるフリッカの程度をリアルタイムに確認可能となる。
図12は、第3の方法による処理の一例を示している。この例は、入力映像信号のフレームレートが180fpsであって電源周波数が60Hz(光源周波数が120Hz)の場合を示している。上述の数式(1)で求められるフリッカ周期となるフレーム数は3となる。
図12(a)は、入力映像信号に対応した本線映像信号を示している。この本線映像信号は、180fpsのハイフレームレートの映像信号であり、A1、A2、A3、B1、B2、B3、C1、C2、C3、D1、D2、D3、・・・のように各フレームの映像信号が連続したものとなっている。A、B、C、D、・・・に添えられている1、2、3、の数字は、フリッカの3つの位相に対応している。なお、各フレームの図面上の明暗は、フリッカによる各フレームの輝度レベルの違いを示している。
図12(b)は、第3の方法による処理で得られたファインダ表示用の標準フレームレート(60fps)の映像信号を示している。この場合、「A1,A2,A3」、「B1,B2,B3」、「C1,C2,C3」、・・・の各3フレームで従来周知のフレーム加算方式あるいは間引き方式によって加算あるいは間引きが行われて、ファインダ用表示用の映像信号の各フレームが生成されていく。
また、各3フレームにおいて、各フレームの輝度レベルの値として全画素積分値が求められ、その検出レベルを示す表示信号がファインダ表示用の映像信号に重畳される。なお、図示の例においては、各フレームの輝度レベルの値をバー表示する例を示しているが、数値などで示すものとされてもよい。
このように第3の方法では、従来周知のフレーム加算方式あるいは間引き方式によって生成されたファインダ表示用の標準フレームレート(第1のフレームレート)の映像信号に、連続する所定フレーム数、例えばフリッカ周期となるフレーム数のフレームの輝度検出レベルを示す表示信号が重畳される。そのため、ファインダ表示用の映像信号による映像上に、所定フレーム数のフレームで検出された輝度レベルが、例えばバーあるいは数値などで表示される。ユーザは、表示映像により従来通りの明るさやホワイトバランス等をリアルタイムに確認しつつ、本線映像信号に含まれるフリッカの程度をリアルタイムに確認可能となる。
上述したように、図1に示す撮像装置1においては、ファインダ出力生成部50をフリッカ確認モードとすることで、本線映像信号に含まれるフリッカの程度をファインダ70の表示映像でリアルタイムに確認可能となる。これにより、フリッカ補正回路32によるフリッカ補正の効果を確認でき、ユーザは、必要に応じて、操作入力部80からACMタイプの変更などを行ってフリッカ補正強度の調整を簡単かつ適切に行うことが可能となる。
<2.第2の実施の形態>
[ビデオシステムの構成例]
図13は、第2の実施の形態としてのビデオシステム500の構成例を示している。このビデオシステム500は、カメラとカメラ・コントロール・ユニット(CCU:Camera Control Unit)からなるカメラシステムを所定数有している。この実施の形態では、カメラ501AとCCU502Aからなるカメラシステムと、カメラ501BとCCU502Bからなるカメラシステムの2つを有している。CCU502A,502Bは、カメラ501A,501Bからのハイフレームレートの撮像映像信号に対して画づくりの処理をする。
また、ビデオシステム500は、リプレイ再生等のために映像ファイルの記録再生を行うサーバ(Server)521を有している。このサーバ521に記録されるファイルには、CCU502A,502Bから出力されるハイフレームレートの映像信号503A,503Bのファイルも含まれる。CCU502A,502Bから出力されるハイフレームレートの映像信号503A,503Bは、後述するスイッチャ525を介してサーバ521に、SDI信号として送られる。
この実施の形態において、サーバ521は、ハイフレームレートの映像信号503(503A,503B)に基づいて、フリッカ確認のための標準フレームレートの表示用信号を生成する。ここで、サーバ521は、このフリッカ確認のための表示用映像信号を、上述の第1の実施の形態におけるファインダ出力生成部50と同様に、「第1の方法」、「第2の方法」、あるいは「第3の方法」により、生成する。
第1の方法においては、ハイフレームレート(第2のフレームレート)の映像信号に対してフレーム間引き処理を行って、標準フレームレート(第1のフレームレート)の表示用像信号を生成する。ここで、間引くフレームは、入力映像信号のフレームレートと電源周波数の2倍である光源周波数の関係から決定される。すなわち、この第1の方法においては、ハイフレームレート(第2のフレームレート)の映像信号のフレームレートと電源周波数の2倍である光源周波数とからフリッカ周期となるフレーム数が求められ、当該フリッカ周期となるフレーム数の連続したフレームが存在するように間引くフレームが決定される(図9参照)。
この第1の方法で得られたフリッカ確認のための標準フレームレートの表示用映像信号は、フリッカの位相的に連続したフレームからなるものとなる。そのため、表示映像には、ハイフレームレートの映像信号に含まれるフリッカが表現され、そのフリッカの程度を容易に確認できるものとなる。
また、第2の方法においては、ハイフレームレート(第2のフレームレート)の映像信号に対してフレーム間引き処理を行って、標準フレームレート(第1のフレームレート)の表示用映像信号を生成する。ここで、間引くフレームは、入力映像信号のフレームレートと電源周波数の2倍である光源周波数の関係から決定される。すなわち、この第2の方法においては、入力映像信号のフレームレートが標準フレームレートのN倍であるとき、Nフレーム毎に、フリッカ位相を異にするフレームを取り出すように間引くフレームが決定される(図10、図11参照)。
この第2の方法で得られたフリッカ確認のための標準フレームレートの表示用映像信号は、フリッカ位相が順次変化していくフレームからなるものとなる。そのため、表示映像には、ハイフレームレートの映像信号に含まれるフリッカが表現され、そのフリッカの程度を容易に確認できるものとなる。
また、第3の方法においては、ハイフレームレート(第2のフレームレート)の映像信号から、従来周知のフレーム加算方式あるいは間引き方式によって、標準フレームレート(第1のフレームレート)の映像信号を生成する。そして、ハイフレームレートの映像信号の連続する所定フレーム数の輝度レベルを検出し、上述の標準フレームレートの映像信号に、所定フレーム数のフレームの輝度検出レベルを示す表示信号を重畳して、標準フレームレートの表示用像信号を生成する(図12参照)。例えば、所定フレーム数は、第2のフレームレートと光源周波数とから求められるフリッカ周期となるフレーム数である。
この第3の方法で得られたフリッカ確認のための標準フレームレートの表示用映像信号は、所定フレーム数のフレームの輝度検出レベルを示す表示信号を重畳してなるものである。そのため、表示映像上に、連続する所定フレーム数のフレームで検出された輝度レベルが、例えばバーあるいは数値などで表示され、ユーザは、ハイフレームレートの映像信号に含まれるフリッカの程度を容易に確認できるものとなる。
また、ビデオシステム500は、フリッカ確認のための標準フレームレートの表示用映像信号がSDI信号として入力され、サーバ521のオペレータにフリッカ確認のための表示映像を提示するモニタ523を有している。なお、このモニタ523は、フリッカ確認のための表示映像を提示するだけでなく、ストレージに記録されているファイル内の映像を適宜確認するためのモニタを兼用していてもよい。
また、ビデオシステム500は、スイッチャ(Switcher)525を有している。CCU502A,502Bで得られたハイフレームレートの映像信号503A,503Bは、スイッチャ525にSDI信号として入力される。また、サーバ521で再生されたハイフレームレートの映像信号524もスイッチャ525にSDI信号として入力される。
スイッチャ525は、カメラシステム、サーバ521などの複数の入力機器から入力されたハイフレームレートの映像信号から選択的に所定の映像信号を取り出して本線信号526として出力するか、あるいは複数の入力機器から入力されたハイフレームレートの映像信号のうち任意の映像信号をミックスして本線信号526として出力する。
「サーバの構成」
図14は、サーバ521の構成例を示している。このサーバ521は、SDI入力部531と、エンコーダ532と、メモリコントローラ533と、ストレージ534と、デコーダ535と、SDI出力部536と、切換スイッチ537を有している。
SDI入力部531は、ハイフレームレートの映像信号503をSDI信号として受け取り、そのSDI信号からハイフレームレートの映像信号503を抽出する。ここで、ハイフレームレートの映像信号503は1系統で入力される場合と、複数系統で入力される場合のいずれであってもよい。例えば、ハイフレームレートの映像信号503が180fpsの映像信号であった場合、例えば、1系統の180fpsの映像信号で供給されるか、あるいは3系統の60fpsの映像信号で供給される。
エンコーダ532は、SDI入力部531で得られたハイフレームレートの映像信号に対して例えばXAVC等の圧縮フォーマットによる符号化処理を施してファイル(記録ファイル)を生成する。エンコーダ532で生成されたファイルは、メモリコントローラ533の制御のもと、ストレージ534に記録され、再生される。メモリコントローラ533は、記録再生部を構成している。
メモリコントローラ533は、通常出力モードでは、ストレージ534からハイフレームレートの映像信号を再生してそのまま出力する。一方、フリッカ確認モードでは、ストレージ534からハイフレームレートの映像信号を再生し、さらにこのハイフレームレートの映像信号に対して処理をして、上述した第1の方法、第2の方法あるいは第3の方法によるフリッカ確認のための標準フレームレートの表示用映像信号を出力する。メモリコントローラ533は、記録再生部を構成すると共に映像信号の処理部を構成している。
デコーダ535は、メモリコントローラ533から出力された映像信号に対して復号化処理を施してベースバンドの映像信号を得る。SDI出力部536は、デコーダ535で得られた映像信号をSDI信号として出力する。切換スイッチ537は、通常出力モードではa側に接続され、SDI出力部536で得られたハイフレームレートの映像信号(SDI信号)524を本線出力として出力する。一方、切換スイッチ537は、フリッカ確認モードではb側に接続され、SDI出力部536で得られたフリッカ確認のための標準フレームレートの表示用映像信号(SDI信号)522をフリッカ確認出力として出力する。
図15は、サーバ521の他の構成例を示している。この図15において、図14と対応する部分には同一符号を付して示している。このサーバ521は、SDI入力部531と、エンコーダ532と、メモリコントローラ533と、ストレージ534と、デコーダ535,538と、SDI出力部536,539を有している。
SDI入力部531は、ハイフレームレートの映像信号503をSDI信号として受け取り、そのSDI信号からハイフレームレートの映像信号503を抽出する。ここで、ハイフレームレートの映像信号503は1系統で入力される場合と、複数系統で入力される場合のいずれであってもよい。例えば、ハイフレームレートの映像信号503が180fpsの映像信号であった場合、例えば、1系統の180fpsの映像信号で供給されるか、あるいは3系統の60fpsの映像信号で供給される。
エンコーダ532は、SDI入力部531で得られたハイフレームレートの映像信号に対して例えばXAVC等の圧縮フォーマットによる符号化処理を施してファイル(記録ファイル)を生成する。エンコーダ532で生成されたファイルは、メモリコントローラ533の制御のもと、ストレージ534に記録され、再生される。メモリコントローラ533は、記録再生部を構成している。
メモリコントローラ533は、ストレージ534からハイフレームレートの映像信号を再生してそのまま出力する。デコーダ535は、メモリコントローラ533から出力されたハイフレームレートの映像信号に対して復号化処理を施してベースバンドの映像信号を得る。SDI出力部536は、デコーダ535で得られたハイフレームレートの映像信号をSDI信号とし、このハイフレームレートの映像信号(SDI信号)524を本線出力として出力する。
また、メモリコントローラ533は、ストレージ534からハイフレームレートの映像信号を再生し、さらにこのハイフレームレートの映像信号に対して処理をして、上述した第1の方法、第2の方法あるいは第3の方法によるフリッカ確認のための標準フレームレートの表示用映像信号を出力する。メモリコントローラ533は、記録再生部を構成すると共に映像信号の処理部を構成している。
デコーダ538は、メモリコントローラ533から出力された標準フレームレートの表示用映像信号に対して復号化処理を施してベースバンドの映像信号を得る。SDI出力部539は、デコーダ538で得られた標準フレームレートの表示用映像信号をSDI信号とし、この表示用映像信号(SDI信号)522をフリッカ確認出力として出力する。
図16は、サーバ521のさらに他の構成例を示している。この図16において、図15と対応する部分には同一符号を付して示している。このサーバ521は、SDI入力部531と、エンコーダ532と、メモリコントローラ533と、ストレージ534と、デコーダ535と、SDI出力部536,539と、処理部541を有している。
SDI入力部531は、ハイフレームレートの映像信号503をSDI信号として受け取り、そのSDI信号からハイフレームレートの映像信号503を抽出する。ここで、ハイフレームレートの映像信号503は1系統で入力される場合と、複数系統で入力される場合のいずれであってもよい。例えば、ハイフレームレートの映像信号503が180fpsの映像信号であった場合、例えば、1系統の180fpsの映像信号で供給されるか、あるいは3系統の60fpsの映像信号で供給される。
エンコーダ532は、SDI入力部531で得られたハイフレームレートの映像信号に対して例えばXAVC等の圧縮フォーマットによる符号化処理を施してファイル(記録ファイル)を生成する。エンコーダ532で生成されたファイルは、メモリコントローラ533の制御のもと、ストレージ534に記録され、再生される。メモリコントローラ533は、記録再生部を構成している。
メモリコントローラ533は、ストレージ534からハイフレームレートの映像信号を再生してそのまま出力する。デコーダ535は、メモリコントローラ533から出力されたハイフレームレートの映像信号に対して復号化処理を施してベースバンドの映像信号を得る。SDI出力部536は、デコーダ535で得られたハイフレームレートの映像信号をSDI信号とし、このハイフレームレートの映像信号(SDI信号)524を本線出力として出力する。
処理部541は、SDI入力部531で得られたハイフレームレートの映像信号に対して処理をして、上述した第1の方法、第2の方法あるいは第3の方法によるフリッカ確認のための標準フレームレートの表示用映像信号を出力する。SDI出力部539は、処理部541で得られた標準フレームレートの表示用映像信号をSDI信号とし、この表示用映像信号(SDI信号)522をフリッカ確認出力として出力する。
上述したように、図13に示すビデオシステム500においては、サーバ521で、ハイフレームレートの映像信号503(503A,503B)に基づいて、フリッカ確認のための標準フレームレートの表示用信号が生成され、モニタ523にフリッカ確認のための表示映像が提示される。これにより、サーバのオペレータは、ハイフレームレートの映像信号に含まれるフリッカの程度を容易に確認できる。なお、上述の説明ではサーバ521のインタフェースがSDIであるとして説明としたが、サーバ521のインタフェースはSDIに限定されるものではなく、一般的なビデオ信号をやり取りするその他のインタフェースを用いた構成とすることも考えられる。
<3.変形例>
なお、上述実施の形態においては、本技術を撮像装置1(図1参照)あるいはサーバ521(図13参照)に適用し、ハイフレームレートの映像信号に含まれるフリッカの程度を確認する例を示した。しかし、本技術におけるフリッカ確認のための標準フレームレートの表示用映像信号を生成する処理部(処理回路)を、CCU502,512やスイッチャ525に持つ構成も考えられる。また、例えば、図13のビデオシステム500において、カメラ501A,501BとCCU502A,502Bとの間にBPU(Base Band Processor Unit)が配置される構成であれば、このBPUにフリッカ確認のための標準フレームレートの表示用映像信号を生成する処理部(処理回路)を設けることも考えられる。
また、上述実施の形態では、撮像レートが標準フレームレートの整数倍である例を示したが、本技術は、撮像フレームレートが標準フレームレートの整数倍でない場合であっても適用し得るものである。
また、本技術は、以下のような構成を取ることもできる。
(1)第1のフレームレートより高い第2のフレームレートの映像信号から上記第1のフレームレートの表示用映像信号を生成する映像信号処理部を備え、
上記映像信号処理部は、
フレーム間引き処理により、上記第2のフレームレートの映像信号から上記第1のフレームレートの表示用映像信号を生成し、
上記第2のフレームレートと光源周波数の関係から間引くフレームを決定する
映像信号処理装置。
(2)上記映像信号処理部は、
上記第2のフレームレートと上記光源周波数とからフリッカ周期となるフレーム数を求め、
上記フリッカ周期のフレーム数の連続したフレームが存在するように間引くフレームを決定する
前記(1)に記載の映像信号処理装置。
(3)上記フリッカ周期となるフレーム数は、
フリッカ周期となるフレーム数
=LCM(光源周波数,第2のフレームレート)/(光源周波数)
の式から求められる
前記(2)に記載の映像信号処理装置。
(4)上記フリッカ周期となるフレーム数は、
フリッカ周期となるフレーム数
=ROUND(第2のフレームレート/光源周波数)
の式から求められる
前記(2)に記載の映像信号処理装置。
(5)上記映像信号処理部は、
所定フレーム毎に、フリッカ位相が順次変化していくフレームを取り出すように間引くフレームを決定する
前記(1)に記載の映像信号処理装置。
(6)上記映像信号処理部は、
通常処理モードとフリッカ確認モードを有し、
上記フリッカ確認モードにあるとき、
上記フレーム間引き処理により、上記第2のフレームレートの映像信号から上記第1のフレームレートの表示用映像信号を生成し、
上記第2のフレームレートと光源周波数の関係から間引くフレームを決定する
前記(1)から(5)のいずれかに記載の映像信号処理装置。
(7)映像信号処理部が、第1のフレームレートより高い第2のフレームレートの映像信号からフレーム間引き処理により上記第1のフレームレートの表示用映像信号を生成する映像信号処理ステップを有し、
上記映像信号処理ステップでは、
上記第2のフレームレートと光源周波数の関係から間引くフレームを決定する
映像信号処理方法。
(8)第1のフレームレートより高い第2のフレームレートの映像信号を得る撮像部と、
上記第2のフレームレートの映像信号からフレーム間引き処理により上記第1のフレームレートの表示用映像信号を生成する映像信号処理部を備え、
上記映像信号処理部は、
上記第2のフレームレートと光源周波数の関係から間引くフレームを決定する
撮像装置。
(9)上記映像信号処理部は、
上記第2のフレームレートと上記光源周波数とからフリッカ周期となるフレーム数を求め、
上記フリッカ周期のフレーム数の連続したフレームが存在するように間引くフレームを設定する
前記(8)に記載の撮像装置。
(10)上記映像信号処理部は、
所定フレーム毎に、フリッカ位相が順次変化していくフレームを取り出すように間引くフレームを決定する
前記(8)に記載の撮像装置。
(11)上記映像信号処理部は、
通常処理モードとフリッカ確認モードを有し、
上記フリッカ確認モードにあるとき、
上記フレーム間引き処理により、上記第2のフレームレートの映像信号から上記第1のフレームレートの表示用映像信号を生成し、
上記第2のフレームレートと光源周波数の関係から間引くフレームを決定する
前記(8)から(10)のいずれかに記載の撮像装置。
(12)上記フリッカ確認モードにあるとき、上記表示用映像信号による映像を表示する表示部に、上記フリッカ確認モードにあることを表示する表示制御部をさらに備える
前記(11)に記載の撮像装置。
(13)上記第2のフレームレートの映像信号に対して、上記第2のフレームレートおよび光源周波数に基づいてフリッカ補正処理を行うフリッカ補正部をさらに備え、
上記映像信号処理部は、上記フリッカ補正された上記第2のフレームレートの映像信号から上記第1のフレームレートの表示用映像信号を生成する
前記(8)から(12)のいずれかに記載の撮像装置。
(14)上記フリッカ補正部のフリッカ補正処理を操作する操作部をさらに備える
前記(13)に記載の撮像装置。
(15)第1のフレームレートより高い第2のフレームレートの映像信号を得る撮像部を備える撮像装置におけるフリッカ確認方法であって、
映像信号処理部が、上記第2のフレームレートの映像信号からフレーム間引き処理により上記第1のフレームレートの表示用映像信号を生成する映像信号処理ステップと、
表示制御部が、上記第1のフレームレートの表示用映像信号による画像を表示部に表示する表示制御ステップを有し、
上記映像信号処理ステップでは、
上記第2のフレームレートと光源周波数の関係から間引くフレームを決定する
撮像装置におけるフリッカ確認方法。
(16)第1のフレームレートより高い第2のフレームレートの映像信号から上記第1のフレームレートの表示用映像信号を生成する映像信号処理部と、
上記第2のフレームレートの映像信号の連続する所定フレーム数のフレームの輝度レベルを検出する輝度レベル検出部と、
上記表示用映像信号に、上記所定フレーム数のフレームの検出輝度レベルを表示する表示信号を重畳する信号重畳部を備える
映像信号処理装置。
(17)上記所定フレーム数は、上記第2のフレームレートと光源周波数とから求められるフリッカ周期となるフレーム数である
前記(16)に記載の映像信号処理装置。
(18)映像信号処理部が、第1のフレームレートより高い第2のフレームレートの映像信号から上記第1のフレームレートの表示用映像信号を生成する映像信号処理ステップと、
輝度レベル検出部が、上記第2のフレームレートの連続する所定フレーム数のフレームの輝度レベルを検出する輝度レベル検出ステップと、
信号重畳部が、上記表示用映像信号に、上記所定フレーム数のフレームの検出輝度レベルを示す表示信号を重畳する信号重畳ステップを有する
映像信号処理方法。
(19)第1のフレームレートより高い第2のフレームレートの映像信号を得る撮像部と、
上記第2のフレームレートの映像信号から上記第1のフレームレートの表示用映像信号を生成する映像信号処理部と、
上記第2のフレームレートの映像信号の連続する所定フレーム数のフレームの輝度レベルを検出する輝度レベル検出部と、
上記第1のフレームレートの表示用映像信号に、上記所定フレーム数のフレームの検出輝度レベルを表示する表示信号を重畳する信号重畳部を備える
撮像装置。
(20)第1のフレームレートより高い第2のフレームレートの入力映像信号をストレージに記録し、該ストレージから出力映像信号を再生する記録再生部と、
上記第2のフレームレートの入力映像信号に基づいて、フリッカ確認のための上記第1のフレームレートの表示用映像信号を得る処理部を備える
サーバ。
(21)上記処理部は、
フレーム間引き処理により、上記第2のフレームレートの入力映像信号から上記第1のフレームレートの表示用映像信号を生成し、
上記第2のフレームレートと光源周波数の関係から間引くフレームを決定する
前記(20)に記載のサーバ。
(22)上記処理部は、
上記第2のフレームレートと上記光源周波数とからフリッカ周期となるフレーム数を求め、
上記フリッカ周期のフレーム数の連続したフレームが存在するように間引くフレームを決定する
前記(21)に記載のサーバ。
(23)上記処理部は、
所定フレーム毎に、フリッカ位相が順次変化していくフレームを取り出すように間引くフレームを決定する
前記(21)に記載のサーバ。
(24)上記処理部は、
上記第2のフレームレートの入力映像信号から生成された上記第1のフレームレートの映像信号に、上記第2のフレームレートの映像信号の連続する所定フレーム数のフレームの輝度レベルを表示する表示信号を重畳して上記第1のフレームレートの表示用映像信号を生成する
前記(20)に記載のサーバ。
(25)上記所定フレーム数は、上記第2のフレームレートと光源周波数とから求められるフリッカ周期となるフレーム数である
前記(24)に記載のサーバ。
1・・・撮像装置
10・・・レンズ部
20・・・撮像部
30・・・信号補正回路
31・・・欠陥補正回路
32・・・フリッカ補正回路
40・・・ニー・ガンマ補正回路
50・・・ファインダ出力生成部
60・・・本線系信号処理部
70・・・ファインダ
80・・・操作入力部
90・・・不揮発性メモリ
100・・・CPU
321・・・メモリコントローラ
322・・・メモリ
323・・・加重加算回路
500・・・ビデオシステム
501A,510B・・・カメラ
502A,502B・・・CCU
521・・・サーバ
523・・・モニタ
525・・・スイッチャ
531・・・SDI入力部
532・・・エンコーダ
533・・・メモリコントローラ
534・・・ストレージ
535,538・・・デコーダ
536,539・・・SDI出力部
537・・・切換スイッチ
541・・・処理部

Claims (14)

  1. 第1のフレームレートより高い第2のフレームレートの映像信号から上記第1のフレームレートの表示用映像信号を生成する映像信号処理部を備え、
    上記映像信号処理部は、
    フレーム間引き処理により、上記第2のフレームレートの映像信号から上記第1のフレームレートの表示用映像信号を生成し、
    上記第2のフレームレートと光源周波数の関係から間引くフレームを決定する
    映像信号処理装置。
  2. 上記映像信号処理部は、
    上記第2のフレームレートと上記光源周波数とからフリッカ周期となるフレーム数を求め、
    上記フリッカ周期のフレーム数の連続したフレームが存在するように間引くフレームを決定する
    請求項1に記載の映像信号処理装置。
  3. 上記フリッカ周期となるフレーム数は、
    フリッカ周期となるフレーム数
    =LCM(光源周波数,第2のフレームレート)/(光源周波数)
    の式から求められる
    請求項2に記載の映像信号処理装置。
  4. 上記フリッカ周期となるフレーム数は、
    フリッカ周期となるフレーム数
    =ROUND(第2のフレームレート/光源周波数)
    の式から求められる
    請求項2に記載の映像信号処理装置。
  5. 上記映像信号処理部は、
    所定フレーム毎に、フリッカ位相が順次変化していくフレームを取り出すように間引くフレームを決定する
    請求項1に記載の映像信号処理装置。
  6. 上記映像信号処理部は、
    通常処理モードとフリッカ確認モードを有し、
    上記フリッカ確認モードにあるとき、
    上記フレーム間引き処理により、上記第2のフレームレートの映像信号から上記第1のフレームレートの表示用映像信号を生成し、
    上記第2のフレームレートと光源周波数の関係から間引くフレームを決定する
    請求項1から5のいずれかに記載の映像信号処理装置。
  7. 第1のフレームレートより高い第2のフレームレートの映像信号を得る撮像部と、
    上記第2のフレームレートの映像信号からフレーム間引き処理により上記第1のフレームレートの表示用映像信号を生成する映像信号処理部を備え、
    上記映像信号処理部は、
    上記第2のフレームレートと光源周波数の関係から間引くフレームを決定する
    撮像装置。
  8. 上記映像信号処理部は、
    上記第2のフレームレートと上記光源周波数とからフリッカ周期となるフレーム数を求め、
    上記フリッカ周期のフレーム数の連続したフレームが存在するように間引くフレームを設定する
    請求項7に記載の撮像装置。
  9. 上記映像信号処理部は、
    所定フレーム毎に、フリッカ位相が順次変化していくフレームを取り出すように間引くフレームを決定する
    請求項7に記載の撮像装置。
  10. 上記映像信号処理部は、
    通常処理モードとフリッカ確認モードを有し、
    上記フリッカ確認モードにあるとき、
    上記フレーム間引き処理により、上記第2のフレームレートの映像信号から上記第1のフレームレートの表示用映像信号を生成し、
    上記第2のフレームレートと光源周波数の関係から間引くフレームを決定する
    請求項7から9のいずれかに記載の撮像装置。
  11. 上記フリッカ確認モードにあるとき、上記表示用映像信号による映像を表示する表示部に、上記フリッカ確認モードにあることを表示する表示制御部をさらに備える
    請求項10に記載の撮像装置。
  12. 上記第2のフレームレートの映像信号に対して、上記第2のフレームレートおよび光源周波数に基づいてフリッカ補正処理を行うフリッカ補正部をさらに備え、
    上記映像信号処理部は、上記フリッカ補正された上記第2のフレームレートの映像信号から上記第1のフレームレートの表示用映像信号を生成する
    請求項7から11のいずれかに記載の撮像装置。
  13. 上記フリッカ補正部のフリッカ補正処理を操作する操作部をさらに備える
    請求項12に記載の撮像装置。
  14. 第1のフレームレートより高い第2のフレームレートの映像信号を得る撮像部を備える撮像装置におけるフリッカ確認方法であって、
    映像信号処理部が、上記第2のフレームレートの映像信号からフレーム間引き処理により上記第1のフレームレートの表示用映像信号を生成する映像信号処理ステップと、
    表示制御部が、上記第1のフレームレートの表示用映像信号による画像を表示部に表示する表示制御ステップを有し、
    上記映像信号処理ステップでは、
    上記第2のフレームレートと光源周波数の関係から間引くフレームを決定する
    撮像装置におけるフリッカ確認方法。
JP2018547608A 2016-10-27 2017-10-18 映像信号処理装置、撮像装置および撮像装置におけるフリッカ確認方法 Active JP7047766B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2016210889 2016-10-27
JP2016210889 2016-10-27
PCT/JP2017/037768 WO2018079390A1 (ja) 2016-10-27 2017-10-18 映像信号処理装置、撮像装置、撮像装置におけるフリッカ確認方法およびサーバ

Publications (2)

Publication Number Publication Date
JPWO2018079390A1 JPWO2018079390A1 (ja) 2019-09-12
JP7047766B2 true JP7047766B2 (ja) 2022-04-05

Family

ID=62023587

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2018547608A Active JP7047766B2 (ja) 2016-10-27 2017-10-18 映像信号処理装置、撮像装置および撮像装置におけるフリッカ確認方法

Country Status (3)

Country Link
US (2) US11172143B2 (ja)
JP (1) JP7047766B2 (ja)
WO (1) WO2018079390A1 (ja)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20200016559A (ko) 2018-08-07 2020-02-17 삼성전자주식회사 복수의 구간 영상들을 포함하는 동영상 데이터를 생성하는 전자 장치 및 방법
WO2020066187A1 (ja) * 2018-09-27 2020-04-02 富士フイルム株式会社 撮像素子、撮像装置、画像データ処理方法、及びプログラム
JP6924908B2 (ja) * 2018-09-27 2021-08-25 富士フイルム株式会社 撮像素子、撮像装置、画像データ出力方法、及びプログラム
JP6932895B1 (ja) * 2020-05-20 2021-09-08 エスゼット ディージェイアイ テクノロジー カンパニー リミテッドSz Dji Technology Co.,Ltd 画像処理装置、撮像装置、移動体、プログラム及び方法
KR20220121712A (ko) * 2021-02-25 2022-09-01 캐논 가부시끼가이샤 피사체의 주기적인 광량변화에 의한 플리커를 검출 가능한 촬상 장치, 플리커 검출 방법 및 비일시적 컴퓨터 판독 가능한 기억매체
JP2022158243A (ja) * 2021-04-01 2022-10-17 キヤノン株式会社 撮像装置及びその制御方法、プログラム、記憶媒体

Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008311854A (ja) 2007-06-13 2008-12-25 Elmo Co Ltd ビデオカメラおよびビデオカメラにおけるフリッカ低減方法
JP2009135792A (ja) 2007-11-30 2009-06-18 Olympus Imaging Corp 撮像装置および画像信号処理方法
JP2010063169A (ja) 2005-06-13 2010-03-18 Sony Corp 画像処理装置および撮像装置
JP2010272999A (ja) 2009-05-20 2010-12-02 Canon Inc 撮像装置
JP2012129972A (ja) 2010-11-25 2012-07-05 Casio Comput Co Ltd 撮像装置、撮像制御方法及びプログラム
JP2011188101A5 (ja) 2010-03-05 2013-04-25
WO2014199542A1 (ja) 2013-06-14 2014-12-18 パナソニック インテレクチュアル プロパティ コーポレーション オブ アメリカ 撮像装置、集積回路およびフリッカ低減方法
JP2015115922A (ja) 2013-12-16 2015-06-22 オリンパス株式会社 撮像装置および撮像方法
JP2016025510A (ja) 2014-07-22 2016-02-08 キヤノン株式会社 撮像装置、その制御方法及びプログラム
WO2016063023A1 (en) 2014-10-20 2016-04-28 Apical Limited Method of reducing digital video flicker

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5566133B2 (ja) * 2010-03-05 2014-08-06 キヤノン株式会社 フレームレート変換処理装置
JP5814865B2 (ja) * 2012-06-20 2015-11-17 株式会社 日立産業制御ソリューションズ 撮像装置

Patent Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010063169A (ja) 2005-06-13 2010-03-18 Sony Corp 画像処理装置および撮像装置
JP2008311854A (ja) 2007-06-13 2008-12-25 Elmo Co Ltd ビデオカメラおよびビデオカメラにおけるフリッカ低減方法
JP2009135792A (ja) 2007-11-30 2009-06-18 Olympus Imaging Corp 撮像装置および画像信号処理方法
JP2010272999A (ja) 2009-05-20 2010-12-02 Canon Inc 撮像装置
JP2011188101A5 (ja) 2010-03-05 2013-04-25
JP2012129972A (ja) 2010-11-25 2012-07-05 Casio Comput Co Ltd 撮像装置、撮像制御方法及びプログラム
WO2014199542A1 (ja) 2013-06-14 2014-12-18 パナソニック インテレクチュアル プロパティ コーポレーション オブ アメリカ 撮像装置、集積回路およびフリッカ低減方法
JP2015115922A (ja) 2013-12-16 2015-06-22 オリンパス株式会社 撮像装置および撮像方法
JP2016025510A (ja) 2014-07-22 2016-02-08 キヤノン株式会社 撮像装置、その制御方法及びプログラム
WO2016063023A1 (en) 2014-10-20 2016-04-28 Apical Limited Method of reducing digital video flicker

Also Published As

Publication number Publication date
US11582401B2 (en) 2023-02-14
WO2018079390A1 (ja) 2018-05-03
US20220006943A1 (en) 2022-01-06
JPWO2018079390A1 (ja) 2019-09-12
US11172143B2 (en) 2021-11-09
US20190268525A1 (en) 2019-08-29

Similar Documents

Publication Publication Date Title
JP7047766B2 (ja) 映像信号処理装置、撮像装置および撮像装置におけるフリッカ確認方法
US9413953B2 (en) Image capturing apparatus and method for controlling the same
US7773825B2 (en) Image stabilization apparatus, method thereof, and program product thereof
JP6812258B2 (ja) 撮像装置、その制御方法およびプログラム
CN101635797A (zh) 摄像装置
JP2012199752A (ja) 画像処理装置と画像処理方法およびプログラム
US8547479B2 (en) Display apparatus and control method thereof
JP2017085481A (ja) 映像処理装置、映像処理方法、及び映像処理プログラム
JP2006352529A (ja) 撮像装置
JP4777116B2 (ja) 画像処理装置及び方法、及び撮像装置
JP5197801B2 (ja) 動画再生システム及び撮影装置
US20130177287A1 (en) Reproduction apparatus, image capturing apparatus, and program
JP2013050531A (ja) 撮像装置及びフォーカス制御方法
JP6210772B2 (ja) 情報処理装置、撮像装置、制御方法、及びプログラム
JP2014011780A (ja) 画像合成装置、その制御方法、および制御プログラム、並びに記録媒体
JP6602713B2 (ja) 内視鏡装置
JP5304080B2 (ja) 画像再生装置および画像再生プログラム
JP6075829B2 (ja) 撮像装置、カメラシステム、撮像装置の制御方法、プログラム、記憶媒体
JP2006352227A (ja) 撮像装置
JP2017085466A (ja) 撮像装置、及びその制御方法
JP2007281654A (ja) 画像再生装置
JP5507865B2 (ja) 画像処理装置、画像処理方法
JP2017011676A (ja) 画像処理装置及び画像処理方法
JP5656598B2 (ja) 撮像装置、その制御方法、プログラム及び画像処理装置
JP6520566B2 (ja) 画像記録装置

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20200706

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20200706

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20210914

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20211029

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20220222

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20220307

R151 Written notification of patent or utility model registration

Ref document number: 7047766

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151