JP7033445B2 - Semiconductor devices and their manufacturing methods - Google Patents

Semiconductor devices and their manufacturing methods Download PDF

Info

Publication number
JP7033445B2
JP7033445B2 JP2017233550A JP2017233550A JP7033445B2 JP 7033445 B2 JP7033445 B2 JP 7033445B2 JP 2017233550 A JP2017233550 A JP 2017233550A JP 2017233550 A JP2017233550 A JP 2017233550A JP 7033445 B2 JP7033445 B2 JP 7033445B2
Authority
JP
Japan
Prior art keywords
lead
cutting
width
die pad
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2017233550A
Other languages
Japanese (ja)
Other versions
JP2019102697A (en
Inventor
光廣 咲間
勝 秋野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Ablic Inc
Original Assignee
Ablic Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ablic Inc filed Critical Ablic Inc
Priority to JP2017233550A priority Critical patent/JP7033445B2/en
Publication of JP2019102697A publication Critical patent/JP2019102697A/en
Application granted granted Critical
Publication of JP7033445B2 publication Critical patent/JP7033445B2/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector

Landscapes

  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
  • Lead Frames For Integrated Circuits (AREA)

Description

本発明は、表面実装型の半導体装置およびその製造方法に関する。 The present invention relates to a surface mount type semiconductor device and a method for manufacturing the same.

電子機器の小型軽量化及び高機能化のニーズに伴い、電子機器に半導体装置を高密度に実装することが可能な表面実装型パッケージが多用されている。表面実装型パッケージのうち、ノンリードタイプの半導体装置として、接続信頼性を確保するためにいくつかの形態が提案されている。 With the need for smaller size, lighter weight and higher functionality of electronic devices, surface mount type packages capable of mounting semiconductor devices at high density on electronic devices are often used. Among the surface mount type packages, several forms have been proposed as non-lead type semiconductor devices in order to ensure connection reliability.

図１０には、リード５１の下に切削面を設け、その切削面にメッキ層５３を施した樹脂封止体５２からなる半導体装置５０が図示されている。この切削面により、リード５１と半田が接続される接続面積が大きくなり、実装強度が向上する。（例えば、特許文献１参照） FIG. 10 shows a semiconductor device 50 made of a resin encapsulant 52 having a cutting surface provided under the lead 51 and a plating layer 53 applied to the cutting surface. Due to this cutting surface, the connection area where the lead 51 and the solder are connected becomes large, and the mounting strength is improved. (See, for example, Patent Document 1)

特開２０１６－２１９５２０号公報Japanese Unexamined Patent Publication No. 2016-219520

しかしながら、このようなノンリードタイプの半導体装置の場合、パッケージ外形に対しリードが全く出ていないため、樹脂封止体の外形からリードがでているリードタイプの半導体装置と比べ、外観検査での半田濡れ性の判定が難しい。 However, in the case of such a non-lead type semiconductor device, since the lead does not appear at all with respect to the outer shape of the package, the appearance inspection is performed as compared with the lead type semiconductor device in which the lead appears from the outer shape of the resin encapsulant. It is difficult to judge the solder wettability.

図１１は、従来のノンリードタイプの半導体装置を基板実装したときの断面図である。図１１（ａ）のように、半田の裾引き、すなわち、半田フィレット２２の長さが十分な場合は外観検査装置によって検査可能であるが、図１１（ｂ）のように、半田フィレット２２の長さが短いと、切削面の下に半田フィレット２２が隠れて半田濡れ性の検査が十分にできないという問題がある。 FIG. 11 is a cross-sectional view when a conventional non-lead type semiconductor device is mounted on a substrate. As shown in FIG. 11 (a), the hem of the solder, that is, when the length of the solder fillet 22 is sufficient, it can be inspected by the visual inspection device, but as shown in FIG. 11 (b), the solder fillet 22 can be inspected. If the length is short, there is a problem that the solder fillet 22 is hidden under the cutting surface and the solder wettability cannot be sufficiently inspected.

本発明は、かかる課題に鑑みなされたもので、外観検査装置での半田フィレットの検査が容易となる半導体装置およびその製造方法を提供する。 The present invention has been made in view of the above problems, and provides a semiconductor device and a method for manufacturing the same, which facilitates inspection of solder fillets by a visual inspection device.

上記課題を解決するために、本発明では、以下の手段を用いた。 In order to solve the above problems, the following means were used in the present invention.

まず、半導体チップを載置するダイパッドと、
前記ダイパッドの周囲に配置された複数のリードと、
前記リードの下面および前記リードの前記ダイパッドから遠い側の側面を露出する樹脂封止体と、を備え、
前記リードは、前記リードの側面の上部に設けられた第１切削面と、前記リードの側面の下部に設けられた第２切削面と、前記第１切削面と前記第２切削面に挟まれたリード突部と、を有し、
前記リードの前記下面、前記第２切削面および前記リード突部の端面にメッキ層が設けられていることを特徴とする半導体装置とした。 First, the die pad on which the semiconductor chip is placed and
With a plurality of leads arranged around the die pad,
A resin encapsulant that exposes the lower surface of the lead and the side surface of the lead far from the die pad.
The lead is sandwiched between a first cutting surface provided on the upper part of the side surface of the lead, a second cutting surface provided on the lower part of the side surface of the lead, and the first cutting surface and the second cutting surface. With a lead protrusion,
The semiconductor device is characterized in that a plating layer is provided on the lower surface of the lead, the second cutting surface, and the end surface of the lead protrusion.

また、半導体チップを載置するダイパッドと、
前記ダイパッドの周囲に配置された複数のリードと、
前記リードの下面および前記リードの前記ダイパッドから遠い側の側面を露出する樹脂封止体と、を備え、
前記リードは、前記リードの側面の上部に設けられた第１切削面と、前記リードの側面の下部に設けられた第２切削面と、前記第１切削面と前記第２切削面に挟まれたリード突部と、を有し、
前記リードの前記下面、前記第１切削面および前記第２切削面にメッキ層が設けられていることを特徴とする半導体装置とした。 In addition, the die pad on which the semiconductor chip is placed and
With a plurality of leads arranged around the die pad,
A resin encapsulant that exposes the lower surface of the lead and the side surface of the lead far from the die pad.
The lead is sandwiched between a first cutting surface provided on the upper part of the side surface of the lead, a second cutting surface provided on the lower part of the side surface of the lead, and the first cutting surface and the second cutting surface. With a lead protrusion,
The semiconductor device is characterized in that a plating layer is provided on the lower surface of the lead, the first cutting surface, and the second cutting surface.

また、ダイパッドと前記ダイパッドの周囲に配置された複数のリードとを有するリードフレームを準備する工程と、
前記ダイパッド上に半導体チップを載置し、前記半導体チップと前記リードを電気的に接続する工程と、
少なくとも前記ダイパッドと前記半導体チップと前記リードとを樹脂封止する工程と、
前記リードの下面側から第１の高さまで、第１の幅のダイシングブレードで切削する第１の切削工程と、
前記リードの前記第１の高さから第２の高さまで、前記第１の幅より狭い第２の幅のダイシングブレードで切削する第２の切削工程と、
前記第１の切削工程と第２の切削工程によって形成された切削溝および前記リードの下面にメッキ層を形成する工程と、
前記リードの前記下面とは反対側の樹脂封止体の上面から前記第１の高さと前記第２の高さの間の第３の高さまで、前記第２の幅より広い第３の幅のダイシングブレードで切削する第３の切削工程と、を備え、
前記第１の切削工程と第２の切削工程と第３の切削工程で形成された切削溝のおのおのは平面視的に重なることを特徴とする半導体装置の製造方法を用いた。 Further, a step of preparing a lead frame having a die pad and a plurality of leads arranged around the die pad, and a step of preparing a lead frame.
A step of placing a semiconductor chip on the die pad and electrically connecting the semiconductor chip and the lead.
At least a step of resin-sealing the die pad, the semiconductor chip, and the lead,
A first cutting step of cutting from the lower surface side of the lead to the first height with a dicing blade having a first width,
A second cutting step of cutting from the first height to the second height of the lead with a dicing blade having a second width narrower than the first width.
A step of forming a plating layer on the lower surface of the cutting groove and the lead formed by the first cutting step and the second cutting step, and
A third width wider than the second width, from the upper surface of the resin encapsulant opposite the lower surface of the lead to a third height between the first height and the second height. With a third cutting process, which cuts with a dicing blade,
A method for manufacturing a semiconductor device, characterized in that the cutting grooves formed in the first cutting step, the second cutting step, and the third cutting step are overlapped in a plan view was used.

また、ダイパッドと前記ダイパッドの周囲に配置された複数のリードとを有するリードフレームを準備する工程と、
前記ダイパッド上に半導体チップを載置し、前記半導体チップと前記リードを電気的に接続する工程と、
少なくとも前記ダイパッドと前記半導体チップと前記リードとを樹脂封止する工程と、
前記リードの下面側から第１の高さまで、第１の幅のダイシングブレードで切削する第１の切削工程と、
前記リードの前記下面とは反対側の樹脂封止体の上面から前記第１の高さより高い第３の高さまで、第３の幅のダイシングブレードで切削する第３の切削工程と、
前記第１の切削工程と第３の切削工程によって形成された切削溝および前記リードの下面にメッキ層を形成する工程と、
前記リードの前記第１の高さから第３の高さまで、前記第１の幅および前記第３の幅より狭い第２の幅のダイシングブレードで切削する第２の切削工程と、を備え、
前記第１の切削工程と第２の切削工程と第３の切削工程で形成された切削溝のおのおのは平面視的に重なることを特徴とする半導体装置の製造方法を用いた。 Further, a step of preparing a lead frame having a die pad and a plurality of leads arranged around the die pad, and a step of preparing a lead frame.
A step of placing a semiconductor chip on the die pad and electrically connecting the semiconductor chip and the lead.
At least a step of resin-sealing the die pad, the semiconductor chip, and the lead,
A first cutting step of cutting from the lower surface side of the lead to the first height with a dicing blade having a first width,
A third cutting step of cutting with a dicing blade having a third width from the upper surface of the resin sealing body opposite to the lower surface of the lead to a third height higher than the first height.
A step of forming a plating layer on the lower surface of the cutting groove and the lead formed by the first cutting step and the third cutting step, and
A second cutting step of cutting from the first height to the third height of the lead with a dicing blade having the first width and a second width narrower than the third width is provided.
A method for manufacturing a semiconductor device, characterized in that the cutting grooves formed in the first cutting step, the second cutting step, and the third cutting step are overlapped in a plan view was used.

上記手段を用いることで、半導体装置を基板実装したときの半田フィレットの外観検査が容易となる。 By using the above means, it becomes easy to inspect the appearance of the solder fillet when the semiconductor device is mounted on the substrate.

本発明の第１実施形態にかかる半導体装置の構造図である。It is a structural drawing of the semiconductor device which concerns on 1st Embodiment of this invention. 本発明の第１実施形態にかかる半導体装置の基板実装図である。It is a substrate mounting drawing of the semiconductor device which concerns on 1st Embodiment of this invention. 本発明の第１実施形態にかかる半導体装置の製造方法の説明図である。It is explanatory drawing of the manufacturing method of the semiconductor device which concerns on 1st Embodiment of this invention. 図３に続く、本発明の第１実施形態にかかる半導体装置の製造方法の説明図である。It is explanatory drawing of the manufacturing method of the semiconductor device which concerns on 1st Embodiment of this invention following FIG. 本発明の第１実施形態にかかる半導体装置の製造に用いるダイシングブレードの断面図である。It is sectional drawing of the dicing blade used for manufacturing the semiconductor device which concerns on 1st Embodiment of this invention. 本発明の第２実施形態にかかる半導体装置の構造図である。It is a structural drawing of the semiconductor device which concerns on 2nd Embodiment of this invention. 本発明の第２実施形態にかかる半導体装置の基板実装図である。It is a substrate mounting drawing of the semiconductor device which concerns on 2nd Embodiment of this invention. 本発明の第２実施形態にかかる半導体装置の製造方法の説明図である。It is explanatory drawing of the manufacturing method of the semiconductor device which concerns on 2nd Embodiment of this invention. 図８に続く、本発明の第２実施形態にかかる半導体装置の製造方法の説明図である。FIG. 8 is an explanatory diagram of a method for manufacturing a semiconductor device according to a second embodiment of the present invention, following FIG. 従来の半導体装置の構造図である。It is a structural drawing of a conventional semiconductor device. 従来の半導体装置の基板実装図である。It is a board mounting diagram of a conventional semiconductor device.

以下、本発明の半導体装置の実施形態について詳細に説明する。
図１は、本発明の第１実施形態にかかる半導体装置の構造図である。図１（ａ）は、平面図、図１（ｂ）は、Ａ－Ａ'線断面図、図１（ｃ）はリード突部の拡大断面図である。 Hereinafter, embodiments of the semiconductor device of the present invention will be described in detail.
FIG. 1 is a structural diagram of a semiconductor device according to the first embodiment of the present invention. 1 (a) is a plan view, FIG. 1 (b) is a sectional view taken along the line AA', and FIG. 1 (c) is an enlarged sectional view of a lead protrusion.

図１（ａ）に示すように、半導体装置２０は樹脂封止体２の側面のそれぞれにリード突部８が設けられている。そして、リード突部８と隣接するリード突部８の間には樹脂突部１９が設けられ、リード突部８の端面１０と樹脂突部１９の端面１８は同一の端面を成している。図はＤＦＮ（Dual Flat Non-leaded）パッケージの例であるが、樹脂封止体２の４つの側面のそれぞれにリード４を設けたＱＦＮ（Quad Flat Non-leaded）パッケージであっても良い。図１（ｂ）に示すように、樹脂封止体２の底面にはダイパッド５の下面が露出し、ダイパッド５の下面の反対面である搭載面には半導体チップ１が載置されている。そして、ダイパッド５の周辺にはダイパッド５と離間してリード４が複数配置され、半導体チップ１の表面に設けられた電極とリード４はワイヤ３で電気的に接続されている。なお、半導体チップ１とリード４との電気的接続はワイヤ法に限られることなく、バンプを介したフリップチップボンディング法を用いても構わない。リード４の下面はダイパッド５の下面と同様、樹脂封止体２の底面から露出し、リード４のダイパッド５から遠い側の側面も樹脂封止体２から露出している。図１（ｃ）に示すように、リード４の側面の下部には断面視的にＬ字型の切削面６が設けられ、上部にはＬ字型の切削面７が設けられている。切削面６、７の形状はダイシングブレードの先端形状で決まるので先端が平頭のブレードを用いればＬ字型となるが、先端が半円状のブレードを用いれば円弧状の切削面となる。また、ブレードの先端が所定の曲率を有すれば切削面は断面視的に曲線となる。そして、上下の切削面を形成することで切削面６と切削面７に挟まれたリード突部８がリード４の側面に突出して形成される。リード４やダイパッド５は銅、銅合金または４２アロイなどの金属からなるが、半田を介して半導体装置を基板に実装するとき、これらの金属の表面は半田濡れ性が悪く、十分な実装強度が得られない。そこで、これらの金属の表面に錫膜やニッケル－金積層膜等のメッキ層を形成することで半田濡れ性が改善される。本実施形態ではリード４の下面と、切削面６およびリード突部８の端面１０にメッキ層９を被覆させている。リード突部８の下面と切削面６の上面は同一であるから、リード突部８はその上面を除く全ての表面にメッキ層９を有する構造である。 As shown in FIG. 1A, the semiconductor device 20 is provided with lead protrusions 8 on each of the side surfaces of the resin encapsulant 2. A resin protrusion 19 is provided between the lead protrusion 8 and the adjacent lead protrusion 8, and the end surface 10 of the lead protrusion 8 and the end surface 18 of the resin protrusion 19 form the same end surface. The figure is an example of a DFN (Dual Flat Non-leaded) package, but a QFN (Quad Flat Non-leaded) package in which leads 4 are provided on each of the four side surfaces of the resin encapsulant 2 may be used. As shown in FIG. 1 (b), the lower surface of the die pad 5 is exposed on the bottom surface of the resin encapsulant 2, and the semiconductor chip 1 is mounted on the mounting surface opposite to the lower surface of the die pad 5. A plurality of leads 4 are arranged around the die pad 5 so as to be separated from the die pad 5, and the electrodes provided on the surface of the semiconductor chip 1 and the leads 4 are electrically connected by wires 3. The electrical connection between the semiconductor chip 1 and the lead 4 is not limited to the wire method, and a flip chip bonding method via a bump may be used. Similar to the lower surface of the die pad 5, the lower surface of the lead 4 is exposed from the bottom surface of the resin encapsulant 2, and the side surface of the lead 4 on the side far from the die pad 5 is also exposed from the resin encapsulant 2. As shown in FIG. 1 (c), an L-shaped cutting surface 6 is provided in the lower portion of the side surface of the lead 4, and an L-shaped cutting surface 7 is provided in the upper portion in a cross-sectional view. Since the shapes of the cutting surfaces 6 and 7 are determined by the shape of the tip of the dicing blade, if a blade having a flat tip is used, the cutting surface becomes L-shaped, but if a blade having a semicircular tip is used, the cutting surface becomes an arc shape. Further, if the tip of the blade has a predetermined curvature, the cutting surface becomes a curved line in a cross-sectional view. Then, by forming the upper and lower cutting surfaces, the lead protrusion 8 sandwiched between the cutting surface 6 and the cutting surface 7 is formed so as to project to the side surface of the lead 4. The leads 4 and die pads 5 are made of metals such as copper, copper alloys or 42 alloys, but when mounting a semiconductor device on a substrate via solder, the surface of these metals has poor solder wettability and sufficient mounting strength. I can't get it. Therefore, the solder wettability is improved by forming a plating layer such as a tin film or a nickel-gold laminated film on the surface of these metals. In the present embodiment, the lower surface of the lead 4, the cutting surface 6, and the end surface 10 of the lead protrusion 8 are covered with the plating layer 9. Since the lower surface of the lead protrusion 8 and the upper surface of the cutting surface 6 are the same, the lead protrusion 8 has a structure having a plating layer 9 on all surfaces except the upper surface thereof.

図２は、本発明の第１実施形態にかかる半導体装置の基板実装図である。図２（ａ）は、実装断面図、図２（ｂ）は、実装平面図である。この基板実装図ではダイパッドおよび半導体チップ等を省略している。 FIG. 2 is a substrate mounting diagram of the semiconductor device according to the first embodiment of the present invention. 2 (a) is a cross-sectional view of the mounting, and FIG. 2 (b) is a plan view of the mounting. Die pads, semiconductor chips, etc. are omitted in this board mounting diagram.

図２（ａ）に示すように、半導体装置２０のリード４が半田を介して基板２１に接合することになるが、リード４は基板２１上に形成されるランド２３と呼ばれる電極と電気的に接続されることになる。リード４をランド２３上に投影した平面積は対応するランド２３の平面積よりも小さく、リード４の側面から基板２１に向かって半田フィレット２２と呼ばれる裾引きが形成される。本実施形態ではリード４の下面と、切削面６およびリード突部８の端面１０にメッキ層９を被覆させているので、断面視的にはリード４の下面と、切削面６およびリード突部８の端面１０に半田層２４が形成され、半田フィレット２２もリード４の周囲に延びて形成される。リード突部８の端面１０にもメッキ層が設けられ、半田フィレット２２が形成される起点がリード突部８の端面１０の上端となるため、従来の半導体装置に比べ半田が被着される高さが高く、その被着される領域も大きいため、外観検査における半田濡れ性を容易に観察することができる。たとえ、半田フィレットの長さが短い場合であっても、リード突部の下に半田フィレットが隠れて半田濡れ性の検査が十分にできないという問題はない。図２（ｂ）に示すように、平面視的にはリード突部８の周囲に半田フィレット２２が形成される。リード突部８の周囲に広がる半田フィレット２２からリード４の下の半田層形成状態を推測でき、容易な外観検査が可能となる。半導体装置を基板実装した後の外観検査においては上面方向だけでなく、斜め方向からも半田濡れ性を観察するため、リード突部を有するリード形状は半田濡れ性の良否を容易に観察することができる。さらに本構造はリード突部を有するため観察位置の特定にも有効である。 As shown in FIG. 2A, the lead 4 of the semiconductor device 20 is bonded to the substrate 21 via solder, and the lead 4 is electrically connected to an electrode called a land 23 formed on the substrate 21. Will be connected. The flat area of the lead 4 projected onto the land 23 is smaller than the flat area of the corresponding land 23, and a hem called a solder fillet 22 is formed from the side surface of the lead 4 toward the substrate 21. In the present embodiment, since the plating layer 9 is coated on the lower surface of the lead 4, the cutting surface 6, and the end surface 10 of the lead protrusion 8, the lower surface of the lead 4, the cutting surface 6, and the lead protrusion 8 are cross-sectionally viewed. A solder layer 24 is formed on the end surface 10 of 8, and a solder fillet 22 is also formed so as to extend around the lead 4. A plating layer is also provided on the end surface 10 of the lead protrusion 8, and the starting point at which the solder fillet 22 is formed is the upper end of the end surface 10 of the lead protrusion 8, so that the height to which the solder is adhered is higher than that of a conventional semiconductor device. Since the plating is high and the area to be adhered is large, the solder wettability in the visual inspection can be easily observed. Even if the length of the solder fillet is short, there is no problem that the solder fillet is hidden under the lead protrusion and the solder wettability cannot be sufficiently inspected. As shown in FIG. 2B, a solder fillet 22 is formed around the lead protrusion 8 in a plan view. The solder layer formation state under the lead 4 can be inferred from the solder fillet 22 spreading around the lead protrusion 8, and easy visual inspection becomes possible. In the visual inspection after mounting the semiconductor device on the substrate, the solder wettability is observed not only from the upper surface direction but also from the oblique direction. Therefore, the lead shape having the lead protrusion can easily observe the quality of the solder wettability. can. Furthermore, since this structure has a lead protrusion, it is also effective for specifying the observation position.

図３は、本発明の第１実施形態にかかる半導体装置の製造方法の説明図である。なお、この説明図ではダイパッドおよび半導体チップ等を省略している。 FIG. 3 is an explanatory diagram of a method for manufacturing a semiconductor device according to the first embodiment of the present invention. In this explanatory diagram, the die pad, the semiconductor chip, and the like are omitted.

まず、図３（ａ）に示すように、ダイパッド（図示せず）の周囲にリード部４１を配置したリードフレームを準備し、ダイパッド上に半導体チップ（図示せず）を載置し、半導体チップとリード部４１を電気的に接続した後、少なくともリードフレームと半導体チップを封止樹脂４２で被覆した樹脂封止体４０を形成する。 First, as shown in FIG. 3A, a lead frame in which a lead portion 41 is arranged around a die pad (not shown) is prepared, a semiconductor chip (not shown) is placed on the die pad, and the semiconductor chip is placed. After electrically connecting the lead portion 41 to the lead portion 41, a resin encapsulating body 40 in which at least the lead frame and the semiconductor chip are coated with the encapsulating resin 42 is formed.

次に、図３（ｂ）に示すように、リードフレームのリード部４１の下面から幅広（ブレード幅１００μｍ以上）のダイシングブレードを用いてリード部４１の厚さの半分以上を切削し、切削溝１１を設ける。 Next, as shown in FIG. 3B, a wide dicing blade (blade width of 100 μm or more) is used to cut more than half of the thickness of the lead portion 41 from the lower surface of the lead portion 41 of the lead frame, and a cutting groove is cut. 11 is provided.

次に、図３（ｃ）に示すように、リードフレームのリード部４１を幅狭（ブレード幅３０～８０μｍ）のダイシングブレードを用いて切削し、切削溝１２を設ける。切削溝１２は平面視的に切削溝１１と重畳し、その幅は切削溝１１の幅より狭く、切削溝１１の上面から上方にリード部４１を貫通することなくリード部４１内に設けられている。 Next, as shown in FIG. 3C, the lead portion 41 of the lead frame is cut using a dicing blade having a narrow width (blade width 30 to 80 μm) to provide a cutting groove 12. The cutting groove 12 is superposed on the cutting groove 11 in a plan view, the width thereof is narrower than the width of the cutting groove 11, and the cutting groove 12 is provided in the lead portion 41 upward from the upper surface of the cutting groove 11 without penetrating the lead portion 41. There is.

以上では、切削溝１１を形成した後に切削溝１２を形成するとしているが、これらの工程は異なる順番、すなわち切削溝１２を形成した後に切削溝１１を形成するという工程であっても構わない。 In the above, it is assumed that the cutting groove 12 is formed after the cutting groove 11 is formed, but these steps may be performed in a different order, that is, a step of forming the cutting groove 11 after forming the cutting groove 12.

図３（ｄ）に示すように、リード部４１に切削溝１１と切削溝１２によって階段状溝１７が設けられる。次いで、階段状溝１７の内面およびリード部４１の下面にはメッキ層４４が被覆される。メッキ層としては、錫膜やニッケル－金積層膜が用いられる。 As shown in FIG. 3D, the lead portion 41 is provided with a stepped groove 17 by a cutting groove 11 and a cutting groove 12. Next, the inner surface of the stepped groove 17 and the lower surface of the lead portion 41 are coated with the plating layer 44. As the plating layer, a tin film or a nickel-gold laminated film is used.

次に、図４（ａ）に示すように、リード部４１の下面とは反対側の樹脂封止体４０の上面から幅広（ブレード幅１００μｍ以上）のダイシングブレードを用いて切削溝１３を設ける。ここで用いるダイシングブレードの幅は、切削溝１１形成に用いたブレードの幅と同等以上であることが望ましい。また、切削溝１３の底面は切削溝１２の上面より低く、切削溝１１の上面より高いところに位置する。これにより、切削溝１１と切削溝１３に挟まれたリード突部８が形成されることになる。 Next, as shown in FIG. 4A, a cutting groove 13 is provided from the upper surface of the resin sealing body 40 on the side opposite to the lower surface of the lead portion 41 by using a wide dicing blade (blade width of 100 μm or more). It is desirable that the width of the dicing blade used here is equal to or larger than the width of the blade used for forming the cutting groove 11. Further, the bottom surface of the cutting groove 13 is located lower than the upper surface of the cutting groove 12 and higher than the upper surface of the cutting groove 11. As a result, the lead protrusion 8 sandwiched between the cutting groove 11 and the cutting groove 13 is formed.

なお、切削溝１１を形成する切削工程と切削溝１２を形成する切削工程と切削溝１３を形成する切削工程で用いるダイシングブレードの中心が切断中心線３０に沿うのが理想ではあるが、実際には多少のアライメントズレが発生することは避け難く、少なくとも、切削溝１２はその幅方向において、切削溝１１や切削溝１３の幅方向の中に収まっていることが望ましい。そして、切削溝１１と１３も平面視的に重なる位置に設けられることが望ましい。 Although it is ideal that the center of the dicing blade used in the cutting process of forming the cutting groove 11 and the cutting process of forming the cutting groove 12 and the cutting process of forming the cutting groove 13 is along the cutting center line 30, it is actually It is inevitable that some misalignment will occur, and it is desirable that the cutting groove 12 is at least within the width direction of the cutting groove 11 and the cutting groove 13 in the width direction thereof. It is also desirable that the cutting grooves 11 and 13 are provided at positions where they overlap in a plan view.

図４（ｂ）に示すように、切削溝１３を形成すると同時に封止樹脂付きのリードフレームが切り離されて個片化された半導体装置２０が完成する。半導体装置２０のリード突部間長さＬ１は樹脂封止体の長さＬｍよりも幾分大きくなる。 As shown in FIG. 4B, the semiconductor device 20 is completed by forming the cutting groove 13 and at the same time separating the lead frame with the sealing resin into individual pieces. The length L1 between the lead protrusions of the semiconductor device 20 is slightly larger than the length Lm of the resin encapsulant.

図５は、本発明の第１実施形態にかかる半導体装置の製造に用いるダイシングブレードの断面図である。図５（ａ）は、上記で説明した幅広のダイシングブレードおよび幅狭のダイシングブレードの断面図である。幅広のダイシングブレード２６のブレード幅は１００μｍ以上でブレード基部２６ｂからブレード先端部２６ａにかけてほぼ一定であり、幅狭のダイシングブレード２７のブレード幅は３０～８０μｍでブレード基部２７ｂからブレード先端部２７ａにかけてほぼ一定の幅を有する。図５（ｂ）には、異径ダイシングブレードを図示している。異径ダイシングブレード２８のブレード先端部２８ａのブレード幅は３０～８０μｍで、ブレード基部２８ｂのブレード幅は１００μｍ以上である。このダイシングブレード２８を用いることで、切削溝１１と切削溝１２を同時に形成することが可能となる。 FIG. 5 is a cross-sectional view of a dicing blade used for manufacturing a semiconductor device according to the first embodiment of the present invention. FIG. 5A is a cross-sectional view of the wide dicing blade and the narrow dicing blade described above. The blade width of the wide dicing blade 26 is 100 μm or more and is almost constant from the blade base 26b to the blade tip 26a, and the blade width of the narrow dicing blade 27 is 30 to 80 μm and is almost constant from the blade base 27b to the blade tip 27a. It has a certain width. FIG. 5B illustrates a dicing blade having a different diameter. The blade width of the blade tip 28a of the different diameter dicing blade 28 is 30 to 80 μm, and the blade width of the blade base 28b is 100 μm or more. By using the dicing blade 28, it is possible to form the cutting groove 11 and the cutting groove 12 at the same time.

図６は、本発明の第２実施形態にかかる半導体装置の構造図である。図６（ａ）は、平面図、図６（ｂ）は、Ａ－Ａ'線断面図、図６（ｃ）はリード突部の拡大断面図である。 FIG. 6 is a structural diagram of the semiconductor device according to the second embodiment of the present invention. 6 (a) is a plan view, FIG. 6 (b) is a sectional view taken along the line AA', and FIG. 6 (c) is an enlarged sectional view of a lead protrusion.

本実施形態の半導体装置２５が第１実施形態の半導体装置と異なる点はメッキ層９の被覆領域である。半導体装置２５の場合はリード４のリード突部８の下面である切削面６だけでなく、リード突部８の上面である切削面７にもメッキ層９を設ける構成としている。 The difference between the semiconductor device 25 of the present embodiment and the semiconductor device of the first embodiment is the covering region of the plating layer 9. In the case of the semiconductor device 25, the plating layer 9 is provided not only on the cutting surface 6 which is the lower surface of the lead protrusion 8 of the lead 4, but also on the cutting surface 7 which is the upper surface of the lead protrusion 8.

このような半導体装置を基板実装したときの基板実装図を図７に示す。図７（ａ）は、実装断面図、図７（ｂ）は、実装平面図である。なお、この基板実装図ではダイパッドおよび半導体チップ等を省略している。 FIG. 7 shows a board mounting diagram when such a semiconductor device is mounted on a board. 7 (a) is a cross-sectional view of the mounting, and FIG. 7 (b) is a plan view of the mounting. The die pad, semiconductor chip, and the like are omitted in this board mounting diagram.

図７（ａ）に示すように、半導体装置２５のリード４が半田を介して基板２１に接合することになるが、リード４は基板２１上に形成されるランド２３と呼ばれる電極と電気的に接続されることになる。リード４をランド２３上に投影した平面積は対応するランド２３の平面積よりも小さく、リード４の側面から基板２１に向かって半田フィレット２２と呼ばれる裾引きが形成される。本実施形態ではリード４の下面と、リード４の側面の下部に設けられた切削面６、そして上部に設けられた切削面７にもメッキ層９を被覆させているので、断面視的にはリード４の下面と、切削面６、そして切削面７、さらにリード突部８の端面１０に半田層２４が形成され、さらに半田フィレット２２もリード４のリード突部８の周囲に延びて形成される。リード突部８の上面にもメッキ層９が設けられるため、半田フィレット２２が形成される起点が切削面７の上端となり、従来の半導体装置に比べ半田が被着される高さが高く、その被着される領域も大きいため、外観検査における半田濡れ性を容易に観察することができ、たとえ、半田フィレットの長さが短い場合であっても、リード突部の下に半田フィレットが隠れて半田濡れ性の検査が十分にできないという問題はない。図７（ｂ）に示すように、平面視的にはリード突部８の周囲に半田フィレット２２が形成されているのが確認できる。リード突部８の周囲に広がる半田フィレット２２からリード４の下の半田層形成状態を推測でき、容易な外観検査が可能となる。半導体装置を基板実装した後の外観検査においては上面方向だけでなく、斜め方向からも半田濡れ性を観察するため、リード突部を有するリード形状は半田濡れ性の良否を容易に観察することができる。さらに本構造はリード突部を有するため観察位置の特定にも有効である。 As shown in FIG. 7A, the lead 4 of the semiconductor device 25 is bonded to the substrate 21 via solder, and the lead 4 is electrically connected to an electrode called a land 23 formed on the substrate 21. Will be connected. The flat area of the lead 4 projected onto the land 23 is smaller than the flat area of the corresponding land 23, and a hem called a solder fillet 22 is formed from the side surface of the lead 4 toward the substrate 21. In the present embodiment, the lower surface of the lead 4, the cutting surface 6 provided at the lower part of the side surface of the lead 4, and the cutting surface 7 provided at the upper part are also covered with the plating layer 9, so that the plating layer 9 is also covered in cross-sectional view. A solder layer 24 is formed on the lower surface of the lead 4, the cutting surface 6, the cutting surface 7, and the end surface 10 of the lead protrusion 8, and the solder fillet 22 is also formed so as to extend around the lead protrusion 8 of the lead 4. To. Since the plating layer 9 is also provided on the upper surface of the lead protrusion 8, the starting point where the solder fillet 22 is formed is the upper end of the cutting surface 7, and the height to which the solder is adhered is higher than that of the conventional semiconductor device. Since the area to be adhered is also large, the solder wettability in the visual inspection can be easily observed, and even if the length of the solder fillet is short, the solder fillet is hidden under the lead protrusion. There is no problem that the solder wettability inspection cannot be sufficiently performed. As shown in FIG. 7B, it can be confirmed that the solder fillet 22 is formed around the lead protrusion 8 in a plan view. The solder layer formation state under the lead 4 can be inferred from the solder fillet 22 spreading around the lead protrusion 8, and easy visual inspection becomes possible. In the visual inspection after mounting the semiconductor device on the substrate, the solder wettability is observed not only from the upper surface direction but also from the oblique direction. Therefore, the lead shape having the lead protrusion can easily observe the quality of the solder wettability. can. Furthermore, since this structure has a lead protrusion, it is also effective for specifying the observation position.

図８は、本発明の第２実施形態にかかる半導体装置の製造方法の説明図である。なお、この説明図ではダイパッドおよび半導体チップ等を省略している。 FIG. 8 is an explanatory diagram of a method for manufacturing a semiconductor device according to the second embodiment of the present invention. In this explanatory diagram, the die pad, the semiconductor chip, and the like are omitted.

まず、図８（ａ）に示すように、ダイパッド（図示せず）の周囲にリード部４１を配置したリードフレームを準備し、ダイパッド上に半導体チップ（図示せず）を載置し、半導体チップとリード部４１を電気的に接続した後、少なくともリードフレームと半導体チップを封止樹脂４２で被覆した樹脂封止体４０を形成する。 First, as shown in FIG. 8A, a lead frame in which a lead portion 41 is arranged around a die pad (not shown) is prepared, a semiconductor chip (not shown) is placed on the die pad, and the semiconductor chip is placed. After electrically connecting the lead portion 41 to the lead portion 41, a resin encapsulating body 40 in which at least the lead frame and the semiconductor chip are coated with the encapsulating resin 42 is formed.

次に、図８（ｂ）に示すように、リードフレームのリード部４１の下面から幅広（ブレード幅１００μｍ以上）のダイシングブレードを用いてリード部４１の厚さの半分以上を切削し、切削溝１１を設ける。 Next, as shown in FIG. 8B, a wide dicing blade (blade width of 100 μm or more) is used to cut more than half of the thickness of the lead portion 41 from the lower surface of the lead portion 41 of the lead frame, and a cutting groove is cut. 11 is provided.

次に、図８（ｃ）に示すように、リード部４１の下面とは反対側の樹脂封止体２の上面から幅広（ブレード幅１００μｍ以上）のダイシングブレードを用いて切削溝１３を設ける。ここで用いるダイシングブレードの幅は、切削溝１１形成に用いたブレードの幅と同等以上であることが望ましい。また、切削溝１３の底面は切削溝１１の上面より高いところに位置する。これにより、切削溝１１と切削溝１３に挟まれた切り残し部が形成されることになる。 Next, as shown in FIG. 8C, a cutting groove 13 is provided from the upper surface of the resin sealing body 2 on the side opposite to the lower surface of the lead portion 41 by using a wide dicing blade (blade width of 100 μm or more). It is desirable that the width of the dicing blade used here is equal to or larger than the width of the blade used for forming the cutting groove 11. Further, the bottom surface of the cutting groove 13 is located higher than the upper surface of the cutting groove 11. As a result, an uncut portion sandwiched between the cutting groove 11 and the cutting groove 13 is formed.

次に、図８（ｄ）に示すように、リード部４１の上下に刻まれた切削溝１１および切削溝１３の内面そしてリード部４１の下面にはメッキ層４４が被覆される。メッキ層としては、錫膜やニッケル－金積層膜が用いられる。 Next, as shown in FIG. 8D, the cutting groove 11 carved above and below the lead portion 41, the inner surface of the cutting groove 13, and the lower surface of the lead portion 41 are coated with the plating layer 44. As the plating layer, a tin film or a nickel-gold laminated film is used.

次に、図９（ａ）に示すように、リードフレームのリード部４１を幅狭（ブレード幅３０～８０μｍ）のダイシングブレードを用いて切削溝１１の上面と切削溝１３の間を切削し、リード部４１を分断する。なお、切削溝１２は平面視的に切削溝１１や切削溝１３と重畳し、その幅は切削溝１１や切削溝１３の幅より狭い。 Next, as shown in FIG. 9A, the lead portion 41 of the lead frame is cut between the upper surface of the cutting groove 11 and the cutting groove 13 using a dicing blade having a narrow width (blade width 30 to 80 μm). The lead portion 41 is divided. The cutting groove 12 overlaps with the cutting groove 11 and the cutting groove 13 in a plan view, and the width thereof is narrower than the width of the cutting groove 11 and the cutting groove 13.

以上の工程を経て、図９（ｂ）に示すように、切削溝１２を形成すると同時に封止樹脂付きのリードフレームが切り離されて個片化された半導体装置２５が完成する。半導体装置２５のリード突部間長さＬ１は樹脂封止体の長さＬｍよりも幾分大きくなる。 Through the above steps, as shown in FIG. 9B, the semiconductor device 25 is completed by forming the cutting groove 12 and at the same time separating the lead frame with the sealing resin into individual pieces. The length L1 between the lead protrusions of the semiconductor device 25 is slightly larger than the length Lm of the resin encapsulant.

以上説明したように、本発明の半導体装置を基板実装した場合、平面視的には、リード突部８の周囲に半田フィレット２２が形成される。リード突部８の周囲に広がる半田フィレット２２からリード４の下の半田層形成状態を推測でき、容易な外観検査が可能となる。 As described above, when the semiconductor device of the present invention is mounted on a substrate, the solder fillet 22 is formed around the lead protrusion 8 in a plan view. The solder layer formation state under the lead 4 can be inferred from the solder fillet 22 spreading around the lead protrusion 8, and easy visual inspection becomes possible.

１ 半導体チップ
２ 樹脂封止体
３ ワイヤ
４ リード
５ ダイパッド
６、７ 切削面
８ リード突部
９ メッキ層
１０ リード突部の端面
１１、１２、１３、１４、１５、１６ 切削溝
１７ 階段状溝
１８ 樹脂突部の端面
１９ 樹脂突部
２０、２５、５０ 半導体装置
２１ 基板
２２ 半田フィレット
２３ ランド
２４ 半田層
２６、２７、２８ ダイシングブレード
２６ａ、２７ａ、２８ａ ブレード先端部
２６ｂ、２７ｂ、２８ｂ ブレード基部
３０ 切断中心線
４０ 樹脂封止体
４１ リード部
４２ 封止樹脂
４４ メッキ層
５０ 半導体装置
５１ リード
５２ 樹脂封止体
５３ メッキ層
Ｌｍ 樹脂封止体長さ
Ｌ１ リード突部間長さ 1 Semiconductor chip 2 Resin encapsulant 3 Wire 4 Lead 5 Die pad 6, 7 Cutting surface 8 Lead protrusion 9 Plating layer 10 End surface of lead protrusion 11, 12, 13, 14, 15, 16 Cutting groove 17 Stepped groove 18 End face of resin protrusion 19 Resin protrusion 20, 25, 50 Semiconductor device 21 Board 22 Solder fillet 23 Land 24 Solder layer 26, 27, 28 Dicing blade 26a, 27a, 28a Blade tip 26b, 27b, 28b Blade base 30 Cutting Center line 40 Resin encapsulant 41 Lead part 42 Encapsulating resin 44 Plating layer 50 Semiconductor device 51 Lead 52 Resin encapsulant 53 Plating layer Lm Resin encapsulating body length L1 Length between lead protrusions

Claims (3)

半導体チップを載置するダイパッドと、
前記ダイパッドの周囲に配置された複数のリードと、
前記リードの下面および前記リードの前記ダイパッドから遠い側の側面を露出する樹脂封止体と、を備え、
前記リードは、前記リードの側面の上部に設けられた第１切削面と、前記リードの側面の下部に設けられた第２切削面と、前記第１切削面と前記第２切削面に挟まれたリード突部と、を有し、
前記リードの前記下面、前記第２切削面および前記リード突部の端面にメッキ層が設けられていることを特徴とする半導体装置。 A die pad on which a semiconductor chip is placed and
With a plurality of leads arranged around the die pad,
A resin encapsulant that exposes the lower surface of the lead and the side surface of the lead far from the die pad.
The lead is sandwiched between a first cutting surface provided on the upper part of the side surface of the lead, a second cutting surface provided on the lower part of the side surface of the lead, and the first cutting surface and the second cutting surface. With a lead protrusion,
A semiconductor device characterized in that a plating layer is provided on the lower surface of the lead, the second cutting surface, and the end surface of the lead protrusion. ダイパッドと前記ダイパッドの周囲に配置された複数のリードとを有するリードフレームを準備する工程と、A step of preparing a lead frame having a die pad and a plurality of leads arranged around the die pad, and
前記ダイパッド上に半導体チップを載置し、前記半導体チップと前記リードを電気的に接続する工程と、 A step of placing a semiconductor chip on the die pad and electrically connecting the semiconductor chip and the lead.
少なくとも前記ダイパッドと前記半導体チップと前記リードとを樹脂封止する工程と、 At least a step of resin-sealing the die pad, the semiconductor chip, and the lead,
前記リードの下面側から第１の高さまで、第１の幅のダイシングブレードで切削する第１の切削工程と、 A first cutting step of cutting from the lower surface side of the lead to the first height with a dicing blade having a first width,
前記リードの前記第１の高さから第２の高さまで、前記第１の幅より狭い第２の幅のダイシングブレードで切削する第２の切削工程と、 A second cutting step of cutting from the first height to the second height of the lead with a dicing blade having a second width narrower than the first width.
前記第１の切削工程と第２の切削工程によって形成された切削溝および前記リードの下面にメッキ層を形成する工程と、 A step of forming a plating layer on the lower surface of the cutting groove and the lead formed by the first cutting step and the second cutting step, and
前記リードの前記下面とは反対側の樹脂封止体の上面から前記第１の高さと前記第２の高さの間の第３の高さまで、前記第２の幅より広い第３の幅のダイシングブレードで切削する第３の切削工程と、を備え、 A third width wider than the second width, from the upper surface of the resin encapsulant opposite the lower surface of the lead to a third height between the first height and the second height. With a third cutting process, which cuts with a dicing blade,
前記第１の切削工程と第２の切削工程と第３の切削工程で形成された切削溝のおのおのは平面視的に重なることを特徴とする半導体装置の製造方法。 A method for manufacturing a semiconductor device, characterized in that the cutting grooves formed in the first cutting step, the second cutting step, and the third cutting step overlap each other in a plan view. 第１の幅と第２の幅を有する異径ダイシングブレードを用いて、前記第１の切削工程と前記第２の切削工程を同時に処理することを特徴とする請求項２に記載の半導体装置の製造方法。The semiconductor device according to claim 2, wherein the dicing blades having different diameters having a first width and a second width are used to simultaneously process the first cutting step and the second cutting step. Production method.
JP2017233550A 2017-12-05 2017-12-05 Semiconductor devices and their manufacturing methods Active JP7033445B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2017233550A JP7033445B2 (en) 2017-12-05 2017-12-05 Semiconductor devices and their manufacturing methods

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2017233550A JP7033445B2 (en) 2017-12-05 2017-12-05 Semiconductor devices and their manufacturing methods

Publications (2)

Publication Number Publication Date
JP2019102697A JP2019102697A (en) 2019-06-24
JP7033445B2 true JP7033445B2 (en) 2022-03-10

Family

ID=66974218

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2017233550A Active JP7033445B2 (en) 2017-12-05 2017-12-05 Semiconductor devices and their manufacturing methods

Country Status (1)

Country Link
JP (1) JP7033445B2 (en)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN116329830B (en) * 2023-05-29 2023-08-29 宁波尚进自动化科技有限公司 Welding method of chip pins

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001284480A (en) 2000-03-29 2001-10-12 Toshiba Corp Manufacturing method of leadless electronic part
JP2002093753A (en) 2000-09-14 2002-03-29 Seiko Epson Corp Dicing blade and manufacturing method of semiconductor device
JP2005038927A (en) 2003-07-16 2005-02-10 Sanyo Electric Co Ltd Semiconductor device and its manufacturing process
JP2013235896A (en) 2012-05-07 2013-11-21 Renesas Electronics Corp Method of manufacturing semiconductor device and semiconductor device
JP2016219520A (en) 2015-05-18 2016-12-22 Ｔｏｗａ株式会社 Semiconductor device and manufacturing method of the same
JP2018139263A (en) 2017-02-24 2018-09-06 株式会社東芝 Semiconductor package and manufacturing method of the same

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001284480A (en) 2000-03-29 2001-10-12 Toshiba Corp Manufacturing method of leadless electronic part
JP2002093753A (en) 2000-09-14 2002-03-29 Seiko Epson Corp Dicing blade and manufacturing method of semiconductor device
JP2005038927A (en) 2003-07-16 2005-02-10 Sanyo Electric Co Ltd Semiconductor device and its manufacturing process
JP2013235896A (en) 2012-05-07 2013-11-21 Renesas Electronics Corp Method of manufacturing semiconductor device and semiconductor device
JP2016219520A (en) 2015-05-18 2016-12-22 Ｔｏｗａ株式会社 Semiconductor device and manufacturing method of the same
JP2018139263A (en) 2017-02-24 2018-09-06 株式会社東芝 Semiconductor package and manufacturing method of the same

Also Published As

Publication number Publication date
JP2019102697A (en) 2019-06-24

Similar Documents

Publication Publication Date Title
JP7228063B2 (en) semiconductor equipment
US9583449B2 (en) Semiconductor package
KR102054385B1 (en) Resin-encapsulated semiconductor device and method of manufacturing the same
KR101612976B1 (en) Method for forming a foil carrier structure and packaging integrated circuit devices
JP6244147B2 (en) Manufacturing method of semiconductor device
US8133759B2 (en) Leadframe
JP4738983B2 (en) Semiconductor device
KR101286874B1 (en) A semiconductor device and a method of manufacturing the same
JP6370071B2 (en) Semiconductor device and manufacturing method thereof
TWI634634B (en) Semiconductor device and method of manufacturing the same
JP2014220439A (en) Method of manufacturing semiconductor device and semiconductor device
JP2018139263A (en) Semiconductor package and manufacturing method of the same
TW201405723A (en) Lead frame, semiconductor package, and manufacturing method of the same
US9640464B2 (en) Package for a surface-mount semiconductor device and manufacturing method thereof
JP7033445B2 (en) Semiconductor devices and their manufacturing methods
JP2011155286A (en) Semiconductor device
JP2009200175A (en) Semiconductor device and manufacturing method thereof
JP2016167532A (en) Lead frame and manufacturing method of semiconductor device using the same
JP2021103712A (en) Semiconductor device and manufacturing method thereof
JP5266371B2 (en) Semiconductor device and manufacturing method thereof
JP6700087B2 (en) Semiconductor device and method of manufacturing semiconductor device
TW202236537A (en) Semiconductor package structure and leadframe
TW202236560A (en) Semiconductor package structure and leadframe
TWI480995B (en) Quad flat no leads package and method of manufacture
TW202143402A (en) Semiconductor package component and manufacturing method thereof in which the semiconductor package component includes a sealing material, a die and at least one conductive block

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20201110

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20210804

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20210817

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20210914

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20220208

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20220228

R150 Certificate of patent or registration of utility model

Ref document number: 7033445

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350