JP6700087B2 - Semiconductor device and method of manufacturing semiconductor device - Google Patents
Semiconductor device and method of manufacturing semiconductor device Download PDFInfo
- Publication number
- JP6700087B2 JP6700087B2 JP2016071807A JP2016071807A JP6700087B2 JP 6700087 B2 JP6700087 B2 JP 6700087B2 JP 2016071807 A JP2016071807 A JP 2016071807A JP 2016071807 A JP2016071807 A JP 2016071807A JP 6700087 B2 JP6700087 B2 JP 6700087B2
- Authority
- JP
- Japan
- Prior art keywords
- wire
- bump
- lead
- semiconductor device
- island
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 239000004065 semiconductor Substances 0.000 title claims description 87
- 238000004519 manufacturing process Methods 0.000 title claims description 16
- 238000005520 cutting process Methods 0.000 claims description 36
- 239000011347 resin Substances 0.000 claims description 21
- 229920005989 resin Polymers 0.000 claims description 21
- 230000002093 peripheral effect Effects 0.000 claims description 18
- 238000003780 insertion Methods 0.000 claims description 6
- 230000037431 insertion Effects 0.000 claims description 6
- 239000007769 metal material Substances 0.000 claims description 6
- 238000000034 method Methods 0.000 claims description 4
- 238000005304 joining Methods 0.000 claims 3
- 239000000758 substrate Substances 0.000 claims 1
- 239000010949 copper Substances 0.000 description 13
- 238000010586 diagram Methods 0.000 description 7
- 239000000463 material Substances 0.000 description 6
- 238000007747 plating Methods 0.000 description 6
- 238000001878 scanning electron micrograph Methods 0.000 description 6
- 230000015572 biosynthetic process Effects 0.000 description 5
- 238000012545 processing Methods 0.000 description 5
- 238000011156 evaluation Methods 0.000 description 4
- 239000002184 metal Substances 0.000 description 4
- 229910052751 metal Inorganic materials 0.000 description 4
- 230000000052 comparative effect Effects 0.000 description 3
- 229910000679 solder Inorganic materials 0.000 description 3
- 229910052737 gold Inorganic materials 0.000 description 2
- 229910052759 nickel Inorganic materials 0.000 description 2
- 238000010008 shearing Methods 0.000 description 2
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 1
- 239000011248 coating agent Substances 0.000 description 1
- 238000000576 coating method Methods 0.000 description 1
- 229910052802 copper Inorganic materials 0.000 description 1
- 238000013461 design Methods 0.000 description 1
- 238000007599 discharging Methods 0.000 description 1
- 238000006073 displacement reaction Methods 0.000 description 1
- 230000002708 enhancing effect Effects 0.000 description 1
- 230000005496 eutectics Effects 0.000 description 1
- 238000003754 machining Methods 0.000 description 1
- 238000003825 pressing Methods 0.000 description 1
- 238000004080 punching Methods 0.000 description 1
- 230000003014 reinforcing effect Effects 0.000 description 1
- 238000012360 testing method Methods 0.000 description 1
- 239000010409 thin film Substances 0.000 description 1
- 239000013585 weight reducing agent Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/93—Batch processes
- H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
- H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/484—Connecting portions
- H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
- H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
- H01L2224/78—Apparatus for connecting with wire connectors
- H01L2224/7825—Means for applying energy, e.g. heating means
- H01L2224/783—Means for applying energy, e.g. heating means by means of pressure
- H01L2224/78301—Capillary
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
- H01L2224/85909—Post-treatment of the connector or wire bonding area
- H01L2224/85951—Forming additional members, e.g. for reinforcing
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Wire Bonding (AREA)
- Lead Frames For Integrated Circuits (AREA)
Description
本発明は、半導体装置およびその製造方法に関する。 The present invention relates to a semiconductor device and its manufacturing method.
ボンディングワイヤを用いてリードフレームと半導体チップとを接続する文献として、たとえば、特許文献1が知られている。特許文献1では、ダイパッド、ダイパッドの周囲を取り囲む直線状のダイバー、およびダイバーに一体的に接続され、ダイバーに対して垂直に延びる複数のリードを含むリードフレームが準備される。ダイパッド上に半導体チップがボンディングされ、ボンディング後、半導体チップの複数の電極パッドと複数のリードとが、複数のワイヤで接続される。 For example, Patent Document 1 is known as a document that connects a lead frame and a semiconductor chip using a bonding wire. In Patent Document 1, a lead frame including a die pad, a linear diver surrounding the periphery of the die pad, and a plurality of leads integrally connected to the diver and extending perpendicularly to the diver is prepared. A semiconductor chip is bonded on the die pad, and after bonding, the plurality of electrode pads of the semiconductor chip and the plurality of leads are connected by a plurality of wires.
近年、ボンディングワイヤとして、Auワイヤに代わってCuワイヤが普及し始めている。Cuは、Auに比べて低コストで、かつ電気伝導性が高い等のメリットがあるためであり、特に車載用の半導体装置への適用が進められている。
車載用の半導体装置に要求される耐久性は高く、たとえば−50℃〜100℃の範囲の過酷な温度条件での温度サイクルテスト(TCT)にも耐え得る強度が求められる。この点、CuワイヤはAuワイヤに比べてTCT耐性が低いので、たとえば、ワイヤのリード側の端部(セカンドボンド)でのワイヤ切れを防止するために、当該端部の強度を高めるセキュリティバンプを形成することがある。
In recent years, Cu wires have begun to spread as bonding wires in place of Au wires. This is because Cu has advantages such as lower cost and higher electric conductivity than Au, and is being applied to a semiconductor device mounted on a vehicle, in particular.
The durability required for a vehicle-mounted semiconductor device is high, and strength that can withstand a temperature cycle test (TCT) under severe temperature conditions, for example, in the range of −50° C. to 100° C. is required. In this respect, since the Cu wire has lower TCT resistance than the Au wire, for example, in order to prevent wire breakage at the lead side end (second bond) of the wire, a security bump for enhancing the strength of the end is provided. May form.
セキュリティバンプは、ワイヤのリード側の端部を覆うように接合され、余分なワイヤを切断することによって形成される。しかしながら、この切断の方向を適切に設定しなければ、ワイヤのリード側の端部をきちんと補強できる態様でセキュリティバンプを形成できないおそれがある。
そこで、本発明の一実施形態は、ワイヤのリード側の端部を補強するバンプを安定して形成することができる半導体装置およびその製造方法を提供する。
The security bump is joined so as to cover the end portion of the wire on the lead side, and is formed by cutting the excess wire. However, if the cutting direction is not set appropriately, there is a possibility that the security bump cannot be formed in such a manner that the end portion of the wire on the lead side can be properly reinforced.
Therefore, an embodiment of the present invention provides a semiconductor device capable of stably forming a bump that reinforces the end portion of the wire on the lead side, and a manufacturing method thereof.
本発明の一実施形態に係る半導体装置は、半導体チップと、前記半導体チップが配置されたアイランドと、前記半導体チップの周囲に配置されたリードと、前記半導体チップと前記リードとを接続するワイヤと、前記ワイヤの前記リード側の端部を覆うように前記リードに接合されたバンプとを含み、前記バンプは、前記リードの前記アイランドとの対向方向に交差する方向に沿って並ぶ、平坦部と、前記平坦部の周縁に配置された突起状のワイヤ残部または前記平坦部の周縁に形成された切り欠き状のワイヤ切断痕とを頂部に有しており、前記ワイヤおよび前記バンプは、Cuを主成分とする金属材料からなる。 A semiconductor device according to an embodiment of the present invention includes a semiconductor chip, an island on which the semiconductor chip is arranged, a lead arranged around the semiconductor chip, and a wire connecting the semiconductor chip and the lead. A bump bonded to the lead so as to cover an end of the wire on the lead side, the bump being arranged along a direction intersecting with the island of the lead, and a flat portion. , A protrusion-shaped wire remaining portion arranged on the peripheral edge of the flat portion or a notch-shaped wire cutting trace formed on the peripheral edge of the flat portion, and the wire and the bump are made of Cu. It is made of a metallic material as a main component .
また、本発明の一実施形態に係る半導体装置の製造方法は、アイランドと、前記アイランドの周縁に沿って延びる直線状のリードサポート部と、前記リードサポート部から前記アイランドに向かって延びる複数のリードとを有するリードフレームを準備する工程と、前記アイランドに半導体チップを設置する工程と、前記半導体チップと前記リードとをワイヤで接続する工程と、供給ワイヤを保持したワイヤ保持具によって、前記供給ワイヤを、前記ワイヤの前記リード側の端部を覆うバンプとして前記リードに接合する工程と、前記バンプおよび前記バンプの頂部から延びる前記供給ワイヤの一体物に対して、前記リードの前記アイランドとの対向方向に交差する方向に沿って前記ワイヤ保持具をスライドさせることによって、前記バンプの頂部で前記供給ワイヤを切断する工程とを含む。 The method of manufacturing a semiconductor device according to an embodiment of the present invention is directed to an island, a linear lead support portion extending along a periphery of the island, and a plurality of leads extending from the lead support portion toward the island. A step of preparing a lead frame having: a step of installing a semiconductor chip on the island; a step of connecting the semiconductor chip and the lead with a wire; and a wire holder that holds a supply wire, Bonding to the lead as a bump covering the end portion of the wire on the lead side, and facing the island of the lead to the integrated body of the bump and the supply wire extending from the top of the bump. Sliding the wire retainer along a direction that intersects the direction to cut the supply wire at the top of the bump.
本発明の一実施形態によれば、供給ワイヤの切断方向が、リードのアイランドとの対向方向に交差する方向である。これにより、バンプと供給ワイヤとの間を切断するときに、リードサポート部がその幅方向に大きく曲がることを抑制することができる。その結果、余計な横方向の力がかかってバンプがワイヤの端部からずれることを防止することができる。したがって、ワイヤのリード側の端部を補強するバンプを安定して形成することができる、本発明の一実施形態に係る半導体装置を提供することができる。 According to an embodiment of the present invention, the cutting direction of the supply wire is a direction intersecting with the facing direction of the lead with the island. Thereby, when cutting between the bump and the supply wire, it is possible to prevent the lead support portion from being largely bent in the width direction. As a result, it is possible to prevent the bumps from being displaced from the ends of the wires by applying an extra lateral force. Therefore, it is possible to provide a semiconductor device according to an embodiment of the present invention, in which bumps that reinforce the ends of the wires on the lead side can be stably formed.
したがって、本発明の一実施形態に係る半導体装置は、過酷な温度条件で使用される車載用の半導体装置として好適に使用することができる。 Therefore, the semiconductor device according to the embodiment of the present invention can be suitably used as a vehicle-mounted semiconductor device used under severe temperature conditions.
以下では、本発明の実施の形態を、添付図面を参照して詳細に説明する。
図1は、本発明の一実施形態に係る半導体装置1の模式的な斜視図(上面側)である。図2は、本発明の一実施形態に係る半導体装置1の模式的な斜視図(下面側)である。図3は、図1のIII−III切断線における断面図である。
半導体装置1は、QFN(Quad Flat Non-leaded Package)が適用された半導体装置である。半導体装置1は、半導体チップ2をアイランド3、リード4およびワイヤ5とともに樹脂パッケージ6で封止した構造を有している。半導体装置1(樹脂パッケージ6)の外形は、扁平な直方体形状である。
Hereinafter, embodiments of the present invention will be described in detail with reference to the accompanying drawings.
FIG. 1 is a schematic perspective view (upper surface side) of a semiconductor device 1 according to an embodiment of the present invention. FIG. 2 is a schematic perspective view (lower surface side) of the semiconductor device 1 according to the embodiment of the present invention. FIG. 3 is a cross-sectional view taken along the line III-III in FIG.
The semiconductor device 1 is a semiconductor device to which a QFN (Quad Flat Non-leaded Package) is applied. The semiconductor device 1 has a structure in which a semiconductor chip 2 is sealed with a resin package 6 together with an island 3, leads 4 and wires 5. The outer shape of the semiconductor device 1 (resin package 6) is a flat rectangular parallelepiped shape.
半導体チップ2は、平面視四角形状に形成されており、上面の周縁部に複数のパッド7を有している。図示はしないが、複数のパッド7は、半導体チップ2の周縁に沿って等しい間隔を空けて、たとえば環状に配列されている。むろん、複数のパッド7は、半導体チップ2の一対の対辺に対応する一対の周縁部それぞれのみに設けられていてもよい。半導体チップ2の裏面には、Au、Ni、Ag等の金属材料からなる裏メタル8が形成されている。半導体チップ2は、パッド7が配置された上面を上方に向けた姿勢で、接合材11を介してアイランド3に接合されている。接合材11には、たとえば、半田ペーストが用いられる。より具体的には、半導体チップ2の裏メタル8とアイランド3のめっき層9(後述)とが、半田ペーストを利用した共晶接合によって結合されていてもよい。 The semiconductor chip 2 is formed in a quadrangular shape in a plan view and has a plurality of pads 7 on the peripheral edge of the upper surface. Although not shown, the plurality of pads 7 are arranged, for example, in a ring shape at equal intervals along the peripheral edge of the semiconductor chip 2. Of course, the plurality of pads 7 may be provided only in each of the pair of peripheral portions corresponding to the pair of opposite sides of the semiconductor chip 2. A back metal 8 made of a metal material such as Au, Ni, or Ag is formed on the back surface of the semiconductor chip 2. The semiconductor chip 2 is bonded to the island 3 via the bonding material 11 in a posture in which the upper surface on which the pads 7 are arranged faces upward. For the bonding material 11, for example, solder paste is used. More specifically, the back metal 8 of the semiconductor chip 2 and the plating layer 9 (described later) of the island 3 may be joined by eutectic bonding using a solder paste.
アイランド3およびリード4は、金属薄板(たとえば、銅薄板)を打ち抜くことにより形成される。アイランド3およびリード4の表面には、たとえばAu、Ni、Ag等の金属材料からなるめっき層9が形成されている。
アイランド3は、平面視四角形状に形成されており、各側面が半導体装置1の側面と平行をなすように半導体装置1の中央部に配置されている。
The island 3 and the leads 4 are formed by punching out a metal thin plate (for example, a copper thin plate). A plating layer 9 made of a metal material such as Au, Ni, or Ag is formed on the surfaces of the island 3 and the leads 4.
The island 3 is formed in a quadrangular shape in a plan view, and is arranged in the central portion of the semiconductor device 1 so that each side surface is parallel to the side surface of the semiconductor device 1.
アイランド3の裏面の周縁部には、裏面側からの潰し加工により、その全周にわたって窪み10が形成されている。窪み10は、たとえば、断面視略1/4楕円形状に形成されており、樹脂パッケージ6の一部が入り込んでいる。これにより、アイランド3の周縁部がその上下から樹脂パッケージ6で挟まれ、アイランド3の樹脂パッケージ6からの脱落が防止(抜け止め)されている。 At the peripheral portion of the back surface of the island 3, a recess 10 is formed over the entire circumference by crushing processing from the back surface side. The recess 10 is formed, for example, in a substantially elliptically elliptical shape in cross section, and a part of the resin package 6 is inserted therein. As a result, the peripheral edge of the island 3 is sandwiched between the resin packages 6 from above and below, so that the island 3 is prevented from falling off (retaining) from the resin package 6.
また、アイランド3の裏面は、窪み10を除いた部分が、樹脂パッケージ6の裏面から露出している。
リード4は、アイランド3の各側面と対向する位置に、同数(この実施形態では4本)ずつ設けられている。各リード4は、アイランド3の側面に対して交差する方向(この実施形態では直交方向)に延びる長尺な平面視長方形状に形成されている。むろん、各リード4は、上記交差方向に長手な長方形状である必要はなく、上記交差方向が幅方向である長方形状であってもよいし、正方形状であってもよい。複数のリード4は、アイランド3の側面と平行な方向に等しい間隔を空けて配列されている。
In addition, the back surface of the island 3 except the recess 10 is exposed from the back surface of the resin package 6.
The leads 4 are provided in the same number (four in this embodiment) at positions facing the respective side surfaces of the island 3. Each lead 4 is formed in a long rectangular shape in plan view extending in a direction intersecting with the side surface of the island 3 (orthogonal direction in this embodiment). Of course, each lead 4 does not need to have a rectangular shape elongated in the intersecting direction, and may have a rectangular shape in which the intersecting direction is the width direction or a square shape. The leads 4 are arranged at equal intervals in a direction parallel to the side surface of the island 3.
リード4の裏面のアイランド3側の端部には、裏面側からの潰し加工により、窪み12が形成されている。窪み12は、たとえば、断面略1/4楕円形状に形成されており、樹脂パッケージ6の一部が入り込んでいる。これにより、リード4のアイランド3側の端部がその上下から樹脂パッケージ6で挟まれ、リード4の樹脂パッケージ6からの脱落が防止(抜け止め)されている。 At the end of the back surface of the lead 4 on the island 3 side, a depression 12 is formed by crushing processing from the back surface side. The depression 12 is formed, for example, in a substantially quarter-elliptical shape in cross section, and a part of the resin package 6 is inserted therein. As a result, the ends of the leads 4 on the island 3 side are sandwiched by the resin package 6 from above and below, and the leads 4 are prevented from falling off (preventing removal) from the resin package 6.
リード4の裏面は、窪み12を除いた部分が、樹脂パッケージ6の裏面から露出している。一方、リード4のアイランド3側と反対側の側面は、樹脂パッケージ6の側面から素地の状態で露出している。つまり、樹脂パッケージ6の側面から露出するリード4には、めっき層等の被膜あるいは薄膜が形成されておらず、リード4の本体を構成する材料のままで樹脂パッケージ6から露出している。 A portion of the back surface of the lead 4 excluding the recess 12 is exposed from the back surface of the resin package 6. On the other hand, the side surface of the lead 4 opposite to the island 3 side is exposed from the side surface of the resin package 6 in a bare state. That is, the lead 4 exposed from the side surface of the resin package 6 is not formed with a coating such as a plating layer or a thin film, and is exposed from the resin package 6 with the material forming the main body of the lead 4 as it is.
アイランド3およびリード4の樹脂パッケージ6から露出する部分(裏面)には、たとえば半田等の金属材料からなるめっき層13が形成されている。図2では、樹脂パッケージ6から露出するアイランド3およびリード4のめっき部分と非めっき部分とを区別するため、めっき部分(めっき層13)にクロスハッチングを施している。
なお、半導体チップ2とアイランド3との電気的な接続が不要な場合には、裏メタル8が省略されて、半導体チップ2がアイランド3に絶縁性ペーストからなる接合材を介して接合されてもよい。この場合、アイランド3の表面上のめっき層9が省略されてもよい。
A plating layer 13 made of, for example, a metal material such as solder is formed on portions (back surfaces) of the island 3 and the leads 4 exposed from the resin package 6. In FIG. 2, in order to distinguish the plated portion and the non-plated portion of the island 3 and the lead 4 exposed from the resin package 6, the plated portion (plating layer 13) is cross-hatched.
When the electrical connection between the semiconductor chip 2 and the island 3 is unnecessary, the back metal 8 may be omitted and the semiconductor chip 2 may be bonded to the island 3 via a bonding material made of an insulating paste. Good. In this case, the plating layer 9 on the surface of the island 3 may be omitted.
ワイヤ5は、この実施形態では、Cuを主成分(たとえば、Cuの純度が99.99%以上)とする、いわゆるCuワイヤからなるが、変形例としてAuワイヤやAlワイヤを使用してもよい。ワイヤ5は、半導体チップ2のパッド7とリード4との間を接続している。ワイヤ5は、たとえばCuワイヤの場合にφ18μm〜φ50μmの径を有していてもよく、たとえばAlワイヤの場合にφ20μm〜500μmの径を有していてもよい。このワイヤ5のリード4側の端部を覆うように、リード4にはバンプ14が接合されている。このバンプ14は、ワイヤ5と同じ材料からなっていてもよい。つまり、バンプ14は、Cuを主成分とする金属材料からなっていてもよい。 In this embodiment, the wire 5 is a so-called Cu wire containing Cu as a main component (for example, the purity of Cu is 99.99% or more). However, an Au wire or an Al wire may be used as a modified example. . The wire 5 connects the pad 7 of the semiconductor chip 2 and the lead 4. The wire 5 may have a diameter of φ18 μm to φ50 μm in the case of a Cu wire, and may have a diameter of φ20 μm to 500 μm in the case of an Al wire, for example. A bump 14 is bonded to the lead 4 so as to cover the end of the wire 5 on the lead 4 side. The bump 14 may be made of the same material as the wire 5. That is, the bump 14 may be made of a metal material containing Cu as a main component.
図4は、バンプ14の一例を示すSEM画像である。図5A〜図5Bは、バンプ14の形状を説明するための模式的な断面図である。
前述の半導体装置1に適用されるバンプ14の一例として、図4Aおよび図4BのSEM画像で示すバンプ14を適用することができる。
バンプ14は、リード4の上面に接するベース部15と、ベース部15上の突出部16とを一体的に含む錘状に形成されている。
FIG. 4 is an SEM image showing an example of the bump 14. 5A and 5B are schematic cross-sectional views for explaining the shape of the bump 14.
As an example of the bump 14 applied to the semiconductor device 1 described above, the bump 14 shown in the SEM images of FIGS. 4A and 4B can be applied.
The bump 14 is formed in a cone shape that integrally includes a base portion 15 in contact with the upper surface of the lead 4 and a protruding portion 16 on the base portion 15.
ベース部15は、略円板状に形成されている。ベース部15の周縁部には、ベース部15の上面が下方(リード4側)に凹むことによって形成された環状溝17が形成されている。環状溝17は、その底部18に対して径方向外側の第1傾斜面19および径方向内側の第2傾斜面20によって区画されている。第1傾斜面19は、ベース部15の端面21の上端22に連なっており、当該上端22と底部18との高低差に基づく第1傾斜度を有している。一方、第2傾斜面20は、突出部16の周面23に連なって突出部16の頂部24に至っており、平坦部25(後述)と底部18との高低差に基づく第2傾斜度を有している。この実施形態では、第2傾斜面が、第1傾斜面よりも急峻(第2傾斜度>第1傾斜度)となっている。 The base portion 15 is formed in a substantially disc shape. An annular groove 17 formed by recessing the upper surface of the base portion 15 downward (on the side of the lead 4) is formed in the peripheral portion of the base portion 15. The annular groove 17 is defined by a first inclined surface 19 on the radially outer side and a second inclined surface 20 on the radially inner side with respect to the bottom portion 18. The first inclined surface 19 is continuous with the upper end 22 of the end surface 21 of the base portion 15 and has a first inclination degree based on the height difference between the upper end 22 and the bottom portion 18. On the other hand, the second inclined surface 20 is continuous with the peripheral surface 23 of the protruding portion 16 and reaches the top portion 24 of the protruding portion 16, and has a second inclination degree based on the difference in height between the flat portion 25 (described later) and the bottom portion 18. is doing. In this embodiment, the second inclined surface is steeper than the first inclined surface (second inclination>first inclination).
図4Aに示すように、突出部16の頂部24には、平坦部25およびワイヤ残部26が形成されている。平坦部25が平面視略円形に形成され、その周縁の一部にワイヤ残部26が突起状に設けられている。より詳しくは、平坦部25は、バンプ14を形成した後にワイヤを切断することによって現れる切断面からなり、ワイヤ残部26は、その切断後にバンプ14とワイヤとを切り離す時に切断面に引きつられて残る、いわゆるバリ状の部分である。 As shown in FIG. 4A, a flat portion 25 and a wire remaining portion 26 are formed on the top portion 24 of the protruding portion 16. The flat portion 25 is formed in a substantially circular shape in a plan view, and the wire remaining portion 26 is provided in a protruding shape on a part of the peripheral edge thereof. More specifically, the flat portion 25 is a cut surface that appears when the wire is cut after the bump 14 is formed, and the wire remaining portion 26 remains pulled by the cut surface when the bump 14 and the wire are cut off after the cutting. , A so-called burr-shaped part.
一方、突出部16の頂部24には、図4Bに示すように、ワイヤ残部26の形成位置にワイヤ切断痕36が形成されていてもよい。ワイヤ切断痕36は、バンプ14とワイヤ(後述する供給ワイヤ35)とを切り離す時に、バンプ14の頂部24の一部がワイヤ側に引きつられて切り欠かれた微小な凹状の部分である。なお、ワイヤ切断痕36は、平坦部25とほぼ同一平面上に配置され、平坦部25に対して明確に突出も凹みもしていると定義できないワイヤの加工痕を含んでいてもよい。 On the other hand, a wire cutting trace 36 may be formed on the top portion 24 of the protruding portion 16 at the position where the wire remaining portion 26 is formed, as shown in FIG. 4B. The wire cutting trace 36 is a minute concave portion that is cut out by pulling a part of the top portion 24 of the bump 14 toward the wire side when the bump 14 and the wire (supply wire 35 described later) are separated. The wire cutting trace 36 may include a machining trace of the wire that is arranged on substantially the same plane as the flat portion 25 and cannot be defined as clearly protruding or denting with respect to the flat portion 25.
この実施形態では、突出部16の平坦部25は、リード4の上面4Aに対して平行であってもよいし、傾斜していてもよい。たとえば、図5Bに示すように、リード4の上面4Aに対して平行であってもよい。また、図5Aに示すように、平坦部25の周縁のワイヤ残部26から径方向反対側に向かう上り傾斜であってもよいし、図5Cに示すように、平坦部25の周縁のワイヤ残部26から径方向反対側に向かう下り傾斜であってもよい。 In this embodiment, the flat portion 25 of the protrusion 16 may be parallel to the upper surface 4A of the lead 4 or may be inclined. For example, as shown in FIG. 5B, it may be parallel to the upper surface 4A of the lead 4. Further, as shown in FIG. 5A, it may be an upward slope from the wire remaining portion 26 at the peripheral edge of the flat portion 25 toward the opposite side in the radial direction, or as shown in FIG. 5C, the wire residual portion 26 at the peripheral edge of the flat portion 25. It may be a downward slope from the opposite side to the opposite side in the radial direction.
平坦部25が傾斜する場合、たとえば図5Aに示すように、その下端と上端との高低差H1は、3μm〜20μmであってもよい。なお、平坦部25がリード4の上面4Aに対して平行であることまたは傾斜していることは、ワイヤ切断痕36を基準に説明してもよい。また、平坦部25の幅W1(ワイヤ残部26から径方向反対側の周縁までの距離)は、たとえばワイヤ5の径の1.2倍〜1.5倍であり、φ18μm〜φ50μmのCuワイヤを使用する場合、21.6μm〜75μmであってもよい。また、平坦部25に対するワイヤ残部26およびワイヤ切断痕36の高低差の幅は、たとえば、±5μmであってもよい。具体的には、図5Aに示すように、ワイヤ残部26の高さH2は、平坦部25に対して、たとえば、0μmを超えて5μm以下であってもよい。一方、ワイヤ切断痕36の高さH4(凹み量)は、平坦部25に対して、たとえば、0μmを超えて5μm以下であってもよい。つまり、バンプ14の頂部24の周縁部には、平坦部25を境に10μmの幅を持つ加工痕が形成されていてもよい。 When the flat portion 25 is inclined, for example, as shown in FIG. 5A, the height difference H 1 between the lower end and the upper end may be 3 μm to 20 μm. The fact that the flat portion 25 is parallel or inclined with respect to the upper surface 4A of the lead 4 may be explained based on the wire cutting mark 36. Further, the width W 1 of the flat portion 25 (the distance from the wire remaining portion 26 to the peripheral edge on the opposite side in the radial direction) is, for example, 1.2 times to 1.5 times the diameter of the wire 5, and is a Cu wire of φ18 μm to φ50 μm. 21.6 μm to 75 μm may be used. Further, the width of the height difference between the wire remaining portion 26 and the wire cutting trace 36 with respect to the flat portion 25 may be, for example, ±5 μm. Specifically, as shown in FIG. 5A, the height H 2 of the wire remaining portion 26 may be, for example, more than 0 μm and 5 μm or less with respect to the flat portion 25. On the other hand, the height H 4 (recess amount) of the wire cutting trace 36 may be, for example, more than 0 μm and 5 μm or less with respect to the flat portion 25. That is, a processing mark having a width of 10 μm may be formed on the peripheral portion of the top portion 24 of the bump 14 with the flat portion 25 as a boundary.
そして、図5A〜図5Cに示すように、ワイヤ5は、扁平な接合部からなるウェッジボンド部27としてリード4に接合されており、バンプ14は、このウェッジボンド部27を覆うように設けられている。
次に、図6および図7を参照して、バンプ14におけるワイヤ残部26の向きについて説明する。図6は、半導体装置1の模式的な平面図であり、樹脂パッケージ6を取り除いた状態を示している。図7は、複数のワイヤ残部26の配置パターンを示す図である。なお、図6では、ワイヤ5やパッド7を一部省略している。また、図6および図7では、バンプ14の頂部24の加工痕としてワイヤ残部26がある場合を一例として挙げるが、以下に説明する構成は、もちろんワイヤ切断痕36に適用することもできる。
Then, as shown in FIGS. 5A to 5C, the wire 5 is bonded to the lead 4 as a wedge bond portion 27 composed of a flat bond portion, and the bump 14 is provided so as to cover the wedge bond portion 27. ing.
Next, with reference to FIGS. 6 and 7, the direction of the wire remaining portion 26 in the bump 14 will be described. FIG. 6 is a schematic plan view of the semiconductor device 1, showing a state where the resin package 6 is removed. FIG. 7 is a diagram showing an arrangement pattern of the plurality of wire remaining portions 26. In addition, in FIG. 6, the wire 5 and the pad 7 are partially omitted. Further, in FIGS. 6 and 7, the case where the wire remaining portion 26 is present as the processing trace of the top portion 24 of the bump 14 is given as an example, but the configuration described below can be applied to the wire cutting trace 36, of course.
図6に示すように、半導体装置1のワイヤ5は、アイランド3とリード4との対向方向に沿って延び、半導体チップ2のパッド7とリード4とを接続している。前述のバンプ14は、図7に示すように各リード4上に設けられている。平面視において、バンプ14の平坦部25およびワイヤ残部26は、リード4のアイランド3との対向方向に交差する方向(この実施形態では、直交方向)に沿って並んでいる。別の言い方では、たとえばリード4がアイランド3と対向する方向に長尺な形状である場合、バンプ14の平坦部25およびワイヤ残部26は、リード4の幅方向に沿って並んでいてもよい。 As shown in FIG. 6, the wire 5 of the semiconductor device 1 extends along the facing direction of the island 3 and the lead 4 and connects the pad 7 of the semiconductor chip 2 and the lead 4. The above-mentioned bumps 14 are provided on the leads 4 as shown in FIG. When seen in a plan view, the flat portions 25 and the wire remaining portions 26 of the bumps 14 are arranged along a direction (in this embodiment, an orthogonal direction) intersecting a direction in which the leads 4 face the island 3. In other words, for example, when the lead 4 has a long shape in the direction facing the island 3, the flat portion 25 and the wire remaining portion 26 of the bump 14 may be arranged along the width direction of the lead 4.
また、複数のバンプ14のワイヤ残部26は、アイランド3に向かって右側、左側のどちらに配置されていてもよく、その配置位置はリード4ごとに異なっていてもよい。たとえば、図7に「Pattern1」で示すように、複数のバンプ14の全てが、アイランド3との対向方向に交差する方向の一方側(図7では左側)にワイヤ残部26を有していてもよい。また、図7に「Pattern2」で示すように、複数のバンプ14は、アイランド3との対向方向に交差する方向の一方側(たとえば左側)にワイヤ残部26を有しているバンプ14Lと、上記対向方向に交差する方向の他方側(たとえば右側)にワイヤ残部26を有しているバンプ14Rとを含んでいてもよい。 The wire remaining portions 26 of the plurality of bumps 14 may be arranged on either the right side or the left side of the island 3, and the arrangement position may be different for each lead 4. For example, as shown by “Pattern 1” in FIG. 7, even if all of the plurality of bumps 14 have the wire remaining portion 26 on one side (left side in FIG. 7) in the direction intersecting with the facing direction of the island 3. Good. Further, as indicated by “Pattern 2” in FIG. 7, the plurality of bumps 14 include a bump 14L having a wire remaining portion 26 on one side (for example, the left side) in the direction intersecting with the facing direction of the island 3, and the above-mentioned bump 14L. The bump 14R having the wire remaining portion 26 may be included on the other side (for example, the right side) in the direction intersecting the facing direction.
次に、図8〜図11を参照して、半導体装置1の製造工程について説明する。図8は、半導体装置1の製造工程の一部のフロー図である。図9は、半導体装置1の製造工程の主要な特徴を説明するための図である。図10は、ワイヤ5の切断方向のバリエーションを示す図である。図11Aおよび図11Bは、バンプ14の形成に関連する工程を示す図である。図8〜図11では、バンプ14の頂部24の加工痕としてワイヤ残部26がある場合を一例として挙げるが、以下に説明する構成および方法は、もちろんワイヤ切断痕36に適用することもできる。 Next, a manufacturing process of the semiconductor device 1 will be described with reference to FIGS. FIG. 8 is a flowchart of a part of the manufacturing process of the semiconductor device 1. FIG. 9 is a diagram for explaining main features of the manufacturing process of the semiconductor device 1. FIG. 10 is a diagram showing variations in the cutting direction of the wire 5. 11A and 11B are diagrams showing steps related to the formation of the bumps 14. In FIGS. 8 to 11, the case where the wire residual portion 26 is present as the processing trace of the top portion 24 of the bump 14 is given as an example, but the configuration and method described below can of course be applied to the wire cutting trace 36.
まず、半導体装置1の製造工程を概観すると、主な特徴は、バンプ14の形成後の供給ワイヤ35(図11Aおよび図11B参照)の切断方向にある。つまり、この実施形態では、アイランド3と、アイランド3の周縁に沿って延びる直線状のリードサポート部28と、リードサポート部28からアイランド3に向かって延びる複数のリード4とを有するリードフレーム29を使用して、複数の半導体装置1が一括して製造される。各リード4は、リードサポート部28の長手方向に直交するように配置されている。 First, when the manufacturing process of the semiconductor device 1 is overviewed, the main feature is the cutting direction of the supply wire 35 (see FIGS. 11A and 11B) after the bumps 14 are formed. That is, in this embodiment, a lead frame 29 having an island 3, a linear lead support portion 28 extending along the periphery of the island 3, and a plurality of leads 4 extending from the lead support portion 28 toward the island 3 is provided. By using this, a plurality of semiconductor devices 1 are manufactured collectively. The leads 4 are arranged so as to be orthogonal to the longitudinal direction of the lead support portion 28.
バンプ14は、この実施形態では、ワイヤ5を張り終わった後、同じボンディング装置を使用して別工程で形成される。バンプ14の形成の最後には、バンプ14を切り離すべく供給ワイヤ35を切断する必要があるが、この切断方向が図10Aに示すように、ワイヤ5に沿う方向(つまり、リード4のアイランド3との対向方向)であると、図9に示すように、リードサポート部28が大きく曲がり、バンプ14を良好に形成できない。以下に示す方法は、このような課題を解決するためのものである。 In this embodiment, the bumps 14 are formed in a separate process using the same bonding device after the wires 5 have been stretched. At the end of the formation of the bumps 14, it is necessary to cut the supply wire 35 in order to separate the bumps 14. This cutting direction is along the wire 5 (that is, the island 3 of the lead 4 and 9), the lead support portion 28 is largely bent, and the bump 14 cannot be formed well, as shown in FIG. The method shown below is for solving such a problem.
より具体的には、まず、図9に示すリードフレーム29が準備され(ステップS1)、各アイランド3に半導体チップ2がボンディングされる(ステップS2)。次に、図9に示すように、半導体チップ2のパッド7とリード4とがワイヤ5によって接続される(ステップS3)。
次の工程は、バンプ14の形成である。バンプ14の形成には、図11Aに示すように、本発明のワイヤ保持具の一例としてのキャピラリ30を備えるボンディング装置(図示せず)が使用される。キャピラリ30は、挿通孔31と、挿通孔31を取り囲むように形成された先端部32と、先端部32に対して径方向外側の第1傾斜部33と、先端部32に対して径方向内側の第2傾斜部34とを有している。挿通孔31には、ワイヤ5と同じ材料からなる供給ワイヤ35が通されている。
More specifically, first, the lead frame 29 shown in FIG. 9 is prepared (step S1), and the semiconductor chip 2 is bonded to each island 3 (step S2). Next, as shown in FIG. 9, the pad 7 of the semiconductor chip 2 and the lead 4 are connected by the wire 5 (step S3).
The next step is the formation of bumps 14. As shown in FIG. 11A, a bonding apparatus (not shown) including a capillary 30 as an example of the wire holder of the present invention is used to form the bump 14. The capillary 30 includes an insertion hole 31, a distal end portion 32 formed so as to surround the insertion hole 31, a first inclined portion 33 radially outside the distal end portion 32, and a radially inner side relative to the distal end portion 32. Second inclined portion 34 of A supply wire 35 made of the same material as the wire 5 is passed through the insertion hole 31.
そして、バンプ14を形成するには、まず、供給ワイヤ35の先端を放電することによってボールが形成される。次に、図11Aに示すように、当該ボールをリード4に押圧し、さらに超音波を印加することによってバンプ14が形成される(ステップS4)。この際バンプ14には、キャピラリ30の先端部32の形状に応じて環状溝17が形成される。また、キャピラリ30の第1傾斜部33および第2傾斜部34の形状に応じて、それぞれ、第1傾斜面19および第2傾斜面20が形成される。第1傾斜部33の下端と上端との高低差が、図5Aに示したバンプ高低差H1となる。 In order to form the bump 14, first, a ball is formed by discharging the tip of the supply wire 35. Next, as shown in FIG. 11A, the bump 14 is formed by pressing the ball against the lead 4 and applying ultrasonic waves (step S4). At this time, an annular groove 17 is formed in the bump 14 according to the shape of the tip portion 32 of the capillary 30. Further, the first inclined surface 19 and the second inclined surface 20 are formed according to the shapes of the first inclined portion 33 and the second inclined portion 34 of the capillary 30, respectively. The height difference between the lower end and the upper end of the first inclined portion 33 is the bump height difference H 1 shown in FIG. 5A.
バンプ14の形成後、図11Aに示すように、キャピラリ30が所定量上昇する(ステップS5)。この上昇量H3は、たとえば0.6mil〜0.8milであってもよい。
次に、図11Bに示すように、キャピラリ30をリード4の上面4Aに平行にスライドさせる(ステップS6)。このとき、リード4の上面4Aの法線方向に直交する平面上のスライド方向として、図10Bおよび図10Cに示すように、ワイヤ5に直交する方向(図10B)や、リード4の長手方向に直交する方向(図10C)が選択される。このスライドによって供給ワイヤ35がバンプ14の頂部で切断され、バンプ14側には、キャピラリ30の第1傾斜部33の形状に基づく平坦部25、および第2傾斜部34の形状に基づくワイヤ残部26が形成される。図10Bおよび図10Cに示す方向で供給ワイヤ35が切断されることから、バンプ14の平坦部25およびワイヤ残部26は、図7に示すように、リード4のアイランド3との対向方向に交差する方向に並ぶこととなる。リードサポート部28を基準に考えれば、バンプ14の平坦部25およびワイヤ残部26は、リードサポート部28の長手方向に並ぶこととなる。また、供給ワイヤ35を切断するときのキャピラリ30のスライド量D1は、たとえば1.55mil〜1.65milであってもよい。
After forming the bumps 14, as shown in FIG. 11A, the capillary 30 is raised by a predetermined amount (step S5). The amount of increase H 3 may be, for example, 0.6 mil to 0.8 mil.
Next, as shown in FIG. 11B, the capillary 30 is slid parallel to the upper surface 4A of the lead 4 (step S6). At this time, as the sliding direction on the plane orthogonal to the normal direction of the upper surface 4A of the lead 4, as shown in FIGS. 10B and 10C, the direction orthogonal to the wire 5 (FIG. 10B) and the longitudinal direction of the lead 4 are used. The orthogonal direction (FIG. 10C) is selected. This slide cuts the supply wire 35 at the top of the bump 14, and on the bump 14 side, the flat portion 25 based on the shape of the first inclined portion 33 of the capillary 30 and the wire remaining portion 26 based on the shape of the second inclined portion 34. Is formed. Since the supply wire 35 is cut in the direction shown in FIG. 10B and FIG. 10C, the flat portion 25 and the wire remaining portion 26 of the bump 14 intersect with the island 3 of the lead 4 as shown in FIG. It will be lined up in the direction. Considering the lead support portion 28 as a reference, the flat portion 25 and the wire remaining portion 26 of the bump 14 are arranged in the longitudinal direction of the lead support portion 28. Further, the slide amount D 1 of the capillary 30 when cutting the supply wire 35 may be, for example, 1.55 mil to 1.65 mil.
その後は、リードフレーム29上の半導体チップ2が、樹脂パッケージ6で一括して封止され(ステップS7)、ダイシングによって個片化されることによって(ステップS8)、前述の半導体装置1が得られる。
以上のように、この実施形態に示した製造方法によれば、ワイヤ5に直交する方向(図10B)やリード4の長手方向に直交する方向(図10C)にキャピラリ30をスライドさせることによって、供給ワイヤ35を切断してバンプ14が形成される。そのため、供給ワイヤ35を切断する際、図9に示すようにリードサポート部28が大きく曲がることを抑制することができる。言い換えれば、キャピラリ30のスライド方向が、ほぼリードサポート部28の長手方向に沿っている。リードサポート部28は、全体として平面視格子状に形成されており、長手方向には大きく曲がらない構造となっている。そのため、キャピラリ30をスライドさせたときに、供給ワイヤ35に効率よく剪断力を加えることができ、バンプ14を設計通りの位置(ワイヤ5のリード4側の端部の補強に適した位置)に残しておくことができる。したがって、ワイヤ5のリード4側の端部を補強するバンプ14を安定して形成することができる。
After that, the semiconductor chips 2 on the lead frame 29 are collectively sealed with the resin package 6 (step S7) and are diced into individual pieces (step S8), and the above-described semiconductor device 1 is obtained. ..
As described above, according to the manufacturing method of this embodiment, by sliding the capillary 30 in the direction orthogonal to the wire 5 (FIG. 10B) or the direction orthogonal to the longitudinal direction of the lead 4 (FIG. 10C), The supply wire 35 is cut to form the bump 14. Therefore, when the supply wire 35 is cut, it is possible to prevent the lead support portion 28 from being greatly bent as shown in FIG. 9. In other words, the slide direction of the capillary 30 is substantially along the longitudinal direction of the lead support portion 28. The lead support portion 28 is formed in a lattice shape in a plan view as a whole, and has a structure that does not bend significantly in the longitudinal direction. Therefore, when the capillary 30 is slid, a shearing force can be efficiently applied to the supply wire 35, and the bump 14 can be positioned as designed (a position suitable for reinforcing the end of the wire 5 on the lead 4 side). You can leave it. Therefore, the bump 14 that reinforces the end portion of the wire 5 on the lead 4 side can be stably formed.
これに対し、図10Aに示すように、キャピラリ30のスライド方向がワイヤ5に沿う方向であると、リードサポート部28が大きく曲がり、キャピラリ30から供給ワイヤ35に対して剪断力を十分伝えることが難しい。その結果、バンプ14に対して余計な横方向の力がかかってバンプ14がワイヤ5の端部からずれることがある。
以上、本発明の一実施形態を説明したが、本発明は、他の形態で実施することもできる。
On the other hand, as shown in FIG. 10A, when the sliding direction of the capillary 30 is along the wire 5, the lead support portion 28 bends greatly, and a sufficient shearing force can be transmitted from the capillary 30 to the supply wire 35. difficult. As a result, an extra lateral force is applied to the bump 14 so that the bump 14 may be displaced from the end of the wire 5.
Although one embodiment of the present invention has been described above, the present invention can be implemented in other forms.
たとえば、前述の実施形態では、QFNタイプの半導体装置を取り上げたが、本発明は、図12および図13に示すようなSON(Small Outline Non-leaded package)、その他、SOP(Small Outline Package)、QFP(Quad Flat Package)等の他の種類のパッケージタイプの半導体装置に適用することもできる。
本発明の半導体装置は、パワーモジュール等のパワーデバイスの製造全般に利用可能であり、特に、小型・軽量化が求められている分野、車載、太陽電池、産業機器向けの装置等、温度変化が激しい環境下で使用される装置に良好に適用できる。
For example, although the QFN type semiconductor device is taken up in the above-described embodiment, the present invention is applicable to SON (Small Outline Non-leaded package) as shown in FIGS. 12 and 13, SOP (Small Outline Package), and others. It can also be applied to other types of package type semiconductor devices such as QFP (Quad Flat Package).
INDUSTRIAL APPLICABILITY The semiconductor device of the present invention can be used in the overall manufacturing of power devices such as power modules, and particularly in fields where miniaturization and weight reduction are required, in-vehicle devices, solar cells, devices for industrial equipment, etc. It can be applied well to devices used in severe environments.
その他、特許請求の範囲に記載された事項の範囲で種々の設計変更を施すことが可能である。 In addition, various design changes can be made within the scope of the matters described in the claims.
次に、本発明を実施例および比較例に基づいて説明するが、本発明は下記の実施例によって限定されるものではない。
(1)バンプ高低差H1およびスライド量D1の評価
次に、前述の半導体装置1の製造方法において、バンプ14の形状が、バンプ高低差H1およびスライド量D1によってどのように変化するかを調べた。結果を図14および図15に示す。図14が作製されたバンプのSEM画像の平面視であり、図15が当該バンプの側面視である。
Next, the present invention will be described based on Examples and Comparative Examples, but the present invention is not limited to the following Examples.
(1) Evaluation of Bump Height Difference H 1 and Slide Amount D 1 Next, in the manufacturing method of the semiconductor device 1 described above, how the shape of the bump 14 changes depending on the bump height difference H 1 and the slide amount D 1 . I checked. The results are shown in FIGS. 14 and 15. FIG. 14 is a plan view of an SEM image of the manufactured bump, and FIG. 15 is a side view of the bump.
図14および図15から、バンプ高低差H1およびスライド量D1を適宜変更することによって、形状のバリエーションが豊富なバンプを形成できることが分かった。図14および図15において、形状として最も好ましいものは、(H1=0.60mil、D1=−1.55mil)、(H1=0.45mil、D1=−1.65mil)、(H1=0.30mil、D1=−1.75mil)のバンプであり、次に好ましいものは、(H1=0.75mil、D1=−1.45mil)、(H1=0.75mil、D1=−1.55mil)、(H1=0.60mil、D1=−1.65mil)、(H1=0.45mil、D1=−1.55mil)、(H1=0.45mil、D1=−1.75mil)、(H1=0.30mil、D1=−1.65mil)のバンプであった。
(2)バンプずれの評価
次に、供給ワイヤ35の切断方向によって、最終的に得られるバンプ14の態様がどのようになるかを調べた。
From FIGS. 14 and 15, it was found that bumps with a wide variety of shapes can be formed by appropriately changing the bump height difference H 1 and the slide amount D 1 . In FIG. 14 and FIG. 15, the most preferable shape is (H 1 =0.60 mil, D 1 =−1.55 mil), (H 1 =0.45 mil, D 1 =−1.65 mil), (H 1 =0.45 mil). 1 =0.30 mil, D 1 =-1.75 mil), and the next preferred bumps are (H 1 =0.75 mil, D 1 =−1.45 mil), (H 1 =0.75 mil, D 1 =-1.55 mil), (H 1 =0.60 mil, D 1 =-1.65 mil), (H 1 =0.45 mil, D 1 =-1.55 mil), (H 1 =0.45 mil) , D 1 =−1.75 mil), and (H 1 =0.30 mil, D 1 =−1.65 mil).
(2) Evaluation of bump misalignment Next, it was examined how the form of the bump 14 finally obtained depends on the cutting direction of the supply wire 35.
より具体的には、QFNタイプのリードフレームのアイランドに半導体チップをボンディングし、その半導体チップとリードとをCuワイヤ(φ=25μm)で接続した。次に、同じCuワイヤを用いて、リード側のワイヤ端部を覆うようにバンプを形成した。なお、バンプを形成するときの条件は、キャピラリの上昇量H3=0.5mil、バンプ高低差H1=0.5mil、スライド量D1=1.7milとした。結果を図16に示す。図16は、バンプ形成後のリードフレームのリード部分の平面写真であり、内側の写真が、比較例として、ワイヤに沿う方向(図10A参照)にキャピラリをスライドさせてワイヤを切断して得られたバンプを示し、外側の写真が、実施例として、ワイヤに直交する方向(図10B参照)やリードの長手方向に直交する方向(図10C参照)にキャピラリをスライドさせてワイヤを切断して得られたバンプを示している。 More specifically, a semiconductor chip was bonded to an island of a QFN type lead frame, and the semiconductor chip and the lead were connected by a Cu wire (φ=25 μm). Next, the same Cu wire was used to form a bump so as to cover the wire end on the lead side. The conditions for forming the bumps were that the amount of capillary rise H 3 =0.5 mil, the bump height difference H 1 =0.5 mil, and the slide amount D 1 =1.7 mil. The results are shown in Fig. 16. FIG. 16 is a plan view photograph of the lead portion of the lead frame after bump formation, and the inner photograph is obtained as a comparative example by sliding the capillary in the direction along the wire (see FIG. 10A) and cutting the wire. The bumps, which are shown in the photograph on the outside, are obtained by cutting the wire by sliding the capillary in a direction orthogonal to the wire (see FIG. 10B) or a direction orthogonal to the longitudinal direction of the lead (see FIG. 10C), as an example. The bumps are shown.
図16から明らかなように、内側の写真に関して、矢印で示したワイヤにバンプの位置ずれが確認された。つまり、ワイヤに沿う方向にキャピラリをスライドさせてワイヤを切断すると、バンプに対して余計な横方向の力がかかってバンプがワイヤの端部からずれることが分かった。 As is clear from FIG. 16, displacement of bumps was confirmed on the wire indicated by the arrow in the inner photograph. That is, it was found that when the capillary is slid in the direction along the wire to cut the wire, an extra lateral force is applied to the bump, and the bump is displaced from the end of the wire.
1 半導体装置
2 半導体チップ
3 アイランド
4 リード
5 ワイヤ
6 樹脂パッケージ
14 バンプ
15 ベース部
16 突出部
17 環状溝
18 底部
19 第1傾斜面
20 第2傾斜面
21 (ベース部の)端面
22 (ベース部端面の)上端
23 (突出部の)周面
24 (突出部の)頂部
25 平坦部
26 ワイヤ残部
27 ウェッジボンド部
28 リードサポート部
29 リードフレーム
30 キャピラリ
31 挿通孔
32 先端部
33 第1傾斜部
34 第2傾斜部
35 供給ワイヤ
36 ワイヤ切断痕
DESCRIPTION OF SYMBOLS 1 Semiconductor device 2 Semiconductor chip 3 Island 4 Lead 5 Wire 6 Resin package 14 Bump 15 Base part 16 Projection part 17 Annular groove 18 Bottom part 19 1st inclined surface 20 2nd inclined surface 21 (Base part) end face 22 (Base part end face) Upper end 23 peripheral surface (of protruding portion) 24 top portion (of protruding portion) 25 flat portion 26 wire remaining portion 27 wedge bond portion 28 lead support portion 29 lead frame 30 capillary 31 insertion hole 32 tip portion 33 first inclined portion 34 fourth 2 inclined part 35 supply wire 36 wire cutting trace
Claims (15)
前記半導体チップが配置されたアイランドと、
前記半導体チップの周囲に配置されたリードと、
前記半導体チップと前記リードとを接続するワイヤと、
前記ワイヤの前記リード側の端部を覆うように前記リードに接合されたバンプとを含み、
前記バンプは、前記リードの前記アイランドとの対向方向に交差する方向に沿って並ぶ、平坦部と、前記平坦部の周縁に配置された突起状のワイヤ残部または前記平坦部の周縁に形成された切り欠き状のワイヤ切断痕とを頂部に有しており、
前記ワイヤおよび前記バンプは、Cuを主成分とする金属材料からなる、半導体装置。 A semiconductor chip,
An island on which the semiconductor chip is arranged,
Leads arranged around the semiconductor chip,
A wire connecting the semiconductor chip and the lead,
A bump bonded to the lead so as to cover the end of the wire on the lead side,
The bumps are formed on a flat portion and a protruding wire remaining portion arranged on the peripheral edge of the flat portion or along the peripheral edge of the flat portion, which are arranged along a direction intersecting with the island of the lead. It has a notch-shaped wire cutting trace at the top ,
A semiconductor device in which the wire and the bump are made of a metal material containing Cu as a main component .
前記バンプは、前記扁平な接合部を覆うように配置されている、請求項1〜3のいずれか一項に記載の半導体装置。 The end portion of the wire on the lead side includes a wedge bond portion having a flat joint portion with respect to the lead,
The semiconductor device according to claim 1, wherein the bump is arranged so as to cover the flat joint portion.
前記複数のリードにそれぞれ接合された複数の前記バンプは全て、前記対向方向に交差する方向の一方側に前記ワイヤ残部または前記ワイヤ切断痕を有している、請求項1〜6のいずれか一項に記載の半導体装置。 Including a plurality of the leads spaced apart from each other,
7. The plurality of bumps respectively joined to the plurality of leads all have the wire remaining portion or the wire cutting trace on one side in a direction intersecting with the facing direction, according to claim 1. The semiconductor device according to the item.
前記複数のリードにそれぞれ接合された複数の前記バンプは、前記対向方向に交差する方向の一方側に前記ワイヤ残部または前記ワイヤ切断痕を有しているバンプと、前記対向方向に交差する方向の他方側に前記ワイヤ残部または前記ワイヤ切断痕を有しているバンプとを含む、請求項1〜6のいずれか一項に記載の半導体装置。 Including a plurality of the leads spaced apart from each other,
The plurality of bumps respectively joined to the plurality of leads are arranged in a direction intersecting with the bump having the wire remaining portion or the wire cutting mark on one side in a direction intersecting with the facing direction. 7. The semiconductor device according to claim 1, further comprising a bump having the remaining wire portion or the wire cutting trace on the other side.
前記樹脂パッケージは、SON(Small Outline Non-leaded package)またはQFN(Quad Flat Non-leaded package)のパッケージタイプで形成されている、請求項1〜10のいずれか一項に記載の半導体装置。 Including a resin package for encapsulating the semiconductor chip and the leads,
The semiconductor device according to claim 1, wherein the resin package is formed of a SON (Small Outline Non-leaded package) or QFN (Quad Flat Non-leaded package) package type.
前記アイランドに半導体チップを設置する工程と、
前記半導体チップと前記リードとをワイヤで接続する工程と、
供給ワイヤを保持したワイヤ保持具によって、前記供給ワイヤを、前記ワイヤの前記リード側の端部を覆うバンプとして前記リードに接合する工程と、
前記バンプおよび前記バンプの頂部から延びる前記供給ワイヤの一体物に対して、前記リードの前記アイランドとの対向方向に交差する方向に沿って前記ワイヤ保持具をスライドさせることによって、前記バンプの頂部で前記供給ワイヤを切断する工程とを含む、半導体装置の製造方法。 Providing a lead frame having an island, a linear lead support portion extending along the periphery of the island, and a plurality of leads extending from the lead support portion toward the island;
Installing a semiconductor chip on the island,
Connecting the semiconductor chip and the lead with a wire,
A step of joining the supply wire to the lead as a bump that covers the lead-side end of the wire by a wire holder that holds the supply wire;
At the top of the bump, by sliding the wire retainer along a direction that intersects with the bump and the supply wire extending from the top of the bump in a direction that opposes the island of the lead. And a step of cutting the supply wire.
前記供給ワイヤを切断する工程は、前記バンプの接合後、前記ワイヤ保持具を所定量上昇させ、前記ワイヤ保持具をスライドさせることによって、前記傾斜部に沿って前記供給ワイヤと前記バンプとの間を切断し、前記傾斜部に基づく傾斜面を前記バンプの頂部に形成する工程を含む、請求項12または13に記載の半導体装置の製造方法。 The wire holder is formed so as to surround the insertion hole for the supply wire, the insertion hole, and a tip end portion that presses the bump when forming the bump, and is inclined outward from the tip end portion. Has a continuous inclined section,
In the step of cutting the supply wire, after joining the bumps, the wire holder is raised by a predetermined amount, and the wire holder is slid so that the supply wire and the bump are separated along the inclined portion. 14. The method of manufacturing a semiconductor device according to claim 12, further comprising the step of cutting the substrate to form an inclined surface based on the inclined portion on the top of the bump.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2016071807A JP6700087B2 (en) | 2016-03-31 | 2016-03-31 | Semiconductor device and method of manufacturing semiconductor device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2016071807A JP6700087B2 (en) | 2016-03-31 | 2016-03-31 | Semiconductor device and method of manufacturing semiconductor device |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2017183623A JP2017183623A (en) | 2017-10-05 |
JP6700087B2 true JP6700087B2 (en) | 2020-05-27 |
Family
ID=60007618
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2016071807A Active JP6700087B2 (en) | 2016-03-31 | 2016-03-31 | Semiconductor device and method of manufacturing semiconductor device |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP6700087B2 (en) |
Family Cites Families (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH01158742A (en) * | 1987-12-16 | 1989-06-21 | Sanken Electric Co Ltd | Manufacture of device with fine leads |
JPH0513491A (en) * | 1990-12-19 | 1993-01-22 | Tanaka Denshi Kogyo Kk | Wire-bonding method of covered wire and semiconductor device |
JPH09181120A (en) * | 1995-12-25 | 1997-07-11 | Matsushita Electron Corp | Manufacture of semiconductor device |
JP2001176908A (en) * | 1999-12-17 | 2001-06-29 | Matsushita Electronics Industry Corp | Manufacturing method of semiconductor device |
JP2006156544A (en) * | 2004-11-26 | 2006-06-15 | Denso Corp | Structure and method for packaging substrate |
JPWO2010147187A1 (en) * | 2009-06-18 | 2012-12-06 | ローム株式会社 | Semiconductor device |
-
2016
- 2016-03-31 JP JP2016071807A patent/JP6700087B2/en active Active
Also Published As
Publication number | Publication date |
---|---|
JP2017183623A (en) | 2017-10-05 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US8525307B2 (en) | Semiconductor device, lead frame assembly, and method for fabricating the same | |
US8133759B2 (en) | Leadframe | |
US10424534B2 (en) | Semiconductor device including a clip | |
JP5227501B2 (en) | Stack die package and method of manufacturing the same | |
US20090127682A1 (en) | Chip package structure and method of fabricating the same | |
TW200818458A (en) | Stackable packages for three-dimensional packaging of semiconductor dice | |
JP6370071B2 (en) | Semiconductor device and manufacturing method thereof | |
US20160148876A1 (en) | Flat no-leads package with improved contact pins | |
TW200828523A (en) | Multi-component package with both top and bottom side connection pads for three-dimensional packaging | |
TWI634634B (en) | Semiconductor device and method of manufacturing the same | |
JP2009105334A (en) | Semiconductor device and manufacturing method therefor | |
US9171766B2 (en) | Lead frame strips with support members | |
CN104241238A (en) | Semiconductor tube core package based on lead frame | |
CN104078438A (en) | Leadframe, semiconductor package including a leadframe and method for producing a leadframe | |
KR20160079652A (en) | Manufacturing method of semiconductor device | |
US9006874B2 (en) | Lead frame with grooved lead finger | |
WO2012108469A1 (en) | Semiconductor device and semiconductor device manufacturing method | |
US9165867B1 (en) | Semiconductor device with lead frame contact solder balls and related methods | |
JP6700087B2 (en) | Semiconductor device and method of manufacturing semiconductor device | |
US20180261568A1 (en) | Window Clamp | |
US20110062569A1 (en) | Semiconductor device package with down-set leads | |
JP7033445B2 (en) | Semiconductor devices and their manufacturing methods | |
US8736038B2 (en) | Lead frame having increased stability due to reinforced die pads and packaging method using such lead frame | |
US9922904B2 (en) | Semiconductor device including lead frames with downset | |
JP2021086868A (en) | Semiconductor device and method for manufacturing the same |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20190225 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20191107 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20191210 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20200423 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20200430 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6700087 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |