JP2021086868A - Semiconductor device and method for manufacturing the same - Google Patents

Semiconductor device and method for manufacturing the same Download PDF

Info

Publication number
JP2021086868A
JP2021086868A JP2019212792A JP2019212792A JP2021086868A JP 2021086868 A JP2021086868 A JP 2021086868A JP 2019212792 A JP2019212792 A JP 2019212792A JP 2019212792 A JP2019212792 A JP 2019212792A JP 2021086868 A JP2021086868 A JP 2021086868A
Authority
JP
Japan
Prior art keywords
lead
semiconductor device
semiconductor
sealing resin
groove
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2019212792A
Other languages
Japanese (ja)
Other versions
JP7365871B2 (en
Inventor
功二 塚越
Koji Tsukagoshi
功二 塚越
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Ablic Inc
Original Assignee
Ablic Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ablic Inc filed Critical Ablic Inc
Priority to JP2019212792A priority Critical patent/JP7365871B2/en
Publication of JP2021086868A publication Critical patent/JP2021086868A/en
Priority to JP2023143358A priority patent/JP2023158054A/en
Application granted granted Critical
Publication of JP7365871B2 publication Critical patent/JP7365871B2/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Lead Frames For Integrated Circuits (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

To provide a compact and thin semiconductor device.SOLUTION: The semiconductor device has a semiconductor chip 1 mounted on a die pad 5, a lead 4 placed on opposite the two sides of the die pad 5, and an encapsulating resin 6, and the outer surface 4a and the bottom surface of the lead 4 and the bottom surface of the die pad 5 are exposed from the encapsulating resin 6, and the side 4c of the lead 4 has a tapered through-groove 7 reaching from the top surface to the bottom surface of the lead 4. Similarly, the tapered through grooves 8 that reach from the top surface to the bottom surface of the die pad 5 are provided on the side surface of the die pad 5.SELECTED DRAWING: Figure 3

Description

本発明は、ノンリードタイプの半導体装置とその製造方法に関する。 The present invention relates to a non-lead type semiconductor device and a method for manufacturing the same.

携帯型機器やＩＣカードに搭載される半導体装置には小型化や薄型化が求められている。リード端子をパッケージ端面と等しい長さにしたノンリードタイプとすることにより、半導体装置の実装面積が減少することはよく知られている。 Semiconductor devices mounted on portable devices and IC cards are required to be smaller and thinner. It is well known that the mounting area of a semiconductor device can be reduced by making the lead terminal a non-lead type having a length equal to that of the end face of the package.

図８には、ノンリードタイプの半導体パッケージの断面を示している。ダイパッド１２１とリード１２２を樹脂１３０で接合し、ダイパッド１２１上に搭載した半導体素子１７０と上面にメッキ膜１５０を形成したリード１２２とをボンディングワイヤ１７１を介して電気的に接続し、封止用樹脂１８０で封止し、リード１２２の外側面と封止用樹脂１８０の側面が同一面を成す構造となっている。 FIG. 8 shows a cross section of a non-reed type semiconductor package. The die pad 121 and the lead 122 are joined by the resin 130, and the semiconductor element 170 mounted on the die pad 121 and the lead 122 having the plating film 150 formed on the upper surface are electrically connected via the bonding wire 171 to form a sealing resin. It is sealed with 180, and the outer surface of the lead 122 and the side surface of the sealing resin 180 form the same surface.

図示するノンリードタイプの半導体パッケージでは、ダイパッド１２１を断面視的に六角形とし、ダイパッド１２１の厚み方向の中央部が膨らんだ形状である。また、リード１２２は、その断面においてボンディングワイヤ１７１を接続している上面の幅をダイパッド１２１方向に長くして、底面の幅を短くした構造としている。すなわち、リード１２２の上面には、ダイパッド１２１に向かい合う方向に凸型の庇部を有する構造である。以上の構造により、ダイパッド１２１とリード１２２は樹脂１３０や封止用樹脂１８０から容易に抜け落ちないようになっている（例えば、特許文献１参照）。 In the non-lead type semiconductor package shown in the figure, the die pad 121 has a hexagonal cross-sectional view, and the central portion of the die pad 121 in the thickness direction is bulged. Further, the lead 122 has a structure in which the width of the upper surface to which the bonding wire 171 is connected is lengthened in the direction of the die pad 121 in its cross section and the width of the bottom surface is shortened. That is, the upper surface of the lead 122 has a structure having a convex eaves portion in the direction facing the die pad 121. With the above structure, the die pad 121 and the lead 122 are prevented from easily falling out from the resin 130 and the sealing resin 180 (see, for example, Patent Document 1).

特開２００３−３０９２４１号公報Japanese Unexamined Patent Publication No. 2003-309241

しかしながら、特許文献１記載のノンリードタイプの半導体パッケージでは、リード１２２に凸型の庇部を設けることで、リード１２２の上面の平面積が樹脂１３０から露出するリード１２２の底面の平面積よりも大きいものとなる。また、リード１２２の脱落防止のためには庇部を所定の厚さとする必要があり、それによってリード１２２自身も厚くなる。以上のようにリードに庇部を設けることは小型化や薄型化の阻害要因となっている。
本発明は、上記課題に鑑みなされたもので、封止樹脂からのリードの脱落防止をしつつ、小型で薄型の半導体装置を提供することを目的とする。 However, in the non-lead type semiconductor package described in Patent Document 1, by providing the lead 122 with a convex eaves, the flat area of the upper surface of the lead 122 is larger than the flat area of the bottom surface of the lead 122 exposed from the resin 130. It will be big. Further, in order to prevent the lead 122 from falling off, the eaves portion needs to have a predetermined thickness, whereby the lead 122 itself becomes thick. As described above, providing the eaves on the lead is an obstacle to miniaturization and thinning.
The present invention has been made in view of the above problems, and an object of the present invention is to provide a small and thin semiconductor device while preventing leads from falling off from a sealing resin.

上記課題を解決するために、本発明では以下の手段を用いた。
半導体チップと、
前記半導体チップの周囲に配置されたリードと、
前記半導体チップと前記リードを接続する接続部材と、
前記半導体チップと前記リードと前記接続部材を封止する封止樹脂と、を備え、
前記リードの底面は前記封止樹脂から露出し、前記リードの側面には前記リードの上面から前記リードの底面まで達するテーパー状の貫通溝が設けられていることを特徴とする半導体装置とした。 In order to solve the above problems, the following means were used in the present invention.
With semiconductor chips
With the leads arranged around the semiconductor chip,
A connecting member that connects the semiconductor chip and the lead,
A sealing resin for sealing the semiconductor chip, the reed, and the connecting member is provided.
The semiconductor device is characterized in that the bottom surface of the reed is exposed from the sealing resin, and the side surface of the reed is provided with a tapered through groove extending from the top surface of the reed to the bottom surface of the reed.

また、貫通溝を有するリードを備えるリードフレームを用意する工程と、
半導体ウェハをバックグラインドする工程と、
前記半導体ウェハの裏面からハーフカットダイシングする工程と、
前記半導体ウェハの裏面をダイシングテープに貼り付け、前記半導体ウェハの表面からフルカットダイシングする工程と、
前記ダイシングテープをエキスパンドして、個片化した半導体チップ間の寸法を前記リードフレームのピッチサイズと同じ寸法まで広げる工程と、
前記ダイシングテープと前記リードフレームを貼り合わせる工程と、
前記半導体チップと前記リードを接続部材で接続する工程と、
前記半導体チップと前記リードと前記接続部材を封止樹脂にて封止する工程と、
前記封止樹脂および前記リードを切断する工程と、
前記ダイシングテープを前記リードと前記半導体チップと前記封止樹脂から剥離する工程と、を備えることを特徴とする半導体装置の製造方法を用いた。 In addition, a process of preparing a lead frame having a lead having a through groove and
The process of backgrinding semiconductor wafers and
The process of half-cut dicing from the back surface of the semiconductor wafer and
A step of attaching the back surface of the semiconductor wafer to a dicing tape and performing full-cut dicing from the front surface of the semiconductor wafer.
A process of expanding the dicing tape and expanding the dimensions between the separated semiconductor chips to the same dimensions as the pitch size of the lead frame.
The process of bonding the dicing tape and the lead frame,
The process of connecting the semiconductor chip and the lead with a connecting member,
A step of sealing the semiconductor chip, the reed, and the connecting member with a sealing resin,
The step of cutting the sealing resin and the reed, and
A method for manufacturing a semiconductor device is used, which comprises a step of peeling the dicing tape from the lead, the semiconductor chip, and the sealing resin.

上記手段を用いることで、リードとダイパッドの封止樹脂からの脱落を防止しつつ、小型かつ薄型の半導体装置を得ることができる。 By using the above means, it is possible to obtain a small and thin semiconductor device while preventing the reed and the die pad from falling off from the sealing resin.

本発明の第１実施形態に係る半導体装置の断面図および底面図である。It is sectional drawing and bottom view of the semiconductor device which concerns on 1st Embodiment of this invention. 本発明の第１実施形態に係る半導体装置の溝部の拡大断面図である。It is an enlarged sectional view of the groove part of the semiconductor device which concerns on 1st Embodiment of this invention. 本発明の第２実施形態に係る半導体装置の断面図および底面図である。It is sectional drawing and bottom view of the semiconductor device which concerns on 2nd Embodiment of this invention. 本発明の第３実施形態に係る半導体装置の断面図である。It is sectional drawing of the semiconductor device which concerns on 3rd Embodiment of this invention. 本発明の第３実施形態に係る半導体装置の製造方法を示す模式図である。It is a schematic diagram which shows the manufacturing method of the semiconductor device which concerns on 3rd Embodiment of this invention. 図５に続く、本発明の第３実施形態に係る半導体装置の製造方法を示す模式図である。It is a schematic diagram which shows the manufacturing method of the semiconductor device which concerns on 3rd Embodiment of this invention, following FIG. 本発明の第４実施形態に係る半導体装置の断面図である。It is sectional drawing of the semiconductor device which concerns on 4th Embodiment of this invention. 従来のノンリードタイプの半導体パッケージの断面図である。It is sectional drawing of the conventional non-lead type semiconductor package.

以下、本発明の実施形態である半導体装置について図を用いて説明する。
（第１実施形態）
図１は、本発明の第１実施形態の半導体装置の断面図および底面図である。まず、断面図である図１（ａ）を参照して半導体装置１０の構成を説明する。ダイパッド５上にダイアタッチ層３を介して半導体チップ１が固着されている。ダイパッド５の周囲にはダイパッド５と離間してリード４が設けられている。そして、半導体チップ１の上面に設けられた電極パッド（図示せず）とリード４の上面とが接続部材であるボンディングワイヤ２を介して電気的に接続されている。ボンディングワイヤ２の材料としては金（Ａｕ）や銅（Ｃｕ）が用いられる。 Hereinafter, the semiconductor device according to the embodiment of the present invention will be described with reference to the drawings.
(First Embodiment)
FIG. 1 is a cross-sectional view and a bottom view of the semiconductor device according to the first embodiment of the present invention. First, the configuration of the semiconductor device 10 will be described with reference to FIG. 1 (a), which is a cross-sectional view. The semiconductor chip 1 is fixed on the die pad 5 via the die attach layer 3. A lead 4 is provided around the die pad 5 so as to be separated from the die pad 5. Then, an electrode pad (not shown) provided on the upper surface of the semiconductor chip 1 and the upper surface of the lead 4 are electrically connected via a bonding wire 2 which is a connecting member. Gold (Au) or copper (Cu) is used as the material of the bonding wire 2.

半導体チップ１とダイパッド５とボンディングワイヤ２の周囲は封止樹脂６によって被覆され、ダイパッド５の底面も半導体装置１０の薄型化を阻害しない程度の薄い封止樹脂６によって覆われている。半導体装置１０の薄型化を阻害するようであれば、ダイパッド５を薄型化する構造とすることでも良い。 The periphery of the semiconductor chip 1, the die pad 5, and the bonding wire 2 is covered with a sealing resin 6, and the bottom surface of the die pad 5 is also covered with a thin sealing resin 6 that does not hinder the thinning of the semiconductor device 10. If the thinning of the semiconductor device 10 is hindered, the die pad 5 may be made thin.

これに対し、リード４の場合は、リード４の上面、およびリード４がダイパッド５と対向する内側面４ｂが封止樹脂６によって覆われ、リード４がダイパッド５と対向しない側面である外側面４ａおよびリード４の底面は封止樹脂６から露出している。半導体装置１０は断面視的に矩形であって、半導体装置１０の外表面の殆どが封止樹脂６で覆われ、部分的にリード４が封止樹脂６から露出する構成である。リード４の底面と封止樹脂６の底面は同一面を形成し、リード４の外側面４ａと封止樹脂６の側面は同一面を成している。また、図示していないが、封止樹脂６から露出するリード４の底面と外側面４ａにはメッキ膜が被着され、実装時の半導体装置１０と配線基板との接合を良好なものとしている。 On the other hand, in the case of the lead 4, the upper surface of the lead 4 and the inner side surface 4b where the lead 4 faces the die pad 5 are covered with the sealing resin 6, and the outer surface 4a which is the side surface where the lead 4 does not face the die pad 5 And the bottom surface of the lead 4 is exposed from the sealing resin 6. The semiconductor device 10 is rectangular in cross section, and most of the outer surface of the semiconductor device 10 is covered with the sealing resin 6, and the reed 4 is partially exposed from the sealing resin 6. The bottom surface of the lead 4 and the bottom surface of the sealing resin 6 form the same surface, and the outer surface 4a of the lead 4 and the side surface of the sealing resin 6 form the same surface. Further, although not shown, a plating film is adhered to the bottom surface and the outer surface 4a of the lead 4 exposed from the sealing resin 6 to improve the bonding between the semiconductor device 10 and the wiring board at the time of mounting. ..

リード４の紙面手前方向の側面には、断面視的にテーパー状の側面を有する貫通溝７が形成されている。貫通溝７はリード４の上面から底面まで達する溝であって、その中には封止樹脂６が充填されている。この貫通溝７に充填されている封止樹脂６はリード４の上面などの周囲を覆う封止樹脂６と強固に繋がっている。これにより、リード４が封止樹脂６から容易に抜け落ちず、リード４の脱落防止性が向上する構造となっている。 A through groove 7 having a tapered side surface in cross section is formed on the side surface of the lead 4 in the front direction of the paper surface. The through groove 7 is a groove extending from the upper surface to the bottom surface of the lead 4, and the sealing resin 6 is filled therein. The sealing resin 6 filled in the through groove 7 is firmly connected to the sealing resin 6 that covers the periphery of the upper surface of the lead 4. As a result, the reed 4 does not easily fall off from the sealing resin 6, and the reed 4 has a structure that prevents the reed 4 from falling off.

図示する貫通溝７は順テーパー状の側面を有する半円錐台形状であって、リード４の上面における開口幅がリード４の底面における開口幅よりも小さい。すなわち、平面視的にはリード４の上面に開口する面積がリード４の底面に開口する面積よりも小さいという構造である。 The through groove 7 shown in the figure has a semi-conical truncated cone shape having a forward tapered side surface, and the opening width on the upper surface of the reed 4 is smaller than the opening width on the bottom surface of the reed 4. That is, in a plan view, the area opened on the upper surface of the lead 4 is smaller than the area opened on the bottom surface of the lead 4.

図１（ｂ）は、図１（ａ）に示した半導体装置を下方向から見た底面図である。４辺を有する封止樹脂６の一辺に４つのリード４が配置され、対向する辺に他の４つのリード４が配置されている。各々のリード４の外側面４ａと内側面４ｂの両側面と直交する側面４ｃには半円形の貫通溝７が設けられている。同心円状に図示されている貫通溝７の曲率半径の大きな半円がリード４の底面に開口する部分を示し、曲率半径の小さな半円がリード４の上面に開口する部分を示している。 FIG. 1B is a bottom view of the semiconductor device shown in FIG. 1A as viewed from below. Four leads 4 are arranged on one side of the sealing resin 6 having four sides, and the other four leads 4 are arranged on the opposite sides. A semi-circular through groove 7 is provided on the outer surface 4a of each lead 4 and the side surface 4c orthogonal to both side surfaces of the inner side surface 4b. A semicircle having a large radius of curvature of the through groove 7 shown concentrically indicates a portion that opens to the bottom surface of the lead 4, and a semicircle having a small radius of curvature indicates a portion that opens to the upper surface of the lead 4.

リード４の各々には２つの貫通溝７を設けているが、リード４の脱落防止性を向上させるために貫通溝７の個数を増やしても構わない。ボンディングワイヤ２が接合するリード４の上面は曲率半径の小さい半円の外側、すなわち、開口部分の外側であれば良く、曲率半径の小さい半円と曲率半径の大きな半円の間で規定された領域にボンディングワイヤ２が部分的に接合していても良い。なお、ダイパッド５の底面は薄い封止樹脂６で覆われているため、この底面図では図示されていない。 Although two through grooves 7 are provided in each of the leads 4, the number of through grooves 7 may be increased in order to improve the dropout prevention property of the leads 4. The upper surface of the lead 4 to which the bonding wire 2 is bonded may be outside the semicircle having a small radius of curvature, that is, outside the opening portion, and is defined between the semicircle having a small radius of curvature and the semicircle having a large radius of curvature. The bonding wire 2 may be partially bonded to the region. Since the bottom surface of the die pad 5 is covered with a thin sealing resin 6, it is not shown in this bottom view.

半導体装置の小型化や薄型化のためには、リードの幅を小さく、厚さを薄くする必要がある。特に、半導体装置の厚さを２００μｍ以下にする場合、リードの厚さは５０μｍ以下になるが、図８に示すような凸型の庇部を有する構造では庇部の存在が小型化や薄型化の阻害要因となり、リードの厚さを５０μｍ以下とすることは困難である。 In order to reduce the size and thickness of semiconductor devices, it is necessary to reduce the width and thickness of the leads. In particular, when the thickness of the semiconductor device is 200 μm or less, the thickness of the reed is 50 μm or less, but in the structure having the convex eaves as shown in FIG. 8, the presence of the eaves is reduced in size and thickness. It is difficult to reduce the thickness of the lead to 50 μm or less.

これに対し、本発明の第１実施形態の半導体装置１０では、凸型の庇部が存在せず、リード４の側面に凹型の貫通溝７のようなリード抜け防止部を有する構造であるため、必要以上にリード４の幅を大きくする必要が無いため小型化が達成できる。また、庇部を有する構造では庇部が十分な脱落防止性を有するためには所定の厚さの庇部とする必要があり、その分リード自身も厚くなって薄型化を阻害していたが、本発明の第１実施形態の半導体装置１０では貫通溝７の縦方向の長さがリードの厚みと同等であるため、リード４を厚くしなくても脱落防止性を確保でき、薄型化も実現できる構造となっている。 On the other hand, the semiconductor device 10 of the first embodiment of the present invention has a structure in which a convex eaves portion does not exist and a lead disconnection prevention portion such as a concave through groove 7 is provided on the side surface of the lead 4. Since it is not necessary to increase the width of the lead 4 more than necessary, miniaturization can be achieved. Further, in the structure having the eaves, in order for the eaves to have sufficient anti-falling property, it is necessary to make the eaves of a predetermined thickness, and the lead itself becomes thicker by that amount, which hinders the thinning. In the semiconductor device 10 of the first embodiment of the present invention, since the length of the through groove 7 in the vertical direction is the same as the thickness of the lead, it is possible to secure the dropout prevention property without thickening the lead 4, and the thickness can be reduced. It has a structure that can be realized.

以上では、４辺を有する封止樹脂６の一辺と対向する辺にリードが配置される実施例について説明したが、４辺の全てにリードを配置する半導体装置に適用することも可能である。 In the above, the embodiment in which the leads are arranged on the side facing one side of the sealing resin 6 having four sides has been described, but it can also be applied to a semiconductor device in which leads are arranged on all four sides.

図２は、本発明の第１実施形態に係る半導体装置の溝部の拡大断面図である。図２（ａ）は、図１（ａ）に示した順テーパー状の側面を有する半円錐台形状の貫通溝７の拡大断面図であり、貫通溝７の内部には封止樹脂６が充填されている。図２（ｂ）には逆テーパー状の側面を有する逆半円錐台形状の貫通溝７を示している。リード４の上面における開口幅がリード４の底面における開口幅よりも大きい。すなわち、平面視的にはリード４の上面に開口する面積がリード４の底面に開口する面積よりも大きいという構造である。貫通溝７の中には封止樹脂６が充填されている。 FIG. 2 is an enlarged cross-sectional view of a groove portion of the semiconductor device according to the first embodiment of the present invention. FIG. 2A is an enlarged cross-sectional view of a semi-conical truncated cone-shaped through groove 7 having a forward tapered side surface shown in FIG. 1A, and the inside of the through groove 7 is filled with a sealing resin 6. Has been done. FIG. 2B shows an inverted semi-conical truncated cone-shaped through groove 7 having an inverted tapered side surface. The opening width on the upper surface of the lead 4 is larger than the opening width on the bottom surface of the lead 4. That is, in plan view, the area opened on the upper surface of the lead 4 is larger than the area opened on the bottom surface of the lead 4. The through groove 7 is filled with the sealing resin 6.

図２（ｃ）には、順テーパー状の側面を有する半円錐台形状の貫通溝７のテーパー状側面に段差部１１を設けた点で図２（ａ）に図示した構造と異なるリード４を示している。テーパー状側面の途中に段差部１１を設け、脱落防止性が一層向上する構造となっている。この構造を図２（ｂ）に適用して、逆テーパー状の側面を有する逆半円錐台形状の貫通溝７のテーパー状側面に段差部１１を設けるという構造としても良い。 FIG. 2C shows a lead 4 having a structure different from that shown in FIG. 2A in that a step portion 11 is provided on the tapered side surface of a semi-conical truncated cone-shaped through groove 7 having a forward tapered side surface. Shown. A step portion 11 is provided in the middle of the tapered side surface to further improve the fall prevention property. This structure may be applied to FIG. 2B to provide a stepped portion 11 on the tapered side surface of the inverted semi-conical truncated cone-shaped through groove 7 having the inverted tapered side surface.

図２（ｄ）には、順テーパー状の側面を有する半円錐台形状の貫通溝７のテーパー状側面に螺旋溝１２を設けた点で図２（ａ）に図示した構造と異なるリード４を示している。テーパー状側面に斜めに沿う複数の螺旋溝１２を形成することで、螺旋溝１２の中に封止樹脂６が入り込み、脱落防止性が一層向上することになる。この構造を図２（ｂ）に適用して、逆テーパー状の側面を有する逆半円錐台形状の貫通溝７のテーパー状側面に螺旋溝１２を設けるという構造としても良い。 FIG. 2D shows a lead 4 having a structure different from that shown in FIG. 2A in that a spiral groove 12 is provided on the tapered side surface of a semi-conical truncated cone-shaped through groove 7 having a forward tapered side surface. Shown. By forming a plurality of spiral grooves 12 diagonally along the tapered side surface, the sealing resin 6 enters the spiral grooves 12, and the dropout prevention property is further improved. This structure may be applied to FIG. 2B to provide a spiral groove 12 on the tapered side surface of the inverted semi-conical truncated cone-shaped through groove 7 having the inverted tapered side surface.

（第２実施形態）
図３は、本発明の第２実施形態の半導体装置の断面図および底面図である。まず、断面図である図３（ａ）を参照して半導体装置１０の構成について説明する。ダイパッド５上にダイアタッチ層３を介して半導体チップ１が固着されている。ダイパッド５の周囲にはダイパッド５と離間してリード４が設けられている。そして、半導体チップ１の上面に設けられた電極パッド（図示せず）とリード４の上面とが接続部材であるボンディングワイヤ２を介して電気的に接続されている。ボンディングワイヤ２の材料としては金（Ａｕ）や銅（Ｃｕ）が用いられる。 (Second Embodiment)
FIG. 3 is a cross-sectional view and a bottom view of the semiconductor device according to the second embodiment of the present invention. First, the configuration of the semiconductor device 10 will be described with reference to FIG. 3 (a), which is a cross-sectional view. The semiconductor chip 1 is fixed on the die pad 5 via the die attach layer 3. A lead 4 is provided around the die pad 5 so as to be separated from the die pad 5. Then, an electrode pad (not shown) provided on the upper surface of the semiconductor chip 1 and the upper surface of the lead 4 are electrically connected via a bonding wire 2 which is a connecting member. Gold (Au) or copper (Cu) is used as the material of the bonding wire 2.

半導体チップ１とダイパッド５とボンディングワイヤ２の周囲は封止樹脂６によって被覆されるが、ダイパッド５の底面が封止樹脂６から露出している。ダイパッド５の紙面手前方向の側面には、断面視的にテーパー状の側面を有する貫通溝８が形成されている。貫通溝８はダイパッド５の上面から底面まで達する溝であって、その中には封止樹脂６が充填されている。この貫通溝８に充填されている封止樹脂６はダイパッド５の上面などの周囲を覆う封止樹脂６と強固に繋がっている。これにより、ダイパッド５が封止樹脂６から容易に抜け落ちず、ダイパッド５の脱落防止性が向上する構造となっている。 The periphery of the semiconductor chip 1, the die pad 5, and the bonding wire 2 is covered with the sealing resin 6, but the bottom surface of the die pad 5 is exposed from the sealing resin 6. A through groove 8 having a tapered side surface in cross section is formed on the side surface of the die pad 5 in the front direction of the paper surface. The through groove 8 is a groove extending from the upper surface to the bottom surface of the die pad 5, and the sealing resin 6 is filled therein. The sealing resin 6 filled in the through groove 8 is firmly connected to the sealing resin 6 that covers the periphery of the upper surface of the die pad 5. As a result, the die pad 5 does not easily fall off from the sealing resin 6, and the die pad 5 has a structure that prevents the die pad 5 from falling off.

リード４の場合は、リード４の上面およびリード４がダイパッド５と対向する内側面４ｂが封止樹脂６によって覆われ、リード４がダイパッド５と対向しない側面である外側面４ａおよびリード４の底面は封止樹脂６から露出している。半導体装置１０は断面視的に矩形であって、半導体装置１０の外表面の殆どが封止樹脂６で覆われ、部分的にリード４が封止樹脂６から露出する構成である。ダイパッド５の底面とリード４の底面と封止樹脂６の底面は同一面を形成し、リード４の外側面４ａと封止樹脂６の側面は同一面を成している。また、図示していないが、封止樹脂６から露出するダイパッド５の底面およびリード４の底面と外側面４ａにはメッキ膜が被着され、実装時の半導体装置１０と配線基板との接合を良好なものとしている。 In the case of the lead 4, the upper surface of the lead 4 and the inner side surface 4b of the lead 4 facing the die pad 5 are covered with the sealing resin 6, and the outer surface 4a and the bottom surface of the lead 4 which are the side surfaces where the lead 4 does not face the die pad 5. Is exposed from the sealing resin 6. The semiconductor device 10 is rectangular in cross section, and most of the outer surface of the semiconductor device 10 is covered with the sealing resin 6, and the reed 4 is partially exposed from the sealing resin 6. The bottom surface of the die pad 5, the bottom surface of the lead 4, and the bottom surface of the sealing resin 6 form the same surface, and the outer surface 4a of the lead 4 and the side surface of the sealing resin 6 form the same surface. Further, although not shown, a plating film is adhered to the bottom surface of the die pad 5 exposed from the sealing resin 6, the bottom surface of the lead 4, and the outer surface 4a to join the semiconductor device 10 and the wiring board at the time of mounting. It is considered to be good.

リード４の紙面手前方向の側面には、断面視的にテーパー状の側面を有する貫通溝７が形成されている。貫通溝７はリード４の上面から底面まで達する溝であって、その中には封止樹脂６が充填されている。この貫通溝７に充填されている封止樹脂６はリード４の上面などの周囲を覆う封止樹脂６と強固に繋がっている。これにより、リード４が封止樹脂６から容易に抜け落ちず、リード４の脱落防止性が向上する構造となっている。 A through groove 7 having a tapered side surface in cross section is formed on the side surface of the lead 4 in the front direction of the paper surface. The through groove 7 is a groove extending from the upper surface to the bottom surface of the lead 4, and the sealing resin 6 is filled therein. The sealing resin 6 filled in the through groove 7 is firmly connected to the sealing resin 6 that covers the periphery of the upper surface of the lead 4. As a result, the reed 4 does not easily fall off from the sealing resin 6, and the reed 4 has a structure that prevents the reed 4 from falling off.

図示する貫通溝７は順テーパー状の側面を有する半円錐台形状であって、リード４の上面における開口幅がリード４の底面における開口幅よりも小さい。すなわち、平面視的にはリード４の上面に開口する面積がリード４の底面に開口する面積よりも小さいという構造である。 The through groove 7 shown in the figure has a semi-conical truncated cone shape having a forward tapered side surface, and the opening width on the upper surface of the reed 4 is smaller than the opening width on the bottom surface of the reed 4. That is, in a plan view, the area opened on the upper surface of the lead 4 is smaller than the area opened on the bottom surface of the lead 4.

図３（ｂ）は、図３（ａ）に示した断面図を下方向から見た底面図である。４辺を有する封止樹脂６の一辺に４つのリード４が配置され、対向する辺に他の４つのリード４が配置されている。各々のリード４の外側面４ａと内側面４ｂの両側面と直交する側面４ｃには半円形の貫通溝７が設けられている。同心円状に図示されている貫通溝７の曲率半径の大きな半円がリード４の底面に開口する部分を示し、曲率半径の小さな半円がリード４の上面に開口する部分を示している。 FIG. 3B is a bottom view of the cross-sectional view shown in FIG. 3A as viewed from below. Four leads 4 are arranged on one side of the sealing resin 6 having four sides, and the other four leads 4 are arranged on the opposite sides. A semi-circular through groove 7 is provided on the outer surface 4a of each lead 4 and the side surface 4c orthogonal to both side surfaces of the inner side surface 4b. A semicircle having a large radius of curvature of the through groove 7 shown concentrically indicates a portion that opens to the bottom surface of the lead 4, and a semicircle having a small radius of curvature indicates a portion that opens to the upper surface of the lead 4.

リード４の各々には２つの貫通溝７を設けているが、リード４の脱落防止性を向上させるために、貫通溝７の個数を増やしても構わず、図示する２辺のほかに、リード４の内側面４ｂに貫通溝７を形成しても良い。ボンディングワイヤ２が接合するリード４の上面は曲率半径の小さい半円の外側、すなわち、開口部分の外側であれば良く、曲率半径の小さい半円と曲率半径の大きな半円の間で規定された領域にボンディングワイヤ２が部分的に接合していても良い。 Although each of the leads 4 is provided with two through grooves 7, the number of through grooves 7 may be increased in order to improve the dropout prevention property of the leads 4, and in addition to the two sides shown in the figure, the leads may be increased. A through groove 7 may be formed on the inner side surface 4b of 4. The upper surface of the lead 4 to which the bonding wire 2 is bonded may be outside the semicircle having a small radius of curvature, that is, outside the opening portion, and is defined between the semicircle having a small radius of curvature and the semicircle having a large radius of curvature. The bonding wire 2 may be partially bonded to the region.

一方の辺に配置されたリード４と他方の辺に沿って配置されたリード４との間には、これらと離間してダイパッド５が配置されている。ダイパッド５を成す４辺のうち、対向する２辺の各々に貫通溝８が設けられている。ここで、ダイパッド５に設けられた貫通溝８はリード４に設けられた貫通溝７と互いに平行に配置されている。ダイパッド５の内側に点線で囲んだ領域は半導体チップ１を平面投影した領域であるが、貫通溝８はこの領域よりも外側に形成されている。これは、半導体チップ１をダイボンディングする際、余分なダイアタッチ材が漏れて貫通溝８に入り込むのを避けるためである。 A die pad 5 is arranged apart from the reed 4 arranged on one side and the reed 4 arranged along the other side. Of the four sides forming the die pad 5, through grooves 8 are provided on each of the two opposing sides. Here, the through groove 8 provided in the die pad 5 is arranged parallel to the through groove 7 provided in the lead 4. The region surrounded by the dotted line inside the die pad 5 is a region where the semiconductor chip 1 is projected in a plane, and the through groove 8 is formed outside this region. This is to prevent excess die attach material from leaking into the through groove 8 when the semiconductor chip 1 is die-bonded.

図ではダイパッド５の対向する２つの辺、すなわちダイパッド５の対向する２つの側面に計４つの貫通溝８を設けているが、ダイパッド５の脱落防止性を向上させるために貫通溝８の個数を増やしても構わず、ダイパッド５の４つの辺、すなわちダイパッド５の全ての側面に貫通溝８を形成しても良い。 In the figure, a total of four through grooves 8 are provided on the two opposing sides of the die pad 5, that is, the two opposing side surfaces of the die pad 5, but the number of through grooves 8 is increased in order to improve the dropout prevention property of the die pad 5. The number may be increased, and through grooves 8 may be formed on the four sides of the die pad 5, that is, all the side surfaces of the die pad 5.

本発明の第２実施形態の半導体装置１０は、リード４の形状と配置は図１に示す第１実施形態の半導体装置１０と同じで、さらにダイパッド５も封止樹脂６から露出する構造としている。上記にて説明したように、ダイパッド５に対しても凹型の貫通溝８のようなリード抜け防止部を有する構造としているため、必要以上にダイパッド５の幅を大きくする必要が無いため小型化が達成できる。また、ダイパッド５に設けられた貫通溝８の縦方向の長さがダイパッド５の厚みと同等であるため、ダイパッド５を厚くしなくても脱落防止性を確保でき、薄型化も実現できる構造となっている。 The semiconductor device 10 of the second embodiment of the present invention has the same shape and arrangement of the leads 4 as the semiconductor device 10 of the first embodiment shown in FIG. 1, and has a structure in which the die pad 5 is also exposed from the sealing resin 6. .. As described above, since the die pad 5 also has a structure having a lead omission prevention portion such as a concave through groove 8, it is not necessary to increase the width of the die pad 5 more than necessary, so that the size can be reduced. Can be achieved. Further, since the length of the through groove 8 provided in the die pad 5 in the vertical direction is the same as the thickness of the die pad 5, the structure is such that the die pad 5 can be prevented from falling off without being thickened, and the thickness can be reduced. It has become.

（第３実施形態）
図４は、本発明の第３実施形態の半導体装置の断面図である。
図３に示した半導体装置１０との違いは、ダイパッド５が無い構造としている点であり、半導体チップ１の底面が封止樹脂６の底面から直に露出している。ただし、半導体チップ１が封止樹脂６から抜け落ちないように半導体チップ１の底面の端縁に面取り部を有して逆メサ形状としている。このような形状とすることで、樹脂封止時に半導体チップ１の底面の端縁に封止樹脂６が入り込み、封止樹脂６内に半導体チップ１を保持できるようになり、半導体チップ１の脱落防止性が向上する。リード４の形状は前述の本発明の第２実施形態の半導体装置１０と同じである。半導体チップ１の底面とリード４の底面と封止樹脂６の底面は同一面を形成し、リード４の外側面４ａと封止樹脂６の側面は同一面を成している。また、図示していないが、封止樹脂６から露出する半導体チップ１の底面およびリード４の底面と外側面４ａにはメッキ膜が被着され、実装時の半導体装置１０と配線基板との接合を良好なものとしている。 (Third Embodiment)
FIG. 4 is a cross-sectional view of the semiconductor device according to the third embodiment of the present invention.
The difference from the semiconductor device 10 shown in FIG. 3 is that the structure does not have the die pad 5, and the bottom surface of the semiconductor chip 1 is directly exposed from the bottom surface of the sealing resin 6. However, a chamfered portion is provided at the edge of the bottom surface of the semiconductor chip 1 so that the semiconductor chip 1 does not fall out of the sealing resin 6 and has an inverted mesa shape. With such a shape, the sealing resin 6 enters the edge of the bottom surface of the semiconductor chip 1 at the time of resin sealing, the semiconductor chip 1 can be held in the sealing resin 6, and the semiconductor chip 1 falls off. Preventability is improved. The shape of the lead 4 is the same as that of the semiconductor device 10 of the second embodiment of the present invention described above. The bottom surface of the semiconductor chip 1, the bottom surface of the lead 4, and the bottom surface of the sealing resin 6 form the same surface, and the outer surface 4a of the lead 4 and the side surface of the sealing resin 6 form the same surface. Further, although not shown, a plating film is adhered to the bottom surface of the semiconductor chip 1 exposed from the sealing resin 6, the bottom surface of the lead 4, and the outer surface 4a, and the semiconductor device 10 and the wiring board are joined at the time of mounting. Is good.

次に、本発明の第３実施形態の半導体装置の製造方法の一例について図５〜６を参照して説明する。
まず、図５（ａ）に示すように、銅や銅合金からなる金属平板を準備し、打ち抜き加工により所定の位置にテーパー状の貫通孔を形成する。次の打ち抜き加工において貫通孔の中心を横断するように切断して貫通溝７を有するリード４を備えたリードフレーム２０が出来上がる。リード４はリードフレーム２０の枠体であるフレーム枠２１に接続されている。一つのフレーム枠２１内のリード４が一つの半導体装置の構成部品として利用される。したがって、フレーム枠２１の両側に隣接して設けられたリード４は異なる半導体装置の構成部品である（ＳＴＥＰ１）。 Next, an example of the method for manufacturing the semiconductor device according to the third embodiment of the present invention will be described with reference to FIGS. 5 to 6.
First, as shown in FIG. 5A, a metal flat plate made of copper or a copper alloy is prepared, and a tapered through hole is formed at a predetermined position by punching. In the next punching process, a lead frame 20 having a lead 4 having a through groove 7 is completed by cutting so as to cross the center of the through hole. The lead 4 is connected to a frame frame 21 which is a frame body of the lead frame 20. The reed 4 in one frame 21 is used as a component of one semiconductor device. Therefore, the leads 4 provided adjacent to both sides of the frame 21 are components of different semiconductor devices (STEP 1).

次に、図５（ｂ）に示すように、バックグラインドテープ５１に半導体ウェハ３０を貼り付け、バックグラインドにて半導体ウェハ３０を所定の厚さにする。そして、バックグラインドテープ５１上に貼り付けられた半導体ウェハ３０の裏面からハーフカットダイシングを行う。その際に用いる第１ブレード４１は幅広で先端が広角の角錐形状であって、その角錐部分のみが半導体ウェハ３０に入り込んでダイシングする。第１ブレード４１の先端の切込み先端角Ａは８０〜１００度の範囲であって、半導体ウェハ３０の裏面には断面視的に三角形の切削溝１３が形成される（ＳＴＥＰ２）。 Next, as shown in FIG. 5B, the semiconductor wafer 30 is attached to the back grind tape 51, and the semiconductor wafer 30 is made to a predetermined thickness by the back grind. Then, half-cut dicing is performed from the back surface of the semiconductor wafer 30 attached on the back grind tape 51. The first blade 41 used at that time has a wide pyramid shape with a wide tip, and only the pyramid portion enters the semiconductor wafer 30 for dicing. The notch tip angle A at the tip of the first blade 41 is in the range of 80 to 100 degrees, and a triangular cutting groove 13 is formed on the back surface of the semiconductor wafer 30 in a cross-sectional view (STEP 2).

次に、図５（ｃ）に示すように、半導体ウェハ３０の裏面を耐熱性のダイシングテープ５２上に貼り付け、半導体ウェハ３０の表面から第２ブレード４２を用いてフルカットダイシングを行うことで逆メサ形状の半導体チップ１を得る。用いるダイシングテープ５２には後続の樹脂封止工程にてかかる温度（２００℃）でも分解しないという耐熱性が要求される。第２ブレード４２は第１ブレード４１に比べ幅狭である。第２ブレード４２によって形成された切削溝１４はストレート形状で、半導体ウェハ３０の表面から切削溝１３の上部まで達する。 Next, as shown in FIG. 5C, the back surface of the semiconductor wafer 30 is attached onto the heat-resistant dicing tape 52, and full-cut dicing is performed from the front surface of the semiconductor wafer 30 using the second blade 42. A semiconductor chip 1 having an inverted mesa shape is obtained. The dicing tape 52 used is required to have heat resistance so that it does not decompose even at the temperature (200 ° C.) applied in the subsequent resin sealing step. The second blade 42 is narrower than the first blade 41. The cutting groove 14 formed by the second blade 42 has a straight shape and reaches from the surface of the semiconductor wafer 30 to the upper part of the cutting groove 13.

バックグラインド後の半導体ウェハ３０の厚さが１００μｍの場合、第１ブレード４１の厚さは５０〜１００μｍの範囲である。また、第２ブレード４２の厚さは２０〜４０μｍの範囲が好ましい。また、バックグラインド後の半導体ウェハ３０の厚さが１５０μｍの場合、第１ブレード４１の厚さは１００〜１５０μｍの範囲、第２ブレード４２の厚さは２０〜４０μｍの範囲が好ましい（ＳＴＥＰ３）。 When the thickness of the semiconductor wafer 30 after back grinding is 100 μm, the thickness of the first blade 41 is in the range of 50 to 100 μm. The thickness of the second blade 42 is preferably in the range of 20 to 40 μm. When the thickness of the semiconductor wafer 30 after back grinding is 150 μm, the thickness of the first blade 41 is preferably in the range of 100 to 150 μm, and the thickness of the second blade 42 is preferably in the range of 20 to 40 μm (STEP 3).

次に、図６（ａ）に示すように、フルカットダイシング後にダイシングテープ５２をエキスパンドして、個片化した半導体チップ１間の寸法をリードフレーム２０のピッチサイズと同じ寸法まで広げる。その後、予め用意したリードフレーム２０をエキスパンドしたダイシングテープ５２に貼り合わせる。これにより、リードフレーム２０の対向するリード４の間に半導体チップ１を配置することができる（ＳＴＥＰ４）。 Next, as shown in FIG. 6A, the dicing tape 52 is expanded after full-cut dicing to expand the dimension between the separated semiconductor chips 1 to the same dimension as the pitch size of the lead frame 20. After that, the lead frame 20 prepared in advance is attached to the expanded dicing tape 52. As a result, the semiconductor chip 1 can be arranged between the opposing leads 4 of the lead frame 20 (STEP 4).

次に、図６（ｂ）に示すように、半導体チップ１の上面に設けられた電極パッドとリード４の上面とを接続部材であるボンディングワイヤ２にて電気的に接続し、次いで、ダイシングテープ５２上に半導体チップ１とリード４を貼り合わせた状態で樹脂封止を行う（ＳＴＥＰ５）。 Next, as shown in FIG. 6B, the electrode pad provided on the upper surface of the semiconductor chip 1 and the upper surface of the lead 4 are electrically connected by a bonding wire 2 which is a connecting member, and then a dicing tape is used. Resin sealing is performed with the semiconductor chip 1 and the lead 4 bonded on the 52 (STEP 5).

次に、図６（ｃ）に示すように、樹脂封止後に第３ブレード４３にて封止樹脂６およびリード４を連続して切断する。このとき、第３ブレードの厚さをフレーム枠２１の幅よりも厚くし、隣接するリード４を繋ぐフレーム枠２１が切削されて無くなるように切断する（ＳＴＥＰ６）。
最後に、図６（ｄ）に示すように、ダイシングテープ５２をリード４や半導体チップ１や封止樹脂６から剥がした後、封止樹脂６から露出するリード４の底面および外側面４ａ、そして半導体チップ１の底面にメッキ膜（図示せず）を形成して半導体装置１０が得られる（ＳＴＥＰ７）。 Next, as shown in FIG. 6C, the sealing resin 6 and the reed 4 are continuously cut by the third blade 43 after the resin is sealed. At this time, the thickness of the third blade is made thicker than the width of the frame frame 21, and the frame frame 21 connecting the adjacent leads 4 is cut so as to be cut off (STEP 6).
Finally, as shown in FIG. 6D, after the dicing tape 52 is peeled off from the lead 4, the semiconductor chip 1, and the sealing resin 6, the bottom surface and the outer surface 4a of the lead 4 exposed from the sealing resin 6, and A plating film (not shown) is formed on the bottom surface of the semiconductor chip 1 to obtain the semiconductor device 10 (STEP 7).

次に、他の製造方法例について説明する。
まず、前例のＳＴＥＰ１〜２に示した工程を行う。
次に、リードフレーム２０の裏面に耐熱性テープ５３を貼り付ける。
次に、前例のＳＴＥＰ３に示した工程を行う。
次に、フルカットダイシング後の半導体ウェハ３０を僅かにエキスパンドして、個片化した半導体チップ１をピックアップして、リードフレーム２０に貼り付けられた耐熱性テープ５３上の所定位置に搭載する。対向するリード４の間が半導体チップ１の所定位置である。 Next, another production method example will be described.
First, the steps shown in STEPs 1 and 2 of the previous example are performed.
Next, the heat-resistant tape 53 is attached to the back surface of the lead frame 20.
Next, the step shown in STEP 3 of the previous example is performed.
Next, the semiconductor wafer 30 after full-cut dicing is slightly expanded, and the semiconductor chip 1 that has been fragmented is picked up and mounted at a predetermined position on the heat-resistant tape 53 attached to the lead frame 20. The position between the opposing leads 4 is a predetermined position of the semiconductor chip 1.

次に前例のＳＴＥＰ５〜７に示した工程を行う。
以上のような工程を実施することで、本発明の第３実施形態の半導体装置１０が得られる。本製造方法で得られた半導体装置１０は小型で薄型、さらに配線基板への実装性が良好なものである。 Next, the steps shown in STEPs 5 to 7 of the previous example are performed.
By carrying out the above steps, the semiconductor device 10 according to the third embodiment of the present invention can be obtained. The semiconductor device 10 obtained by this manufacturing method is small and thin, and has good mountability on a wiring board.

（第４実施形態）
図７は、本発明の第４実施形態の半導体装置の断面図である。本実施形態の半導体装置１０はダイパッド５が無く、半導体チップ１をリード４にバンプ９を介してフリップチップ接続している。接続部材としてボンディングワイヤ２を利用する場合はボンディングワイヤ２のループ高さを半導体チップ１の上面より高い位置にする必要があるが、本実施形態の半導体装置１０のような接続部材としてバンプ９を用いるフリップチップ接続の場合は、ループ高さに相当する厚さを減じることができる。これにより薄型の半導体装置１０を実現することができる。 (Fourth Embodiment)
FIG. 7 is a cross-sectional view of the semiconductor device according to the fourth embodiment of the present invention. The semiconductor device 10 of the present embodiment does not have a die pad 5, and the semiconductor chip 1 is flip-chip connected to a lead 4 via a bump 9. When the bonding wire 2 is used as the connecting member, the loop height of the bonding wire 2 needs to be higher than the upper surface of the semiconductor chip 1, but the bump 9 is used as a connecting member like the semiconductor device 10 of the present embodiment. In the case of the flip-chip connection used, the thickness corresponding to the loop height can be reduced. As a result, the thin semiconductor device 10 can be realized.

また、半導体チップ１とリード４を重畳する構造であるため、半導体チップ１とリード４間の距離をワイヤ接続に比べて短縮でき、さらに小型の半導体装置１０を実現することができる。以上のように、本発明の第４実施形態の半導体装置１０では一層の小型化、薄型化が実現できる。 Further, since the structure is such that the semiconductor chip 1 and the reed 4 are superposed, the distance between the semiconductor chip 1 and the reed 4 can be shortened as compared with the wire connection, and a smaller semiconductor device 10 can be realized. As described above, the semiconductor device 10 according to the fourth embodiment of the present invention can be further reduced in size and thickness.

本発明による半導体装置は、携帯玩具、ヘルスケア商品、ウェアラブル端末、携帯端末、カード端末、家電製品等に用いることができる。また、使用環境の厳しい車載用途、屋外用途への応用も可能である。 The semiconductor device according to the present invention can be used for portable toys, healthcare products, wearable terminals, mobile terminals, card terminals, home appliances and the like. It can also be applied to in-vehicle applications and outdoor applications where the usage environment is harsh.

１ 半導体チップ
２ ボンディングワイヤ
３ ダイアタッチ層
４ リード
４ａ 外側面
４ｂ 内側面
４ｃ 側面
５ ダイパッド
６ 封止樹脂
７、８ 貫通溝
９ バンプ
１０ 半導体装置
１１ 段差部
１２ 螺旋溝
１３、１４ 切削溝
２０ リードフレーム
２１ フレーム枠
３０ 半導体ウェハ
４１、４２、４３ ブレード
５１ バックグラインドテープ
５２ ダイシングテープ
５３ 耐熱性テープ
Ａ 切込み先端角 1 Semiconductor chip 2 Bonding wire 3 Diaattach layer 4 Lead 4a Outer side surface 4b Inner side surface 4c Side surface 5 Die pad 6 Encapsulating resin 7, 8 Through groove 9 Bump 10 Semiconductor device 11 Step portion 12 Spiral groove 13, 14 Cutting groove 20 Lead frame 21 Frame frame 30 Semiconductor wafers 41, 42, 43 Blade 51 Back grind tape 52 Dicing tape 53 Heat resistant tape A Notch tip angle

Claims (10)

半導体チップと、
前記半導体チップの周囲に配置されたリードと、
前記半導体チップと前記リードを接続する接続部材と、
前記半導体チップと前記リードと前記接続部材を封止する封止樹脂と、を備え、
前記リードの底面は前記封止樹脂から露出し、前記リードの側面には前記リードの上面から前記リードの底面まで達するテーパー状の貫通溝が設けられていることを特徴とする半導体装置。 With semiconductor chips
With the leads arranged around the semiconductor chip,
A connecting member that connects the semiconductor chip and the lead,
A sealing resin for sealing the semiconductor chip, the reed, and the connecting member is provided.
A semiconductor device characterized in that the bottom surface of the lead is exposed from the sealing resin, and the side surface of the lead is provided with a tapered through groove extending from the top surface of the lead to the bottom surface of the lead. 前記半導体チップはダイパッド上に搭載され、前記ダイパッドの底面は前記封止樹脂から露出し、前記ダイパッドの側面には前記ダイパッドの上面から前記ダイパッドの底面まで達するテーパー状の貫通溝が設けられていることを特徴とする請求項１に記載の半導体装置。 The semiconductor chip is mounted on a die pad, the bottom surface of the die pad is exposed from the sealing resin, and the side surface of the die pad is provided with a tapered through groove extending from the upper surface of the die pad to the bottom surface of the die pad. The semiconductor device according to claim 1. 前記半導体チップの底面の端縁に面取り部を有し、前記半導体チップの底面が前記封止樹脂から露出し、前記面取り部が前記封止樹脂で覆われていることを特徴とする請求項１に記載の半導体装置。 Claim 1 is characterized in that a chamfered portion is provided on the edge of the bottom surface of the semiconductor chip, the bottom surface of the semiconductor chip is exposed from the sealing resin, and the chamfered portion is covered with the sealing resin. The semiconductor device described in 1. 前記半導体チップは前記リードにフリップチップ接続されていることを特徴とする請求項１に記載の半導体装置。 The semiconductor device according to claim 1, wherein the semiconductor chip is flip-chip connected to the lead. 前記貫通溝の前記リードの上面に開口する面積が前記リードの底面に開口する面積よりも大きいことを特徴とする請求項１乃至４のいずれか１項に記載の半導体装置。 The semiconductor device according to any one of claims 1 to 4, wherein the area of the through groove opened on the upper surface of the reed is larger than the area of the through groove opened on the bottom surface of the reed. 前記貫通溝の前記リードの上面に開口する面積が前記リードの底面に開口する面積よりも小さいことを特徴とする請求項１乃至４のいずれか１項に記載の半導体装置。 The semiconductor device according to any one of claims 1 to 4, wherein the area of the through groove opened on the upper surface of the reed is smaller than the area of the through groove opened on the bottom surface of the reed. 前記貫通溝の側面に螺旋溝を設けたことを特徴とする請求項５または請求項６に記載の半導体装置。 The semiconductor device according to claim 5 or 6, wherein a spiral groove is provided on a side surface of the through groove. 貫通溝を有するリードを備えるリードフレームを用意する工程と、
半導体ウェハをバックグラインドする工程と、
前記半導体ウェハの裏面からハーフカットダイシングする工程と、
前記半導体ウェハの裏面をダイシングテープに貼り付け、前記半導体ウェハの表面からフルカットダイシングする工程と、
前記ダイシングテープをエキスパンドして、個片化した半導体チップ間の寸法を前記リードフレームのピッチサイズと同じ寸法まで広げる工程と、
前記ダイシングテープと前記リードフレームを貼り合わせる工程と、
前記半導体チップと前記リードを接続部材で接続する工程と、
前記半導体チップと前記リードと前記接続部材を封止樹脂にて封止する工程と、
前記封止樹脂および前記リードを切断する工程と、
前記ダイシングテープを前記リードと前記半導体チップと前記封止樹脂から剥離する工程と、を備えることを特徴とする半導体装置の製造方法。 The process of preparing a lead frame having a lead having a through groove, and
The process of backgrinding semiconductor wafers and
The process of half-cut dicing from the back surface of the semiconductor wafer and
A step of attaching the back surface of the semiconductor wafer to a dicing tape and performing full-cut dicing from the front surface of the semiconductor wafer.
A process of expanding the dicing tape and expanding the dimensions between the separated semiconductor chips to the same dimensions as the pitch size of the lead frame.
The process of bonding the dicing tape and the lead frame,
The process of connecting the semiconductor chip and the lead with a connecting member,
A step of sealing the semiconductor chip, the reed, and the connecting member with a sealing resin,
The step of cutting the sealing resin and the reed, and
A method for manufacturing a semiconductor device, which comprises a step of peeling the dicing tape from the lead, the semiconductor chip, and the sealing resin. 前記貫通溝を有するリードを備えるリードフレームを用意する工程は、
金属平板に貫通孔を形成する工程と、
前記貫通孔の中心を横断して切断する打ち抜き工程と、を備えることを特徴とする請求項８記載の半導体装置の製造方法。 The step of preparing a lead frame having a lead having a through groove is
The process of forming through holes in a metal flat plate and
The method for manufacturing a semiconductor device according to claim 8, further comprising a punching step of cutting across the center of the through hole. 前記ハーフカットダイシング工程で用いる第１ブレードの先端は角錐形状であって、前記フルカットダイシング工程で用いる第２ブレードの幅よりも幅広であることを特徴とする請求項８または９に記載の半導体装置の製造方法。 The semiconductor according to claim 8 or 9, wherein the tip of the first blade used in the half-cut dicing step has a pyramid shape and is wider than the width of the second blade used in the full-cut dicing step. Manufacturing method of the device.
JP2019212792A 2019-11-26 2019-11-26 Semiconductor device and its manufacturing method Active JP7365871B2 (en)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2019212792A JP7365871B2 (en) 2019-11-26 2019-11-26 Semiconductor device and its manufacturing method
JP2023143358A JP2023158054A (en) 2019-11-26 2023-09-05 Semiconductor device and method for manufacturing the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2019212792A JP7365871B2 (en) 2019-11-26 2019-11-26 Semiconductor device and its manufacturing method

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2023143358A Division JP2023158054A (en) 2019-11-26 2023-09-05 Semiconductor device and method for manufacturing the same

Publications (2)

Publication Number Publication Date
JP2021086868A true JP2021086868A (en) 2021-06-03
JP7365871B2 JP7365871B2 (en) 2023-10-20

Family

ID=76088065

Family Applications (2)

Application Number Title Priority Date Filing Date
JP2019212792A Active JP7365871B2 (en) 2019-11-26 2019-11-26 Semiconductor device and its manufacturing method
JP2023143358A Pending JP2023158054A (en) 2019-11-26 2023-09-05 Semiconductor device and method for manufacturing the same

Family Applications After (1)

Application Number Title Priority Date Filing Date
JP2023143358A Pending JP2023158054A (en) 2019-11-26 2023-09-05 Semiconductor device and method for manufacturing the same

Country Status (1)

Country Link
JP (2) JP7365871B2 (en)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11307675A (en) * 1998-04-20 1999-11-05 Matsushita Electron Corp Resin-encapsulate semiconductor device and its manufacture
JP2000100864A (en) * 1998-09-21 2000-04-07 Sanken Electric Co Ltd Semiconductor device and assembly thereof
JP2009060093A (en) * 2007-08-06 2009-03-19 Seiko Instruments Inc Semiconductor device

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11307675A (en) * 1998-04-20 1999-11-05 Matsushita Electron Corp Resin-encapsulate semiconductor device and its manufacture
JP2000100864A (en) * 1998-09-21 2000-04-07 Sanken Electric Co Ltd Semiconductor device and assembly thereof
JP2009060093A (en) * 2007-08-06 2009-03-19 Seiko Instruments Inc Semiconductor device

Also Published As

Publication number Publication date
JP7365871B2 (en) 2023-10-20
JP2023158054A (en) 2023-10-26

Similar Documents

Publication Publication Date Title
KR100497974B1 (en) Semiconductor device and manufacturing method thereof
US7928551B2 (en) Semiconductor device and method of manufacturing the same
US6777797B2 (en) Stacked multi-chip package, process for fabrication of chip structuring package, and process for wire-bonding
US9281295B2 (en) Embedded heat spreader for package with multiple microelectronic elements and face-down connection
EP2852974B1 (en) Method of making a substrate-less stackable package with wire-bond interconnect
US7338838B2 (en) Resin-encapsulation semiconductor device and method for fabricating the same
JP3420153B2 (en) Semiconductor device and manufacturing method thereof
JP3526788B2 (en) Method for manufacturing semiconductor device
US9385057B2 (en) Semiconductor device
JP2009094118A (en) Lead frame, electronic component with the same, and manufacturing method thereof
JPH11312706A (en) Resin encapsulating semiconductor device and its manufacture, and lead frame
KR20000029214A (en) Terminal land frame and method for manufacturing the same, and resin sealed semiconductor device and method for manufacturing the same
JP2010147070A (en) Semiconductor device
JP3732194B2 (en) Semiconductor device
JPH10199924A (en) Semiconductor chip package, manufacturing method thereof and laminate package using the same
JP2000243887A (en) Semiconductor device and its manufacture
JP3670625B2 (en) Semiconductor device and manufacturing method thereof
JP7365871B2 (en) Semiconductor device and its manufacturing method
KR100675729B1 (en) Stack package using flexible substrate
US11024603B2 (en) Manufacturing method and a related stackable chip package
KR100437821B1 (en) semiconductor package and metod for fabricating the same
TWI761105B (en) Semiconductor package structure and leadframe
JP2001068585A (en) Manufacture of resin-sealing-type semiconductor device
KR20010073946A (en) Semiconductor device and manufacturing method of the same with dimple type side pad
JP6700087B2 (en) Semiconductor device and method of manufacturing semiconductor device

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20221011

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20230720

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20230822

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20230905

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20231003

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20231010

R150 Certificate of patent or registration of utility model

Ref document number: 7365871

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150