JP7019969B2 - Thin film capacitor - Google Patents

Thin film capacitor Download PDF

Info

Publication number
JP7019969B2
JP7019969B2 JP2017107850A JP2017107850A JP7019969B2 JP 7019969 B2 JP7019969 B2 JP 7019969B2 JP 2017107850 A JP2017107850 A JP 2017107850A JP 2017107850 A JP2017107850 A JP 2017107850A JP 7019969 B2 JP7019969 B2 JP 7019969B2
Authority
JP
Japan
Prior art keywords
layer
electrode layer
lower electrode
conductor
thin film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2017107850A
Other languages
Japanese (ja)
Other versions
JP2018206839A (en
Inventor
晃一 角田
和弘 吉川
満広 冨川
健一 吉田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
TDK Corp
Original Assignee
TDK Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by TDK Corp filed Critical TDK Corp
Priority to JP2017107850A priority Critical patent/JP7019969B2/en
Publication of JP2018206839A publication Critical patent/JP2018206839A/en
Application granted granted Critical
Publication of JP7019969B2 publication Critical patent/JP7019969B2/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Fixed Capacitors And Capacitor Manufacturing Machines (AREA)
  • Ceramic Capacitors (AREA)

Description

本発明は、薄膜コンデンサに関する。 The present invention relates to a thin film capacitor.

電子機器に用いられる電子部品として、例えば、特許文献1では、基板上に誘電体薄膜を含む容量部が形成された薄膜キャパシタが開示されている。 As an electronic component used in an electronic device, for example, Patent Document 1 discloses a thin film capacitor in which a capacitive portion including a dielectric thin film is formed on a substrate.

特開2007-81325号公報Japanese Unexamined Patent Publication No. 2007-81325

しかしながら、特許文献1記載の薄膜キャパシタについては、内部の配線の形状から低ESL(等価直列インダクタンス)化に限界がある。 However, the thin film capacitor described in Patent Document 1 has a limit in reducing ESL (equivalent series inductance) due to the shape of the internal wiring.

本発明は上記に鑑みてなされたものであり、低ESL化が図られた薄膜コンデンサを提供することを目的とする。 The present invention has been made in view of the above, and an object of the present invention is to provide a thin film capacitor having a low ESL.

上記目的を達成するため、本発明の一形態に係る薄膜コンデンサは、下部電極層と、前記下部電極層のうちの一部領域上に積層された誘電体層と、前記誘電体層上に積層された上部電極層と、前記下部電極層、前記誘電体層及び前記上部電極層上に積層された絶縁層と、を有し、前記下部電極層は前記誘電体層が積層されていない領域を有する端子部を含む複数の端子部に分割され、前記上部電極層上の前記絶縁層に形成された前記絶縁層を貫通する開口において形成された第1ビア導体と、前記下部電極層のうち前記誘電体層が積層されていない領域上の前記絶縁層に形成された前記絶縁層を貫通する開口に形成された第2ビア導体と、前記絶縁層上で前記第1ビア導体と前記第2ビア導体とを接続する接続導体と、を有する導体部と、を有する。 In order to achieve the above object, the thin film capacitor according to one embodiment of the present invention is laminated on the lower electrode layer, the dielectric layer laminated on a part of the lower electrode layer, and the dielectric layer. The lower electrode layer has a formed upper electrode layer, the lower electrode layer, the dielectric layer, and an insulating layer laminated on the upper electrode layer, and the lower electrode layer has a region in which the dielectric layer is not laminated. The first via conductor, which is divided into a plurality of terminal portions including the terminal portion including the terminal portion and is formed in an opening penetrating the insulating layer formed in the insulating layer on the upper electrode layer, and the lower electrode layer. A second via conductor formed in an opening penetrating the insulating layer formed in the insulating layer on a region where the dielectric layer is not laminated, and the first via conductor and the second via on the insulating layer. It has a connecting conductor that connects to and a conductor, and a conductor portion that has.

上記の薄膜コンデンサによれば、下部電極層、上部電極層及び誘電体層を含むコンデンサ部分に電流を流した場合に、絶縁層内において、導体部の第1ビア導体と第2ビア導体との間で流れる電流の方向が互いに逆となっている。そのため、絶縁層内及びその周辺で、第1ビア導体、第2ビア導体のそれぞれにおいて電流が流れることによるESLの上昇を打ち消すことができるため、低ESL化を実現することができる。 According to the above-mentioned thin film capacitor, when a current is passed through the capacitor portion including the lower electrode layer, the upper electrode layer and the dielectric layer, the first via conductor and the second via conductor of the conductor portion are formed in the insulating layer. The directions of the currents flowing between them are opposite to each other. Therefore, it is possible to cancel the increase in ESL due to the flow of current in each of the first via conductor and the second via conductor in and around the insulating layer, so that low ESL can be realized.

ここで、前記絶縁層及び前記導体部上に積層された絶縁材料からなる保護層をさらに有する態様とすることができる。 Here, it is possible to further have a protective layer made of an insulating material laminated on the insulating layer and the conductor portion.

上記のように、絶縁層及び導体部上に絶縁材料からなる保護層が設けられている。このような構成とすることで、絶縁層の上面での導体部の破損を防ぐことができる。 As described above, a protective layer made of an insulating material is provided on the insulating layer and the conductor portion. With such a configuration, it is possible to prevent the conductor portion from being damaged on the upper surface of the insulating layer.

本発明によれば、低ESL化が図られた薄膜コンデンサが提供される。 According to the present invention, a thin film capacitor with low ESL is provided.

本発明の一実施形態に係る薄膜コンデンサの一部を概略的に示す断面図である。It is sectional drawing which shows a part of the thin film capacitor which concerns on one Embodiment of this invention. 図1に示される薄膜コンデンサの製造方法を説明するための図である。It is a figure for demonstrating the manufacturing method of the thin film capacitor shown in FIG. 図1に示される薄膜コンデンサの製造方法を説明するための図である。It is a figure for demonstrating the manufacturing method of the thin film capacitor shown in FIG.

以下、図面を参照して種々の実施形態について詳細に説明する。なお、各図面において同一又は相当の部分に対しては同一の符号を付し、重複する説明を省略する。 Hereinafter, various embodiments will be described in detail with reference to the drawings. In each drawing, the same or corresponding parts are designated by the same reference numerals, and duplicate description will be omitted.

図1は、本発明の一実施形態に係る薄膜コンデンサの一部を概略的に示す断面図である。図1に示されるように、薄膜コンデンサ1は、下部電極層11、上部電極層12、誘電体層13、絶縁層14、導体部15及び保護層16を有している。下部電極層11の上に誘電体層13が積層され、誘電体層13上に上部電極層12が積層されることで、これらは薄膜コンデンサ1の容量部10を形成している。 FIG. 1 is a cross-sectional view schematically showing a part of a thin film capacitor according to an embodiment of the present invention. As shown in FIG. 1, the thin film capacitor 1 has a lower electrode layer 11, an upper electrode layer 12, a dielectric layer 13, an insulating layer 14, a conductor portion 15, and a protective layer 16. The dielectric layer 13 is laminated on the lower electrode layer 11, and the upper electrode layer 12 is laminated on the dielectric layer 13, whereby these form the capacitance portion 10 of the thin film capacitor 1.

なお、本明細書中において「積層方向」とは、下部電極層11、誘電体層13、上部電極層12、絶縁層14及び保護層16というように、下部電極層11から保護層16に向けて各層が順次重なる方向である。また、以下の説明では、積層方向に沿って保護層16側を「上」、積層方向に沿って下部電極層11側を「下」として説明する場合がある。 In the present specification, the "lamination direction" is from the lower electrode layer 11 to the protective layer 16 such as the lower electrode layer 11, the dielectric layer 13, the upper electrode layer 12, the insulating layer 14, and the protective layer 16. In this direction, the layers are sequentially overlapped. Further, in the following description, the protective layer 16 side may be described as "upper" along the stacking direction, and the lower electrode layer 11 side may be described as "lower" along the stacking direction.

容量部10は、積層方向に沿って設けられた一対の電極層である下部電極層11及び上部電極層12と、一対の電極層に挟まれた誘電体層13と、を有している。本実施形態において、容量部10は2層の電極層と1層の誘電体層13を有する単層構造である場合について説明するが、容量部10は下部電極層11上に、誘電体層13と内部電極層(図示せず)とが交互に積層されると共に、最上部の誘電体層上に上部電極層12が積層された多層構造であってもよい。 The capacitive portion 10 has a lower electrode layer 11 and an upper electrode layer 12, which are a pair of electrode layers provided along the stacking direction, and a dielectric layer 13 sandwiched between the pair of electrode layers. In the present embodiment, the case where the capacitive portion 10 has a single-layer structure having two electrode layers and one dielectric layer 13 will be described, but the capacitive portion 10 has a dielectric layer 13 on the lower electrode layer 11. And the internal electrode layer (not shown) may be alternately laminated, and the upper electrode layer 12 may be laminated on the uppermost dielectric layer.

薄膜コンデンサ1の最下層を形成する下部電極層11は、導電性を有する材料によって形成される。具体的には、主成分としてニッケル(Ni)や銅(Cu)を含有する材料が下部電極層11として好適に用いられ、Niが特に好適に用いられる。なお、「主成分」であるとは、当該成分の占める割合が50質量%以上であることをいう。また、下部電極層11の主成分がNiである場合、白金(Pt)、パラジウム(Pd)、イリジウム(Ir)、ロジウム(Rh)、ルテニウム(Ru)、オスミウム(Os)、レニウム(Re)、タングステン(W)、クロム(Cr)、タンタル(Ta)、及び銀(Ag)からなる群より選ばれる少なくとも一種(以下、「添加元素」と記す。)を更に含有する。 The lower electrode layer 11 forming the lowermost layer of the thin film capacitor 1 is formed of a conductive material. Specifically, a material containing nickel (Ni) or copper (Cu) as a main component is preferably used as the lower electrode layer 11, and Ni is particularly preferably used. The term "main component" means that the proportion of the component is 50% by mass or more. When the main component of the lower electrode layer 11 is Ni, platinum (Pt), palladium (Pd), iridium (Ir), rhodium (Rh), ruthenium (Ru), osmium (Os), rhenium (Re), It further contains at least one selected from the group consisting of tungsten (W), chromium (Cr), tantalum (Ta), and silver (Ag) (hereinafter referred to as "additive element").

なお、下部電極層11は、複数の端子部として、第1端子部11Aと第2端子部11Bとに分割されている。第1端子部11Aには、上面に誘電体層13が積層されていない領域が含まれるが、この領域は後述のように上部電極層12と電気的接続を行うための領域である。第2端子部11Bにも上面に誘電体層13が積層されていない領域が含まれている例を示しているが、第2端子部11Bの上面全面に誘電体層13が積層されていてもよい。第1端子部11Aと第2端子部11Bとの間には、絶縁材料18が充填されて両者間は絶縁される。なお、第1端子部11Aと第2端子部11Bとが絶縁されていればよく、両者間に絶縁材料18が設けられていなくてもよい。下部電極層11の厚さは、例えば、300nm~10μm程度である。 The lower electrode layer 11 is divided into a first terminal portion 11A and a second terminal portion 11B as a plurality of terminal portions. The first terminal portion 11A includes a region on which the dielectric layer 13 is not laminated on the upper surface, and this region is a region for electrically connecting to the upper electrode layer 12 as described later. An example is shown in which the second terminal portion 11B also includes a region in which the dielectric layer 13 is not laminated on the upper surface, but even if the dielectric layer 13 is laminated on the entire upper surface of the second terminal portion 11B. good. An insulating material 18 is filled between the first terminal portion 11A and the second terminal portion 11B, and the two are insulated from each other. The first terminal portion 11A and the second terminal portion 11B may be insulated from each other, and the insulating material 18 may not be provided between them. The thickness of the lower electrode layer 11 is, for example, about 300 nm to 10 μm.

上部電極層12は、導電性を有する材料によって形成される。具体的には、主成分としてニッケル(Ni)や白金(Pt)を含有する材料が上部電極層12として好適に用いられ、Niが特に好適に用いられる。上部電極層12の主成分がNiである場合、下部電極層11と同様に、添加元素が更に含有していてもよい。上部電極層12が添加元素を含有することにより、上部電極層12の途切れを抑制することができる。なお、上部電極層12は複数の添加元素を含有してもよい。上部電極層12の厚さは、例えば、10nm~1000nm程度である。 The upper electrode layer 12 is formed of a conductive material. Specifically, a material containing nickel (Ni) or platinum (Pt) as a main component is preferably used as the upper electrode layer 12, and Ni is particularly preferably used. When the main component of the upper electrode layer 12 is Ni, an additive element may be further contained as in the lower electrode layer 11. Since the upper electrode layer 12 contains an additive element, interruption of the upper electrode layer 12 can be suppressed. The upper electrode layer 12 may contain a plurality of additive elements. The thickness of the upper electrode layer 12 is, for example, about 10 nm to 1000 nm.

誘電体層13は、下部電極層11上に積層されて、下部電極層11と上部電極層12とに挟まれる。誘電体層13は、下部電極層11上の全面に積層されるのではなく、少なくとも第1端子部11Aの上面の一部が露出した状態となる(当該領域には誘電体層13が積層されない状態となる)ように、下部電極層11の一部領域に積層される。ただし、第2端子部11Bの上面を覆う面積は広い方が好ましく、そのような構成とすることで容量部10としての機能を向上させることができる。 The dielectric layer 13 is laminated on the lower electrode layer 11 and sandwiched between the lower electrode layer 11 and the upper electrode layer 12. The dielectric layer 13 is not laminated on the entire surface of the lower electrode layer 11, but at least a part of the upper surface of the first terminal portion 11A is exposed (the dielectric layer 13 is not laminated in the region). It is laminated on a part of the lower electrode layer 11 so as to be in a state). However, it is preferable that the area covering the upper surface of the second terminal portion 11B is large, and such a configuration can improve the function as the capacitance portion 10.

誘電体層13は、ペロブスカイト系の誘電体材料によって構成される。本実施形態におけるペロブスカイト系の誘電体材料としては、BaTiO(チタン酸バリウム)、(Ba1-XSr)TiO(チタン酸バリウムストロンチウム)、(Ba1-XCa)TiO、PbTiO、Pb(ZrTi1-X)O等のペロブスカイト構造を持った(強)誘電体材料や、Pb(Mg1/3Nb2/3)O等に代表される複合ペロブスカイトリラクサー型強誘電体材料や、BiTi12、SrBiTa等に代表されるビスマス層状化合物、(Sr1-XBa)Nb、PbNb等に代表されるタングステンブロンズ型強誘電体材料等から構成される。ここで、ペロブスカイト構造、ペロブスカイトリラクサー型強誘電体材料、ビスマス層状化合物、タングステンブロンズ型強誘電体材料において、AサイトとBサイト比は、通常整数比であるが、特性向上のため、意図的に整数比からずらしてもよい。なお、誘電体層13の特性制御のため、誘電体層13に適宜、副成分として添加物質が含有されていてもよい。なお、誘電体層13の特性制御のため、誘電体層13に適宜、副成分として添加物質が含有されていてもよい。誘電体層13の厚さは、例えば10nm~1000nmである。 The dielectric layer 13 is made of a perovskite-based dielectric material. Examples of the perovskite-based dielectric material in the present embodiment include BaTiO 3 (barium titanate), (Ba 1-X Sr X ) TiO 3 (barium titanate strontium), (Ba 1-X Ca X ) TiO 3 , and PbTIO. 3. A (ferroelectric) dielectric material having a perovskite structure such as Pb (Zr X Ti 1-X ) O 3 or a composite perovskite relaxer type represented by Pb (Mg 1/3 Nb 2/3 ) O 3 or the like. Ferroelectric materials, bismuth layered compounds typified by Bi 4 Ti 3 O 12 , SrBi 2 Ta 2 O 9 , etc., represented by (Sr 1-X Ba X ) Nb 2 O 6 , Pb Nb 2 O 6 and the like. It is composed of a tungsten bronze type ferroelectric material and the like. Here, in the perovskite structure, the perovskite relaxer type ferroelectric material, the bismuth layered compound, and the tungsten bronze type ferroelectric material, the A-site to B-site ratio is usually an integer ratio, but is intentionally for improving the characteristics. It may be deviated from the integer ratio. In addition, in order to control the characteristics of the dielectric layer 13, an additive substance may be appropriately contained as an auxiliary component in the dielectric layer 13. In addition, in order to control the characteristics of the dielectric layer 13, an additive substance may be appropriately contained as an auxiliary component in the dielectric layer 13. The thickness of the dielectric layer 13 is, for example, 10 nm to 1000 nm.

絶縁層14は、下部電極層11、誘電体層13及び上部電極層12の上面を覆うように積層される。絶縁層14には、その上面から上部電極層12の上面まで貫通する開口14aと、その上面から下部電極層11のうち第1端子部11Aの上面まで貫通する開口14bと、を有する。絶縁層14の厚さは、例えば、300nm~10μm程度である。 The insulating layer 14 is laminated so as to cover the upper surfaces of the lower electrode layer 11, the dielectric layer 13, and the upper electrode layer 12. The insulating layer 14 has an opening 14a penetrating from the upper surface thereof to the upper surface of the upper electrode layer 12, and an opening 14b penetrating from the upper surface thereof to the upper surface of the first terminal portion 11A of the lower electrode layer 11. The thickness of the insulating layer 14 is, for example, about 300 nm to 10 μm.

導体部15は、絶縁層14の上面及び開口14a,14b内に設けられる。開口14a内において、導体部15は上部電極層12aと接する第1ビア導体15aとなっている。また、開口14b内において、導体部15は第1端子部11Aと接する第2ビア導体15bとなっている。そして、開口14a内の第1ビア導体15aと開口14b内の第2ビア導体15bとは絶縁層14上に形成された接続導体15cにより接続されている。すなわち、導体部15は、上部電極層12aと第1端子部11Aとを接続する導体配線として機能する。導体部15は、導電性を有する材料によって形成される。具体的には、主成分としてニッケル(Ni)や銅(Cu)を含有する材料が導体部15として好適に用いられ、Cuが特に好適に用いられる。また、導体部15の厚さは、例えば、1μm~5μm程度である。なお、第1ビア導体15aと第2ビア導体15bとの距離(積層方向に対して直交する水平方向の長さ:接続導体15cの長さに相当)は、例えば、10μm~100μm程度であり、近接配置された状態となっている。このような構成とすることで、低ESL化を実現できる。この点については後述する。 The conductor portion 15 is provided on the upper surface of the insulating layer 14 and in the openings 14a and 14b. In the opening 14a, the conductor portion 15 is a first via conductor 15a in contact with the upper electrode layer 12a. Further, in the opening 14b, the conductor portion 15 is a second via conductor 15b in contact with the first terminal portion 11A. The first via conductor 15a in the opening 14a and the second via conductor 15b in the opening 14b are connected by a connecting conductor 15c formed on the insulating layer 14. That is, the conductor portion 15 functions as a conductor wiring connecting the upper electrode layer 12a and the first terminal portion 11A. The conductor portion 15 is formed of a conductive material. Specifically, a material containing nickel (Ni) or copper (Cu) as a main component is preferably used as the conductor portion 15, and Cu is particularly preferably used. The thickness of the conductor portion 15 is, for example, about 1 μm to 5 μm. The distance between the first via conductor 15a and the second via conductor 15b (horizontal length orthogonal to the stacking direction: corresponding to the length of the connecting conductor 15c) is, for example, about 10 μm to 100 μm. It is in a state of being placed close to each other. With such a configuration, low ESL can be realized. This point will be described later.

保護層16は、絶縁層14及び導体部15の上面を覆うように積層される。また、保護層16は、絶縁層14に設けられた開口14a,14b内を埋めるように開口14a,14b内に導入されている。このため、第1ビア導体15a,第2ビア導体15bは、開口14a,14bの内面に沿って伸びると共に、上面側(内面側)には保護層16が設けられる状態となる。 The protective layer 16 is laminated so as to cover the upper surfaces of the insulating layer 14 and the conductor portion 15. Further, the protective layer 16 is introduced into the openings 14a and 14b so as to fill the openings 14a and 14b provided in the insulating layer 14. Therefore, the first via conductor 15a and the second via conductor 15b extend along the inner surfaces of the openings 14a and 14b, and the protective layer 16 is provided on the upper surface side (inner surface side).

上記の絶縁層14及び保護層16は、絶縁性を有する材料であれば特に限定されないが、例えば、ポリイミド等の非導電性樹脂、ガラス(SiO)、アルミナ(Al)、シリコンナイトライド(SiN)等の無機材料、あるいはこれらを混合又は積層させた絶縁材料等を用いることができるが、樹脂材料が好適に用いられる。絶縁層14及び保護層16それぞれの厚さは、例えば、0.5μm以上10μm以下である。 The insulating layer 14 and the protective layer 16 are not particularly limited as long as they are insulating materials, but for example, a non-conductive resin such as polyimide, glass (SiO 2 ), alumina (Al 2 O 3 ), and silicon knight. An inorganic material such as ride (SiN) or an insulating material obtained by mixing or laminating these can be used, but a resin material is preferably used. The thickness of each of the insulating layer 14 and the protective layer 16 is, for example, 0.5 μm or more and 10 μm or less.

上記の薄膜コンデンサ1では、導体部15により上部電極層12と、下部電極層11のうちの第1端子部11Aとが電気的に接続される。したがって、第1端子部11A及び第2端子部11Bを端子電極として電流を流すと、上部電極層12、誘電体層13、及び第2端子部11Bがコンデンサとして機能する。したがって、誘電体層13と第2端子部11Bとが接する面積が大きいほど、コンデンサの容量を増大させることができる。 In the thin film capacitor 1 described above, the upper electrode layer 12 and the first terminal portion 11A of the lower electrode layer 11 are electrically connected by the conductor portion 15. Therefore, when a current is passed through the first terminal portion 11A and the second terminal portion 11B as terminal electrodes, the upper electrode layer 12, the dielectric layer 13, and the second terminal portion 11B function as capacitors. Therefore, the larger the area in which the dielectric layer 13 and the second terminal portion 11B are in contact with each other, the larger the capacity of the capacitor can be.

上記の薄膜コンデンサ1において、第1端子部11Aから第2端子部11Bへ向けて電流を流したとする。この場合、導体部15のうち第2ビア導体15bは下方から上方へ電流が流れる。一方、導体部15のうち第1ビア導体15aは上方から下方へ電流が流れる。すなわち、近接配置された2つの第1ビア導体15a,第2ビア導体15bを流れる電流の方向が互いに逆となっている。そのため、低ESL化を実現できる。 In the thin film capacitor 1 described above, it is assumed that a current is passed from the first terminal portion 11A to the second terminal portion 11B. In this case, a current flows from the lower side to the upper side of the second via conductor 15b in the conductor portion 15. On the other hand, a current flows from above to below in the first via conductor 15a of the conductor portions 15. That is, the directions of the currents flowing through the two first via conductors 15a and the second via conductors 15b arranged in close proximity to each other are opposite to each other. Therefore, low ESL can be realized.

次に、図2及び図3を参照して薄膜コンデンサ1の製造方法について説明する。図2及び図3は、図1に示される薄膜コンデンサの製造方法を説明するための図である。なお、図2及び図3は製造の途中段階における薄膜コンデンサ1の一部を拡大して示している。実際には、複数の薄膜コンデンサ1を一度に形成した後、それぞれの薄膜コンデンサ1に個片化する。 Next, a method for manufacturing the thin film capacitor 1 will be described with reference to FIGS. 2 and 3. 2 and 3 are diagrams for explaining a method of manufacturing the thin film capacitor shown in FIG. 1. Note that FIGS. 2 and 3 show an enlarged part of the thin film capacitor 1 in the middle of manufacturing. Actually, after forming a plurality of thin film capacitors 1 at a time, they are separated into individual thin film capacitors 1.

まず、図2(a)に示されるように、下部電極層11を準備し、その上面に誘電体層13及び上部電極層12を積層する。誘電体層13の積層方法としては、溶液法、スパッタリング等のPVD(Physical Vapor Deposition)法、又はCVD(ChemicalVapor Deposition)法等の成膜技術を用いることができる。また、上部電極層12の積層方法としては、例えばDCスパッタリング等が挙げられる。ただし、積層方法は特に限定されない。また、誘電体層13の形成時に焼成を行ってもよい。 First, as shown in FIG. 2A, the lower electrode layer 11 is prepared, and the dielectric layer 13 and the upper electrode layer 12 are laminated on the upper surface thereof. As a method for laminating the dielectric layer 13, a film forming technique such as a solution method, a PVD (Physical Vapor Deposition) method such as sputtering, or a CVD (Chemical Vapor Deposition) method can be used. Further, as a method for laminating the upper electrode layer 12, for example, DC sputtering or the like can be mentioned. However, the laminating method is not particularly limited. Further, firing may be performed at the time of forming the dielectric layer 13.

次に、図2(b)に示されるように、下部電極層11、誘電体層13及び上部電極層12の上面を覆うように絶縁層14を積層する。絶縁層14の形成方法としては、溶液法、スパッタリング等のPVD(Physical Vapor Deposition)法、又はCVD(ChemicalVapor Deposition)法等の成膜技術を用いることができる。その後、絶縁層14に開口14a,14bを形成する。開口14a,14bは、例えばパターニングされたレジストをマスクとしたドライエッチングによって形成される。開口14aでは、上部電極層12の上面が底面において露出すると共に、絶縁層14による側面が形成される。開口14bでは、下部電極層11の上面が底面において露出すると共に、絶縁層14による側面が形成される。開口14bの底面に露出する領域は、第1端子部11A(図1参照)の上面となる領域である。 Next, as shown in FIG. 2B, the insulating layer 14 is laminated so as to cover the upper surfaces of the lower electrode layer 11, the dielectric layer 13, and the upper electrode layer 12. As a method for forming the insulating layer 14, a film forming technique such as a solution method, a PVD (Physical Vapor Deposition) method such as sputtering, or a CVD (Chemical Vapor Deposition) method can be used. After that, openings 14a and 14b are formed in the insulating layer 14. The openings 14a and 14b are formed by dry etching using, for example, a patterned resist as a mask. At the opening 14a, the upper surface of the upper electrode layer 12 is exposed on the bottom surface, and the side surface formed by the insulating layer 14 is formed. At the opening 14b, the upper surface of the lower electrode layer 11 is exposed on the bottom surface, and the side surface formed by the insulating layer 14 is formed. The region exposed on the bottom surface of the opening 14b is the region on the upper surface of the first terminal portion 11A (see FIG. 1).

次に、図2(c)に示されるように、導体部15を形成する。導体部15は、例えば銅(Cu)等の導電性材料をスパッタ又は蒸着した後、エッチングによるパターニングを行うことによって形成される。この工程により、第1ビア導体15a,第2ビア導体15b,接続導体15cを含む導体部15が形成される。なお、第1ビア導体15a,第2ビア導体15bは、少なくとも下部電極層11と上部電極層12とが接続されるように形成していればよく、開口14a,14bの底面及び側面を全て覆うように形成されていなくてもよい。また、開口14a,14b内を全て充填するように第1ビア導体15a,第2ビア導体15bが形成されていてもよい。 Next, as shown in FIG. 2 (c), the conductor portion 15 is formed. The conductor portion 15 is formed by sputtering or vapor-depositing a conductive material such as copper (Cu) and then patterning by etching. By this step, the conductor portion 15 including the first via conductor 15a, the second via conductor 15b, and the connecting conductor 15c is formed. The first via conductor 15a and the second via conductor 15b may be formed so that at least the lower electrode layer 11 and the upper electrode layer 12 are connected to each other, and cover all the bottom surfaces and side surfaces of the openings 14a and 14b. It does not have to be formed as such. Further, the first via conductor 15a and the second via conductor 15b may be formed so as to completely fill the openings 14a and 14b.

次に、図3(a)に示されるように、絶縁層14及び導体部15(接続導体15c)の上面を覆うように保護層16を積層する。保護層16の形成方法としては、溶液法、スパッタリング等のPVD(Physical Vapor Deposition)法、又はCVD(ChemicalVapor Deposition)法等の成膜技術を用いることができる。保護層16は、絶縁層14の開口14a,14b内にも充填されるように形成される。 Next, as shown in FIG. 3A, the protective layer 16 is laminated so as to cover the upper surfaces of the insulating layer 14 and the conductor portion 15 (connecting conductor 15c). As a method for forming the protective layer 16, a film forming technique such as a solution method, a PVD (Physical Vapor Deposition) method such as sputtering, or a CVD (Chemical Vapor Deposition) method can be used. The protective layer 16 is also formed so as to be filled in the openings 14a and 14b of the insulating layer 14.

次に、図3(b)に示されるように、下部電極層11を第1端子部11Aと第2端子部11Bとに分割する。下部電極層11の分割方法としては、例えば、レーザ加工等が挙げられるが、特に限定されない。その後、第1端子部11Aと第2端子部11Bとの間に形成された領域11cに絶縁材料18(図1参照)を充填し、ダイシング等によって個片化を行うことにより、図1に示される薄膜コンデンサ1が得られる。 Next, as shown in FIG. 3B, the lower electrode layer 11 is divided into a first terminal portion 11A and a second terminal portion 11B. Examples of the method for dividing the lower electrode layer 11 include laser processing and the like, but the method is not particularly limited. After that, the region 11c formed between the first terminal portion 11A and the second terminal portion 11B is filled with the insulating material 18 (see FIG. 1) and individualized by dicing or the like, as shown in FIG. The thin film capacitor 1 is obtained.

ここで、本実施形態に係る薄膜コンデンサ1では、下部電極層11が複数に分割されていて、導体部15により、上部電極層12と、複数に分割された下部電極層11のうちの第1端子部11Aと、が電気的に接続されている。したがって、薄膜コンデンサ1では、下部電極層11の第1端子部11A及び第2端子部11Bを容量部10に対する端子電極として利用することができる。また、このように上部電極層12と下部電極層11の第1端子部11Aとが電気的に接続されている構成とすることで、薄膜コンデンサ1を個片化する際の短絡等を防ぐことができる。具体的には、従来の薄膜コンデンサの構成では、ダイシング等によって薄膜コンデンサ1の個片化を行う際に、下部電極層11と、上部電極層12側の配線(本実施形態の薄膜コンデンサ1における導体部15)とが短絡する可能性があった。これに対して、本実施形態に係る薄膜コンデンサ1では、導体部15と下部電極層11(第1端子部11A)とが電気的に接続されているため、短絡のリスクを回避することができる。したがって、薄膜コンデンサ1の歩留まりを向上させることができる。 Here, in the thin film capacitor 1 according to the present embodiment, the lower electrode layer 11 is divided into a plurality of portions, and the upper electrode layer 12 and the first of the lower electrode layers 11 divided into a plurality of portions by the conductor portion 15 are used. The terminal portion 11A is electrically connected to the terminal portion 11A. Therefore, in the thin film capacitor 1, the first terminal portion 11A and the second terminal portion 11B of the lower electrode layer 11 can be used as terminal electrodes for the capacitance portion 10. Further, by configuring the upper electrode layer 12 and the first terminal portion 11A of the lower electrode layer 11 to be electrically connected in this way, it is possible to prevent a short circuit or the like when the thin film capacitor 1 is separated into individual pieces. Can be done. Specifically, in the conventional thin film capacitor configuration, when the thin film capacitor 1 is individualized by dicing or the like, the wiring on the lower electrode layer 11 and the upper electrode layer 12 side (in the thin film capacitor 1 of the present embodiment). There was a possibility of short-circuiting with the conductor portion 15). On the other hand, in the thin film capacitor 1 according to the present embodiment, since the conductor portion 15 and the lower electrode layer 11 (first terminal portion 11A) are electrically connected, the risk of a short circuit can be avoided. .. Therefore, the yield of the thin film capacitor 1 can be improved.

また、絶縁層14内では、導体部15の第1ビア導体15aと第2ビア導体15bとの間で流れる電流の方向が互いに逆となっている。そのため、絶縁層14内及びその周辺で、第1ビア導体15a,第2ビア導体15bのそれぞれにおいて電流が流れることによるESLの上昇を打ち消すことができるため、低ESL化を実現することができる。なお、上記の低ESL化を達成するためには、ESLを打ち消し会うことが可能な程度にビア導体同士が近接していることが好ましい。具体的には、第1ビア導体15aと第2ビア導体15bとの距離(積層方向に対して直交する水平方向の長さ:接続導体15cの長さに相当)が、例えば、10μm~100μm程度であると、低ESL化の効果が高められる。 Further, in the insulating layer 14, the directions of the currents flowing between the first via conductor 15a and the second via conductor 15b of the conductor portion 15 are opposite to each other. Therefore, it is possible to cancel the increase in ESL due to the current flowing in each of the first via conductor 15a and the second via conductor 15b in and around the insulating layer 14, so that low ESL can be realized. In order to achieve the above-mentioned low ESL, it is preferable that the via conductors are close to each other to such an extent that the ESLs can cancel each other out. Specifically, the distance between the first via conductor 15a and the second via conductor 15b (horizontal length orthogonal to the stacking direction: corresponding to the length of the connecting conductor 15c) is, for example, about 10 μm to 100 μm. If this is the case, the effect of lowering the ESL is enhanced.

また、薄膜コンデンサ1は、絶縁層14及び導体部15の上面に絶縁材料からなる保護層16が設けられている。このような構成とすることで、上面側の導体部15の破損を防ぐことができる。 Further, the thin film capacitor 1 is provided with a protective layer 16 made of an insulating material on the upper surfaces of the insulating layer 14 and the conductor portion 15. With such a configuration, it is possible to prevent the conductor portion 15 on the upper surface side from being damaged.

なお、本実施形態では、薄膜コンデンサ1の容量部10の誘電体層13が一層である単層構造である場合について説明したが、誘電体層13を複数有する所謂多層構造としてもよい。その場合には、複数の誘電体層13の間にはそれぞれ内部電極層が設けられることになる。容量部10が1以上の内部電極層を有する場合には、下部電極層11を内部電極層の数に合わせてさらに分割し、分割後の下部電極層11から形成される端子部と内部電極層とを個別に接続する導体配線をさらに設けることで、本実施形態で説明した薄膜コンデンサ1と同様に下部電極層11側に端子を設けることができる。また、新たに設けられる導体配線については、導体部15と同様に、絶縁層14に設けられた2つの開口内に形成されるビア導体と、2つのビア導体を接続する接続導体とを含んで構成されることになるが、2つのビア導体を流れる電流の方向を互いに逆とすることができる。そのため、薄膜コンデンサ1と同様に導体部周辺での低ESL化を実現することができる。 In the present embodiment, the case where the dielectric layer 13 of the capacitance portion 10 of the thin film capacitor 1 is a single layer structure has been described, but a so-called multilayer structure having a plurality of dielectric layers 13 may be used. In that case, an internal electrode layer is provided between the plurality of dielectric layers 13. When the capacitance portion 10 has one or more internal electrode layers, the lower electrode layer 11 is further divided according to the number of internal electrode layers, and the terminal portion and the internal electrode layer formed from the divided lower electrode layer 11 are further divided. By further providing the conductor wiring for individually connecting the two, the terminal can be provided on the lower electrode layer 11 side as in the thin film capacitor 1 described in the present embodiment. Further, the newly provided conductor wiring includes a via conductor formed in the two openings provided in the insulating layer 14 and a connecting conductor connecting the two via conductors, similarly to the conductor portion 15. Although it will be configured, the directions of the currents flowing through the two via conductors can be reversed from each other. Therefore, similar to the thin film capacitor 1, it is possible to realize low ESL around the conductor portion.

以上、本発明の実施形態について説明してきたが、本発明は上記の実施形態に限定されず、種々の変更を行うことができる。 Although the embodiments of the present invention have been described above, the present invention is not limited to the above-described embodiments, and various modifications can be made.

例えば、上記実施形態では、誘電体層13は、下部電極層11のうち、コンデンサとしては機能しない第1端子部11A上にも積層されている場合について説明した。しかしながら、誘電体層13は、少なくとも第2端子部11B上に設けられていればよく、第1端子部11A上には設けられていなくてもよい。 For example, in the above embodiment, the case where the dielectric layer 13 is also laminated on the first terminal portion 11A of the lower electrode layer 11 which does not function as a capacitor has been described. However, the dielectric layer 13 may be provided at least on the second terminal portion 11B, and may not be provided on the first terminal portion 11A.

1…薄膜コンデンサ、10…容量部、11…下部電極層、11A…第1端子部、11B…第2端子部、12…上部電極層、13…誘電体層、14…絶縁層、15…導体部、15a…第1ビア導体、15b…第2ビア導体、15c…接続導体、16…保護層。 1 ... Thin film capacitor, 10 ... Capacitance part, 11 ... Lower electrode layer, 11A ... First terminal part, 11B ... Second terminal part, 12 ... Upper electrode layer, 13 ... Dielectric layer, 14 ... Insulation layer, 15 ... Conductor Part, 15a ... 1st via conductor, 15b ... 2nd via conductor, 15c ... connecting conductor, 16 ... protective layer.

Claims (1)

下部電極層と、
前記下部電極層のうちの一部領域上に積層された誘電体層と、
前記誘電体層上に積層された上部電極層と、
前記下部電極層、前記誘電体層及び前記上部電極層上に積層された絶縁層と、
を有し、
前記下部電極層は前記誘電体層が積層されていない領域を有する端子部を含む複数の端子部に分割され、
前記上部電極層上の前記絶縁層に形成されて当該絶縁層を貫通する開口において前記上部電極層に接続するように形成された第1ビア導体と、前記下部電極層のうち前記誘電体層が積層されていない領域上の前記絶縁層に形成されて当該絶縁層を貫通する開口において、前記下部電極層の複数の前記端子部のうち前記誘電体層が積層されていない領域を有する端子部に対して当該領域において接続するように形成された第2ビア導体と、前記絶縁層上で前記第1ビア導体と前記第2ビア導体とを接続する接続導体と、を含む導体部と、
前記絶縁層及び前記導体部上に積層された絶縁材料からなる保護層と、
をさらに有する、薄膜コンデンサ。
With the lower electrode layer,
A dielectric layer laminated on a part of the lower electrode layer and
The upper electrode layer laminated on the dielectric layer and
The lower electrode layer, the dielectric layer, and the insulating layer laminated on the upper electrode layer,
Have,
The lower electrode layer is divided into a plurality of terminal portions including a terminal portion having a region in which the dielectric layer is not laminated.
The first via conductor formed in the insulating layer on the upper electrode layer and connected to the upper electrode layer at the opening penetrating the insulating layer, and the dielectric layer among the lower electrode layers In the opening formed in the insulating layer on the non-stacked region and penetrating the insulating layer, in the terminal portion having the region in which the dielectric layer is not laminated among the plurality of terminal portions of the lower electrode layer. On the other hand, a conductor portion including a second via conductor formed so as to connect in the region and a connecting conductor connecting the first via conductor and the second via conductor on the insulating layer.
A protective layer made of an insulating material laminated on the insulating layer and the conductor portion , and
Further has a thin film capacitor.
JP2017107850A 2017-05-31 2017-05-31 Thin film capacitor Active JP7019969B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2017107850A JP7019969B2 (en) 2017-05-31 2017-05-31 Thin film capacitor

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2017107850A JP7019969B2 (en) 2017-05-31 2017-05-31 Thin film capacitor

Publications (2)

Publication Number Publication Date
JP2018206839A JP2018206839A (en) 2018-12-27
JP7019969B2 true JP7019969B2 (en) 2022-02-16

Family

ID=64958184

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2017107850A Active JP7019969B2 (en) 2017-05-31 2017-05-31 Thin film capacitor

Country Status (1)

Country Link
JP (1) JP7019969B2 (en)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7428000B2 (en) 2020-02-20 2024-02-06 Tdk株式会社 Thin film capacitor, circuit board incorporating same, and method for manufacturing thin film capacitor
JP7471861B2 (en) 2020-02-27 2024-04-22 Tdk株式会社 Thin film capacitor and circuit board incorporating the same

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5622893A (en) * 1994-08-01 1997-04-22 Texas Instruments Incorporated Method of forming conductive noble-metal-insulator-alloy barrier layer for high-dielectric-constant material electrodes
JPH1187633A (en) * 1997-09-02 1999-03-30 Fujitsu Ltd Manufacture of semiconductor device
JPH11297942A (en) * 1998-04-08 1999-10-29 Nec Corp Ferroelectric memory device and its manufacture

Also Published As

Publication number Publication date
JP2018206839A (en) 2018-12-27

Similar Documents

Publication Publication Date Title
JP5158061B2 (en) Thin film capacitor
JP6737118B2 (en) Thin film capacitors
KR101792414B1 (en) Thin film capacitor and manufacturing mathod of the same
JP2018074116A (en) Film capacitor and electronic component built-in substrate
JP2018063989A (en) Thin film capacitor
JP7019969B2 (en) Thin film capacitor
US11942278B2 (en) Thin film capacitor
US10319524B2 (en) Thin-film capacitor
JP7238771B2 (en) Thin film capacitor and method for manufacturing thin film capacitor
US10332682B2 (en) Thin-film capacitor having vias connected to respective electrode layers
JP7063027B2 (en) Manufacturing method of thin film capacitor and thin film capacitor
JP2018137311A (en) Thin film capacitor
US10297389B2 (en) Thin-film capacitor having asymmetric shaped vias
JP6805703B2 (en) Thin film capacitor
JP7027990B2 (en) Manufacturing method of thin film capacitor and thin film capacitor
KR100816533B1 (en) Multi layer capacitor device and multi layer varistor device and method for manufacturing the same
KR20180056257A (en) Thin-film ceramic capacitor
JP6784131B2 (en) How to manufacture thin film capacitors
JP6922476B2 (en) Thin film capacitors and boards with built-in electronic components
JP6844417B2 (en) Thin film capacitor sheet
JP2019207988A (en) Thin film capacitor and electronic component built-in substrate
JP2018137310A (en) Thin film capacitor
JP2019186286A (en) Thin film capacitor manufacturing method and thin film capacitor
JP2019071388A (en) Thin film capacitor and manufacturing method thereof
JP2019186285A (en) Thin film capacitor manufacturing method and thin film capacitor

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20200207

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20201113

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20201201

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20210201

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20210629

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20210726

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20220104

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20220117

R150 Certificate of patent or registration of utility model

Ref document number: 7019969

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150