JP7017832B1 - Bias application device - Google Patents
Bias application device Download PDFInfo
- Publication number
- JP7017832B1 JP7017832B1 JP2021576335A JP2021576335A JP7017832B1 JP 7017832 B1 JP7017832 B1 JP 7017832B1 JP 2021576335 A JP2021576335 A JP 2021576335A JP 2021576335 A JP2021576335 A JP 2021576335A JP 7017832 B1 JP7017832 B1 JP 7017832B1
- Authority
- JP
- Japan
- Prior art keywords
- electrode
- substrate
- bias
- film forming
- applying device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/20—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy
- H01L21/2003—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy characterised by the substrate
- H01L21/2015—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy characterised by the substrate the substrate being of crystalline semiconductor material, e.g. lattice adaptation, heteroepitaxy
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- Physical Vapour Deposition (AREA)
Abstract
成膜チャンバ(11)において、基板(S)が、少なくとも所定の処理を施す第1領域(FR)と当該第1領域以外の第2領域(SR)とに移動するスパッタ装置(1)に用いられ、電源(3)からのバイアスを前記基板に印加するバイアス印加装置(2)であって、前記電源(3)に接続され、前記第1領域(FR)に固定された第1電極(21)を有する。Used for the sputtering apparatus (1) in which the substrate (S) moves to a first region (FR) to be subjected to at least a predetermined treatment and a second region (SR) other than the first region in the film forming chamber (11). A bias application device (2) that applies a bias from the power supply (3) to the substrate, and is a first electrode (21) connected to the power supply (3) and fixed to the first region (FR). ).
Description
本発明は、バイアス印加装置に関するものである。 The present invention relates to a bias applying device.
プラズマ反応を利用したスパッタ成膜法の一つとして、ターゲットが装着されたカソード電極の他に、被成膜基板が装着された基板ホルダにも電位を与え、被成膜基板にバイアス電圧を印加しながら薄膜を形成する、いわゆるバイアススパッタ法が知られている(特許文献1)。このバイアススパッタ法では、被成膜基板の表面にターゲット物質からなる薄膜をスパッタリングする際に、被成膜基板が装着される基板ホルダに電力を供給し、基板ホルダにプラズマに対するバイアス電位を与える。 As one of the sputtering film formation methods using the plasma reaction, a potential is applied to the substrate holder on which the film-deposited substrate is mounted in addition to the cathode electrode on which the target is mounted, and a bias voltage is applied to the film-deposited substrate. The so-called bias sputtering method, which forms a thin film while forming a thin film, is known (Patent Document 1). In this bias sputtering method, when a thin film made of a target substance is sputtered on the surface of a film-deposited substrate, electric power is supplied to a substrate holder on which the film-deposited substrate is mounted, and a bias potential for plasma is given to the substrate holder.
上記プラズマ処理により薄膜に付与される機能として、膜質が緻密化して硬さが向上すること(特許文献1)や、ステップカバレッジ(微細段差部の被覆)が改善する、すなわちプリント基板のコンタクトホールにおいて側面も底部も略均一な膜厚で形成できたりすること(特許文献2)が挙げられる。前者はプラズマ中のイオンによる成膜アシストによるもの、後者は同イオンによるスパッタ膜のエッチング効果によるものとされている。 As the functions imparted to the thin film by the plasma treatment, the film quality is densified and the hardness is improved (Patent Document 1), and the step coverage (covering of the fine step portion) is improved, that is, in the contact hole of the printed circuit board. It can be mentioned that both the side surface and the bottom portion can be formed with a substantially uniform film thickness (Patent Document 2). The former is due to the film formation assist by the ions in the plasma, and the latter is due to the etching effect of the sputtered film by the ions.
被成膜基板にバイアスを印加する装置形態としては、1個の被成膜基板に対し、1系統のバイアス電力を供給する枚葉式の成膜装置がある。この他、平板トレイ、カルーセルドラム、自転と公転を同時に行う遊星回転スピンドルといった基板ホルダに、複数枚の被成膜基板を搭載し、1バッチ中に複数枚の被成膜基板をバイアス処理する形態もある。 As a device form for applying a bias to the film-deposited substrate, there is a single-wafer film-forming device that supplies one system of bias power to one film-deposited substrate. In addition, a plurality of substrates to be deposited are mounted on a substrate holder such as a flat plate tray, a carousel drum, and a planetary rotation spindle that rotates and revolves at the same time, and a plurality of substrates to be deposited are biased in one batch. There is also.
上記従来技術のうち、基板ホルダに複数枚の被成膜基板を搭載してバイアス処理する装置形態において、被成膜基板にバイアス電圧を印加する場合には、基板ホルダに装着された全ての被成膜基板に対して電圧を印加することになる。そのため、基板ホルダに搭載された各被成膜基板に印加される電力密度(被成膜基板の単位面積当たりの供給電力)が小さくなり、給電効率が低くなる。その結果、プラズマ処理の効果が弱まるという問題がある。尤も、電力密度を大きくするために印加するバイアス電力量を増加させることも考えられるが、ある一定量以上の電力量を印加すると、給電を行っている接続機器において、バイアス電力の漏洩に伴う異常放電が生じるおそれがある。そのため、従来技術では、弱いプラズマ処理しか行えないという問題があった。 Among the above-mentioned prior arts, in the apparatus form in which a plurality of sheets to be film-formed are mounted on the substrate holder and bias processing is performed, when a bias voltage is applied to the substrate to be film-formed, all the substrates mounted on the substrate holder are covered. A voltage will be applied to the film-forming substrate. Therefore, the power density (power supply per unit area of the film-formed substrate) applied to each film-formed substrate mounted on the substrate holder becomes small, and the power feeding efficiency becomes low. As a result, there is a problem that the effect of plasma processing is weakened. However, it is conceivable to increase the amount of bias power applied in order to increase the power density, but if a certain amount of power or more is applied, an abnormality due to leakage of bias power will occur in the connected equipment that is supplying power. Discharge may occur. Therefore, the conventional technique has a problem that only weak plasma processing can be performed.
本発明が解決しようとする課題は、給電効率が高いバイアス印加装置を提供することである。 An object to be solved by the present invention is to provide a bias applying device having high feeding efficiency.
本発明は、以下のいずれかのバイアス印加装置により上記課題を解決する。
(1)基板に所定の処理を施す処理装置に用いられ、
処理室内において移動する基板が、
電源に接続されるとともに前記処理室内に固定された第1電極を通過するときに、前記基板にバイアスを印加するバイアス印加装置において、
前記第1電極を含む雰囲気を、プラズマ放電圧力以下に局所排気する排気機構を備えるバイアス印加装置。
(2)基板に所定の処理を施す処理装置に用いられ、
処理室内に配置される複数の基板に対し、前記基板の面積の総和以下の電極面積を有する第1電極を前記処理室内に備え、
前記第1電極を介して電源からのバイアスを前記基板に印加するバイアス印加装置において、
前記第1電極を含む雰囲気を、プラズマ放電圧力以下に局所排気する排気機構を備えるバイアス印加装置。
(3)基板に所定の処理を施す処理装置に用いられ、
処理室内のプラズマ処理空間又はその近傍に、電源に接続された第1電極が固定され、
前記第1電極を介して電源からのバイアスを前記基板に印加するバイアス印加装置において、
前記第1電極を含む雰囲気を、プラズマ放電圧力以下に局所排気する排気機構を備えるバイアス印加装置。
The present invention solves the above problem by any of the following bias application devices.
(1 ) Used in processing equipment that performs predetermined processing on a substrate,
The substrate that moves in the processing room
In a bias applying device that applies a bias to the substrate when it is connected to a power source and passes through a first electrode fixed in the processing chamber.
A bias applying device including an exhaust mechanism for locally exhausting an atmosphere including the first electrode below the plasma discharge pressure .
(2) Used in processing equipment that performs predetermined processing on the substrate,
A first electrode having an electrode area equal to or less than the total area of the substrates is provided in the processing chamber for a plurality of substrates arranged in the processing chamber.
In a bias applying device that applies a bias from a power source to the substrate via the first electrode.
A bias applying device including an exhaust mechanism for locally exhausting an atmosphere including the first electrode below the plasma discharge pressure .
( 3 ) Used in processing equipment that applies predetermined processing to the substrate,
The first electrode connected to the power supply is fixed in or near the plasma processing space in the processing chamber.
In a bias applying device that applies a bias from a power source to the substrate via the first electrode.
A bias applying device including an exhaust mechanism for locally exhausting an atmosphere including the first electrode below the plasma discharge pressure .
本発明によれば、選択的にバイアス印加ができるので、電力密度が高く給電効率の良いバイアス印加装置を提供することができる。 According to the present invention, since bias can be selectively applied, it is possible to provide a bias applying device having high power density and good feeding efficiency.
以下、本発明の実施形態を図面に基づいて説明する。図1Aは、本発明に係るバイアス印加装置を用いた成膜装置(スパッタ装置)1の一実施の形態を示す断面図、図1Bは同じく平面図である。本実施形態の成膜装置(スパッタ装置)1は、図1A及び図1Bに示すように、基板Sに膜を形成する成膜チャンバ11と、成膜チャンバ11の内部空間を必要に応じて減圧雰囲気にする減圧装置15と、成膜チャンバ11の内部空間において回転可能に設けられ、一方の主面に基板Sを保持する基板保持部14を有する平板形状の基板ホルダ12と、基板ホルダ12を回転させる駆動装置13と、成膜チャンバ11の内部空間に設けられたスパッタ電極16と、同じく成膜チャンバ11の内部空間に設けられたプラズマ発生装置17と、成膜チャンバ11の内部空間に放電ガス及び必要に応じて反応ガスを導入するガス導入装置18と、を備える。
Hereinafter, embodiments of the present invention will be described with reference to the drawings. 1A is a cross-sectional view showing an embodiment of a film forming apparatus (sputtering apparatus) 1 using the bias applying apparatus according to the present invention, and FIG. 1B is also a plan view. As shown in FIGS. 1A and 1B, the film forming apparatus (spattering apparatus) 1 of the present embodiment reduces the pressure of the
成膜チャンバ11は、実質的に密閉空間を形成する中空筐体からなり、たとえば図1Bに示すように平面視において四角形とされている。成膜チャンバ11の4つの側壁面の一つに、図1Aに示すようにゲート111が設けられ、ここから基板S(基板ホルダ12又は基板保持部14と共にでもよい)の搬入及び搬出が行われる。また、図示を省略するが、成膜チャンバ11の底壁面には、ターボ分子ポンプなどの減圧装置15の吸引口が複数形成され、成膜チャンバ11の内部空間の気体を底壁面に向かって吸引することで、必要に応じて成膜チャンバ11を減圧雰囲気に維持する。なお、本発明のバイアス印加装置2は、成膜装置(スパッタ装置)1を減圧雰囲気で使用しながら作動させるほか、成膜チャンバ11を大気圧雰囲気に維持した状態で作動させてもよい。
The
成膜チャンバ11の内部空間には、成膜される基板Sを保持するための基板ホルダ12が設けられている。本実施形態の基板ホルダ12は、円形・平板形状に形成され、駆動装置13の回転軸131に固定され、支持されている。駆動装置13は、たとえば電動モータからなり、この駆動装置13を作動させることにより、基板ホルダ12は、回転軸131を中心にして、所定方向に所定速度で回転する。
In the internal space of the
本実施形態の基板ホルダ12には、複数の基板保持部14が設けられ、それぞれの基板保持部14に、成膜対象たる基板Sが載置される。本実施形態の基板ホルダ12は、平板形状の上面に基板Sを保持するため、たとえば基板Sの位置を定めるための凹部などで構成することができる。なお、基板Sの自重により基板ホルダ12から脱落する場合又はホルダ運動による力によって基板が脱落する可能性がある場合は、クランプなどの脱落防止部材を有する基板保持部14とすることが好ましい。この基板保持部14に設けられる第2電極22については後述する。
The
本実施形態の成膜装置(スパッタ装置)1では、成膜チャンバ11の内部空間のうち、基板ホルダ12の外周領域の一部に、プラズマ発生装置17が設けられ、ここにプラズマ処理領域R1が形成される。また、同じく成膜チャンバ11の内部空間のうち、基板ホルダ12の外周領域の他の一部に、スパッタ電極16が設けられ、ここに成膜処理領域R2が形成される。
In the film forming apparatus (spattering apparatus) 1 of the present embodiment, the
本実施形態のスパッタ電極16は、図1Bの平面図に示すように、たとえば四角形の4つの辺のうち1つの辺に相当する位置に設けられている。なお、スパッタ電極16の数量は本発明を限定するものではなく、2以上のスパッタ電極16を設けてもよい。本実施形態のスパッタ電極16は、詳細な図示を省略するが、一対のマグネトロンスパッタ電極と、トランスを介して接続された交流電源とを含み、マグネトロンスパッタ電極の先端には、成膜材料となるターゲットが装着される。スパッタ電極16は、ターゲットの表面が、基板ホルダ12の外周領域に対面するような姿勢で成膜チャンバ11に固定され、成膜時には、電源により、例えば直流マグネトロンスパッタやパルススパッタが行われる。また例えば、カソードをデュアルカソードにして両カソードを用いて周波数1k~100kHzのバイポーラスパッタリングを行う。
As shown in the plan view of FIG. 1B, the
本実施形態のプラズマ発生装置17は、特に限定されず、誘導結合式プラズマ(ICP)、容量結合プラズマ(CCP)、電子サイクロトロン共鳴プラズマ(ECRP)、ヘリコン波プラズマ(HP)、表面波プラズマ(SWP)などの放電方式のいずれかを採用したプラズマ発生装置を用いることができる。プラズマ発生装置17で使用する周波数は、たとえば0.1~100MHz、2.45GHzである。なお、プラズマ発生装置17の数量は本発明を限定するものではなく、2以上のプラズマ発生装置17を設けてもよい。
The
本実施形態のガス導入装置18は、放電ガス(スパッタ処理においてターゲットに衝突する電子を放出するガス)を貯留するガスボンベと、必要に応じて反応ガスを貯留するガスボンベとを備える。本実施形態のガス導入装置18は、ガスボンベに貯留された放電ガスや反応ガスを成膜チャンバ11の内部に導入する複数のノズルを含み、それぞれのノズルからのガス流量は、マスフローコントローラにより独立して制御される。放電ガスとしては特に限定されないが、たとえばアルゴンガスなどの不活性ガスが用いられる。また反応ガスとしては、目的とする膜種に応じたガスが選択され、たとえば酸化膜である場合は酸素ガス、窒化膜である場合には窒素ガスが用いられる。なお、必ずしも反応ガスを供給する必要はないので適宜省略してもよい。
The
さて、本実施形態の成膜装置(スパッタ装置)1は、いわゆるバイアススパッタ法により成膜するものである。図1A及び図1Bは、本実施形態のバイアス印加装置2の一例を示すものである。プラズマ発生装置17が設けられることで形成されたプラズマ処理領域R1においては、基板Sにバイアス電圧を印加して基板Sに電力を供給する。一方、プラズマ処理領域R1以外の第2領域SRにおいては、基板Sにバイアス電圧を印加しない。そのため、本実施形態のバイアス印加装置2は、図1Aに示すように、電源3に接続され、成膜チャンバ11の内部空間のプラズマ処理領域R1に固定された第1電極21と、基板Sと電気的に接触し、基板Sがプラズマ処理領域R1にあるときは第1電極21に接近又は接触し、基板Sが第2領域SRにあるときは第1電極21から離間する第2電極22とを有する。具体的に、第1電極21は、基板Sの面積の総和以下の電極面積を有する。また第2電極22は、基板ホルダ12の各基板保持部14に設けられている。なお、基板S側に設けられる第2電極22は、本発明のバイアス印加装置2に必須の構成ではなく、図12に示すように第2電極22を省略し、第1電極21により、基板Sに直接バイアスを印加してもよい。
By the way, the film forming apparatus (sputtering apparatus) 1 of the present embodiment is for forming a film by a so-called bias sputtering method. 1A and 1B show an example of the
これにより、プラズマ発生装置17によって豊富にイオンや電子が供給されるプラズマ処理領域R1にバイアスを印加することができるため、電源3から供給されるバイアス電力が効果的にプラズマアシストおよびイオンミリングを行える。そのため、第2領域SRにもバイアスを印加する場合に比べ、電力の利用効率が良くなり、少ない電力で効果が大きくなる。
As a result, the bias can be applied to the plasma processing region R1 to which ions and electrons are abundantly supplied by the
なお、図1A及び図1Bに示す実施形態では、プラズマ発生装置17が設けられたプラズマ処理領域R1に第1電極21を固定し、ここを第1領域FRとしたが、本発明に係る第1領域FRは、プラズマ発生装置17が設けられたプラズマ処理領域R1にのみ限定されない。図2Aは、本発明に係るバイアス印加装置を用いた成膜装置(スパッタ装置)の他の実施の形態を示す断面図、図2Bは平面図である。図2A及び図2Bに示す実施形態では、スパッタ電極16が設けられた成膜処理領域R2に第1電極21を固定し、ここを第1領域FRとしたものである。スパッタ電極16が設けられた成膜処理領域R2にもプラズマ領域が形成されるので、この成膜処理領域R2において基板Sにバイアス電圧を印加して基板Sに電力を供給してもよい。この場合、成膜処理領域R2以外の第2領域SRにおいては、基板Sにバイアス電圧を印加しない。この場合も前述したとおりバイアス電力の改善が期待できる。
In the embodiment shown in FIGS. 1A and 1B, the
また図13は、本発明に係るバイアス印加装置を用いた成膜装置(スパッタ装置)の他の実施の形態を示す平面図である。図13に示す実施形態では、成膜チャンバ11の内部空間に複数のスパッタ電極16が設けられ、その成膜処理領域R2の一部に第1電極21を固定し、ここを第1領域FRとしたものである。スパッタ電極16が設けられた成膜処理領域R2にもプラズマ領域が形成されるので、この成膜処理領域R2の一部において基板Sにバイアス電圧を印加して基板Sに電力を供給してもよい。この場合、残りの成膜処理領域R2(ここが第2領域SRになる)においては、基板Sにバイアス電圧を印加しない。この場合も前述したとおりバイアス電力の改善が期待できる。
Further, FIG. 13 is a plan view showing another embodiment of the film forming apparatus (sputtering apparatus) using the bias applying apparatus according to the present invention. In the embodiment shown in FIG. 13, a plurality of sputtering
本発明に係る第2領域SRとは、成膜チャンバ11の内部空間のうち、第1領域FR以外の領域をいう。たとえば、図1Bに示すように第1領域FRがプラズマ処理領域R1である場合、第2領域SRは、成膜処理領域R2と、成膜処理領域R2でない領域とを含むこともあり、また図示はしないが第2領域SRは、スパッタ電極16が設けられた成膜処理領域R2に等しいこともある。また、図2Bに示すように第1領域FRが成膜処理領域R2である場合、第2領域SRは、プラズマ処理領域R1と、プラズマ処理領域R1でない領域とを含むこともあり、また図示はしないが第2領域SRは、プラズマ発生装置17が設けられたプラズマ処理領域R1に等しいこともある。
The second region SR according to the present invention refers to a region other than the first region FR in the internal space of the
図3は、基板ホルダ12の一つの基板保持部14に設けられる第2電極22を示す分解斜視図である。本実施形態の第2電極22は、基板S(図示する基板は、たとえばシリコンウェーハ)が載置されて直接接触する上板221と、第1電極21と対面する下板222と、これら上板221と下板222とを接続するジョイント223と、上板221と下板222と間に介装され、基板ホルダ12と第2電極22とを電気的に絶縁するための絶縁プレート23,24とを有する。上板221、下板222及びジョイント223が、Cu、Cu合金、Al、Al合金、SUS、Pt、Au、カーボンなどの導体からなり、第1電極21から印加されたバイアス電力は、下板222で受電し、ジョイント223を介して上板221に導き、基板Sに印加する。なお、第2電極22の構成は、図3に示すものに限定されず、基板ホルダ12との電気的絶縁が確保できる限り、上板221と下板222のいずれか一方の構造としてもよい。
FIG. 3 is an exploded perspective view showing a
図1Aに示すように、本実施形態の第1電極21と第2電極22とは非接触式でバイアスが印加されるので、第1電極21が接続される電源3は、交流電源であって、特に限定はされないがたとえば13.56MHzの高周波交流電源である。また、所定のギャップを介して第2電極22と対面する第1電極21は、第2電極22と同様に、Cu、Cu合金、Al、Al合金、SUS、Pt、Au、カーボンなどの導体から構成することができる。
As shown in FIG. 1A, since the
これら第1電極21と第2電極22は非接触で対面することから、両電極及びギャップは、コンデンサとみなすことができる。コンデンサの容量性リアクタンス(交流における抵抗)Xcは、コンデンサの静電容量をC,交流の周波数をfとしたときに、Xc=1/(2πfC)で表せるから、コンデンサの静電容量Cを大きくするか、交流の周波数fを高くすることで、コンデンサの容量性リアクタンスを下げることができる。したがって、第1電極21と第2電極22とギャップで構成されるコンデンサの容量性リアクタンスを小さくしてバイアスエッチング処理を効率的に行うためには、コンデンサの静電容量を大きくすることが有効である。
Since the
ここで、コンデンサの静電容量Cは、誘電率をε,対面する電極面積をA,電極間距離をdとしたときにC=εA/dで表せるため、電極面積Aを大きくするか、電極間距離Dを小さくすることで、静電容量Cを大きくすることができる。ただし、電極間距離dが小さ過ぎると、第1電極21と第2電極22とが干渉する可能性があるため、電極間距離dを小さくするにも限界がある。したがって、電極間距離dを可能な限り小さく設定した上で、第1電極21と第2電極22との対面する電極面積Aを大きくすることが、静電容量Cを増加させることに対し有効である。
Here, the capacitance C of the capacitor can be expressed as C = εA / d when the dielectric constant is ε, the facing electrode area is A, and the distance between the electrodes is d. Therefore, the electrode area A should be increased or the electrode should be increased. By reducing the distance D, the capacitance C can be increased. However, if the distance d between the electrodes is too small, the
図4は、プラズマ処理領域R1に固定された第1電極21と、プラズマ処理領域R1を通過する第2電極22とを示す平面図であり、第1電極21は図示する位置に固定されている一方で、1つの第2電極22は、図示する基板ホルダ12の回転軌跡TRに沿って回転移動する。したがって、第1電極21及び第2電極22を図4に示すように扇形に形成すると、第2電極22が、基板ホルダ12の回転によって描かれる回転軌跡TRに沿って、プラズマ処理領域R1の始点から終点まで移動する間に、第1電極21と対面する面積(第2電極22に回転移動にともなって時間的に変化するので時間的積分値を考える。)が最大になる。なお、図示する第1電極21と第2電極22は、扇形そのものではなく中心部分が削落された形状とされているが、扇形であってもよい。
FIG. 4 is a plan view showing a
図1Aに示すように、第1電極21は、基板ホルダ12の基板保持部14の裏面から第2電極22の下板222に対面するように設けられている。第2電極22は、上板221の部分において絶縁プレート23,24により基板ホルダ12と電気的に絶縁されているので、第1電極21から給電された電荷が基板ホルダ12に漏電することはないが、回転軸131との間に絶縁シールド121を設けることで、基板ホルダ12を、接地電位に対してフローティング電位にすることがより好ましい。
As shown in FIG. 1A, the
また、図1Aに示すように、基板ホルダ12の基板保持部14の裏面において、第1電極21と第2電極22が対面する領域をシールド壁25で取り囲み、第1電極21と第2電極22の周りにガス導入装置18から導入された放電ガスや反応ガスが廻り込むのを防止する。これに加えて、シールド壁25で囲まれた領域を排気する高真空排気ポンプ26(ターボ分子ポンプTMP、クライオポンプ、ゲッターポンプ、イオンポンプなど)を設けてもよい。なお、シールド壁25の電位は接地またはフローティング電位とする。シールド壁25を設けることで、放電ガスや反応ガスが第1電極21と第2電極22の周りに存在することが抑制されるので、ここにプラズマが発生するのを防止することができる。またこれに加えて、高真空排気ポンプ26により、この領域をプラズマが生じない程度の高真空に制御することもできる。
Further, as shown in FIG. 1A, on the back surface of the
以上のように構成された本実施形態の成膜装置(スパッタ装置)1では、図1Aに示すプラズマ発生装置17と基板ホルダ12の上面との間にプラズマ処理領域R1が形成され、スパッタ電極16と基板ホルダ12の上面との間に成膜処理領域R2が、形成される。これらプラズマ処理領域R1と成膜処理領域R2との間には明確な境界面はないが、基板ホルダ12の上面の基板保持部14に載置された基板Sは、成膜チャンバ11内で回転軸131を中心に回転を繰り返す間に、規則的な周期で成膜処理領域R2とプラズマ処理領域R1とを通過することになる。
In the film forming apparatus (sputtering apparatus) 1 of the present embodiment configured as described above, the plasma processing region R1 is formed between the
そして、成膜処理領域R2を通過する成膜時には、ガス導入装置18で流量が調整された放電ガスが成膜チャンバ11内に導かれるとともに、必要に応じて酸素ガスや窒素ガスなどの反応ガスが成膜チャンバ11内に導かれ、成膜処理領域R2でスパッタを行うための雰囲気が調整される。そして、スパッタ電極16においてマグネトロンスパッタを行う。このスパッタにより、ターゲットから膜原料物質が基板Sへ向けて供給され、基板Sの表面に金属膜又は不完全金属化合物からなる中間薄膜が形成される。成膜処理領域R2を含む第2領域SRを通過中の基板Sには、当該基板Sが電気的に接触する第2電極22が、第1電極21と離れているため、電源3からのバイアスは印加されない。またことのき、基板Sが、プラズマおよび導入ガスが積極的に供給されていない第2領域SRを通過する際は、バイアス電力を基板Sに対して給電しても、バイアスによるアシストやエッチング効果は発現されない。
Then, at the time of film formation passing through the film formation processing region R2, the discharge gas whose flow rate is adjusted by the
一方、成膜チャンバ11内のプラズマ処理領域R1では、ガス導入装置18で流量が調整された放電ガスが成膜チャンバ11内に導かれ、プラズマ処理領域R1でプラズマ処理を行うための雰囲気が調整される。また、プラズマ発生装置17により、プラズマ処理領域R1に放電ガスのプラズマが発生している。プラズマ発生装置17から供給されるイオン種及びラジカル種は、ある程度の緩和時間を有し、プラズマが集中しているプラズマ発生装置17から、たとえば100~200mm程度の一定の距離があっても、基板Sにイオン種やラジカル種を供給することができる。そして、プラズマ処理領域R1を通過中の基板Sには、当該基板Sが電気的に接触する第2電極22が、第1電極21と対面することになるため、電源3からのバイアスが印加される。そのため、成膜処理領域R2を通過してきた基板Sがプラズマ処理領域R1を通過する間は、基板Sに印加されたバイアスによってプラズマ内に存在する正イオンが、基板Sの近傍に発生したシース電解によって加速されて衝突し、中間薄膜のプラズマフィジカルエッチング処理が施されることになる。このようにして、基板Sが、成膜処理領域R2とプラズマ処理領域R1とを周期的に通過することで最終的に所望の薄膜が形成されることになる。
On the other hand, in the plasma processing region R1 in the
以上のように、本実施形態のバイアス印加装置2を備えた成膜装置(スパッタ装置)1によれば、必要とされるプラズマ処理領域R1を通過中の基板Sのみにバイアスを印加し、それ以外の第2領域SRを通過中の基板Sに対してはバイアスを印加しないので、電源3から供給される電力が全てプラズマ処理領域R1を通過中の基板Sに供給されることになる。これにより、給電効率が高くプラズマ処理効果に優れた成膜装置(スパッタ装置)1を提供することができる。
As described above, according to the film forming apparatus (sputtering apparatus) 1 provided with the
なお、上述した実施形態は本発明を限定するものではなく、適宜の範囲で改変することができる。以下、上述した実施形態の変形例を説明する。 The above-described embodiment is not limited to the present invention, and can be modified as appropriate. Hereinafter, a modified example of the above-described embodiment will be described.
第1電極21の固定位置について、図1Aに示す実施形態では基板保持部14の裏面側に設定したが、本発明のバイアス印加装置2はこれにのみ限定されず、基板保持部14の表面側に1つの第1電極21を固定してもよく、又は基板保持部14の裏面側と表面側の両方に2つの第1電極21を固定してもよい。図5は、本発明に係るバイアス印加装置2を用いた成膜装置(スパッタ装置)1の他の実施の形態を示す断面図である。同図に示す成膜装置(スパッタ装置)1では、プラズマ処理領域R1において、基板ホルダ12の基板保持部14の裏面側と表面側の両方に2つの第1電極21が固定されている。また、同図に示す成膜装置(スパッタ装置)1では、第2電極22が上板のみの構造とされている。
In the embodiment shown in FIG. 1A, the fixing position of the
基板ホルダ12の基板保持部14について、図1Aに示す実施形態では基板ホルダ12に対して回転しない基板保持部14に構成したが、基板保持部14は基板ホルダ12に対して回転するように設けられ、基板Sは、基板保持部14による自転と、基板ホルダ12による公転とを含む遊星回転を行うように構成してもよい。図6は、本発明に係るバイアス印加装置2を用いた成膜装置(スパッタ装置)1のさらに他の実施の形態を示す断面図である。同図に示す成膜装置(スパッタ装置)1では、各基板保持部14は、ベアリング141を介して基板ホルダ12に回転自在に設けられている。また基板ホルダ12の回転軸131には遊星ギヤの一方122が設けられ、各基板保持部14には遊星ギヤの他方123が設けられている。これらの遊星ギヤの一方122と他方123とが噛み合い、基板ホルダ12が回転することにより、基板保持部14に保持された基板Sは、基板保持部14による自転と、基板ホルダ12による公転とを含む遊星回転を行うことになる。
The
基板ホルダ12の形状について、図1Aに示す実施形態では平板形状の基板ホルダ12としたが、外側面に複数の基板Sを保持する基板保持部14を有し、回転軸131を中心に回転するドラム形状の基板ホルダ12(いわゆるカルーセルドラム)にしてもよい。図7は、本発明に係るバイアス印加装置2を用いた成膜装置(スパッタ装置)1のさらに他の実施の形態を示す断面図である。同図に示す成膜装置(スパッタ装置)1では、ドラム形状の基板ホルダ12を備え、その外側面に基板Sを保持する複数の基板保持部14が形成されている。また、成膜チャンバ11の側面の一部にスパッタ電極16が設けられ、同じく成膜チャンバ11の側面の他の一部にプラズマ発生装置17が設けられている。これにより、スパッタ電極16が設けられた領域が成膜処理領域R2となり、プラズマ発生装置17が設けられた領域がプラズマ処理領域R1となる。
Regarding the shape of the
鉛直方向に延在する回転軸131を中心に回転するドラム形状の基板ホルダ12を備える成膜装置(スパッタ装置)1では、図7に示すようにそれぞれの基板保持部14に第2電極22の上板221が設けられ、ジョイント223を介して下板222が基板ホルダ12の天井面に設けられている。また、電源3に接続された第1電極21は、プラズマ発生装置17が設けられたプラズマ処理領域R1の成膜チャンバ11の内部空間に固定されている。そして、プラズマ処理領域R1に回転移動してきた第2電極22の下板222が、所定のギャップを介して第1電極21に対面することで、プラズマ処理領域R1に回転移動してきた基板Sのみに電源3からのバイアスが印加される。
In the film forming apparatus (spattering apparatus) 1 provided with a drum-shaped
これら第1電極21と第2電極22との配置位置や構造は図7に示すものに限定されず、適宜改変することができる。図8及び図9は、本発明に係るバイアス印加装置2を用いた成膜装置(スパッタ装置)1のさらに他の実施の形態を示す断面図である。図8に示す成膜装置(スパッタ装置)1では、第2電極22が基板保持部14に設けられ、第1電極21はドラム形状の基板ホルダ12の内部において第2電極22に対面するように、電源3からの電線が回転軸131の内部を貫通して配策されている。また図9に示す成膜装置(スパッタ装置)1では、第2電極22が基板保持部14に設けられ、第1電極21はドラム形状の基板ホルダ12の内部において第2電極22に対面するように、電源3からの電線が、削落された基板ホルダ12のドラム形状の底面を貫通して配策されている。このように構成された成膜装置(スパッタ装置)1においても、プラズマ処理領域R1に回転移動してきた第2電極22が、所定のギャップを介して第1電極21に対面することで、プラズマ処理領域R1に回転移動してきた基板Sのみに電源3からのバイアスが印加される。
The arrangement position and structure of the
なお図示は省略するが、図7~図9に示すドラム形状の基板ホルダ12を備える成膜装置(スパッタ装置)1においても、第1電極21の固定位置について、同図に示す実施形態のように基板保持部14の裏面側に設定することのみに限定されず、図5に示すように、基板保持部14の表面側に1つの第1電極21を固定してもよく又は基板保持部14の裏面側と表面側の両方に2つの第1電極21を固定してもよい。また図7~図9に示した成膜装置(スパッタ装置)1はプラズマ発生装置17側に第1電極21を配置したが、スパッタ電極16側に配置してバイアスを基板Sに対し印加してもよい。
Although not shown, even in the film forming apparatus (sputtering apparatus) 1 provided with the drum-shaped
第1電極21と第2電極22との接触方式について、図1A~図9に示す実施形態では非接触式としたが、本発明のバイアス印加装置2においては接触式であってもよい。図10は、本発明に係るバイアス印加装置2を用いた成膜装置(スパッタ装置)1のさらに他の実施の形態を示す図であって、第1電極21と第2電極22との接触部分を拡大した断面図である。同図に示すように、プラズマ処理領域R1において、第1電極21と第2電極22とは直接接触することで、電源3からのバイアスが第1電極21及び第2電極22を介して基板Sに印加されるが、第2電極22は基板ホルダ12の回転にともなって回転移動しながら第1電極21に摺接する。そのため、接触し始める際の衝撃を吸収したり接触中の過度な負荷を吸収したりするために、第1電極21及び/又は第2電極22に弾性体27,28を設けることが好ましい。なお、図10に示すように第1電極21と第2電極22とが直接接触する方式においては、電源3として、交流電源のほかに、直流電源、直流及び交流の重畳電源、パルス電源を使用してもよい。
The contact method between the
本実施形態の非接触方式に係るバイアス印加装置2の給電効率を高めるために、第1電極21及び第2電極22を図4に示すように扇形に形成することが好ましいことは既述した。第1電極21と第2電極22との対面する面積が最大になるからである。図4に示す実施形態では、第1電極21の一つの面と第2電極22の一つの面とが対面している構造であるが、一方の電極の他の面を用いて対面する面積をより大きくしてもよい。図11は、本発明に係るバイアス印加装置2を用いた成膜装置(スパッタ装置)1のさらに他の実施の形態を示す図であって、第1電極21と第2電極22との非接触部分を拡大した断面図である。同図に示す実施形態では、所定のギャップを介して対面する第2電極22は、表面22Aとその裏側の裏面22Bとを有し、第1電極21は、第2電極22の表面22Aに対面する面21Aと、第2電極22の裏面22Bに対面する他の面21Bをと有するように、第1電極21が第2電極22を取り囲むように形成されている。なお、第1電極21は、第2電極22の表面22A、裏面22B及び一対の側面(厚み部分)を取り囲むように形成されているが、4面ある側面のうちの他の一対の側面に対しては対面せず、第2電極22が通過できる形状とされている。
As described above, it is preferable to form the
上述した実施形態の成膜装置(スパッタ装置)1は、平板形状又はドラム形状の基板ホルダ12が成膜チャンバ11内において回転することにより基板Sに所定材料の薄膜を成膜するものであるが、いわゆるインライン型成膜装置1にも本発明のバイアス印加装置2を適用することができる。図14は、本発明に係るバイアス印加装置2を用いた成膜装置1の他の実施の形態(スパッタ装置)を示す断面図である。本実施形態の成膜装置(スパッタ装置)1では、基板Sは平板形状の基板ホルダ12(トレイとも称される)に載置され、この基板ホルダ12が、ローラコンベアなどの水平搬送機構112により、図示する左の入口側から右の出口側に向かって直線状に搬送される。ここで、基板ホルダ12の搬送経路の所定箇所、たとえばスパッタ電極16が設けられた箇所などに本実施形態のバイアス印加装置2を固定する。
In the film forming apparatus (sputtering apparatus) 1 of the above-described embodiment, the flat plate-shaped or drum-shaped
上述した実施形態の成膜装置1はスパッタ装置であるが、本発明に係るバイアス印加装置2は蒸着装置としての成膜装置1にも適用することができる。図15は、本発明に係るバイアス印加装置2を用いた成膜装置1の他の実施の形態(蒸着装置1)を示す断面図である。本実施形態の成膜装置(蒸着装置)1では、成膜チャンバ11の下部に蒸着源19は配置され、中央に開口を有するシールド114を介して成膜チャンバ11の上部に回転軸131を中心に回転駆動するドーム形状の基板ホルダ12が設けられている。図15において符号113は膜厚補正板である。ここで、基板ホルダ12の所定箇所に本実施形態のバイアス印加装置2を固定する。
Although the
成膜チャンバ11の内部空間に配置されるスパッタ電極16やプラズマ発生装置17などのコンポーネントの構成は、どのような組み合わせでもよく、固定電極の数も成膜室に複数個配置してもよい。また、プラズマ処理領域R1にて行われる処理について、プラズマエッチング以外にも、例えばCVD(Chemical vapor deposition)、ALD(atomic layer deposition)、プラズマトリートメント、ドーピングなどの各種処理を挙げることができる。さらに、スパッタ電極16は本発明に係るバイアス印加装置2に必須の装置ではない。たとえば、CVD装置に本発明のバイアス印加装置2を用いる場合、成膜チャンバ11の内部空間に2つのICPプラズマ源を設け、一方のICPプラズマ源では、ヘキサメチルジシロキサン(HMDSO)などのプリカーサとアルゴンと酸素を供給してSiO2を成膜し、他方のICPプラズマ源では、アルゴンと酸素を導入してプラズマを発生させ、基板ホルダ下に配置した本発明のバイアス印加装置2によって成膜したSiO2膜をエッチング処理してもよい。The configuration of components such as the sputtering
本発明のバイアス印加装置2によりバイアス電力が給電される基板Sは、金属などの導体、シリコンなどの半導体、ガラスなどの絶縁体など、どのような基板Sに対しても適用することができる。また、成膜チャンバ11の内部空間における基板Sの搬送方式として、円形平板回転方式とカルーセルドラム回転方式を例示したが、成膜チャンバ11の内部空間を直線的に搬送するインライン搬送方式にも適用することができる。また、上述した実施形態の成膜装置(スパッタ装置)1は、成膜材料を鉛直上側に配置し、被成膜基板Sを鉛直下側に配置するデポダウン方式の成膜装置(スパッタ装置)1であるが、本発明のバイアス印加装置2は、デポダウン方式のほか、成膜材料を鉛直下側に配置し、被成膜基板Sを鉛直上側に配置するデポアップ方式の成膜装置(スパッタ装置)1その他の成膜装置にも適用することができる。
The substrate S to which the bias power is supplied by the
第1電極21の固定位置について、プラズマ発生装置17によるプラズマ処理が有効に実施可能な領域、すなわちプラズマ処理領域R1のいずれかであれば特に限定されないが、プラズマ処理領域R1のうちプラズマ発生装置17の直下及びその近傍に設置すると、同じバイアス電力でもプラズマエッチング効果が最も大きくなる。ただし、本発明はプラズマ処理効果が最も発揮されることに限定されず、第1電極21をプラズマ処理領域R1の最外部、すなわちプラズマ発生装置17から最も離れた位置に固定してもよい。プラズマ処理効果が低くなる領域であることからエッチング分布の調整がし易いという利点がある。
The fixed position of the
1…成膜装置(スパッタ装置,蒸着装置)
11…成膜チャンバ
111…ゲート
112…水平搬送機構
113…膜厚補正板
114…シールド
12…基板ホルダ
121…絶縁シールド
122,123…遊星ギヤ
13…駆動装置
131…回転軸
14…基板保持部
141…ベアリング
15…減圧装置
16…スパッタ電極
17…プラズマ発生装置
18…ガス導入装置
19…蒸着源
S…基板
R1…プラズマ処理領域
R2…成膜処理領域
FR…第1領域
SR…第2領域
2…バイアス印加装置
21…第1電極
21A,21B…面
22…第2電極
221…上板
222…下板
223…ジョイント
22A…表面
22B…裏面
23,24…絶縁プレート
25…シールド壁
26…高真空排気ポンプ
27,28…弾性体
3…電源1 ... Film forming equipment (sputtering equipment, vapor deposition equipment)
11 ...
Claims (14)
処理室内において移動する基板が、
電源に接続されるとともに前記処理室内に固定された第1電極を通過するときに、前記基板にバイアスを印加するバイアス印加装置において、
前記第1電極を含む雰囲気を、プラズマ放電圧力以下に局所排気する排気機構を備えるバイアス印加装置。 Used in processing equipment that applies predetermined processing to the substrate,
The substrate that moves in the processing room
In a bias applying device that applies a bias to the substrate when it is connected to a power source and passes through a first electrode fixed in the processing chamber.
A bias applying device including an exhaust mechanism for locally exhausting an atmosphere including the first electrode below the plasma discharge pressure.
処理室内に配置される複数の基板に対し、前記基板の面積の総和以下の電極面積を有する第1電極を前記処理室内に備え、
前記第1電極を介して電源からのバイアスを前記基板に印加するバイアス印加装置において、
前記第1電極を含む雰囲気を、プラズマ放電圧力以下に局所排気する排気機構を備えるバイアス印加装置。 Used in processing equipment that applies predetermined processing to the substrate,
A first electrode having an electrode area equal to or less than the total area of the substrates is provided in the processing chamber for a plurality of substrates arranged in the processing chamber.
In a bias applying device that applies a bias from a power source to the substrate via the first electrode.
A bias applying device including an exhaust mechanism for locally exhausting an atmosphere including the first electrode below the plasma discharge pressure.
処理室内のプラズマ処理空間又はその近傍に、電源に接続された第1電極が固定され、
前記第1電極を介して電源からのバイアスを前記基板に印加するバイアス印加装置において、
前記第1電極を含む雰囲気を、プラズマ放電圧力以下に局所排気する排気機構を備えるバイアス印加装置。 Used in processing equipment that applies predetermined processing to the substrate,
The first electrode connected to the power supply is fixed in or near the plasma processing space in the processing chamber.
In a bias applying device that applies a bias from a power source to the substrate via the first electrode.
A bias applying device including an exhaust mechanism for locally exhausting an atmosphere including the first electrode below the plasma discharge pressure.
前記処理室内に設けられ、複数の基板を保持する基板保持部を有し、回転軸を中心に回転するドラム形状の基板ホルダを備え、
前記第1電極は、前記基板保持部の裏面側及び/又は表面側に対面する位置に固定されている請求項1~3のいずれか一項に記載のバイアス印加装置。 The processing device is
It is provided in the processing chamber, has a substrate holding portion for holding a plurality of substrates, and has a drum-shaped substrate holder that rotates about a rotation axis.
The bias applying device according to any one of claims 1 to 3 , wherein the first electrode is fixed at a position facing the back surface side and / or the front surface side of the substrate holding portion.
前記処理室内に設けられ、複数の基板を保持する基板保持部を有し、水平搬送される平板形状の基板ホルダを備え、
前記第1電極は、前記基板保持部の裏面側及び/又は表面側に対面する位置に固定されている請求項1~3のいずれか一項に記載のバイアス印加装置。 The processing device is
It is provided in the processing chamber, has a substrate holding portion for holding a plurality of substrates, and has a flat plate-shaped substrate holder that is horizontally conveyed.
The bias applying device according to any one of claims 1 to 3 , wherein the first electrode is fixed at a position facing the back surface side and / or the front surface side of the substrate holding portion.
前記処理室内に設けられ、複数の基板を保持する基板保持部を有し、回転軸を中心に回転する平板形状の基板ホルダを備え、
前記第1電極は、前記基板保持部の裏面側及び/又は表面側に対面する位置に固定されている請求項1~3のいずれか一項に記載のバイアス印加装置。 The processing device is
It is provided in the processing chamber, has a substrate holding portion for holding a plurality of substrates, and has a flat plate-shaped substrate holder that rotates about a rotation axis.
The bias applying device according to any one of claims 1 to 3 , wherein the first electrode is fixed at a position facing the back surface side and / or the front surface side of the substrate holding portion.
前記処理室内に設けられ、複数の基板を保持する基板保持部を有し、回転軸を中心に回転するドーム形状の基板ホルダを備え、
前記第1電極は、前記基板保持部の裏面側及び/又は表面側に対面する位置に固定されている請求項1~3のいずれか一項に記載のバイアス印加装置。 The processing device is
It is provided in the processing chamber, has a substrate holding portion for holding a plurality of substrates, and has a dome-shaped substrate holder that rotates about a rotation axis.
The bias applying device according to any one of claims 1 to 3 , wherein the first electrode is fixed at a position facing the back surface side and / or the front surface side of the substrate holding portion.
前記基板は、前記基板保持部による自転と、前記基板ホルダによる公転とを含む遊星回転を行う請求項6又は7に記載のバイアス印加装置。 The substrate holding portion is provided so as to rotate with respect to the substrate holder.
The bias applying device according to claim 6 or 7 , wherein the substrate rotates on a planet including rotation by the substrate holding portion and revolution by the substrate holder.
前記第1電極と前記基板は接触し、前記第1電極から前記基板へ、バイアスを接触印加する請求項1~3のいずれか一項に記載のバイアス印加装置。 At least one of the first electrode and the substrate has an elastic body that elastically biases the other.
The bias applying device according to any one of claims 1 to 3 , wherein the first electrode and the substrate are in contact with each other and a bias is contact-applied from the first electrode to the substrate.
前記第1電極と第2電極の他方は、前記一方の電極の表面に対面する面と、前記一方の電極の裏面に対面する他の面をと有する請求項12に記載のバイアス印加装置。 One of the first electrode and the second electrode facing each other through a predetermined gap has a front surface and a back surface on the back side thereof.
The bias application device according to claim 12 , wherein the other of the first electrode and the second electrode has a surface facing the surface of the one electrode and another surface facing the back surface of the one electrode.
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
PCT/JP2021/021763 WO2022259368A1 (en) | 2021-06-08 | 2021-06-08 | Bias application device |
Publications (3)
Publication Number | Publication Date |
---|---|
JP7017832B1 true JP7017832B1 (en) | 2022-02-09 |
JPWO2022259368A1 JPWO2022259368A1 (en) | 2022-12-15 |
JPWO2022259368A5 JPWO2022259368A5 (en) | 2023-05-23 |
Family
ID=80854587
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2021576335A Active JP7017832B1 (en) | 2021-06-08 | 2021-06-08 | Bias application device |
Country Status (2)
Country | Link |
---|---|
JP (1) | JP7017832B1 (en) |
WO (1) | WO2022259368A1 (en) |
Citations (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH03215666A (en) * | 1989-12-22 | 1991-09-20 | Shimadzu Corp | Moving type film forming device |
JPH07216547A (en) * | 1994-02-01 | 1995-08-15 | Hitachi Ltd | Inline-type sputtering device |
JP2000239848A (en) * | 1999-02-24 | 2000-09-05 | Shimadzu Corp | Ecr plasma cvd device |
JP2006283132A (en) * | 2005-03-31 | 2006-10-19 | Toyota Motor Corp | Surface treatment apparatus |
WO2009154196A1 (en) * | 2008-06-17 | 2009-12-23 | 株式会社シンクロン | Bias sputtering apparatus |
JP2012136758A (en) * | 2010-12-27 | 2012-07-19 | Canon Anelva Corp | Device for processing substrate |
JP2014135464A (en) * | 2012-06-15 | 2014-07-24 | Tokyo Electron Ltd | Deposition device, substrate processing device and deposition method |
WO2016203585A1 (en) * | 2015-06-17 | 2016-12-22 | 株式会社シンクロン | Film forming method and film forming device |
-
2021
- 2021-06-08 WO PCT/JP2021/021763 patent/WO2022259368A1/en unknown
- 2021-06-08 JP JP2021576335A patent/JP7017832B1/en active Active
Patent Citations (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH03215666A (en) * | 1989-12-22 | 1991-09-20 | Shimadzu Corp | Moving type film forming device |
JPH07216547A (en) * | 1994-02-01 | 1995-08-15 | Hitachi Ltd | Inline-type sputtering device |
JP2000239848A (en) * | 1999-02-24 | 2000-09-05 | Shimadzu Corp | Ecr plasma cvd device |
JP2006283132A (en) * | 2005-03-31 | 2006-10-19 | Toyota Motor Corp | Surface treatment apparatus |
WO2009154196A1 (en) * | 2008-06-17 | 2009-12-23 | 株式会社シンクロン | Bias sputtering apparatus |
JP2012136758A (en) * | 2010-12-27 | 2012-07-19 | Canon Anelva Corp | Device for processing substrate |
JP2014135464A (en) * | 2012-06-15 | 2014-07-24 | Tokyo Electron Ltd | Deposition device, substrate processing device and deposition method |
WO2016203585A1 (en) * | 2015-06-17 | 2016-12-22 | 株式会社シンクロン | Film forming method and film forming device |
Also Published As
Publication number | Publication date |
---|---|
JPWO2022259368A1 (en) | 2022-12-15 |
WO2022259368A1 (en) | 2022-12-15 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR101284799B1 (en) | Method for plasma-enhanced physical vapor deposition of metal with rf source power applied to the target | |
JP4892227B2 (en) | Improved magnetron sputtering system for large area substrates. | |
US9812299B2 (en) | Apparatus and method for pretreating and coating bodies | |
CN106256927B (en) | Film forming method and film forming apparatus | |
TWI793218B (en) | Processing chamber and method for geometrically selective deposition of dielectric films utilizing low frequency bias | |
JPH0770754A (en) | Apparatus for coating substrate | |
KR20210028754A (en) | Plasma source for rotating susceptor | |
KR100284248B1 (en) | Sputtering device | |
JP7017832B1 (en) | Bias application device | |
WO2016180443A1 (en) | Radio frequency (rf) - sputter deposition source, deposition apparatus and method of operating thereof | |
US8765234B2 (en) | Electron beam plasma chamber | |
WO2023047960A1 (en) | Plasma processing device and plasma processing method | |
KR101239776B1 (en) | A physical vapor deposition plasma reactor with rf source power applied to the target | |
CN111733391A (en) | Physical vapor deposition device | |
JP2849831B2 (en) | Plasma CVD equipment | |
JP2021161506A (en) | Sputtering apparatus and film deposition method using the same | |
WO2023149323A1 (en) | Plasma treatment device | |
KR101384980B1 (en) | Plasma generator and thin film deposition apparatus comprising the same | |
US20240105425A1 (en) | Substrate processing apparatus and method of processing substrate by using the same | |
JP2023156156A (en) | Film deposition method and film deposition apparatus | |
JPH09235677A (en) | Plasma treating device | |
KR20200009639A (en) | Bottom cathode module of plasma process apparatus | |
JP2003073834A (en) | Plasma processing unit | |
JP2001007033A (en) | Plasma treatment system | |
JPH0521349A (en) | Method and apparatus for sputtering |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20211221 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20211221 |
|
A871 | Explanation of circumstances concerning accelerated examination |
Free format text: JAPANESE INTERMEDIATE CODE: A871 Effective date: 20211221 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20220118 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20220121 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 7017832 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |