JP7014744B2 - Manufacturing method of printed wiring board - Google Patents
Manufacturing method of printed wiring board Download PDFInfo
- Publication number
- JP7014744B2 JP7014744B2 JP2019004591A JP2019004591A JP7014744B2 JP 7014744 B2 JP7014744 B2 JP 7014744B2 JP 2019004591 A JP2019004591 A JP 2019004591A JP 2019004591 A JP2019004591 A JP 2019004591A JP 7014744 B2 JP7014744 B2 JP 7014744B2
- Authority
- JP
- Japan
- Prior art keywords
- layer
- pad
- printed wiring
- resin material
- wiring board
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Description
本発明は、プリント配線板の製造方法に関する。 The present invention relates to a method for manufacturing a printed wiring board.
プリント配線板には、銅箔等の導電性材料により、回路パターンと電子部品を実装するためのパッド(電極パッド)とが設けられる。回路パターンの保護、回路パターンの短絡防止、さらに銅箔の酸化防止等の観点から、プリント配線板の回路パターン側の表面は絶縁性樹脂からなるソルダレジストによって覆われる。パッドに電子部品をはんだ付けするため、パッドはソルダレジストには覆われず、露出した状態にある。 The printed wiring board is provided with a circuit pattern and a pad (electrode pad) for mounting an electronic component by using a conductive material such as copper foil. From the viewpoint of protecting the circuit pattern, preventing short circuits of the circuit pattern, preventing oxidation of the copper foil, and the like, the surface of the printed wiring board on the circuit pattern side is covered with a solder resist made of an insulating resin. Since the electronic components are soldered to the pad, the pad is not covered by the solder resist and is exposed.
精度が要求される場合のソルダレジストのパターンは、写真現像方式により形成することが多い。具体的には、例えば下記の特許文献1に示されるように、絶縁基板上に回路パターンを形成した後、基板の表面全体に光硬化性樹脂を塗布し、マスクフィルムを介して露光し、さらに現像処理を施すという手順を経て、ソルダレジストのパターンを形成する手順を経ることになる。
When accuracy is required, the solder resist pattern is often formed by a photo development method. Specifically, for example, as shown in
特許文献1に記載されるような写真現像方式によるソルダレジストのパターン形成は、工数が多く、高コスト化する問題がある。これに対し、スクリーン印刷によりソルダレジストを形成すれば、露光処理や現像処理が不要となるため、プリント配線板の低コスト化を図ることができる。
Forming a solder resist pattern by a photographic development method as described in
その一方で、近年のチップ部品(例えば積層セラミックコンデンサ)は小型化が進展しており、これまで汎用されていた1005サイズから0603サイズに移行しつつある。これに伴って、パッドの面積も小さくなる傾向にある。このようにパッド面積が小さくなると、ソルダレジストをスクリーン印刷した際に、スクリーンメッシュの劣化による位置ずれやインクの滲み出しにより、パッド上にソルダレジストがはみ出すおそれがある。このはみ出しを放置してプリント配線板に電子部品をはんだ付けすると、パッド上のはんだ量が変動するため、表面張力の相違等により、リフロー炉を通した際にチップ部品が起立する、いわゆるマンハッタン現象を生じるおそれがある。従って、パッドの表面が既定の形状および面積となるように、パッド上へのインクのはみ出しは極力避ける必要がある。 On the other hand, chip components (for example, multilayer ceramic capacitors) have been miniaturized in recent years, and are shifting from the 1005 size, which has been widely used until now, to the 0603 size. Along with this, the area of the pad tends to be smaller. When the pad area is reduced in this way, when the solder resist is screen-printed, the solder resist may squeeze out onto the pad due to misalignment due to deterioration of the screen mesh or ink bleeding. If electronic components are soldered to a printed wiring board with this protrusion left unattended, the amount of solder on the pad will fluctuate, so the chip components will stand up when passed through a reflow furnace due to differences in surface tension, the so-called Manhattan phenomenon. May occur. Therefore, it is necessary to avoid ink spilling onto the pad as much as possible so that the surface of the pad has a predetermined shape and area.
インクのはみ出しを防止するため、パッドとソルダレジストとの間隔(レジストクリアランス)を大きくすることが考えられるが、これでは、近年重要視される高密度実装化の要請に反する結果となる。この他、インクを高粘度タイプに置き換えることも考えられるが、これでは回路パターンの角部に潤沢なインクを乗せることが難しくなり、ソルダレジストの絶縁性能が低下する。 In order to prevent ink from squeezing out, it is conceivable to increase the distance between the pad and the solder resist (resist clearance), but this results in a result contrary to the demand for high-density mounting, which has been emphasized in recent years. In addition, it is conceivable to replace the ink with a high-viscosity type, but this makes it difficult to put abundant ink on the corners of the circuit pattern, and the insulation performance of the solder resist deteriorates.
そこで、本発明は、パッドの形状や面積を精度よく管理可能で、かつ安価なプリント配線板を提供することを目的とする。 Therefore, an object of the present invention is to provide an inexpensive printed wiring board capable of accurately controlling the shape and area of the pad.
上記の課題を解決するため、本発明に係るプリント配線板の製造方法は、絶縁材料からなるベース材と、パッドと、回路パターンと、回路パターンを被覆するソルダレジストとを有し、前記パッドの表面の一部または全部を、ソルダレジストのない非被覆領域に配置したプリント配線板であって、前記ソルダレジストの前記非被覆領域側の縁部に、前記ベース材と接する第一層と当該第一層の上に重なった第二層とを設け、前記第一層および第二層が、前記各層の非被覆領域側の端部を含めて、それぞれスクリーン印刷して硬化させることで形成され、前記第一層が第一樹脂材を硬化させて形成されると共に、前記第二層が、前記第一樹脂材と異なる第二樹脂材を硬化させて形成され、前記第二層の前記非被覆領域側の端部における第二層の厚さ方向全体が、前記第一層の前記非被覆領域側の端部よりも前記パッドから離れる方向に後退したプリント配線板を製造する際に、前記第一樹脂材の粘度を、前記第二樹脂材の粘度よりも高くし、前記第二層の前記非被覆領域側の端部が、前記ベース材側ほど前記パッド側に張り出すように傾斜し、前記第一層の非被覆領域側の端部が、前記第二層の端部よりも垂直面に近くなる形状にしたことによって特徴付けられる。 In order to solve the above problems, the method for manufacturing a printed wiring board according to the present invention includes a base material made of an insulating material, a pad, a circuit pattern, and a solder resist that covers the circuit pattern. A printed wiring board in which a part or all of the surface is arranged in an uncoated region without a solder resist, and a first layer in contact with the base material and the first layer at the edge of the solder resist on the uncoated region side. A second layer is provided on the layer, and the first layer and the second layer are formed by screen printing and curing , including the end portion of each layer on the uncovered region side . The first layer is formed by curing the first resin material, and the second layer is formed by curing a second resin material different from the first resin material, and the uncoated layer of the second layer is formed. The first in manufacturing a printed wiring board in which the entire thickness direction of the second layer at the end on the region side is retracted in a direction away from the pad from the end on the uncovered region side of the first layer . The viscosity of the first resin material is made higher than the viscosity of the second resin material, and the end portion of the second layer on the non-covered region side is inclined so as to project toward the pad side toward the base material side. The end portion of the first layer on the uncovered region side is characterized by having a shape closer to a vertical plane than the end portion of the second layer.
このように第一樹脂材の粘度を、前記第二樹脂材の粘度よりも高くすることで、ソルダレジストの第一層を高精度に形成できる。また、第二層の非被覆領域側の端部を、第一層の非被覆領域側の端部よりも後退させているので、第二層をたとえラフに形成しても、パッド上に第二層がはみ出し難くなる。そのため、パッドの形状や面積を精度よく管理することが可能となる。また、適切な樹脂材を選択するだけで足りるので、プリント配線板の製作コストを低廉化することができる。 By making the viscosity of the first resin material higher than the viscosity of the second resin material in this way, the first layer of the solder resist can be formed with high accuracy . Further, since the end portion of the second layer on the uncovered region side is recessed from the end portion of the first layer on the uncovered region side, even if the second layer is roughly formed, the second layer is placed on the pad. The two layers are less likely to stick out. Therefore, it is possible to accurately manage the shape and area of the pad. Moreover, since it is sufficient to select an appropriate resin material, the manufacturing cost of the printed wiring board can be reduced.
粘度の高い第一樹脂材は塗布後に滲み出し難いため、高精度のソルダレジスト開口形状形成が可能となる。第一層の形成後に、粘度の低い第二樹脂材を塗布しても、第二層の非被覆領域側の端部を、第一層の非被覆領域側の端部よりも後退させているため、塗布した第二樹脂材に多少の位置ずれや滲み出しがあっても、第二樹脂材がパッドまで到達することがない。従って、パッド上へのソルダレジストのはみ出しを防止することができ、パッドの形状や面積を精度よく管理することが可能となる。回路パターンのほとんどの部分は、低粘度樹脂を使用した第二層で覆われるため、回路パターンの角部にも確実にソルダレジストを形成することができる。従って、回路パターンの絶縁性の低下を回避することができる。 Since the first resin material having a high viscosity does not easily exude after coating, it is possible to form a solder resist opening shape with high accuracy. Even if a second resin material having a low viscosity is applied after the first layer is formed, the end portion of the second layer on the uncovered region side is retracted from the end portion of the first layer on the uncoated region side. Therefore, even if the applied second resin material has some misalignment or exudation, the second resin material does not reach the pad. Therefore, it is possible to prevent the solder resist from protruding onto the pad, and it is possible to accurately manage the shape and area of the pad. Since most of the circuit pattern is covered with a second layer using a low-viscosity resin, the solder resist can be reliably formed at the corners of the circuit pattern. Therefore, it is possible to avoid deterioration of the insulating property of the circuit pattern.
一般的なスクリーン印刷では、スクリーン版の経時劣化による伸び等が不可避であるため、ソルダレジストのはみ出し防止には限界があるが、上記構成を採用することで、ソルダレジストのはみ出しを防止してパッドの形状や面積を高精度に管理することができる。従って、コスト面でのメリットの大きいスクリーン印刷を問題なく採用することができる。 In general screen printing, elongation due to deterioration of the screen plate over time is unavoidable, so there is a limit to preventing the solder resist from sticking out. However, by adopting the above configuration, the solder resist does not stick out and the pad is used. The shape and area of the screen can be managed with high accuracy. Therefore, screen printing, which has a large cost advantage, can be adopted without any problem.
また、第一層は、非被覆領域の周囲のみに設けることができる。 Further, the first layer can be provided only around the uncovered area.
前記第一層は、パッドから離隔させて設けてもよいし、パッドの縁部上に設けてもよい。 The first layer may be provided at a distance from the pad or may be provided on the edge of the pad.
本発明によれば、パッドの形状や面積を精度よく管理可能で、かつ安価なプリント配線板を提供することができる。これにより、プリント配線板に実装する電子部品の小型化にも対応することが可能となる。 According to the present invention, it is possible to provide an inexpensive printed wiring board capable of accurately controlling the shape and area of the pad. This makes it possible to reduce the size of electronic components mounted on the printed wiring board.
以下、プリント配線板の実施形態を図1~図9に基づいて説明する。 Hereinafter, embodiments of the printed wiring board will be described with reference to FIGS. 1 to 9.
図1~図3は、本発明にかかるプリント配線板の第一の実施形態を示すものである。このうち、図1は、第一の実施形態を示す平面図である。図2は、図1のA-A線で矢視した断面図であり、図3は、図1のB-B線で矢視した断面図である。図1においては、後述するソルダレジスト5の第一層5aが形成された領域に散点模様が付されており、第二層5bが形成された領域にハッチングが付されている。
1 to 3 show the first embodiment of the printed wiring board according to the present invention. Of these, FIG. 1 is a plan view showing the first embodiment. FIG. 2 is a cross-sectional view taken along the line AA of FIG. 1, and FIG. 3 is a cross-sectional view taken along the line BB of FIG. In FIG. 1, the region where the
図1~図3に示すように、このプリント配線板1は、絶縁材料からなるベース材2と、ベース材2の表面に導電性材料(例えば銅箔)で形成されたパッド3および回路パターン4と、回路パターン4を被覆するソルダレジスト5とを有する。図1では、矩形状の輪郭を有するパッド3を例示しているが、パッド3の形状は任意であり、他の形態の輪郭(例えば円形の輪郭)を有するパッド3であってもよい。
As shown in FIGS. 1 to 3, the printed
パッド3は、電子部品をはんだ付けする際に電極となる部分であり、通常は、回路パターン4と電気的に接続された状態にある。
The
ソルダレジスト5は、絶縁性の樹脂材を硬化させることで形成される。ソルダレジスト5は、回路パターン4の表面を覆うことで、回路パターン4を保護し、回路パターン4の短絡を防止し、さらに銅箔の酸化を防止する機能を有する。ソルダレジスト5は、プリント配線板1の表面全体にわたって形成されるが、パッド3に電子部品をはんだ付けするため、パッド3はソルダレジスト5に覆われることなく、露出した状態にある。つまりパッド3の表面は、ソルダレジスト5のない非被覆領域Mと対峙している。なお、プリント配線板1にスルーホール(図示せず)を形成する場合、このスルーホールにもソルダレジスト5は形成されない。
The solder resist 5 is formed by curing an insulating resin material. The solder resist 5 has a function of protecting the
本実施形態では、ソルダレジスト5の非被覆領域M側の縁部を、ベース材2と接するように形成された第一層5aと、第一層5aの上(ベース材2から離隔する方向)に重なった第二層5bとを備える二層構造にしている。第一層5aは、パッド3から離隔してパッド3の周囲全周を囲むように無端状に連続して形成され、かつ非被覆領域Mの周辺のみに形成される。第二層5bは、その非被覆領域側の端部5b1を、第一層5aの非被覆領域側の端部5a1よりも、非被覆領域Mが拡大する方向に後退させて形成されている。そのため、図2に示すように、第一層5aとパッド3との間のレジストクリアランスαは、第二層5bとパッド3との間のレジストクリアランスβよりも小さい(α<β)。第二層5bの端部5b1は、概ね第一層5aの幅方向中間部分に位置させる。
In the present embodiment, the edge portion of the solder resist 5 on the uncoated region M side is formed so as to be in contact with the
第一層5aの幅寸法Wは、例えば0.5mmに設定することができる。この場合、第二層5bを形成する際の誤差を考えると、第一層5aの端部5a1に対する第二層5bの端部5b1の後退距離γは、概ね0.05mm~0.45mmの範囲となる。
The width dimension W of the
本実施形態において、第一層5aと第二層5bは、公知の手法でベース材2の表面にパッド3および回路パターン4を形成した後で、何れもスクリーン印刷によって形成される。高精度のレジストクリアランスαを確保するため、第一層5aを形成する際には、ステンレス鋼で形成したスクリーンメッシュを使用するのが好ましい。一方、第二層5bを形成する際には、インク供給量を増して十分な膜厚を確保するため、ポリエステル等の樹脂で形成したスクリーンメッシュを使用するのが好ましい。精度がそれほど必要とされない場合には、第一層5aの形成時に樹脂製のスクリーンメッシュを使用することもできる。
In the present embodiment, the
スクリーン印刷に際しては、第一層5aの形成時に第一樹脂材がインクとして使用され、第二層5bの形成時に、第一樹脂材と異なる第二樹脂材がインクとして使用される。本実施形態では、第一樹脂材として、第二樹脂材よりも高粘度のものが使用される。第一樹脂材と第二樹脂材の粘度の差は、両樹脂材のベース樹脂およびフィラーをそれぞれ共通のものとして、その配合割合を変更する他、両樹脂材のベース樹脂とフィラーのうちどちらか一方または双方の材料を変更することでも得ることができる。
In screen printing, the first resin material is used as ink when the
また、第一樹脂材および第二樹脂材としては、紫外線硬化型および熱硬化型の何れも使用することができる。本実施形態では紫外線硬化型を第一樹脂材および第二樹脂材として使用している。基板上に第一樹脂材をスクリーン印刷して硬化させた後で、第二樹脂材をスクリーン印刷して硬化させることにより、ソルダレジスト5として第一層5aおよび第二層5bを有するプリント配線板1が完成する。
Further, as the first resin material and the second resin material, either an ultraviolet curable type or a thermosetting type can be used. In this embodiment, the ultraviolet curable type is used as the first resin material and the second resin material. A printed wiring board having the
高粘度である第一樹脂材の粘度としては、250~500[dPa・s]の範囲が好ましい。一方、低粘度である第二樹脂材の粘度としては、100~300[dPa・s]の範囲が好ましい。なお、第二樹脂材としては、従来のように、スクリーン印刷で単層のソルダレジストを形成する際に使用されていたインクと同程度の粘度を有するものを使用するのが好ましい。 The viscosity of the first resin material having a high viscosity is preferably in the range of 250 to 500 [dPa · s]. On the other hand, the viscosity of the second resin material having a low viscosity is preferably in the range of 100 to 300 [dPa · s]. As the second resin material, it is preferable to use a material having a viscosity similar to that of the ink used for forming a single-layer solder resist in screen printing as in the conventional case.
以上の粘度の差から、図2に概念的に示すように、低粘度樹脂材の硬化により形成された第二層5bの端部5b1は、印刷直後の樹脂材のレベリングにより、下側(ベース材2側)ほどパッド3側に張り出した傾斜面状となる。これに対し、高粘度樹脂材の硬化により形成された第一層5aの端部5a1は、印刷直後のレベリングが少ないため、第二層5bの端部5b1よりも垂直面に近くなる。
From the above difference in viscosity, as conceptually shown in FIG. 2, the end portion 5b1 of the
このように、第一樹脂材と第二樹脂材を異ならせることで、第一層5aを形成する第一樹脂材として、パッド3の周辺でソルダレジストを高精度に形成できるものを選択することができる。また、第二層5bの端部5b1を、第一層5aの端部よりも後退させているので、第一層5a上に第二層5bをたとえラフに形成しても、第二層5bがパッド3上にはみ出し難くなる。そのため、レジストクリアランス、特に第一層5aとパッド3との間のレジストクリアランスαを狭小化することができ、精度の出にくいスクリーン印刷であっても、0.1mmもしくはこれよりも小さいレジストクリアランスαを実現することが可能となる。このような狭いレジストクリアランスであっても、ソルダレジスト5のパッド上へのはみ出しは生じず、パッド3の形状や面積を精度よく管理することができる。
In this way, by making the first resin material different from the second resin material, as the first resin material for forming the
特に本実施形態のように、第一樹脂材の粘度を、第二樹脂材の粘度よりも高くした場合、粘度の高い第一樹脂材は塗布後に滲み出し難いため、第一層5aを高精度に形成することができる。その後、第二層5bを形成する際に、粘度の低い第二樹脂材を使用しても、第二層5bの端部5b1を、第一層5aの端部5a1よりも非被覆領域Mが拡大する方向に後退させているため、滲み出した第二樹脂材がパッド3まで到達することはない。従って、パッド3上へのソルダレジスト5のはみ出しを防止することが可能となる。回路パターン4のほとんどの部分は、低粘度樹脂材を使用した第二層5bで覆われるため、回路パターン4の角部も確実にソルダレジスト5で覆うことができる。従って、ソルダレジスト5の絶縁性の低下を回避することができる。
In particular, when the viscosity of the first resin material is higher than the viscosity of the second resin material as in the present embodiment, the first resin material having a high viscosity does not easily exude after coating, so that the
次に、図4および図5に基づいて、第二の実施形態を説明する。 Next, a second embodiment will be described with reference to FIGS. 4 and 5.
以上に述べた第一の実施形態では、隣接する複数(本実施形態では二つ)のパッド3を一つの非被覆領域Mに配置している。これに対し、第二の実施形態では、隣接する二つのパッド3の間に第一層5aを形成し、各パッド3の周囲を無端状に連続する第一層5aで囲むことで、二つの非被覆領域Mを形成している。二つのパッド3の間に第二層5bは形成されていない。各非被覆領域Mに、パッド3が一つずつ配置されている。これ以外の構成、および作用効果は、第一の実施形態に準じるため、重複説明を省略する。
In the first embodiment described above, a plurality of adjacent pads (two in the present embodiment) are arranged in one uncovered region M. On the other hand, in the second embodiment, the
次に、図6および図7に基づいて、第三の実施形態を説明する。 Next, a third embodiment will be described with reference to FIGS. 6 and 7.
図1~図5に示す各実施形態では、ソルダレジスト5の第一層5aをパッド3から離隔させて設けている。これに対して、第三の実施形態は、第二の実施形態において、パッド3の縁部3’上にも第一層5aを設けた構成を有する。第一層5aに覆われていないパッド3の表面は、ソルダレジスト5のない非被覆領域Mに配置されている。
In each of the embodiments shown in FIGS. 1 to 5, the
この場合、パッド3の表面にソルダレジスト5がはみ出しているが、はみ出しを生じているのはパッド3の縁部3’の狭い領域に限られ、しかもはみ出しているのが高粘度の第一樹脂材で形成された第一層5aであるため、パッド3上でのはみ出し幅を正確にコントロールすることができる。従って、この実施形態でも、パッド3の形状や面積を精度よく管理することが可能となる。これ以外の構成、および作用効果は、第一の実施形態に準じるため、重複説明を省略する。
In this case, the solder resist 5 protrudes from the surface of the
なお、この第三の実施形態では、平面視でのパッド3のサイズは、非被覆領域Mより少し大きい程度であり、非被覆領域M以外のパッド3の領域は、第一層5aに被覆されている。しかし、本発明では、例えば、図8の右側のパッド3のように、平面視でのパッド3のサイズを、非被覆領域Mに比較して非常に大きくしてもよく、非被覆領域M以外のパッド3の領域に、第一層5aに被覆されていない箇所が存在してもよい。
In the third embodiment, the size of the
次に、図10および図11に基づいて、第四の実施形態を説明する。 Next, a fourth embodiment will be described with reference to FIGS. 10 and 11.
図1~図7に示す各実施形態では、非被覆領域Mの周辺のみに第一層5aを形成している。これに対し、第四の実施形態は、第一層5aをプリント配線板1の表面全体に形成した点が各実施形態と異なる。これ以外の構成、および作用効果は、第一の実施形態~第三の実施形態に準じるため、重複説明を省略する。
In each of the embodiments shown in FIGS. 1 to 7, the
以上の説明した各実施形態では、ソルダレジスト5の非被覆領域M側の縁部で、第一層5a上に第二層5bが重なっていたが、第二層5bの非被覆領域側の端部5b1を、第一層5aの非被覆領域側の端部5a1よりも、後退させていれば、第二層5b上に第一層5aが重なっていてもよい。なお、この場合には、第二層5bを形成した後に、第一層5aを形成することになる。
In each of the above-described embodiments, the
また、各実施形態は、リジッド基板の他、折り曲げ可能なフレキシブル基板に対しても適用することができる。また、以上の実施形態では、片面プリント配線板を例示したが、両面プリント配線板や多層プリント配線板にも本実施形態の構成を適用することができる。 Further, each embodiment can be applied not only to a rigid substrate but also to a bendable flexible substrate. Further, in the above embodiment, the single-sided printed wiring board is exemplified, but the configuration of the present embodiment can be applied to the double-sided printed wiring board and the multi-layer printed wiring board.
1 プリント配線板
2 ベース材
3 パッド
3’ 縁部
4 回路パターン
5 ソルダレジスト
5a 第一層
5a1 端部
5b 第二層
5b1 端部
α、β レジストクリアランス
M 非被覆領域
1 Printed
Claims (4)
前記ソルダレジストの前記非被覆領域側の縁部に、前記ベース材と接する第一層と当該第一層の上に重なった第二層とを設け、前記第一層および第二層が、前記各層の非被覆領域側の端部を含めて、それぞれスクリーン印刷して硬化させることで形成され、前記第一層が第一樹脂材を硬化させて形成されると共に、前記第二層が、前記第一樹脂材と異なる第二樹脂材を硬化させて形成され、
前記第二層の前記非被覆領域側の端部における第二層の厚さ方向全体が、前記第一層の前記非被覆領域側の端部よりも前記パッドから離れる方向に後退したプリント配線板を製造する際に、
前記第一樹脂材の粘度を、前記第二樹脂材の粘度よりも高くし、前記第二層の前記非被覆領域側の端部が、前記ベース材側ほど前記パッド側に張り出すように傾斜し、前記第一層の非被覆領域側の端部が、前記第二層の端部よりも垂直面に近くなる形状にしたことを特徴とするプリント配線板の製造方法。 Printed wiring having a base material made of an insulating material, a pad, a circuit pattern, and a solder resist that covers the circuit pattern, and a part or all of the surface of the pad is arranged in an uncovered area without the solder resist. It ’s a board,
A first layer in contact with the base material and a second layer superimposed on the first layer are provided on the edge of the solder resist on the uncovered region side, and the first layer and the second layer are the same. Each layer is formed by screen printing and curing, including the end portion on the uncovered region side, the first layer is formed by curing the first resin material, and the second layer is formed by curing the first resin material. Formed by curing a second resin material that is different from the first resin material,
A printed wiring board in which the entire thickness direction of the second layer at the end of the second layer on the uncovered region side is recessed from the end of the first layer on the uncovered region side in a direction away from the pad. When manufacturing
The viscosity of the first resin material is made higher than the viscosity of the second resin material, and the end portion of the second layer on the uncovered region side is inclined so as to project toward the pad side toward the base material side. A method for manufacturing a printed wiring board, wherein the end portion of the first layer on the uncovered region side is shaped to be closer to a vertical surface than the end portion of the second layer.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2019004591A JP7014744B2 (en) | 2019-01-15 | 2019-01-15 | Manufacturing method of printed wiring board |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2019004591A JP7014744B2 (en) | 2019-01-15 | 2019-01-15 | Manufacturing method of printed wiring board |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2020113681A JP2020113681A (en) | 2020-07-27 |
JP7014744B2 true JP7014744B2 (en) | 2022-02-01 |
Family
ID=71667260
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2019004591A Active JP7014744B2 (en) | 2019-01-15 | 2019-01-15 | Manufacturing method of printed wiring board |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP7014744B2 (en) |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2009104506A1 (en) | 2008-02-19 | 2009-08-27 | 日本電気株式会社 | Printed wiring board, electronic device and method for manufacturing electronic device |
JP5235522B2 (en) | 2007-06-19 | 2013-07-10 | トムソン ライセンシング | Satellite transmission channel detection method and receiver using the method |
Family Cites Families (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH05235522A (en) * | 1992-02-26 | 1993-09-10 | Dainippon Printing Co Ltd | Method of forming polyimide film |
JP3699980B2 (en) * | 1994-12-28 | 2005-09-28 | ソニー株式会社 | Solder resist, formation method thereof, and solder supply method |
JP3695799B2 (en) * | 1995-09-14 | 2005-09-14 | 株式会社東芝 | Flexible printed wiring board and manufacturing method thereof |
JP3856414B2 (en) * | 1997-12-25 | 2006-12-13 | 日本ビクター株式会社 | Printed wiring board manufacturing method and printed wiring board |
JP2012156257A (en) * | 2011-01-25 | 2012-08-16 | Fujitsu Ltd | Circuit board, and electronic device |
KR20140068653A (en) * | 2012-11-28 | 2014-06-09 | 삼성전기주식회사 | Resist and method for manufacturing the same |
-
2019
- 2019-01-15 JP JP2019004591A patent/JP7014744B2/en active Active
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP5235522B2 (en) | 2007-06-19 | 2013-07-10 | トムソン ライセンシング | Satellite transmission channel detection method and receiver using the method |
WO2009104506A1 (en) | 2008-02-19 | 2009-08-27 | 日本電気株式会社 | Printed wiring board, electronic device and method for manufacturing electronic device |
Also Published As
Publication number | Publication date |
---|---|
JP2020113681A (en) | 2020-07-27 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4162583B2 (en) | Printed wiring board and semiconductor device | |
TWI288590B (en) | Method of forming solder mask and circuit board with solder mask | |
US7423221B2 (en) | Printed wiring board and fabrication method for printed wiring board | |
KR101114647B1 (en) | Printed circuit board, printed circuit board mounting structure, and printed circuit board mounting method | |
KR20070096954A (en) | Print circuit substrate and connection configuration of the same | |
JP2007258410A (en) | Wiring board connecting structure and its manufacturing method | |
JP7014744B2 (en) | Manufacturing method of printed wiring board | |
US9814135B2 (en) | Printed wiring board and method for manufacturing the same | |
US5090120A (en) | Process for forming solder lands in a printed wiring board manufacturing method | |
JPH057072A (en) | Printed wiring board | |
JPH0697634A (en) | Printed wiring board for flip chip | |
JP7472478B2 (en) | Printed Wiring Boards | |
JP7427378B2 (en) | Printed board | |
JP2005085807A (en) | Wiring board, its manufacturing method, electro-optical device, and electronic equipment | |
JP7279781B2 (en) | Resin multilayer substrates and electronic components | |
JP2009010257A (en) | Solder printing method, mask for the same, and solder printed substrate | |
JPH08181419A (en) | Structure of printed wiring board | |
JP3855303B2 (en) | Method for manufacturing printed wiring board | |
US20090080170A1 (en) | Electronic carrier board | |
JP2006344889A (en) | Packaging method for large-sized electronic part | |
US20200107439A1 (en) | Printed wiring board and method for manufacturing printed wiring board | |
JP3794064B2 (en) | Printed wiring board and manufacturing method thereof | |
WO2019176198A1 (en) | Solder paste printing method, solder paste printing mask, and method for manufacturing electronic circuit module | |
JP2023149826A (en) | Manufacturing method for circuit substrate by screen printing method | |
JP2003078248A (en) | Method of manufacturing thick-film multilayer substrate having via-hole |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20190131 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20191011 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20191209 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20200608 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20200728 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20201224 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20210322 |
|
C60 | Trial request (containing other claim documents, opposition documents) |
Free format text: JAPANESE INTERMEDIATE CODE: C60 Effective date: 20210322 |
|
C11 | Written invitation by the commissioner to file amendments |
Free format text: JAPANESE INTERMEDIATE CODE: C11 Effective date: 20210331 |
|
A911 | Transfer to examiner for re-examination before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20210507 |
|
C21 | Notice of transfer of a case for reconsideration by examiners before appeal proceedings |
Free format text: JAPANESE INTERMEDIATE CODE: C21 Effective date: 20210511 |
|
A912 | Re-examination (zenchi) completed and case transferred to appeal board |
Free format text: JAPANESE INTERMEDIATE CODE: A912 Effective date: 20210618 |
|
C211 | Notice of termination of reconsideration by examiners before appeal proceedings |
Free format text: JAPANESE INTERMEDIATE CODE: C211 Effective date: 20210622 |
|
C22 | Notice of designation (change) of administrative judge |
Free format text: JAPANESE INTERMEDIATE CODE: C22 Effective date: 20210708 |
|
C302 | Record of communication |
Free format text: JAPANESE INTERMEDIATE CODE: C302 Effective date: 20210902 |
|
C13 | Notice of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: C13 Effective date: 20210909 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20211108 |
|
C302 | Record of communication |
Free format text: JAPANESE INTERMEDIATE CODE: C302 Effective date: 20211126 |
|
C23 | Notice of termination of proceedings |
Free format text: JAPANESE INTERMEDIATE CODE: C23 Effective date: 20211129 |
|
C03 | Trial/appeal decision taken |
Free format text: JAPANESE INTERMEDIATE CODE: C03 Effective date: 20220106 |
|
C30A | Notification sent |
Free format text: JAPANESE INTERMEDIATE CODE: C3012 Effective date: 20220106 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20220120 |