JP6992944B2 - Manufacturing method of laminated ceramic electronic components - Google Patents

Manufacturing method of laminated ceramic electronic components Download PDF

Info

Publication number
JP6992944B2
JP6992944B2 JP2016076690A JP2016076690A JP6992944B2 JP 6992944 B2 JP6992944 B2 JP 6992944B2 JP 2016076690 A JP2016076690 A JP 2016076690A JP 2016076690 A JP2016076690 A JP 2016076690A JP 6992944 B2 JP6992944 B2 JP 6992944B2
Authority
JP
Japan
Prior art keywords
internal electrode
ceramic
weight
internal
conductive metal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2016076690A
Other languages
Japanese (ja)
Other versions
JP2017120870A (en
Inventor
ハン キム、ジョン
ヨル チョイ、ジェ
ホ リー、セウン
ゴン リー、ミン
Original Assignee
サムソン エレクトロ-メカニックス カンパニーリミテッド.
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by サムソン エレクトロ-メカニックス カンパニーリミテッド. filed Critical サムソン エレクトロ-メカニックス カンパニーリミテッド.
Publication of JP2017120870A publication Critical patent/JP2017120870A/en
Priority to JP2021151547A priority Critical patent/JP2021192460A/en
Application granted granted Critical
Publication of JP6992944B2 publication Critical patent/JP6992944B2/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Ceramic Capacitors (AREA)
  • Fixed Capacitors And Capacitor Manufacturing Machines (AREA)
  • Inorganic Chemistry (AREA)
  • Ceramic Engineering (AREA)
  • Materials Engineering (AREA)
  • Dispersion Chemistry (AREA)
  • Conductive Materials (AREA)

Description

本発明は、内部電極用導電性ペースト及び積層セラミック電子部品の製造方法に関する。 The present invention relates to a method for manufacturing a conductive paste for an internal electrode and a laminated ceramic electronic component.

一般的に、キャパシター、インダクター、圧電素子、バリスター又はサーミスターなどのセラミック材料を使用する電子部品は、セラミック材料からなるセラミック本体と、セラミック本体の内部に形成された内部電極と、上記内部電極と接続するようにセラミック本体の表面に設置された外部電極と、を備える。 Generally, electronic components using a ceramic material such as a capacitor, an inductor, a piezoelectric element, a varistor or a thermister include a ceramic body made of the ceramic material, an internal electrode formed inside the ceramic body, and the above internal electrode. It is provided with an external electrode installed on the surface of the ceramic body so as to be connected to the ceramic body.

積層セラミック電子部品のうち、積層セラミックキャパシターは、積層された複数の誘電体層と、一誘電体層を挟んで対向配置される内部電極と、上記内部電極に電気的に接続した外部電極と、を含む。 Among the laminated ceramic electronic components, the laminated ceramic capacitor includes a plurality of laminated dielectric layers, an internal electrode arranged to face each other with a single dielectric layer interposed therebetween, and an external electrode electrically connected to the internal electrode. including.

積層セラミックキャパシターは、小型でありながら高容量が保証され、実装が容易であるという利点から、コンピューター、PDA、携帯電話などの移動通信装置の部品として広く使用されている。 Multilayer ceramic capacitors are widely used as parts of mobile communication devices such as computers, PDAs, and mobile phones because of their small size, high capacity guaranteed, and easy mounting.

近年、電気、電子機器産業の高性能化及び軽薄短小化に伴い、電子部品においても小型化、高性能化及び低コスト化が求められている。 In recent years, along with the high performance and lightness, thinness, shortness and miniaturization of the electric and electronic equipment industries, there is a demand for miniaturization, high performance and low cost of electronic parts.

特に、CPUの高速化、機器の小型軽量化、デジタル化及び高機能化が進むにつれて、積層セラミックキャパシターに対しても小型化、薄層化、高容量化、高周波領域での低インピーダンス化などの特性を実現するための研究開発が活発に行われている。 In particular, as CPU speeds, equipment miniaturization and weight reduction, digitization, and high functionality progress, monolithic ceramic capacitors are also becoming smaller, thinner, higher capacity, and lower impedance in the high frequency range. Research and development to realize the characteristics are being actively carried out.

一方、積層セラミックキャパシターの小型化及び高容量化のために単位体積当たり積層数を増加させ続ける必要があるため、誘電体と内部電極の厚さは、薄くなり続ける必要がある。電極厚さを薄層化するためには、薄く印刷した塗膜内の導電性金属が焼結の際に凝集して電極連結性が低下しないように焼結を抑制する必要があり、導電性金属の焼結収縮率に最適化した導電性金属の含有量を設計する必要がある。 On the other hand, since it is necessary to continuously increase the number of laminated layers per unit volume in order to reduce the size and increase the capacity of the laminated ceramic capacitor, the thickness of the dielectric and the internal electrode needs to be continuously reduced. In order to reduce the thickness of the electrode, it is necessary to suppress sintering so that the conductive metal in the thinly printed coating film does not aggregate during sintering and the electrode connectivity is deteriorated. It is necessary to design the content of the conductive metal optimized for the sintering shrinkage of the metal.

したがって、1050℃以下の温度で焼成が可能であり、1分当たり1000℃以上の急昇温が可能な条件で、チップの収縮率を考慮して、電極厚さを最大限に薄く、また電極連結性は最大に実現できる内部電極ペーストの組成が必要である。 Therefore, under the condition that firing is possible at a temperature of 1050 ° C. or lower and a rapid temperature rise of 1000 ° C. or higher per minute is possible, the electrode thickness should be made as thin as possible in consideration of the shrinkage rate of the chip, and the electrode should be made. The composition of the internal electrode paste that can achieve maximum connectivity is required.

特開2004-079994号公報Japanese Unexamined Patent Publication No. 2004-07994

本発明は、内部電極用導電性ペースト及び積層セラミック電子部品の製造方法に関する。 The present invention relates to a method for manufacturing a conductive paste for an internal electrode and a laminated ceramic electronic component.

本発明の一実施形態は、導電性金属粉末とセラミック粉末とを含む内部電極用導電性ペーストであって、塗布塗膜の単位面積当たり上記導電性金属粉末の充填率が52体積%以上である内部電極用導電性ペーストを提供する。 One embodiment of the present invention is a conductive paste for an internal electrode containing a conductive metal powder and a ceramic powder, and the filling ratio of the conductive metal powder per unit area of the coated coating film is 52% by volume or more. Provided is a conductive paste for an internal electrode.

本発明の他の実施形態は、セラミックグリーンシートを設ける段階と、導電性金属粉末とセラミック粉末とを含む内部電極用導電性ペーストで内部電極パターンを形成する段階と、上記内部電極パターンが形成されたセラミックグリーンシートを積層して、セラミック積層体を形成する段階と、上記セラミック積層体を焼成して、誘電体層と内部電極とを含むセラミック本体を形成する段階と、を含み、上記内部電極パターンの単位面積当たり上記導電性金属粉末の充填率が52体積%以上である積層セラミック電子部品の製造方法を提供する。 In another embodiment of the present invention, a step of providing a ceramic green sheet, a step of forming an internal electrode pattern with a conductive paste for an internal electrode containing a conductive metal powder and a ceramic powder, and a step of forming the internal electrode pattern are formed. The internal electrode includes a step of laminating the ceramic green sheets to form a ceramic laminate and a step of firing the ceramic laminate to form a ceramic body including a dielectric layer and an internal electrode. Provided is a method for manufacturing a laminated ceramic electronic component in which the filling ratio of the conductive metal powder per unit area of the pattern is 52% by volume or more.

本発明の一実施形態に係る内部電極用導電性ペーストを適用した積層セラミックキャパシターの内部電極は、連結性に優れるとともに薄い厚さに実現することができる。 The internal electrode of the laminated ceramic capacitor to which the conductive paste for the internal electrode according to the embodiment of the present invention is applied can be realized to have excellent connectivity and a thin thickness.

すなわち、積層セラミックキャパシターが小型化及び高積層化するほど内部電極は薄層化し、内部電極が薄層化するほど焼結過程で内部電極が破断しやすくて内部電極の連結性の確保が困難であるが、本発明の一実施形態によると、内部電極用導電性ペーストを適用した塗布塗膜の単位面積当たり導電性金属粉末の充填率が52体積%以上になるように調節することにより、内部電極の連結性を確保することができ、薄層の内部電極を実現することができる。 That is, the smaller the size and the higher the number of laminated ceramic capacitors, the thinner the internal electrodes, and the thinner the internal electrodes, the more easily the internal electrodes break during the sintering process, making it difficult to ensure the connectivity of the internal electrodes. However, according to one embodiment of the present invention, the filling ratio of the conductive metal powder per unit area of the coated coating film to which the conductive paste for the internal electrode is applied is adjusted to be 52% by volume or more. The connectivity of the electrodes can be ensured, and a thin-layer internal electrode can be realized.

本発明の一実施形態に係る積層セラミックキャパシターを示す概略的な斜視図である。It is a schematic perspective view which shows the laminated ceramic capacitor which concerns on one Embodiment of this invention. 図1のI-I'線に沿って取った積層セラミックキャパシターを示す概略的な断面図である。FIG. 3 is a schematic cross-sectional view showing a monolithic ceramic capacitor taken along the I-I'line of FIG. 図2のS領域の拡大図である。It is an enlarged view of the S area of FIG. 本発明の一実施形態に係る積層セラミックキャパシターの内部電極用導電性ペースト内の導電性金属充填率52体積%以上を実現できるペースト内のセラミック粉末と有機物の添加含有量を示すグラフである。It is a graph which shows the addition content of the ceramic powder and the organic substance in the paste which can realize the conductive metal filling ratio of 52% by volume or more in the conductive paste for the internal electrode of the laminated ceramic capacitor which concerns on one Embodiment of this invention.

以下では、添付の図面を参照して本発明の好ましい実施形態について説明する。しかし、本発明の実施形態は様々な他の形態に変形されることができ、本発明の範囲は以下で説明する実施形態に限定されない。また、本発明の実施形態は、当該技術分野で平均的な知識を有する者に本発明をより完全に説明するために提供されるものである。したがって、図面における要素の形状及び大きさなどはより明確な説明のために誇張されることがある。 Hereinafter, preferred embodiments of the present invention will be described with reference to the accompanying drawings. However, embodiments of the invention can be transformed into various other embodiments, and the scope of the invention is not limited to the embodiments described below. Also, embodiments of the invention are provided to more fully explain the invention to those with average knowledge in the art. Therefore, the shape and size of the elements in the drawings may be exaggerated for a clearer explanation.

本発明の一実施形態は、セラミック電子部品に関し、セラミック材料を使用する電子部品は、キャパシター、インダクター、圧電素子、バリスター、又はサーミスターなどがある。以下では、セラミック電子部品の一例として、積層セラミックキャパシターについて説明する。 One embodiment of the present invention relates to a ceramic electronic component, and the electronic component using the ceramic material includes a capacitor, an inductor, a piezoelectric element, a varistor, a thermistor, and the like. In the following, a monolithic ceramic capacitor will be described as an example of ceramic electronic components.

図1は本発明の一実施形態に係る積層セラミックキャパシターを示す概略的な斜視図である。 FIG. 1 is a schematic perspective view showing a multilayer ceramic capacitor according to an embodiment of the present invention.

図2は図1のI-I'線に沿って取った積層セラミックキャパシターを示す概略的な断面図である。 FIG. 2 is a schematic cross-sectional view showing a monolithic ceramic capacitor taken along line I-I'in FIG.

図3は図2のS領域の拡大図である。 FIG. 3 is an enlarged view of the S region of FIG.

図1~図3を参照すると、本発明の一実施形態に係る積層セラミックキャパシターは、セラミック本体110と、上記セラミック本体の内部に形成された内部電極121、122と、上記セラミック本体110の外側に形成される外部電極131、132と、を含むことができる。 Referring to FIGS. 1 to 3, the laminated ceramic capacitor according to the embodiment of the present invention has a ceramic main body 110, internal electrodes 121 and 122 formed inside the ceramic main body, and outside the ceramic main body 110. External electrodes 131, 132 and the formed can be included.

本発明の一実施形態によると、積層セラミックキャパシターの「長さ方向」は図1の「L」方向、「幅方向」は「W」方向、「厚さ方向」は「T」方向と定義されることができる。上記「厚さ方向」は、誘電体層を積み上げる方向、すなわち「積層方向」と同じ概念として使用することができる。 According to one embodiment of the present invention, the "length direction" of the monolithic ceramic capacitor is defined as the "L" direction in FIG. 1, the "width direction" is defined as the "W" direction, and the "thickness direction" is defined as the "T" direction. Can be done. The above-mentioned "thickness direction" can be used as the same concept as the direction in which the dielectric layers are stacked, that is, the "stacking direction".

上記セラミック本体110の形状は、特に制限されないが、本発明の一実施形態によると、六面体の形状を有してもよい。 The shape of the ceramic body 110 is not particularly limited, but according to one embodiment of the present invention, it may have a hexahedron shape.

上記セラミック本体110は、複数個の誘電体層111が積層されて形成されることができる。 The ceramic body 110 can be formed by laminating a plurality of dielectric layers 111.

上記セラミック本体110を構成する複数の誘電体層111は、焼結された状態であり、隣接する誘電体層同士の境界は確認できないほどに一体化していてもよい。 The plurality of dielectric layers 111 constituting the ceramic body 110 may be in a sintered state, and may be integrated so that the boundaries between adjacent dielectric layers cannot be confirmed.

上記誘電体層111は、セラミック粉末を含むセラミックグリーンシートの焼結により形成されることができる。 The dielectric layer 111 can be formed by sintering a ceramic green sheet containing ceramic powder.

上記セラミック粉末は、当業界において一般的に使用されるものであれば特に制限されない。 The ceramic powder is not particularly limited as long as it is generally used in the art.

これに制限されるものではないが、例えば、BaTiO系セラミック粉末を含んでもよい。 Although not limited to this, for example, BaTiO 3 ceramic powder may be contained.

上記BaTiO系セラミック粉末は、これに制限されるものではなく、例えば、BaTiOにCa、Zrなどが一部固溶された(Ba1-xCa)TiO、Ba(Ti1-yCa)O、(Ba1-xCa)(Ti1-yZr)O又はBa(Ti1-yZr)Oなどがある。 The BaTIO 3 ceramic powder is not limited to this, and for example, Ca, Zr and the like are partially dissolved in BaTIO 3 (Ba 1-x Ca x ) TiO 3 and Ba (Ti 1-y ). Ca y ) O 3 , (Ba 1-x Ca x ) (Ti 1-y Zry ) O 3 or Ba (Ti 1-y Zry ) O 3 and the like.

また、上記セラミックグリーンシートは、上記セラミック粉末とともに遷移金属、稀土類元素、Mg、Alなどを含むことができる。 Further, the ceramic green sheet can contain transition metals, rare earth elements, Mg, Al and the like together with the ceramic powder.

上記一誘電体層111の厚さは、積層セラミックキャパシターの容量設計に応じて適切に変更されることができる。 The thickness of the monodielectric layer 111 can be appropriately changed according to the capacitance design of the laminated ceramic capacitor.

これに制限されるものではないが、例えば、焼結後、隣接する二つの内部電極の間に形成された誘電体層111の厚さは、0.6μm以下であってもよい。 Although not limited to this, for example, the thickness of the dielectric layer 111 formed between two adjacent internal electrodes after sintering may be 0.6 μm or less.

上記セラミック本体110の内部には、内部電極121、122が配置されることができる。 Internal electrodes 121 and 122 can be arranged inside the ceramic body 110.

上記内部電極121、122は、セラミックグリーンシート上に形成されて積層され、焼結により一誘電体層を挟んで、上記セラミック本体110の内部に形成されることができる。 The internal electrodes 121 and 122 are formed and laminated on a ceramic green sheet, and can be formed inside the ceramic body 110 with a dielectric layer interposed therebetween by sintering.

上記内部電極は、互いに異なる極性を有する第1内部電極121及び第2内部電極122を一対とすることができ、誘電体層の積層方向に沿って対向配置されることができる。 The internal electrodes can be a pair of a first internal electrode 121 and a second internal electrode 122 having different polarities from each other, and can be arranged so as to face each other along the stacking direction of the dielectric layer.

図2に図示されているように、上記第1及び第2内部電極121、122の末端は、セラミック本体110の長さ方向の一面に交互に露出することができる。 As shown in FIG. 2, the ends of the first and second internal electrodes 121 and 122 can be alternately exposed on one surface in the length direction of the ceramic body 110.

また、図示されてはいないが、本発明の一実施形態によると、第1及び第2内部電極は、リード部を有し、リード部を介してセラミック本体の同一面に露出してもよい。又は、第1及び第2内部電極は、リード部を有し、リード部を介してセラミック本体の一つ以上の面に露出してもよい。 Further, although not shown, according to one embodiment of the present invention, the first and second internal electrodes may have a lead portion and may be exposed to the same surface of the ceramic body via the lead portion. Alternatively, the first and second internal electrodes may have a lead portion and may be exposed to one or more surfaces of the ceramic body via the lead portion.

上記一内部電極121、122の厚さは、特に制限されるものではないが、例えば、0.5μm以下であってもよい。 The thickness of the one internal electrodes 121 and 122 is not particularly limited, but may be, for example, 0.5 μm or less.

又は、一内部電極121、122の厚さは、0.1~0.5μmであってもよい。又は、一内部電極121、122の厚さは、0.3~0.5μmであってもよい。 Alternatively, the thickness of one internal electrode 121, 122 may be 0.1 to 0.5 μm. Alternatively, the thickness of one internal electrode 121, 122 may be 0.3 to 0.5 μm.

本発明の一実施形態によると、内部電極が形成された誘電体層は、200層以上積層されることができる。 According to one embodiment of the present invention, the dielectric layer on which the internal electrodes are formed can be laminated with 200 or more layers.

本発明の一実施形態によると、セラミック本体110の外側には、外部電極131、132が配置されることができ、上記外部電極131、132は、内部電極121、122と電気的に連結されることができる。 According to one embodiment of the present invention, the external electrodes 131 and 132 can be arranged on the outside of the ceramic body 110, and the external electrodes 131 and 132 are electrically connected to the internal electrodes 121 and 122. be able to.

より具体的に、上記セラミック本体110の一面に露出した第1内部電極121と電気的に連結された第1外部電極131と、上記セラミック本体110の他面に露出した第2内部電極122と電気的に連結された第2外部電極と、で構成されることができる。 More specifically, the first external electrode 131 electrically connected to the first internal electrode 121 exposed on one surface of the ceramic body 110, and the second internal electrode 122 exposed on the other surface of the ceramic body 110 and electricity. It can be composed of a second external electrode connected to the surface.

また、図示されてはいないが、セラミック本体に露出する第1及び第2内部電極と連結されるために、複数個の外部電極が形成されてもよい。 Further, although not shown, a plurality of external electrodes may be formed in order to be connected to the first and second internal electrodes exposed on the ceramic body.

上記外部電極131、132は、金属粉末を含む導電性ペーストで形成されることができる。 The external electrodes 131 and 132 can be formed of a conductive paste containing a metal powder.

上記導電性ペーストに含まれる金属粉末は、特に制限されず、例えば、Ni、Cu、又はこれら合金を使用してもよい。 The metal powder contained in the conductive paste is not particularly limited, and for example, Ni, Cu, or an alloy thereof may be used.

上記外部電極131、132の厚さは、用途などに応じて適宜決定することができるが、例えば、10~50μm程度であってもよい。 The thicknesses of the external electrodes 131 and 132 can be appropriately determined depending on the intended use, but may be, for example, about 10 to 50 μm.

本発明の一実施形態に係る内部電極121、122は、導電性金属粉末とセラミック粉末とを含む内部電極用導電性ペーストを塗布して形成することができる。 The internal electrodes 121 and 122 according to the embodiment of the present invention can be formed by applying a conductive paste for an internal electrode containing a conductive metal powder and a ceramic powder.

内部電極用導電性ペーストを塗布する場合、塗布塗膜の単位面積当たり上記導電性金属粉末の充填率が52体積%以上であることを特徴とする。 When the conductive paste for an internal electrode is applied, the filling rate of the conductive metal powder per unit area of the coated coating film is 52% by volume or more.

すなわち、本発明の一実施形態は、導電性金属粉末とセラミック粉末とを含む内部電極用導電性ペーストであって、塗布塗膜の単位面積当たり上記導電性金属粉末の充填率が52体積%以上である内部電極用導電性ペーストを提供する。 That is, one embodiment of the present invention is a conductive paste for an internal electrode containing a conductive metal powder and a ceramic powder, and the filling ratio of the conductive metal powder per unit area of the coated coating film is 52% by volume or more. Provided is a conductive paste for an internal electrode.

上記導電性金属粉末は、特に制限されず、例えば、銀(Ag)、鉛(Pb)、白金(Pt)、ニッケル(Ni)又は銅(Cu)などがあり、これらを単独又は2種以上混合して使用してもよい。 The conductive metal powder is not particularly limited, and includes, for example, silver (Ag), lead (Pb), platinum (Pt), nickel (Ni), copper (Cu), etc., and these may be used alone or in combination of two or more. May be used.

また、上記導電性金属粉末は、本発明の実施形態に応じて様々な粒径を有することができ、例えば、50~300nmの粒径を有してもよい。 Further, the conductive metal powder can have various particle sizes depending on the embodiment of the present invention, and may have a particle size of, for example, 50 to 300 nm.

一般的に、積層セラミックキャパシターの小型化及び高容量化のために単位体積当たり積層数を増加させ続ける必要があるため、誘電体と内部電極の厚さは、薄くなり続ける必要がある。 In general, the thickness of the dielectric and the internal electrode needs to continue to decrease because the number of layers per unit volume needs to be continuously increased in order to reduce the size and increase the capacity of the laminated ceramic capacitor.

電極厚さを薄層化するためには、薄く印刷した塗膜内の導電性金属が焼結の際に凝集して電極連結性が低下しないように焼結を抑制する必要があり、導電性金属の焼結収縮率に最適化した導電性金属の含有量を設計する必要がある。 In order to reduce the thickness of the electrode, it is necessary to suppress sintering so that the conductive metal in the thinly printed coating film does not aggregate during sintering and the electrode connectivity is deteriorated. It is necessary to design the content of the conductive metal optimized for the sintering shrinkage of the metal.

また、高容量積層セラミックキャパシターでは、内部電極の厚さも薄くなる必要があるが、電極連結性も優れなければ目標とする容量実現は不可能である。 Further, in a high-capacity laminated ceramic capacitor, the thickness of the internal electrode needs to be thin, but the target capacity cannot be realized unless the electrode connectability is excellent.

また、電極連結性が低下するほど内部電極の厚さが増加するため、高い電極連結性の実現は、容量実現だけでなく厚さ減少のためにも必須であると言える。 Further, since the thickness of the internal electrode increases as the electrode connectability decreases, it can be said that the realization of high electrode connectability is indispensable not only for realizing the capacity but also for reducing the thickness.

本発明の一実施形態によると、導電性金属粉末とセラミック粉末とを含む内部電極用導電性ペーストであって、塗布塗膜の単位面積当たり上記導電性金属粉末の充填率が52体積%以上である内部電極用導電性ペーストを使用して内部電極を形成することから、積層セラミックキャパシターの内部電極を、連結性に優れるとともに薄い厚さに実現することができる。 According to one embodiment of the present invention, it is a conductive paste for an internal electrode containing a conductive metal powder and a ceramic powder, and the filling ratio of the conductive metal powder per unit area of the coated coating film is 52% by volume or more. Since the internal electrode is formed by using a certain conductive paste for the internal electrode, the internal electrode of the laminated ceramic capacitor can be realized to have excellent connectivity and a thin thickness.

本発明の一実施形態に係る内部電極用導電性ペーストを使用して内部電極を形成する場合、1050℃以下の温度で焼成が可能であり、1分当たり1000℃以上の急昇温が可能な条件で、チップの収縮率を考慮して、電極厚さを最大限に薄く、また電極連結性は最大に実現することができる。 When the internal electrode is formed using the conductive paste for the internal electrode according to the embodiment of the present invention, it can be fired at a temperature of 1050 ° C. or lower and can be rapidly heated to 1000 ° C. or higher per minute. Under the conditions, the electrode thickness can be made as thin as possible and the electrode connectivity can be maximized in consideration of the shrinkage rate of the chip.

積層セラミックキャパシターを製造する工程では、段階別にセラミック本体が収縮する。 In the process of manufacturing a multilayer ceramic capacitor, the ceramic body shrinks step by step.

有機物が除去される工程であるか焼工程後には、有機物は燃焼して除去され、この過程でセラミック本体は収縮し、焼成段階では誘電体が緻密化して収縮が発生する。 In the step of removing the organic matter or after the firing step, the organic matter is burned and removed, and in this process, the ceramic body shrinks, and in the firing step, the dielectric becomes densified and shrinkage occurs.

そのため、内部電極もか焼工程で有機物が除去され、小幅の収縮及び再配列が発生し、焼成段階では導電性金属が焼結され、一部のセラミック添加剤はトラップされ、残りのセラミック添加剤は誘電体へ抜け出す。 Therefore, organic substances are removed from the internal electrodes during the calcination process, narrow shrinkage and rearrangement occur, the conductive metal is sintered during the firing stage, some ceramic additives are trapped, and the remaining ceramic additives are trapped. Escapes to the dielectric.

図3を参照すると、内部電極121の内部にセラミック添加剤11がトラップされたことが分かる。 With reference to FIG. 3, it can be seen that the ceramic additive 11 was trapped inside the internal electrode 121.

しかし、より高い焼成温度や長期間の焼成工程が行われると、誘電体より相対的に焼結温度が低い導電性金属、例えば、ニッケルの場合、過焼成となり、凝集することになるため、電極連結性は低下し、内部電極は厚さ方向に厚くなる。 However, when a higher firing temperature or a long-term firing step is performed, a conductive metal having a relatively lower sintering temperature than a dielectric, for example, nickel, is overfired and aggregates, so that the electrode The connectivity is reduced and the internal electrodes become thicker in the thickness direction.

そのため、焼成温度が1100℃以上と高い場合には、内部電極用導電性ペースト状態での導電性金属粉末の充填率よりは、セラミック添加剤による焼結抑制の影響がより大きくなる。 Therefore, when the firing temperature is as high as 1100 ° C. or higher, the effect of suppressing sintering by the ceramic additive is greater than the filling rate of the conductive metal powder in the conductive paste state for internal electrodes.

しかし、低温及び高速焼成が可能な場合、内部電極用導電性ペーストの組成において、導電性金属の充填率が電極連結性に大きい影響を及ぼし、内部電極の厚さの薄層化に大きい影響を及ぼすことになる。 However, when low temperature and high speed firing are possible, the filling factor of the conductive metal has a great influence on the electrode connectivity in the composition of the conductive paste for the internal electrode, and has a great influence on the thinning of the thickness of the internal electrode. Will exert.

内部電極用導電性ペーストが塗布されたセラミックグリーンシートを積層したグリンチップで焼結が完了した微粒のチタン酸バリウム添加剤を適用したセラミック本体の長さ方向と幅方向の収縮率は約21%であり、厚さ方向の収縮率は約17%程度である。 Shrinkage in the length and width directions of the ceramic body to which the fine-grained barium titanate additive, which has been sintered with a green chip laminated with a ceramic green sheet coated with a conductive paste for internal electrodes, is applied, is approximately 21%. The shrinkage rate in the thickness direction is about 17%.

したがって、焼結が完了したセラミック本体は、約42%程度の収縮が発生する。 Therefore, the ceramic body that has been sintered undergoes shrinkage of about 42%.

本発明の一実施形態によると、上記焼結が完了したセラミック本体の収縮率を考慮して、内部電極用導電性ペーストの組成を決定し、塗布塗膜の単位面積当たり上記導電性金属粉末の充填率が52体積%以上である内部電極用導電性ペーストを提供する。 According to one embodiment of the present invention, the composition of the conductive paste for the internal electrode is determined in consideration of the shrinkage rate of the ceramic body for which the sintering is completed, and the conductive metal powder is used per unit area of the coated coating film. Provided is a conductive paste for an internal electrode having a filling ratio of 52% by volume or more.

上記内部電極用導電性ペーストを使用して内部電極を形成することから、積層セラミックキャパシターの内部電極を連結性に優れるとともに薄い厚さに実現することができる。 Since the internal electrode is formed by using the conductive paste for the internal electrode, the internal electrode of the laminated ceramic capacitor can be realized to have excellent connectivity and a thin thickness.

具体的に、本発明の一実施形態に係る内部電極用導電性ペーストを用いて積層セラミックキャパシターの内部電極を形成する場合、焼成後、最大限に薄く、電極連結性が100%に近い内部電極を実現することができる。 Specifically, when the internal electrode of the laminated ceramic capacitor is formed by using the conductive paste for the internal electrode according to the embodiment of the present invention, the internal electrode is as thin as possible after firing and the electrode connectivity is close to 100%. Can be realized.

また、本発明の一実施形態に係る内部電極用導電性ペーストを使用して内部電極を形成する場合、1050℃以下の温度で焼成が可能であり、1分当たり1000℃以上の急昇温が可能な条件で、チップの収縮率を考慮して、電極厚さを最大限に薄く、また、電極連結性は最大に実現することができる。 Further, when the internal electrode is formed by using the conductive paste for the internal electrode according to the embodiment of the present invention, it can be fired at a temperature of 1050 ° C. or lower, and a rapid temperature rise of 1000 ° C. or higher per minute can be achieved. Under possible conditions, the electrode thickness can be made as thin as possible and the electrode connectivity can be maximized in consideration of the shrinkage rate of the chip.

図4は本発明の一実施形態に係る積層セラミックキャパシターの内部電極用導電性ペースト内の導電性金属充填率52体積%以上を実現できるペースト内のセラミック粉末と有機物の添加含有量を示すグラフである。 FIG. 4 is a graph showing the added content of ceramic powder and organic substances in the paste capable of achieving a conductive metal filling ratio of 52% by volume or more in the conductive paste for the internal electrode of the laminated ceramic capacitor according to the embodiment of the present invention. be.

図4を参照すると、内部電極用導電性ペースト内の導電性金属充填率52体積%以上を実現できるペースト内のセラミック粉末と有機物の添加含有量は、有機物の含有量(y)=-0.19×セラミック粉末の含有量(x)+11.11の式を満たす。 Referring to FIG. 4, the additive content of the ceramic powder and the organic substance in the paste capable of realizing the conductive metal filling rate of 52% by volume or more in the conductive paste for the internal electrode is the content of the organic substance (y) = −0. 19 × Ceramic powder content (x) + 11.11 is satisfied.

より具体的に、内部電極用導電性ペースト内の導電性金属充填率52体積%以上を実現できるペースト内のセラミック粉末と有機物の添加含有量は、上記セラミック粉末が5~15重量%の含有量を有し、有機物が8重量%以上の含有量を有する。 More specifically, the additive content of the ceramic powder and the organic substance in the paste that can realize the conductive metal filling ratio of 52% by volume or more in the conductive paste for the internal electrode is 5 to 15% by weight of the above ceramic powder. The organic substance has a content of 8% by weight or more.

上記セラミック粉末の含有量が5重量%未満である場合には、急昇温の工程条件で焼結収縮抑制力の低下によって電極連結性が減少するという問題がある。 When the content of the ceramic powder is less than 5% by weight, there is a problem that the electrode connectivity is reduced due to the decrease in the sintering shrinkage suppressing force under the process conditions of rapid temperature rise.

一方、上記セラミック粉末の含有量が15重量%以上である場合には、導電性金属充填率の確保のための有機物の含有量が相対的に小さすぎるようになるため、分散性及び印刷性の低下によって、焼結後、電極連結性が減少するという問題がある。 On the other hand, when the content of the ceramic powder is 15% by weight or more, the content of the organic substance for ensuring the conductive metal filling rate becomes relatively too small, so that the dispersibility and printability are improved. There is a problem that the electrode connectivity is reduced after sintering due to the decrease.

したがって、セラミック添加剤粉末の含有量は、導電性金属粉末に対して5~15重量%の含有量を有することにより、内部電極用導電性ペースト内の導電性金属充填率52体積%以上を実現することができる。 Therefore, the content of the ceramic additive powder is 5 to 15% by volume with respect to the conductive metal powder, thereby achieving a conductive metal filling rate of 52% by volume or more in the conductive paste for internal electrodes. can do.

上記セラミック粉末は、導電性金属粉末の焼結収縮を制御するために添加されるものであり、一般的に使用されるものであれば制限されず、例えば、チタン酸バリウム(BaTiO)などがある。 The ceramic powder is added to control the sintering shrinkage of the conductive metal powder, and is not limited as long as it is generally used, for example, barium titanate (BaTIO 3 ) or the like. be.

一方、有機物の含有量が8重量%未満である場合には、分散性及び印刷性の減少によって、焼結後、電極連結性が減少するという問題がある。 On the other hand, when the content of the organic substance is less than 8% by weight, there is a problem that the electrode connectivity is reduced after sintering due to the decrease in dispersibility and printability.

本発明の他の実施形態は、セラミックグリーンシートを設ける段階と、導電性金属粉末とセラミック粉末とを含む内部電極用導電性ペーストで内部電極パターンを形成する段階と、上記内部電極パターンが形成されたセラミックグリーンシートを積層して、セラミック積層体を形成する段階と、上記セラミック積層体を焼成して、誘電体層と内部電極とを含むセラミック本体を形成する段階と、を含み、上記内部電極パターンの単位面積当たり上記導電性金属粉末の充填率が52体積%以上である積層セラミック電子部品の製造方法を提供する。 In another embodiment of the present invention, a step of providing a ceramic green sheet, a step of forming an internal electrode pattern with a conductive paste for an internal electrode containing a conductive metal powder and a ceramic powder, and a step of forming the internal electrode pattern are formed. The internal electrode includes a step of laminating the ceramic green sheets to form a ceramic laminate and a step of firing the ceramic laminate to form a ceramic body including a dielectric layer and an internal electrode. Provided is a method for manufacturing a laminated ceramic electronic component in which the filling ratio of the conductive metal powder per unit area of the pattern is 52% by volume or more.

以下、本発明の他の実施形態に係る積層セラミックキャパシターの製造方法について説明する。 Hereinafter, a method for manufacturing a multilayer ceramic capacitor according to another embodiment of the present invention will be described.

本発明の一実施例により、複数のセラミックグリーンシートが設けられることができる。上記セラミックグリーンシートは、セラミック粉末、バインダー、溶剤などを混合してスラリーを製造し、上記スラリーを、ドクターブレード法により、数μmの厚さを有するシート状に作製することができる。 According to one embodiment of the present invention, a plurality of ceramic green sheets can be provided. The ceramic green sheet can be produced by mixing ceramic powder, a binder, a solvent and the like to produce a slurry, and the slurry can be produced into a sheet having a thickness of several μm by a doctor blade method.

上記セラミックグリーンシートは、以降、焼結されて、図2に図示されているように、一誘電体層111を形成することができる。 The ceramic green sheet can be subsequently sintered to form the monodielectric layer 111 as shown in FIG.

次に、上記セラミックグリーンシート上に内部電極用導電性ペーストを塗布して、内部電極パターンを形成することができる。 Next, the conductive paste for internal electrodes can be applied onto the ceramic green sheet to form an internal electrode pattern.

上記内部電極パターンは、スクリーン印刷法又はグラビア印刷法により形成されることができる。 The internal electrode pattern can be formed by a screen printing method or a gravure printing method.

上記内部電極用導電性ペーストは、本発明の一実施形態に係るペーストであり、内部電極パターンの単位面積当たり上記導電性金属粉末の充填率が52体積%以上になるように組成が決定されることができる。 The conductive paste for an internal electrode is a paste according to an embodiment of the present invention, and the composition is determined so that the filling ratio of the conductive metal powder per unit area of the internal electrode pattern is 52% by volume or more. be able to.

次に、上記内部電極パターンが形成されたセラミックグリーンシートを積層し、積層方向から加圧し、圧着させることができる。 Next, the ceramic green sheet on which the internal electrode pattern is formed can be laminated, pressed from the stacking direction, and crimped.

これにより、内部電極パターンが形成されたセラミック積層体を製造することができる。 This makes it possible to manufacture a ceramic laminate on which an internal electrode pattern is formed.

次に、セラミック積層体を、一つのキャパシターに対応する領域ごとに切断して、チップ化することができる。 Next, the ceramic laminate can be cut into chips by cutting each region corresponding to one capacitor.

この際、内部電極パターンの一端が側面に交互に露出するように切断することができる。 At this time, one end of the internal electrode pattern can be cut so as to be alternately exposed on the side surface.

次に、チップ化した積層体を焼成して、セラミック本体を製造することができる。 Next, the chipped laminate can be fired to produce a ceramic body.

上述のように、上記焼成工程は、還元雰囲気で行われることができる。 As described above, the firing step can be performed in a reducing atmosphere.

また、焼成工程は、昇温速度を調節して行われることができ、これに制限されるものではないが、上記セラミック積層体の焼成は、1050℃以下の温度で、1000℃/min以上の速度で行われてもよい。 Further, the firing step can be performed by adjusting the temperature rising rate, and the firing is not limited to this, but the firing of the ceramic laminate is performed at a temperature of 1050 ° C. or lower and 1000 ° C./min or higher. It may be done at speed.

次に、セラミック本体の側面を覆い、セラミック本体の側面に露出した内部電極と電気的に連結されるように外部電極を形成することができる。その後、外部電極の表面に、ニッケル、スズなどのめっき層を形成することができる。 Next, the outer electrode can be formed so as to cover the side surface of the ceramic body and to be electrically connected to the internal electrode exposed on the side surface of the ceramic body. After that, a plating layer such as nickel or tin can be formed on the surface of the external electrode.

本発明の一実施形態によると、内部電極の連結性は、93%以上であってもよい。 According to one embodiment of the present invention, the connectability of the internal electrodes may be 93% or more.

本発明の一実施形態によると、内部電極の連結性は、内部電極の全長に対する実際に内部電極が形成された部分の長さの割合(内部電極の全長/実際に内部電極が形成された部分の長さ)で定義されることができる。 According to one embodiment of the present invention, the connectivity of the internal electrode is the ratio of the length of the portion where the internal electrode is actually formed to the total length of the internal electrode (total length of the internal electrode / the portion where the internal electrode is actually formed). Can be defined by (length of).

内部電極の全長及び実際に内部電極が形成された部分の長さは、上記のように積層セラミックキャパシターを切断した断面をスキャンした光学イメージを用いて測定されることができる。 The total length of the internal electrode and the length of the portion where the internal electrode is actually formed can be measured by using an optical image obtained by scanning a cross section of the laminated ceramic capacitor as described above.

より具体的に、セラミック本体の幅方向の中央部で切断した長さ方向の断面をスキャンしたイメージにおいて、内部電極の全長に対する実際に内部電極が形成された部分の長さの割合を測定することができる。 More specifically, in an image obtained by scanning a cross section in the length direction cut at the central portion in the width direction of the ceramic body, the ratio of the length of the portion where the internal electrode is actually formed to the total length of the internal electrode is measured. Can be done.

本発明の一実施形態において、内部電極の全長とは、一内部電極において内部電極の間に形成されたギャップを含む長さを意味することができ、実際に内部電極が形成された部分の長さとは、一内部電極において内部電極の間に形成されたギャップ以外の長さを意味することができる。 In one embodiment of the present invention, the total length of the internal electrode can mean the length including the gap formed between the internal electrodes in one internal electrode, and the length of the portion where the internal electrode is actually formed. And can mean a length other than the gap formed between the internal electrodes in one internal electrode.

上述のように、上記ギャップは、内部電極を貫通した気孔を意味し、内部電極の表面の一部にのみ形成されたり、内部電極の内部に形成された気孔は含まれない。 As described above, the gap means pores penetrating the internal electrode, and does not include pores formed only on a part of the surface of the internal electrode or inside the internal electrode.

本発明の一実施形態によると、実際の内部電極の長さは、内部電極の全長(T)からギャップの長さを減算した値で測定されることができる。 According to one embodiment of the present invention, the actual length of the internal electrode can be measured by subtracting the length of the gap from the total length (T) of the internal electrode.

本発明の一実施形態によると、一内部電極121、122の厚さは、0.5μm以下であってもよい。 According to one embodiment of the present invention, the thickness of one internal electrode 121, 122 may be 0.5 μm or less.

又は、一内部電極121、122の厚さは、0.1~0.5μmであってもよい。又は、一内部電極121、122の厚さは、0.3~0.5μmであってもよい。 Alternatively, the thickness of one internal electrode 121, 122 may be 0.1 to 0.5 μm. Alternatively, the thickness of one internal electrode 121, 122 may be 0.3 to 0.5 μm.

本発明の一実施例により、下記の表1に記載のように、セラミック粉末と有機物の含有量、導電性金属の充填率、塗布厚さ、電極連結性及び電極厚さを比較した。 According to one embodiment of the present invention, as shown in Table 1 below, the contents of the ceramic powder and the organic substance, the filling rate of the conductive metal, the coating thickness, the electrode connectivity and the electrode thickness were compared.

Figure 0006992944000001
Figure 0006992944000001

上記表1を参照すると、試料1、2、4、9、及び10は、本発明の数値範囲を満たしていない場合であり、内部電極の連結性に問題があって、不良又は一部不良と示された。 Referring to Table 1 above, Samples 1, 2, 4, 9, and 10 are cases where the numerical range of the present invention is not satisfied, and there is a problem in the connectivity of the internal electrodes, and the samples are considered to be defective or partially defective. Shown.

一方、試料3及び5~8は、本発明の数値範囲を満たす場合であり、内部電極の連結性が93%以上を示し、良好と判断された。 On the other hand, Samples 3 and 5 to 8 were cases where the numerical range of the present invention was satisfied, and the connectivity of the internal electrodes was 93% or more, which was judged to be good.

したがって、本発明の一実施形態によると、内部電極の連結性が向上し、高容量積層セラミックキャパシターを実現することができる。 Therefore, according to one embodiment of the present invention, the connectability of the internal electrodes is improved, and a high-capacity laminated ceramic capacitor can be realized.

以上、本発明の実施形態について詳細に説明したが、本発明の範囲はこれに限定されず、特許請求の範囲に記載された本発明の技術的思想から外れない範囲内で多様な修正及び変形が可能であるということは、当技術分野の通常の知識を有する者には明らかである。 Although the embodiments of the present invention have been described in detail above, the scope of the present invention is not limited to this, and various modifications and modifications are made within the scope of the technical idea of the present invention described in the claims. It is clear to those with ordinary knowledge in the art that this is possible.

110 セラミック本体
111 誘電体層
121、122 内部電極
131、132 外部電極
11 セラミック添加剤
110 Ceramic body 111 Dielectric layer 121, 122 Internal electrode 131, 132 External electrode 11 Ceramic additive

Claims (4)

セラミックグリーンシートを設ける段階と、
導電性金属粉末とセラミック粉末とを含む内部電極用導電性ペーストで内部電極パターンを形成する段階と、
前記内部電極パターンが形成されたセラミックグリーンシートを積層して、セラミック積層体を形成する段階と、
前記セラミック積層体を焼成して、誘電体層と内部電極とを含むセラミック本体を形成する段階と、を含み、前記内部電極パターン前記導電性金属粉末の充填率が52体積%以上であり、
前記セラミック粉末は、5~15重量%の含有量を有し、
前記内部電極用導電性ペーストは、8重量%以上の含有量を有する有機物をさらに含み、
前記内部電極の全長に対する実際の内部電極の長さの割合で定義される内部電極の連結性が93%以上である、
積層セラミック電子部品の製造方法。
At the stage of installing the ceramic green sheet,
At the stage of forming an internal electrode pattern with a conductive paste for internal electrodes containing conductive metal powder and ceramic powder,
At the stage of laminating the ceramic green sheets on which the internal electrode pattern is formed to form a ceramic laminate,
The ceramic laminate includes a step of firing a ceramic body to form a ceramic body including a dielectric layer and an internal electrode, and the filling rate of the conductive metal powder of the internal electrode pattern is 52% by volume or more.
The ceramic powder has a content of 5 to 15% by weight and has a content of 5 to 15% by weight.
The conductive paste for internal electrodes further contains an organic substance having a content of 8% by weight or more.
The connectability of the internal electrode defined by the ratio of the length of the actual internal electrode to the total length of the internal electrode is 93% or more.
Manufacturing method of laminated ceramic electronic components.
前記導電性金属粉末はニッケルであり、前記セラミック粉末は、前記ニッケルの重量に対して10~15重量%の含有量を有し、
前記内部電極用導電性ペーストは、前記ニッケルの重量に対して8重量%以上9.21重量%以下の含有量を有する有機物をさらに含む、請求項1に記載の積層セラミック電子部品の製造方法。
The conductive metal powder is nickel, and the ceramic powder has a content of 10 to 15% by weight based on the weight of the nickel.
The method for manufacturing a laminated ceramic electronic component according to claim 1, wherein the conductive paste for an internal electrode further contains an organic substance having a content of 8% by weight or more and 9.21% by weight or less with respect to the weight of the nickel.
前記内部電極の厚さは、0.5μm以下である、請求項1または2に記載の積層セラミック電子部品の製造方法。 The method for manufacturing a laminated ceramic electronic component according to claim 1 or 2, wherein the thickness of the internal electrode is 0.5 μm or less. 前記セラミック積層体の焼成は、1050℃以下の温度で、1000℃/min以上の速度で行われる、請求項1から3のいずれか一項に記載の積層セラミック電子部品の製造方法。 The method for manufacturing a laminated ceramic electronic component according to any one of claims 1 to 3, wherein the ceramic laminate is fired at a temperature of 1050 ° C. or lower and a speed of 1000 ° C./min or more.
JP2016076690A 2015-12-28 2016-04-06 Manufacturing method of laminated ceramic electronic components Active JP6992944B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2021151547A JP2021192460A (en) 2015-12-28 2021-09-16 Conductive paste for internal electrode and method for manufacturing multilayer ceramic electronic component

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR10-2015-0187492 2015-12-28
KR1020150187492A KR102198539B1 (en) 2015-12-28 2015-12-28 Conductive paste composition for inner electrode and method for manufacturing multi-layered ceramic electronic component

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2021151547A Division JP2021192460A (en) 2015-12-28 2021-09-16 Conductive paste for internal electrode and method for manufacturing multilayer ceramic electronic component

Publications (2)

Publication Number Publication Date
JP2017120870A JP2017120870A (en) 2017-07-06
JP6992944B2 true JP6992944B2 (en) 2022-01-13

Family

ID=59272508

Family Applications (2)

Application Number Title Priority Date Filing Date
JP2016076690A Active JP6992944B2 (en) 2015-12-28 2016-04-06 Manufacturing method of laminated ceramic electronic components
JP2021151547A Pending JP2021192460A (en) 2015-12-28 2021-09-16 Conductive paste for internal electrode and method for manufacturing multilayer ceramic electronic component

Family Applications After (1)

Application Number Title Priority Date Filing Date
JP2021151547A Pending JP2021192460A (en) 2015-12-28 2021-09-16 Conductive paste for internal electrode and method for manufacturing multilayer ceramic electronic component

Country Status (2)

Country Link
JP (2) JP6992944B2 (en)
KR (1) KR102198539B1 (en)

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2011021464A1 (en) 2009-08-20 2011-02-24 株式会社村田製作所 Manufacturing method of laminated ceramic capacitor, and laminated ceramic capacitor
JP6267785B2 (en) 2013-04-30 2018-01-24 コングク・ユニバーシティ・インダストリアル・コーペレイション・コーポレイション CMP-acetylneuraminic acid hydroxylase targeting vector, transgenic animal for xenotransplantation into which the vector is introduced, and method for producing the same

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06267785A (en) * 1993-03-12 1994-09-22 Toshiba Corp Manufacture of laminated ceramic electronic component
JP2000269074A (en) * 1999-03-19 2000-09-29 Taiyo Yuden Co Ltd Multilayer ceramic capacitor and manufacture thereof
JP4403488B2 (en) 2002-06-20 2010-01-27 株式会社村田製作所 Conductive paste and multilayer electronic parts
JP4587924B2 (en) * 2005-09-27 2010-11-24 京セラ株式会社 Multilayer ceramic capacitor
JP5253351B2 (en) * 2009-10-20 2013-07-31 株式会社村田製作所 MULTILAYER CERAMIC ELECTRONIC COMPONENT AND METHOD FOR MANUFACTURING THE SAME, FLAT CONDUCTIVE FINE POWDER FOR MULTILAYER CERAMIC ELECTRONIC COMPONENT AND FLAT CONDUCTIVE FINE POWDER DISPERSION FOR MULTILAYER CERAMIC ELECTRONIC COMPONENT

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2011021464A1 (en) 2009-08-20 2011-02-24 株式会社村田製作所 Manufacturing method of laminated ceramic capacitor, and laminated ceramic capacitor
JP6267785B2 (en) 2013-04-30 2018-01-24 コングク・ユニバーシティ・インダストリアル・コーペレイション・コーポレイション CMP-acetylneuraminic acid hydroxylase targeting vector, transgenic animal for xenotransplantation into which the vector is introduced, and method for producing the same

Also Published As

Publication number Publication date
KR102198539B1 (en) 2021-01-06
KR20170077532A (en) 2017-07-06
JP2021192460A (en) 2021-12-16
JP2017120870A (en) 2017-07-06

Similar Documents

Publication Publication Date Title
JP7260226B2 (en) Laminated ceramic electronic component and manufacturing method thereof
JP5825322B2 (en) Multilayer ceramic capacitor, method for manufacturing the same, and mounting substrate for multilayer ceramic capacitor
JP7092320B2 (en) Multilayer ceramic electronic components and their manufacturing methods
US9202629B2 (en) Multilayer ceramic electronic component
US20130009515A1 (en) Conductive paste composition for internal electrodes and multilayer ceramic electronic component including the same
JP2013055314A (en) Ceramic electronic component and method of manufacturing the same
JP2014123698A (en) Multilayer ceramic electronic component
US20130009516A1 (en) Conductive paste composition for internal electrodes and multilayer ceramic electronic component including the same
KR20130111752A (en) Conductive paste composition for internal electrode and multilayer ceramic electronic component containing the same
JP2014082435A (en) Multi-layered ceramic electronic component and method of manufacturing the same
JP2014038820A (en) Conductive paste composition for internal electrode and multilayered ceramic electronic component containing the same
JP5694464B2 (en) Multilayer ceramic electronic component and multilayer ceramic electronic component mounting substrate
CN110808165B (en) Multilayer ceramic electronic component and method for manufacturing the same
KR102029616B1 (en) Conductive paste composition for internal electrode and multilayer ceramic electronic component
CN110676052B (en) Multilayer ceramic electronic component and method for manufacturing the same
JP6992944B2 (en) Manufacturing method of laminated ceramic electronic components
KR20140044606A (en) Laminated ceramic electronic parts and fabricating method thereof
JP2023063203A (en) Laminated capacitor
KR20180037151A (en) Ceramic electronic component and method for manufacturing the same

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20190314

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20200110

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20200121

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20200421

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20200915

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20210112

C60 Trial request (containing other claim documents, opposition documents)

Free format text: JAPANESE INTERMEDIATE CODE: C60

Effective date: 20210112

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20210119

C21 Notice of transfer of a case for reconsideration by examiners before appeal proceedings

Free format text: JAPANESE INTERMEDIATE CODE: C21

Effective date: 20210126

A912 Re-examination (zenchi) completed and case transferred to appeal board

Free format text: JAPANESE INTERMEDIATE CODE: A912

Effective date: 20210312

C211 Notice of termination of reconsideration by examiners before appeal proceedings

Free format text: JAPANESE INTERMEDIATE CODE: C211

Effective date: 20210316

C22 Notice of designation (change) of administrative judge

Free format text: JAPANESE INTERMEDIATE CODE: C22

Effective date: 20210518

C13 Notice of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: C13

Effective date: 20210706

C302 Record of communication

Free format text: JAPANESE INTERMEDIATE CODE: C302

Effective date: 20210908

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20210916

C23 Notice of termination of proceedings

Free format text: JAPANESE INTERMEDIATE CODE: C23

Effective date: 20211005

C302 Record of communication

Free format text: JAPANESE INTERMEDIATE CODE: C302

Effective date: 20211005

C03 Trial/appeal decision taken

Free format text: JAPANESE INTERMEDIATE CODE: C03

Effective date: 20211109

C30A Notification sent

Free format text: JAPANESE INTERMEDIATE CODE: C3012

Effective date: 20211109

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20211129

R150 Certificate of patent or registration of utility model

Ref document number: 6992944

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150