JP6981750B2 - Silicon single crystal manufacturing method and silicon single crystal - Google Patents

Silicon single crystal manufacturing method and silicon single crystal Download PDF

Info

Publication number
JP6981750B2
JP6981750B2 JP2016247522A JP2016247522A JP6981750B2 JP 6981750 B2 JP6981750 B2 JP 6981750B2 JP 2016247522 A JP2016247522 A JP 2016247522A JP 2016247522 A JP2016247522 A JP 2016247522A JP 6981750 B2 JP6981750 B2 JP 6981750B2
Authority
JP
Japan
Prior art keywords
single crystal
silicon single
pulling
inner diameter
region
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2016247522A
Other languages
Japanese (ja)
Other versions
JP2018100201A (en
Inventor
真一 川添
哲広 飯田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sumco Corp
Original Assignee
Sumco Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sumco Corp filed Critical Sumco Corp
Priority to JP2016247522A priority Critical patent/JP6981750B2/en
Priority to TW106122684A priority patent/TWI671440B/en
Publication of JP2018100201A publication Critical patent/JP2018100201A/en
Priority to JP2021144420A priority patent/JP2021183563A/en
Application granted granted Critical
Publication of JP6981750B2 publication Critical patent/JP6981750B2/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Crystals, And After-Treatments Of Crystals (AREA)

Description

本発明は、シリコン単結晶の製造方法およびシリコン単結晶に関する。 The present invention relates to a manufacturing method and silicon Tan'yui crystal of a silicon single crystal.

半導体デバイスの基板として用いられるシリコンウェーハ(以下、「ウェーハ」と言う場合がある)は、一般にチョクラルスキー法(以下、「CZ法」と言う場合がある)により育成されたシリコン単結晶から切り出され、研磨、熱処理等の工程を経て製造される。
図1は、引き上げられたシリコン単結晶の縦断面図であり、欠陥分布とV/Gの関係の一例を模式的に示す。Vはシリコン単結晶の引き上げ速度であり、Gは引き上げ直後におけるシリコン単結晶の成長方向の温度勾配である。温度勾配Gは、CZ炉のホットゾーン構造の熱的特性により、シリコン単結晶の引き上げの進行中において、概ね一定とみなされる。このため、引き上げ速度Vを調整することにより、V/Gを制御することができる。
A silicon wafer used as a substrate for a semiconductor device (hereinafter, may be referred to as a "wafer") is generally cut from a silicon single crystal grown by the Czochralski method (hereinafter, may be referred to as a "CZ method"). It is manufactured through processes such as polishing and heat treatment.
FIG. 1 is a vertical cross-sectional view of a pulled-up silicon single crystal, schematically showing an example of the relationship between defect distribution and V / G. V is the pulling speed of the silicon single crystal, and G is the temperature gradient in the growth direction of the silicon single crystal immediately after pulling. The temperature gradient G is considered to be generally constant during the process of pulling the silicon single crystal due to the thermal properties of the hot zone structure of the CZ furnace. Therefore, V / G can be controlled by adjusting the pulling speed V.

図1において、COP(Crystal Originated Particle)は、シリコン単結晶育成時に結晶格子を構成すべき原子が欠けた空孔の凝集体である。
OSF(Oxidation induced Stacking Fault:酸素誘起積層欠陥)領域は、COPが発生する領域(COP領域)に隣接しており、高温(一般的には1000℃から1200℃)で熱酸化処理した場合、OSF核がOSFとして顕在化する。引き上げ速度Vを調整することによって得られた、OSF領域にあるシリコン単結晶をスライスしてウーハとすることにより、ウェーハ面内にリング状にOSF領域が分布(リング状のOSF領域)するウェーハを得ることができる。
また、P領域は、空孔型点欠陥が優勢な無欠陥領域である。P領域は、as−grown状態で酸素析出核を含んでおり、熱処理を施した場合、酸素析出核が成長して内部微小欠陥である酸素析出物(BMD(bulk micro defect))が発生し易い。
領域は、格子間シリコン型点欠陥が優勢な無欠陥領域である。P領域は、as−grown状態でほとんど酸素析出核を含んでおらず、熱処理を施してもBMDが発生し難い。
In FIG. 1, COP (Crystal Originated Particle) is an aggregate of pores lacking atoms that should form a crystal lattice during growth of a silicon single crystal.
The OSF (Oxidation induced Stacking Fault) region is adjacent to the region where COP is generated (COP region), and is OSF when subjected to thermal oxidation treatment at a high temperature (generally 1000 ° C to 1200 ° C). The nucleus becomes apparent as OSF. Pulled obtained by adjusting the velocity V, by a U E Doha by slicing a silicon single crystal in the OSF region, OSF region is distributed in a ring shape in the wafer plane (the ring-shaped OSF region) Wafers can be obtained.
Also, P V region, vacancy type point defects are dominant defect-free region. P V region includes oxygen precipitation nuclei in as-grown state, when subjected to heat treatment, oxygen precipitate oxygen precipitate nuclei is bulk micro defects grown (BMD (bulk micro defect)) is generated easy.
P I area, interstitial silicon type point defects are dominant defect-free region. P I area does not include the most oxygen precipitation nuclei in as-grown state, BMD be subjected to a heat treatment hardly occurs.

このようなシリコン単結晶における各領域の特性に着目して、ウェーハの特性を向上させる検討がなされている(例えば、特許文献1〜5参照)。 Focusing on the characteristics of each region in such a silicon single crystal, studies have been made to improve the characteristics of the wafer (see, for example, Patent Documents 1 to 5).

特許文献1には、外周部と保持手段で保持したときにこの保持手段の先端に位置する部分とに、OSF領域が存在しないウェーハが開示されている。このようなウェーハにおけるOSF領域が存在しない部分のBMD密度が1×10個/cm以上の場合、当該ウェーハが保持手段で保持されたときに、スリップ転位の発生が抑制されることが開示されている。
特許文献2,3には、リング状のOSF領域(以下、「R−OSF領域」と言う場合がある)が存在するウェーハに対する熱処理条件を制御して、ウェーハにおける径方向のBMD密度を均一化させることが開示されている。また、特許文献2には、外周部のBMD密度(以下、単に「外周部BMD密度」と言う)が1×10個/cm以上のウェーハが開示されているが、特許文献3には、このようなウェーハの開示がない。
特許文献4には、COP領域の大きさをウェーハの面積の80%以上にして、ウェーハにおける径方向のBMD密度を均一化させることが開示されている。
特許文献5には、R−OSF領域の半径がウェーハの半径の1/2以上になるようにシリコン単結晶を製造して、ウェーハにおけるボイド欠陥の水素ガスによる欠陥消失効果を深層部まで及ぼすことが開示されている。
Patent Document 1 discloses a wafer in which an OSF region does not exist in an outer peripheral portion and a portion located at the tip of the holding means when held by the holding means. It is disclosed that when the BMD density of the portion of such a wafer where the OSF region does not exist is 1 × 10 9 pieces / cm 3 or more, the occurrence of slip dislocations is suppressed when the wafer is held by the holding means. Has been done.
In Patent Documents 2 and 3, heat treatment conditions for a wafer having a ring-shaped OSF region (hereinafter, may be referred to as “R-OSF region”) are controlled to make the radial BMD density of the wafer uniform. It is disclosed to let. Further, Patent Document 2 discloses a wafer having a BMD density of an outer peripheral portion (hereinafter, simply referred to as “outer peripheral BMD density”) of 1 × 10 9 wafers / cm 3 or more, but Patent Document 3 discloses. , There is no disclosure of such wafers.
Patent Document 4 discloses that the size of the COP region is set to 80% or more of the area of the wafer to equalize the radial BMD density in the wafer.
In Patent Document 5, a silicon single crystal is manufactured so that the radius of the R-OSF region is ½ or more of the radius of the wafer, and the defect disappearing effect of void defects in the wafer due to hydrogen gas is exerted to the deep layer. Is disclosed.

特開2003−249501号公報Japanese Unexamined Patent Publication No. 2003-249501 特開2006−93645号公報Japanese Unexamined Patent Publication No. 2006-93645 特開2013−74139号公報Japanese Unexamined Patent Publication No. 2013-74139 特開2002−187794号公報Japanese Unexamined Patent Publication No. 2002-187794 特開2000−154095号公報Japanese Unexamined Patent Publication No. 2000-154095

しかしながら、特許文献1,2には、外周部BMD密度が1×10個/cm以上でありスリップ転位の発生を抑制可能なウェーハを、効率良く得られるシリコン単結晶の製造方法が開示されていない。
特許文献3に開示のウェーハでは、外周部BMD密度が1×10個/cm未満のためスリップ転位の発生を抑制できない。
特許文献4,5には、外周部BMD密度が1×10個/cm以上であることの開示がなく、スリップ転位の発生を抑制できないおそれがある。
However, Patent Documents 1 and 2 disclose a method for producing a silicon single crystal that can efficiently obtain a wafer having an outer peripheral BMD density of 1 × 10 9 pieces / cm 3 or more and capable of suppressing the occurrence of slip dislocations. Not.
In the wafer disclosed in Patent Document 3, since the outer peripheral BMD density is less than 1 × 10 9 / cm 3 , the occurrence of slip dislocation cannot be suppressed.
Patent Documents 4 and 5 do not disclose that the outer peripheral BMD density is 1 × 10 9 pieces / cm 3 or more, and there is a possibility that the occurrence of slip dislocations cannot be suppressed.

本発明の目的は、シリコンウェーハ表層のボイド欠陥を消去する不活性雰囲気アニール処理(以下、AN処理と称す)後に外周部のスリップ転位の発生を抑制可能なシリコンウェーハを効率良く得られるシリコン単結晶の製造方法およびシリコン単結晶を提供することにある。 An object of the present invention is a silicon single crystal capable of efficiently obtaining a silicon wafer capable of suppressing the occurrence of slip dislocations on the outer peripheral portion after an inert atmosphere annealing treatment (hereinafter referred to as AN treatment) for eliminating void defects on the surface layer of the silicon wafer. and to provide a manufacturing method and silicon Tan'yui crystals.

本発明のシリコン単結晶の製造方法は、2.89×1013atoms/cm以上5.38×1014atoms/cm以下の窒素が含有されたシリコン単結晶をチョクラルスキー法により製造するシリコン単結晶の製造方法であって、前記シリコン単結晶の外周研削後の直胴部における固化率が9.6%以上の領域でのリング状のOSF領域の内径が当該直胴部から切り出されたシリコンウェーハの直径の78%以上95%以下の範囲内となるように、前記シリコン単結晶を引き上げることを特徴とする。 The method for producing a silicon single crystal of the present invention is to produce a silicon single crystal containing nitrogen of 2.89 × 10 13 atoms / cm 3 or more and 5.38 × 10 14 atoms / cm 3 or less by the Czochralski method. In a method for manufacturing a silicon single crystal, the inner diameter of a ring-shaped OSF region in a region where the solidification rate in the straight body portion after grinding the outer circumference of the silicon single crystal is 9.6% or more is cut out from the straight body portion. It is characterized in that the silicon single crystal is pulled up so as to be within the range of 78% or more and 95% or less of the diameter of the silicon wafer.

本発明によれば、外周研削後の直胴部における固化率が9.6%以上の領域でのR−OSF領域の内径が、当該直胴部から切り出されたシリコンウェーハの直径の78%以上95%以下のシリコン単結晶を製造することによって、この条件を満たす領域から、AN処理後の外周部BMD密度が1×10個/cm以上のシリコンウェーハを効率良く得ることができる。
また、R−OSF領域とP領域との境界、つまりR−OSF領域の外周縁を判別することは困難であり、この境界と比べて判別が容易なR−OSF領域とCOP領域との境界、つまりR−OSF領域の内周縁を判別することで、外周部BMD密度が1×10個/cm以上であり、AN処理後にスリップ転位の発生を抑制可能なシリコンウェーハを効率良く得ることができる。
なお、AN処理の具体的な熱処理条件は、Arガス雰囲気下で温度が1150℃以上1250℃以下、時間が30分以上120分以下である。
According to the present invention, the inner diameter of the R-OSF region in the region where the solidification rate in the straight body portion after peripheral grinding is 9.6% or more is 78% or more of the diameter of the silicon wafer cut out from the straight body portion. By producing a silicon single crystal of 95% or less, a silicon wafer having an outer peripheral BMD density of 1 × 10 9 pieces / cm 3 or more after AN treatment can be efficiently obtained from a region satisfying this condition.
The boundary between the R-OSF region and the P V region, i.e. to determine the outer peripheral edge of the R-OSF region is difficult, the boundary between the discrimination as compared with the boundary easy R-OSF region and the COP region That is, by discriminating the inner peripheral edge of the R-OSF region, it is possible to efficiently obtain a silicon wafer having an outer peripheral BMD density of 1 × 10 9 pieces / cm 3 or more and capable of suppressing the occurrence of slip dislocations after AN treatment. Can be done.
The specific heat treatment conditions for the AN treatment are a temperature of 1150 ° C. or higher and 1250 ° C. or lower and a time of 30 minutes or longer and 120 minutes or lower under an Ar gas atmosphere.

本発明のシリコン単結晶の製造方法において、前記直胴部における固化率が93%以下の領域での前記内径が前記範囲内となるように、前記シリコン単結晶を引き上げることが好ましい。 In the method for producing a silicon single crystal of the present invention, it is preferable to pull up the silicon single crystal so that the inner diameter in the region where the solidification rate in the straight body portion is 93% or less is within the above range.

本発明によれば、R−OSF領域の内径制御を行った領域から、AN処理後に外周部のスリップ転位の発生を抑制可能なシリコンウェーハを効率良く得ることができる。
なお、固化率は、直胴部上端を0%、下端を100%としたときの値である。
According to the present invention, it is possible to efficiently obtain a silicon wafer capable of suppressing the occurrence of slip dislocations on the outer peripheral portion after AN treatment from the region where the inner diameter of the R-OSF region is controlled.
The solidification rate is a value when the upper end of the straight body portion is 0% and the lower end is 100%.

本発明のシリコン単結晶の製造方法において、前記内径が前記範囲内となるように予め設定された引き上げ速度で第1のシリコン単結晶を引き上げる第1の引き上げ工程と、前記第1のシリコン単結晶の外周研削後の直胴部における前記OSF領域の内径を測定する内径測定工程と、前記内径測定工程で測定された前記内径に基づいて、前記第1の引き上げ工程以降に引き上げられる第2のシリコン単結晶の外周研削後の直胴部における前記内径が前記範囲内となるように、引き上げ速度を設定する速度設定工程と、前記速度設定工程で設定された引き上げ速度で前記第2のシリコン単結晶を引き上げる第2の引き上げ工程とを備えていることが好ましい。 In the method for producing a silicon single crystal of the present invention, a first pulling step of pulling up the first silicon single crystal at a pulling speed preset so that the inner diameter is within the above range, and the first silicon single crystal. A second silicon that is pulled up after the first pulling step based on the inner diameter measuring step of measuring the inner diameter of the OSF region in the straight body portion after the outer peripheral grinding and the inner diameter measured in the inner diameter measuring step. The second silicon single crystal at the speed setting step of setting the pulling speed and the pulling speed set in the speed setting step so that the inner diameter of the straight body portion after the outer peripheral grinding of the single crystal is within the above range. It is preferable to have a second pulling step for pulling up.

本発明によれば、第1のシリコン単結晶において外周研削後の直胴部におけるR−OSF領域の内径が、当該直胴部から切り出されたシリコンウェーハの直径の78%以上95%以下でなかった領域を、第2のシリコン単結晶において上記範囲内にすることができる。 According to the present invention, in the first silicon single crystal, the inner diameter of the R-OSF region in the straight body portion after outer peripheral grinding is not 78% or more and 95% or less of the diameter of the silicon wafer cut out from the straight body portion. The region can be within the above range in the second silicon single crystal.

本発明のシリコン単結晶の製造方法において、前記第1の引き上げ工程および前記第2の引き上げ工程は、前記設定された引き上げ速度に基づき引き上げ駆動部を駆動して前記シリコン単結晶を引き上げるときに、実際の引き上げ速度が前記設定された引き上げ速度に対して±4.1%の範囲内となるように、前記引き上げ駆動部を制御することが好ましい。 In the method for producing a silicon single crystal of the present invention, the first pulling step and the second pulling step are performed when the pulling drive unit is driven based on the set pulling speed to pull the silicon single crystal. It is preferable to control the pulling drive unit so that the actual pulling speed is within the range of ± 4.1% with respect to the set pulling speed.

本発明によれば、実際の引き上げ速度が設定された引き上げ速度に対して±4.1%の範囲内となるように、引き上げ駆動部を制御することにより、R−OSF領域の内径がシリコンウェーハの直径の78%以上95%以下のシリコン単結晶を安定して製造できる。 According to the present invention, the inner diameter of the R-OSF region is a silicon wafer by controlling the pulling drive unit so that the actual pulling speed is within ± 4.1% of the set pulling speed. A silicon single crystal having a diameter of 78% or more and 95% or less can be stably produced.

本発明のシリコン単結晶は、2.89×1013atoms/cm以上5.38×1014atoms/cm以下の窒素が含有されたシリコン単結晶であって、外周研削後の直胴部における固化率が9.6%以上の領域でのリング状のOSF領域の内径が当該直胴部から切り出されたシリコンウェーハの直径の78%以上95%以下の範囲内であることを特徴とする。
本発明のシリコンウェーハは、2.89×1013atoms/cm以上5.38×1014atoms/cm以下の窒素が含有されたシリコンウェーハであって、
リング状のOSF領域の内径が当該シリコンウェーハの直径の78%以上95%以下の範囲内であることを特徴とする。
The silicon single crystal of the present invention is a silicon single crystal containing nitrogen of 2.89 × 10 13 atoms / cm 3 or more and 5.38 × 10 14 atoms / cm 3 or less, and is a straight body portion after peripheral grinding. The inner diameter of the ring-shaped OSF region in the region where the solidification rate is 9.6% or more is within the range of 78% or more and 95% or less of the diameter of the silicon wafer cut out from the straight body portion. ..
The silicon wafer of the present invention is a silicon wafer containing nitrogen of 2.89 × 10 13 atoms / cm 3 or more and 5.38 × 10 14 atoms / cm 3 or less.
The inner diameter of the ring-shaped OSF region is within a range of 78% or more and 95% or less of the diameter of the silicon wafer.

シリコン単結晶における欠陥分布とV/Gとの関係の一例を示す模式図。The schematic diagram which shows an example of the relationship between the defect distribution and V / G in a silicon single crystal. 本発明を導くために行った実験1における固化率と引き上げ速度比率との関係を示すグラフ。The graph which shows the relationship between the solidification rate and the pulling rate ratio in Experiment 1 performed for deriving the present invention. 前記実験1におけるR−OSF領域内径比と引き上げ速度比率との関係を示すグラフ。The graph which shows the relationship between the R-OSF region inner diameter ratio and the pulling speed ratio in Experiment 1. 前記実験1におけるR−OSF領域内径比とAN処理後の外周部BMD密度との関係を示すグラフ。The graph which shows the relationship between the R-OSF region inner diameter ratio in Experiment 1 and the outer peripheral BMD density after AN treatment. 本発明を導くために行った実験2における昇温レートが10℃/分の場合の外周部BMD密度とスリップ長との関係を示すグラフ。The graph which shows the relationship between the outer peripheral BMD density and the slip length when the temperature rise rate in Experiment 2 performed to derive this invention is 10 degreeC / min. 前記実験2における昇温レートが4℃/分の場合の外周部BMD密度とスリップ長との関係を示すグラフ。The graph which shows the relationship between the outer peripheral BMD density and the slip length when the temperature rise rate in Experiment 2 is 4 degreeC / min. 本発明を導くために行った実験3における固化率と引き上げ速度比率およびR−OSF領域内径比との関係を示すグラフ。The graph which shows the relationship between the solidification rate, the pulling rate ratio, and the R-OSF region inner diameter ratio in the experiment 3 performed for deriving the present invention. 本発明を導くために行った実験4におけるR−OSF領域内径比と引き上げ速度比率との関係を示すグラフ。The graph which shows the relationship between the R-OSF region inner diameter ratio and the pulling speed ratio in Experiment 4 performed for deriving the present invention. 本発明の一実施形態に係る単結晶引き上げ装置の概略構成を示す模式図。The schematic diagram which shows the schematic structure of the single crystal pulling apparatus which concerns on one Embodiment of this invention. 前記一実施形態における固化率と設定引き上げ速度比率および許容速度閾値との関係を示すグラフ。The graph which shows the relationship between the solidification rate, the set pulling speed ratio, and the permissible speed threshold value in one embodiment. 前記単結晶引き上げ装置を用いたシリコン単結晶の製造方法の説明図。The explanatory view of the manufacturing method of the silicon single crystal using the single crystal pulling apparatus. 前記一実施形態における速度補正用情報であって、R−OSF領域内径比と引き上げ速度比率との関係を示すグラフ。The speed correction information in the one embodiment, and is a graph showing the relationship between the R-OSF region inner diameter ratio and the pulling speed ratio.

[本発明を導くに至った経緯]
〔実験1:R−OSF領域内径比とシリコン単結晶の引き上げ速度およびAN処理後の外周部BMD密度との関係調査〕
窒素濃度が2.89×1013atoms/cm以上5.38×1014atoms/cm以下のシリコン単結晶の製造に際し、図2に実線で示すように、固化率に応じて引き上げ速度を変化させながら、実験例1のシリコン単結晶の直胴部を形成した。ドーパントをボロンにして、電気抵抗率を5Ω・cm以上20Ω・cm以下にした。
なお、図2では、固化率0%のときの引き上げ速度を1.0とした場合の各固化率における引き上げ速度の比率(引き上げ速度比率)を示す。ここで、引き上げ速度とは、移動平均速度である。また、他図においても、「引き上げ速度比率」とは、図2と同様の内容を表す。さらに、図2の破線は、直胴部形成時の一般的な引き上げ速度比率であり、引き上げ速度比率は直胴部全域で一定である。
[Background to lead to the present invention]
[Experiment 1: Investigation of the relationship between the R-OSF region inner diameter ratio, the pulling speed of the silicon single crystal, and the BMD density of the outer peripheral portion after AN treatment]
When producing silicon single crystals with a nitrogen concentration of 2.89 × 10 13 atoms / cm 3 or more and 5.38 × 10 14 atoms / cm 3 or less, as shown by the solid line in FIG. 2, the pulling speed is increased according to the solidification rate. While changing, a straight body portion of the silicon single crystal of Experimental Example 1 was formed. The dopant was boron, and the electrical resistivity was 5 Ω · cm or more and 20 Ω · cm or less.
Note that FIG. 2 shows the ratio of the pulling speed (pulling speed ratio) at each solidification rate when the pulling speed is 1.0 when the solidification rate is 0%. Here, the pulling speed is a moving average speed. Further, also in other figures, the “pulling speed ratio” represents the same contents as in FIG. Further, the broken line in FIG. 2 is a general pulling speed ratio at the time of forming the straight body portion, and the pulling speed ratio is constant over the entire straight body portion.

そして、この実験例1のシリコン単結晶の外周を3mm〜7mm程度研削して、その直径を200mmにした。この後、このシリコン単結晶の直胴部から複数のシリコンウェーハを得て、各シリコンウェーハにおけるR−OSF領域の内径を以下の方法で調べた。なお、固化率が9.6%以上93%以下の領域から、シリコンウェーハを得た。 Then, the outer circumference of the silicon single crystal of Experimental Example 1 was ground by about 3 mm to 7 mm to make the diameter 200 mm. After that, a plurality of silicon wafers were obtained from the straight body portion of the silicon single crystal, and the inner diameter of the R-OSF region in each silicon wafer was examined by the following method. A silicon wafer was obtained from a region having a solidification rate of 9.6% or more and 93% or less.

R−OSF領域の内径を調べる際に、まず、シリコンウェーハに対して、1100℃のウェット酸素雰囲気で2時間の熱処理を実施した。次に、2μmのライトエッチングを実施してR−OSF領域を顕在化させ、その内径を調べた。
R−OSF領域内径比(外周研削後の直胴部におけるR−OSF領域の内径/外周研削後の直胴部から切り出されたシリコンウェーハの直径)と引き上げ速度比率との関係を図3に示す。以下において、「外周研削後の直胴部におけるR−OSF領域の内径」を、単に「R−OSF領域の内径」と言い、「外周研削後の直胴部から切り出されたシリコンウェーハの直径」を、単に「シリコンウェーハの直径」と言う。
図3示すように、R−OSF領域内径比と引き上げ速度比率とには相関があり、引き上げ速度比率が大きく(引き上げ速度が速く)なるほどR−OSF領域内径比が大きくなり、引き上げ速度比率が小さく(引き上げ速度が遅く)なるほどR−OSF領域内径比が小さくなることがわかった。
When examining the inner diameter of the R-OSF region, first, the silicon wafer was heat-treated for 2 hours in a wet oxygen atmosphere at 1100 ° C. Next, light etching of 2 μm was carried out to reveal the R-OSF region, and the inner diameter thereof was examined.
FIG. 3 shows the relationship between the R-OSF region inner diameter ratio (inner diameter of the R-OSF region in the straight body portion after outer peripheral grinding / the diameter of the silicon wafer cut out from the straight body portion after outer peripheral grinding) and the pulling speed ratio. .. In the following, the "inner diameter of the R-OSF region in the straight body portion after the outer peripheral grinding" is simply referred to as the "inner diameter of the R-OSF region", and the "diameter of the silicon wafer cut out from the straight body portion after the outer peripheral grinding". Is simply referred to as "the diameter of the silicon wafer".
As shown in FIG. 3 , there is a correlation between the R-OSF region inner diameter ratio and the pulling speed ratio, and the larger the pulling speed ratio (faster pulling speed), the larger the R-OSF region inner diameter ratio, and the pulling speed ratio becomes. It was found that the smaller the value (the slower the pulling speed), the smaller the R-OSF region inner diameter ratio.

また、上記R−OSF領域の内径調査に用いたシリコンウェーハに隣接する位置からシリコンウェーハを得て、各シリコンウェーハにおけるAN処理後のBMDを以下の方法で調べた。
まず、AN処理後のシリコンウェーハに対して、780℃のドライ酸素雰囲気で3時間の第1熱処理を実施した後、1000℃のドライ酸素雰囲気で16時間の第2熱処理をさらに実施した。次に、2μmのライトエッチングを実施してBMDを顕在化させ、シリコンウェーハの外縁から5mmの範囲のBMD密度を外周部BMD密度として調べた。
Further, a silicon wafer was obtained from a position adjacent to the silicon wafer used for the inner diameter investigation of the R-OSF region, and the BMD after AN treatment in each silicon wafer was examined by the following method.
First, the silicon wafer after the AN treatment was subjected to the first heat treatment for 3 hours in a dry oxygen atmosphere at 780 ° C., and then further subjected to the second heat treatment for 16 hours in a dry oxygen atmosphere at 1000 ° C. Next, 2 μm light etching was performed to reveal the BMD, and the BMD density in the range of 5 mm from the outer edge of the silicon wafer was examined as the outer peripheral BMD density.

R−OSF領域内径比と外周部BMD密度との関係を図4に示す。なお、OSF調査とBMD調査とで同じシリコンウェーハを用いることができないため、隣接する2枚のシリコンウェーハのうち一方のOSF調査結果と他方のBMD調査結果とを対応させて、図4を作成した。
図4に示すように、R−OSF領域内径比とAN処理後の外周部BMD密度とには相関があり、R−OSF領域内径比が78%未満の場合と95%を超える場合、つまりR−OSF領域の内径がシリコンウェーハの直径の78%未満の場合と95%を超える場合、外周部BMD密度が1×10個/cm未満になる場合があることがわかった。ここで、酸素濃度は、11.0×1017atoms/cm以上13.5×1017atoms/cm以下(ASTM F−121(1979))であった。
FIG. 4 shows the relationship between the R-OSF region inner diameter ratio and the outer peripheral BMD density. Since the same silicon wafer cannot be used for the OSF survey and the BMD survey, FIG. 4 was created by associating the OSF survey result of one of the two adjacent silicon wafers with the BMD survey result of the other. ..
As shown in FIG. 4, there is a correlation between the R-OSF region inner diameter ratio and the outer peripheral BMD density after AN treatment, and when the R-OSF region inner diameter ratio is less than 78% and when it exceeds 95%, that is, R. If the inner diameter of -OSF region exceeding if 95% of less than 78% of the diameter of the silicon wafer, it was found that in some cases the outer periphery BMD density is less than 1 × 10 9 pieces / cm 3. Here, the oxygen concentration was 11.0 × 10 17 atoms / cm 3 or more and 13.5 × 10 17 atoms / cm 3 or less (ASTM F-121 (1979)).

R−OSF領域の内径がシリコンウェーハの直径の78%未満の場合、外周部BMD密度が1×10個/cm未満になる理由は、BMDが発生し難いP領域が直胴部の外周部に位置するためと考えられる。また、P領域が外周部に位置する場合でも、このP領域がP領域に近く、BMDが発生し難いためと考えられる。
一方、R−OSF領域の内径がシリコンウェーハの直径の95%を超える場合、外周部BMD密度が1×10個/cm未満になる理由は、外周部にP領域が存在しないか、あるいは存在しても狭い範囲のためと考えられる。
If the inner diameter of the R-OSF region is less than 78% of the diameter of the silicon wafer, why the outer peripheral portion BMD density is less than 1 × 10 9 pieces / cm 3 is, BMD is hardly P I region of the straight body portion occurs It is thought that it is located on the outer circumference. Further, even when the P V region is located in the outer peripheral portion, the P V region is close to P I region, presumably because BMD hardly occurs.
On the other hand, when the inner diameter of the R-OSF region exceeds 95% of the diameter of the silicon wafer, the reason why the outer peripheral BMD density is less than 1 × 10 9 / cm 3 is that there is no PV region on the outer peripheral. Or even if it exists, it is considered to be due to a narrow range.

〔実験2:AN処理後の外周部BMD密度とスリップ耐性との関係調査〕
実験1で説明した実験例1のシリコン単結晶を製造した。また、図2に破線で示すように、直胴部全体で引き上げ速度比率を一定にしたこと以外は、実験例1と同様の条件で、実験例2のシリコン単結晶を製造した。
そして、実験1と同様に外周研削を行い実験例1,2のシリコン単結晶の直径を200mmにした後、以下の表1に示す位置から、シリコンウェーハを取得し、AN処理を行った後、実験1と同様の方法で外周部BMD密度を評価した。その結果を表1に示す。
[Experiment 2: Investigation of the relationship between the outer peripheral BMD density after AN treatment and slip resistance]
The silicon single crystal of Experimental Example 1 described in Experiment 1 was produced. Further, as shown by the broken line in FIG. 2, the silicon single crystal of Experimental Example 2 was produced under the same conditions as in Experimental Example 1 except that the pulling speed ratio was made constant in the entire straight body portion.
Then, after performing outer peripheral grinding in the same manner as in Experiment 1 to make the diameter of the silicon single crystal of Experimental Examples 1 and 2 200 mm, a silicon wafer is obtained from the position shown in Table 1 below, and AN treatment is performed. The outer peripheral BMD density was evaluated by the same method as in Experiment 1. The results are shown in Table 1.

また、外周部BMD密度を評価したシリコンウェーハに隣接するシリコンウェーハに対して、AN処理を行った後スリップ耐性試験を行った。互いに隣接するシリコンウェーハを用いて外周部BMD密度評価とスリップ耐性試験とを行った理由は、上記実験1と同様に、同じシリコンウェーハで上記評価と試験とを行うことができないからである。
スリップ耐性試験では、シリコンウェーハの外周部領域をサポートするボート形状を有する横型炉を用いて、熱応力負荷熱処理を行った。熱応力負荷熱処理条件は、投入温度900℃、昇温レート10℃/分、1100℃で30分間の保持、降温レート2.5℃/分とし、取り出し温度900℃とした。そして熱処理後のシリコンウェーハをX線トポグラフィーで観察し、スリップ転位の長さ(以下、単に「スリップ長」と言う)を評価した。また、昇温レートを4℃/分としたこと以外は、上述の条件で熱応力負荷熱処理を行い、スリップ長を評価した。当該試験条件は、強制的にスリップを発生させる条件であり、製品の品質保証検査の条件ではない。
それらの結果を表1に示す。また、昇温レートが10℃/分の場合の外周部BMD密度とスリップ長との関係を図5に、昇温レートが4℃/分の場合の上記関係を図6に示す。
Further, the silicon wafer adjacent to the silicon wafer whose outer peripheral BMD density was evaluated was subjected to AN treatment and then a slip resistance test was performed. The reason why the outer peripheral BMD density evaluation and the slip resistance test were performed using silicon wafers adjacent to each other is that the evaluation and test cannot be performed on the same silicon wafer as in Experiment 1.
In the slip resistance test, thermal stress load heat treatment was performed using a horizontal furnace having a boat shape that supports the outer peripheral region of the silicon wafer. The thermal stress load heat treatment conditions were an input temperature of 900 ° C., a temperature rise rate of 10 ° C./min, holding at 1100 ° C. for 30 minutes, a temperature decrease rate of 2.5 ° C./min, and a take-out temperature of 900 ° C. Then, the silicon wafer after the heat treatment was observed by X-ray topography, and the length of the slip dislocation (hereinafter, simply referred to as “slip length”) was evaluated. Further, except that the temperature rise rate was set to 4 ° C./min, thermal stress load heat treatment was performed under the above conditions, and the slip length was evaluated. The test condition is a condition for forcibly causing slip, not a condition for quality assurance inspection of the product.
The results are shown in Table 1. Further, FIG. 5 shows the relationship between the outer peripheral BMD density and the slip length when the temperature rise rate is 10 ° C./min, and FIG. 6 shows the above relationship when the temperature rise rate is 4 ° C./min.

Figure 0006981750
Figure 0006981750

表1、図5,6に示すように、外周部BMD密度は、実験例1では1×10個/cm以上であり、実験例2では1×10個/cm未満であった。
スリップ長は、昇温レートが10℃/分の場合、実験例1では9.7mm以下であり、実験例2では13.5mm以上であった。昇温レートが4℃/分の場合、実験例1では8.7mm以下であり、実験例2では9.2mm以上であった。
外周部BMD密度が1×10個/cm以上となるようにシリコン単結晶を製造することで、スリップ耐性が高いシリコンウェーハを得られることがわかった。
As shown in Table 1, FIGS. 5 and 6, the outer peripheral BMD density was 1 × 10 9 pieces / cm 3 or more in Experimental Example 1 and less than 1 × 10 9 pieces / cm 3 in Experimental Example 2. ..
The slip length was 9.7 mm or less in Experimental Example 1 and 13.5 mm or more in Experimental Example 2 when the heating rate was 10 ° C./min. When the temperature rising rate was 4 ° C./min, it was 8.7 mm or less in Experimental Example 1 and 9.2 mm or more in Experimental Example 2.
It was found that a silicon wafer with high slip resistance can be obtained by manufacturing a silicon single crystal so that the outer peripheral BMD density is 1 × 10 9 pieces / cm 3 or more.

実験1,2の結果から、R−OSF領域の内径がシリコンウェーハの直径の78%以上95%以下のシリコン単結晶を製造することで、この条件を満たす領域から、AN処理後の外周部BMD密度が1×10個/cm以上であって、スリップ転位の発生を抑制可能なシリコンウェーハを効率良く得ることができることがわかった。 From the results of Experiments 1 and 2, by producing a silicon single crystal having an inner diameter of the R-OSF region of 78% or more and 95% or less of the diameter of the silicon wafer, the outer peripheral portion BMD after AN treatment can be obtained from the region satisfying this condition. It was found that a silicon wafer having a density of 1 × 10 9 pieces / cm 3 or more and capable of suppressing the occurrence of slip dislocations can be efficiently obtained.

〔実験3:直胴部の固化率と引き上げ速度比率およびR−OSF領域内径比との関係調査〕
図3に示すような、実験1で得られたR−OSF領域内径比と引き上げ速度比率との関係に基づいて、直胴部の長さ方向全域においてR−OSF領域の内径がシリコンウェーハの直径の78%以上95%以下となるような引き上げ速度比率を、図7に実線で示すように設定した。以下、この実線で示す引き上げ速度比率を設定引き上げ速度比率と言う。
そして、この設定引き上げ速度比率で実験例3のシリコン単結晶を製造した。なお、窒素濃度、ドーパント、電気抵抗率は実験1と同様の条件にした。
また、実際の引き上げ速度比率を図7に破線で示す。
図7に破線で示すように、実際の引き上げ速度比率は、若干のばらつきはあるものの、設定引き上げ速度比率とほぼ同じにすることができた。
[Experiment 3: Investigation of the relationship between the solidification rate of the straight body, the pulling speed ratio, and the R-OSF region inner diameter ratio]
Based on the relationship between the R-OSF region inner diameter ratio and the pulling speed ratio obtained in Experiment 1, as shown in FIG. 3, the inner diameter of the R-OSF region is the diameter of the silicon wafer over the entire length direction of the straight body portion. The pulling speed ratio so as to be 78% or more and 95% or less is set as shown by a solid line in FIG. Hereinafter, the pulling speed ratio shown by this solid line is referred to as a set pulling speed ratio.
Then, the silicon single crystal of Experimental Example 3 was manufactured at this set pulling speed ratio. The nitrogen concentration, dopant, and electrical resistivity were set to the same conditions as in Experiment 1.
Further, the actual pulling speed ratio is shown by a broken line in FIG.
As shown by the broken line in FIG. 7, the actual pull-up speed ratio could be made almost the same as the set pull-up speed ratio, although there were some variations.

次に、設定引き上げ速度比率に基づく制御で得られた実験例3のシリコン単結晶に対し、実験1と同様に外周研削を行い、その直径を200mmにした後、複数の固化率に対応する位置から、シリコンウェーハを取得した。そして、実験1と同様の方法で、このシリコンウェーハのR−OSF領域の内径と外径とを評価した。
固化率に対応するR−OSF領域の範囲を、図7に設定引き上げ速度比率よりも太い縦の実線で示す。なお、R−OSF領域の範囲を示す実線の下端がR−OSF領域内径比を表し、上端がR−OSF領域外径比(外周研削後の直胴部におけるR−OSF領域の外径/シリコンウェーハの直径)を表す。
Next, the silicon single crystal of Experimental Example 3 obtained by the control based on the set pull-up speed ratio was subjected to outer peripheral grinding in the same manner as in Experiment 1, and after the diameter was set to 200 mm, the positions corresponding to a plurality of solidification rates were obtained. Obtained a silicon wafer from. Then, the inner diameter and the outer diameter of the R-OSF region of this silicon wafer were evaluated by the same method as in Experiment 1.
The range of the R-OSF region corresponding to the solidification rate is shown in FIG. 7 by a vertical solid line thicker than the set pull-up speed ratio. The lower end of the solid line indicating the range of the R-OSF region represents the R-OSF region inner diameter ratio, and the upper end is the R-OSF region outer diameter ratio (outer diameter of the R-OSF region in the straight body portion after outer peripheral grinding / silicon). Wafer diameter).

図7に示すように、固化率が9.6%未満の領域では、引き上げ速度比率が安定せず、固化率が93%を超える領域では、R−OSF領域内径比が95%を超える領域が多くなることがわかった。
直胴部の固化率が9.6%未満の領域で上記現象が発生する理由は、肩部から直胴部への移行期からの経過時間が短いため、引き上げ速度が安定しないためと考えられる。
また、直胴部の固化率が93%を超える領域で上記現象が発生する理由は、偏析現象で窒素が高濃度化してR−OSF領域の幅が広がるためと考えられる。
以上のことから、固化率が9.6%未満の領域や93%を超える領域では、R−OSF領域内径比を78%以上95%以下に制御することが困難であることがわかった。
As shown in FIG. 7, in the region where the solidification rate is less than 9.6%, the pulling speed ratio is not stable, and in the region where the solidification rate exceeds 93%, the region where the R-OSF region inner diameter ratio exceeds 95% It turned out to be more.
The reason why the above phenomenon occurs in the region where the solidification rate of the straight body is less than 9.6% is considered to be that the pulling speed is not stable because the elapsed time from the transition period from the shoulder to the straight body is short. ..
Further, it is considered that the reason why the above phenomenon occurs in the region where the solidification rate of the straight body portion exceeds 93% is that the nitrogen concentration increases due to the segregation phenomenon and the width of the R-OSF region expands.
From the above, it was found that it is difficult to control the R-OSF region inner diameter ratio to 78% or more and 95% or less in the region where the solidification rate is less than 9.6% or more than 93%.

〔実験4:引き上げ速度の許容速度閾値調査〕
実験1で説明した実験例1のシリコン単結晶を製造した。次に、シリコン単結晶の外周研削を行い、その直径を200mmにした後、固化率が9.6%以上93%以下の領域からシリコンウェーハを取得した。そして、実験1と同様の方法で、これらのシリコンウェーハのR−OSF領域の内径を評価した。
R−OSF領域内径比と引き上げ速度比率との関係を図8に示す。
[Experiment 4: Survey of allowable speed threshold for pulling speed]
The silicon single crystal of Experimental Example 1 described in Experiment 1 was produced. Next, the outer circumference of the silicon single crystal was ground to make the diameter 200 mm, and then a silicon wafer was obtained from a region having a solidification rate of 9.6% or more and 93% or less. Then, the inner diameter of the R-OSF region of these silicon wafers was evaluated by the same method as in Experiment 1.
FIG. 8 shows the relationship between the R-OSF region inner diameter ratio and the pulling speed ratio.

次に、R−OSF領域内径比と引き上げ速度比率との近似式を求め、この近似式からR−OSF領域内径比が78%となる引き上げ速度比率の下限値V1と、95%となる引き上げ速度比率の下限値V2とを求めた。V1は0.70、V2は0.76であった。そして、V1とV2との平均値VAを求め、VAに対するVAとV1(またはV2)との差分を、引き上げ速度比率の許容速度閾値VBとして求めた。差分は0.03であり、許容速度閾値VBは4.1%であった。 Next, an approximate expression between the R-OSF region inner diameter ratio and the pulling speed ratio is obtained, and from this approximate expression, the lower limit value V1 of the pulling speed ratio at which the R-OSF region inner diameter ratio is 78% and the pulling speed at 95% are obtained. The lower limit of the ratio V2 was obtained. V1 was 0.70 and V2 was 0.76. Then, the average value VA of V1 and V2 was obtained, and the difference between VA and V1 (or V2) with respect to VA was obtained as the allowable speed threshold value VB of the pulling speed ratio. The difference was 0.03 and the permissible speed threshold VB was 4.1%.

上述のように許容速度閾値VBを求め、実際の引き上げ速度(比率)が設定された引き上げ速度(比率)に対して±4.1%の範囲内となるように、引き上げ駆動部を制御することにより、R−OSF領域の内径がシリコンウェーハの直径の78%以上95%以下のシリコン単結晶を安定して製造できると考えられる。 As described above, the allowable speed threshold value VB is obtained, and the pulling drive unit is controlled so that the actual pulling speed (ratio) is within the range of ± 4.1% with respect to the set pulling speed (ratio). Therefore, it is considered that a silicon single crystal having an inner diameter of the R-OSF region of 78% or more and 95% or less of the diameter of the silicon wafer can be stably produced.

[実施形態]
次に、本発明の一実施形態について図面を参照して説明する。
〔単結晶引き上げ装置の構成〕
図9に示すように、単結晶引き上げ装置1は、CZ法(チョクラルスキー法)に用いられる装置であって、引き上げ装置本体2と、メモリ3と、制御部4とを備えている。
引き上げ装置本体2は、チャンバ21と、このチャンバ21内の中心部に配置された坩堝22と、この坩堝22を加熱する加熱部23と、断熱筒24と、引き上げ部25と、熱遮蔽体26とを備えている。
[Embodiment]
Next, an embodiment of the present invention will be described with reference to the drawings.
[Structure of single crystal pulling device]
As shown in FIG. 9, the single crystal pulling device 1 is a device used in the CZ method (Czochralski method), and includes a pulling device main body 2, a memory 3, and a control unit 4.
The pulling device main body 2 includes a chamber 21, a crucible 22 arranged in the center of the chamber 21, a heating portion 23 for heating the crucible 22, a heat insulating cylinder 24, a pulling portion 25, and a heat shield 26. And have.

チャンバ21の上部には、Arガスなどの不活性ガスをチャンバ21内に導入するガス導入口21Aが設けられている。チャンバ21の下部には、図示しない真空ポンプの駆動により、チャンバ21内の気体を排出するガス排気口21Bが設けられている。
チャンバ21内には、制御部4の制御により、チャンバ21上部のガス導入口21Aから、不活性ガスが所定のガス流量で導入される。そして、導入されたガスが、チャンバ21下部のガス排気口21Bから排出されることで、不活性ガスがチャンバ21内の上方から下方に向かって流れる構成となっている。
A gas introduction port 21A for introducing an inert gas such as Ar gas into the chamber 21 is provided in the upper part of the chamber 21. At the lower part of the chamber 21, a gas exhaust port 21B for discharging the gas in the chamber 21 by driving a vacuum pump (not shown) is provided.
Under the control of the control unit 4, the inert gas is introduced into the chamber 21 from the gas introduction port 21A at the upper part of the chamber 21 at a predetermined gas flow rate. Then, the introduced gas is discharged from the gas exhaust port 21B at the lower part of the chamber 21, so that the inert gas flows from the upper side to the lower side in the chamber 21.

坩堝22は、シリコンウェーハの原料である多結晶のシリコンを融解し、シリコン融液Mとするものである。坩堝22は、所定の速度で回転および昇降が可能な支持軸27に支持されている。坩堝22は、有底円筒形状の石英坩堝221と、この石英坩堝221を収納する炭素素材製の支持坩堝222とを備えている。 The crucible 22 melts polycrystalline silicon, which is a raw material for a silicon wafer, to obtain a silicon melt M. The crucible 22 is supported by a support shaft 27 that can rotate and move up and down at a predetermined speed. The crucible 22 includes a bottomed cylindrical quartz crucible 221 and a carbon material support crucible 222 for accommodating the quartz crucible 221.

加熱部23は、坩堝22の周囲に配置されており、坩堝22内のシリコンを融解する。
断熱筒24は、坩堝22および加熱部23を取り囲むように配置されている。
引き上げ部25は、一端に種結晶SCが取り付けられる引き上げケーブル251と、この引き上げケーブル251を昇降および回転させる引き上げ駆動部252とを備えている。引き上げ部25は、引き上げケーブル251に取り付けられた種結晶SCを坩堝22内のドーパント添加融液MDに着液した後、引き上げ駆動部252により所定方向に回転させつつ引き上げることにより、シリコン単結晶SMを引き上げる。
熱遮蔽体26は、加熱部23から上方に向かって放射される輻射熱を遮断する。
The heating unit 23 is arranged around the crucible 22 and melts the silicon in the crucible 22.
The heat insulating cylinder 24 is arranged so as to surround the crucible 22 and the heating portion 23.
The pull-up portion 25 includes a pull-up cable 251 to which a seed crystal SC is attached to one end, and a pull-up drive unit 252 that raises and lowers and rotates the pull-up cable 251. The pull-up unit 25 is a silicon single crystal SM by landing the seed crystal SC attached to the pull-up cable 251 on the dopant-added melt MD in the crucible 22 and then pulling it up while rotating it in a predetermined direction by the pull-up drive unit 252. Pull up.
The heat shield 26 blocks radiant heat radiated upward from the heating unit 23.

メモリ3には、チャンバ21内のガス流量や炉内圧、加熱部23による坩堝22の加熱温度、坩堝22やシリコン単結晶SMの回転数など、シリコン単結晶SMの製造に必要な各種情報を記憶している。
また、メモリ3には、シリコン単結晶SMの引き上げ速度情報が記憶されている。引き上げ速度情報は、図10に示すような直胴部の固化率と設定引き上げ速度比率との関係を表す。
設定引き上げ速度比率は、固化率が9.6%以上93%以下の領域において、R−OSF領域内径比が78%以上95%以下となる部分がなるべく多くなるように設定されている。
The memory 3 stores various information necessary for manufacturing the silicon single crystal SM, such as the gas flow rate in the chamber 21, the furnace pressure, the heating temperature of the crucible 22 by the heating unit 23, and the rotation speed of the crucible 22 and the silicon single crystal SM. is doing.
Further, the memory 3 stores information on the pulling speed of the silicon single crystal SM. The pulling speed information represents the relationship between the solidification rate of the straight body portion and the set pulling speed ratio as shown in FIG.
The set pull-up speed ratio is set so that in the region where the solidification rate is 9.6% or more and 93% or less, the portion where the R-OSF region inner diameter ratio is 78% or more and 95% or less is as large as possible.

制御部4は、メモリ3に記憶された情報や作業者の設定入力などに基づいて、シリコン単結晶SMを製造する。 The control unit 4 manufactures the silicon single crystal SM based on the information stored in the memory 3 and the setting input of the operator.

〔シリコン単結晶の製造方法〕
次に、シリコン単結晶SMの製造方法について説明する。
本実施形態では、直胴部全体の窒素濃度が2.89×1013atoms/cm以上5.38×1014atoms/cm以下、ドーパントがボロン、電気抵抗率が5Ω・cm以上20Ω・cm以下、外周研削後の直胴部SM3の直径が200mmとなるようなシリコン単結晶SMを製造する場合を例示する。
[Manufacturing method of silicon single crystal]
Next, a method for manufacturing the silicon single crystal SM will be described.
In this embodiment, the nitrogen concentration of the entire straight body portion is 2.89 × 10 13 atoms / cm 3 or more and 5.38 × 10 14 atoms / cm 3 or less, the dopant is boron, and the electrical resistivity is 5 Ω · cm or more and 20 Ω ·. An example is exemplified in the case of manufacturing a silicon single crystal SM having a diameter of 200 mm or less and a straight body portion SM3 after peripheral grinding.

なお、直胴部SM3の外周研削後の直径は、300mm、450mmなど他の大きさであってもよい。
また、メモリ3には、直胴部から切り出されるシリコンウェーハの直径や長さなどに対応して、それぞれ異なるプロファイルの引き上げ速度情報が記憶されていることが好ましい。
The diameter of the straight body portion SM3 after grinding the outer circumference may be another size such as 300 mm or 450 mm.
Further, it is preferable that the memory 3 stores information on the pulling speed of different profiles according to the diameter and length of the silicon wafer cut out from the straight body portion.

まず、単結晶引き上げ装置1の制御部4は、シリコン単結晶SMの製造条件、例えば加熱温度、Ar流量、炉内圧、坩堝22やシリコン単結晶SMの回転数などを設定する。
次に、制御部4は、図11に示すように、引き上げ工程S1を行う。この引き上げ工程S1は、引き上げ準備工程TP1と、引き上げ実施工程TP2とを備えている。
引き上げ準備工程TP1は、坩堝22を加熱することで、当該坩堝22内のポリシリコン素材(シリコン原料)およびドーパントを融解させるとともに窒素をドープし、ドーパント添加融液MDを生成する。その後、制御部4は、ガス導入口21Aからチャンバ21内にArガスを所定の流量で導入するとともに、チャンバ21内の圧力を減圧して、チャンバ21内を減圧下の不活性雰囲気に維持する。
First, the control unit 4 of the single crystal pulling device 1 sets the manufacturing conditions of the silicon single crystal SM, for example, the heating temperature, the Ar flow rate, the furnace pressure, the crucible 22 and the rotation speed of the silicon single crystal SM.
Next, the control unit 4 performs the pulling step S1 as shown in FIG. The pulling step S1 includes a pulling preparation step TP1 and a pulling implementation step TP2.
The pulling preparation step TP1 heats the crucible 22 to melt the polysilicon material (silicon raw material) and the dopant in the crucible 22 and dope with nitrogen to generate a dopant-added melt MD. After that, the control unit 4 introduces Ar gas into the chamber 21 from the gas introduction port 21A at a predetermined flow rate, and reduces the pressure in the chamber 21 to maintain the inside of the chamber 21 in an inert atmosphere under the reduced pressure. ..

次に、制御部4は、引き上げ実施工程TP2を行う。この引き上げ実施工程TP2は、種結晶SCをドーパント添加融液MDに着液する着液工程と、ネック部SM1を形成するネック部形成工程と、肩部SM2を形成する肩部形成工程と、直胴部SM3を形成する直胴部形成工程と、図示しないテール部を形成するテール部形成工程と、シリコン単結晶SMを冷却する冷却工程と、シリコン単結晶SMをチャンバ21から取り出す取り出し工程とを備えている。 Next, the control unit 4 performs the pulling implementation step TP2. This pulling-up implementation step TP2 directly includes a liquid landing step of landing the seed crystal SC on the dopant-added melt MD, a neck portion forming step of forming the neck portion SM1, and a shoulder portion forming step of forming the shoulder portion SM2. A straight body portion forming step for forming the body portion SM3, a tail portion forming step for forming a tail portion (not shown), a cooling step for cooling the silicon single crystal SM, and a taking-out step for taking out the silicon single crystal SM from the chamber 21 are performed. I have.

引き上げ準備工程TP1の期間は、後述するように設定引き上げ速度比率を補正しても、シリコン単結晶SMの品質に影響を及ぼさない補正可能期間である。
引き上げ実施工程TP2の期間は、設定引き上げ速度比率を補正した場合、シリコン単結晶SMの品質に影響を及ぼす補正不可能期間である。
The period of the pull-up preparation step TP1 is a correctable period that does not affect the quality of the silicon single crystal SM even if the set pull-up speed ratio is corrected as described later.
The period of the pulling implementation step TP2 is an uncorrectable period that affects the quality of the silicon single crystal SM when the set pulling speed ratio is corrected.

制御部4は、1本目のシリコン単結晶SMの製造時における直胴部形成工程では、図10に示す各固化率の設定引き上げ速度比率に基づいて、引き上げ駆動部252を駆動してシリコン単結晶SMを引き上げるとともに、実際の引き上げ速度比率が図10の設定引き上げ速度比率となるように、引き上げ駆動部252を制御する。この引き上げの際、実際の引き上げ速度比率が、図10に一点鎖線で示す許容速度閾値の範囲を超えないように引き上げ駆動部252を制御してもよい。許容速度閾値は、各固化率の設定引き上げ速度比率に対して±4.1%の値に設定されていることが好ましい。なお、実際の引き上げ速度比率が許容速度閾値の範囲を超えないようにする制御は、作業者による手動制御であってもよいし、制御部4による自動制御であってもよい。
その後、制御部4は、取り出し工程が終わってから所定時間経過後に、次のシリコン単結晶SMの製造を開始する。
なお、連続して製造される2本のシリコン単結晶SMのうち、前のシリコン単結晶SMが第1のシリコン単結晶に相当し、後のシリコン単結晶SMが第2のシリコン単結晶に相当する。また、第1のシリコン単結晶の引き上げ工程S1が第1の引き上げ工程に相当し、第2のシリコン単結晶の引き上げ工程S1が、第2の引き上げ工程に相当する。
In the straight body portion forming step at the time of manufacturing the first silicon single crystal SM, the control unit 4 drives the pulling drive unit 252 based on the set pulling speed ratio of each solidification rate shown in FIG. 10, and the silicon single crystal. While pulling up the SM, the pulling drive unit 252 is controlled so that the actual pulling speed ratio becomes the set pulling speed ratio of FIG. At the time of this pulling, the pulling drive unit 252 may be controlled so that the actual pulling speed ratio does not exceed the range of the allowable speed threshold value shown by the alternate long and short dash line in FIG. The permissible speed threshold value is preferably set to a value of ± 4.1% with respect to the set pull-up speed ratio of each solidification rate. The control for preventing the actual pulling speed ratio from exceeding the allowable speed threshold value may be manual control by the operator or automatic control by the control unit 4.
After that, the control unit 4 starts manufacturing the next silicon single crystal SM after a predetermined time has elapsed from the end of the taking-out step.
Of the two continuously manufactured silicon single crystal SMs, the front silicon single crystal SM corresponds to the first silicon single crystal, and the rear silicon single crystal SM corresponds to the second silicon single crystal. do. Further, the first silicon single crystal pulling step S1 corresponds to the first pulling step, and the second silicon single crystal pulling step S1 corresponds to the second pulling step.

ここで、実際の引き上げ速度比率が、設定引き上げ速度比率となるように、あるいは設定引き上げ速度比率に対する±4.1%の範囲内となるように、引き上げ駆動部252を制御したにもかかわらず、R−OSF領域内径比が78%以上95%以下にならない場合がある。例えば、チャンバ21のホットゾーンや坩堝22の劣化があった場合である。
そこで、以下のOSF評価工程S2を行い、2本目のシリコン単結晶の設定引き上げ速度比率を必要に応じて補正する。
Here, despite controlling the pull-up drive unit 252 so that the actual pull-up speed ratio becomes the set pull-up speed ratio or is within the range of ± 4.1% with respect to the set pull-up speed ratio. The R-OSF region inner diameter ratio may not be 78% or more and 95% or less. For example, there is a deterioration of the hot zone of the chamber 21 and the crucible 22.
Therefore, the following OSF evaluation step S2 is performed to correct the set pulling speed ratio of the second silicon single crystal as necessary.

OSF評価工程S2では、まず、シリコン単結晶SMから直胴部SM3を切り出し、この直胴部SM3の直径が所望の大きさ(本実施形態では200mm)となるように外周研削を行う。
次に、直胴部SM3から複数の円柱ブロックを取得する。この際、固化率が9.6%未満の領域と、93%を超える領域とが含まれていない円柱ブロックを取得する。円柱ブロックの長さに特に制限はないが、後述するスライス工程で使用するワイヤソーのスライス能力などに応じて選択することが好ましい。例えば、円柱ブロックの長さとしては、100mm以上400mm以下が例示できる。
In the OSF evaluation step S2, first, the straight body portion SM3 is cut out from the silicon single crystal SM, and the outer circumference is ground so that the diameter of the straight body portion SM3 becomes a desired size (200 mm in this embodiment).
Next, a plurality of cylindrical blocks are acquired from the straight body portion SM3. At this time, a cylindrical block that does not include a region having a solidification rate of less than 9.6% and a region having a solidification rate of more than 93% is acquired. The length of the cylindrical block is not particularly limited, but it is preferably selected according to the slicing ability of the wire saw used in the slicing step described later. For example, the length of the cylindrical block may be 100 mm or more and 400 mm or less.

次に、円柱ブロックの両端から評価用ウェーハを切り出し、各評価用ウェーハに対し、実験1においてR−OSF領域の内径を調べる際に行った熱処理とライトエッチングとを行い、R−OSF領域内径比を求める(内径測定工程)。
この後、各評価用ウェーハのR−OSF領域内径比が78%以上95%以下(以下、本実施形態において「合格範囲」と言う)か否かを判定し、両方とも合格範囲内の場合、この評価用ウェーハを取得した円柱ブロックを次の製品化工程S3に送る。なお、以下において、R−OSF領域内径比が合格範囲内の評価用ウェーハを「合格ウェーハ」、合格範囲外の評価用ウェーハを「不合格ウェーハ」と言う。
一方、少なくとも一方の評価用ウェーハが不合格ウェーハの場合、円柱ブロックにおける不合格ウェーハ取得位置よりも内側から、次の評価用ウェーハを取得して、この評価用ウェーハが合格ウェーハか否かを判定する(以下、「追い込み処理」と言う)。そして、不合格ウェーハの場合、追い込み処理を再度行い、合格ウェーハの場合、残った円柱ブロックを次の製品化工程S3に送る。
Next, evaluation wafers were cut out from both ends of the cylindrical block, and the heat treatment and light etching performed when examining the inner diameter of the R-OSF region in Experiment 1 were performed on each evaluation wafer, and the R-OSF region inner diameter ratio was obtained. (Inner diameter measurement process).
After that, it is determined whether or not the R-OSF region inner diameter ratio of each evaluation wafer is 78% or more and 95% or less (hereinafter referred to as "passing range" in this embodiment), and if both are within the passing range, it is determined. The cylindrical block obtained from this evaluation wafer is sent to the next commercialization step S3. In the following, the evaluation wafer whose R-OSF region inner diameter ratio is within the pass range is referred to as a “passed wafer”, and the evaluation wafer outside the pass range is referred to as a “failed wafer”.
On the other hand, when at least one of the evaluation wafers is a failing wafer, the next evaluation wafer is acquired from the inside of the failing wafer acquisition position in the cylindrical block, and it is determined whether or not this evaluation wafer is a passing wafer. (Hereinafter referred to as "drive-in processing"). Then, in the case of a rejected wafer, the drive-in process is performed again, and in the case of a pass wafer, the remaining cylindrical block is sent to the next commercialization step S3.

次に、R−OSF領域内径比の評価結果に基づいて、設定引き上げ速度比率を必要に応じて補正する(速度設定工程)。
R−OSF領域内径比が78%未満の場合、不合格ウェーハに対応する固化率の設定引き上げ速度比率を大きく(引き上げ速度を速く)し、95%を超えている場合、不合格ウェーハに対応する固化率の設定引き上げ速度比率を小さく(引き上げ速度を遅く)する。一方、合格ウェーハに対応する固化率の設定引き上げ速度比率を補正しない。
Next, based on the evaluation result of the R-OSF region inner diameter ratio, the set pulling speed ratio is corrected as necessary (speed setting step).
When the R-OSF area inner diameter ratio is less than 78%, set the solidification rate corresponding to the rejected wafer. Increase the pulling speed ratio (faster pulling speed), and when it exceeds 95%, correspond to the rejected wafer. Setting the solidification rate Decrease the pull-up speed ratio (slow down the pull-up speed). On the other hand, the setting pull-up speed ratio of the solidification rate corresponding to the passing wafer is not corrected.

具体的には、R−OSF領域内径比が78%未満の場合、速度補正用情報である以下の式(1)に基づいて、R−OSF領域内径比から実際の引き上げ速度比率を求める。この式(1)は、図3に示すR−OSF領域内径比と引き上げ速度比率との関係を近似式で表したものであり、図12に示す近似直線を表す。
A=0.004×B+0.393 … (1)
A:引き上げ速度比率
B:R−OSF領域内径比(%)
Specifically, when the R-OSF region inner diameter ratio is less than 78%, the actual pulling speed ratio is obtained from the R-OSF region inner diameter ratio based on the following equation (1) which is the speed correction information. This equation (1) expresses the relationship between the R-OSF region inner diameter ratio shown in FIG. 3 and the pulling speed ratio as an approximate equation, and represents an approximate straight line shown in FIG.
A = 0.004 x B + 0.393 ... (1)
A: Pulling speed ratio B: R-OSF area inner diameter ratio (%)

R−OSF領域内径比を合格範囲内に入れるためには、R−OSF領域内径比の狙い値を合格範囲の中央にすることが好ましい。
そこで、次に、R−OSF領域内径比が86.5%(合格範囲の上限値(95%)と下限値(78%)との中央の値)となる引き上げ速度比率を式(1)に基づき求め、この求めた引き上げ速度比率から実際の引き上げ速度比率を減じて得られる差を補正量として求める。そして、2本目のシリコン単結晶SM製造時における不合格ウェーハに対応する固化率の設定引き上げ速度比率に補正量を加える。
例えば、不合格ウェーハのR−OSF領域内径比が70%の場合、実際の引き上げ速度比率は、式(1)から0.673となる。式(1)のR−OSF領域内径比に86.5%を代入すると0.739が得られることから、補正量は0.066(=0.739−0.673)となる。この不合格ウェーハの固化率の設定引き上げ速度比率が0.75の場合、当該固化率における設定引き上げ速度比率を0.75から0.816に補正する。
なお、R−OSF領域内径比を合格範囲内に入れるために、R−OSF領域内径比の狙い値を合格範囲の中央にしたが、合格範囲内の中央以外の値にしてもよい。
In order to put the R-OSF region inner diameter ratio within the pass range, it is preferable to set the target value of the R-OSF region inner diameter ratio to the center of the pass range.
Therefore, next, the pulling speed ratio at which the R-OSF region inner diameter ratio is 86.5% (the center value between the upper limit value (95%) and the lower limit value (78%) of the passing range) is expressed in the equation (1). The difference obtained by subtracting the actual pulling speed ratio from the obtained pulling speed ratio is obtained as the correction amount. Then, a correction amount is added to the setting pull-up speed ratio of the solidification rate corresponding to the rejected wafer at the time of manufacturing the second silicon single crystal SM.
For example, when the R-OSF region inner diameter ratio of the rejected wafer is 70%, the actual pulling speed ratio is 0.673 from the equation (1). By substituting 86.5% for the R-OSF region inner diameter ratio of the formula (1), 0.739 is obtained, so that the correction amount is 0.066 (= 0.739-0.673). When the set pull-up speed ratio of the solidification rate of the rejected wafer is 0.75, the set pull-up speed ratio in the solidification rate is corrected from 0.75 to 0.816.
In addition, in order to put the R-OSF region inner diameter ratio within the pass range, the target value of the R-OSF region inner diameter ratio is set to the center of the pass range, but a value other than the center within the pass range may be used.

一方、R−OSF領域内径比が95%を超える場合、式(1)を用いずに、不合格ウェーハの固化率における設定引き上げ速度比率を所定量小さくする。この際、補正量が小さすぎると、2本目のシリコン単結晶SMにおける評価用ウェーハのR−OSF領域内径比が95%を超えたままとなり、補正量が大きすぎると、78%未満となる可能性があることから、補正量は、0.05以上0.15以下とすることが好ましい。 On the other hand, when the R-OSF region inner diameter ratio exceeds 95%, the set pull-up speed ratio in the solidification rate of the rejected wafer is reduced by a predetermined amount without using the formula (1). At this time, if the correction amount is too small, the R-OSF region inner diameter ratio of the evaluation wafer in the second silicon single crystal SM remains over 95%, and if the correction amount is too large, it may be less than 78%. The correction amount is preferably 0.05 or more and 0.15 or less because of the property.

また、上記補正に際し、不合格ウェーハと合格ウェーハまたは不合格ウェーハとに対応する固化率の設定引き上げ速度比率を、直線的や曲線的あるいは段階的に結ぶように、設定引き上げ速度比率全体を補正することが好ましい。
例えば、図10に二点鎖線で示すように、R−OSF領域内径比が78%未満であった不合格ウェーハW2に対応する固化率の補正後の設定引き上げ速度比率と、合格ウェーハW1に対応する固化率の未補正の設定引き上げ速度比率とを結ぶように、設定引き上げ速度比率全体を補正する。
Further, in the above correction, the entire set pull-up speed ratio is corrected so as to connect the set pull-up speed ratio of the solidification rate corresponding to the rejected wafer and the pass wafer or the failing wafer in a linear, curvilinear or stepwise manner. Is preferable.
For example, as shown by the alternate long and short dash line in FIG. 10, it corresponds to the set pull-up speed ratio after correction of the solidification rate corresponding to the rejected wafer W2 having the R-OSF region inner diameter ratio of less than 78% and the passed wafer W1. The entire set pull-up speed ratio is corrected so as to connect with the uncorrected set pull-up speed ratio of the solidification rate.

このようなOSF評価工程S2は、2本目のシリコン単結晶SMの補正可能期間(引き上げ準備工程TP1)内に終了する。このため、OSF評価工程S2の処理結果に基づいて、2本目のシリコン単結晶SMの引き上げ工程S1における設定引き上げ速度比率を補正しても、品質に悪影響を及ぼすことなく、2本目のシリコン単結晶SMにおけるR−OSF領域内径比が78%以上95%以下の領域を増やすことができる。
また、このような設定引き上げ速度比率の補正を繰り返すことによって、直胴部における固化率が9.6%以上93%以下の領域全体において、R−OSF領域内径比を78%以上95%以下の範囲内とすることができる。
なお、2本目以降のシリコン単結晶SMの製造において、直胴部形成工程は、OSF評価工程S2の結果に基づいて直前のシリコン単結晶SM製造時と異なる条件で行う場合があるが、直胴部形成工程以外の工程は、1本目と同じ条件で行う。
Such an OSF evaluation step S2 is completed within the correctable period (pull-up preparation step TP1) of the second silicon single crystal SM. Therefore, even if the set pulling speed ratio in the pulling step S1 of the second silicon single crystal SM is corrected based on the processing result of the OSF evaluation step S2, the quality is not adversely affected and the second silicon single crystal is pulled. It is possible to increase the region where the R-OSF region inner diameter ratio in SM is 78% or more and 95% or less.
Further, by repeating such correction of the setting pull-up speed ratio, the R-OSF region inner diameter ratio is 78% or more and 95% or less in the entire region where the solidification rate in the straight body portion is 9.6% or more and 93% or less. It can be within the range.
In the production of the second and subsequent silicon single crystal SMs, the straight body portion forming step may be performed under conditions different from those at the time of manufacturing the immediately preceding silicon single crystal SM based on the result of the OSF evaluation step S2. The steps other than the part forming step are performed under the same conditions as the first step.

OSF評価工程S2を行った後、製品化工程S3を行う。
製品化工程S3では、製品化対象の円柱ブロックをワイヤソーでスライスして、鏡面研磨などを行って、製品用のシリコンウェーハを製造する。
この製品化工程S3で製造されたシリコンウェーハは、2.89×1013atoms/cm以上5.38×1014atoms/cm以下の窒素が含有され、R−OSF領域内径比が78%以上95%以下となる。このようなシリコンウェーハは、外周部BMD密度が1×10個/cm以上となり、AN処理後にスリップ転位が発生し難いという特性を有する。
After performing the OSF evaluation step S2, the commercialization step S3 is performed.
In the commercialization step S3, the cylindrical block to be commercialized is sliced with a wire saw and mirror-polished to manufacture a silicon wafer for the commercial product.
The silicon wafer manufactured in this commercialization step S3 contains nitrogen of 2.89 × 10 13 atoms / cm 3 or more and 5.38 × 10 14 atoms / cm 3 or less, and has an R-OSF region inner diameter ratio of 78%. It is 95% or less. Such a silicon wafer has a characteristic that the outer peripheral BMD density is 1 × 10 9 pieces / cm 3 or more, and slip dislocations are unlikely to occur after AN treatment.

製品化工程S3の後、BMD評価工程S4を行う。
BMD評価工程S4は、製品用のシリコンウェーハに対する抜き取り評価であって、実験1においてBMDを調べる際に行った熱処理とライトエッチングとを行い、外周部BMD密度を求める。
仮に、BMD評価工程S4において外周部BMD密度が1×10個/cm未満という結果が出て、設定引き上げ速度比率を補正する場合、BMD評価工程S4が、2本目のシリコン単結晶SMの引き上げ工程S1終了後、かつ、3本目のシリコン単結晶SMの補正可能期間経過後に終了するため、4本目のシリコン単結晶SMの引き上げ工程S1における設定引き上げ速度比率を補正することになる。このため、2本目、3本目のシリコン単結晶SMにおいて、AN処理後の外周部BMD密度が1×10個/cm未満となる領域が多くなってしまい、シリコンウェーハの生産率が低下してしまうおそれがある。
本実施形態では、1本目のシリコン単結晶SMに対するOSF評価工程S2の結果に基づいて、2本目のシリコン単結晶SMにおける設定引き上げ速度比率を補正するため、BMD評価工程S4後に設定引き上げ速度比率を補正する場合と比べて、シリコンウェーハの生産率を向上できる。
After the commercialization step S3, the BMD evaluation step S4 is performed.
The BMD evaluation step S4 is a sampling evaluation for a silicon wafer for a product, and the heat treatment and light etching performed when examining the BMD in Experiment 1 are performed to obtain the outer peripheral BMD density.
If the result of the BMD evaluation step S4 is that the outer peripheral BMD density is less than 1 × 10 9 pieces / cm 3 and the set pull-up speed ratio is corrected, the BMD evaluation step S4 is the second silicon single crystal SM. Since it ends after the pulling step S1 is completed and after the correctable period of the third silicon single crystal SM has elapsed, the set pulling speed ratio in the pulling step S1 of the fourth silicon single crystal SM is corrected. Therefore, two eyes, a silicon single crystal SM of 3 knots, becomes many areas peripheral portion BMD density after AN treatment is less than 1 × 10 9 pieces / cm 3, the production of the silicon wafer is reduced There is a risk that it will end up.
In the present embodiment, in order to correct the set pull-up speed ratio in the second silicon single crystal SM based on the result of the OSF evaluation step S2 for the first silicon single crystal SM, the set pull-up speed ratio is set after the BMD evaluation step S4. The production rate of the silicon wafer can be improved as compared with the case of correction.

〔実施形態の作用効果〕
上記実施形態によれば、R−OSF領域内径比が78%以上95%以下のシリコン単結晶を製造するため、この条件を満たす領域から、AN処理後の外周部BMD密度が1×10個/cm以上のシリコンウェーハを効率良く得ることができる。特に、R−OSF領域の外周縁と比べて判別が容易なR−OSF領域の内周縁を判別することで、AN処理後の外周部BMD密度が1×10個/cm以上であり、スリップ転位の発生を抑制可能なシリコンウェーハを効率良く得ることができる。
[Action and effect of the embodiment]
According to the above embodiment, since a silicon single crystal having an R-OSF region inner diameter ratio of 78% or more and 95% or less is produced, the outer peripheral BMD density after AN treatment is 1 × 10 9 from the region satisfying this condition. Silicon wafers of / cm 3 or more can be efficiently obtained. In particular, by discriminating the inner peripheral edge of the R-OSF region, which is easier to distinguish than the outer peripheral edge of the R-OSF region, the outer peripheral BMD density after AN treatment is 1 × 10 9 pieces / cm 3 or more. A silicon wafer capable of suppressing the occurrence of slip dislocations can be efficiently obtained.

また、固化率が9.6%以上93%以下の領域でのR−OSF領域内径比が78%以上95%以下となるように、設定引き上げ速度比率を設定しているため、R−OSF領域の内径制御が容易な領域から、AN処理後の外周部のスリップ転位を抑制可能なシリコンウェーハを効率良く得ることができる。 Further, since the set pull-up speed ratio is set so that the R-OSF region inner diameter ratio in the region where the solidification rate is 9.6% or more and 93% or less is 78% or more and 95% or less, the R-OSF region. A silicon wafer capable of suppressing slip dislocations on the outer peripheral portion after AN treatment can be efficiently obtained from a region where the inner diameter of the wafer can be easily controlled.

また、実際の引き上げ速度比率が設定引き上げ速度比率に対して±4.1%の範囲内となるように、引き上げ駆動部252を制御することにより、R−OSF領域内径比がシリコンウェーハの直径の78%以上95%以下のシリコン単結晶を安定して製造できる。 Further, by controlling the pulling drive unit 252 so that the actual pulling speed ratio is within the range of ± 4.1% with respect to the set pulling speed ratio, the R-OSF region inner diameter ratio is the diameter of the silicon wafer. A silicon single crystal of 78% or more and 95% or less can be stably produced.

[変形例]
なお、本発明は上記実施形態にのみ限定されるものではなく、本発明の要旨を逸脱しな
い範囲内において種々の改良ならびに設計の変更などが可能である。
例えば、OSF評価工程S2が2本目のシリコン単結晶SMの補正可能期間内に終了しない場合には、3本目のシリコン単結晶SMの補正可能期間に設定引き上げ速度比率を補正してもよい。このような場合でも、BMD評価工程S4後に設定引き上げ速度比率を補正する場合と比べて、生産率の低下を抑制できる。
また、許容速度閾値VBは4.1%未満でもよいし、許容速度閾値VBを設定せずに設定引き上げ速度比率となるように引き上げ駆動部252を制御してもよい。
[Modification example]
The present invention is not limited to the above embodiment, and various improvements and design changes can be made without departing from the gist of the present invention.
For example, if the OSF evaluation step S2 is not completed within the correctable period of the second silicon single crystal SM, the set pull-up speed ratio may be corrected during the correctable period of the third silicon single crystal SM. Even in such a case, the decrease in the production rate can be suppressed as compared with the case where the set pull-up speed ratio is corrected after the BMD evaluation step S4.
Further, the permissible speed threshold value VB may be less than 4.1%, or the pull-up drive unit 252 may be controlled so as to have a set pull-up speed ratio without setting the permissible speed threshold value VB.

252…引き上げ駆動部、SM…シリコン単結晶、SM3…直胴部。 252 ... Pull-up drive unit, SM ... Silicon single crystal, SM3 ... Straight body unit.

Claims (4)

2.89×1013atoms/cm以上5.38×1014atoms/cm以下の窒素が含有されたシリコン単結晶をチョクラルスキー法により製造するシリコン単結晶の製造方法であって、
前記シリコン単結晶の外周研削後の直胴部におけるリング状のOSF領域の内径と当該直胴部から切り出されたシリコンウェーハの直径との比を内径比とし、
前記直胴部における固化率が9.6%以上93%以下の領域において、前記内径比が78%以上95%以下の範囲内となるように、予め設定された引き上げ速度で前記シリコン単結晶を引き上げる
ことを特徴とするシリコン単結晶の製造方法。
2.89 × 10 13 atoms / cm 3 or more 5.38 × 10 14 atoms / cm 3 or less This is a method for producing a silicon single crystal containing nitrogen by the Czochralski method.
The ratio of the inner diameter of the ring-shaped OSF region in the straight body portion after the outer peripheral grinding of the silicon single crystal to the diameter of the silicon wafer cut out from the straight body portion is defined as the inner diameter ratio.
In the region where the solidification rate in the straight body portion is 9.6% or more and 93% or less, the silicon single crystal is pulled at a preset pulling speed so that the inner diameter ratio is within the range of 78% or more and 95% or less. A method for producing a silicon single crystal, which is characterized by pulling up.
請求項1に記載のシリコン単結晶の製造方法において、
前記内径比が前記範囲内となるように予め設定された引き上げ速度で第1のシリコン単結晶を引き上げる第1の引き上げ工程と、
前記第1のシリコン単結晶の外周研削後の直胴部における前記内径比を求める内径測定工程と、
前記内径測定工程で求められた前記内径比に基づいて、前記第1の引き上げ工程以降に引き上げられる第2のシリコン単結晶の外周研削後の直胴部における前記内径比が前記範囲内となるように、引き上げ速度を設定する速度設定工程と、
前記速度設定工程で設定された引き上げ速度で前記第2のシリコン単結晶を引き上げる第2の引き上げ工程と
を備えていることを特徴とするシリコン単結晶の製造方法。
In the method for producing a silicon single crystal according to claim 1,
The first pulling step of pulling the first silicon single crystal at a pulling speed preset so that the inner diameter ratio is within the range, and
An inner diameter measuring step for obtaining the inner diameter ratio in the straight body portion after grinding the outer circumference of the first silicon single crystal, and
Based on the inner diameter ratio obtained in the inner diameter measuring step, the inner diameter ratio in the straight body portion after the outer peripheral grinding of the second silicon single crystal to be pulled up after the first pulling step is within the above range. In addition, the speed setting process to set the pulling speed and
A method for producing a silicon single crystal, which comprises a second pulling step of pulling the second silicon single crystal at a pulling speed set in the speed setting step.
請求項2に記載のシリコン単結晶の製造方法において、
前記第1の引き上げ工程および前記第2の引き上げ工程は、前記設定された引き上げ速度に基づき引き上げ駆動部を駆動して前記シリコン単結晶を引き上げるときに、実際の引き上げ速度が前記設定された引き上げ速度に対して±4.1%の範囲内となるように、前記引き上げ駆動部を制御する
ことを特徴とするシリコン単結晶の製造方法。
In the method for producing a silicon single crystal according to claim 2.
In the first pulling step and the second pulling step, when the pulling drive unit is driven based on the set pulling speed to pull the silicon single crystal, the actual pulling speed is the set pulling speed. A method for producing a silicon single crystal, which comprises controlling the pulling drive unit so as to be within the range of ± 4.1% with respect to the above.
2.89×1013atoms/cm以上5.38×1014atoms/cm以下の窒素が含有されたシリコン単結晶であって、
外周研削後の直胴部における固化率が9.6%以上93%以下の領域でのリング状のOSF領域の内径が当該直胴部から切り出されたシリコンウェーハの直径の78%以上95%以下の範囲内であり、
外縁から5mmの範囲のBMD密度が1×10個/cm以上である
ことを特徴とするシリコン単結晶。
2.89 × 10 13 atoms / cm 3 or more 5.38 × 10 14 atoms / cm 3 or less Nitrogen-containing silicon single crystal.
The inner diameter of the ring-shaped OSF region in the region where the solidification rate in the straight body after peripheral grinding is 9.6% or more and 93% or less is 78% or more and 95% or less of the diameter of the silicon wafer cut out from the straight body. Is within the range of
A silicon single crystal characterized in that the BMD density in the range of 5 mm from the outer edge is 1 × 10 9 pieces / cm 3 or more.
JP2016247522A 2016-12-21 2016-12-21 Silicon single crystal manufacturing method and silicon single crystal Active JP6981750B2 (en)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2016247522A JP6981750B2 (en) 2016-12-21 2016-12-21 Silicon single crystal manufacturing method and silicon single crystal
TW106122684A TWI671440B (en) 2016-12-21 2017-07-06 矽Single crystal manufacturing method, 矽 single crystal and 矽 wafer
JP2021144420A JP2021183563A (en) 2016-12-21 2021-09-06 Silicon wafer

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2016247522A JP6981750B2 (en) 2016-12-21 2016-12-21 Silicon single crystal manufacturing method and silicon single crystal

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2021144420A Division JP2021183563A (en) 2016-12-21 2021-09-06 Silicon wafer

Publications (2)

Publication Number Publication Date
JP2018100201A JP2018100201A (en) 2018-06-28
JP6981750B2 true JP6981750B2 (en) 2021-12-17

Family

ID=62714504

Family Applications (2)

Application Number Title Priority Date Filing Date
JP2016247522A Active JP6981750B2 (en) 2016-12-21 2016-12-21 Silicon single crystal manufacturing method and silicon single crystal
JP2021144420A Pending JP2021183563A (en) 2016-12-21 2021-09-06 Silicon wafer

Family Applications After (1)

Application Number Title Priority Date Filing Date
JP2021144420A Pending JP2021183563A (en) 2016-12-21 2021-09-06 Silicon wafer

Country Status (2)

Country Link
JP (2) JP6981750B2 (en)
TW (1) TWI671440B (en)

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2001034882A1 (en) * 1999-11-11 2001-05-17 Shin-Etsu Handotai Co., Ltd. Silicon single crystal wafer and production method therefor
JP3870650B2 (en) * 2000-01-31 2007-01-24 信越半導体株式会社 Single crystal manufacturing method and single crystal manufacturing apparatus
JP4703934B2 (en) * 2002-02-26 2011-06-15 信越半導体株式会社 Annealed wafer manufacturing method
JP5346744B2 (en) * 2008-12-26 2013-11-20 ジルトロニック アクチエンゲゼルシャフト Silicon wafer and manufacturing method thereof
JP5195671B2 (en) * 2009-07-01 2013-05-08 株式会社Sumco Method for producing silicon single crystal
JP2013163598A (en) * 2012-01-10 2013-08-22 Globalwafers Japan Co Ltd Method for producing silicon wafer
CN105900219B (en) * 2014-01-14 2019-04-26 胜高股份有限公司 Silicon wafer and preparation method thereof

Also Published As

Publication number Publication date
TW201840919A (en) 2018-11-16
JP2018100201A (en) 2018-06-28
JP2021183563A (en) 2021-12-02
TWI671440B (en) 2019-09-11

Similar Documents

Publication Publication Date Title
JP4814207B2 (en) Method and apparatus for manufacturing a silicon semiconductor wafer
JP5515406B2 (en) Silicon wafer and manufacturing method thereof
JP2010040587A (en) Method of manufacturing silicon wafer
JPWO2007013189A1 (en) Silicon wafer and manufacturing method thereof
JP5163459B2 (en) Silicon single crystal growth method and silicon wafer inspection method
JP2010222241A (en) Silicon single crystal wafer for igbt and method for manufacturing silicon single crystal wafer for igbt
JP5283543B2 (en) Method for growing silicon single crystal
KR20150120372A (en) Method for manufacturing silicon monocrystal rod
JP4193610B2 (en) Single crystal manufacturing method
JP2005015312A (en) Method for manufacturing single crystal, and single crystal
KR102369392B1 (en) Silicon block quality determination method, silicon block quality determination program and silicon single crystal manufacturing method
JP3614019B2 (en) Manufacturing method of silicon single crystal wafer and silicon single crystal wafer
JP2002145697A (en) Single crystal silicon wafer, ingot and manufacturing method thereof
JP2020033200A (en) Method for manufacturing silicon single crystal, and silicon wafer
JP2005015313A (en) Method for manufacturing single crystal, and single crystal
JP6981750B2 (en) Silicon single crystal manufacturing method and silicon single crystal
JP2005206391A (en) Method for guaranteeing resistivity of silicon single crystal substrate, method for manufacturing silicon single crystal substrate, and silicon single crystal substrate
JP6418085B2 (en) Silicon single crystal inspection method and manufacturing method
JP6493105B2 (en) Epitaxial silicon wafer
JP2005015290A (en) Method for manufacturing single crystal, and single crystal
JP5668786B2 (en) Method for growing silicon single crystal and method for producing silicon wafer
JP6729411B2 (en) Method for producing silicon single crystal
JP4842861B2 (en) Method for producing silicon single crystal
JP6737232B2 (en) Method for evaluating silicon single crystal and method for manufacturing silicon single crystal
JP3900816B2 (en) Silicon wafer manufacturing method

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20181226

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20191023

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20191112

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20200108

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20200128

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20200422

C60 Trial request (containing other claim documents, opposition documents)

Free format text: JAPANESE INTERMEDIATE CODE: C60

Effective date: 20200422

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20200507

C21 Notice of transfer of a case for reconsideration by examiners before appeal proceedings

Free format text: JAPANESE INTERMEDIATE CODE: C21

Effective date: 20200512

A912 Re-examination (zenchi) completed and case transferred to appeal board

Free format text: JAPANESE INTERMEDIATE CODE: A912

Effective date: 20200529

C211 Notice of termination of reconsideration by examiners before appeal proceedings

Free format text: JAPANESE INTERMEDIATE CODE: C211

Effective date: 20200609

C22 Notice of designation (change) of administrative judge

Free format text: JAPANESE INTERMEDIATE CODE: C22

Effective date: 20210511

C22 Notice of designation (change) of administrative judge

Free format text: JAPANESE INTERMEDIATE CODE: C22

Effective date: 20210706

C22 Notice of designation (change) of administrative judge

Free format text: JAPANESE INTERMEDIATE CODE: C22

Effective date: 20210713

C302 Record of communication

Free format text: JAPANESE INTERMEDIATE CODE: C302

Effective date: 20210720

C13 Notice of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: C13

Effective date: 20210727

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20210903

C23 Notice of termination of proceedings

Free format text: JAPANESE INTERMEDIATE CODE: C23

Effective date: 20210921

C03 Trial/appeal decision taken

Free format text: JAPANESE INTERMEDIATE CODE: C03

Effective date: 20211109

C30A Notification sent

Free format text: JAPANESE INTERMEDIATE CODE: C3012

Effective date: 20211109

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20211118

R150 Certificate of patent or registration of utility model

Ref document number: 6981750

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150