JP5283543B2 - Method for growing silicon single crystal - Google Patents

Method for growing silicon single crystal Download PDF

Info

Publication number
JP5283543B2
JP5283543B2 JP2009055374A JP2009055374A JP5283543B2 JP 5283543 B2 JP5283543 B2 JP 5283543B2 JP 2009055374 A JP2009055374 A JP 2009055374A JP 2009055374 A JP2009055374 A JP 2009055374A JP 5283543 B2 JP5283543 B2 JP 5283543B2
Authority
JP
Japan
Prior art keywords
single crystal
silicon single
silicon
wafer
quartz crucible
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2009055374A
Other languages
Japanese (ja)
Other versions
JP2010208877A (en
Inventor
浩紀 村上
浩二 加藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sumco Corp
Original Assignee
Sumco Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sumco Corp filed Critical Sumco Corp
Priority to JP2009055374A priority Critical patent/JP5283543B2/en
Publication of JP2010208877A publication Critical patent/JP2010208877A/en
Application granted granted Critical
Publication of JP5283543B2 publication Critical patent/JP5283543B2/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Crystals, And After-Treatments Of Crystals (AREA)

Abstract

<P>PROBLEM TO BE SOLVED: To provide a method requiring no irradiation of a silicon single crystal with neutrons, relatively broadening the range of pulling speed of a single crystal and reducing fluctuation of the resistivity in a direction of the pulling axis and fluctuation of the in-plane resistivity in a radial direction of a silicon single crystal. <P>SOLUTION: After a silicon single crystal 11 containing an n-type dopant is pulled from a quartz crucible 13, the silicon single crystal 11 having interstitial oxygen concentration of not more than 6.0&times;10<SP>17</SP>atoms/cm<SP>3</SP>, and not more than 5% of fluctuation of the in-plane resistivity in the radial direction, a silicon raw material 52 is supplied to the crucible 13 and melted, and a new silicon single crystal 11 is pulled from the quartz crucible 13. Thus, a plurality of silicon single crystals 11 are grown. <P>COPYRIGHT: (C)2010,JPO&amp;INPIT

Description

本発明は、絶縁ゲートバイポーラトランジスタに適したシリコンウェーハを製造するために、チョクラルスキー法によりシリコン単結晶を育成する方法と、ウェーハ内部の欠陥が低減されたシリコンウェーハの製造方法に関するものである。   The present invention relates to a method for growing a silicon single crystal by the Czochralski method for manufacturing a silicon wafer suitable for an insulated gate bipolar transistor, and a method for manufacturing a silicon wafer with reduced defects inside the wafer. .

近年、絶縁ゲートバイポーラトランジスタ(Insulated Gate Bipolar Transistor、以下、IGBTという)の開発などが進められている。IGBTは、メモリ等のLSIのようにウェーハの表面近傍だけ(ウェーハの径方向だけ)を使う素子ではなく、ウェーハの厚さ方向(ウェーハの引上げ軸方向)をも使う素子であるので、その特性はウェーハのバルクの品質に影響される。このため、ウェーハ表層部に存在するCOP(Crystal Originated Particle:空孔型凝集欠陥)や酸素析出物だけではなく、ウェーハ内部のCOPや酸素析出物をも低減する必要がある。   In recent years, development of an insulated gate bipolar transistor (hereinafter referred to as IGBT) has been promoted. IGBT is not an element that uses only the vicinity of the wafer surface (only in the radial direction of the wafer) like an LSI such as a memory, but also an element that uses the wafer thickness direction (wafer pull-up axis direction). Is affected by the bulk quality of the wafer. For this reason, it is necessary to reduce not only COP (Crystal Originated Particles) and oxygen precipitates existing in the wafer surface layer but also COP and oxygen precipitates inside the wafer.

そのため、従来は、このようなIGBT用のシリコンウェーハを製造する場合、フローティングゾーン法(以下、FZ法という)でシリコン単結晶を育成していた。ところが、このFZ法では、ウェーハの大口径化が困難であるという問題があり、近年では、チョクラルスキー法(以下、CZ法という)でシリコン単結晶を引上げ、このシリコン単結晶からIGBT用のシリコンウェーハを製造する試みが成されている。例えば、特許文献1には、水素ガス雰囲気中でCZ法によりシリコン単結晶を育成し、シリコン単結晶の径方向全域においてCOP及び転位クラスタが排除され、シリコン単結晶中の格子間酸素濃度が8.5×1017atoms/cm3以下であり、このシリコン単結晶をスライスして得られたシリコンウェーハの面内における抵抗率のばらつきが5%以下であるIGBT用のシリコン単結晶ウェーハが開示されている。このように構成されたIGBT用のシリコン単結晶ウェーハでは、シリコン単結晶の径方向全域においてCOP及び転位クラスタが排除されているので、ウェーハを縦方向に使う素子であるIGBT用のウェーハとして好適である。即ち、シリコン単結晶の径方向全域においてCOP及び転位クラスタが排除されているので、IGBT製造工程におけるウェーハ表面でのゲート酸化膜の形成時に、COPがゲート酸化膜に取込まれることがなく、GOI(Gate Oxide Integrity:ゲート酸化膜の耐圧特性)を劣化させることがない。また転位クラスタが排除されることにより、集積回路におけるリーク電流を防止できるようになっている。 Therefore, conventionally, when manufacturing such a silicon wafer for IGBT, a silicon single crystal has been grown by a floating zone method (hereinafter referred to as FZ method). However, the FZ method has a problem that it is difficult to increase the diameter of the wafer. In recent years, a silicon single crystal is pulled up by the Czochralski method (hereinafter referred to as CZ method), and this silicon single crystal is used for IGBT. Attempts have been made to manufacture silicon wafers. For example, Patent Document 1 discloses that a silicon single crystal is grown by a CZ method in a hydrogen gas atmosphere, COPs and dislocation clusters are excluded in the entire radial direction of the silicon single crystal, and the interstitial oxygen concentration in the silicon single crystal is 8. There is disclosed a silicon single crystal wafer for IGBT having a resistivity variation of 5% or less in a plane of a silicon wafer obtained by slicing the silicon single crystal of 5 × 10 17 atoms / cm 3 or less. ing. In the silicon single crystal wafer for IGBT configured in this way, COP and dislocation clusters are eliminated in the entire radial direction of the silicon single crystal, so that it is suitable as a wafer for IGBT that is an element that uses the wafer in the vertical direction. is there. That is, since COP and dislocation clusters are eliminated in the entire radial direction of the silicon single crystal, COP is not taken into the gate oxide film when forming the gate oxide film on the wafer surface in the IGBT manufacturing process. (Gate Oxide Integrity: gate oxide film withstand voltage characteristic) is not deteriorated. Further, by eliminating dislocation clusters, leakage current in the integrated circuit can be prevented.

一方、特許文献2には、シリコン単結晶をスライスして得られたシリコンウェーハを酸化性雰囲気で熱処理するシリコンウェーハの製造方法が開示されている。この製造方法では、シリコンウェーハを酸化性雰囲気で熱処理する温度をT℃とし、シリコンウェーハの格子間酸素濃度を[Oi]atoms/cm3とするとき、温度Tと格子間酸素濃度[Oi]との関係が次の式(A)を満たすように熱処理される。 On the other hand, Patent Document 2 discloses a silicon wafer manufacturing method in which a silicon wafer obtained by slicing a silicon single crystal is heat-treated in an oxidizing atmosphere. In this manufacturing method, when the temperature at which the silicon wafer is heat-treated in an oxidizing atmosphere is T ° C. and the interstitial oxygen concentration of the silicon wafer is [Oi] atoms / cm 3 , the temperature T and the interstitial oxygen concentration [Oi] Is subjected to heat treatment so as to satisfy the following formula (A) .

[Oi]≦2.123×1021exp(−1.035/k(T+273)) (A)
上記式(A)において、格子間酸素濃度[Oi]は、FT−IR法で測定した値(ASTM F−121,1979年)であり、kはボルツマン定数8.617×10-5eV/Kである。また、シリコン単結晶として、中性子照射によりリンがドープされた単結晶が用いれる。このように製造されたシリコンウェーハでは、シリコンウェーハを酸化性雰囲気で熱処理するとき、熱処理温度Tと格子間酸素濃度[Oi]とが上記関係を満たすように熱処理温度Tを設定すると、酸化熱処理によりシリコンウェーハの表面に生じた格子間シリコン原子がシリコンウェーハの内部に拡散し、これらが空洞であるCOPを埋めるため、シリコンウェーハ内の浅い位置から深い位置まで全域にわたってCOPを消滅させることができる。またCZ法によりシリコン単結晶を育成する際、リンなどのドーパントをドープせずにシリコン単結晶を育成し、育成後のシリコン単結晶に中性子を照射することにより、シリコン単結晶にリンをドープするので、シリコン単結晶の引上げ軸方向の比抵抗を均一にすることができるようになっている。
[Oi] ≦ 2.123 × 10 21 exp (−1.035 / k (T + 273)) (A)
In the above formula (A) , the interstitial oxygen concentration [Oi] is a value measured by the FT-IR method (ASTM F-121, 1979), and k is Boltzmann constant 8.617 × 10 −5 eV / K. It is. As the silicon single crystal, a single crystal doped with phosphorus by neutron irradiation is used. In the silicon wafer thus manufactured, when the silicon wafer is heat-treated in an oxidizing atmosphere, if the heat-treatment temperature T is set so that the heat-treatment temperature T and the interstitial oxygen concentration [Oi] satisfy the above relationship, Interstitial silicon atoms generated on the surface of the silicon wafer diffuse into the silicon wafer and fill the COP that is a cavity, so that the COP can be extinguished from the shallow position to the deep position in the silicon wafer. Further, when a silicon single crystal is grown by the CZ method, the silicon single crystal is grown without doping a dopant such as phosphorus, and the grown silicon single crystal is irradiated with neutrons, so that the silicon single crystal is doped with phosphorus. Therefore, the specific resistance in the pulling axis direction of the silicon single crystal can be made uniform.

特開2007−254274号公報(請求項1、段落[0015])JP 2007-254274 A (Claim 1, paragraph [0015]) 再公表特許 WO2004/073057号公報(請求項1及び2、明細書第3頁第25行〜第4頁第8行、明細書第4頁第14行〜同頁第18行)Republished patent WO2004 / 073057 (Claims 1 and 2, specification page 3, line 25 to page 4, line 8; specification page 4, line 14 to page 18, line 18)

しかし、上記従来の特許文献1に示されたIGBT用のシリコン単結晶ウェーハでは、水素ガス雰囲気中でシリコン単結晶を育成することにより、グローイン欠陥の無い領域を得るために許容される引上げ速度の幅(無欠陥マージン)は拡大するけれども、COP及び転位クラスタが排除されたグローイン欠陥の無いシリコン単結晶を得るためには、これまでのアルゴンガス雰囲気によるシリコン単結晶の育成と同様に、引上げ速度を遅くしなければならず、生産性の低下を招く不具合があった。また、水素ガス雰囲気中でCOPが発生するような育成条件でシリコン単結晶を育成すると、COP発生領域内に水素欠陥と呼ばれる巨大空洞欠陥が発生する問題点もあった。   However, in the above-mentioned conventional silicon single crystal wafer for IGBT shown in Patent Document 1, the pulling rate allowed for obtaining a region free from glow-in defects is obtained by growing the silicon single crystal in a hydrogen gas atmosphere. In order to obtain a silicon single crystal free from glow-in defects in which the width (defect-free margin) is increased but COP and dislocation clusters are eliminated, the pulling rate is the same as in the conventional growth of a silicon single crystal in an argon gas atmosphere. Has to be slowed down, leading to a decrease in productivity. In addition, when a silicon single crystal is grown under a growth condition in which COP is generated in a hydrogen gas atmosphere, there is a problem that a giant cavity defect called a hydrogen defect is generated in the COP generation region.

一方、上記従来の特許文献2に示されたシリコンウェーハの製造方法では、CZ法によりシリコン単結晶を育成する際には、リン等をドープせずにシリコン単結晶を育成して、育成後のシリコン単結晶に中性子を照射することにより、単結晶の径方向及び引上げ軸方向に抵抗率の均一なシリコンウェーハを得ることができる。このような、中性子照射の技術はドーパント濃度の均一化を図る上で有効な方法であるけれども、中性子照射は重水炉などの原子炉を用いて行なわなければならず、このような処理が行なえる機関は全世界を通しても僅かしか存在しない。このため、中性子照射を採用する場合、工業生産的に大量に製品ウェーハを製造できなくなることが予想される。また、中性子照射により単結晶内に導入された照射ダメージを回復するための熱処理が必要となり、製造コストを押上げてしまうとともに、中性子照射ではリンをドープした単結晶しか製造することができないという問題点もあった。   On the other hand, in the method for manufacturing a silicon wafer shown in the above-mentioned conventional patent document 2, when a silicon single crystal is grown by the CZ method, the silicon single crystal is grown without doping phosphorus or the like, By irradiating the silicon single crystal with neutrons, a silicon wafer having a uniform resistivity in the radial direction and the pulling axis direction of the single crystal can be obtained. Although such a neutron irradiation technique is an effective method for achieving a uniform dopant concentration, the neutron irradiation must be performed using a nuclear reactor such as a heavy water reactor, and such treatment can be performed. There are only a few institutions throughout the world. For this reason, when neutron irradiation is adopted, it is expected that a large number of product wafers cannot be manufactured industrially. In addition, a heat treatment is required to recover the irradiation damage introduced into the single crystal by neutron irradiation, which raises the manufacturing cost and that only a single crystal doped with phosphorus can be manufactured by neutron irradiation. There was also a point.

また、上記従来の特許文献2に示されたシリコンウェーハの製造方法では、特定の格子間酸素濃度と特定の酸化熱処理温度との関係を満足するように、シリコンウェーハ中の酸素濃度とその後の酸化熱処理条件を調整することにより、ウェーハ表層部だけではなく、ウェーハ内の全域にわたってCOPを消滅させることができるけれども、元々単結晶内に存在するCOPのサイズが大きい場合やCOPの密度が高い場合には、酸化熱処理を施してもCOPを完全に消滅させることはできない問題があった。このため、単結晶の育成段階でCOPのサイズが小さくなるようにシリコン単結晶を育成する必要がある。これまで、単結晶中のCOPサイズを小さくする技術として、単結晶の育成段階での冷却を促進させ、引上げ速度を大きくすることにより、単結晶内に形成されるCOPのサイズを小さくすることができるということが知られている。一方、IGBT用ウェーハとしては一般に高い抵抗率を有するウェーハの提供が要求されるが、このようなウェーハを作るための単結晶を育成する際に、ドーパント濃度の僅かな差が、育成される単結晶の抵抗率を大きく変化させる原因になる。そのため、COPサイズを小さくするために高冷却速度、高速引上げを行なうと、単結晶と融液との固液界面形状が上側に凸となる形状になり過ぎてしまうことから、単結晶の径方向のドーパント濃度が大きくばらついてしまう問題点もあった。   Further, in the method for manufacturing a silicon wafer disclosed in the above-mentioned conventional patent document 2, the oxygen concentration in the silicon wafer and the subsequent oxidation are so satisfied that the relationship between the specific interstitial oxygen concentration and the specific oxidation heat treatment temperature is satisfied. By adjusting the heat treatment conditions, the COP can be extinguished not only on the surface layer of the wafer but also in the entire area of the wafer. However, when the size of the COP originally present in the single crystal is large or the density of the COP is high. However, there was a problem that COP could not be completely extinguished even by performing an oxidation heat treatment. For this reason, it is necessary to grow the silicon single crystal so that the size of the COP is reduced in the stage of growing the single crystal. Until now, as a technique for reducing the COP size in a single crystal, it is possible to reduce the size of the COP formed in the single crystal by promoting cooling at the stage of growing the single crystal and increasing the pulling rate. It is known that you can. On the other hand, in general, it is required to provide a wafer having a high resistivity as an IGBT wafer. However, when growing a single crystal for making such a wafer, a slight difference in the dopant concentration is caused by a single crystal to be grown. This causes a large change in the resistivity of the crystal. Therefore, if the high cooling rate and high speed pulling are performed in order to reduce the COP size, the solid-liquid interface shape between the single crystal and the melt becomes a shape that protrudes upward, so the radial direction of the single crystal. There is also a problem in that the dopant concentration of the material varies greatly.

また、IGBT用のシリコン単結晶ウェーハとしては、これまで以上に酸素濃度が可及的に低減され、かつ面内の抵抗分布が均一なシリコンウェーハの提供が要求される。シリコン単結晶中の酸素濃度を低下させる技術として、これまでシリコン融液に水平磁場を印加してるつぼの回転速度を遅くすることにより、石英るつぼからシリコン融液中への酸素の取込み量を低減することができ、単結晶中の格子間酸素濃度を低下できることが知られていた。しかしながら、本発明者らの実験によれば、シリコン融液に水平磁場を印加しるつぼの回転速度を低速にするだけでは、格子間酸素濃度が6.0×1017atoms/cm3以下というような極めて酸素濃度の低いシリコン単結晶の育成が行えないことが明らかとなった。また、シリコン単結晶の回転速度を速めると、シリコン単結晶の面内のドーパント濃度(抵抗率分布)が均一化することが知られているが、単結晶の回転速度を速めると酸素濃度が上昇してしまう問題がある。ところが、単結晶とシリコン融液との固液界面の形状が平坦化するような育成条件であれば、単結晶の回転速度を遅くしても単結晶の径方向のドーパント濃度分布が悪化せず、格子間酸素濃度をより低減できることを知見した。 Moreover, as a silicon single crystal wafer for IGBT, it is required to provide a silicon wafer in which the oxygen concentration is reduced as much as possible and the in-plane resistance distribution is uniform. As a technique for reducing the oxygen concentration in silicon single crystals, the amount of oxygen taken into the silicon melt from the quartz crucible has been reduced by applying a horizontal magnetic field to the silicon melt to slow the crucible rotation speed. It has been known that the interstitial oxygen concentration in the single crystal can be reduced. However, according to the experiments by the present inventors, the interstitial oxygen concentration is 6.0 × 10 17 atoms / cm 3 or less simply by reducing the rotation speed of the crucible applying a horizontal magnetic field to the silicon melt. It has become clear that it is impossible to grow a silicon single crystal having a very low oxygen concentration. In addition, it is known that increasing the rotational speed of a silicon single crystal makes the dopant concentration (resistivity distribution) in the plane of the silicon single crystal uniform, but increasing the rotational speed of the single crystal increases the oxygen concentration. There is a problem. However, if the growth conditions are such that the shape of the solid-liquid interface between the single crystal and the silicon melt is flattened, the dopant concentration distribution in the radial direction of the single crystal does not deteriorate even if the rotation speed of the single crystal is reduced. It was found that the interstitial oxygen concentration can be further reduced.

本発明の目的は、シリコン単結晶に中性子を照射せずに済み、単結晶の引上げ速度の幅を比較的広くすることができ、更にシリコン単結晶の引上げ軸方向における抵抗率及び径方向の面内抵抗率のバラツキを低減することができる、シリコン単結晶の育成方法を提供することにある。   The object of the present invention is to irradiate the silicon single crystal with neutrons, and can relatively widen the pulling speed of the single crystal. Further, the resistivity in the pulling axis direction and the radial surface of the silicon single crystal. An object of the present invention is to provide a method for growing a silicon single crystal that can reduce variations in internal resistivity.

本発明の第1の観点は、チャンバに収容された石英るつぼにシリコン融液を貯留し、このシリコン融液に種結晶を浸漬して回転させながら引上げることにより、種結晶からシリコン単結晶を引上げて育成するシリコン単結晶の育成方法において、石英るつぼ内のシリコン融液に0.2T以上の水平磁場を印加するとともに、石英るつぼの回転速度を1.5rpm以下、育成中のシリコン単結晶の回転速度を7rpm以下とし、シリコン単結晶の引上げ速度をCOP欠陥及び転位クラスタが排除可能な引上げ速度として、石英るつぼから、シリコン単結晶内の格子間酸素濃度が6.0×1017atoms/cm3以下であり、下記式(1)から算出されるシリコン単結晶の径方向の面内抵抗率のバラツキΔρが5%以下であるn型ドーパントを含有するシリコン単結晶を引上げた後、このシリコン単結晶を引上げた同一の石英るつぼ内にシリコン原料を供給して溶融させ、石英るつぼから新たに別のシリコン単結晶を引上げることにより、複数本のシリコン単結晶を育成することを特徴とする。
Δρ=(面内抵抗率の最大値−面内抵抗率の最小値)/面内抵抗率の最小値×100(1)
但し、式(1)中、面内抵抗率の最大値及び面内抵抗率の最小値とは、ウェーハ中心を通る径方向の直線上にあるウェーハ中心1カ所、ウェーハ中心と外周の中間2カ所、ウェーハ外周2カ所の計5カ所で測定した面内抵抗率のうちの最大値、最小値をいう。
A first aspect of the present invention is to store a silicon melt in a quartz crucible housed in a chamber, and immerse the seed crystal in the silicon melt and pull it up while rotating to obtain a silicon single crystal from the seed crystal. In the method of growing a silicon single crystal that is pulled up, a horizontal magnetic field of 0.2 T or more is applied to the silicon melt in the quartz crucible, the rotation speed of the quartz crucible is 1.5 rpm or less, and the growing silicon single crystal The rotation speed is set to 7 rpm or less, and the pulling speed of the silicon single crystal is set to a pulling speed at which COP defects and dislocation clusters can be eliminated. From the quartz crucible, the interstitial oxygen concentration in the silicon single crystal is 6.0 × 10 17 atoms / cm. 3 or less, including the n-type dopant variation Δρ plane resistivity in the radial direction of the silicon single crystal which is calculated from the following equation (1) is 5% or less After was pulled silicon single crystal to be, the same was pulled this silicon single-crystal silicon material in the quartz crucible by supplying melted and by Ru newly pulled another silicon single crystal from the quartz crucible, a plurality of It is characterized by growing a silicon single crystal.
Δρ = (maximum in-plane resistivity−minimum in-plane resistivity) / minimum in-plane resistivity × 100 (1)
However, in the formula (1), the maximum value of the in-plane resistivity and the minimum value of the in-plane resistivity are one in the wafer center on the radial straight line passing through the wafer center and two in the middle between the wafer center and the outer periphery. The maximum value and the minimum value of the in-plane resistivity measured at a total of five locations on the wafer outer periphery at two locations.

本発明の第1の観点の育成方法では、n型ドーパントを含有するシリコン融液からCZ法を用いてシリコン単結晶を引上げるので、シリコン単結晶に中性子を照射せずに済む。この結果、中性子照射によるリンドープにおける問題点、即ち中性子照射によるリンドープを行った単結晶の生産性が極めて低く十分な量を市場に供給できなかったり、或いは中性子照射による単結晶のダメージの回復処理が必要となるという問題点を解消することができる。また、シリコン単結晶を引上げた後、このシリコン単結晶を引上げた同一の石英るつぼ内にシリコン原料を供給して溶融させ、石英るつぼから先に育成したシリコン単結晶と同等の品質特性を有する別のシリコン単結晶を新たに引上げることにより、複数本のシリコン単結晶を育成する、いわゆるマルチプリングで引上げる。これにより、シリコン単結晶の直胴部トップからボトムまで、引上げ軸方向における抵抗率のバラツキが少ないシリコン単結晶を複数本引上げることができる。 In the growth method according to the first aspect of the present invention, the silicon single crystal is pulled up from the silicon melt containing the n-type dopant using the CZ method, so that it is not necessary to irradiate the silicon single crystal with neutrons. As a result, there is a problem with phosphorus doping by neutron irradiation, that is, the productivity of single crystals that have been phosphorus doped by neutron irradiation is extremely low, and a sufficient amount cannot be supplied to the market, or damage recovery of single crystals by neutron irradiation is not possible. The problem of necessity can be solved. Further, after it was pulled silicon single crystal, another silicon single crystal silicon material is supplied and melted in the same quartz crucible was pulled up, with a silicon single crystal the same quality characteristics grown above the quartz crucible The silicon single crystal is newly pulled to grow a plurality of silicon single crystals, so-called multi-pulling. Thereby, a plurality of silicon single crystals with little variation in resistivity in the pulling axis direction can be pulled from the top to the bottom of the straight body portion of the silicon single crystal.

また、シリコン融液に水平磁場を印加し、るつぼの回転速度を遅くし、更に単結晶の回転速度を遅くしたので、単結晶の径方向のn型ドーパントの濃度分布を均一に保ったまま、単結晶内の格子間酸素濃度を低減できる。 In addition , since a horizontal magnetic field was applied to the silicon melt, the rotational speed of the crucible was slowed, and the rotational speed of the single crystal was further slowed down, so that the concentration distribution of the n-type dopant in the radial direction of the single crystal was kept uniform, The interstitial oxygen concentration in the single crystal can be reduced.

本発明実施形態のシリコン単結晶の育成装置の縦断面構成図である。It is a longitudinal section lineblock diagram of a growth device of a silicon single crystal of an embodiment of the present invention. 左半分は冷却速度の速いホットゾーンで育成したシリコン単結晶中に発生する結晶欠陥の生成挙動を示す模式図であり、右半分は無欠陥単結晶の育成に適したホットゾーンで育成したシリコン単結晶中に発生する結晶欠陥の生成挙動を示す模式図である。The left half is a schematic diagram showing the generation behavior of crystal defects generated in a silicon single crystal grown in a hot zone with a fast cooling rate, and the right half is a single silicon grown in a hot zone suitable for growing a defect-free single crystal. It is a schematic diagram which shows the production | generation behavior of the crystal defect which generate | occur | produces in a crystal | crystallization. 実施例1のシリコン単結晶内の格子間酸素濃度を示す図である。FIG. 4 is a graph showing the interstitial oxygen concentration in the silicon single crystal of Example 1. 実施例1のシリコン単結晶内の面内抵抗率を示す図である。4 is a diagram showing in-plane resistivity in the silicon single crystal of Example 1. FIG. 実施例1のシリコン単結晶内の面内抵抗率のバラツキを示す図である。FIG. 4 is a diagram showing variation in in-plane resistivity within the silicon single crystal of Example 1. 参考及び比較例1のウェーハについて光散乱体(COP)発生状況を示す図である。It is a figure which shows the light scatterer (COP) generation | occurrence | production situation about the wafer of the reference example 2 and the comparative example 1. FIG. 参考及び比較例1のウェーハについて測定したGOIの歩留まりを示す図である。It is a figure which shows the yield of GOI measured about the wafer of the reference example 2 and the comparative example 1. FIG.

次に本発明を実施するための形態を図面に基づいて説明する。本発明に使用される装置は、特に限定されないが、例えば、図1に示す育成装置を用いることができる。このシリコン単結晶11の育成装置は、内部を真空可能に構成されたメインチャンバ12と、このチャンバ12内の中央に設けられた石英るつぼ13とを備える。メインチャンバ12は円筒状の真空容器である。この石英るつぼ13は、黒鉛るつぼに載置され、この黒鉛るつぼの底部にはシャフト14の上端が接続され、このシャフト14の下端にはシャフト14を介して石英るつぼ13を回転させかつ昇降させる駆動手段16が設けられる。更に石英るつぼ13の外周面は円筒状のヒータ17により石英るつぼ13の外周面から所定の間隔をあけて包囲され、このヒータ17の外周面は円筒状の保温筒18によりヒータ17の外周面から所定の間隔をあけて包囲される。   Next, an embodiment for carrying out the present invention will be described based on the drawings. Although the apparatus used for this invention is not specifically limited, For example, the growing apparatus shown in FIG. 1 can be used. The apparatus for growing silicon single crystal 11 includes a main chamber 12 configured to be evacuated inside, and a quartz crucible 13 provided in the center of the chamber 12. The main chamber 12 is a cylindrical vacuum container. The quartz crucible 13 is placed on a graphite crucible, the upper end of a shaft 14 is connected to the bottom of the graphite crucible, and the lower end of the shaft 14 is driven to rotate and lift the quartz crucible 13 via the shaft 14. Means 16 are provided. Further, the outer peripheral surface of the quartz crucible 13 is surrounded by a cylindrical heater 17 at a predetermined interval from the outer peripheral surface of the quartz crucible 13. The outer peripheral surface of the heater 17 is surrounded by the cylindrical heat insulating cylinder 18 from the outer peripheral surface of the heater 17. Surrounded by a predetermined interval.

一方、メインチャンバ12の上端には、内部が連通するようにメインチャンバ12より小径の円筒状のプルチャンバ19が接続される。このプルチャンバ19の上端には引上げ回転手段20が設けられる。この引上げ回転手段20は、下端にシードチャック21が取付けられた引上げ軸22を昇降させるとともに、この引上げ軸22をその軸線を中心に回転させるように構成される。また上記シードチャック21には種結晶23が着脱可能に装着される。この種結晶22の下端をシリコン融液15中に浸漬した後、種結晶22を引上げ回転手段20により回転させかつ引上げるとともに、石英るつぼ13をるつぼ駆動手段16により回転させかつ上昇させることにより、種結晶23の下端からシリコン単結晶11を引上げて育成するように構成される。   On the other hand, a cylindrical pull chamber 19 having a smaller diameter than the main chamber 12 is connected to the upper end of the main chamber 12 so as to communicate with the inside. A pulling rotation means 20 is provided at the upper end of the pull chamber 19. The pulling rotation means 20 is configured to move up and down a pulling shaft 22 having a seed chuck 21 attached to the lower end, and to rotate the pulling shaft 22 about its axis. A seed crystal 23 is detachably attached to the seed chuck 21. After immersing the lower end of the seed crystal 22 in the silicon melt 15, the seed crystal 22 is rotated and pulled up by the pulling and rotating means 20, and the quartz crucible 13 is rotated and raised by the crucible driving means 16. The silicon single crystal 11 is pulled up and grown from the lower end of the seed crystal 23.

また、この育成装置には、減少したシリコン融液15を補給するため、石英るつぼ13に多結晶シリコン原料52を供給するための原料供給管51が設けられ、シリコン単結晶11を育成装置から取り出した後の石英るつぼ13内に残るシリコン融液15の液面上に供給するようになっている。原料供給管51は上端側が、図示しない支持手段により支持されて垂下される。これにより、マルチプリングによる引上げが可能となっている。なお、ここでは育成装置の外部から原料供給管51を挿入するようにした原料供給形態を示したが、これに限定されるものではなく、例えば育成装置内に底部が開閉可能な原料供給装置内部に多結晶シリコン原料52を充填するようにして原料供給を行う形態等であってもよい。   In addition, this growth apparatus is provided with a raw material supply pipe 51 for supplying polycrystalline silicon raw material 52 to the quartz crucible 13 in order to supply the reduced silicon melt 15, and the silicon single crystal 11 is taken out from the growth apparatus. After that, the silicon melt 15 remaining in the quartz crucible 13 is supplied onto the liquid surface. The upper end side of the raw material supply pipe 51 is supported and suspended by a support means (not shown). As a result, pulling by multiple pulling is possible. In addition, although the raw material supply form which inserted the raw material supply pipe | tube 51 from the exterior of the growth apparatus was shown here, it is not limited to this, For example, inside the raw material supply apparatus which can open and close a bottom part in a growth apparatus Alternatively, the raw material may be supplied so as to be filled with the polycrystalline silicon raw material 52.

メインチャンバ12内にはアルゴンガス等の不活性ガスが流通される。プルチャンバ19の側壁にはガス供給パイプ24の一端が接続され、このガス供給パイプ24の他端は不活性ガスを貯留するタンク(図示せず)に接続される。またメインチャンバ12の下壁にはガス排出パイプ26の一端が接続され、このガス排出パイプ26の他端は真空ポンプ27の吸入口に接続される。タンク内の不活性ガスは、ガス供給パイプ24を通ってプルチャンバ19内に導入され、メインチャンバ12内を通った後、ガス排出パイプ26を通ってメインチャンバ12から排出されるように構成される。なお、ガス供給パイプ24及び排出パイプ26にはこれらのパイプを流れる不活性ガスの流量を調整する第1及び第2流量調整弁41,42がそれぞれ設けられる。   An inert gas such as argon gas is circulated in the main chamber 12. One end of a gas supply pipe 24 is connected to the side wall of the pull chamber 19, and the other end of the gas supply pipe 24 is connected to a tank (not shown) that stores an inert gas. One end of a gas discharge pipe 26 is connected to the lower wall of the main chamber 12, and the other end of the gas discharge pipe 26 is connected to the suction port of the vacuum pump 27. The inert gas in the tank is introduced into the pull chamber 19 through the gas supply pipe 24, passes through the main chamber 12, and is then discharged from the main chamber 12 through the gas discharge pipe 26. . The gas supply pipe 24 and the exhaust pipe 26 are provided with first and second flow rate adjusting valves 41 and 42 for adjusting the flow rate of the inert gas flowing through these pipes, respectively.

またメインチャンバ12内には、シリコン単結晶11外周面へのヒータ17の輻射熱の照射を遮るとともに、上記不活性ガスを整流するための熱遮蔽体28が設けられる。この熱遮蔽体28は、下方に向うに従って直径が次第に小さくなりかつシリコン融液15から引上げられるシリコン単結晶11の外周面をこの外周面から所定の間隔をあけて包囲する円錐台状の筒体28aと、この筒体28aの上縁に連設され外方に略水平方向に張り出すフランジ部28bとを有する。熱遮蔽体28は、フランジ部28bを保温筒18上にリング板28cを介して載置することにより、筒体28aの下縁がシリコン融液15表面から所定のギャップをあけて上方に位置するようにメインチャンバ12内に固定される。更にシリコン融液15には水平磁場29を印加しながらシリコン単結晶11を引上げるように構成される。この水平磁場29は、同一のコイル直径を有する第1及び第2コイル31,32を、石英るつぼ13の外周面から水平方向に所定の間隔をあけた外側方に、石英るつぼ13を中心として互いに対向するように配設し、これらのコイル31,32にそれぞれ同一向きの電流を流すことにより発生する。   A heat shield 28 is provided in the main chamber 12 to block the irradiation of the radiant heat of the heater 17 to the outer peripheral surface of the silicon single crystal 11 and to rectify the inert gas. The heat shield 28 has a truncated cone-like cylinder that gradually decreases in diameter as it goes downward and surrounds the outer peripheral surface of the silicon single crystal 11 pulled up from the silicon melt 15 at a predetermined interval from the outer peripheral surface. 28a and a flange portion 28b that is connected to the upper edge of the cylindrical body 28a and projects outward in a substantially horizontal direction. In the heat shield 28, the flange portion 28b is placed on the heat retaining cylinder 18 via the ring plate 28c, so that the lower edge of the cylinder 28a is positioned above the surface of the silicon melt 15 with a predetermined gap. In this way, it is fixed in the main chamber 12. Further, the silicon melt 15 is configured to pull up the silicon single crystal 11 while applying a horizontal magnetic field 29. The horizontal magnetic field 29 causes the first and second coils 31 and 32 having the same coil diameter to be placed outward from the outer peripheral surface of the quartz crucible 13 at a predetermined distance in the horizontal direction and centered on the quartz crucible 13. It is arranged so as to oppose each other, and is generated by flowing currents in the same direction through these coils 31 and 32, respectively.

このように構成された装置を用いてシリコン単結晶11を育成する方法を説明する。先ずシリコン原料の溶解前(溶解後であってもよい。)にP(リン)、As(ヒ素)、Sb(アンチモン)等のn型ドーパントを添加してシリコン融液15にn型ドーパントを含有させる。IGBT用として要求されるシリコンウェーハの抵抗率範囲は10Ωcm〜1000Ωcmであり、この抵抗率範囲を満足するようにn型ドーパントの含有量が調整される。   A method for growing the silicon single crystal 11 using the apparatus configured as described above will be described. First, an n-type dopant such as P (phosphorus), As (arsenic), Sb (antimony) or the like is added before the silicon raw material is dissolved (or after the dissolution), and the silicon melt 15 contains the n-type dopant. Let The resistivity range of the silicon wafer required for IGBT is 10 Ωcm to 1000 Ωcm, and the content of the n-type dopant is adjusted so as to satisfy this resistivity range.

また第1及び第2コイル31,32にそれぞれ同一向きの電流を流すことにより水平磁場29を発生させる。この水平磁場29の磁場強度はシリコン融液15表面と石英るつぼ13の中心軸との交点で測定され、その磁場強度が0.2T(テスラ)以上となるように、第1及び第2コイル31,32に流れる電流が制御される。磁場強度が0.2T未満ではシリコン単結晶11への酸素の取込みを低減するという効果が薄れてしまうからである。但し、過度に磁場強度を高くすると、石英るつぼ13の内表面の劣化を促進し単結晶11の有転位化を招くおそれがあるため、磁場強度を0.5T以下とすることが望ましい。   Further, a horizontal magnetic field 29 is generated by flowing currents in the same direction through the first and second coils 31 and 32, respectively. The magnetic field strength of the horizontal magnetic field 29 is measured at the intersection of the surface of the silicon melt 15 and the central axis of the quartz crucible 13, and the first and second coils 31 so that the magnetic field strength is 0.2 T (Tesla) or more. , 32 is controlled. This is because if the magnetic field strength is less than 0.2 T, the effect of reducing the uptake of oxygen into the silicon single crystal 11 is diminished. However, if the magnetic field strength is excessively increased, the deterioration of the inner surface of the quartz crucible 13 may be promoted and the single crystal 11 may be dislocated. Therefore, the magnetic field strength is desirably 0.5 T or less.

本発明の実施の形態では、COP欠陥及び転位クラスタが排除されたシリコン単結晶を育成する方法である。図2は、単結晶の引上げ速度をV(mm/min)、固液界面近傍の引上げ軸方向の温度勾配をG(℃/min)としたときの比V/Gを縦軸とした場合の、結晶欠陥の生成挙動を示す模式図である。この実施の形態では、シリコン単結晶の引上げ速度をCOP欠陥及び転位クラスタが排除可能な条件、即ち図2におけるA領域或いはA領域とOSFリングが含まれる領域となる育成条件で引上げる。引上げ速度、ホットゾーン以外の条件は、後述する参考の実施の形態の引上げ条件と同じ条件とすることができる。 The implementation of the embodiment of the present invention is a method for growing a silicon single crystal which COP defects and dislocation clusters are eliminated. FIG. 2 shows a case where the vertical axis is the ratio V / G where the pulling rate of the single crystal is V (mm / min) and the temperature gradient in the pulling axis direction near the solid-liquid interface is G (° C./min). It is a schematic diagram which shows the production | generation behavior of a crystal defect. In this embodiment, the pulling rate of the silicon single crystal is raised under conditions that allow COP defects and dislocation clusters to be eliminated, that is, growth conditions that become an A region or an A region and an OSF ring in FIG. Conditions other than the pulling speed and hot zone can be the same as the pulling conditions of the reference embodiment described later.

この実施の形態では、育成後のシリコン単結晶において、COP欠陥及び転位クラスタが既に排除されているため、後述する参考の実施の形態に比べ、引上げ速度が遅く、シリコン単結晶の生産性という点では不利なものの、その後の酸化熱処理を行う工程を省略することができるという利点がある。 In this embodiment, since COP defects and dislocation clusters have already been eliminated in the grown silicon single crystal, the pulling speed is lower than in the reference embodiment described later, and the productivity of the silicon single crystal is high. However, although it is disadvantageous, there is an advantage that the subsequent oxidation heat treatment step can be omitted.

参考の形態では、COP欠陥の発生領域を含むシリコン単結晶を育成する方法である。この参考の形態では、育成後のシリコン単結晶において、所定サイズ及び密度のCOP欠陥を含んでいるため、その後の酸化熱処理を行う必要がある。しかし、上記本発明の実施の形態に比べ、引上げ速度を速くすることができるため、シリコン単結晶の生産性の点において有利である。 In the reference embodiment, a silicon single crystal including a COP defect generation region is grown. In this reference embodiment, the grown silicon single crystal contains COP defects having a predetermined size and density, and therefore, it is necessary to perform subsequent oxidation heat treatment. However, compared to the form of implementation of the present invention, it is possible to increase the pulling rate, which is advantageous in terms of productivity of the silicon single crystal.

育成されたシリコン単結晶に含まれるCOP欠陥は、後工程の熱処理において、消滅させ得るサイズ及び密度にする必要があるため、所望の引上げ条件とする必要がある。例えば、育成するシリコン単結晶11の中心部が融点から1370℃までの温度域における単結晶11の引上げ軸方向の温度勾配のうち、単結晶11の中心部の温度勾配をGcとし、単結晶11の外周部の温度勾配をGeとするとき、Gc/Ge≧1という関係を満たす条件下でCOPが発生するようにシリコン単結晶11を育成する。Gc/Ge≧1という関係を満たす条件下でCOPが発生するようにシリコン単結晶11を育成することにより、COPのサイズが小さくかつその密度が低い単結晶11を得ることができる。   The COP defect contained in the grown silicon single crystal needs to have a size and density that can be eliminated in the subsequent heat treatment, and therefore needs to be in a desired pulling condition. For example, of the temperature gradient in the pulling axis direction of the single crystal 11 in the temperature range from the melting point to 1370 ° C. of the center of the silicon single crystal 11 to be grown, the temperature gradient at the center of the single crystal 11 is Gc. The silicon single crystal 11 is grown so that COP is generated under the condition satisfying the relationship of Gc / Ge ≧ 1, where Ge is the temperature gradient of the outer periphery of the substrate. By growing the silicon single crystal 11 so that COP is generated under the condition satisfying the relationship of Gc / Ge ≧ 1, the single crystal 11 having a small COP size and a low density can be obtained.

図2においてホットゾーンAとは、温度勾配GcとGeがGc/Ge<1となる条件で引上げたものであり、ホットゾーンBとは、温度勾配GcとGeがGc/Ge≧1という関係を満たす条件で引上げたものである。図2に示すように、ホットゾーンA、即ち引上げ速度を速くしてCOPサイズを縮小化させるのに適した冷却速度の速いホットゾーンで単結晶を育成すると、単結晶内のCOPのサイズは小さくなるけれども、その密度は高くなってしまう。そのため、その後の酸化熱処理によってウェーハの径方向及び厚さ方向、即ち引上げ軸方向の全域にわたってCOPを消滅させることは困難となる。一方、ホットゾーンBで単結晶を育成すると、シリコン単結晶中のCOPサイズは、ホットゾーンAで引上げたものよりもサイズが小さい。特に、図2の2点鎖線で囲まれたB領域では、COPサイズが小さく、密度も低いため、その後の酸化熱処理によってウェーハの径方向及び厚さ方向の全域にわたってCOPを消滅させることができる。この参考の形態では、シリコン単結晶中のCOPサイズ及び密度が、上記図2のB領域になるような条件で引上げる。このような条件で引上げられるシリコン単結晶内のCOP欠陥は、具体的には、サイズが100nm以下であり、かつ密度が3×106atoms/cm3以下であるのが好ましい。 In FIG. 2, the hot zone A is raised under the condition that the temperature gradients Gc and Ge are Gc / Ge <1, and the hot zone B is the relationship that the temperature gradients Gc and Ge are Gc / Ge ≧ 1. It was pulled up under the conditions to satisfy. As shown in FIG. 2, when a single crystal is grown in the hot zone A, that is, a hot zone having a high cooling rate suitable for reducing the COP size by increasing the pulling rate, the size of the COP in the single crystal is reduced. However, the density will increase. Therefore, it becomes difficult to extinguish COP over the entire area in the radial direction and thickness direction of the wafer, that is, in the pulling axis direction, by the subsequent oxidation heat treatment. On the other hand, when a single crystal is grown in the hot zone B, the COP size in the silicon single crystal is smaller than that pulled in the hot zone A. In particular, in the region B surrounded by the two-dot chain line in FIG. 2, the COP size is small and the density is low, so that the COP can be extinguished over the entire area in the radial direction and the thickness direction of the wafer by the subsequent oxidation heat treatment. In this reference embodiment, the COP size and density in the silicon single crystal are increased under the condition that the region B in FIG. Specifically, the COP defects in the silicon single crystal pulled up under such conditions are preferably 100 nm or less in size and 3 × 10 6 atoms / cm 3 or less in density.

シリコン単結晶11の育成中における石英るつぼ13の回転速度は1.5rpm以下、好ましくは0.3rpm以下に設定するのが好ましく、育成中のシリコン単結晶11の回転速度は7rpm以下、更に好ましくは5rpm以下に設定する。ここで、石英るつぼ13の回転速度を1.5rpm以下とし、シリコン単結晶11の回転速度を7rpm以下としたのは、シリコン単結晶11の格子間酸素濃度を6.0×1017atoms/cm3以下に保つとともに、n型ドーパントを含有するシリコン融液15からシリコン単結晶11を引上げても、シリコン単結晶11内の径方向の面内抵抗率のバラツキを5%以下に保つためである。なお、シリコン単結晶11の回転速度の下限は0.5rpm以上とすることが望ましく、これよりも遅い場合にはシリコン単結晶11に変形を生じたり、面内の抵抗率分布が悪化することになる。上述のように、Gc/Ge≧1という関係を満たす条件とすることで、単結晶11とシリコン融液15との固液界面の形状が平坦化し、この状態でシリコン融液15に水平磁場29を印加し、石英るつぼ13の回転速度を遅くし、更に単結晶11の回転速度を遅くすることで、単結晶11の径方向のn型ドーパントの濃度分布を均一に保ったまま、単結晶11内の格子間酸素濃度を低減できる。 The rotation speed of the quartz crucible 13 during the growth of the silicon single crystal 11 is set to 1.5 rpm or less, preferably 0.3 rpm or less. The rotation speed of the silicon single crystal 11 during the growth is preferably 7 rpm or less, more preferably Set to 5 rpm or less. Here, the rotation speed of the quartz crucible 13 is 1.5 rpm or less and the rotation speed of the silicon single crystal 11 is 7 rpm or less. The interstitial oxygen concentration of the silicon single crystal 11 is 6.0 × 10 17 atoms / cm. This is because the variation of the in-plane resistivity in the radial direction in the silicon single crystal 11 is kept at 5% or less even when the silicon single crystal 11 is pulled up from the silicon melt 15 containing the n-type dopant. . Note that the lower limit of the rotational speed of the silicon single crystal 11 is desirably 0.5 rpm or more, and if it is slower than this, the silicon single crystal 11 is deformed or the in-plane resistivity distribution is deteriorated. Become. As described above, by satisfying the condition of Gc / Ge ≧ 1, the shape of the solid-liquid interface between the single crystal 11 and the silicon melt 15 is flattened, and in this state, the horizontal magnetic field 29 is applied to the silicon melt 15. Is applied, the rotation speed of the quartz crucible 13 is decreased, and the rotation speed of the single crystal 11 is further decreased, so that the concentration distribution of the n-type dopant in the radial direction of the single crystal 11 is kept uniform and the single crystal 11 The interstitial oxygen concentration can be reduced.

また、本発明では、マルチプリング法によって、シリコン単結晶11の引上げを行う。このマルチプリング法による引上げでは、引上げる単結晶11の直径、目標とする抵抗率の範囲及びシリコン融液15に添加するn型ドーパントの偏析係数から、単結晶11における引上げ軸方向の抵抗率のバラツキが所定の値以下となるように、引上げる単結晶11の直胴部トップからボトムまでの長さを予め設定しておく。そして、この予め設定した長さまで単結晶11を引上げた後、育成装置に設けられた原料供給管51から同一石英るつぼ内にシリコン原料を供給して溶融させ、再び種結晶22をシリコン融液15中に浸漬させて同一の石英るつぼから新たに別のシリコン単結晶を引上げることにより、複数本のシリコン単結晶を育成する。これにより、単結晶11における引上げ軸方向の抵抗率のバラツキがより少ない単結晶11を育成することができる。 In the present invention, the silicon single crystal 11 is pulled by a multiple pulling method. In the pulling by this multiple pulling method, the resistivity of the single crystal 11 in the pulling axis direction is determined from the diameter of the single crystal 11 to be pulled, the target resistivity range, and the segregation coefficient of the n-type dopant added to the silicon melt 15. The length from the top to the bottom of the straight body portion of the single crystal 11 to be pulled up is set in advance so that the variation is not more than a predetermined value. And after pulling up the single crystal 11 to this preset length, a silicon raw material is supplied and melted in the same quartz crucible from the raw material supply pipe 51 provided in the growing apparatus, and the seed crystal 22 is again melted into the silicon melt 15. A plurality of silicon single crystals are grown by immersing them and pulling up another silicon single crystal from the same quartz crucible. Thereby, the single crystal 11 with less variation in resistivity in the pulling axis direction in the single crystal 11 can be grown.

このように育成されたシリコン単結晶11から、IGBT用のウェーハを製造するには、このシリコン単結晶11からスライスして得られたシリコンウェーハに、酸素ガス雰囲気中で1100〜1300℃、好ましくは1150〜1200℃の範囲内の所定の温度まで加熱し、この所定の温度に2〜5時間、好ましくは3〜4時間保持する熱処理を施す。これによりウェーハの径方向及び厚さ方向の全域にわたってCOPを消滅させることができる。ここで、熱処理の保持温度を1100〜1300℃の範囲内に限定したのは、1100℃未満ではCOPが消滅し難くなり、1300℃を超えるとウェーハに与える熱負荷が大きくなり過ぎてウェーハにスリップ転位などが発生してしまうからである。更に上記熱処理の保持時間を2〜5時間の範囲内に限定したのは、2時間未満ではCOPを十分に消滅させることができず、5時間を超えて熱処理を行ってもCOP消滅効果はさほど変わらないからである。これにより、育成されたシリコン単結晶内に存在していた上記COP欠陥をシリコンウェーハ全域にわたって消滅させることができ、IGBT用のウェーハとして利用できる。   In order to manufacture a wafer for IGBT from the silicon single crystal 11 grown in this way, a silicon wafer obtained by slicing from the silicon single crystal 11 is subjected to 1100 to 1300 ° C. in an oxygen gas atmosphere, preferably Heating is performed to a predetermined temperature within a range of 1150 to 1200 ° C., and heat treatment is performed at this predetermined temperature for 2 to 5 hours, preferably 3 to 4 hours. As a result, the COP can be eliminated over the entire area in the radial direction and the thickness direction of the wafer. Here, the heat treatment holding temperature is limited to the range of 1100 to 1300 ° C. The COP is difficult to disappear when the temperature is lower than 1100 ° C., and when the temperature exceeds 1300 ° C., the thermal load applied to the wafer becomes excessive and slips on the wafer This is because dislocations occur. Furthermore, the holding time of the heat treatment is limited to the range of 2 to 5 hours because the COP cannot be sufficiently eliminated in less than 2 hours, and even if the heat treatment is carried out for more than 5 hours, the COP disappearance effect is not so much. Because it doesn't change. Thereby, the COP defect existing in the grown silicon single crystal can be eliminated over the entire area of the silicon wafer, and can be used as a wafer for IGBT.

次に本発明の実施例を比較例とともに詳しく説明する。   Next, examples of the present invention will be described in detail together with comparative examples.

<実施例1>
図1に示す育成装置を用いて、CZ法によりシリコン単結晶11を育成した。具体的には、先ず、引上げるシリコン単結晶11の直径を210mm、目標とする抵抗率を70Ωcmとし、シリコン融液15に添加するn型ドーパントであるリンの偏析係数から、引上げ軸方向の抵抗率のバラツキが5%以下となるように、引上げる単結晶11の直胴部トップからボトムまでの長さを700mmに予め設定した。
<Example 1>
A silicon single crystal 11 was grown by the CZ method using the growth apparatus shown in FIG. Specifically, first, the diameter of the silicon single crystal 11 to be pulled is 210 mm, the target resistivity is 70 Ωcm, and the resistance in the pulling axis direction is determined from the segregation coefficient of phosphorus, which is an n-type dopant added to the silicon melt 15. The length from the top to the bottom of the straight body portion of the single crystal 11 to be pulled up was set to 700 mm in advance so that the variation in rate was 5% or less.

次に、シリコン原料を初期チャージ量140kgで育成装置に設置された石英るつぼ13内に投入し、抵抗率を調整するためのn型ドーパントとしてリンを添加して溶融させた。このシリコン融液15に対して、育成装置の第1及び第2コイル31,32にそれぞれ同一向きの電流を流すことにより、磁場強度0.3T(テスラ)水平磁場を印加した。   Next, the silicon raw material was put into a quartz crucible 13 installed in the growth apparatus with an initial charge amount of 140 kg, and phosphorus was added as an n-type dopant for adjusting the resistivity and melted. A magnetic field strength of 0.3 T (Tesla) was applied to the silicon melt 15 by applying currents in the same direction to the first and second coils 31 and 32 of the growth apparatus.

次に、シリコン融液15に種結晶23を浸漬させ、種結晶23の回転速度、即ち育成中の単結晶11の回転速度を5rpm、石英るつぼ13の回転数を0.1rpmとして、互いに逆方向に回転させながら、種結晶23を引上げてシリコン単結晶11を育成した。このとき、図2のA領域となるように、即ちV/Gを0.21[mm2/(分・℃)]の条件に設定した。また、単結晶11の中心部の温度勾配Gc、単結晶11の外周部の温度勾配Geについては、Gc/Ge=1.1とした。 Next, the seed crystal 23 is immersed in the silicon melt 15, the rotational speed of the seed crystal 23, that is, the rotational speed of the growing single crystal 11 is 5 rpm, and the rotational speed of the quartz crucible 13 is 0.1 rpm. The silicon single crystal 11 was grown by pulling up the seed crystal 23 while rotating it. At this time, V / G was set to a condition of 0.21 [mm 2 / (min · ° C.)] so as to be an A region in FIG. The temperature gradient Gc at the center of the single crystal 11 and the temperature gradient Ge at the outer periphery of the single crystal 11 were set to Gc / Ge = 1.1.

このようにして、引上げる単結晶11の直胴部トップからボトムまでの長さが700mmであり、COP欠陥及び転位クラスタが排除されたシリコン単結晶11を育成した。   In this way, the silicon single crystal 11 having a length from the top to the bottom of the straight body portion of the single crystal 11 to be pulled up to 700 mm and free from COP defects and dislocation clusters was grown.

続いて、育成装置に設けられた原料供給管51から同一の石英るつぼ13内に多結晶シリコン原料52を供給して溶融させた後、上記条件と同じ条件で、直胴部トップからボトムまでの長さが700mmシリコン単結晶11を同一の石英るつぼ13から引上げることにより、更に別のシリコン単結晶11を育成し、計3本のシリコン単結晶11を育成した。 Subsequently, after the polycrystalline silicon raw material 52 is supplied from the raw material supply pipe 51 provided in the growing apparatus into the same quartz crucible 13 and melted, the same condition as above is applied, from the top to the bottom of the straight body part. By pulling up the 700 mm-long silicon single crystal 11 from the same quartz crucible 13, another silicon single crystal 11 was grown, and a total of three silicon single crystals 11 were grown.

<評価1>
実施例1により育成した計3本のシリコン単結晶について、COP欠陥の有無、クラスタ転位の有無、シリコン単結晶内の格子間酸素濃度(Oi)、径方向の面内抵抗率、面内抵抗率のバラツキ(Δρ)を評価した。具体的には、育成したそれぞれのシリコン単結晶について、直胴部トップから100mm、300mm、500mm、700mmの位置で切り出したそれぞれのウェーハについて上記評価項目を評価した。その結果を、次の表1及び図3〜図5に示す。図4については、3本目に引上げたシリコン単結晶についての評価したものである。なお、COPの発生状況は赤外散乱トモグラフ(三井金属社製:MO441)を用いて確認した。格子間酸素濃度(Oi)は、ASTM F−121(1979)に規格されたフーリエ変換赤外分光光度法に準じて測定した値である。また、面内抵抗率のバラツキ(Δρ)は、上記測定した径方向のウェーハ面内抵抗率から次の式(1)により算出した値Δρを示す。
<Evaluation 1>
For a total of three silicon single crystals grown according to Example 1, the presence or absence of COP defects, the presence or absence of cluster dislocations, the interstitial oxygen concentration (Oi) in the silicon single crystal, the in-plane resistivity in the radial direction, and the in-plane resistivity The variation (Δρ) was evaluated. Specifically, for each of the grown silicon single crystals, the above evaluation items were evaluated for each wafer cut out at a position of 100 mm, 300 mm, 500 mm, and 700 mm from the top of the straight body portion. The results are shown in the following Table 1 and FIGS. FIG. 4 is an evaluation of a silicon single crystal pulled up to the third. The state of COP generation was confirmed using an infrared scattering tomograph (Mitsui Metals Co., Ltd .: MO441). The interstitial oxygen concentration (Oi) is a value measured according to Fourier transform infrared spectrophotometry standardized by ASTM F-121 (1979). The in-plane resistivity variation ([Delta] [rho]) indicates a value [Delta] [rho] was calculated by the equation (1) follows from the wafer plane resistance ratio in the radial direction and the measurement.

Δρ=(面内抵抗率の最大値−面内抵抗率の最小値)/面内抵抗率の最小値×100(1)Δρ = (maximum in-plane resistivity−minimum in-plane resistivity) / minimum in-plane resistivity × 100 (1)
図4に示すように、径方向の面内抵抗率は、上記切り出したシリコンウェーハ中心を通る径方向の直線上にあるウェーハ中心1カ所、ウェーハ中心と外周の中間2カ所、ウェーハ外周2カ所の計5カ所で測定し、式(1)中、面内抵抗率の最大値及び面内抵抗率の最小値とは、これらの面内抵抗率のうちの最大値、最小値をいう。As shown in FIG. 4, the in-plane resistivity in the radial direction is measured at one wafer center on the radial straight line passing through the cut silicon wafer center, two intermediate points between the wafer center and the outer periphery, and two wafer outer periphery locations. The maximum value of the in-plane resistivity and the minimum value of the in-plane resistivity in Equation (1) are the maximum value and the minimum value of these in-plane resistivities.

Figure 0005283543
表1及び図3〜図5から明らかなように、育成されたシリコン単結晶は、直胴部トップからボトムまでCOP欠陥及び転位クラスタが排除されている。また、直胴部トップからボトムまでの格子間酸素濃度が6.0×1017atoms/cm3以下である。更に、直胴部トップからボトムまでの径方向の面内抵抗率のバラツキが5%以下であり、径方向の面内抵抗率及び引上げ軸方向の抵抗率のバラツキが共に少ないことが判る。このことから、本発明の育成方法により育成されたシリコン単結晶は、IGBT用のシリコンウェーハの製造に好適であることが確認された。
Figure 0005283543
As apparent from Table 1 and FIGS. 3 to 5, the grown silicon single crystal has COP defects and dislocation clusters eliminated from the top to the bottom of the straight body portion. Further, the interstitial oxygen concentration from the top to the bottom of the straight body is 6.0 × 10 17 atoms / cm 3 or less. Furthermore, the variation in the in-plane resistivity in the radial direction from the top to the bottom of the straight body portion is 5% or less, and it can be seen that both the in-plane resistivity in the radial direction and the variation in the resistivity in the pulling axis direction are small. From this, it was confirmed that the silicon single crystal grown by the growing method of the present invention is suitable for manufacturing a silicon wafer for IGBT.

参考
図1に示す育成装置を用いて、CZ法によりシリコン単結晶11を育成した。具体的には、先ず、引上げるシリコン単結晶11の直径を210mm、目標とする抵抗率を70Ωcmとし、シリコン融液15に添加するn型ドーパントであるリンの偏析係数から、引上げ軸方向の抵抗率のバラツキが5%以下となるように、引上げる単結晶11の直胴部トップからボトムまでの長さを700mmに予め設定した。
< Reference Example 1 >
A silicon single crystal 11 was grown by the CZ method using the growth apparatus shown in FIG. Specifically, first, the diameter of the silicon single crystal 11 to be pulled is 210 mm, the target resistivity is 70 Ωcm, and the resistance in the pulling axis direction is determined from the segregation coefficient of phosphorus, which is an n-type dopant added to the silicon melt 15. The length from the top to the bottom of the straight body portion of the single crystal 11 to be pulled up was set to 700 mm in advance so that the variation in rate was 5% or less.

次に、シリコン原料15を初期チャージ量140kgで育成装置に設置された石英るつぼ13内に投入し、抵抗率を調整するためのn型ドーパントとしてリンを添加して溶融させた。このシリコン融液15に対して、育成装置の第1及び第2コイル31,32にそれぞれ同一向きの電流を流すことにより、磁場強度0.3T(テスラ)水平磁場を印加した。   Next, the silicon raw material 15 was put into a quartz crucible 13 installed in the growth apparatus with an initial charge amount of 140 kg, and phosphorus was added and melted as an n-type dopant for adjusting the resistivity. A magnetic field strength of 0.3 T (Tesla) was applied to the silicon melt 15 by applying currents in the same direction to the first and second coils 31 and 32 of the growth apparatus.

次に、シリコン融液15に種結晶23を浸漬させ、種結晶23の回転速度即ち育成中の単結晶11の回転速度を5rpm、石英るつぼ13の回転数を0.1rpmとして、互いに逆方向に回転させながら、種結晶23を引上げてシリコン単結晶11を育成した。このとき、図2のB領域となるように、即ちV/Gを0.23〜0.33[mm2/(分・℃)]の条件に設定した。このV/Gの範囲は伝熱計算により求めた。また、単結晶11の中心部の温度勾配Gc、単結晶11の外周部の温度勾配Geについては、Gc/Ge=1.12とした。 Next, the seed crystal 23 is immersed in the silicon melt 15, the rotational speed of the seed crystal 23, that is, the rotational speed of the growing single crystal 11 is 5 rpm, and the rotational speed of the quartz crucible 13 is 0.1 rpm. While rotating, the seed crystal 23 was pulled up to grow the silicon single crystal 11. At this time, V / G was set to a condition of 0.23 to 0.33 [mm 2 / (min · ° C.)] so as to be a region B in FIG. This V / G range was determined by heat transfer calculation. The temperature gradient Gc at the center of the single crystal 11 and the temperature gradient Ge at the outer periphery of the single crystal 11 were set to Gc / Ge = 1.12.

このようにして、引上げる単結晶11の直胴部トップからボトムまでの長さが700mmであり、COP欠陥が含まれるシリコン単結晶11を育成した。   In this way, the silicon single crystal 11 having a length from the top to the bottom of the straight body portion of the single crystal 11 to be pulled up to 700 mm and including COP defects was grown.

続いて、育成装置に設けられた原料供給管51から同一の石英るつぼ13内に多結晶シリコン原料52を供給して溶融させた後、上記条件と同じ条件で、直胴部トップからボトムまでの長さが700mmシリコン単結晶11を石英るつぼ13から引上げることにより、更に別のシリコン単結晶11を育成し、計3本のシリコン単結晶11を育成した。 Subsequently, after the polycrystalline silicon raw material 52 is supplied from the raw material supply pipe 51 provided in the growing apparatus into the same quartz crucible 13 and melted, the same condition as above is applied, from the top to the bottom of the straight body part. By pulling up the 700 mm-long silicon single crystal 11 from the quartz crucible 13, another silicon single crystal 11 was grown, and a total of three silicon single crystals 11 were grown.

<評価2>
参考により育成した計3本のシリコン単結晶について、COP欠陥のサイズ及び密度、クラスタ転位の有無、シリコン単結晶内の格子間酸素濃度(Oi)、径方向の面内抵抗率、面内抵抗率のバラツキ(Δρ)を評価した。具体的には、育成したそれぞれのシリコン単結晶について、直胴部トップから100mm、300mm、500mm、700mmの位置で切り出したそれぞれのウェーハについて上記評価項目を評価した。その結果を、次の表1に示す。なお、COP欠陥のサイズ及び密度は赤外散乱トモグラフ(三井金属社製:MO441)を用いて測定した。格子間酸素濃度(Oi)は、ASTM F−121(1979)に規格されたフーリエ変換赤外分光光度法に準じて測定した値である。また、面内抵抗率のバラツキ(Δρ)については、上記評価1と同様に算出した値Δρを示す。
<Evaluation 2>
For a total of three silicon single crystals grown in Reference Example 1 , the size and density of COP defects, presence or absence of cluster dislocations, interstitial oxygen concentration (Oi) in the silicon single crystal, radial in-plane resistivity, in-plane Resistivity variation (Δρ) was evaluated. Specifically, for each of the grown silicon single crystals, the above evaluation items were evaluated for each wafer cut out at a position of 100 mm, 300 mm, 500 mm, and 700 mm from the top of the straight body portion. The results are shown in Table 1 below. In addition, the size and density of the COP defect were measured using an infrared scattering tomograph (Mitsui Metals Co., Ltd .: MO441). The interstitial oxygen concentration (Oi) is a value measured according to Fourier transform infrared spectrophotometry standardized by ASTM F-121 (1979). Further, regarding the variation (Δρ) of the in-plane resistivity, the value Δρ calculated in the same manner as in the evaluation 1 is shown.

Figure 0005283543
表2から明らかなように、参考で育成されたシリコン単結晶内のCOPは、直胴部トップからボトムまで、そのサイズが小さく、また密度も低いことが判る。また、直胴部トップからボトムまでの格子間酸素濃度が6.0×1017atoms/cm3以下である。更に、直胴部トップからボトムまでの径方向の面内抵抗率のバラツキが5%以下であり、径方向の面内抵抗率及び引上げ軸方向の抵抗率のバラツキが共に少ないことが判る。このことから、本発明の育成方法により育成されたシリコン単結晶は、IGBT用のシリコンウェーハの製造に好適であることが確認された。
Figure 0005283543
As is apparent from Table 2, the COP in the silicon single crystal grown in Reference Example 1 has a small size and a low density from the top to the bottom of the straight body. Further, the interstitial oxygen concentration from the top to the bottom of the straight body is 6.0 × 10 17 atoms / cm 3 or less. Furthermore, the variation in the in-plane resistivity in the radial direction from the top to the bottom of the straight body portion is 5% or less, and it can be seen that both the in-plane resistivity in the radial direction and the variation in the resistivity in the pulling axis direction are small. From this, it was confirmed that the silicon single crystal grown by the growing method of the present invention is suitable for manufacturing a silicon wafer for IGBT.

参考
参考で育成したシリコン単結晶から切り出したシリコンウェーハ(3本目シリコン単結晶から切り出したウェーハのうち、直胴部トップから300mmのウェーハ)に、酸化熱処理を施したウェーハを参考とした。具体的には、酸素ガス100%の雰囲気中で、1180℃まで加熱し、この温度に3時間保持する熱処理を施した。
< Reference Example 2 >
A silicon wafer cut from the silicon single crystal grown in Reference Example 1 (of the wafer cut from the third silicon single crystal, a wafer 300 mm from the top of the straight body) was subjected to an oxidation heat treatment as Reference Example 2 . . Specifically, heat treatment was performed in an atmosphere of 100% oxygen gas up to 1180 ° C. and maintained at this temperature for 3 hours.

<比較例1>
参考で育成したシリコン単結晶から切り出したシリコンウェーハ(3本目シリコン単結晶から切り出したウェーハのうち、直胴部トップから300mmのウェーハ)に、酸化熱処理を施さないウェーハを比較例1とした。
<Comparative Example 1>
Comparative Example 1 was a wafer that was not subjected to an oxidation heat treatment on a silicon wafer cut out from the silicon single crystal grown in Reference Example 1 (of the wafer cut out from the third silicon single crystal, 300 mm from the top of the straight body). .

<評価3>
参考のシリコンウェーハについて、COP欠陥の有無、GOIの歩留まりを評価した。なお、COPの発生状況は赤外散乱トモグラフ(MO601)を用いて確認した。また、GOIの歩留まりは、具体的には、TZDB(Time Zero Dielectric Breakdown:瞬時絶縁破壊)法により求めた。GOIの歩留まりは、シリコンウエーハ上にゲート酸化膜(酸化膜)と電極を形成してMOS(Metal Oxide Semiconductor)構造を作製した後、電極に電圧を印加しゲート酸化膜を破壊させて、ブレイクダウン電圧を測定することにより求めた。ここで、ゲート酸化膜の絶縁破壊はウェーハの欠陥部分で生じた。なお、TZDB法による具体的なゲート酸化膜の耐圧の測定は次のようにして行った。先ずウェーハ表面上に厚さ25nmのゲート酸化膜(SiO2)を形成した。次にこのゲート酸化膜上にゲート電極面積10mm2のポリシリコン電極を形成した。更にウェーハとポリシリコン電極との間にステップ電圧印加法により電圧を印加し、最終的に判定電界強度11MV/cmの電圧を印加した。測定温度は室温(25℃)とした。これらの結果を、図6及び図7に示す。
<Evaluation 3>
For the silicon wafer of Reference Example 2 , the presence or absence of COP defects and the yield of GOI were evaluated. The occurrence of COP was confirmed using an infrared scattering tomograph (MO601). Moreover, the yield of GOI was specifically determined by the TZDB (Time Zero Dielectric Breakdown) method. For the yield of GOI, a gate oxide film (oxide film) and an electrode are formed on a silicon wafer to form a MOS (Metal Oxide Semiconductor) structure, and then a voltage is applied to the electrode to break down the gate oxide film and break down. It was determined by measuring the voltage. Here, the dielectric breakdown of the gate oxide film occurred at the defective portion of the wafer. The specific measurement of the breakdown voltage of the gate oxide film by the TZDB method was performed as follows. First, a gate oxide film (SiO 2 ) having a thickness of 25 nm was formed on the wafer surface. Next, a polysilicon electrode having a gate electrode area of 10 mm 2 was formed on the gate oxide film. Further, a voltage was applied between the wafer and the polysilicon electrode by a step voltage application method, and finally a voltage having a judgment electric field strength of 11 MV / cm was applied. The measurement temperature was room temperature (25 ° C.). These results are shown in FIG. 6 and FIG.

図6及び図7から明らかなように、酸加熱処理を施すことにより、COP欠陥が消滅すること、また、GOIの歩留まりが100%まで向上することが判る。このことから、この育成方法により育成されたシリコン単結晶、及びの製造方法により製造されたシリコンウェーハは、IGBT用のシリコンウェーハに好適であることが確認された。
As is apparent from FIGS. 6 and 7, it can be seen that the COP defect disappears and the GOI yield is improved to 100% by performing the acid heat treatment. Therefore, silicon grown by the growing method single crystal and silicon wafers produced by the manufacturing method of this, it was confirmed to be suitable for a silicon wafer for IGBT.

11 シリコン単結晶
12 メインチャンバ(チャンバ)
13 石英るつぼ
15 シリコン融液
11 Silicon single crystal 12 Main chamber (chamber)
13 Quartz crucible 15 Silicon melt

Claims (1)

チャンバに収容された石英るつぼにシリコン融液を貯留し、このシリコン融液に種結晶を浸漬して回転させながら引上げることにより、前記種結晶からシリコン単結晶を引上げて育成するシリコン単結晶の育成方法において、
石英るつぼ内のシリコン融液に0.2T以上の水平磁場を印加するとともに、前記石英るつぼの回転速度を1.5rpm以下、育成中のシリコン単結晶の回転速度を7rpm以下とし、
シリコン単結晶の引上げ速度をCOP欠陥及び転位クラスタが排除可能な引上げ速度として、
前記石英るつぼから、シリコン単結晶内の格子間酸素濃度が6.0×1017atoms/cm3以下であり、下記式(1)から算出されるシリコン単結晶の径方向の面内抵抗率のバラツキΔρが5%以下であるn型ドーパントを含有するシリコン単結晶を引上げた後、
前記シリコン単結晶を引上げた同一の石英るつぼ内にシリコン原料を供給して溶融させ、前記石英るつぼから新たに別のシリコン単結晶を引上げることにより、複数本のシリコン単結晶を育成する
ことを特徴とするシリコン単結晶の育成方法。
Δρ=(面内抵抗率の最大値−面内抵抗率の最小値)/面内抵抗率の最小値×100(1)
但し、式(1)中、面内抵抗率の最大値及び面内抵抗率の最小値とは、ウェーハ中心を通る径方向の直線上にあるウェーハ中心1カ所、ウェーハ中心と外周の中間2カ所、ウェーハ外周2カ所の計5カ所で測定した面内抵抗率のうちの最大値、最小値をいう。
Silicon melt is stored in a quartz crucible housed in a chamber, and a seed crystal is immersed in this silicon melt and pulled up while rotating, thereby pulling and growing the silicon single crystal from the seed crystal. In the training method,
A horizontal magnetic field of 0.2 T or more is applied to the silicon melt in the quartz crucible, the rotation speed of the quartz crucible is 1.5 rpm or less, the rotation speed of the growing silicon single crystal is 7 rpm or less,
The pulling rate of the silicon single crystal is defined as a pulling rate that can eliminate COP defects and dislocation clusters.
From the quartz crucible, the interstitial oxygen concentration in the silicon single crystal is 6.0 × 10 17 atoms / cm 3 or less, and the in-plane resistivity in the radial direction of the silicon single crystal calculated from the following formula (1) After pulling up a silicon single crystal containing an n-type dopant having a variation Δρ of 5% or less,
A silicon raw material is supplied and melted in the same quartz crucible where the silicon single crystal is pulled up, and a plurality of silicon single crystals are grown by pulling up another silicon single crystal from the quartz crucible. A method for growing a silicon single crystal characterized.
Δρ = (maximum in-plane resistivity−minimum in-plane resistivity) / minimum in-plane resistivity × 100 (1)
However, in the formula (1), the maximum value of the in-plane resistivity and the minimum value of the in-plane resistivity are one in the wafer center on the radial straight line passing through the wafer center and two in the middle between the wafer center and the outer periphery. The maximum value and the minimum value of the in-plane resistivity measured at a total of five locations on the wafer outer periphery at two locations.
JP2009055374A 2009-03-09 2009-03-09 Method for growing silicon single crystal Active JP5283543B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2009055374A JP5283543B2 (en) 2009-03-09 2009-03-09 Method for growing silicon single crystal

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2009055374A JP5283543B2 (en) 2009-03-09 2009-03-09 Method for growing silicon single crystal

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2013111442A Division JP5668786B2 (en) 2013-05-28 2013-05-28 Method for growing silicon single crystal and method for producing silicon wafer

Publications (2)

Publication Number Publication Date
JP2010208877A JP2010208877A (en) 2010-09-24
JP5283543B2 true JP5283543B2 (en) 2013-09-04

Family

ID=42969473

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2009055374A Active JP5283543B2 (en) 2009-03-09 2009-03-09 Method for growing silicon single crystal

Country Status (1)

Country Link
JP (1) JP5283543B2 (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013163642A (en) * 2013-05-28 2013-08-22 Sumco Corp Method for growing silicon single crystal and method for producing silicon wafer
WO2017137438A1 (en) * 2016-02-08 2017-08-17 Topsil Globalwafers A/S A phosphorus doped silicon single crystal

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5194146B2 (en) * 2010-12-28 2013-05-08 ジルトロニック アクチエンゲゼルシャフト Method for producing silicon single crystal, silicon single crystal, and wafer
US9315917B2 (en) * 2012-07-30 2016-04-19 Solar World Industries America Inc. Apparatus and method for the production of ingots
WO2014190165A2 (en) 2013-05-24 2014-11-27 Sunedison Semiconductor Limited Methods for producing low oxygen silicon ingots
CN108193263A (en) * 2018-01-26 2018-06-22 山东大海新能源发展有限公司 A kind of monocrystalline produces stove
JP2020050535A (en) * 2018-09-26 2020-04-02 信越半導体株式会社 Method for manufacturing silicon single crystal
JP6922870B2 (en) * 2018-09-27 2021-08-18 株式会社Sumco Method for manufacturing silicon single crystal

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3061057B1 (en) * 1999-10-05 2000-07-10 住友金属工業株式会社 Quartz crucible regeneration method
JP2001169044A (en) * 1999-12-13 2001-06-22 Canon Inc Facsimile terminal and digital camera
JP4808832B2 (en) * 2000-03-23 2011-11-02 Sumco Techxiv株式会社 Method for producing defect-free crystals
JP2003002779A (en) * 2001-06-20 2003-01-08 Komatsu Electronic Metals Co Ltd Raw material feeding device for single crystal pulling vessel and method for feeding raw material
KR100766393B1 (en) * 2003-02-14 2007-10-11 주식회사 사무코 Method for manufacturing silicon wafer
JPWO2004083496A1 (en) * 2003-02-25 2006-06-22 株式会社Sumco Silicon wafer, method for producing the same, and method for growing silicon single crystal
JP2005213097A (en) * 2004-01-30 2005-08-11 Sumitomo Mitsubishi Silicon Corp Pullng-up method of silicon single crystal
JP4403902B2 (en) * 2004-07-09 2010-01-27 株式会社Sumco Raw material supply equipment
WO2009025340A1 (en) * 2007-08-21 2009-02-26 Sumco Corporation Silicon single crystal wafer for igbt and method for manufacturing silicon single crystal wafer for igbt
JP5246163B2 (en) * 2007-08-21 2013-07-24 株式会社Sumco Silicon single crystal wafer for IGBT and manufacturing method of silicon single crystal wafer for IGBT

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013163642A (en) * 2013-05-28 2013-08-22 Sumco Corp Method for growing silicon single crystal and method for producing silicon wafer
WO2017137438A1 (en) * 2016-02-08 2017-08-17 Topsil Globalwafers A/S A phosphorus doped silicon single crystal

Also Published As

Publication number Publication date
JP2010208877A (en) 2010-09-24

Similar Documents

Publication Publication Date Title
JP5283543B2 (en) Method for growing silicon single crystal
US6702892B2 (en) Production device for high-quality silicon single crystals
JP5515406B2 (en) Silicon wafer and manufacturing method thereof
JP5201077B2 (en) Silicon wafer manufacturing method
JP3692812B2 (en) Nitrogen-doped low-defect silicon single crystal wafer and manufacturing method thereof
EP1310583A1 (en) Silicon single crystal wafer and method for manufacturing the same
JP5321460B2 (en) Manufacturing method of silicon single crystal wafer for IGBT
JP5246163B2 (en) Silicon single crystal wafer for IGBT and manufacturing method of silicon single crystal wafer for IGBT
JP2007191350A (en) Silicon single crystal wafer for igbt and its producing method
US20130323153A1 (en) Silicon single crystal wafer
JP2001158690A (en) Method for producing high-quality silicon single crystal
EP2226412B1 (en) Method for growing silicon single crystal and method for producing silicon wafer
JP3255114B2 (en) Method for producing nitrogen-doped low defect silicon single crystal
JP5163459B2 (en) Silicon single crystal growth method and silicon wafer inspection method
JP2010222241A (en) Silicon single crystal wafer for igbt and method for manufacturing silicon single crystal wafer for igbt
JPWO2009025340A1 (en) Silicon single crystal wafer for IGBT and manufacturing method of silicon single crystal wafer for IGBT
WO2008029579A1 (en) Silicon single-crystal wafer and process for producing the same
JP7099175B2 (en) Silicon single crystal manufacturing method and silicon wafer
JP4634553B2 (en) Silicon single crystal wafer and manufacturing method thereof
JP5668786B2 (en) Method for growing silicon single crystal and method for producing silicon wafer
JP6729411B2 (en) Method for producing silicon single crystal
JP2011105526A (en) Method for growing silicon single crystal
JP2007210820A (en) Method of manufacturing silicon single crystal
JP4150167B2 (en) Method for producing silicon single crystal
KR101105509B1 (en) Method for manufacturing single crystal with uniform distribution of micro-defects and Apparatus for implementing the same

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20111219

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20120911

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120918

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20121105

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130108

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20130514

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20130528

R150 Certificate of patent or registration of utility model

Ref document number: 5283543

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250