JP6978419B2

JP6978419B2 - モータ駆動回路

Info

Publication number: JP6978419B2
Application number: JP2018533471A
Authority: JP
Inventors: 理朋石川; 正博槌家
Original assignee: Nidec Servo Corp
Current assignee: Nidec Servo Corp
Priority date: 2016-08-08
Filing date: 2017-08-08
Publication date: 2021-12-08
Anticipated expiration: 2037-08-08
Also published as: US20190253008A1; WO2018030362A1; JPWO2018030362A1; US10848080B2

Description

本発明は、モータ駆動回路に関する。

従来、ブラシレスＤＣ（direct current）モータは、様々な機器に利用されるが、特に送風機に搭載される場合がある。このような送風機に搭載されるブラシレスＤＣモータの近年におけるニーズとして、モータの静音化および効率化が求められる。この目的のためには正弦波駆動またはベクトル制御を採用する必要がある。このとき、モータ駆動回路としては、いわゆる１２０度通電方式では対応できず、１８０度通電方式を採用する必要がある。

一方、送風機においては、無通電状態において、プロペラ（羽根車）が外部より風を受けて回転することがある。特に、強い風の場合には、プロペラがかなり高速に回転する場合がある。送風機の設置またはメンテナンス等の場合に、プロペラが高速回転したままであると、作業者にとって作業の妨げとなる虞がある。そのため、このような送風機におけるプロペラを回転させるモータは、無通電状態においてブレーキをかける必要が生じる。

ここで、例えば特許文献１には、次のようなブラシレスモータの駆動制御装置が開示される。この駆動制御装置は、インバータ回路のスイッチング素子を駆動するプリドライブ回路と、制御回路部を備える。制御回路部は、インバータ回路に電圧を印加させる直流電源からの電力供給の停止を検出すると、プリドライブ回路に短絡制動信号を出力する。

特開２０１３−１６５５３６号公報

しかしながら、上記特許文献１の駆動制御装置では、短絡制動動作時にプリドライバ回路および制御回路部には電源が供給される必要があり、無通電状態においてモータにブレーキをかけることはできない。

上記状況に鑑み、本発明は、ブラシレスＤＣモータを１８０度通電方式により駆動可能であると共に、無通電状態においてモータにブレーキをかけることのできるモータ駆動回路を提供することを目的とする。

本発明の例示的なモータ駆動回路は、上側スイッチング素子と、前記上側スイッチング素子と直列に接続される下側スイッチング素子と、を備え、ブラシレスＤＣモータを駆動するモータ駆動回路であって、前記下側スイッチング素子を駆動するゲート駆動回路と、前記ブラシレスＤＣモータによって発生した誘起電圧を利用して前記ゲート駆動回路を介して前記下側スイッチング素子のゲート端子に電圧を印加させて前記下側スイッチング素子をオンとさせるブレーキ回路と、を備え、前記ゲート駆動回路は、オンとなることで前記ゲート端子に所定の電源電圧を印加させるプッシュ素子と、オンとなることで前記ゲート端子から電荷を引抜くプル素子と、前記プッシュ素子と前記ゲート端子との間に配置され、前記プッシュ素子から前記ゲート端子へ向かう方向に整流する整流部と、を有する構成としている。

例示的な本発明のモータ駆動回路によれば、ブラシレスＤＣモータを１８０度通電方式により駆動可能であると共に、無通電状態においてモータにブレーキをかけることができる。

図１は、本発明の一実施形態に係るモータ駆動回路の全体構成を示す図である。図２は、第１上側ＦＥＴゲート駆動回路の具体的な構成例を示す図である。図３は、第１下側ＦＥＴゲート駆動回路の具体的な構成例を示す図である。図４は、通電状態である通常時における第１下側ＦＥＴゲート駆動回路による駆動動作を説明する図である。図５は、モータ駆動回路によりモータの各相巻線に印加させる電圧の波形例を示す図である。図６は、上側スイッチング素子と下側スイッチング素子の相補的スイッチング、およびプッシュ素子とプル素子のスイッチングの一例を示すタイミングチャートである。図７Ａは、無通電状態においてモータに外力が加わった直後のモータ駆動回路の状態を示す図である。図７Ｂは、無通電状態においてモータにショートブレーキがかかったときのモータ駆動回路の状態を示す図である。図８は、一変形例に係るモータ駆動回路の構成を示す図である。図９は、送風機の一構成例を示す側面断面図である。

以下に本発明の例示的な実施形態について図面を参照して説明する。

＜モータ駆動回路の構成＞図１は、本発明の一実施形態に係るモータ駆動回路の全体構成を示す図である。図１に示すモータ駆動回路１は、モータ１０を駆動する回路である。モータ駆動回路１とモータ１０とにより、本実施形態に係るモータ装置が構成される。

モータ駆動回路１は、第１上側スイッチング素子Ｑ１１、第１下側スイッチング素子Ｑ１２、第２上側スイッチング素子Ｑ２１、第２下側スイッチング素子Ｑ２２、第３上側スイッチング素子Ｑ３１、および第３下側スイッチング素子Ｑ３２を含んで構成されるインバータ部を備える。それに加えて、モータ駆動回路１は、コンデンサＣｂ１〜Ｃｂ３と、第１上側ＦＥＴ（field-effect transistor）ゲート駆動回路２１、図示しない第２上側ＦＥＴゲート駆動回路２２、図示しない第３上側ＦＥＴゲート駆動回路２３、第１下側ＦＥＴゲート駆動回路３１、第２下側ＦＥＴゲート駆動回路３２、第３下側ＦＥＴゲート駆動回路３３、ブレーキ回路４、直流電源５、およびスイッチＳＷ１を備える。

モータ１０は、ブラシレスＤＣモータにより構成される。ここでは、一例として、モータ１０は、３相ブラシレスＤＣモータであるとして説明する。モータ１０は、ステータと、ロータを備える。ロータは、ステータと空隙を介して対向して相対的に回転し、永久磁石を有する。ステータは、Ｕ相巻線、Ｖ相巻線、およびＷ相巻線を有する。

モータ駆動回路１およびモータ１０は、例えば送風機に搭載される。その場合、モータ１０のロータには、不図示のプロペラが固定される。モータ１０は、プロペラを回転させることにより風を生じさせ、冷却対象を冷却する。冷却対象は、一例として通信機器が挙げられる。

第１上側スイッチング素子Ｑ１１および第１下側スイッチング素子Ｑ１２は、共にｎチャネルＭＯＳＦＥＴ（metal-oxide-semiconductor field-effect transistor）により構成される。第１上側スイッチング素子Ｑ１１のドレイン端子は、スイッチＳＷ１がオンの場合に直流電源５により生じる電圧ＶＭが印加されるラインＬｎ１に接続される。第１上側スイッチング素子Ｑ１１のソース端子は、第１下側スイッチング素子Ｑ１２のドレイン端子に接続される。第１下側スイッチング素子Ｑ１２のソース端子には、グランド電位が印加される。すなわち、第１下側スイッチング素子Ｑ１２は、第１上側スイッチング素子Ｑ１１と直列に接続される。第１上側スイッチング素子Ｑ１１のソース端子と第１下側スイッチング素子Ｑ１２のドレイン端子とが接続される接続点は、モータ１０のＵ相巻線に接続される。

第２上側スイッチング素子Ｑ２１および第２下側スイッチング素子Ｑ２２は、共にｎチャネルＭＯＳＦＥＴで構成され、上述の第１上側スイッチング素子Ｑ１１および第１下側スイッチング素子Ｑ１２と同様に直列に接続される。第２上側スイッチング素子Ｑ２１のソース端子と第２下側スイッチング素子Ｑ２２のドレイン端子とが接続される接続点は、モータ１０のＶ相巻線に接続される。

第３上側スイッチング素子Ｑ３１および第３下側スイッチング素子Ｑ３２は、共にｎチャネルＭＯＳＦＥＴで構成され、上述の第１上側スイッチング素子Ｑ１１および第１下側スイッチング素子Ｑ１２と同様に直列に接続される。第３上側スイッチング素子Ｑ３１のソース端子と第３下側スイッチング素子Ｑ３２のドレイン端子とが接続される接続点は、モータ１０のＷ相巻線に接続される。

このように、上側スイッチング素子と下側スイッチング素子を含む一組の構成（Ｑ１１とＱ１２、Ｑ２１とＱ２２、Ｑ３１とＱ３２）は、ブラシレスＤＣモータ（１０）の複数相に応じて複数組設けられ、ゲート駆動回路（３１、３２、３３）は、複数の下側スイッチング素子（Ｑ１２、Ｑ２２、Ｑ３２）に応じて複数設けられる。

これにより、モータ１０の複数相に、例えば不図示のＭＣＵ（Micro Control Unit）からの指示通りに電圧および電流を印加することができる。

第１上側ＦＥＴゲート駆動回路２１は、第１上側スイッチング素子Ｑ１１を駆動する。図２は、第１上側ＦＥＴゲート駆動回路２１の具体的な構成例を示す図である。第１上側ＦＥＴゲート駆動回路２１は、プッシュ素子Ｍ２１と、プル素子Ｍ２２と、ゲート駆動部２１１と、ダイオードＤｂ１を有する。

ダイオードＤｂ１のアノードには、電源電圧ＶＣＣが印加される。ダイオードＤｂのカソードは、コンデンサＣｂ１の一端に接続される。コンデンサＣｂ１の他端は、第１上側スイッチング素子Ｑ１１と第１下側スイッチング素子Ｑ１２とが接続される接続点に接続される。ダイオードＤｂ１とコンデンサＣｂ１は、ブートストラップ用に設けられる。

プッシュ素子Ｍ２１とプル素子Ｍ２２は、共にｎチャネルＭＯＳＦＥＴにより構成される。プッシュ素子Ｍ２１のドレイン端子は、ダイオードＤｂ１のカソードに接続される。プッシュ素子Ｍ２１のソース端子は、プル素子Ｍ２２のドレイン端子に接続される。プル素子Ｍ２２のソース端子は、第１上側スイッチング素子Ｑ１１と第１下側スイッチング素子Ｑ１２とが接続される接続点に接続される。プッシュ素子Ｍ２１のソース端子とプル素子Ｍ２２のドレイン端子とが接続される接続点は、第１上側スイッチング素子Ｑ１１のゲート端子に接続される。

ゲート駆動部２１１は、入力される上側ゲート制御信号Ｓｃ１に応じて、プッシュ素子Ｍ２１のゲート端子およびプル素子Ｍ２２のゲート端子それぞれに電圧を印加することで、プッシュ素子Ｍ２１およびプル素子Ｍ２２それぞれをオンオフ駆動する。なお、上側ゲート制御信号Ｓｃ１は、例えば不図示のＭＣＵから入力される。

ゲート駆動部２１１によりプッシュ素子Ｍ２１がオフ、プル素子Ｍ２２がオンとされた場合、第１上側スイッチング素子Ｑ１１のゲート端子とソース端子が短絡されるので、第１上側スイッチング素子Ｑ１１はオフとなる。このとき、直流電圧ＶＣＣによりダイオードＤｂ１を介してコンデンサＣｂ１は充電される。

そして、ゲート駆動部２１１によりプッシュ素子Ｍ２１がオン、プル素子Ｍ２２がオフとされた場合、第１上側スイッチング素子Ｑ１１のゲート端子に印加される電圧は、コンデンサＣｂ１への充電によって、第１上側スイッチング素子Ｑ１１のソース端子に印加される電圧に対して、電源電圧ＶＣＣからダイオードＤｂ１の順方向電圧だけ降下した電圧を足した電圧となる。これにより、第１上側スイッチング素子Ｑ１１はオンとなる。

このように、プッシュ素子Ｍ２１とプル素子Ｍ２２によりプッシュプル回路として構成される第１上側ＦＥＴゲート駆動回路２１により、第１上側スイッチング素子Ｑ１１はオンオフ駆動される。

モータ駆動回路１においては、図１では不図示であるが、上述した第１上側ＦＥＴゲート駆動回路２１と同様の構成である第２上側ＦＥＴゲート駆動回路２２と第３上側ＦＥＴゲート駆動回路２３が、それぞれ第２上側スイッチング素子Ｑ２１とブートストラップ用のコンデンサＣｂ２の組、第３上側スイッチング素子Ｑ３１とブートストラップ用のコンデンサＣｂ３の組に応じて設けられる。これにより、第２上側ＦＥＴゲート駆動回路２２は第２上側スイッチング素子Ｑ２１をオンオフ駆動し、第３上側ＦＥＴゲート駆動回路２３は第３上側スイッチング素子Ｑ３１をオンオフ駆動する。

＜下側ＦＥＴゲート駆動回路の構成＞図１において、第１下側ＦＥＴゲート駆動回路３１は、第１下側スイッチング素子Ｑ１２を駆動する。図３は、第１下側ＦＥＴゲート駆動回路３１の具体的な構成例を示す図である。第１下側ＦＥＴゲート駆動回路３１は、プッシュ素子Ｍ３１と、プル素子Ｍ３２と、プル素子Ｍ３３と、第１のダイオードＤ３１と、第２のダイオードＤ３２と、ゲート駆動部３１１と、を有する。

プッシュ素子Ｍ３１とプル素子Ｍ３２は、共にｎチャネルＭＯＳＦＥＴにより構成される。プッシュ素子Ｍ３１のドレイン端子には、電源電圧ＶＣＣが印加される。プッシュ素子Ｍ３１のソース端子は、プル素子Ｍ３２のドレイン端子に接続される。プル素子Ｍ３２のソース端子には、グランド電位が印加される。すなわち、ゲート駆動回路（３１）は、プッシュ素子（Ｍ３１）に直列に接続される第２のプル素子（Ｍ３２）を有する。

ゲート駆動部３１１により、下側ゲート制御信号Ｓｃ２に応じてプッシュ素子Ｍ３１およびプル素子Ｍ３２のゲート端子にゲート電圧が印加されることにより、プッシュ素子Ｍ３１およびプル素子Ｍ３２はオンオフ駆動される。プッシュ素子Ｍ３１とプル素子Ｍ３２とが接続される接続点に仮にスイッチング素子のゲート端子を接続した場合、プッシュ素子Ｍ３１とプル素子Ｍ３２により構成されるプッシュプル回路によって、上記スイッチング素子をオンオフ駆動させることは可能であるが、本実施形態において、プッシュプル回路を構成するプル素子Ｍ３２についてはその機能を利用しない。これにより、プッシュプル回路として構成される汎用ＩＣを利用し、このうちプル素子Ｍ３２を利用しないで、プッシュ素子Ｍ３１のみを利用することとなる。

プル素子Ｍ３３は、ｎチャネルＭＯＳＦＥＴにより構成され、制御端子としてのゲート端子と、電流流入端子としてのドレイン端子と、電流流出端子としてのソース端子と、を有する。プル素子Ｍ３３のドレイン端子は、第１下側スイッチング素子Ｑ１２のゲート端子に接続される。プル素子Ｍ３３のソース端子には、グランド電位が印加される。プル素子Ｍ３３のゲート端子に下側ＦＥＴ制御信号Ｓｃ３が印加されることにより、プル素子Ｍ３３はオンオフ駆動される。これにより、プル素子Ｍ３３は、オープンドレイン回路を構成する。なお、下側ゲート制御信号Ｓｃ２，Ｓｃ３は、例えば不図示のＭＣＵにより入力される。このように、プル素子（Ｍ３３）は、制御端子と、電流流入端子と、電流流出端子と、を有するトランジスタであり、電流流入端子は、下側スイッチング素子（Ｑ１２）のゲート端子に接続され、電流流出端子には、上記ゲート端子よりも低い電位が印加される。

なお、プル素子Ｍ３３は、ＭＯＳＦＥＴに限らず、例えばバイポーラトランジスタにより構成してもよい。この場合、プル素子Ｍ３３は、オープンコレクタ回路を構成する。

整流部としての第１のダイオードＤ３１のアノードは、プッシュ素子Ｍ３１とプル素子Ｍ３２とが接続される接続点に接続される。第１のダイオードＤ３１のカソードは、第１下側スイッチング素子Ｑ１２のゲート端子に接続される。すなわち、整流部は第１のダイオード（Ｄ３１）であり、第１のダイオードのアノードは、プッシュ素子（Ｍ３１）に接続され、第１のダイオードのカソードは、上記ゲート端子に接続される。第１のダイオードＤ３１は、プッシュ素子Ｍ３１と第１下側スイッチング素子Ｑ１２のゲート端子との間に配置され、プッシュ素子Ｍ３１から上記ゲート端子へ向かう方向に整流する。

第２のダイオードＤ３２のカソードは、第１下側スイッチング素子Ｑ１２のゲート端子に接続される。第２のダイオードＤ３２のアノードは、後述するブレーキ回路４を介してラインＬｎ１に接続される。すなわち、ゲート駆動回路（３１）は、第２のダイオード（Ｄ３２）を有し、第２のダイオードのカソードは、上記ゲート端子に接続され、第２のダイオードのアノードは、ブレーキ回路（４）に接続される。

モータ駆動回路１においては、図１で図示したように、第１下側ＦＥＴゲート駆動回路３１と同様の構成である第２下側ＦＥＴゲート駆動回路３２および第３下側ＦＥＴゲート駆動回路３３が、それぞれ第２下側スイッチング素子Ｑ２２、第３下側スイッチング素子Ｑ３２に応じて設けられる。すなわち、下側ＦＥＴゲート駆動回路は、複数（３つ）の下側スイッチング素子に応じて複数（３つ）設けられる。

第２下側ＦＥＴゲート駆動回路３２と第３下側ＦＥＴゲート駆動回路３３は、それぞれ第１下側ＦＥＴゲート駆動回路３１の第２のダイオードＤ３２と同様のダイオードを有する。これら３つの第２のダイオードのアノード同士は、ブレーキ回路４よりも後段において接続される。

＜下側ＦＥＴゲート駆動回路による駆動動作＞次に、図４を用いて下側ＦＥＴゲート駆動回路による駆動動作について説明する。図４は、通電状態である通常時における第１下側ＦＥＴゲート駆動回路３１による駆動動作を説明する図である。通常時においては、スイッチＳＷ１はオンとされており、ラインＬｎ１には直流電源５による電圧ＶＭが印加される。

下側ゲート制御信号Ｓｃ２によりプッシュ素子Ｍ３１がオンとされ（プル素子Ｍ３２はオフ）、下側ゲート制御信号Ｓｃ３によりプル素子Ｍ３３がオフとされた場合、プッシュ素子Ｍ３１は、電源電圧ＶＣＣを第１のダイオードＤ３１を介して第１下側スイッチング素子Ｑ１２のゲート端子に印加させる（実線矢印）。これにより、第１下側スイッチング素子Ｑ１２のゲート容量が充電され、第１下側スイッチング素子Ｑ１２はオンとなる。

一方、下側ゲート制御信号Ｓｃ２によりプッシュ素子Ｍ３１がオフとされ（プル素子Ｍ３２はオン）、下側ゲート制御信号Ｓｃ３によりプル素子Ｍ３３がオンとされた場合、プル素子Ｍ３３は、第１下側スイッチング素子Ｑ１２のゲート端子から速やかに電荷を引抜く（破線矢印）。これにより、第１下側スイッチング素子Ｑ１２はオフとなる。

このように、プッシュ素子Ｍ３１とプル素子Ｍ３３によるプッシュプル回路構成により、第１下側スイッチング素子Ｑ１２を高速にスイッチング駆動することが可能となる。同様の動作によって、第２下側ＦＥＴゲート駆動回路３２、第３下側ＦＥＴゲート駆動回路３３により、第２下側スイッチング素子Ｑ２２、第３下側スイッチング素子Ｑ３２をそれぞれ高速にスイッチング駆動することが可能となる。

このとき、各下側ＦＥＴゲート駆動回路には、第２のダイオードＤ３２に相当するダイオードが設けられるため、下側スイッチング素子のゲート端子に電源電圧ＶＣＣを印加させる際に、他の相の下側ＦＥＴゲート駆動回路側へ電流が逆流することを抑制し、各相の下側スイッチング素子のゲート端子への電圧印加の独立性を保持できる。

＜１８０度通電方式によるモータ駆動＞次に、本実施形態に係るモータ駆動回路１によるモータ１０の駆動について説明する。図５は、モータ駆動回路１によりモータ１０の各相巻線に印加させる電圧の波形例を示す図である。図５の上段から順に、Ｕ相巻線に印加させる電圧Ｖｕ、Ｖ相巻線に印加させる電圧Ｖｖ、Ｗ相巻線に印加させる電圧Ｖｗを示す。また、図５の横方向の角度は、モータ１０におけるロータの回転角度位置を示す。なお、図１に示すように、電圧Ｖｕは、第１上側スイッチング素子Ｑ１１と第１下側スイッチング素子Ｑ１２とが接続される接続点に生じ、電圧Ｖｖは、第２上側スイッチング素子Ｑ２１と第２下側スイッチング素子Ｑ２２とが接続される接続点に生じ、電圧Ｖｗは、第３上側スイッチング素子Ｑ３１と第３下側スイッチング素子Ｑ３２とが接続される接続点に生じる。

一方、図５における電圧Ｖｕ、Ｖｖ、Ｖｗを生じさせるために、対応する相の上側スイッチング素子と下側スイッチング素子を相補的にＰＷＭ（pulse width modulation）スイッチング駆動させる。図６は、上側スイッチング素子と下側スイッチング素子の相補的スイッチング、および、そのときのプッシュ素子とプル素子（第１下側ＦＥＴゲート駆動回路３１であればＭ３１とＭ３３）のスイッチングの一例を示すタイミングチャートである。

上側スイッチング素子と下側スイッチング素子は、一方がオンのときに他方がオフとなるような相補的なスイッチングが行われ、オン時間のデューティ（スイッチング周期に対するオン時間の比率）は可変である。なお、スイッチングの切替わりタイミングにおいて、双方のスイッチング素子がオフとなるデッドタイムを設けるようにして、貫通電流の発生を抑制してもよい。このようなスイッチング方法も相補的なスイッチングに含まれる。

図５における０°から３６０°までの期間において、上側スイッチング素子と下側スイッチング素子の相補的なスイッチングをデューティを変化させながら繰り返すことで、各相の電圧Ｖｕ、Ｖｖ、Ｖｗを正弦波状としてモータ１０を駆動する。正弦波の電圧は、グランド電位から電圧ＶＭの範囲で変動し、電圧Ｖｕ、Ｖｖ、Ｖｗは各相間で位相が１２０°ずつずれる。

図６に示すように、下側スイッチング素子がオフのときは、プッシュ素子はオフ、プル素子はオンとされ、下側スイッチング素子がオンのときは、プッシュ素子はオン、プル素子はオフとされる。上述したように本実施形態では、プッシュ素子とプル素子を用いて下側スイッチング素子を駆動する構成により、下側スイッチング素子の高速なスイッチング駆動が可能となる。従って、上側スイッチング素子と下側スイッチング素子の相補的なＰＷＭスイッチングが可能となり、１８０度通電方式によるモータ１０の駆動が実現される。

＜ショートブレーキについて＞次に、本発明の実施形態に係るモータ駆動回路１による無通電状態におけるモータ１０のブレーキ動作について説明する。

図１に示すように、モータ駆動回路１が備えるブレーキ回路４は、抵抗Ｒ４１と、抵抗Ｒ４２と、ツェナーダイオードＺ１と、を有する。抵抗Ｒ４１と抵抗Ｒ４２は、ラインＬｎ１と第２のダイオードＤ３２のアノードとの間に直列に接続される。なお、図１では、ブレーキ回路４は、２つの抵抗Ｒ４１、Ｒ４２を有することとしたが、３つ以上の抵抗または１つのみの抵抗を有してもよい。すなわち、ブレーキ回路４は、少なくとも１つの抵抗素子を有すればよい。ブレーキ回路（４）は、少なくとも１つの抵抗素子（Ｒ４１、Ｒ４２）を有し、抵抗素子を用いて、ブラシレスＤＣモータ（１０）によって発生した誘起電圧（後述）を上記誘起電圧よりも低い電圧に変換して下側スイッチング素子（Ｑ１２）のゲート端子に印加する。

ツェナーダイオードＺ１のカソードは、抵抗Ｒ４１と抵抗Ｒ４２とが接続される接続点に接続される。ツェナーダイオードＺ１のアノードには、グランド電位が印加される。すなわち、ブレーキ回路（４）は、ツェナーダイオード（Ｚ１）をさらに有し、ツェナーダイオードのカソードは、上記誘起電圧に基づいて上記ゲート端子に電圧を印加させる経路に接続され、ツェナーダイオードのアノードは、所定の電位が印加される。

ここで、図７Ａは、無通電状態においてモータ１０に外力が加わった直後のモータ駆動回路１の状態を示す。例えば、モータ１０に外力が加わった場合とは、モータ１０が有するロータに固定されたプロペラが風を受けて回転する場合である。

無通電状態においては図７Ａに示すように、スイッチＳＷ１はオフであり、プッシュ素子Ｍ３１、プル素子Ｍ３２、およびプル素子Ｍ３３に加えて、第１上側スイッチング素子Ｑ１１、第１下側スイッチング素子Ｑ１２、第２上側スイッチング素子Ｑ２１、第２下側スイッチング素子Ｑ２２、第３上側スイッチング素子Ｑ３１、および第３下側スイッチング素子Ｑ３２は、いずれもオフである。

ここで、モータ１０のロータが外力によって回転すると、モータ１０のＵ相巻線、Ｖ相巻線およびＷ相巻線に誘起電圧が発生す
る。誘起電圧は３相交流電圧であり，回転速度とロータ位置に応じて変化する。図７Ａは、３相の誘起電圧のうち，Ｗ相が最小値でＵ相が最大値の場合の例である。Ｗ相誘起電圧は第３下側スイッチング素子Ｑ３２の寄生ダイオードを介してグランド電位に固定される。そのため、ラインＬｎ１には、Ｕ相誘起電圧とＷ相誘起電圧の電位差に等しい誘起電圧Ｖ１が発生する。

ブレーキ回路４は、抵抗Ｒ４１および抵抗Ｒ４２を用いて誘起電圧Ｖ１を誘起電圧Ｖ１よりも低い電圧に変換し、第２のダイオードＤ３２を介して第１下側スイッチング素子Ｑ１２のゲート端子に印加する。すなわち、ブレーキ回路４は、誘起電圧Ｖ１を利用して第１下側ＦＥＴゲート駆動回路３１を介して第１下側スイッチング素子Ｑ１２のゲート端子に電圧を印加させて第１下側スイッチング素子Ｑ１２をオンとさせる。その状態を図７Ｂに示す。ここで、第１下側スイッチング素子Ｑ１２のオンは、線形領域におけるオン動作となる。これにより、第１下側スイッチング素子Ｑ１２の完全なオンによって第１上側スイッチング素子Ｑ１１側への電流が遮断され、第１下側スイッチング素子Ｑ１２がオンオフを繰り返すことを抑止できる。すなわち、第１上側スイッチング素子Ｑ１１側への電流を流しつつ、第１下側スイッチング素子Ｑ１２に電流を流すことが可能となり、第１下側スイッチング素子Ｑ１２のオン状態を維持できる。

このとき、第２のダイオードＤ３２と下側スイッチング素子Ｑ１２との間からプッシュ素子Ｍ３１に電流が流れることを第１のダイオードＤ３１により抑止するので、ゲート端子に印加される電圧が低下することを抑制できる。また、抵抗Ｒ４１、Ｒ４２を用いて誘起電圧Ｖ１を低い電圧に変換することで、第１下側スイッチング素子Ｑ１２の耐圧に応じた印加電圧に調整可能となる。

図７Ｂでは図示していないが、同様にブレーキ回路４は、誘起電圧Ｖ１に基づいて第２下側ＦＥＴゲート駆動回路３２を介して第２下側スイッチング素子Ｑ２２のゲート端子に電圧を印加させて第２下側スイッチング素子Ｑ２２を線形領域においてオン動作させると共に、誘起電圧Ｖ１に基づいて第３下側ＦＥＴゲート駆動回路３３を介して第３下側スイッチング素子Ｑ３２のゲート端子に電圧を印加させて第３下側スイッチング素子Ｑ３２を線形領域においてオン動作させる。

従って、図７Ｂに示すように、モータ１０のＵ相巻線から線形領域においてオン動作する第１下側スイッチング素子Ｑ１２を介してグランド側へ電流が流れ、モータ１０のＶ相巻線から線形領域においてオン動作する第２下側スイッチング素子Ｑ２２を介してグランド側へ電流が流れ、第３下側スイッチング素子Ｑ３２の寄生ダイオードを介してモータ１０に電流が流れる。これにより、モータ１０にショートブレーキがかかる。なお、モータ１０における巻線とロータとの位置関係に応じて、電流が流れる下側スイッチング素子は変化する。

また、ツェナーダイオードＺ１のカソードは、抵抗Ｒ４１と抵抗Ｒ４２とが接続される接続点に接続される。ツェナーダイオードＺ１のアノードには、グランド電位が印加される。すなわち、ツェナーダイオードＺ１のカソードは、誘起電圧Ｖ１に基づいて下側スイッチング素子のゲート端子に電圧を印加させる経路に接続され、ツェナーダイオードＺ１のアノードには、所定の電位が印加される。これにより、過大な誘起電圧Ｖ１が発生した場合でも、抵抗Ｒ４１と抵抗Ｒ４２とが接続される接続点での電圧をツェナーダイオードＺ１のツェナー電圧に制限することができる。従って、下側スイッチング素子のゲート端子に耐圧を超えた電圧が印加されて下側スイッチング素子が破壊されることを抑制できる。

以上の通り、本実施形態に係るモータ駆動回路（１）は、上側スイッチング素子（Ｑ１１）と、前記上側スイッチング素子と直列に接続される下側スイッチング素子（Ｑ１２）と、を備え、ブラシレスＤＣモータ（１０）を駆動するモータ駆動回路であって、前記下側スイッチング素子を駆動するゲート駆動回路（３１）と、前記ブラシレスＤＣモータによって発生した誘起電圧を利用して前記ゲート駆動回路を介して前記下側スイッチング素子のゲート端子に電圧を印加させて前記下側スイッチング素子をオンとさせるブレーキ回路（４）と、を備える。そして、前記ゲート駆動回路（３１）は、オンとなることで前記ゲート端子に所定の電源電圧を印加させるプッシュ素子（Ｍ３１）と、オンとなることで前記ゲート端子から電荷を引抜くプル素子（Ｍ３３）と、前記プッシュ素子と前記ゲート端子との間に配置され、前記プッシュ素子から前記ゲート端子へ向かう方向に整流する整流部（Ｄ３１）と、を有する。

このような本実施形態に係るモータ駆動回路１によれば、ブラシレスＤＣモータであるモータ１０を１８０度通電方式により駆動可能であると共に、無通電状態においてモータ１０にショートブレーキをかけることが可能となる。

＜モータ駆動回路の変形例＞図８は、一変形例に係るモータ駆動回路１’の構成を示す図である。モータ駆動回路１’の先述した実施形態との構成上の相違点は、第１下側ＦＥＴゲート駆動回路３１’の構成である。第１下側ＦＥＴゲート駆動回路３１’では、プッシュ素子Ｍ３１に直列に接続されるプル素子を設けない構成とする。先述した実施形態でプル素子Ｍ３２は機能させないので、本実施形態のようにそもそもプル素子を設けないことも可能である。なお、図８では図示していないが、第２下側ＦＥＴゲート駆動回路および第３下側ＦＥＴゲート駆動回路についても同様にプル素子を設けない構成とすることができる。

＜送風機の構成例＞次に、本発明の実施形態に係るモータ駆動回路の適用対象の一例として、送風機の構成を図９を用いて説明する。図９は、送風機の一構成例を示す側面断面図である。なお、図９におけるモータ１０の回転軸Ｊの延びる方向を上下方向として以下説明する。但し、この上下方向は、実際に送風機を設置する際の方向を示すものではない。

図９に示す送風機２０は、モータ１０と、ハウジング１１と、軸受部１２Ａ、１２Ｂと、回路基板１３と、プロペラ１４と、を備える。

モータ１０は、ロータ１０１と、ステータ１０２と、を有する。ロータ１０１は、回転軸Ｊを中心に回転する。ロータ１０１は、ロータケース１０１Ａと、ロータシャフト１０１Ｂと、ロータマグネット１０１Ｃと、を有する。ロータケース１０１Ａは、一方側に蓋を有する円筒状に形成される。ロータシャフト１０１Ｂは、ロータケース１０１Ａの中央部に固定され、回転軸Ｊを中心に回転する。ロータマグネット１０１Ｃは、ロータケース１０１Ａの内壁部に固定される。

プロペラ１４は、ロータケース１０１Ａの外周面に固定される。プロペラ１４は、ロータ１０１の周方向に配列された複数の羽部１４Ａを有する。これにより、プロペラ１４は、ロータ１０１の回転と共に回転する。

ハウジング１１は、ロータ１０１、ステータ１０２、回路基板１３、およびプロペラ１４を内部に収容する。ハウジング１１は、中央部に軸受保持部１１Ａを有する。軸受部１２Ａ、１２Ｂは、軸受保持部１１Ａに保持される。軸受部１２Ａ、１２Ｂは、ボールベアリングにより構成される。ロータ１０１は、ロータシャフト１０１Ｂを介して軸受部１２Ａ、１２Ｂに回転可能に支持される。

ステータ１０２は、軸受保持部１１Ａに固定され、ロータ１０１の内周側に配置される。ステータ１０２は、ステータコア１０２Ａと、巻線１０２Ｂと、インシュレータ１０２Ｃ、１２０Ｄと、を有する。ステータコア１０２Ａは、複数の突極を有する。上下のインシュレータ１０２Ｃ、１０２Ｄは、ステータコア１０２Ａの上下面およびスロット内面を覆う。巻線１０２Ｂは、ステータコア１０２Ａの各突極にインシュレータ１０２Ｃ、１０２Ｄを介して巻かれる。ステータコア１０２Ａの各突極の外周面は、ロータマグネット１０１Ｃの内周面にエアギャップを介して対向する。

円板状の回路基板１３は、ハウジング１１の下部とステータ１０２との間に配置される。インシュレータ１０２Ｄには、巻線１０２Ｂの端部が絡げられる絡げピンが設けられる。絡げピンが回路基板１３の接続孔に通されて半田付けされることにより、回路基板１３がステータ１０２に支持されると共に、絡げピンを介して巻線１０２Ｂの端部が回路基板１３上のパターンに電気的接続される。

先述した実施形態に係るモータ駆動回路は、回路基板１３に実装可能である。すなわち、送風機２０は、モータ駆動回路とモータ１０とを備えるモータ装置と、モータ１０によって回転駆動されるプロペラ（羽根車）１４と、を有する。

先述したように本発明の実施形態に係るモータ駆動回路は、モータ１０を１８０度通電方式により駆動できるので、静音性および高効率が特に要求される送風機２０にとって適した駆動方式を実現できる。また、送風機２０が例えば携帯電話等の基地局におけるルータ等の装置を冷却するためのファンとして用いられる場合、複数台の送風機を並べて使用するので、動作中の他の送風機からの強い風を受けて、無通電状態で停止中の送風機２０のプロペラ１４が回転する場合がある。このとき、モータ１０が外力を受けるが、先述したようにモータ駆動回路によってショートブレーキをモータ１０にかけることができる。従って、作業者が送風機２０を設置したり、メンテナンス等する場合に、作業の妨げとならない。

＜その他＞以上、本発明の実施形態について説明したが、本発明の趣旨の範囲内であれば、実施形態は種々の変更が可能である。

例えば、整流部として第１のダイオードＤ３１の代わりに、オンオフを切替えるスイッチを設けてもよい。この場合、モータ１０を駆動させる通常時は上記スイッチをオンとし、無通電状態においては上記スイッチをオフとすればよい。なお、整流部としてダイオードを用いたほうが構成は簡易となる。

また、上記実施形態では全ての下側スイッチング素子に対して、ブレーキ回路に接続される下側ＦＥＴゲート駆動回路を設けるようにしたが、一部の下側スイッチング素子のみに対して、ブレーキ回路に接続される下側ＦＥＴゲート駆動回路を設けて、それ以外の下側スイッチング素子に対しては、ブレーキ回路とは接続されないプッシュプル回路を設けてもよい。

本発明は、例えば、送風機に搭載されるブラシレスＤＣモータを駆動するモータ駆動回路に利用することができる。

１・・・モータ駆動回路、２１・・・第１上側ＦＥＴゲート駆動回路、２１１・・・ゲート駆動部、３１・・・第１下側ＦＥＴゲート駆動回路、３１１・・・ゲート駆動部、３２・・・第２下側ＦＥＴゲート駆動回路、３３・・・第３下側ＦＥＴゲート駆動回路、４・・・ブレーキ回路、５・・・直流電源、１０・・・モータ、Ｑ１１・・・第１上側スイッチング素子、Ｑ１２・・・第１下側スイッチング素子、Ｑ２１・・・第２上側スイッチング素子、Ｑ２２・・・第２下側スイッチング素子、Ｑ３１・・・第３上側スイッチング素子、Ｑ３２・・・第３下側スイッチング素子、Ｃｂ１〜Ｃｂ３・・・コンデンサ、Ｌｎ１・・・ライン、ＳＷ１・・・スイッチ、Ｒ４１、Ｒ４２・・・抵抗、Ｚ１・・・ツェナーダイオード、Ｄｂ１・・・ダイオード、Ｍ２１・・・プッシュ素子、Ｍ２２・・・プル素子、２１・・・ゲート駆動部、Ｓｃ１・・・上側ゲート制御信号、Ｍ３１・・・プッシュ素子、Ｍ３２・・・プル素子、Ｄ３１・・・第１のダイオード、Ｄ３２・・・第２のダイオード、Ｓｃ２、Ｓｃ３・・・下側ゲート制御信号、Ｍ３３・・・プル素子、Ｖ１・・・誘起電圧、１０１・・・ロータ、１０１Ａ・・・ロータケース、１０１Ｂ・・・ロータシャフト、１０１Ｃ・・・ロータマグネット、１０２・・・ステータ、１０２Ａ・・・ステータコア、１０２Ｂ・・・巻線、１０２Ｃ、１０２Ｄ・・・インシュレータ
、１１・・・ハウジング、１１Ａ・・・軸受保持部、１２Ａ、１２Ｂ・・・軸受部、１３・・・回路基板、１４・・・プロペラ、１４Ａ・・・羽部、２０・・・送風機

Claims

上側スイッチング素子と、前記上側スイッチング素子と直列に接続される下側スイッチング素子と、を備え、ブラシレスＤＣモータを駆動するモータ駆動回路であって、前記下側スイッチング素子を駆動するゲート駆動回路と、前記ブラシレスＤＣモータによって発生した誘起電圧を利用して前記ゲート駆動回路を介して前記下側スイッチング素子のゲート端子に電圧を印加させて前記下側スイッチング素子をオンとさせるブレーキ回路と、を備え、前記ゲート駆動回路は、オンとなることで前記ゲート端子に所定の電源電圧を印加させるプッシュ素子と、オンとなることで前記ゲート端子から電荷を引抜くプル素子と、前記プッシュ素子と前記ゲート端子との間に配置され、前記プッシュ素子から前記ゲート端子へ向かう方向に整流する整流部と、を有する、モータ駆動回路。
前記上側スイッチング素子と前記下側スイッチング素子を含む一組の構成は、前記ブラシレスＤＣモータの複数相に応じて複数組設けられる、請求項１に記載のモータ駆動回路。
前記ゲート駆動回路は、複数の前記下側スイッチング素子に応じて複数設けられる、請求項２に記載のモータ駆動回路。
前記整流部は、第１のダイオードであり、前記第１のダイオードのアノードは、前記プッシュ素子に接続される、請求項１に記載のモータ駆動回路。
前記第１のダイオードのカソードは、前記ゲート端子に接続される、請求項４に記載のモータ駆動回路。
前記プル素子は、制御端子と、電流流入端子と、電流流出端子と、を有するトランジスタであり、前記電流流入端子は、前記ゲート端子に接続され、前記電流流出端子には、前記ゲート端子よりも低い電位が印加される、請求項１〜請求項５のいずれか１項に記載のモータ駆動回路。
前記ゲート駆動回路は、第２のダイオードを有し、前記第２のダイオードのカソードは、前記ゲート端子に接続される、請求項１〜請求項６のいずれか１項に記載のモータ駆動回路。
前記第２のダイオードのアノードは、前記ブレーキ回路に接続される、請求項７に記載のモータ駆動回路。
前記ブレーキ回路は、少なくとも１つの抵抗素子をさらに有し、前記抵抗素子を用いて前記誘起電圧を前記誘起電圧よりも低い電圧に変換して前記ゲート端子に印加する、請求項１〜請求項８のいずれか１項に記載のモータ駆動回路。
前記ブレーキ回路は、ツェナーダイオードをさらに有し、前記ツェナーダイオードのカソードは、前記誘起電圧に基づいて前記ゲート端子に電圧を印加させる経路に接続される、請求項１〜請求項９のいずれか１項に記載のモータ駆動回路。
前記ツェナーダイオードのアノードは、所定の電位が印加される、請求項１０に記載のモータ駆動回路。
前記ゲート駆動回路は、前記プッシュ素子に直列に接続される第２のプル素子をさらに有する、請求項１〜請求項１１のいずれか１項に記載のモータ駆動回路。
請求項１〜請求項１２のいずれか１項に記載のモータ駆動回路と、前記モータ駆動回路によって駆動されるブラシレスＤＣモータと、を備えるモータ装置。
請求項１３に記載のモータ装置と、前記ブラシレスＤＣモータによって回転駆動される羽根車と、を備える送風機。