JP6971753B2

JP6971753B2 - 放電装置

Info

Publication number: JP6971753B2
Application number: JP2017192619A
Authority: JP
Inventors: 朝隆上野; 圭太阿部
Original assignee: Renault SAS
Current assignee: Renault SAS
Priority date: 2017-10-02
Filing date: 2017-10-02
Publication date: 2021-11-24
Anticipated expiration: 2037-10-02
Also published as: JP2019068640A

Description

本発明は、放電装置に関するものである。

平滑コンデンサの両端子に並列接続された少なくとも１つの電力消費用の抵抗を有する電力消費回路と、抵抗に流れる電流を略一定の第１所定値に制御する放電回路と、放電回路を駆動する電源を平滑コンデンサの両端子から供給する電源回路とを備える、平滑コンデンサの電荷を放電するコンデンサ放電装置が開示されている（特許文献１）。放電回路は、放電抵抗と、放電抵抗の電流を一定に制御するためのスイッチ素子と、電流検出抵抗と、電流指令設定回路と、ローパスフィルタ回路と、ヒステリシスコンパレータ回路と、により構成される。

特開２０１６−８６４９２号公報

従来技術では、コンデンサの電荷を放電するための放電抵抗と、電流を制御するための電流検出抵抗の２つの抵抗が必要となり、抵抗数を低減できない、という問題がある。

本発明が解決しようとする課題は、抵抗数を低減できる放電装置を提供することである。

本発明は、コンデンサの正負極間に、抵抗、第１スイッチング素子、及び第２スイッチング素子が直列接続する直列回路と、第１スイッチング素子の制御端子の電圧又は電流を制御することで、抵抗に所定の定電流を流す第１制御回路と、第２スイッチング素子の制御端子の電圧又は電流を制御することで、第２スイッチング素子をハーフオンさせる第２制御回路を備えることにより、上記課題を解決する。

本発明によれば、抵抗数を低減できる。

図１は、第１実施形態の放電装置を備える放電システムの構成図である。図２は、図１に示す放電システムにおいて、平滑コンデンサに蓄積された電荷を放電する前の図である。図３は、比較例に係る放電装置を備える放電システムの構成図である。図４は、第２実施形態の放電装置を備える放電システムの構成図である。

以下、本発明の実施形態を図面に基づいて説明する。
≪第１実施形態≫

本実施形態では、本発明に係る放電装置１００を、平滑コンデンサ２に蓄積された電荷を放電する放電システムに適用した場合を例にして説明する。本実施形態の放電システムは、車載に搭載されたバッテリ１により蓄積された平滑コンデンサ２の電荷を放電するシステムである。

図１は、本実施形態に係る放電装置１００を備える放電システムの構成図である。図１に示すように、本実施形態の放電システムは、バッテリ１と、平滑コンデンサ２と、三相インバータ３と、リレー４と、放電装置１００と、を備える。

バッテリ１は、直流電源であって、電動車両の駆動用電源として用いられる。例えば、バッテリ１にはリチウムイオン電池などの二次電池が用いられる。バッテリ１は、リレー４を介して、平滑コンデンサ２、放電装置１００、及び三相インバータ３と接続している。リレー４は、車両のメインスイッチ（付図示）のオン／オフ操作によってオン／オフを切り替える。メインスイッチがオンの時に、リレー４が閉じられ、メインスイッチがオフの時にリレー４が開かれる。

平滑コンデンサ２は、バッテリ１の出力電圧を平滑するためのコンデンサであり、リレー４を介して、バッテリ１と並列接続している。リレー４がオフからオンに切り替わると、平滑コンデンサ２にはバッテリ１から電荷が供給される。そして、平滑コンデンサ２の容量に応じた時間が経過すると、平滑コンデンサ２の両端子の電圧は、バッテリ１と同電圧となる。平滑コンデンサ２に電荷が充電された状態において、リレー４がオンからオフに切り替わると、平滑コンデンサ２に蓄積された電荷は、放電装置１００により放電される。そして、所定の時間が経過すると、平滑コンデンサ２の両端子電圧はゼロ電圧となる。なお、本実施形態では、平滑コンデンサ２の容量は特に限定されず、バッテリ１の特性や三相インバータ３の起動時間に応じて設定するのが好ましい。

三相インバータ３は、バッテリ１の直流電圧を交流電圧に変換し、変換した交流電圧を三相交流モータ（付図示）に供給する電圧変換装置である。リレー４がオンすると、三相インバータ３には平滑コンデンサ２により平滑されたバッテリ１の直流電圧が入力される。三相インバータ３としては、バッテリ１に並列接続する、２つの電圧型駆動素子を直列に接続した３対の回路と、各電圧型駆動素子に並列接続する整流ダイオードとを備える構成が例示できる。なお、電圧型駆動素子としては、ＩＧＢＴ（Insulated Gate Bipolar Transistor）が例示できる。

放電装置１００は、平滑コンデンサ２に蓄積された電荷を放電するための放電装置である。本実施形態の放電装置１００は、直列回路１０と、第１制御回路２０と、第２制御回路３０とを備える。

直列回路１０は、平滑コンデンサ２と並列接続しており、平滑コンデンサ２に蓄積された電荷の放電経路として機能する回路である。直列回路１０は、平滑コンデンサ２の正極側から順に、第２スイッチング素子１２と、第１スイッチング素子１１と、電流検出抵抗１３の直列接続で構成されている。

第１スイッチング素子１１は、直列回路１０（放電経路）に所定の定電流を流すスイッチング素子である。第１スイッチング素子１１は、電圧駆動型素子であり、例えば、シリコン（Ｓｉ）製の電界効果トランジスタ（ＭＯＳＦＥＴ）やＩＧＢＴが用いられる。以降では、第１スイッチング素子１１を、ＮｃｈＭＯＳＦＥＴとして説明する。

第１スイッチング素子１１の各端子の接続について説明する。ドレイン端子Ｄは、後述する第２スイッチング素子１２のソース端子Ｓと接続している。ソース端子Ｓは、電流検出抵抗１３の一端と接続している。ゲート端子Ｇは、後述する第１制御回路２０が備えるオペアンプ２１の出力端子が接続している。

第１スイッチング素子１１は、所定の電圧がゲート端子Ｇに印加することで、オンする。第１スイッチング素子１１がオンすると、ドレイン端子Ｄとソース端子Ｓは導通し、ソース端子Ｓには所定の電圧が印加され、電流検出抵抗１３に電流が流れる。電流検出抵抗１３は、特に限定されず、例えば、セメント抵抗が挙げられる。

第２スイッチング素子１２は、平滑コンデンサ２に蓄積された電荷を放電するためのスイッチング素子である。第２スイッチング素子１２は、電圧駆動型素子であり、例えば、シリコン（Ｓｉ）製の電界効果トランジスタ（ＭＯＳＦＥＴ）が用いられる。以降では、第２スイッチング素子１２を、ＮｃｈＭＯＳＦＥＴとして説明する。なお、第２スイッチング素子１２は、電圧駆動型素子に限定されず、電流駆動型素子であってもよい。第２スイッチング素子１２に電流駆動型素子を用いる場合、例えば、シリコン製のバイポーラトランジスタが用いられる。

第２スイッチング素子１２の各端子の接続について説明する。ドレイン端子Ｄは、平滑コンデンサ２の正極と接続している。ソース端子Ｓは、第１スイッチング素子１１のドレイン端子Ｄと接続している。ゲート端子Ｇは、電流制限抵抗１５を介して、後述する第２制御回路３０と接続している。また、ゲート端子Ｇとソース端子Ｓの間には、ゲート端子Ｇを過電圧から保護するために、ツェナーダイオード１４が接続されている。

第１制御回路２０は、第１スイッチング素子１１のゲート端子Ｇの電圧を制御することで、電流検出抵抗１３に所定の定電流を流す。本実施形態の第１制御回路２０は、差動入力端子を有するオペアンプ２１と、オペアンプ２１の正極側の入力端子と接続する電圧源２２を備える。電圧源２２は、定電圧を出力できれば特に限定されない。なお、電圧源２２の電圧値は、実験的に求められた電圧値が好ましい。

オペアンプ２１の負極側の入力端子は、第１スイッチング素子１１のソース端子Ｓが接続している。オペアンプ２１の出力端子は、第１スイッチング素子のゲート端子Ｇと接続している。

オペアンプ２１は、電圧源２２の電圧と第１スイッチング素子１１のソース端子Ｓの電圧の差分電圧を増幅し、増幅した電圧を第１スイッチング素子１１のゲート端子Ｇに出力する。これにより、第１スイッチング素子１１のソース端子Ｓの電圧は、所定の電圧値に収束し、電流検出抵抗１３には、所定の定電流Ｉ１が流れる。

なお、電流検出抵抗１３の抵抗値を変えることで、定電流Ｉ１の電流量を変更することができる。電流検出抵抗１３の抵抗値は、第２スイッチング素子１２の物性、第２スイッチング素子１２の個数、バッテリ１の電圧等に応じて、実験的に求めるのが好ましい。例えば、電流検出抵抗１３の抵抗値を、定電流Ｉ１が直列回路１０に放電電流として流れたとしても、直列回路１０に異常が生じない程度に設定するのが好ましい。直列回路１０の異常には、第１スイッチング素子１１、第２スイッチング素子１２、及び電流検出抵抗１３の発熱による放電装置１００の温度上昇や、各素子間を接続する信号線の断線等が挙げられる。

第２制御回路３０は、第２スイッチング素子１２のゲート端子Ｇの電圧を制御することで、第２スイッチング素子１２をハーフオンさせる。本実施形態の第２制御回路３０は、平滑コンデンサ２と並列接続しており、平滑コンデンサ２の出力電圧を分圧する構成を有する。具体的に、第２制御回路３０は、平滑コンデンサ２の正負極間を接続する直列回路である。当該直列回路は、平滑コンデンサ２の正極側から順に、スイッチ３１と分圧抵抗３２と分圧抵抗３３の直列接続で構成されている。分圧抵抗３２と分圧抵抗３３の接続点は、第２制御回路３０の出力端として、電流制限抵抗１５を介して、第２スイッチング素子１２のゲート端子Ｇと接続している。なお、第２スイッチング素子１２のハーフオンについては後述する。

スイッチ３１は、第２スイッチング素子１２をハーフオン及びオフさせるためのスイッチである。スイッチ３１の形態は特に限定されず、高速なスイッチング動作が可能な半導体スイッチでもよいし、機械式リレーでもよい。なお、スイッチ３１の抵抗値は、分圧抵抗３２の抵抗値よりも小さいものが好ましい。

スイッチ３１は、コントローラ（付図示）の制御によりオン／オフする。三相インバータ３が力行動作又は回生動作を行う場合、スイッチ３１はオフし、放電装置１００が平滑コンデンサ２の電荷を放電する場合、スイッチ３１はオンする。スイッチ３１は、リレー４と連動して動作してもよく、例えば、スイッチ３１は、リレー４がオンするとオフし、リレー４がオフするとオンする。

第２制御回路３０は、分圧抵抗３２及び分圧抵抗３３により分圧された平滑コンデンサ２の出力電圧を、第２スイッチング素子４２のゲート端子Ｇに出力する。本実施形態では、分圧抵抗３２及び分圧抵抗３３に略同一の抵抗値の抵抗が用いられる。これにより、第２スイッチング素子１２のゲート端子Ｇには、平滑コンデンサ２の出力電圧（Ｖ_ｄｃ）の半分程度の電圧（Ｖ_ｄｃ／２）が印加され、第２スイッチング素子１２はハーフオンする。その結果、第２スイッチング素子１２において、ドレイン端子Ｄとソース端子Ｓ間の電圧（Ｖ_ｄｓ）は、平滑コンデンサ２の出力電圧の半分程度の電圧となる（Ｖ_ｄｓ＝Ｖ_ｄｃ／２）。

次に、本実施形態の放電装置１００による放電動作について図１、２を参照しながら説明する。図２は、平滑コンデンサ２に蓄積された電荷を放電する前の図である。図２は、リレー４がオンし、スイッチ３１がオフしている以外は、図１と同様であり、各構成には図１と同様の記号を付している。

図２に示すように、リレー４がオンし、スイッチ３１がオフした状態では、バッテリ１と三相インバータ３は導通し、平滑コンデンサ２にはバッテリ１から電荷が供給される。平滑コンデンサ２は、バッテリ１からの電荷により充電状態となる。

スイッチ３１がオフした状態では、第２スイッチング素子１２のゲート端子Ｇには第２制御回路３０から電圧が入力されず、第２スイッチング素子１２はオフする。この場合、第２スイッチング素子１２において、ドレイン端子Ｄとソース端子Ｓは導通しない。また、ゲート端子Ｇと接続する第１スイッチング素子１１のドレイン端子Ｄには電圧が印加されないため、第１スイッチング素子１１、電流検出抵抗１３には電流が流れない。つまり、図２に示す放電装置１００の状態では、放電装置１００の直列回路１０には電流が流れる経路は存在せず、平滑コンデンサ２は、バッテリ１の出力電圧を平滑し、平滑した電圧を三相インバータ３に出力している。

図２に示す状態から、リレー４がオフし、スイッチ３１がオンすると、放電装置１００は、平滑コンデンサ２に蓄積された電荷の放電を開始する。放電装置１００の放電動作について図１を参照しながら説明する。

リレー４がオフし、平滑コンデンサ２はバッテリ１と遮断され、平滑コンデンサ２にはバッテリ１から電荷が供給されない。

スイッチ３１がオンすると、第２スイッチング素子１２のゲート端子Ｇには、第２制御回路３０の出力電圧が入力され、第２スイッチング素子１２はハーフオンする。

ここで、ＭＯＳＦＥＴの場合、ゲート−ソース間の電圧（Ｖ_ＧＳ）が閾値（Ｖ_Ｔ）以上になると、ＭＯＳＦＥＴは完全にオンし、ドレイン−ソース間は導通する。一方、ハーフオンとは、ＭＯＳＦＥＴが完全にオンしない状態であって、ドレイン−ソース間に電位が存在する状態である。ハーフオンしたＭＯＳＦＥＴは、完全にオンしたＭＯＳＦＥＴに比べて大きな抵抗を有することになる。本実施形態では、この抵抗を放電抵抗として機能させる。なお、本実施形態では、分圧抵抗３２の抵抗値と分圧抵抗３３の抵抗値が略同一であるため、第２スイッチング素子のドレイン−ソース間に、平滑コンデンサ２の出力電圧の１／２程度の電圧が発生する。

また、第２スイッチング素子１２がハーフオンすると、第１スイッチング素子１１のドレイン端子Ｄには電圧が印加される。第１制御回路２０は、第１スイッチング素子１１のソース端子Ｓの電圧が所定の電圧値となるように、第１スイッチング素子のゲート端子Ｇの電圧を制御して、第１スイッチング素子１１をオンさせる。これにより、電流検出抵抗１３には、平滑コンデンサ２に蓄積された電荷による定電流Ｉ１が発生し、その結果、直列回路１０には、平滑コンデンサ２を電源とする定電流Ｉ１が流れる。

このように、本実施形態では、リレー４がオフし、スイッチ３１がオンすると、直列回路１０を構成する第２スイッチング素子１２、第１スイッチング素子１１、及び電流検出抵抗１３には、平滑コンデンサ２に蓄積された電荷による定電流Ｉ１が流れる。言い換えると、定電流Ｉ１は放電電流として直列回路１０に流れる。そして、ハーフオンした第２スイッチング素子１２は、以下の現象により、放電抵抗として機能する。

ハーフオンした第２スイッチング素子１２のドレイン−ソース間には、定電流Ｉ１が流れるとともに、平滑コンデンサ２の出力電圧の１／２程度の電圧（Ｖ_ｄｃ／２）が発生する。これにより、第２スイッチング素子１２では、定電流と当該電圧による消費電力Ｐ１（Ｐ１＝Ｉ１×Ｖ_ｄｃ／２）が発生し、平滑コンデンサ２の電荷は第２スイッチング素子１２で放電される。なお、第２スイッチング素子１２で発生する消費電力は熱に変換される。

また、定電流Ｉ１は第１スイッチング素子１１にも流れる。そのため、本実施形態では、平滑コンデンサ２に蓄積された電荷は、第２スイッチング素子１２だけでなく、第１スイッチング素子１１においても放電される。なお、第１スイッチング素子１１による放電の現象は、第２スイッチング素子１２による放電の現象と同様であるため、上記の説明を援用する。

ここで、比較例に係る放電装置３００を用いて、放電装置の体積について説明する。図３は、比較例に係る放電装置３００を備える放電システムの構成図である。放電装置３００は、平滑コンデンサ２の正負極間に接続する直列回路３１０と、放電コントローラ３１３を備える。

直列回路３１０は、平滑コンデンサ２の正極側から順に、放電抵抗３１２とスイッチング素子３１１の直列接続で構成される。スイッチング素子３１１は、放電コントローラ３１３により、オン又はオフする。図３は、平滑コンデンサ２に蓄積された電荷を放電する場面であり、スイッチング素子３１１はオンしている。

図３に示す場面において、平滑コンデンサ２に蓄積された電荷は、直列回路３１０に放電電流として流れ込む。比較例に係る放電装置３００は、放電抵抗３１２にて平滑コンデンサ２に蓄積された電荷を放電する。

比較例に係る放電装置３００では、直列回路３１０が定電流源（第１スイッチング素子１１及び第１制御回路２０）を備えていないため、放電抵抗３１２に流れる電流量は、平滑コンデンサ２に蓄積された電荷量に応じて定まる。例えば、バッテリ１の電圧が４００Ｖ程度の高電圧の場合、平滑コンデンサ２で蓄積できる電荷量は、平滑コンデンサ２の容量と４００Ｖで定まる（Ｑ＝ＣＶ）。この電荷量を放電できる抵抗を、放電抵抗３１２として選定する必要がある。放電抵抗３１２としては、セメント抵抗が例示できる。この場合、セメント抵抗の体積が大きいため、同一のプリント基板に直列回路３１０を実装することは困難である。また、放電装置３００の体積は増大するとともに、放電装置３００のコストも増大するという問題も発生する。

これに対して、本実施形態の放電装置１００では、放電抵抗ではなく、第２スイッチング素子１２で主な放電が行われる。例えば、第２スイッチング素子１２にＮｃｈＭＯＳＦＥＴを用いたとする。この場合、第２スイッチング素子１２の体積は、セメント抵抗の体積よりも小さいため、直列回路１０を同一プリント基板上に実装することができる。その結果、比較例に係る放電装置３００と比べて、放電装置１００の体積を抑制できるとともに、放電装置１００のコストも低減できる。

加えて、本実施形態の放電装置１００では、第２スイッチング素子１２には、放電電流として定電流Ｉ１が流れる。定電流Ｉ１の電流量は、電流検出抵抗１３の抵抗値を調整することで低減できる。そのため、電流検出抵抗１３の抵抗値を調整することで、第２スイッチング素子が有する抵抗値がセメント抵抗の抵抗値よりも小さい場合であっても、平滑コンデンサ２の電荷を放電することができる。

また、本実施形態の放電装置１００では、第１スイッチング素子１１及び第２スイッチング素子１２のいずれのスイッチング素子もオン／オフのスイッチング動作をすることなく、平滑コンデンサ２の電荷を放電できる。一般的に、放電動作において、スイッチング素子がスイッチング動作すると、スイッチング素子にはスイッチング動作に応じて断続的に電流が流れるため、スイッチング素子はノイズ源となる。また、スイッチング動作すると、スイッチング素子が有する寄生インダクタンスにより、スイッチング素子にはサージ電圧が発生し、スイッチング素子に負荷がかかる。本実施形態では、上述したように、放電動作において、スイッチング動作が行われない。そのため、スイッチング素子をスイッチング動作させて放電させる放電装置と比べて、放電動作におけるノイズを低減できるとともに、第１スイッチング素子１１及び第２スイッチング素子１２にかかる負荷を低減することができる。

以上のように、本実施形態の放電装置１００は、バッテリ１の出力電圧を平滑する平滑コンデンサ２の正負極間に、第２スイッチング素子１２、第１スイッチング素子１１、及び電流検出抵抗１３が直列接続する直列回路１０と、第１スイッチング素子１１のゲート端子Ｇの電圧を制御することで、電流検出抵抗１３に所定の定電流を流す第１制御回路２０と、第２スイッチング素子１２のゲート端子Ｇの電圧を制御することで、第２スイッチング素子１２をハーフオンさせる第２制御回路３０を備える。これにより、ハーフオンした第２スイッチング素子１２と、第１スイッチング素子１１で、平滑コンデンサ２に蓄積された電荷を放電することができるため、放電抵抗が不要となり、その結果、放電装置１００における抵抗数を低減できる。

また、本実施形態において、直列回路１０は、平滑コンデンサ２の正極側から順に、第２スイッチング素子１２と第１スイッチング素子１１と電流検出抵抗１３の直列接続で構成されている。これにより、ハーフオンした第２スイッチング素子１２には、第１スイッチング素子１１、電流検出抵抗１３、及び第１制御回路２０により生成された定電流Ｉ１が放電電流として流れる。そのため、第２スイッチング素子１２に過度な大電流が流れることを防ぐとともに、一定の割合で平滑コンデンサ２の電荷を放電することができる。

加えて、本実施形態において、第２制御回路３０は、定電流Ｉ１が電流検出抵抗１３に流れている状態で、第２スイッチング素子１２をハーフオンさせる。これにより、上記効果と同一の効果を奏する。

また、本実施形態では、第２制御回路３０は、平滑コンデンサ２の正負極間に、分圧抵抗３２及び分圧抵抗３３が直列接続する回路である。分圧抵抗３２と分圧抵抗３３を接続する線は、第２スイッチング素子１２のゲート端子Ｇと接続している。これにより、第２スイッチング素子のドレイン−ソース間には、分圧抵抗３２の抵抗値と分圧抵抗３３の抵抗値の比率に応じた電圧が発生する。分圧抵抗３２の抵抗値の変更及び分圧抵抗３３の抵抗値の変更という簡便な作業で、第２スイッチング素子１２で消費する消費電力を制御することができ、その結果、第２スイッチング素子１２にかかる負荷の低減を図ることができる。

≪第２実施形態≫
次に、第１実施形態とは異なる本発明に係る放電装置２００を、平滑コンデンサ２に蓄積された電荷を放電する放電システムに適用した場合を例にして説明する。

図４は、本実施形態に係る放電装置２００を備える放電システムの構成図である。本実施形態の放電システムは、第１実施形態の放電システムと比べて、放電装置２００が異なる以外は、同一の構成を備えている。そのため、図４では、第１実施形態と同一の構成に図１、２と同一の符号を付し、同一の構成については第１実施形態でした説明を援用する。

放電装置２００は、平滑コンデンサ２に蓄積された電荷を放電するための放電装置である。本実施形態の放電装置２００は、直列回路４０と、第１制御回路５０と、第２制御回路６０とを備える。

直列回路４０は、平滑コンデンサ２と並列接続しており、平滑コンデンサ２に蓄積された電荷の放電経路として機能する回路である。直列回路４０は、平滑コンデンサ２の正極側から順に、放電抵抗４３と、第２スイッチング素子４２と、第１スイッチング素子４１が直列接続している。

第１スイッチング素子４１は、直列回路４０に所定の定電流を流すスイッチング素子である。第１スイッチング素子４１は、第１実施形態の第１スイッチング素子１１に対応するため、第１実施形態の第１スイッチング素子１１でした説明を援用する。以降では、第１スイッチング素子４１を、第１スイッチング素子１１と同様に、ＮｃｈＭＯＳＦＥＴとして説明する。

第１スイッチング素子４１の各端子の接続について説明する。ドレイン端子Ｄは、後述する第２スイッチング素子４２のソース端子Ｓと接続している。ソース端子Ｓは、平滑コンデンサ２の負極と接続している。ゲート端子Ｇは、後述する第１制御回路５０が備えるオペアンプ５１の出力端子が接続している。

第１スイッチング素子４１は、所定の電圧がゲート端子Ｇに印加することで、オンする。第１スイッチング素子４１がオンすると、ドレイン端子Ｄとソース端子Ｓは導通する。ドレイン端子Ｄとソース端子Ｓが導通すると、放電抵抗４３に所定の定電流が流れる。

第２スイッチング素子４２は、平滑コンデンサ２に蓄積された電荷を放電するためのスイッチング素子である。第２スイッチング素子４２は、第１実施形態の第２スイッチング素子１２に対応するため、第２スイッチング素子１２でした説明を援用する。以降では、第２スイッチング素子４２を、第２スイッチング素子１２と同様に、ＮｃｈＭＯＳＦＥＴとして説明する。

第２スイッチング素子４２の各端子の接続について説明する。ドレイン端子Ｄは、放電抵抗４３の他端と接続している。ソース端子Ｓは、第１スイッチング素子４１のドレイン端子Ｄと接続している。ゲート端子Ｇは、後述する第２制御回路６０と接続している。

放電抵抗４３は、平滑コンデンサ２の電荷を放電するための抵抗である。放電抵抗４３としては、セメント抵抗が例示できる。放電抵抗４３の一端は、平滑コンデンサ２の正極と接続し、放電抵抗４３の他端は、第２スイッチング素子４２のドレイン端子Ｄ及び分圧抵抗５３と接続している。

第１制御回路５０は、第１スイッチング素子４１のゲート端子Ｇの電圧を制御することで、放電抵抗４３に所定の定電流を流す。本実施形態の第２制御回路３０は、差動入力端子を有するオペアンプ５１を備える。

オペアンプ５１の正極側の入力端子には、放電抵抗４３の他端の電圧を、分圧抵抗５２、分圧抵抗５３、及び分圧抵抗５４で分圧した電圧が入力される。オペアンプ５１の正極側の入力端子は、分圧抵抗５３及び分圧抵抗５４を介して、放電抵抗４３の他端と接続している。

オペアンプ５１負極側の入力端子には、平滑コンデンサ２の出力電圧を、分圧抵抗６２、分圧抵抗６３、及び分圧抵抗６４で分圧した電圧が入力される。平滑コンデンサ２の正極は、分圧抵抗６２、分圧抵抗６３、及び分圧抵抗６４を介して、平滑コンデンサ２の負極と接続している。オペアンプ５１の負極側の入力端子は、分圧抵抗６３と分圧抵抗６４の接続点と接続している。

オペアンプ５１は、正極側の入力端子の電圧と負極側の入力端子の電圧の差分電圧を増幅し、増幅した電圧を第１スイッチング素子４１のゲート端子Ｇに出力する。本実施形態では、正極側の入力端子に、放電抵抗４３の他端に基づく電圧が入力されるため、第１スイッチング素子４１がオンすると、放電抵抗４３には、所定の定電流Ｉ２が流れる。本実施形態では、放電抵抗４３は、平滑コンデンサ２の電荷を放電する放電抵抗としての機能だけでなく、直列回路４０に定電流Ｉ２を流す電流検出抵抗としての機能も兼ねている。なお、放電抵抗４３の抵抗値を変えることで、定電流Ｉ２の電流値を変更することができる。

第２制御回路６０は、第２スイッチング素子４２のゲート端子Ｇの電圧を制御することで、第２スイッチング素子４２をハーフオンさせる。本実施形態の第２制御回路６０も、平滑コンデンサ２と並列接続し、平滑コンデンサ２の出力電圧を分圧する構成を有する。第２制御回路６０は、平滑コンデンサ２の正極側から順に、ツェナーダイオード６５と、スイッチ６１と、分圧抵抗６２と、分圧抵抗６３と、分圧抵抗６の直列接続で構成されている。

スイッチ６１は、第２スイッチング素子４２をハーフオン及びオフさせるためのスイッチである。スイッチ６１は、第１実施形態のスイッチ３１に対応するため、第１実施形態のスイッチ３１でした説明を援用する。

第２制御回路６０は、分圧抵抗６２、分圧抵抗６３、及び分圧抵抗６４により分圧された平滑コンデンサ２の出力電圧を、第２スイッチング素子４２のゲート端子Ｇに出力する。本実施形態では、分圧抵抗６２及び分圧抵抗６３に対して、分圧抵抗６４の抵抗値は小さいため、分圧抵抗６２と分圧抵抗６３が支配的になる。例えば、分圧抵抗６２及び分圧抵抗６３には１８０［ｋΩ］の抵抗が用いられ、分圧抵抗６４には２［ｋΩ］の抵抗が用いられる。

上記抵抗値の抵抗を分圧抵抗６２、分圧抵抗６３、及び分圧抵抗６４に用いた場合、第２スイッチング素子４２のゲート端子Ｇには、平滑コンデンサ２の出力電圧（Ｖ_ｄｃ）の半分程度の電圧（Ｖ_ｄｃ／２）が印加され、第２スイッチング素子４２はハーフオンする。その結果、第２スイッチング素子４２において、ドレイン端子Ｄとソース端子Ｓ間の電圧（Ｖ_ｄｓ）は、平滑コンデンサ２の出力電圧の半分程度の電圧となる（Ｖ_ｄｓ＝Ｖ_ｄｃ／２）。

次に、本実施形態の放電装置２００による放電動作について図４を参照しながら説明する。

図４に示すように、リレー４がオフし、スイッチ６１がオンすると、放電装置３００は、平滑コンデンサ２に蓄積された電荷の放電を開始する。

リレー４がオフし、スイッチ６１がオンすると、本実施形態においても、第１制御回路５０は、第１スイッチング素子４１のゲート端子Ｇの電圧を制御することで、直列回路４０に平滑コンデンサ２を電源とした定電流Ｉ２を流す。また、第２制御回路６０は、第２スイッチング素子４２のゲート端子Ｇの電圧を制御することで、第２スイッチング素子４２をハーフオンさせる。第１スイッチング素子４１と第２スイッチング素子４２それぞれの動作は、第１実施形態の第１スイッチング素子１１及び第２スイッチング素子１２の動作と同様であえるため、第１実施形態の第１スイッチング素子１１及び第２スイッチング素子１２でした説明を援用する。

リレー４がオフし、スイッチ６１がオンすると、直列回路４０を構成する放電抵抗４３、第２スイッチング素子４２、及び第１スイッチング素子４１には、平滑コンデンサ２に蓄積された電荷による定電流Ｉ２が放電電流として流れる。

放電抵抗４３では、定電流Ｉ２と放電抵抗４３の抵抗Ｒによる消費電力Ｐ２（Ｐ２＝Ｉ２^２×Ｒ）が発生し、平滑コンデンサ２の電荷は放電抵抗４３で放電される。なお、Ｒは放電抵抗４３の抵抗値である（例えば、Ｒ＝６８０［ｋΩ］）。

また、第２スイッチング素子４２では、上述した第１実施形態の第２スイッチング素子１２と同様に、消費電力Ｐ１^’（Ｐ１^’＝Ｉ２×Ｖ_ｄｃ／２）が発生し、平滑コンデンサ２の電荷は第２スイッチング素子４２で放電される。

さらに、第１スイッチング素子４１でも、上述した第１実施形態の第１スイッチング素子１１と同様に、平滑コンデンサ２の電荷は放電される。

なお、上述した、放電抵抗４３、第２スイッチング素子４２、及び第１スイッチング素子４１で発生する消費電力は熱に変換される。

以上のように、本実施形態の放電装置２００において、直列回路４０は、平滑コンデンサ２の正極側から順に、放電抵抗４３と第２スイッチング素子４２と第１スイッチング素子４１の直列接続で構成されている。これにより、放電抵抗４３、ハーフオンした第２スイッチング素子４２には、第１スイッチング素子４１、放電抵抗４３、及び第１制御回路５０により生成された定電流Ｉ２が流れるため、電流検出抵抗が不要となり、その結果、放電装置２００における抵抗数を低減できる。

なお、以上に説明した実施形態は、本発明の理解を容易にするために記載されたものであって、本発明を限定するために記載されたものではない。したがって、上記の実施形態に開示された各要素は、本発明の技術的範囲に属する全ての設計変更や均等物をも含む趣旨である。

上述した実施形態において、第２スイッチング素子１２又は第２スイッチング素子４２を一つのスイッチング素子を用いる構成を例示したが、第２スイッチング素子１２又は第２スイッチング素子４２の数は、これに限られない。例えば、複数の第２スイッチング素子を直列接続した構成を変形例として例示できる。変形例では、ハーフオンする第２スイッチング素子の数が増えるため、平滑コンデンサ２の電荷の放電時間を短時間で終了させることができる。

また、上述の変形例において、定電流Ｉ１又は定電流Ｉ２の電流量を減らすことで、放電時間を同時間に維持しながら、一つの第２スイッチング素子あたりに流れる電流量を減らしてもよい。これにより、第２スイッチング素子での発熱量が低減され、第２スイッチング素子にかかる負荷を低減できる。

また、本明細書では、本発明に係る放電装置の一態様として放電装置１００及び放電装置２００を例にして説明するが、本発明はこれに限定されるものではない。

加えて、本明細書では、本発明の蓄電部の一態様としてバッテリ１を例にして説明するが、これに限定されるものではない。また、本明細書では、本発明に係る第１スイッチング素子を第１スイッチング素子１１及び第１スイッチング素子４１を例にして説明するが、これに限定されるものではない。また、本明細書では、本発明に係る第２スイッチング素子を第２スイッチング素子１２及び第２スイッチング素子４２を例にして説明するが、これに限定されるものではない。

また、本明細書では、本発明の第１スイッチング素子の制御端子の一態様として、ゲート端子Ｇを例にして説明するが、これに限定されるものではない。また、本明細書では、本発明の第２スイッチング素子の制御端子の一態様として、ゲート端子Ｇを例にして説明するが、これに限定されるものではない。

また、本明細書では、本発明の第１制御回路の一態様として、第１制御回路２０及び第１制御回路５０を例にして説明するが、これに限定されるものではない。また、本明細書では、本発明の第２制御回路の一態様として、第２制御回路３０及び第２制御回路６０を例にして説明するが、これに限定されるものではない。

また、本明細書では、本発明の第１の分圧抵抗の一態様として、分圧抵抗３２及び分圧抵抗６２を例にして説明するが、これに限定されるものではない。また、本明細書では、本発明の第２の分圧抵抗の一態様として、分圧抵抗３３及び分圧抵抗６３を例にして説明するが、これに限定されるものではない。

１…バッテリ
２…平滑コンデンサ
３…三相インバータ
４…リレー
１００…放電装置
１０…直列回路
１１…第１スイッチング素子
１２…第２スイッチング素子
１３…電流検出抵抗
１４…ツェナーダイオード
１５…電流制限抵抗
２０…第１制御回路
２１…オペアンプ
２２…電圧源
３０…第２制御回路
３１…スイッチ
３２…分圧抵抗
３３…分圧抵抗

Claims

蓄電部の出力電圧を平滑するコンデンサの正負極間に、抵抗、第１スイッチング素子、及び第２スイッチング素子が直列接続する直列回路と、
前記第１スイッチング素子の制御端子の電圧又は電流を制御することで、前記抵抗に所定の定電流を流す第１制御回路と、
前記第２スイッチング素子の制御端子の電圧又は電流を制御することで、前記第２スイッチング素子をハーフオンさせる第２制御回路を備え、
前記第２制御回路は、前記所定の定電流が前記抵抗に流れている状態で、前記第２スイッチング素子をハーフオンさせる放電装置。
前記直列回路は、前記コンデンサの正極側から順に、前記第２スイッチング素子と前記第１スイッチング素子と前記抵抗が直列接続する回路である請求項１に記載の放電装置。
前記直列回路は、前記コンデンサの正極側から順に、前記抵抗と前記第２スイッチング素子と前記第１スイッチング素子が直列接続する回路である請求項１に記載の放電装置。
前記第２制御回路は、前記コンデンサの正負極間に、第１の分圧抵抗及び第２の分圧抵抗が直列接続する回路であり、
前記第１の分圧抵抗と前記第２の分圧抵抗の接続点は、前記第２スイッチング素子の制御端子と接続する請求項１又は２に記載の放電装置。