JP6970300B2 - ディスプレイパネル及びディスプレイ装置 - Google Patents

ディスプレイパネル及びディスプレイ装置 Download PDF

Info

Publication number
JP6970300B2
JP6970300B2 JP2020531525A JP2020531525A JP6970300B2 JP 6970300 B2 JP6970300 B2 JP 6970300B2 JP 2020531525 A JP2020531525 A JP 2020531525A JP 2020531525 A JP2020531525 A JP 2020531525A JP 6970300 B2 JP6970300 B2 JP 6970300B2
Authority
JP
Japan
Prior art keywords
gate electrode
thin film
display panel
film transistor
electrode line
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2020531525A
Other languages
English (en)
Other versions
JP2021505963A (ja
Inventor
文英 李
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shenzhen China Star Optoelectronics Semiconductor Display Technology Co Ltd
Original Assignee
Shenzhen China Star Optoelectronics Semiconductor Display Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shenzhen China Star Optoelectronics Semiconductor Display Technology Co Ltd filed Critical Shenzhen China Star Optoelectronics Semiconductor Display Technology Co Ltd
Publication of JP2021505963A publication Critical patent/JP2021505963A/ja
Application granted granted Critical
Publication of JP6970300B2 publication Critical patent/JP6970300B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3648—Control of matrices with row and column drivers using an active matrix
    • G09G3/3659—Control of matrices with row and column drivers using an active matrix the addressing of the pixel involving the control of two or more scan electrodes or two or more data electrodes, e.g. pixel voltage dependant on signal of two data electrodes
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136286—Wiring, e.g. gate line, drain line
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1335—Structural association of cells with optical devices, e.g. polarisers or reflectors
    • G02F1/133509—Filters, e.g. light shielding masks
    • G02F1/133514—Colour filters
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3674—Details of drivers for scan electrodes
    • G09G3/3677—Details of drivers for scan electrodes suitable for active matrices only
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F2201/00—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00
    • G02F2201/12—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00 electrode
    • G02F2201/123—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00 electrode pixel
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0243—Details of the generation of driving signals
    • G09G2310/0248—Precharge or discharge of column electrodes before or after applying exact column voltages
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/0223—Compensation for problems related to R-C delay and attenuation in electrodes of matrix panels, e.g. in gate electrodes or on-substrate video signal electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/0252—Improving the response speed

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Chemical & Material Sciences (AREA)
  • Nonlinear Science (AREA)
  • Computer Hardware Design (AREA)
  • Theoretical Computer Science (AREA)
  • Optics & Photonics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Mathematical Physics (AREA)
  • Power Engineering (AREA)
  • Liquid Crystal (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Liquid Crystal Display Device Control (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Description

本発明は表示技術分野、特にディスプレイパネル及びディスプレイ装置に関する。
表示技術が発展するにつれて、液晶ディスプレイパネルのサイズはますます大きくなり、解像度はますます高くなっている。液晶ディスプレイパネルは、一般に、ゲートドライバがＴＦＴ（Ｔｈｉｎ−ｆｉｌｍ ｔｒａｎｓｉｓｔｏｒ、薄膜トランジスタ）にターンオン電圧を提供し、ソースドライバがＴＦＴにデータ信号を提供している。ＴＦＴがゲートドライバの制御下でターンオン状態にある時、ソースドライバが副画素を充電する。
図１に示すように、液晶ディスプレイパネルの解像度Ｒｅｓの増加に伴い、画素の充電時間ｔが短くなっている。例えば、ＦＨＤ解像度のパネルを１２０ＨＺで駆動した場合、１本のゲート電極線の充電時間は約７．４ｕｓである。しかし、４Ｋ２Ｋ解像度のパネルについては、ゲート電極線の数が１０８０から２１６０に増加しているので、その１２０ＨＺ駆動におけるゲート電極線１本の充電時間は約半分の３．７ｕｓまで低下している。画素中のＲＣ負荷を小さくできなければ、ゲート電極線の走査速度が遅くなり、液晶ディスプレイパネルの表示効果に影響が生じることになる。
本発明の目的は、ディスプレイパネルの表示性能を向上させることができるディスプレイパネルとディスプレイ装置を提供することにある。
本発明の実施例ではディスプレイパネルを提供しており、ディスプレイパネルはアレイ基板とカラーフィルタ基板とを含む。アレイ基板上には、複数のデータ線と、平行に配列された複数のゲート電極線群と、複数の第１薄膜トランジスタと、複数の第２薄膜トランジスタと、画素電極と、第１コモン電極とが設置されており、カラーフィルタ基板上には第２コモン電極が設置されており、画素電極および第２コモン電極は液晶キャパシタを形成しており、
ゲート電極線群は第１ゲート電極線と第２ゲート電極線とを含み、第１ゲート電極線及び第２ゲート電極線は平行に設置されており、
データ線と第２ゲート電極線は交差して第２薄膜トランジスタを限定しており、
第２薄膜トランジスタのゲート電極は対応する第２ゲート電極線と接続され、第２薄膜トランジスタのソース電極は対応するデータ線と接続され、第２薄膜トランジスタのドレイン電極は画素電極と接続されており、
第１薄膜トランジスタのゲート電極は対応する第１ゲート電極線と接続され、第１薄膜トランジスタのソース電極は対応する第２ゲート電極線と接続され、第１薄膜トランジスタのドレイン電極は第１コモン電極と接続されており、
第１薄膜トランジスタは、第２薄膜トランジスタのターンオフ速度を加速するために用いられる。
本発明のディスプレイパネルでは、ディスプレイパネルはゲートドライバをさらに含み、ゲートドライバはディスプレイパネルの両サイドに設置されており、第１薄膜トランジスタのソース電極は第２ゲート電極線の中間位置に接続されている。
本発明のディスプレイパネルでは、ディスプレイパネルはゲートドライバをさらに含み、ゲートドライバはディスプレイパネルの片サイドに設置されており、第１薄膜トランジスタのソース電極は第２ゲート電極線のゲートドライバから遠い側の位置に接続されている。
本発明のディスプレイパネルでは、各第２ゲート電極線は１本の第１ゲート電極線に対応しており、第１ゲート電極線上に接続されている第１薄膜トランジスタの数と、対応する第２ゲート電極線上に接続された第２薄膜トランジスタの数の割合は１／５〜１／１０である。
本発明のディスプレイパネルでは、ｎ番目のゲート電極線群の第２ゲート電極線が高レベルのターンオン信号を入力すると、第１ゲート電極線は信号を入力せず、第２薄膜トランジスタがオンになり、第１薄膜トランジスタがオフになり、ｎ番目のゲート電極線群の第２ゲート電極線が低レベルのターンオフ信号を入力すると、第１ゲート電極線が高レベルのターンオン信号を入力し、第２薄膜トランジスタがオフになり、第１薄膜トランジスタがオンになる。そのうち、ｎは整数である。
本発明のディスプレイパネルでは、第１コモン電極の電圧は第１薄膜トランジスタのターンオフ電圧以下である。
本発明のディスプレイパネルでは、ディスプレイパネルはｎ個のゲート電極線群を含み、そのうち、ｍ番目のゲート電極線群中の第１ゲート電極線はｍ＋１番目のゲート電極線群中の第２ゲート電極線と接続されており、そのうち、ｎ、ｍは正の整数であり、ｎは２以上、ｍ＋１はｎ以下である。
本発明のディスプレイパネルでは、ディスプレイパネルはｎ個のゲート電極線群を含み、そのうち、ｍ番目のゲート電極線群中の第１ゲート電極線はｍ＋ｋ番目のゲート電極線群中の第２ゲート電極線と接続されており、そのうち、ｎ、ｍ、ｋは正の整数であり、ｎは３以上、ｋは２以上、ｍ＋ｋはｎ以下である。
本発明のディスプレイパネルでは、ｎ番目のゲート電極線群には第２ゲート電極線が設置されていない、または、ｎ番目のゲート電極線群の第２ゲート電極線は単独で駆動される。
本発明の実施例はさらにディスプレイ装置を提供しており、ディスプレイ装置はアレイ基板とカラーフィルタ基板とを含むディスプレイパネルを含み、アレイ基板上には、複数のデータ線と、平行に配列された複数のゲート電極線群と、複数の第１薄膜トランジスタと、複数の第２薄膜トランジスタと、画素電極と、第１コモン電極とが設置されており、カラーフィルタ基板上には第２コモン電極が設置されており、画素電極と第２コモン電極が液晶キャパシタを形成しており、
ゲート電極線群は第１ゲート電極と第２ゲート電極線とを含み、第１ゲート電極線及び第２ゲート電極線は平行に設置されており、
データ線と第２ゲート電極線は交差して第２薄膜トランジスタを限定しており、
第２薄膜トランジスタのゲート電極は対応する第２ゲート電極線と接続され、第２薄膜トランジスタのソース電極は対応するデータ線と接続され、第２薄膜トランジスタのドレイン電極は画素電極と接続されており、
第１薄膜トランジスタのゲート電極は対応する第１ゲート電極線と接続され、第１薄膜トランジスタのソース電極は対応する第２ゲート電極線と接続され、第１薄膜トランジスタのドレイン電極は第１コモン電極と接続されており、
第１薄膜トランジスタは第２薄膜トランジスタのターンオフ速度を加速するために用いられる。
いくつかの実施例では、ディスプレイパネルはゲートドライバをさらに含み、ゲートドライバはディスプレイパネルの両サイドに設置されており、第１薄膜トランジスタのソース電極は第２ゲート電極線の中間位置に接続されている。
いくつかの実施例では、ディスプレイパネルはゲートドライバをさらに含み、ゲートドライバはディスプレイパネルの片サイドに設置されており、第１薄膜トランジスタのソース電極は第２ゲート電極線のゲートドライバから遠い側の位置に接続されている。
いくつかの実施例では、各第２ゲート電極線は１本の第１ゲート電極線に対応しており、第１ゲート電極線上に接続されている第１薄膜トランジスタの数と、対応する第２ゲート電極線上に接続された第２薄膜トランジスタの数の割合は１／５〜１／１０である。
いくつかの実施例では、ｉ番目のゲート電極線群の第２ゲート電極線が高レベルのターンオン信号を入力すると、ｉ番目のゲート電極線群の第１ゲート電極線は信号を入力せず、第２薄膜トランジスタがオンになり、第１薄膜トランジスタがオフになり、ｉ番目のゲート電極線群の第２ゲート電極線が低レベルのターンオフ信号を入力すると、ｉ番目のゲート電極線群の第１ゲート電極線が高レベルのターンオン信号を入力し、第２薄膜トランジスタがオフになり、第１薄膜トランジスタがオンになる。そのうち、ｉは整数である。
いくつかの実施例では、第１コモン電極の電圧は、第１薄膜トランジスタのターンオフ電圧以下である。
いくつかの実施例では、ディスプレイパネルはｎ個のゲート電極線群を含み、そのうち、ｍ番目のゲート電極線群中の第１ゲート電極線はｍ＋１番目のゲート電極線群中の第２ゲート電極線と接続されており、そのうち、ｎ、ｍは正の整数であり、ｎは２以上、ｍ＋１はｎ以下である。
いくつかの実施例では、ディスプレイパネルはｎ個のゲート電極線群を含み、そのうち、ｍ番目のゲート電極線群中の第１ゲート電極線はｍ＋ｋ番目のゲート電極線群中の第２ゲート電極線と接続されており、そのうち、ｎ、ｍ、ｋは正の整数であり、ｎは３以上、ｋは２以上、ｍ＋ｋはｎ以下である。
いくつかの実施例では、ｎ番目のゲート電極線群には第２ゲート電極線が設置されていない、または、ｎ番目のゲート電極線群の第２ゲート電極線は単独で駆動される。
既存のディスプレイパネルと比較して、本発明のディスプレイパネル及びディスプレイ装置は、複数の第１薄膜トランジスタ及び複数の第１ゲート電極線を設置することにより、ディスプレイパネルの充電と信号開放の操作を補助し、ディスプレイパネルの表示性能を向上させている。
本発明の上記の内容をより明確に、わかりやすくするために、以下では好適な実施例を挙げるとともに、図式と組み合わせて詳細な説明を行う。
図１は、画素充電時間と解像度の関係図である。 図２は、本発明の実施例で提供するディスプレイパネルの構造概略図である。 図３は、本発明の実施例で提供するディスプレイパネルのシーケンス概略図である。 図４は、本発明の実施例で提供するディスプレイパネルのもう１つのシーケンス概略図である。 図５は、本発明の実施例で提供するディスプレイパネルのもう１つの構造概略図である。 図６は、本発明の実施例で提供するディスプレイパネルのまた別のシーケンス概略図である。 図７は、本発明の実施例で提供するディスプレイパネルのまた別の構造概略図である。
以下の各実施例の説明は添付されている図式を参考にしており、本発明の実施可能な特定の実施例を例示するために用いられる。本発明で言及している方向用語、例えば「上」、「下」、「前」、「後」、「左」、「右」、「内」、「外」、「側面」などは、添付図の方向の参考にすぎない。したがって、使用されている方向用語は本発明の説明及び理解に用いられるものであって、本発明を限定するものではない。
図中では、構造が類似するユニットは、同じ記号で表示されている。
本文中で「実施例」に言及することは、実施例と結び付けて記載されている特定の特徴、構造または特性が本発明の少なくとも１つの実施例に含まれていることを意味している。明細書の各部分で該略語が出現しても、すべて同じ実施例を指すとは限らず、また他の実施例と斥け合う独立した、または候補としての実施例というわけでもない。当業者であれば、本文に記載されている実施例が他の実施例と組み合わせ可能であることを、明らかに、または暗黙に理解している。
本発明の実施例ではディスプレイ装置を提供しており、該ディスプレイ装置はディスプレイパネルを含み、そのうち、該ディスプレイパネルはアレイ基板とカラーフィルタ基板とを含み、アレイ基板上には、複数のデータ線と、平行に配列された複数のゲート電極線群と、複数の第１薄膜トランジスタと、複数の第２薄膜トランジスタと、画素電極と、第１コモン電極とが設置されており、カラーフィルタ基板上には第２コモン電極が設置されており、画素電極および第２コモン電極は液晶キャパシタを形成している。
図２を参照すると、図２は本発明の実施例で提供するディスプレイパネルの構造概略図である。図２に示すように、ディスプレイパネルは、データ線Ｄ１〜データ線Ｄｈの複数のデータ線と、ゲート電極線群Ｇ１〜Ｇｎの平行に配列された複数のゲート電極線群と、複数の第１薄膜トランジスタＴ１と、複数の第２薄膜トランジスタＴ２と、画素電極と、第１コモン電極ＣＯＭ１とを含み、カラーフィルタ基板上には第２コモン電極ＣＯＭ２が設置されており、画素電極および第２コモン電極ＣＯＭ２は液晶キャパシタＣを形成している。
そのうち、ゲート電極線群は、第１ゲート電極線と第２ゲート電極線とを含み、図２に示すように、ゲート電極線群Ｇ１は第１ゲート電極線ｇ１と第２ゲート電極線ｇ１'とを含み、該第１ゲート電極線ｇ１と第２ゲート電極線ｇ１'は平行に設置されており、また、ゲート電極線群Ｇｎのように、第１ゲート電極線ｇｎと第２ゲート電極線ｇｎ'とを含み、該第１ゲート電極線ｇｎと第２ゲート電極線ｇｎ'は平行に設置されている。
上記のデータ線と第２ゲート電極線は交差して第２薄膜トランジスタを定めるのに用いられる。図２に示すように、データ線Ｄ１と任意の１本の第２データ線ｇ１'〜ｇｎ'の交差部には、いずれも第２薄膜トランジスタＴ２が接続され、データ線Ｄｊと任意の１本の第２データ線ｇ１'〜ｇｎの交差部には、いずれも第２薄膜トランジスタＴ２が接続されており、・・・・・・、これから類推されるように、各データ線と各第２ゲート電極線の交差部には、いずれも第２薄膜トランジスタＴ２が接続されている。このように、該複数の第２薄膜トランジスタＴ２は、マトリクス形式で配列されている。
図２に示すように、第２薄膜トランジスタＴ２のゲート電極は対応する第２ゲート電極線と接続され、第２薄膜トランジスタのソース電極は対応するデータ線と接続され、第２薄膜トランジスタのドレイン電極は画素電極と接続されている。具体的には、第１行第１列の第２薄膜トランジスタＴ２のゲート電極は第２ゲート電極線ｇ１'と接続され、ドレイン電極は液晶キャパシタＣを介して第２コモン電極ＣＯＭ２と接続され、ソース電極はデータ線Ｄ１と接続されているのである。
図２に示すように、第１薄膜トランジスタＴ１のゲート電極は対応する第１ゲート電極線と接続され、第１薄膜トランジスタＴ１のソース電極は対応する第２ゲート電極線と接続され、第１薄膜トランジスタＴ１のドレイン電極は第１コモン電極ＣＯＭ１と接続されている。例を挙げると、第１薄膜トランジスタＴ１のゲート電極は第１ゲート電極線ｇ１と接続され、ドレイン電極は第１コモン電極ＣＯＭ１と接続され、ソース電極は第２ゲート電極線ｇ１'と接続されている。いくつかの実施例では、第１薄膜トランジスタＴ１の数は第２薄膜トランジスタＴ２の数より少ない。そのうち、該第１コモン電極ＣＯＭ１の電圧は第１薄膜トランジスタのターンオフ電圧以下である。
そのうち、該ディスプレイパネルはゲートドライバをさらに含み、ゲートドライバは走査信号を送信するために用いられる。図３及び図６に示すように、ｉ番目のゲート電極線群の第２ゲート電極線が高レベルのターンオン信号を入力すると、ｉ番目のゲート電極線群の第１ゲート電極線は信号を入力せず、第２薄膜トランジスタがオンになり、第１薄膜トランジスタがオフになる。走査信号は、ｉ番目のゲート電極線群の第２ゲート電極線が低レベルのターンオフ信号を入力すると、ｉ番目のゲート電極線群の第１ゲート電極線が高レベルのターンオン信号を入力し、第２薄膜トランジスタがオフになり、第１薄膜トランジスタがオンになる。そのうち、ｉは整数である。
いくつかの実施例では、ゲートドライバはディスプレイパネルの両サイドに設置されている。即ち、ディスプレイパネルが両サイド駆動ディスプレイパネルである場合、第２ゲート電極線の中間位置の駆動信号の開放が比較的遅く、そのため、第１薄膜トランジスタのソース電極を第２ゲート電極線の中間位置に接続することで、第２ゲート電極線の中間位置での駆動信号の開放を加速することができる。いくつかの実施例では、ゲートドライバはディスプレイパネルの片サイドに設置されている。即ち、ディスプレイパネルが片サイド駆動ディスプレイパネルである場合、第２ゲート電極線上のゲートドライバから遠い側の駆動信号の開放が比較的遅いので、第１薄膜トランジスタのソース電極を第２ゲート電極線のゲートドライバから遠い側の位置に接続することで、第２ゲート電極線のゲートドライバから遠い側の駆動信号の開放を加速することができる。
具体的には、各第２ゲート電極線は１本の第１ゲート電極線に対応しており、第１ゲート電極線上に接続されている第１薄膜トランジスタの数と、対応する第２ゲート電極線上に接続されている第２薄膜トランジスタの数の割合は１／５〜１／１０である。このように、第１トランジスタを用いて駆動信号の開放が遅い第２ゲート電極線の領域に対してのみ駆動信号の開放を行うことで、対応する領域の第２薄膜トランジスタのターンオフ速度を加速し、それにより駆動信号の開放を保証すると同時に、対応するディスプレイパネルの製作コストを抑えているのである。
説明しておかなければならないが、第１ゲート電極線上で伝送する第１走査信号の持続時間をＴ１、第２ゲート電極線上で伝送する第２走査信号の持続時間をＴ２とすると、Ｔ２＝２Ｔ１である。図２及び図３を組み合わせることで、第２ゲート電極線ｇ１'〜ｇｎ'中で伝送する第２走査信号の持続時間は２ｔ、第１ゲート電極線ｇ１〜ｇｎ中で伝送する第１走査信号の持続時間はｔであることがわかる。図４に示すように、データ線Ｄ１〜データ線Ｄｈのデータ信号の持続時間は２ｔであり、つまり、データ線のデータ信号の持続時間は第２走査信号の持続時間と同じなのである。
具体的には、ディスプレイパネルに対する駆動を開始する場合、まず、第２ゲート電極線ｇ１'に高レベルの第２走査信号を伝送し、第２薄膜トランジスタＴ２を連通させるとともに、データ信号をデータ線Ｄ１〜Ｄｈを通してしかるべき画素電極にロードし、画素電極とカラーフィルタ基板側の第２コモン電極に電界を形成させる。この過程では、第１ゲート電極線ｇ１中には信号は入力されず、第１薄膜トランジスタＴ１は遮断状態にある。２ｔ時間の経過後、第２ゲート電極線ｇ１'が第２走査信号の伝送を停止する。この時、第１ゲート電極線ｇ１に高レベルの第１走査信号を伝送し、第１薄膜トランジスタＴ１を連通させて、第２ゲート電極線ｇ１'上に残留している第２走査信号を高速で開放することができ、ｔ時間後には該第２走査信号が完全に開放され、第１ゲート電極線ｇ１に第１走査信号を伝送することを停止することができる。
いくつかの実施例では、ディスプレイパネルはｎ個のゲート電極線群を含み、そのうち、ｍ番目のゲート電極線群中の第１ゲート電極線ｇｍはｍ＋１番目のゲート電極線群中の第２ゲート電極線と接続されており、そのうち、ｎ、ｍは正の整数であり、ｎは２以上、ｍ＋１はｎ以下である。図５に示すように、１番目のゲート電極線群Ｇ１中の第１ゲート電極線ｇ１は２番目のゲート電極線群Ｇ２中の第２ゲート電極線ｇ２'と接続されており、２番目のゲート電極線群Ｇ２中の第１ゲート電極線ｇ２は３番目のゲート電極線群Ｇ３中の第２ゲート電極線ｇ３'と接続されており、・・・・・・、（ｎ−１）番目のゲート電極線群中の第１ゲート電極線ｇ（ｎ−１）はｎ番目のゲート電極線群Ｇｎ中の第２ゲート電極線ｇｎ'と接続されている。この時、図６に示すように、第１群ゲート電極線Ｇ１中の第１ゲート電極線ｇ１と第２群ゲート電極線Ｇ２中の第２ゲート電極線ｇ２'は同じ駆動シーケンスを有しており、ｇ２及びｇ３'は同じ駆動シーケンスを有している。つまり、１つのゲート群中の第１ゲート電極線とその一つ後のゲート群中の第２ゲート電極線は、同じ駆動信号の制御を受け、同じシーケンスを有しているのである。
いくつかの実施例では、図７に示すように、ディスプレイパネルがｎ個のゲート電極線群を含み、そのうち、ｍ番目のゲート電極線群Ｇｍ中の第１ゲート電極線ｇｍはｍ＋ｋ番目のゲート電極線群Ｇ（ｍ＋ｋ）中の第２ゲート電極線ｇ（ｍ＋ｋ）'と接続されており、そのうち、ｎ、ｍ、ｋは正の整数であり、ｎは３以上、ｋは２以上、ｍ＋ｋはｎ以下である。
説明しておかなければならないが、ｎ番目のゲート電極線群は最後のゲート電極線群なので、ｎ番目のゲート電極線群には第２ゲート電極線は設置されていない、或いは、ｎ番目のゲート電極線群の第２ゲート電極線は単独の第２ゲート電極線を設置して駆動される。
本発明の実施例ではディスプレイパネル及びディスプレイ装置を提供しており、該ディスプレイパネル及びディスプレイ装置は、複数の第１薄膜トランジスタ及び複数の第１ゲート電極線を設置することにより、ディスプレイパネルの充電と信号開放の操作を補助し、ディスプレイパネルの表示性能を向上させている。
以上のように、本発明を好適な実施例により上記のように開示しているが、上記の好適な実施例は本発明を限定するためのものではなく、当業者であれば、本発明の主旨及び範囲を逸脱せずに各種の変更や潤色を行うことができるので、本発明の保護範囲は、請求項により画定された範囲を基準とするものとする。

Claims (16)

  1. アレイ基板とカラーフィルタ基板とを含むディスプレイパネルであって、前記アレイ基板上には、複数のデータ線と、平行に配列された複数のゲート電極線群と、複数の第１薄膜トランジスタと、複数の第２薄膜トランジスタと、画素電極と、第１コモン電極とが設置されており、前記カラーフィルタ基板上には第２コモン電極が設置されており、前記画素電極および前記第２コモン電極は液晶キャパシタを形成しており、
    前記ゲート電極線群は第１ゲート電極線と第２ゲート電極線とを含み、前記第１ゲート電極線及び前記第２ゲート電極線は平行に設置されており、
    前記データ線と前記第２ゲート電極線は交差して前記第２薄膜トランジスタを限定しており、
    前記第２薄膜トランジスタのゲート電極は対応する第２ゲート電極線と接続され、前記第２薄膜トランジスタのソース電極は対応するデータ線と接続され、前記第２薄膜トランジスタのドレイン電極は前記画素電極と接続されており、
    前記第１薄膜トランジスタのゲート電極は対応する第１ゲート電極線と接続され、前記第１薄膜トランジスタのソース電極は対応する第２ゲート電極線と接続され、前記第１薄膜トランジスタのドレイン電極は第１コモン電極と接続されており、
    前記第１薄膜トランジスタが前記第２薄膜トランジスタのターンオフ速度を加速するために用いられ、
    前記各第２ゲート電極線は前記１本の第１ゲート電極線に対応しており、前記第１ゲート電極線上に接続されている第１薄膜トランジスタの数と、対応する第２ゲート電極線上に前記接続された第２薄膜トランジスタの数の割合が１／５〜１／１０である、
    ディスプレイパネル。
  2. 請求項１に記載のディスプレイパネルにおいて、前記ディスプレイパネルはゲートドライバをさらに含み、前記ゲートドライバは前記ディスプレイパネルの両サイドに設置されており、前記第１薄膜トランジスタのソース電極が前記第２ゲート電極線の中間位置に接続されている、ディスプレイパネル。
  3. 請求項１に記載のディスプレイパネルにおいて、前記ディスプレイパネルはゲートドライバをさらに含み、前記ゲートドライバは前記ディスプレイパネルの片サイドに設置されており、前記第１薄膜トランジスタのソース電極が前記第２ゲート電極線の前記ゲートドライバから遠い側の位置に接続されている、ディスプレイパネル。
  4. 請求項１に記載のディスプレイパネルにおいて、ｉ番目のゲート電極線群の第２ゲート電極線が高レベルのターンオン信号を入力すると、前記ｉ番目のゲート電極線群の第１ゲート電極線は信号入力をせず、前記第２薄膜トランジスタがオンになり、前記第１薄膜トランジスタがオフになり、ｉ番目のゲート電極線群の第２ゲート電極線が低レベルのターンオフ信号を入力すると、前記ｉ番目のゲート電極線群の第１ゲート電極線が高レベルのターンオン信号を入力し、前記第２薄膜トランジスタがオフになり、前記第１薄膜トランジスタがオンになり、そのうち、ｉは整数である、ディスプレイパネル。
  5. 請求項１に記載のディスプレイパネルにおいて、前記第１コモン電極の電圧は前記第１薄膜トランジスタのターンオフ電圧以下である、ディスプレイパネル。
  6. 請求項１に記載のディスプレイパネルにおいて、前記ディスプレイパネルはｎ個のゲート電極線群を含み、そのうち、ｍ番目のゲート電極線群中の第１ゲート電極線はｍ＋１番目のゲート電極線群中の第２ゲート電極線と接続されており、そのうち、前記ｎ、ｍは正の整数であり、ｎは２以上、ｍ＋１はｎ以下である、ディスプレイパネル。
  7. 請求項６に記載のディスプレイパネルにおいて、前記ディスプレイパネルはｎ個のゲート電極線群を含み、そのうち、ｍ番目のゲート電極線群中の第１ゲート電極線はｍ＋ｋ番目のゲート電極線群中の第２ゲート電極線と接続されており、そのうち、前記ｎ、ｍ、ｋは正の整数であり、ｎは３以上、ｋは２以上、ｍ＋ｋはｎ以下である、ディスプレイパネル。
  8. 請求項６に記載のディスプレイパネルにおいて、前記ｎ番目のゲート電極線群には第２ゲート電極線が設置されていない、または、前記ｎ番目のゲート電極線群の第２ゲート電極線が単独で駆動される、ディスプレイパネル。
  9. アレイ基板とカラーフィルタ基板とを含むディスプレイパネルを含むディスプレイ装置であって、前記アレイ基板上には、複数のデータ線と、平行に配列された複数のゲート電極線群と、複数の第１薄膜トランジスタと、複数の第２薄膜トランジスタと、画素電極と、第１コモン電極とが設置されており、前記カラーフィルタ基板上には第２コモン電極が設置されており、前記画素電極および前記第２コモン電極は液晶キャパシタを形成しており、
    前記ゲート電極線群は第１ゲート電極線と第２ゲート電極線とを含み、前記第１ゲート電極線及び前記第２ゲート電極線は平行に設置されており、
    前記データ線と前記第２ゲート電極線は交差して前記第２薄膜トランジスタを限定しており、
    前記第２薄膜トランジスタのゲート電極は対応する第２ゲート電極線と接続され、前記第２薄膜トランジスタのソース電極は対応するデータ線と接続され、前記第２薄膜トランジスタのドレイン電極は前記画素電極と接続されており、
    前記第１薄膜トランジスタのゲート電極は対応する第１ゲート電極線と接続され、前記第１薄膜トランジスタのソース電極は対応する第２ゲート電極線と接続され、前記第１薄膜トランジスタのドレイン電極は第１コモン電極と接続されており、
    前記第１薄膜トランジスタが前記第２薄膜トランジスタのターンオフ速度を加速するために用いられ、
    前記各第２ゲート電極線は前記１本の第１ゲート電極線に対応しており、前記第１ゲート電極線上に接続されている第１薄膜トランジスタの数と、対応する第２ゲート電極線上に前記接続された第２薄膜トランジスタの数の割合が１／５〜１／１０である、
    ディスプレイ装置。
  10. 請求項９に記載のディスプレイ装置において、前記ディスプレイパネルはゲートドライバをさらに含み、前記ゲートドライバは前記ディスプレイパネルの両サイドに設置されており、前記第１薄膜トランジスタのソース電極が前記第２ゲート電極線の中間位置に接続されている、ディスプレイ装置。
  11. 請求項９に記載のディスプレイ装置において、前記ディスプレイパネルはゲートドライバをさらに含み、前記ゲートドライバは前記ディスプレイパネルの片サイドに設置されており、前記第１薄膜トランジスタのソース電極が前記第２ゲート電極線の前記ゲートドライバから遠い側の位置に接続されている、ディスプレイ装置。
  12. 請求項９に記載のディスプレイ装置において、ｉ番目のゲート電極線群の第２ゲート電極線が高レベルのターンオン信号を入力すると、前記ｉ番目のゲート電極線群の第１ゲート電極線は信号入力をせず、前記第２薄膜トランジスタがオンになり、前記第１薄膜トランジスタがオフになり、ｉ番目のゲート電極線群の第２ゲート電極線が低レベルのターンオフ信号を入力すると、前記ｉ番目のゲート電極線群の第１ゲート電極線が高レベルのターンオン信号を入力し、前記第２薄膜トランジスタがオフになり、前記第１薄膜トランジスタがオンになり、そのうち、ｉは整数である、ディスプレイ装置。
  13. 請求項９に記載のディスプレイ装置において、前記第１コモン電極の電圧は前記第１薄膜トランジスタのターンオフ電圧以下である、ディスプレイ装置。
  14. 請求項９に記載のディスプレイ装置において、前記ディスプレイパネルはｎ個のゲート電極線群を含み、そのうち、ｍ番目のゲート電極線群中の第１ゲート電極線はｍ＋１番目のゲート電極線群中の第２ゲート電極線と接続されており、前記ｎ、ｍは正の整数であり、ｎは２以上、ｍ＋１はｎ以下である、ディスプレイ装置。
  15. 請求項１４に記載のディスプレイ装置において、前記ディスプレイパネルはｎ個のゲート電極線群を含み、そのうち、ｍ番目のゲート電極線群中の第１ゲート電極線はｍ＋ｋ番目のゲート電極線群中の第２ゲート電極線と接続されており、前記ｎ、ｍ、ｋは正の整数であり、ｎは３以上、ｋは２以上、ｍ＋ｋはｎ以下である、ディスプレイ装置。
  16. 請求項１４に記載のディスプレイ装置において、前記ｎ番目のゲート電極線群には第２ゲート電極線が設置されていない、または、前記ｎ番目のゲート電極線群の第２ゲート電極線が単独で駆動される、ディスプレイ装置。
JP2020531525A 2017-12-29 2018-01-12 ディスプレイパネル及びディスプレイ装置 Active JP6970300B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
CN201711478489.3 2017-12-29
CN201711478489.3A CN108053798B (zh) 2017-12-29 2017-12-29 显示面板和显示装置
PCT/CN2018/072465 WO2019127665A1 (zh) 2017-12-29 2018-01-12 显示面板和显示装置

Publications (2)

Publication Number Publication Date
JP2021505963A JP2021505963A (ja) 2021-02-18
JP6970300B2 true JP6970300B2 (ja) 2021-11-24

Family

ID=62129000

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2020531525A Active JP6970300B2 (ja) 2017-12-29 2018-01-12 ディスプレイパネル及びディスプレイ装置

Country Status (5)

Country Link
EP (1) EP3734585A4 (ja)
JP (1) JP6970300B2 (ja)
KR (1) KR102407358B1 (ja)
CN (1) CN108053798B (ja)
WO (1) WO2019127665A1 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111883080A (zh) * 2020-07-29 2020-11-03 北京集创北方科技股份有限公司 显示驱动方法、装置、显示面板以及电子设备

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3594131B2 (ja) * 2000-07-28 2004-11-24 シャープ株式会社 画像表示装置
KR100482160B1 (ko) * 2002-09-04 2005-04-13 엘지.필립스 엘시디 주식회사 액정표시장치용 어레이기판
WO2007007768A1 (ja) * 2005-07-14 2007-01-18 Sharp Kabushiki Kaisha アクティブマトリクス型液晶表示装置およびその駆動方法
CN101458429B (zh) * 2007-12-12 2011-12-21 群康科技(深圳)有限公司 液晶显示器及其驱动方法
CN101614919A (zh) * 2009-08-14 2009-12-30 上海广电光电子有限公司 场序液晶显示装置及其驱动方法
CN201909924U (zh) * 2011-01-04 2011-07-27 京东方科技集团股份有限公司 Tft阵列基板
KR20120126643A (ko) * 2011-05-12 2012-11-21 엘지디스플레이 주식회사 액정 표시장치 및 그 구동방법
KR102001890B1 (ko) * 2012-09-28 2019-07-22 엘지디스플레이 주식회사 액정표시장치
KR20140111514A (ko) * 2013-03-11 2014-09-19 엘지디스플레이 주식회사 액정표시장치
CN203519963U (zh) * 2013-09-30 2014-04-02 京东方科技集团股份有限公司 阵列基板和显示装置
CN104795040B (zh) * 2015-04-30 2017-05-10 京东方科技集团股份有限公司 用于显示装置的关机残影改善电路、阵列基板、显示装置
CN104977763B (zh) * 2015-06-18 2018-07-17 深圳市华星光电技术有限公司 一种驱动电路及其驱动方法、液晶显示器
CN105974704A (zh) * 2016-07-22 2016-09-28 京东方科技集团股份有限公司 像素结构及其驱动方法、显示基板和显示面板
CN106601199B (zh) * 2016-11-07 2019-03-12 深圳市华星光电技术有限公司 液晶面板驱动电路及液晶显示器
CN106898326B (zh) * 2017-05-03 2019-06-07 深圳市华星光电技术有限公司 液晶显示面板及其公共电压补偿方法、装置
TWI625578B (zh) * 2017-05-17 2018-06-01 友達光電股份有限公司 顯示面板及其畫素電路
CN107463035B (zh) * 2017-08-02 2020-04-28 深圳市华星光电技术有限公司 液晶显示面板驱动电路

Also Published As

Publication number Publication date
EP3734585A4 (en) 2021-09-29
CN108053798B (zh) 2019-11-15
KR102407358B1 (ko) 2022-06-10
CN108053798A (zh) 2018-05-18
JP2021505963A (ja) 2021-02-18
WO2019127665A1 (zh) 2019-07-04
KR20200099195A (ko) 2020-08-21
EP3734585A1 (en) 2020-11-04

Similar Documents

Publication Publication Date Title
US6982690B2 (en) Display apparatus with a driving circuit in which every three adjacent pixels are coupled to the same data line
US7839374B2 (en) Liquid crystal display device and method of driving the same
US8144114B2 (en) Liquid crystal display
US20110249046A1 (en) Liquid crystal display device
EP3343284A1 (en) Array panel, display device and drive method
US9035930B2 (en) Display device and driving method thereof
US7755591B2 (en) Display panel and device utilizing the same and pixel structure
US20220036847A1 (en) Circuit for driving gate, display module, and display device
US20060279513A1 (en) Apparatus and method for driving gate lines in a flat panel display (FPD)
CN105954951A (zh) 一种液晶显示面板
US20150187292A1 (en) Thin film transistor array panel and display device
EP1973093A2 (en) Active matrix type display device
JP2010122650A (ja) 表示装置及びその駆動方法
US20180190229A1 (en) Gate driver, display panel and display use the same
US20110221731A1 (en) Display device having increased aperture ratio
US9613581B2 (en) Driving circuit and liquid crystal display apparatus having the same
US10176779B2 (en) Display apparatus
JP6970300B2 (ja) ディスプレイパネル及びディスプレイ装置
CN107204168B (zh) 用于显示面板的驱动方法
US20150379952A1 (en) Display device
CN107505792B (zh) 阵列基板、显示面板以及显示装置
EP3537210A1 (en) Array substrate, liquid crystal display panel, display device
US11308912B2 (en) Gate drive circuit for improving charging efficiency of display panel, display module and display device
KR102244985B1 (ko) 표시패널
US10345667B1 (en) Display panel and display device

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20200608

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20210518

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20210716

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20211019

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20211028

R150 Certificate of patent or registration of utility model

Ref document number: 6970300

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150