JP6966982B2 - 電源装置および電子制御装置 - Google Patents

Description

本発明は、電源装置および電子制御装置に関し、例えば、車載用のインジェクタに必要な高電圧を生成する電源装置およびそれを含んだ電子制御装置（ＥＣＵ：Electronic Control Unit）に関する。

特許文献１には、マルチフェーズのＤＣ／ＤＣコンバータにおいて、出力電圧の低下に応じて、予め定めたフェーズに対するインダクタ電流の上限閾値を、予め定めた期間で通常時よりも高い値に変更する方式が示される。特許文献２には、電子制御装置（ＥＣＵ）に搭載されるマルチフェーズのＤＣ／ＤＣコンバータにおいて、エンジン回転数に応じて、使用するフェーズの数とインダクタ電流の上限閾値とを切り替える方式が示される。

米国特許出願公開第２０１５／０２８８２８５号明細書 特開２０１７−１２５４１７号公報

例えば、車載用のインジェクタを駆動する電子制御装置（ＥＣＵ）には、１０Ａ等を超えるような電流をインジェクタに流すため、バッテリ電源電圧から所定の高電圧を生成する昇圧コンバータが搭載される。近年では、昇圧コンバータとして、特許文献１や特許文献２に示されるようなマルチフェーズ型の構成が用いられる場合がある。一方、昇圧コンバータに供給されるバッテリ電源電圧は、各種条件に応じて変化し得る。バッテリ電源電圧が変化した場合、マルチフェーズ型の昇圧コンバータでは、各フェーズの電流バランスが崩れ、リップルが増大する恐れがある。

本発明は、このようなことに鑑みてなされたものであり、その目的の一つは、リップルの低減を実現可能な電源装置、および当該電源装置を備える電子制御装置を提供することにある。

本発明の前記並びにその他の目的と新規な特徴は、本明細書の記述及び添付図面から明らかになるであろう。

本願において開示される実施の形態のうち代表的なものの概要を簡単に説明すれば下記の通りである。

一実施の形態による電源装置は、マルチフェーズの昇圧回路と、条件設定部と、電流制御回路とを有する。マルチフェーズの昇圧回路は、インダクタ、およびスイッチング信号で制御されるスイッチング素子をフェーズ毎に含み、バッテリから供給されるバッテリ電源電圧を昇圧し、当該昇圧された電圧を負荷へ供給する。条件設定部は、バッテリ電源電圧に基づいて、昇圧回路の中から有効化するフェーズ数と、各フェーズのインダクタ電流の電流閾値とを可変設定する。電流制御回路は、条件設定部で設定されるインダクタ電流の電流閾値に基づいて、所定のフェーズに対するスイッチング信号を生成する。

本願において開示される発明のうち、代表的な実施の形態によって得られる効果を簡単に説明すると、リップルの低減が実現可能になる。

本発明の実施の形態１による電子制御装置の主要部の構成例を示す概略図である。 本発明の実施の形態１による電源装置の概略的な動作例を示す波形図である。 図２とは異なる概略的な動作例を示す波形図である。 本発明の実施の形態１による電源装置（昇圧コンバータ）の主要部の構成例を示す概略図である。 図４における条件設定部が備える条件設定テーブルの構成例を示す概略図である。 本発明の実施の形態２による電源装置（昇圧コンバータ）の主要部の構成例を示す概略図である。 図６の電源装置の動作内容の一例を示す波形図である。 図６の条件設定部が備える初期値テーブルの構成例を示す概略図である。 図６の電源装置（昇圧コンバータ）の主要部の動作例を示す波形図である。 本発明の実施の形態３による電源装置（昇圧コンバータ）の主要部の構成例を示す概略図である。 図１０を変形した電源装置（昇圧コンバータ）の主要部の構成例を示す概略図である。 本発明の実施の形態４による電源装置の概略的な動作例を示す波形図である。 本発明の実施の形態４による電源装置（昇圧コンバータ）の主要部の構成例を示す概略図である。 図１３における条件設定部が備える条件設定テーブルの構成例を示す概略図である。 本発明の実施の形態５による電源装置（昇圧コンバータ）の主要部の構成例を示す概略図である。 本発明の比較例となる電源装置（昇圧コンバータ）周りの主要部の構成例を示す概略図である。 図１６の昇圧コンバータを含む図１の電子制御装置（ＥＣＵ）の概略的な動作例を示す波形図である。 図１６の電源装置の概略的な動作例を示す波形図である。

以下の実施の形態においては便宜上その必要があるときは、複数のセクションまたは実施の形態に分割して説明するが、特に明示した場合を除き、それらは互いに無関係なものではなく、一方は他方の一部または全部の変形例、詳細、補足説明等の関係にある。また、以下の実施の形態において、要素の数等（個数、数値、量、範囲等を含む）に言及する場合、特に明示した場合および原理的に明らかに特定の数に限定される場合等を除き、その特定の数に限定されるものではなく、特定の数以上でも以下でも良い。

さらに、以下の実施の形態において、その構成要素（要素ステップ等も含む）は、特に明示した場合および原理的に明らかに必須であると考えられる場合等を除き、必ずしも必須のものではないことは言うまでもない。同様に、以下の実施の形態において、構成要素等の形状、位置関係等に言及するときは、特に明示した場合および原理的に明らかにそうでないと考えられる場合等を除き、実質的にその形状等に近似または類似するもの等を含むものとする。このことは、上記数値および範囲についても同様である。

以下、本発明の実施の形態を図面に基づいて詳細に説明する。なお、実施の形態を説明するための全図において、同一の部材には原則として同一の符号を付し、その繰り返しの説明は省略する。

（実施の形態１）
《電子制御装置の概略》
図１は、本発明の実施の形態１による電子制御装置の主要部の構成例を示す概略図である。図１に示す電子制御装置１は、例えば、車載用のインジェクタを駆動するＥＣＵである。当該電子制御装置（ＥＣＵ）１は、例えば、各種部品が実装された配線基板によって構成され、入力フィルタ１０と、昇圧コンバータ（電源装置）１１と、ドライバ１２と、制御装置１３と、降圧コンバータ１４とを有する。

入力フィルタ１０は、バッテリ（図示せず）から供給されるバッテリ電源電圧ＶＢ（代表的には１２Ｖ）を平滑化することで入力電圧ＶＩを生成する。昇圧コンバータ１１は、入力電圧ＶＩ（言い換えれば、バッテリから入力フィルタ１０を介して供給されるバッテリ電源電圧ＶＢ）を昇圧し、当該昇圧された電圧を昇圧電源電圧Ｖｉｎｊ（例えば、６５Ｖ等）としてドライバ１２へ供給する。ドライバ１２は、車載用のインジェクタを駆動する。具体的には、ドライバ１２は、昇圧電源電圧Ｖｉｎｊを用いてインジェクタのソレノイドコイルＬｉｎｊに所定のインジェクタ電流（負荷電流）Ｉｌｄを流す。

降圧コンバータ１４は、入力電圧ＶＩを降圧することで内部電源電圧Ｖｄｄ（例えば、３．３Ｖ等）を生成する。制御装置１３は、例えば、内部電源電圧Ｖｄｄで動作するマイクロコントローラ等である。制御装置１３は、装置外部からの各種制御信号Ｓｃｔｌに応じてドライバ１２を介してインジェクタを駆動する。また、制御装置１３は、昇圧コンバータ１１を適宜制御する。

《電源装置（比較例）の概略および問題点》
ここで、実施の形態１の電源装置の説明に先立ち、比較例となる電源装置について説明する。図１６は、本発明の比較例となる電源装置（昇圧コンバータ）周りの主要部の構成例を示す概略図である。図１６において、入力フィルタ１０は、例えば、ＬＣフィルタ等で構成される。昇圧コンバータ（電源装置）１１’は、マルチフェーズ（ｎフェーズ）の昇圧回路２０ａ［１］，２０ｂ［２］〜２０ｂ［ｎ］と、電流検出器２１と、ｎ個の昇圧制御部６２［１］〜６２［ｎ］と、“ｎ−１”個の固定遅延器２３［１］，２３［２］，…，２３［ｎ−１］（図示省略）と、電流制御回路６４と、出力コンデンサＣｏとを有する。出力コンデンサＣｏには、ｎフェーズの昇圧回路によって昇圧電源電圧Ｖｉｎｊが生成される。

昇圧回路２０ａ［１］は、インダクタＬ［１］と、スイッチング信号ＳＳ［１］でオン・オフが制御されるスイッチング素子ＳＷ［１］と、出力コンデンサＣｏ側をカソードとするダイオードＤ［１］と、電流検出用抵抗Ｒ［１］とを備える。スイッチング素子ＳＷ［１］がオンの際、インダクタＬ［１］は、両端に略入力電圧ＶＩが印加されることで電力を蓄積する。一方、スイッチング素子ＳＷ［１］がオフの際、インダクタＬ［１］は、蓄積された電力を起電力とするインダクタ電流ＩＬ［１］によって、ダイオードＤ［１］を介して出力コンデンサＣｏを充電する。電流検出用抵抗Ｒ［１］は、インダクタＬ［１］に流れるインダクタ電流ＩＬ［１］を電圧に変換する。電流検出器２１は、当該変換された電圧を検出することでインダクタ電流ＩＬ［１］を検出する。

昇圧回路２０ｂ［２］〜２０ｂ［ｎ］のそれぞれは、電流検出用抵抗が設けられないことを除いて昇圧回路２０ａ［１］と同様の構成を備え、同様の動作を行う。すなわち、昇圧回路２０ｂ［２］は、インダクタ電流ＩＬ［２］が流れるインダクタＬ［２］と、スイッチング信号ＳＳ［２］で制御されるスイッチング素子ＳＷ［２］と、ダイオードＤ［２］とを備え、出力コンデンサＣｏをインダクタ電流ＩＬ［２］で充電する。同様に、昇圧回路２０ｂ［ｎ］は、インダクタ電流ＩＬ［ｎ］が流れるインダクタＬ［ｎ］と、スイッチング信号ＳＳ［ｎ］で制御されるスイッチング素子ＳＷ［ｎ］と、ダイオードＤ［ｎ］とを備え、出力コンデンサＣｏをインダクタ電流ＩＬ［ｎ］で充電する。

電流制御回路６４は、予め固定的に設定されるインダクタ電流の電流閾値に基づいて、所定のフェーズ（ここでは１番目のフェーズ）に対するスイッチング信号ＳＳを生成する。具体的には、電流制御回路６４は、電流検出器２１からの検出電流値と、上限電流閾値ＩｔｈＨおよび下限電流閾値ＩｔｈＬとを比較するヒステリシスコンパレータＣＭＰを含む。電流制御回路６４は、当該検出電流値が下限電流閾値ＩｔｈＬよりも低い場合にスイッチング信号ＳＳを立ち上げ、上限電流閾値ＩｔｈＨよりも高い場合にスイッチング信号ＳＳを立ち下げる。上限電流閾値ＩｔｈＨと下限電流閾値ＩｔｈＬの差分値（すなわちヒステリシス幅）は、常に一定に保たれる。

昇圧制御部６２［１］は、例えば、スイッチドライバ等を含み、電流制御回路６４からのスイッチング信号ＳＳを受けてスイッチング信号ＳＳ［１］を生成し、当該スイッチング信号ＳＳ［１］で昇圧回路２０ａ［１］内のスイッチング素子ＳＷ［１］を制御する。固定遅延器２３［１］は、スイッチング信号ＳＳ［１］を予め定めた固定遅延時間だけ遅延させる。昇圧制御部６２［２］は、固定遅延器２３［１］からの出力信号に基づいてスイッチング信号ＳＳ［２］を生成する。

以降、同様にして、固定遅延器２３［ｎ−１］（図示省略）は、スイッチング信号ＳＳ［ｎ−１］（図示省略）を予め定めた固定遅延時間だけ遅延させ、昇圧制御部６２［ｎ］は、固定遅延器２３［ｎ−１］からの出力信号に基づいてスイッチング信号ＳＳ［ｎ］を生成する。このように、“ｎ−１”個の固定遅延器２３［１］〜２３［ｎ−１］は、一つ前のフェーズに対するスイッチング信号を固定遅延時間だけ遅延させて、一つ後のフェーズに対するスイッチング信号として出力する。

図１７は、図１６の昇圧コンバータを含む図１の電子制御装置（ＥＣＵ）の概略的な動作例を示す波形図である。図１の電子制御装置（ＥＣＵ）１は、所定の噴射間隔Ｔ１毎に、ソレノイドコイルＬｉｎｊに瞬時的なインジェクタ電流（負荷電流）Ｉｌｄを流すことで燃料噴射弁を開弁する。燃料噴射弁が開弁すると、燃焼室に燃料が噴射される。一方、燃料噴射弁を適切に制御するためには、インジェクタ電流Ｉｌｄを、要求される立ち上がりレートでゼロから所定の電流値（例えば１５Ａ等）まで上昇させる必要がある。当該立ち上がりレートは、昇圧電源電圧Ｖｉｎｊに依存する。このため、昇圧コンバータ１１は、噴射が行われる前に、昇圧電源電圧Ｖｉｎｊを規定の昇圧値まで昇圧する必要がある。

具体的に説明すると、図１７に示されるように、出力コンデンサＣｏで保持される昇圧電源電圧Ｖｉｎｊは、インジェクタ電流Ｉｌｄが流れる度に低下する。図１６の昇圧コンバータ１１’は、昇圧電源電圧Ｖｉｎｊが所定の閾値（例えば６３Ｖ等）まで低下した際に有効化され、昇圧動作を開始する。その後、昇圧コンバータ１１’は、昇圧動作によって昇圧電源電圧Ｖｉｎｊが規定の昇圧値（例えば６５Ｖ等）に戻った際に無効化され、昇圧動作を終了する。その後、昇圧電源電圧Ｖｉｎｊは、出力コンデンサＣｏによって保持される。昇圧動作の開始から終了までの期間（言い換えれば昇圧コンバータ１１’の有効期間）は、昇圧期間Ｔ２となる。昇圧期間Ｔ２は、前述したように噴射間隔Ｔ１よりも短いことが求められる。

なお、この昇圧期間Ｔ２では、インダクタ電流ＩＬ［１］は、電流制御回路６４からのスイッチング信号ＳＳ（これに等しい昇圧制御部６２［１］からのスイッチング信号ＳＳ［１］）によって制御される。また、インダクタ電流ＩＬ［２］〜ＩＬ［ｎ］のそれぞれの平均値は、スイッチング信号ＳＳ［１］と同じデューティ比を持つスイッチング信号ＳＳ［２］〜ＳＳ［ｎ］を用いることで、インダクタ電流ＩＬ［１］の平均値と等しくなるように制御される。

ここで、噴射間隔Ｔ１は、一般的には、数ｍｓ等に定められるが、特に、インジェクタに多段噴射を行わせるような場合には、１ｍｓ未満の値に定められることがある。噴射間隔Ｔ１が短くなると、昇圧期間Ｔ２＜噴射間隔Ｔ１の関係を保つことが困難になり得る。そこで、図１６に示したようなマルチフェーズ型の昇圧コンバータ１１’を用いると、出力コンデンサＣｏの充電電流を、有効化するフェーズ数（Ｎ）だけ増加させることができるため、昇圧期間Ｔ２＜噴射間隔Ｔ１の関係を容易に保つことができる。

しかし、図１６のような構成では、図１８に示されるような問題が生じ得る。図１８は、図１６の電源装置の概略的な動作例を示す波形図である。バッテリ電源電圧ＶＢ（ひいては入力電圧ＶＩ）は、例えば、バッテリの内部抵抗値や、車両内の各ユニットの動作状態に伴うバッテリの出力電流値等に応じて、例えば、１０Ｖ〜３５Ｖといったような幅を持つ。入力電圧ＶＩが低い場合、図１７に示した昇圧期間Ｔ２が長くなり、昇圧期間Ｔ２＜噴射間隔Ｔ１の関係を満たせなくなる恐れがある。そこで、ここでは、バッテリ電源電圧ＶＢが高くなる（低くなる）につれて有効化するフェーズ数（以降、有効フェーズ数（Ｎ）と呼ぶ）を減少させる（増加させる）ような有効フェーズ数（Ｎ）の可変方式を適用することを考える。

図１８には、入力電圧ＶＩが高く、有効フェーズ数（Ｎ）を２に設定した場合と、入力電圧ＶＩが低く、有効フェーズ数（Ｎ）を３に設定した場合におけるインダクタ電流ＩＬ［１］〜ＩＬ［３］と、昇圧コンバータ１１’への入力電流Ｉｖｂとが示される。図１６における各固定遅延器２３［１］，２３［２］，…の固定遅延時間ＴｄＦと、電流制御回路６４のヒステリシス幅ΔＩｔｈＦ（＝ＩｔｈＨ−ＩｔｈＬ）は、ある入力電圧ＶＩを前提として有効フェーズ数（Ｎ）が２の場合に、インダクタ電流ＩＬ［１］，ＩＬ［２］がバランスするように定められる。そして、この固定遅延時間ＴｄＦおよびヒステリシス幅ΔＩｔｈＦは、常に、一定に保たれる。

このように、インダクタ電流ＩＬ［１］，ＩＬ［２］がバランスしている状態では、合計インダクタ電流（ＩＬ［１］＋ＩＬ［２］）の電流リップル（ひいては入力電流Ｉｖｂの電流リップル）を低減することができる。一方、この状態で入力電圧ＶＩが低くなると、有効フェーズ数（Ｎ）が３に変わり、さらに、インダクタ電流ＩＬ［１］〜ＩＬ［３］の傾きが緩やかになることで各フェーズのスイッチング周期は延びる。その結果、各インダクタ電流ＩＬ［１］〜ＩＬ［３］の電流バランスが崩れ、入力電流Ｉｖｂの電流リップルが増大する。この場合、電流リップルを低減するため、例えば、サイズが大きい入力フィルタ１０が必要となり、電子制御装置（ＥＣＵ）１の小型化や低コスト化が困難となる恐れがある。

なお、ここでは、有効フェーズ数（Ｎ）の可変方式を適用したが、例えば、入力電圧ＶＩに関わらず有効フェーズ数（Ｎ）を最大値（ｎ）に固定するような方式も考えられる。この場合、例えば、入力電圧ＶＩが３倍になると、各フェーズの目標電流を例えば１／３倍程度に変更することが望ましい。言い換えれば、昇圧コンバータ１１’への入力電力は、ある程度一定であることが望ましい。

これは、入力電力が大きく変化すると、昇圧期間Ｔ２の長さも大きく変化し、例えば、出力コンデンサＣｏのリーク等によって噴射開始時点の昇圧電源電圧Ｖｉｎｊがばらつく等、インジェクタの安定動作が阻害される恐れがあるためである。このような問題は、前述したように目標電流を１／３倍程度に変更することで解決できるが、この場合、別の問題が生じ得る。すなわち、目標電流を１／３倍程度に変更した場合、それに応じて下限電流閾値ＩｔｈＬを下げる必要があり、これに伴い、下限電流閾値ＩｔｈＬがゼロよりも低くなるような事態が生じ得る。

このようなことから、有効フェーズ数（Ｎ）の可変方式を適用することが望ましい。例えば、入力電圧ＶＩが３倍になった場合に有効フェーズ数（Ｎ）を１／３倍程度に切り替えると、目標電流を変更することなく入力電力をある程度一定に保てる。このような観点から、図１８における有効フェーズ数（Ｎ）が２の場合の目標電流（上限電流閾値ＩｔｈＨと下限電流閾値ＩｔｈＬの中間値）Ｉｔｇ２と、有効フェーズ数（Ｎ）が３の場合の目標電流Ｉｔｇ３は、同じであってもよい。ただし、勿論、目標電流Ｉｔｇ２と目標電流Ｉｔｇ３を互いに若干異なる値に定めることも可能である。

《電源装置（実施の形態１）の概略動作》
図２は、本発明の実施の形態１による電源装置の概略的な動作例を示す波形図である。図２には、図１８で述べた有効フェーズ数（Ｎ）の可変方式を適用した場合で、例えば、数Ｖレベルといったように有効フェーズ数（Ｎ）を切り替える必要性が生じない程度に入力電圧ＶＩが変化した場合の動作例が示される。ここでは、有効フェーズ数（Ｎ）を２として、入力電圧ＶＩが高い場合と低い場合とを想定する。

まず、各フェーズのインダクタ電流ＩＬ［１］，ＩＬ［２］をバランスさせるためには、図２から分かるように、有効フェーズ数（Ｎ）と固定遅延時間ＴｄＦの乗算値“Ｎ×ＴｄＦ”を目標スイッチング周期として、各フェーズのスイッチング周期を当該目標スイッチング周期に定めればよい。図２の例では、有効フェーズ数（Ｎ）は２であるため、各フェーズのスイッチング周期Ｔｃｙｃ２を目標スイッチング周期“２×ＴｄＦ”に定めればよい。

スイッチング周期Ｔｃｙｃ２は、入力電圧ＶＩと、ヒステリシス幅（ＩｔｈＨ−ＩｔｈＬ）とによって定められる。具体的には、スイッチング周期Ｔｃｙｃ２は、入力電圧ＶＩが低くなるほど、インダクタ電流の傾きが緩やかになることで長くなり、また、ヒステリシス幅が狭くなるほど短くなる。したがって、入力電圧ＶＩの低下に伴うスイッチング周期Ｔｃｙｃ２の延長分を相殺するようにヒステリシス幅を狭めれば、スイッチング周期Ｔｃｙｃ２は、入力電圧ＶＩに関わらず目標スイッチング周期“２×ＴｄＦ”に保たれる。図２の例では、入力電圧ＶＩが高い場合にヒステリシス幅ΔＩｔｈ１が定められ、入力電圧ＶＩが低い場合にヒステリシス幅ΔＩｔｈ２（＜ΔＩｔｈ１）が定められる。

図３は、図２とは異なる概略的な動作例を示す波形図である。図３には、図２とは異なり、例えば、６Ｖ以上といったように有効フェーズ数（Ｎ）を切り替える必要性が生じる程度に入力電圧ＶＩが変化した場合の動作例が示される。ここでは、図１８の場合と同様に、入力電圧ＶＩが高く、有効フェーズ数（Ｎ）が２に設定される場合と、入力電圧ＶＩが低く、有効フェーズ数（Ｎ）が３に設定される場合とを想定する。有効フェーズ数（Ｎ）が２の場合、図２の場合と同様に、各フェーズのスイッチング周期Ｔｃｙｃ２は、目標スイッチング周期“２×ＴｄＦ”に定められればよい。また、有効フェーズ数（Ｎ）が３の場合、各フェーズのスイッチング周期Ｔｃｙｃ３は、目標スイッチング周期“３×ＴｄＦ”に定められればよい。

ここで、有効フェーズ数（Ｎ）を２から３に切り替えるということは、入力電圧ＶＩがある程度低下したことを意味し、入力電圧ＶＩが低下すると、各フェーズのスイッチング周期Ｔｃｙｃ３は長くなる。また、有効フェーズ数（Ｎ）を２から３に切り替えると、目標スイッチング周期自体が“ＴｄＦ”だけ長くなる。そこで、この入力電圧ＶＩの低下に伴うスイッチング周期Ｔｃｙｃ３の延長分と、有効フェーズ数（Ｎ）の増加に伴う目標スイッチング周期の延長分とを勘案し、スイッチング周期Ｔｃｙｃ３が目標スイッチング周期“３×ＴｄＦ”となるようにヒステリシス幅が定められる。図３の例では、有効フェーズ数（Ｎ）が２の場合にヒステリシス幅ΔＩｔｈ１が定められ、有効フェーズ数（Ｎ）が３の場合にヒステリシス幅ΔＩｔｈ３（≠ΔＩｔｈ１）が定められる。

このように、有効フェーズ数（Ｎ）の可変方式を適用することで、図１８で述べたように電源装置（昇圧コンバータ）への入力電力をほぼ一定に保つことが可能になる。その前提で、図２および図３に示されるように、入力電圧ＶＩに応じて有効フェーズ数（Ｎ）に加えてヒステリシス幅を可変設定することで、入力電圧ＶＩに関わらず、各フェーズのインダクタ電流ＩＬ［１］〜ＩＬ［ｎ］をバランスさせることが可能になる。その結果、入力電流Ｉｖｂのリップルを低減できる。また、これに伴い、入力フィルタ１０のサイズを小さくすることができ、電子制御装置（ＥＣＵ）１の小型化や低コスト化が図れる。

《電源装置（実施の形態１）の概略構成》
図４は、本発明の実施の形態１による電源装置（昇圧コンバータ）の主要部の構成例を示す概略図である。図５は、図４における条件設定部が備える条件設定テーブルの構成例を示す概略図である。図４に示す電源装置（昇圧コンバータ）１１ａは、図１の昇圧コンバータ１１に適用される。当該昇圧コンバータ１１ａは、図１６の構成例と比較して、次の点が異なっている。まず、昇圧実行制御部２５、条件設定部２６および電圧検出器２７，２８が追加される。また、電流制御回路２４およびｎ個の昇圧制御部２２［１］〜２２［ｎ］の構成が若干変更される。

電圧検出器２７は、昇圧電源電圧Ｖｉｎｊを検出し、電圧検出部２８は、入力電圧ＶＩを検出する。昇圧実行制御部２５は、外部（例えば、図１の制御装置１３）からの昇圧イネーブル信号ＵＣＥＮと、電圧検出器２７で検出される昇圧電源電圧Ｖｉｎｊとに応じて、昇圧制御部２２［１］へイネーブル信号ＥＮ［１］を出力する。例えば、昇圧実行制御部２５は、昇圧イネーブル信号ＵＣＥＮがネゲートレベルの場合には、イネーブル信号ＥＮ［１］をネゲートレベルに保つ。

一方、昇圧実行制御部２５は、昇圧イネーブル信号ＵＣＥＮがアサートレベルの場合、ヒステリシスコンパレータ等を用いてイネーブル信号ＥＮ［１］を制御する。具体的には、昇圧実行制御部２５は、図１７に示したように、昇圧電源電圧Ｖｉｎｊが下限電圧閾値ＶｔｈＬ（例えば６３Ｖ）よりも低い場合にイネーブル信号ＥＮ［１］をアサートすることで昇圧動作を開始させる。また、昇圧実行制御部２５は、昇圧電源電圧Ｖｉｎｊが上限電圧閾値ＶｔｈＨ（例えば６５Ｖ）よりも高い場合にイネーブル信号ＥＮ［１］をネゲートすることで昇圧動作を終了させる。

条件設定部２６は、電圧検出器２８で検出される入力電圧ＶＩ（ひいてはバッテリ電源電圧ＶＢ）に基づいて、昇圧回路２０ａ［１］，２０ｂ［２］〜２０ｂ［ｎ］の中から有効化するフェーズ数（すなわち、有効フェーズ数（Ｎ））と、各フェーズのインダクタ電流の電流閾値とを可変設定する。具体的には、条件設定部２６は、図５に示されるような条件設定テーブルＣＴＢＬａを備える。条件設定テーブルＣＴＢＬａは、入力電圧ＶＩ（ひいてはバッテリ電源電圧ＶＢ）と、有効フェーズ数（Ｎ）と、インダクタ電流の電流閾値（具体的には、上限電流閾値ＩｔｈＨと下限電流閾値ＩｔｈＬ）との対応関係を予め保持する。

図５の例では、例えば、入力電圧ＶＩが１０Ｖ以上かつ１６Ｖ未満の場合、有効フェーズ数（Ｎ）は５に定められ、入力電圧ＶＩが１６Ｖ以上かつ２２Ｖ未満の場合、有効フェーズ数（Ｎ）は４に定められる。すなわち、バッテリ電源電圧ＶＢが高くなるにつれて有効フェーズ数（Ｎ）が減少するように設定される。そして、この入力電圧ＶＩと有効フェーズ数（Ｎ）との組み合わせに応じて、図２や図３に示したように、スイッチング周期が“Ｎ×ＴｄＦ”（ＴｄＦは固定遅延時間）となるようにインダクタ電流の上限電流閾値ＩｔｈＨおよび下限電流閾値ＩｔｈＬが定められる。

例えば、有効フェーズ数（Ｎ）が５の場合、図５の各値は、図２から分かるように、“Ｉ１Ｈ−Ｉ１Ｌ”＜“Ｉ２Ｈ−Ｉ２Ｌ”＜“Ｉ３Ｈ−Ｉ３Ｌ”の関係となる。なお、条件設定テーブルＣＴＢＬａ内の具体的な値は、実際には、予めシミュレーション等を用いて定められる。また、条件設定部２６は、有効フェーズ数（Ｎ）に応じて昇圧制御部２２［２］〜２２［ｎ］へそれぞれイネーブル信号ＥＮ［２］〜ＥＮ［ｎ］を出力する。

電流制御回路２４は、図１６の場合と同様のヒステリシスコンパレータＣＭＰを備える。ただし、当該ヒステリシスコンパレータＣＭＰの上限電流閾値ＩｔｈＨおよび下限電流閾値ＩｔｈＬは、図１６の場合のように固定ではなく、条件設定部２６によって可変設定される。昇圧制御部２２［１］〜２２［ｎ］は、例えば、電流制御回路２４または一つ前のフェーズの固定遅延器からのスイッチング信号と、条件設定部２６からのイネーブル信号とをアンド演算するアンドゲートと、その後段に設けられるスイッチドライバとを備える。

具体的な動作例として、例えば、条件設定部２６が、電圧検出器２８を用いて１８Ｖの入力電圧ＶＩを検出した場合を想定する。この場合、条件設定部２６は、図５の条件設定テーブルＣＴＢＬａに基づき、有効フェーズ数（Ｎ）を４に定め、イネーブル信号ＥＮ［２］〜ＥＮ［４］（図示省略）をアサートし、イネーブル信号ＥＮ［５］（図示省略）〜ＥＮ［ｎ］をネゲートする。これに伴い、昇圧制御部２２［５］（図示省略）〜２２［ｎ］は、スイッチング信号ＳＳ［５］（図示省略）〜ＳＳ［ｎ］をオフレベルに固定する。

また、条件設定部２６は、条件設定テーブルＣＴＢＬａに基づき、電流制御回路２４へ、上限電流閾値ＩｔｈＨとして“Ｉ５Ｈ”を、下限電流閾値ＩｔｈＬとして“Ｉ５Ｌ”を出力する。電流制御回路２４は、当該“Ｉ５Ｈ”および“Ｉ５Ｌ”と、電流検出器２１で検出されるインダクタ電流ＩＬ［１］とを比較することでスイッチング信号ＳＳを生成する。昇圧制御部２２［１］は、当該スイッチング信号ＳＳを受けてスイッチング信号ＳＳ［１］を生成する。スイッチング信号ＳＳ［１］は、固定遅延器２３［１］〜２３［３］（図示省略）で順次遅延され、昇圧制御部２２［２］〜２２［４］（図示省略）は、当該遅延された信号に基づいてスイッチング信号ＳＳ［２］〜ＳＳ［４］（図示省略）を順次生成する。

なお、図４における昇圧回路２０ａ［１］，２０ｂ［２］〜２０ｂ［ｎ］および出力コンデンサＣｏを除く各部は、専用の回路で構成されてもよく、適宜、マイクロコントローラ（例えば、図１の制御装置１３等）に実装されてもよい。後者の場合、電流検出器２１や、電圧検出器２７，２８は、アナログディジタル変換器や、または、それに分圧抵抗を付加した構成等で実現できる。電流制御回路２４や昇圧実行制御部２５は、例えば、ソフトウェア処理に基づくディジタルコンパレータ等で実現できる。昇圧制御部２２［１］〜２２［ｎ］は、ソフトウェア処理によって実現でき、固定遅延器２３［１］，２３［２］，…は、タイマ回路等を用いて実現できる。条件設定部２６は、例えば、条件設定テーブルＣＴＢＬａを記憶する不揮発性メモリと、ソフトウェア処理との組み合わせによって実現できる。

《実施の形態１の主要な効果》
以上、実施の形態１の方式を用いることで、代表的には、バッテリ電源電圧ＶＢに関わらず、リップルの低減が実現可能になる。また、これに伴い、入力フィルタ１０のサイズを小さくすることができ、電子制御装置（ＥＣＵ）１の小型化や低コスト化が図れる。

なお、ここでは、条件設定テーブルＣＴＢＬａを用いて入力電圧ＶＩ毎の電流閾値（上限電流閾値ＩｔｈＨおよび下限電流閾値ＩｔｈＬ）を定めたが、場合によっては、入力電圧ＶＩをパラメータとする演算式を用いて電流閾値を定めることも可能である。すなわち、図２から分かるように、有効フェーズ数（Ｎ）が変わらなければ、ヒステリシス幅は、入力電圧ＶＩに応じてある程度規則的に変化させればよいため、この規則を演算式で定めることも可能である。

また、ここでは、条件設定部２６は、電流閾値として、上限電流閾値ＩｔｈＨと下限電流閾値ＩｔｈＬの両方を可変設定したが、場合によっては、いずれか一方を可変設定する方式であってもよい。すなわち、原理上、いずれか一方を可変設定することで、スイッチング周期を変えることができる。例えば、入力電圧ＶＩに応じてスイッチング周期と目標電流とを変えるような場合には、いずれか一方を可変設定すればよい。また、条件設定テーブルＣＴＢＬａは、上限電流閾値ＩｔｈＨおよび下限電流閾値ＩｔｈＬの代わりに、例えば、目標電流とヒステリシス幅とを定めるような構成であってもよい。

（実施の形態２）
《電源装置（実施の形態２）の概略》
図６は、本発明の実施の形態２による電源装置（昇圧コンバータ）の主要部の構成例を示す概略図である。図７は、図６の電源装置の動作内容の一例を示す波形図である。図６に示す電源装置（昇圧コンバータ）１１ｂは、図４の構成例と比較して次の点が異なる。まず、図６では、位相比較器３５が設けられ、固定遅延器２３［ｎ］が追加される。また、図６では、電圧検出器２８が設けられず、その代わりに有効フェーズ数（Ｎ）が入力される条件設定部３６が設けられる。例えば、図１の制御装置１３は、バッテリ電源電圧ＶＢを監視することで有効フェーズ数（Ｎ）を定め、条件設定部３６へ通知する。

固定遅延器２３［ｎ］は、スイッチング信号ＳＳ［ｎ］を固定遅延時間だけ遅延させる。位相比較器３５は、１番目のフェーズに対するスイッチング信号ＳＳ［１］の信号位相ＰＨｒと、Ｎ番目（Ｎ：有効フェーズ数）のフェーズに対するスイッチング信号ＳＳ［Ｎ］を固定遅延器２３［Ｎ］で遅延させた後の信号位相ＰＨｄ［Ｎ］との位相誤差を順次検出する。条件設定部３６は、位相比較器３５による位相誤差がゼロに近づくように電流閾値（例えば、上限電流閾値ＩｔｈＨおよび下限電流閾値ＩｔｈＬ）を順次可変制御する。

図７に示されるように、例えば、Ｎ＝３の場合、スイッチング信号ＳＳ［１］の信号位相ＰＨｒと、スイッチング信号ＳＳ［３］を固定遅延器（２３［３］）で遅延させた後の信号位相ＰＨｄ［３］との位相誤差は、ゼロであればよい。この状態は、スイッチング周期が目標スイッチング周期“Ｎ×ＴｄＦ”（ＴｄＦ：固定遅延時間）に設定されることで、インダクタ電流ＩＬ［１］〜ＩＬ［３］がバランスする状態となる。条件設定部３６は、この状態となるような電流閾値（言い換えればスイッチング周期）を位相比較器３５を用いたフィードバック制御によって探索する。

図８は、図６の条件設定部が備える初期値テーブルの構成例を示す概略図である。図９は、図６の電源装置（昇圧コンバータ）の主要部の動作例を示す波形図である。条件設定部３６は、例えば、図８に示されるように、有効フェーズ数（Ｎ）毎の上限電流閾値ＩｔｈＨおよび下限電流閾値ＩｔｈＬの各初期値が定められる初期値テーブルＩＴＢＬを予め備える。初期値テーブルＩＴＢＬ内の上限電流閾値ＩｔｈＨおよび下限電流閾値ＩｔｈＬは、その中間値によって有効フェーズ数（Ｎ）毎の目標電流を定める。また、ヒステリシス幅（ＩｔｈＨ−ＩｔｈＬ）は、予めシミュレーション等によって、ある程度、探索動作の収束値に近いと推定される値に定められる。条件設定部３６は、探索動作の初期値を初期値テーブルＩＴＢＬに基づいて定める。

図９において、時刻ｔ１では、信号位相ＰＨｄ［３］が立ち上がり、時刻ｔ２では、信号位相ＰＨｒが立ち上がっている。位相比較器３５は、信号位相ＰＨｒ，ＰＨｄ［３］の立ち上がりエッジを検出し、時刻ｔ１から時刻ｔ２の期間で、信号位相ＰＨｒが信号位相ＰＨｄ［３］よりも遅れていることを表す位相遅れ検出信号（位相誤差信号）ＤＷＮを出力する。条件設定部３６は、当該位相遅れ検出信号ＤＷＮに応じて、目標電流Ｉｔｇを変えずにヒステリシス幅（ＩｔｈＨ−ＩｔｈＬ）を予め設定された単位ステップ幅（２ΔＩ）だけ狭める。その結果、スイッチング信号ＳＳ［１］（言い換えれば、信号位相ＰＨｒ）のスイッチング周期が短くなり、位相誤差がゼロに近づく方向に制御される。

一方、時刻ｔ５では、信号位相ＰＨｒが立ち上がり、時刻ｔ６では、信号位相ＰＨｄ［３］が立ち上がっている。これに応じて、位相比較器３５は、時刻ｔ５から時刻ｔ６の期間で、信号位相ＰＨｒが信号位相ＰＨｄ［３］よりも進んでいることを表す位相進み検出信号（位相誤差信号）ＵＰを出力する。条件設定部３６は、当該位相進み検出信号ＵＰに応じて、目標電流Ｉｔｇを変えずにヒステリシス幅を予め設定された単位ステップ幅（２ΔＩ）だけ広げる。その結果、スイッチング信号ＳＳ［１］（信号位相ＰＨｒ）のスイッチング周期が長くなり、位相誤差がゼロに近づく方向に制御される。位相比較器３５および条件設定部３６は、このようなフィードバック制御を所定の制御周期毎（この例では、２回のスイッチング周期毎）に実行する。

《実施の形態２の主要な効果および各実施の形態との比較》
以上、実施の形態２の方式を用いることで、実施の形態１で述べた各種効果と同様の効果が得られる。また、観測に基づいて電流閾値（言い換えればスイッチング周期）の制御が行われるため、実施の形態１の方式と比較して、スイッチング周期を、より高精度に目標スイッチング周期に定めることができる。その結果、リップルの更なる低減が実現可能となる。一方、実施の形態１の方式と比較して、フィードバック制御が収束するのにある程度の時間を要するため、この観点では、実施の形態１の方式が有益となる。

（実施の形態３）
《電源装置（実施の形態３）の概略》
図１０は、本発明の実施の形態３による電源装置（昇圧コンバータ）の主要部の構成例を示す概略図である。図１０に示す電源装置（昇圧コンバータ）１１ｃでは、図６の構成例と比較して、パルス幅計測器４０および入力電圧推定器４１が設けられ、また、図６とは若干異なる構成の条件設定部４６が設けられる。

入力電圧推定器４１は、電流検出器２１で検出されるインダクタ電流ＩＬ［１］に基づいて、入力電圧ＶＩを推定する。具体的に説明すると、例えば、スイッチング素子ＳＷ［１］がオンの際のインダクタ電流ＩＬ［１］の変化率は、入力電圧ＶＩに依存する。このため、入力電圧推定器４１は、電流検出器２１で検出されるインダクタ電流ＩＬ［１］の変化率に基づいて、入力電圧ＶＩを推定することができる。

パルス幅計測器４０は、位相比較器３５からの位相遅れ検出信号ＤＷＮのパルス幅を計測し、その大きさを表す位相遅れ量検出信号ＮＤＷＮを出力する。同様に、パルス幅計測器４０は、位相比較器３５からの位相進み検出信号ＵＰのパルス幅を計測し、その大きさを表す位相進み量検出信号ＮＵＰを出力する。条件設定部４６は、図８に示したような初期値テーブルＩＴＢＬの代わりに、例えば、図５の条件設定テーブルＣＴＢＬａに示したような構成の初期値テーブルを備える。条件設定部４６は、入力電圧推定器４１で推定された入力電圧ＶＩに基づいて当該初期値テーブルを参照することで、電流閾値（上限電流閾値ＩｔｈＨおよび下限電流閾値ＩｔｈＬ）の初期値を定める。

また、条件設定部４６は、パルス幅計測器４０からの位相遅れ量検出信号ＮＤＷＮに応じて単位ステップ幅（２ΔＩ）を基準とするステップ数（Ｋ）を定め、ヒステリシス幅（ＩｔｈＨ−ＩｔｈＬ）を“Ｋ×２ΔＩ”だけ狭める。同様に、条件設定部４６は、パルス幅計測器４０からの位相進み量検出信号ＮＵＰに応じてステップ数（Ｋ）を定め、ヒステリシス幅を“Ｋ×２ΔＩ”だけ広げる。これにより、図９におけるヒステリシス幅は、例えば、時刻ｔ１から時刻ｔ２の期間における位相遅れ検出信号ＤＷＮに応じて相対的に大きく狭められ、時刻ｔ５から時刻ｔ６の期間における位相進み検出信号ＵＰに応じて相対的に小さく広げられることになる。

図１１は、図１０を変形した電源装置（昇圧コンバータ）の主要部の構成例を示す概略図である。図１１に示す電源装置（昇圧コンバータ）１１ｄは、図１０における入力電圧推定器４１の代わりに、図４に示したような電圧検出器２８を備える。電圧検出器２８は、例えば、入力電圧ＶＩを分圧する外付けの抵抗素子と、その分圧値を検出するアナログディジタル変換器等で構成される。一方、入力電圧推定器４１は、例えば、演算器等によって構成される。このため、例えば、図４で述べたように、各部を主にマイクロコントローラ等に実装する場合、外付け部品を減らす観点やアナログディジタル変換器のリソースを低減する観点からは、入力電圧推定器４１を設ける方が望ましい。一方、電圧検出精度の観点では、電圧検出器２８を設ける方が望ましい。

《実施の形態３の主要な効果および各実施の形態との比較》
以上、実施の形態３の方式を用いることで、実施の形態２で述べた各種効果と同様の効果が得られる。また、実施の形態２の方式と比較して、位相誤差の量に応じてヒステリシス幅の制御量を調整できるため、フィードバック制御が収束するのに要する時間を短縮できる。さらに、条件設定部４６における初期値を入力電圧ＶＩ毎に設定することで、初期値の精度がより高まり、その結果として、フィードバック制御の収束時間の短縮や、リップルの更なる低減が図れる。

すなわち、この場合、初期値の段階で、ある程度理想に近い状態となり、それにフィードバック制御を加えることで、更に理想に近づけるような制御が行われることになる。この観点から、単位ステップ幅（２ΔＩ）は、十分に小さい値に定められることが望ましく、パルス幅計測器４０の分解能も十分に高いことが望ましい。なお、変形例として、図６の構成に対して、図１０のパルス幅計測器４０のみを追加したような構成を用いることも可能である。この場合も、フィードバック制御の収束時間を短縮できる。

（実施の形態４）
《電源装置（実施の形態４）の概略動作》
図１２は、本発明の実施の形態４による電源装置の概略的な動作例を示す波形図である。図１２には、図３の場合と同様に、有効フェーズ数（Ｎ）を切り替える必要性が生じる程度に入力電圧ＶＩが変化した場合の動作例が示される。ここでは、図３の場合と同様に、入力電圧ＶＩが高く、有効フェーズ数（Ｎ）が２に設定される場合と、入力電圧ＶＩが低く、有効フェーズ数（Ｎ）が３に設定される場合とを想定する。

図３では、各フェーズ間の遅延時間が固定であることを前提とし、インダクタ電流の電流閾値を可変設定することで、“Ｔｃｙｃ＝Ｎ×ＴｄＦ”（Ｔｃｙｃ：スイッチング周期、Ｎ：有効フェーズ数、ＴｄＦ：固定遅延時間）の関係を満たすようなスイッチング周期Ｔｃｙｃが定められた。一方、図１２では、インダクタ電流の電流閾値が固定であることを前提とし、各フェーズ間の遅延時間が可変設定される。電流閾値を固定した場合、入力電圧ＶＩに応じてスイッチング周期が変わるが、そのスイッチング周期Ｔｃｙｃの変化に応じて遅延時間を可変設定すれば前述した関係を満たせるようになる。

具体的には、可変遅延時間を“ＴｄＶ”とし、入力電圧ＶＩに応じて変化するスイッチング周期を“Ｔｃｙｃ”とした場合、“Ｔｃｙｃ＝Ｎ×ＴｄＶ”を満たすように可変遅延時間ＴｄＶを可変設定すればよい。図１２の例では、Ｎ＝２の場合とＮ＝３の場合とで、ヒステリシス幅ΔＩｔｈＦは同じである。このヒステリシス幅ΔＩｔｈＦと入力電圧ＶＩとに応じて、Ｎ＝２の場合のスイッチング周期Ｔｃｙｃ２は自動的に定まり、Ｎ＝３の場合のスイッチング周期Ｔｃｙｃ３も自動的に定まる。

ここで、可変遅延時間ＴｄＶ１を可変設定すれば、Ｎ＝２の場合のスイッチング周期Ｔｃｙｃ２は“Ｔｃｙｃ２＝２×ＴｄＶ１”を満たせるようになる。また、可変遅延時間ＴｄＶ２を可変設定すれば、Ｎ＝３の場合のスイッチング周期Ｔｃｙｃ３は“Ｔｃｙｃ３＝３×ＴｄＶ２”を満たせるようになる。その結果、図１２に示されるように、入力電圧ＶＩ（およびフェーズ数（Ｎ））に関わらず、各フェーズのインダクタ電流ＩＬ［１］〜ＩＬ［３］をバランスさせることができ、入力電流Ｉｖｂのリップルを低減することが可能になる。

《電源装置（実施の形態４）の概略構成》
図１３は、本発明の実施の形態４による電源装置（昇圧コンバータ）の主要部の構成例を示す概略図である。図１４は、図１３における条件設定部が備える条件設定テーブルの構成例を示す概略図である。図１３に示す電源装置（昇圧コンバータ）１１ｅでは、図４の構成例と比較して、固定遅延器２３［１］〜２３［ｎ−１］（図示省略）の代わりに可変遅延器４３［１］〜４３［ｎ−１］（図示省略）が設けられ、また、図４とは異なる電流制御回路５４および条件設定部５６が設けられる。“ｎ−１”個の可変遅延器４３［１］〜４３［ｎ−１］は、固定遅延器の場合と同様に、一つ前のフェーズに対するスイッチング信号を可変遅延時間ＴｄＶだけ遅延させて、一つ後のフェーズに対するスイッチング信号として出力する。

電流制御回路５４は、例えば、図１６の電流制御回路６４と同様の構成を備える。ただし、電流制御回路５４は、条件設定部５６からの有効フェーズ数（Ｎ）に応じて、ヒステリシス幅（ＩｔｈＨ−ＩｔｈＬ）を変えずに中間値（目標電流）を変えるような構成であってもよい。条件設定部５６は、図４の場合と同様に、電圧検出器２８で検出される入力電圧ＶＩ（ひいてはバッテリ電源電圧ＶＢ）に基づいて、昇圧回路２０ａ［１］，２０ｂ［２］〜２０ｂ［ｎ］の中から有効化するフェーズ数（すなわち有効フェーズ数（Ｎ））を可変設定する。また、条件設定部５６は、図４の場合と異なり、入力電圧ＶＩに基づいて、可変遅延器４３［１］〜４３［ｎ−１］の可変遅延時間ＴｄＶを可変設定する。

具体的には、条件設定部５６は、図１４に示されるような条件設定テーブルＣＴＢＬｂを備える。条件設定テーブルＣＴＢＬｂは、入力電圧ＶＩ（ひいてはバッテリ電源電圧ＶＢ）と、有効フェーズ数（Ｎ）と、可変遅延時間ＴｄＶとの対応関係を予め保持する。図１４において、例えば、有効フェーズ数（Ｎ）が５の場合、入力電圧ＶＩが高くなるほどスイッチング周期が短くなるため、図１４の各値は、Ｔ１＞Ｔ２＞Ｔ３の関係となる。なお、条件設定テーブルＣＴＢＬｂ内の具体的な値は、実際には、予めシミュレーション等を用いて定められる。

《実施の形態４の主要な効果および各実施の形態との比較》
以上、実施の形態４の方式を用いることで、実施の形態１で述べた各種効果と同様の効果が得られる。また、“Ｔｃｙｃ＝Ｎ×Ｔｄ”（Ｔｃｙｃ：スイッチング周期、Ｎ：有効フェーズ数、Ｔｄ：遅延時間）の関係において、実施の形態１の方式は、“Ｎ×Ｔｄ”となるように“Ｔｃｙｃ”を制御する方式であるのに対して、実施の形態４の方式は、“Ｔｃｙｃ／Ｎ”となるように、“Ｔｄ”を制御する方式である。この方式の違いに伴い、スイッチングノイズは、実施の形態１の方式では限られた周波数で生じるのに対して、実施の形態３の方式では広い周波数帯で生じ得る。したがって、スイッチングノイズの除去を容易にする観点では、実施の形態１の方式が有益となる。また、固定遅延器と可変遅延器の違いに伴い、回転面積の観点では、実施の形態１の方式が有益となる。一方、ヒステリシス幅の変更が好まれない用途では、実施の形態４の方式が有益となる。

（実施の形態５）
《電源装置（実施の形態５）の概略》
図１５は、本発明の実施の形態５による電源装置（昇圧コンバータ）の主要部の構成例を示す概略図である。図１５に示す電源装置（昇圧コンバータ）１１ｆでは、図４の構成例と比較して、条件設定部６６に昇圧期間設定部６７が設けられる。昇圧期間設定部６７は、条件設定テーブルＣＴＢＬａに基づき可変設定されたインダクタ電流の電流閾値を、外部から入力された昇圧期間Ｔ２の設定値に応じた量だけシフトする。

図１７において、噴射間隔Ｔ１を変える場合、これに応じて昇圧期間Ｔ２も変える必要がある。例えば、昇圧期間Ｔ２を短くする場合、その分だけ目標電流を増やせばよい。そこで、昇圧期間設定部６７は、条件設定テーブルＣＴＢＬａに基づく電流閾値（例えば、上限電流閾値ＩｔｈＨおよび下限電流閾値ＩｔｈＨ）を、ヒステリシス幅を保ったまま昇圧期間Ｔ２の設定値に応じた量だけシフトする。これによって、昇圧期間設定部６７は、目標電流（ひいては昇圧期間Ｔ２）を可変設定する。

以上、本発明者によってなされた発明を実施の形態に基づき具体的に説明したが、本発明は前記実施の形態に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能である。例えば、前述した実施の形態は、本発明を分かり易く説明するために詳細に説明したものであり、必ずしも説明した全ての構成を備えるものに限定されるものではない。また、ある実施の形態の構成の一部を他の実施の形態の構成に置き換えることが可能であり、また、ある実施の形態の構成に他の実施の形態の構成を加えることも可能である。また、各実施の形態の構成の一部について、他の構成の追加・削除・置換をすることが可能である。

例えば、実施の形態４の方式は、実施の形態２や実施の形態３の方式と組み合わせることも可能である。また、各実施の形態の電源装置は、車載用のＥＣＵに限らず、入力電圧ＶＩが変化し得る様々なマルチフェーズ型の昇圧コンバータを対象に、そのリップル低減技術として広く適用可能である。また、場合によって、マルチフェーズ型の降圧コンバータに対して同様に適用することも可能である。

１ 電子制御装置（ＥＣＵ）
１０ 入力フィルタ
１１ 電源装置（昇圧コンバータ）
１２ ドライバ
２０ａ，２０ｂ 昇圧回路
２３ 固定遅延器
２４ 電源制御回路
２６，３６，４６，５６，６６ 条件設定部
３５ 位相比較器
４３ 可変遅延器
６７ 昇圧期間設定部
ＣＭＰ ヒステリシスコンパレータ
ＣＴＢＬ 条件設定テーブル
Ｄ ダイオード
ＥＮ イネーブル信号
ＩＬ インダクタ電流
ＩｔｈＨ 上限電流閾値
ＩｔｈＬ 下限電流閾値
Ｌ インダクタ
Ｌｉｎｊ ソレノイドコイル
Ｎ 有効化するフェーズ数
ＰＨ 信号位相
ＳＳ スイッチング信号
ＳＷ スイッチング素子
Ｔ２ 昇圧期間
Ｔｃｙｃ スイッチング周期
ＴｄＦ 固定遅延時間
ＴｄＶ 可変遅延時間
ＶＢ バッテリ電源電圧
ＶＩ 入力電圧
Ｖｉｎｊ 昇圧電源電圧

Claims (15)

1. インダクタ、およびスイッチング信号で制御されるスイッチング素子をフェーズ毎に含み、バッテリから供給されるバッテリ電源電圧を昇圧し、当該昇圧された電圧を負荷へ供給するマルチフェーズの昇圧回路と、
   前記バッテリ電源電圧に基づいて、前記昇圧回路の中から有効化するフェーズ数と、各フェーズのインダクタ電流の電流閾値とを可変設定する条件設定部と、
   前記条件設定部で設定される前記インダクタ電流の電流閾値に基づいて、所定のフェーズに対する前記スイッチング信号を生成する電流制御回路と、
   を有する電源装置。
2. 請求項１記載の電源装置において、
   さらに、一つ前のフェーズに対する前記スイッチング信号を固定遅延時間だけ遅延させて、一つ後のフェーズに対する前記スイッチング信号として出力する複数の固定遅延器を有する、
   電源装置。
3. 請求項２記載の電源装置において、
   前記条件設定部は、前記インダクタ電流の電流閾値として上限電流閾値と下限電流閾値とを可変設定する、
   電源装置。
4. 請求項２記載の電源装置において、
   前記条件設定部は、前記バッテリ電源電圧が高くなるにつれて前記有効化するフェーズ数が減少するように設定する、
   電源装置。
5. 請求項４記載の電源装置において、
   前記条件設定部は、前記固定遅延時間を“ＴｄＦ”とし、前記有効化するフェーズ数を“Ｎ”として、前記スイッチング信号のスイッチング周期が“Ｎ×ＴｄＦ”となるように前記インダクタ電流の電流閾値を可変設定する、
   電源装置。
6. 請求項５記載の電源装置において、
   前記条件設定部は、前記バッテリ電源電圧と、前記有効化するフェーズ数と、前記インダクタ電流の電流閾値との対応関係を予め保持する条件設定テーブルを備える、
   電源装置。
7. 請求項５記載の電源装置において、さらに、
   １番目のフェーズに対する前記スイッチング信号の信号位相と、Ｎ番目のフェーズに対する前記スイッチング信号を前記固定遅延器で遅延させた後の信号位相との位相誤差を順次検出する位相比較器を有し、
   前記条件設定部は、前記位相比較器による前記位相誤差がゼロに近づくように前記電流閾値を順次可変制御する、
   電源装置。
8. 請求項２記載の電源装置において、
   前記条件設定部は、さらに、可変設定した前記インダクタ電流の電流閾値を、入力された昇圧期間の設定値に応じた量だけシフトする昇圧期間設定部を有する、
   電源装置。
9. インダクタ、およびスイッチング信号で制御されるスイッチング素子をフェーズ毎に含み、バッテリから供給されるバッテリ電源電圧を昇圧し、当該昇圧された電圧を負荷へ供給するマルチフェーズの昇圧回路と、
   一つ前のフェーズに対する前記スイッチング信号を可変遅延時間だけ遅延させて、一つ後のフェーズに対する前記スイッチング信号として出力する複数の可変遅延器と、
   前記バッテリ電源電圧に基づいて、前記昇圧回路の中から有効化するフェーズ数と、前記可変遅延時間とを可変設定する条件設定部と、
   予め固定的に設定されるインダクタ電流の電流閾値に基づいて、所定のフェーズに対する前記スイッチング信号を生成する電流制御回路と、
   を有する電源装置。
10. 請求項９記載の電源装置において、
    前記条件設定部は、前記バッテリ電源電圧が高くなるにつれて前記有効化するフェーズ数が減少するように設定する、
    電源装置。
11. 請求項１０記載の電源装置において、
    前記条件設定部は、前記可変遅延時間を“ＴｄＶ”とし、前記有効化するフェーズ数を“Ｎ”とし、前記バッテリ電源電圧に応じて変化する前記スイッチング信号のスイッチング周期を“Ｔｃｙｃ”として、“Ｔｃｙｃ＝Ｎ×ＴｄＶ”を満たすように前記可変遅延時間を可変設定する、
    電源装置。
12. 請求項１１記載の電源装置において、
    前記条件設定部は、前記バッテリ電源電圧と、前記有効化するフェーズ数と、前記可変遅延時間との対応関係を予め保持する条件設定テーブルを備える、
    電源装置。
13. バッテリから供給されるバッテリ電源電圧を平滑化する入力フィルタと、
    車載用のインジェクタを駆動するドライバと、
    インダクタ、およびスイッチング信号で制御されるスイッチング素子をフェーズ毎に含み、前記バッテリから前記入力フィルタを介して供給される前記バッテリ電源電圧を昇圧し、当該昇圧された電圧を電源電圧として前記ドライバへ供給するマルチフェーズの昇圧回路と、
    一つ前のフェーズに対する前記スイッチング信号を固定の遅延時間だけ遅延させて、一つ後のフェーズに対する前記スイッチング信号として出力する複数の固定遅延器と、
    前記バッテリ電源電圧に基づいて、前記昇圧回路の中から有効化するフェーズ数と、各フェーズのインダクタ電流の電流閾値とを可変設定する条件設定部と、
    前記条件設定部で設定される前記インダクタ電流の電流閾値に基づいて、所定のフェーズに対する前記スイッチング信号を生成する電流制御回路と、
    を有する電子制御装置。
14. 請求項１３記載の電子制御装置において、
    前記条件設定部は、前記インダクタ電流の電流閾値として上限電流閾値と下限電流閾値とを可変設定する、
    電子制御装置。
15. 請求項１４記載の電子制御装置において、
    前記条件設定部は、前記バッテリ電源電圧が高くなるにつれて前記有効化するフェーズ数が減少するように設定する、
    電子制御装置。

Images