JP6950383B2 - メモリアクセス装置及びメモリアクセス方法 - Google Patents

メモリアクセス装置及びメモリアクセス方法 Download PDF

Info

Publication number
JP6950383B2
JP6950383B2 JP2017174615A JP2017174615A JP6950383B2 JP 6950383 B2 JP6950383 B2 JP 6950383B2 JP 2017174615 A JP2017174615 A JP 2017174615A JP 2017174615 A JP2017174615 A JP 2017174615A JP 6950383 B2 JP6950383 B2 JP 6950383B2
Authority
JP
Japan
Prior art keywords
access
memory
volatile memory
unit
instruction
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2017174615A
Other languages
English (en)
Other versions
JP2019049922A (ja
Inventor
裕崇 川島
裕崇 川島
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toyota Industries Corp
Original Assignee
Toyota Industries Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toyota Industries Corp filed Critical Toyota Industries Corp
Priority to JP2017174615A priority Critical patent/JP6950383B2/ja
Publication of JP2019049922A publication Critical patent/JP2019049922A/ja
Application granted granted Critical
Publication of JP6950383B2 publication Critical patent/JP6950383B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Memory System (AREA)

Description

本発明は、メモリアクセス装置及びメモリアクセス方法に関する。
車載用ソフトウェアのプラットフォームの仕様として、例えば、AUTOSAR(Automotive Open System Architecture)が知られている。例えば、車両に搭載されたECU(Electronic Control Unit)の動作に必要なパラメータ値等は、仮にECUがリセットされても不揮発性メモリに確実に記憶されていることが望まれる。そこで、AUTOSARでは、NvM(Non-volatile Random Access Memory Manager)は、不揮発性メモリに対するデータ保証を提供する。データ保証としては、例えば、不揮発性メモリ内の複数箇所での同一データの保持、CRC(Cyclic Redundancy Check)、及びデータの書き込み/読み込みのリトライ等が挙げられる。
なお、関連する技術として、特許文献1〜3に記載の技術が知られている。
特開2009−110150号公報 特開2014−194682号公報 特開2014−203405号公報
揮発性メモリにおいても、少なくとも一部のデータを記憶し続ける省電力モードからの復帰時に、不揮発性メモリと同様のデータ保証が望まれることがある。そこで、不揮発性メモリへのアクセス(データの書き込み/読み込み)を前提としたNvMを揮発性メモリへのアクセスにも利用することが考えらえる。しかしながら、NvMを揮発性メモリへのアクセスに適用すると、NvMが適切に動作しない虞がある。具体的には、不揮発性メモリでは、データの書き込み/読み出しに時間がかかるため、NvMは、不揮発性メモリへのアクセス要求をアプリケーションプログラムから受信すると、メモリドライバに対して非同期アクセス処理を行う。一方、揮発性メモリでは、データの書き込み/読み出しに時間がかからないため、NvMは、メモリドライバに対して同期アクセス処理を行うことが望ましいが、同期アクセス処理を行うことを想定していない。
本発明の一側面に係る目的は、アプリケーションプログラムの動作に変更を加えずに、メモリマネージャが不揮発性メモリと同じ処理動作によって揮発性メモリに効率よくアクセスするメモリアクセス装置を提供することである。
本発明に係る一つの形態であるメモリアクセス装置は、メモリ駆動部及びメモリ管理部を備える。メモリ駆動部は、メモリへのアクセスを実行する。メモリ管理部は、メモリに対するデータ保証を提供する。メモリ管理部は、アクセス要求をアプリケーション実行部から受信すると、メモリへのアクセス中であることを示すアクセスフラグを立て、アクセス指示をメモリ駆動部へ送信する。また、メモリ管理部は、アクセス指示に応答する指示成功通知をメモリ駆動部から受信すると、アクセス要求に応答するアクセス要求指示完了をアプリケーション実行部へ通知する。さらに、メモリ管理部は、アクセス完了通知をメモリ駆動部から受信すると、アクセスフラグを倒し、アクセスの完了をアプリケーション実行部へ通知する。
一実施形態に従ったメモリアクセス装置によれば、アプリケーションプログラムの動作に変更を加えずに、メモリマネージャが不揮発性メモリと同じ処理動作によって揮発性メモリに効率よくアクセスすることができる。
実施形態に従ったメモリアクセス装置の構成例を示す図である。 実施形態に従ったメモリアクセス装置が行うメモリへのアクセス処理の一連の動作の一例を説明する図である。
以下図面に基づいて実施形態について詳細を説明する。
図1は、実施形態に従ったメモリアクセス装置の構成例を示す図である。図1に示すメモリアクセス装置1は、例えば、車両に搭載されるECU(図示せず)が備えるコンピュータ(例えば、マイクロコンピュータ)であってもよい。図1に示す一例では、メモリアクセス装置1は、制御部11、不揮発性メモリ12、及び揮発性メモリ13を含む。不揮発性メモリ12は、例えば、フラッシュメモリであり、揮発性メモリ13は、例えば、RAM(Random Access Memory)である。
なお、以下の説明において、不揮発性メモリ12及び揮発性メモリ13を特に区別しない場合にはメモリと記載することがある。また、メモリへのデータの書き込みと、メモリからのデータの読み出しとを特に区別しない場合には、メモリへのアクセスと記載することがある。
制御部11は、例えば、CPU(Central Processing Unit)、マルチコアCPU、又はプログラマブルなデバイス(FPGA(Field Programmable Gate Array)やPLD(Programmable Logic Device)等)により構成される。制御部11は、アプリケーション実行部111、メモリ管理部112、不揮発性メモリ駆動部113、及び揮発性メモリ駆動部114を含む。不揮発性メモリ駆動部113及び揮発性メモリ駆動部114は、実施形態に従ったメモリ駆動部の一例である。なお、以下の説明において不揮発性メモリ駆動部113及び揮発性メモリ駆動部114を特に区別しない場合には、メモリ駆動部と記載することがある。
なお、実施形態によっては、制御部11を構成する各部111〜114は、ハードウェアである制御部11が実行するソフトウェアであってもよい。こうした実施形態では、例えば、制御部11は、不揮発性メモリ12に記憶された各部111〜114を揮発性メモリ13に読み出して実行するように構成されてもよい。
アプリケーション実行部111は、例えば、センサからのデータ取得や、アクチュエータへの制御データの出力等の所定目的の動作を実行する。アプリケーション実行部111がソフトウェアで実装される場合、アプリケーション実行部111は、例えば、AUTOSARのアプリケーションレイヤに含まれるアプリケーションプログラムであってもよい。
メモリ管理部112は、データの記憶及び維持を保証するためのサービス、すなわちデータ保証を不揮発性メモリ12及び揮発性メモリ13に対して提供する。提供するデータ保証としては、例えば、メモリ内の複数箇所での同一データの保持、CRC、及びデータの書き込み/読み込みのリトライ等が挙げられる。メモリ管理部112がソフトウェアで実装される実施形態では、メモリ管理部112は、例えば、AUTOSARのサービスレイヤに含まれるNvMであってもよい。
また、メモリ管理部112は、アプリケーション実行部111から受信したメモリへのアクセス要求に従って、不揮発性メモリ駆動部113及び揮発性メモリ駆動部114の何れか一方へアクセス指示を送信する。すなわち、不揮発性メモリ12へのアクセスをアプリケーション実行部111が要求する場合には、メモリ管理部112は、不揮発性メモリ12へのアクセス指示を不揮発性メモリ駆動部113へ送信する。また、揮発性メモリ13へのアクセスをアプリケーション実行部111が要求する場合には、メモリ管理部112は、揮発性メモリ13へのアクセス指示を揮発性メモリ駆動部114へ送信する。メモリ管理部112がソフトウェアで実装される実施形態では、メモリ管理部112は、例えば、上述したNvMであると共に、AUTOSARのECU抽象化レイヤに含まれるMemlf(Memory Abstraction Interface)であってもよい。なお、実施形態によっては、メモリ管理部112は、NvMの機能を有する構成要素と、Memlfの機能を有する構成要素とに分けられてもよい。
不揮発性メモリ駆動部113は、不揮発性メモリ12へのアクセスを実行する。具体的には、例えば、不揮発性メモリ駆動部113は、メモリ管理部112から受信したアクセス指示に従ってアクセス命令を不揮発性メモリ12へ送信する。アクセス命令は、アクセス対象のデータとアクセス先のアドレスとを含んでもよい。また、例えば、不揮発性メモリ12がアクセス命令に従ったアクセスを完了すると、不揮発性メモリ駆動部113は、アクセス完了通知をメモリ管理部112へ送信する。不揮発性メモリ駆動部113がソフトウェアで実装される実施形態では、不揮発性メモリ駆動部113は、例えば、AUTOSARのECU抽象化レイヤに含まれるFee(Flash EEPROM Emulation)やマイコン抽象化レイヤに含まれるFls(Flash Driver)であってもよい。
揮発性メモリ駆動部114は、揮発性メモリ13へのアクセスを実行する。具体的には、例えば、揮発性メモリ駆動部114は、メモリ管理部112から受信したアクセス指示に従ってアクセス命令を揮発性メモリ13へ送信する。また、例えば、揮発性メモリ駆動部114は、揮発性メモリ13へアクセス命令を送信すると、アクセス完了通知をメモリ管理部112へ送信する。揮発性メモリ駆動部114がソフトウェアで実装される実施形態では、揮発性メモリ駆動部114は、例えば、AUTOSARのECU抽象化レイヤやマイコン抽象化レイヤに含まれ得る揮発性メモリ用のドライバソフトウェアであってもよい。
メモリアクセス装置1が実行するメモリへのアクセス処理動作の具体例を図2を更に参照しながら説明する。
図2(A)は、実施形態に従ったメモリアクセス装置が行う不揮発性メモリへのアクセス処理の一連の動作の一例を説明する図である。
メモリ管理部112は、不揮発性メモリ12へのアクセス要求をアプリケーション実行部111から受信すると、アクセスフラグを立てる(動作A)。アクセスフラグは、メモリへのアクセス中であることを示すフラグである。例えば、メモリへのアクセスがメモリへのデータの書き込みである場合には、アクセスフラグはメモリへのデータの書き込み中であることを示すフラグである。また、メモリへのアクセスがメモリからのデータの読み出しである場合には、アクセスフラグはメモリからのデータの読み出し中であることを示すフラグである。
メモリ管理部112は、アプリケーション実行部111から受信したアクセス要求に従って、不揮発性メモリ駆動部113及び揮発性メモリ駆動部114の何れか一方へメモリへのアクセス指示を送信する(動作B)。図2(A)に示す一例では、受信したアクセス要求は不揮発性メモリ12へのアクセス要求であるため、メモリ管理部112は、不揮発性メモリ12へのアクセス指示を不揮発性メモリ駆動部113へ送信する。
不揮発性メモリ駆動部113は、メモリ管理部112から受信したアクセス指示に従ってアクセス命令を不揮発性メモリ12へ送信する。前述したように、アクセス命令は、アクセス対象のデータとアクセス先のアドレスとを含んでもよい。アクセス命令を不揮発性メモリ12へ送信すると、不揮発性メモリ駆動部113は、メモリ管理部112から受信したアクセス指示に応答する指示成功通知をメモリ管理部112へ送信する。
メモリ管理部112は、送信したアクセス指示に応答する指示成功通知を不揮発性メモリ駆動部113から受信すると、受信したアクセス要求に応答するアクセス要求指示完了をアプリケーション実行部111へ通知する(動作C)。そして、アクセス要求指示完了を通知してから、メモリへのアクセス完了を示すアクセス完了通知を不揮発性メモリ駆動部113から受信するまでの間、メモリ管理部112は、受信したアクセス要求に従った処理とは別の処理を実行してもよい。このように、メモリ管理部112は、不揮発性メモリ駆動部113への非同期アクセス処理を行い得る。
アプリケーション実行部111は、アクセス要求指示完了をメモリ管理部112から受信すると、送信したアクセス要求に従った不揮発性メモリ12へのアクセスが受け付けられたと判定する。
その後、不揮発性メモリ12がアクセス命令に従ったアクセスを完了すると、不揮発性メモリ駆動部113は、アクセス完了通知をメモリ管理部112へ送信する。メモリ管理部112は、アクセス完了通知を不揮発性メモリ駆動部113から受信すると、アクセスフラグを倒す(動作D)。そして、メモリ管理部112は、不揮発性メモリ12へのアクセス完了をアプリケーション実行部111へ通知する(動作E)。
アプリケーション実行部111は、不揮発性メモリ12へのアクセス完了をメモリ管理部112から受信すると、送信したアクセス要求に従った不揮発性メモリ12へのアクセスが完了したと判定する。
図2(B)は、実施形態に従ったメモリアクセス装置が行う揮発性メモリへのアクセス処理の一連の動作の一例を説明する図である。
メモリ管理部112は、揮発性メモリ13へのアクセス要求をアプリケーション実行部111から受信すると、アクセスフラグを立てる(動作A)。そして、メモリ管理部112は、アプリケーション実行部111から受信したアクセス要求に従って、不揮発性メモリ駆動部113及び揮発性メモリ駆動部114の何れか一方へメモリへのアクセス指示を送信する(動作B)。図2(B)に示す一例では、受信したアクセス要求は揮発性メモリ13へのアクセス要求であるため、メモリ管理部112は、揮発性メモリ13へのアクセス指示を揮発性メモリ駆動部114へ送信する。
揮発性メモリ駆動部114は、メモリ管理部112から受信したアクセス指示に従ってアクセス命令を揮発性メモリ13へ送信する。前述したように、揮発性メモリ13が行うアクセスには時間がかからない。そこで、揮発性メモリ駆動部114は、アクセス命令を揮発性メモリ13へ送信すると、アクセス完了通知をメモリ管理部112へ送信する。
メモリ管理部112は、アクセス完了通知を揮発性メモリ駆動部114から受信すると、アクセスフラグを倒す(動作D)。そして、メモリ管理部112は、揮発性メモリ13へのアクセス完了をアプリケーション実行部111へ通知する(動作E)。このように、揮発性メモリ13が行うアクセスには時間がかからないため、メモリ管理部112は、揮発性メモリ駆動部114への同期アクセス処理を行う。
アプリケーション実行部111は、不揮発性メモリ12へのアクセス完了をメモリ管理部112から受信すると、送信したアクセス要求に従った不揮発性メモリ12へのアクセスが完了したと判定する。
また、揮発性メモリ駆動部114は、アクセス完了通知をメモリ管理部112へ送信した後、メモリ管理部112から受信したアクセス指示に応答する指示成功通知をメモリ管理部112へ送信する。メモリ管理部112は、送信したアクセス指示に応答する指示成功通知を揮発性メモリ駆動部114から受信すると、受信したアクセス要求に応答するアクセス要求指示完了をアプリケーション実行部111へ通知する(動作C)。
アプリケーション実行部111は、アクセス要求指示完了をメモリ管理部112から受信すると、送信したアクセス要求に従った不揮発性メモリ12へのアクセスが受け付けられたと判定する。
このように、メモリアクセス装置1によれば、メモリ管理部112が有するメモリ保証機能を不揮発性メモリ12のみならず揮発性メモリ13にも提供できる。
また、メモリ管理部112は、アプリケーション実行部111及びメモリ駆動部と連携して上述した動作A〜動作Eを行うことで、不揮発性メモリ12への非同期アクセス処理(図2(A))及び揮発性メモリ13への同期アクセス処理(図2(B))を行う。
すなわち、メモリ管理部112は、メモリ(不揮発性メモリ12又は揮発性メモリ13)へのアクセス要求をアプリケーション実行部111から受信すると、アクセスフラグを立てる(動作A)。そして、メモリ管理部112は、アプリケーション実行部111から受信したアクセス要求に従って、不揮発性メモリ駆動部113及び揮発性メモリ駆動部114の何れか一方へメモリへのアクセス指示を送信する(動作B)。
メモリ管理部112は、送信したアクセス指示に応答する指示成功通知をメモリ駆動部から受信すると、受信したアクセス要求に応答するアクセス要求指示完了をアプリケーション実行部111へ通知する(動作C)。
メモリ管理部112は、アクセス完了通知を揮発性メモリ駆動部から受信すると、アクセスフラグを倒す(動作D)。そして、メモリ管理部112は、メモリへのアクセスの完了をアプリケーション実行部111へ通知する(動作E)。
このように、メモリアクセス装置1によれば、メモリ管理部112は、不揮発性メモリ12への非同期アクセス処理とは順序が異なるだけで同様の動作によって、揮発性メモリ13への同期アクセス処理を行うことができる。
さらに、メモリ管理部112は、メモリへのアクセス要求をアプリケーション実行部111から受信してからアクセス完了通知をメモリ駆動部から受信するまでの間、アクセスフラグを立てる。そこで、メモリ管理部112は、アクセスフラグが立っているときにアプリケーション実行部111からアクセス要求を新たに受信した場合には、該アクセス要求に対する処理を保留する。そして、メモリ管理部112は、アクセス完了通知をメモリ駆動部から受信してアクセスフラグを倒した後に、新たに受信したアクセス要求に対する処理を行う。すなわち、メモリ管理部112は、新たに受信したアクセス要求に従ったアクセス指示をメモリ駆動部へ送信する。
これに対し、アプリケーション実行部111は、送信したアクセス要求に応答するアクセス要求指示完了をメモリ管理部112から受信するまでは、新たなアクセス要求をメモリ管理部112へ送信しない。そこで、不揮発性メモリ12へのアクセス処理(図2(A))では、上述とは異なり、メモリ管理部112は、アクセス要求指示完了をアプリケーション実行部111へ送信する前提となる指示成功通知を不揮発性メモリ駆動部113から受信したときからアクセスフラグを立ててもよいはずである。しかしながら、揮発性メモリ13へのアクセス処理(図2(B))では、メモリ管理部112は、アクセス完了通知を揮発性メモリ駆動部114から受信する前に指示成功通知を揮発性メモリ駆動部114から受信する。このため、指示成功通知を揮発性メモリ駆動部114から受信したときからアクセスフラグを立てると、メモリ管理部112は、アクセス完了通知の受信を契機としてアクセスフラグを倒すことができない。アクセスフラグを倒すことができないと、メモリ管理部112は、アプリケーション実行部111から受信した新たなアクセス要求を実行できなくなる。
そこで、前述したように、メモリ管理部112は、不揮発性メモリ12へのアクセス処理か揮発性メモリ13へのアクセス処理かを問わず、メモリへのアクセス要求をアプリケーション実行部111から受信したときからアクセスフラグを立てるように構成される。前述したように、アプリケーション実行部111は、送信したアクセス要求に応答するアクセス要求指示完了をメモリ管理部112から受信するまでは、新たなアクセス要求をメモリ管理部112へ送信しない。このため、不揮発性メモリ12へのアクセス処理(図2(A))において、アクセス要求をアプリケーション実行部111から受信したときからアクセスフラグを立てたとしても、アプリケーション実行部111の動作に変更を及ぼさない。
したがって、実施形態に従ったメモリアクセス装置によれば、アプリケーションプログラムの動作に変更を加えずに、メモリマネージャが不揮発性メモリと同じ処理動作によって揮発性メモリに効率よくアクセスすることができる。
本発明は、以上の実施の形態に限定されるものでなく、本発明の要旨を逸脱しない範囲内で種々の改良、変更が可能である。
1 メモリアクセス装置
11 制御部
12 不揮発性メモリ
13 揮発性メモリ
111 アプリケーション実行部
112 メモリ管理部
113 不揮発性メモリ駆動部
114 揮発性メモリ駆動部

Claims (4)

  1. メモリへのアクセスを実行するメモリ駆動部と、
    前記メモリに対するデータ保証を提供するメモリ管理部であって、
    アクセス要求をアプリケーション実行部から受信すると、前記メモリへのアクセス中であることを示すアクセスフラグを立て、アクセス指示を前記メモリ駆動部へ送信し、
    前記アクセス指示に応答する指示成功通知を前記メモリ駆動部から受信すると、前記アクセス要求に応答するアクセス要求指示完了を前記アプリケーション実行部へ通知し、
    アクセス完了通知を前記メモリ駆動部から受信すると、前記アクセスフラグを倒し、前記アクセスの完了を前記アプリケーション実行部へ通知する
    前記メモリ管理部と
    を備え、
    前記メモリ駆動部は、不揮発性メモリに対する前記アクセスを実行する不揮発性メモリ駆動部と、揮発性メモリに対する前記アクセスを実行する揮発性メモリ駆動部とを含み、
    前記メモリ管理部は、前記アプリケーション実行部から受信した前記アクセス要求に従って、前記不揮発性メモリ駆動部及び前記揮発性メモリ駆動部の何れか一方へ前記アクセス指示を送信し、
    前記不揮発性メモリ駆動部は、前記アクセス指示に従ってアクセス命令を前記不揮発性メモリへ送信し、前記アクセス命令を前記不揮発性メモリへ送信すると前記指示成功通知を前記メモリ管理部へ送信し、前記不揮発性メモリが前記アクセス命令に従った前記アクセスを完了すると前記アクセス完了通知を前記メモリ管理部へ送信し、
    前記揮発性メモリ駆動部は、前記アクセス指示に従って前記アクセス命令を前記揮発性メモリへ送信し、前記アクセス命令を送信すると前記アクセス完了通知を前記メモリ管理部へ送信し、前記アクセス完了通知を前記メモリ管理部へ送信した後に前記指示成功通知を前記メモリ管理部へ送信する
    ことを特徴とするメモリアクセス装置。
  2. 請求項に記載のメモリアクセス装置であって、
    前記メモリ管理部は、前記アクセスフラグが立っているときに前記アプリケーション実行部から前記アクセス要求を新たに受信した場合、前記アクセス完了通知を前記不揮発性メモリ駆動部又は前記揮発性メモリ駆動部から受信して前記アクセスフラグを倒した後に、新たに受信した前記アクセス要求に従った前記アクセス指示を前記不揮発性メモリ駆動部又は前記揮発性メモリ駆動部へ送信する
    ことを特徴とするメモリアクセス装置。
  3. 請求項1または請求項2に記載のメモリアクセス装置であって
    前記アクセスは、前記メモリへのデータの書き込み又は前記メモリからのデータの読み出しである
    ことを特徴とするメモリアクセス装置。
  4. メモリへのアクセス要求をアプリケーション実行部から受信すると、前記メモリに対するデータ保証を提供するメモリ管理部は、前記メモリへのアクセス中であることを示すアクセスフラグを立て、アクセス指示をメモリ駆動部へ送信することと、
    前記メモリ駆動部は、前記アクセス指示に従って前記メモリへのアクセスを実行することと、
    前記アクセス指示に応答する指示成功通知を前記メモリ駆動部から受信すると、前記メモリ管理部は、前記アクセス要求に応答するアクセス要求指示完了を前記アプリケーション実行部へ通知することと、
    アクセス完了通知を前記メモリ駆動部から受信すると、前記メモリ管理部は、前記アクセスフラグを倒し、前記アクセスの完了を前記アプリケーション実行部へ通知することと
    を含み、
    前記メモリ駆動部は、不揮発性メモリに対する前記アクセスを実行する不揮発性メモリ駆動部と、揮発性メモリに対する前記アクセスを実行する揮発性メモリ駆動部とを含み、
    前記メモリ管理部は、前記アプリケーション実行部から受信した前記アクセス要求に従って、前記不揮発性メモリ駆動部及び前記揮発性メモリ駆動部の何れか一方へ前記アクセス指示を送信し、
    前記不揮発性メモリ駆動部は、前記アクセス指示に従ってアクセス命令を前記不揮発性メモリへ送信し、前記アクセス命令を前記不揮発性メモリへ送信すると前記指示成功通知を前記メモリ管理部へ送信し、前記不揮発性メモリが前記アクセス命令に従った前記アクセスを完了すると前記アクセス完了通知を前記メモリ管理部へ送信し、
    前記揮発性メモリ駆動部は、前記アクセス指示に従って前記アクセス命令を前記揮発性メモリへ送信し、前記アクセス命令を送信すると前記アクセス完了通知を前記メモリ管理部へ送信し、前記アクセス完了通知を前記メモリ管理部へ送信した後に前記指示成功通知を前記メモリ管理部へ送信する
    メモリアクセス方法。
JP2017174615A 2017-09-12 2017-09-12 メモリアクセス装置及びメモリアクセス方法 Active JP6950383B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2017174615A JP6950383B2 (ja) 2017-09-12 2017-09-12 メモリアクセス装置及びメモリアクセス方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2017174615A JP6950383B2 (ja) 2017-09-12 2017-09-12 メモリアクセス装置及びメモリアクセス方法

Publications (2)

Publication Number Publication Date
JP2019049922A JP2019049922A (ja) 2019-03-28
JP6950383B2 true JP6950383B2 (ja) 2021-10-13

Family

ID=65905546

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2017174615A Active JP6950383B2 (ja) 2017-09-12 2017-09-12 メモリアクセス装置及びメモリアクセス方法

Country Status (1)

Country Link
JP (1) JP6950383B2 (ja)

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6045863A (ja) * 1983-08-24 1985-03-12 Nec Corp メモリアクセス制御装置
JP3072722B2 (ja) * 1997-06-20 2000-08-07 ソニー株式会社 フラッシュメモリを用いるデータ管理装置及びデータ管理方法並びにフラッシュメモリを用いる記憶媒体
JP4630453B2 (ja) * 1999-12-22 2011-02-09 キヤノン株式会社 画像形成装置
JP4136359B2 (ja) * 2001-11-15 2008-08-20 株式会社ルネサステクノロジ マイクロコンピュータ
JP2006092077A (ja) * 2004-09-22 2006-04-06 Kyocera Mita Corp バスシステム
JP2008198098A (ja) * 2007-02-15 2008-08-28 Oki Data Corp 情報処理装置

Also Published As

Publication number Publication date
JP2019049922A (ja) 2019-03-28

Similar Documents

Publication Publication Date Title
US10387036B2 (en) Memory system and operating method thereof
CN106055267B (zh) 包括主机命令队列的存储器控制器及操作其的方法
WO2017172009A1 (en) Methods and apparatus to perform erase-suspend operations in memory devices
US10585822B2 (en) Operation method of host system including storage device and operation method of storage device controller
US9052835B1 (en) Abort function for storage devices by using a poison bit flag wherein a command for indicating which command should be aborted
US11036396B2 (en) Media controller and data storage apparatus including the same
US11182105B2 (en) Storage devices, storage systems including storage devices, and methods of accessing storage devices
US10274919B2 (en) Method, device and computer program product for programming a plurality of control units
US11720249B2 (en) Data storage device and method for rewriting parameters thereof
TWI685744B (zh) 指令處理方法及使用所述方法的儲存控制器
US20020138702A1 (en) Using non-executable memory as executable memory
JP6913621B2 (ja) 自動車用電子制御装置
JP2019016086A (ja) 自動車用電子制御装置
JP6094523B2 (ja) プログラム書き換え方法
JP6950383B2 (ja) メモリアクセス装置及びメモリアクセス方法
JP6935694B2 (ja) 電子制御装置
JP6340291B2 (ja) 情報処理装置
US20110082995A1 (en) Information processing apparatus
JP2009223435A (ja) データ記憶方法及び装置、並びにプログラム
JP7472844B2 (ja) 電子制御装置
US11003474B2 (en) Semiconductor device for providing a virtualization technique
US10754548B2 (en) Data storage device and method for rewriting parameters thereof
JP6596455B2 (ja) 自動車用電子制御装置
CN111696611B (zh) 嵌入式芯片数据访问方法
US7596717B2 (en) Microcomputer and debugging method

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20191206

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20201008

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20201201

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20210128

RD03 Notification of appointment of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7423

Effective date: 20210128

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20210615

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20210802

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20210824

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20210906

R151 Written notification of patent or utility model registration

Ref document number: 6950383

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151