JP6928745B2 - スピンオン・カーボンの平坦化のための技術 - Google Patents

スピンオン・カーボンの平坦化のための技術 Download PDF

Info

Publication number
JP6928745B2
JP6928745B2 JP2017562993A JP2017562993A JP6928745B2 JP 6928745 B2 JP6928745 B2 JP 6928745B2 JP 2017562993 A JP2017562993 A JP 2017562993A JP 2017562993 A JP2017562993 A JP 2017562993A JP 6928745 B2 JP6928745 B2 JP 6928745B2
Authority
JP
Japan
Prior art keywords
layer
light source
substrate
etchback
soc
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2017562993A
Other languages
English (en)
Other versions
JP2018520511A (ja
Inventor
エス. ホーゲ,ジョシュア
エス. ホーゲ,ジョシュア
ラスサック,ベンジャミン,エム.
エー. カルカッシ,マイケル
エー. カルカッシ,マイケル
サマヴェル,マーク,エイチ.
ジェイ. ブラウン,イアン
ジェイ. ブラウン,イアン
ピー. プリンツ,ウォレス
ピー. プリンツ,ウォレス
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Tokyo Electron Ltd
Original Assignee
Tokyo Electron Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tokyo Electron Ltd filed Critical Tokyo Electron Ltd
Publication of JP2018520511A publication Critical patent/JP2018520511A/ja
Application granted granted Critical
Publication of JP6928745B2 publication Critical patent/JP6928745B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105After-treatment
    • H01L21/311Etching the insulating layers by chemical or physical means
    • H01L21/31127Etching organic layers
    • H01L21/31133Etching organic layers by chemical means
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005Apparatus not specifically provided for elsewhere
    • H01L21/67011Apparatus for manufacture or treatment
    • H01L21/67098Apparatus for thermal treatment
    • H01L21/67115Apparatus for thermal treatment mainly by radiation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02107Forming insulating materials on a substrate
    • H01L21/02225Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/0228Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition deposition by cyclic CVD, e.g. ALD, ALE, pulsed CVD
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/0271Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
    • H01L21/0273Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers characterised by the treatment of photoresist layers
    • H01L21/0274Photolithographic processes
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008Making conductor-insulator-semiconductor electrodes
    • H01L21/28017Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28026Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor
    • H01L21/28123Lithography-related aspects, e.g. sub-lithography lengths; Isolation-related aspects, e.g. to solve problems arising at the crossing with the side of the device isolation; Planarisation aspects
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105After-treatment
    • H01L21/31058After-treatment of organic layers
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105After-treatment
    • H01L21/311Etching the insulating layers by chemical or physical means
    • H01L21/31105Etching inorganic layers
    • H01L21/31111Etching inorganic layers by chemical means
    • H01L21/31116Etching inorganic layers by chemical means by dry-etching
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/677Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for conveying, e.g. between different workstations
    • H01L21/67739Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for conveying, e.g. between different workstations into and out of processing chamber
    • H01L21/6776Continuous loading and unloading into and out of a processing chamber, e.g. transporting belts within processing chambers
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76Making of isolation regions between components
    • H01L21/762Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Toxicology (AREA)
  • Health & Medical Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Drying Of Semiconductors (AREA)
  • Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
  • Formation Of Insulating Films (AREA)
  • Cleaning Or Drying Semiconductors (AREA)

Description

本発明は基板処理ためのシステムと方法に関し、特にスピンオン・カーボン(SOC)の平坦化ためのシステムと方法に関する。
本願明細書において、開示されるのは、スピンオン・カーボン(SOC)材料を用いた半導体パターニングに関連する方法及び装置である。高アスペクト比パターンを達成するために、多層スタックを用いることは、一般的である。フォトレジストは、パターンのつぶれを最小化し、薄膜シリコン含有層内にパターン化されるために、薄く保たれる。そのパターンが、その後下地シリコン内にエッチングされるフィーチャの高アスペクト比を生成するために厚い炭素層に転写される。スピンオン・カーボンは、より安価で、そして、化学蒸着法(CVD)カーボンよりよくも、より好適に表面を平坦化する。しかしながら、より小さいコンピュータチップの開発に伴ってプロセスマージンが減少し続けるにつれて、炭素の平坦化がさらに改善される必要がある。
紫外線(UV)エッチバック・プロセスを使用してSOC材料を平坦化するための1つのアプローチが、図1A乃至1Cに示されている。図1Aに示すように、1つ以上のフィーチャ104が基板102の表面上に形成されることができ、第1SOC層106が基板102上に形成されることができる。図示のように、第1SOC層106の表面に重要な不均一性108がある。図1Bは、UVエッチバック・プロセス(UV etchback process)が実行された後のデバイスを示す。図示されるように、エッチバック・プロセスは一部の第1SOC層106を除去する。図1Cは、第2SOC層110が塗布された後のデバイスを示す。図示のように、第2SOC層110の不均一性112は、第1SOC層106の不均一性108より小さいことがある。当業者は、そのようなプロセスのステップが様々な代替的順序で実行されることができると理解するであろう。例えば、第2SOC層はエッチバックの前に第1SOC層106上に配置されていてもよく、それは下地フィーチャの露光を制限できる。
平坦化のためのUVエッチバック・プロセスを実行するために使用されるシステムは、多くの場合、1つ以上の複数のUV光源と、ウエハなどのワークピースを保持するチャンバへのUV光の入射を可能にする窓とを含む。加えて、そのようなシステムは、酸素を紫外線にもたらすための空気源又は濃縮酸素源を含むことができ、それにより、エッチバック・プロセスを促進するオゾン及び酸素ラジカルを生成する。
UVエッチバックのための従来の方法及びハードウェアの実施例は、2015年3月5日公開の特開2014−165252に記載されており、その全体は、本明細書に組み込まれる。しかしながら、本願明細書において、開示される実施態様は、特開2014−165252に記載されている方法及びハードウェアに限定されるものではない。これらの実施態様が、SOCエッチバック又は平坦化のコンテキストの範囲内で、より広範に用いられることが可能である。残念なことに、従来のエッチバック・プロセスでは、デバイスの表面上のUV放射の一様でない強度、又はチャンバ内のオゾン及び酸素ラジカルの一様でない濃度などの欠陥が、エッチバック・プロセスに不均一性を生じさせる可能性がある。
特開2014−165252号公報
SOC平坦化ためのシステムと方法は、記載されている。一実施形態において、SOC平坦化のための装置は、マイクロエレクトロニクス基板を支持するように構成された基板ホルダを含む。さらに、装置は、マイクロエレクトロニクス基板の表面に向けて紫外線(UV)光を放射するように構成された光源を含む。一実施形態において、装置は、光源とマイクロエレクトロニクス基板の間に配置された隔離窓も含むことができる。装置は、隔離窓とマイクロエレクトロニクス基板間の領域にガスを注入するように構成されたガス分配ユニットも含むことができる。さらに装置は、マイクロエレクトロニクス基板のUV光処理の不均一性を低減するように構成されたエッチバック・レベリング機構を含むことができる。
一実施形態では、方法は、パターニングされた下地層の上に配置された第1層又は膜を有する基板を受け取るステップを含み、層又は膜は第1不均一性を有する表面を備える。方法は、第1焼成のために、膜に対する溶解度制御に適した第1温度に、膜を曝露するステップも含むことができる。付加的に、方法は、膜を液体溶媒に曝露することによって、膜の少なくとも一部を除去するステップを含むことができる。また、方法は、膜の第2コーティングを塗布するステップを含むことができる。一実施形態では、方法は、第2焼成のために、膜を硬化させる第2温度に、膜を曝露するステップも含むことができ、膜は、第1不均一性より小さい第2不均一性を有する表面を備える。
本明細書に組み込まれ、本明細書の一部を構成する添付の図面は、本発明の実施形態を示し、上記に与えられた本発明の概略的な説明及び以下の詳細な説明と共に、本発明を説明する役割を果たす。
従来技術のSOC平坦化プロセスの第1ステージを表す図である。 従来技術のSOC平坦化プロセスの第2ステージを表す図である。 従来技術のSOC平坦化プロセスの第3ステージを表す図である。 SOC平坦化システムの一実施形態を模式的に示す図である。 エッチバック・レベラーを有さないUVエッチバック・システムから得られるSOC厚さの均一性を示す図である。 エッチバック・レベラーの実施形態を有するUVエッチバック・システムから得られるSOC厚さの均一性を示す図である。 SOC平坦化のためのシステムの実施態様を示す図である。 SOC平坦化のシステムの実施態様を示す図である。 UV光源の実施態様を示す図である。 SOC平坦化のためのシステムを有するUV光源の実施態様を示す図である。 SOC平坦化のためのシステムを有するUV光源の実施態様を示す図である。 SOC平坦化のためのシステムの一実施形態を示す側面図である。 SOC平坦化のためのシステムの一実施形態を示す上面図である。 SOC平坦化のためのシステムの一実施形態を示す側面図である。 SOC平坦化のためのシステムの一実施形態を示す上面図である。 SOC平坦化のためのシステムの一実施形態を示す側面図である。 SOC平坦化のためのシステムの一実施形態を示す上面図である。 SOC平坦化のためのシステムの一実施形態を示す側面図である。 SOC平坦化のためのシステムの一実施形態を示す側面図である。 SOC平坦化のためのシステムの一実施形態を示す上面図である。 SOC平坦化のための一実施形態のプロセスフロー示す図である。 本明細書において、開示される方法のための溶解度制御領域を示す図である。 本明細書において、開示される膜に対する種々の特性を示す図である。 SOC平坦化のための方法の一実施形態を示す概略的なフローチャートである。
平坦化のための方法および装置が示される。しかしながら、当業者であれば、様々な実施形態が、特定の詳細の1つ以上を用いないで、又は、他の置換及び/又は追加の方法、材料、又はコンポーネントを用いて実施され得ることを認識するであろう。他の例では、本発明の様々な実施形態の態様を不明瞭にすることを避けるために、周知の構造、材料、又は動作を詳細に図示又は説明しない。
同様に、説明のため、本発明の完全な理解を提供するために、特定の数、材料、及び構成が示されている。それにもかかわらず、本発明は特定の詳細なしに実施できる。さらに、図面に示された様々な実施形態は、例示的なものであり、必ずしも縮尺通りに描かれていないことが理解される。図面を参照する際には、全体を通じて同様の参照符号は同様の部分を指す。
本明細書を通じて、「一実施形態」又は「実施形態」又はそれらのバリエーションは、本発明の実施形態に関連して記載される特定の特徴、構造、材料又は特性が、本発明の少なくとも1つの実施形態に含まれることを意味するが、 あらゆる実施形態にそれらが存在することを意図するものではない。したがって、本明細書全体を通して、様々な箇所における「一実施形態において、」又は「実施形態において、」という表現の出現は、必ずしも本発明の同じ実施形態を指しているわけではない。さらに、特定の特徴、構造、材料又は特性は、1つ以上の実施形態において、任意の適切な方法で組み合わせることができる種々の追加層及び/又は構造は含まれることができ、及び/又は、記載されている特徴は他の実施形態様で省略されることができる。
さらに、「1つの(”a” or ”an”)」は、他に明示的に述べられていない限り、「1つ以上」を意味できることを理解されたい。
様々な動作は、本発明の理解に最も役立つ方法で、複数の個別の動作として説明される。しかしながら、説明の順序は、これらの操作が必然的に順序に依存することを意味すると解釈されるべきではない。特に、これらの動作は、提示順に実行される必要はない。説明された動作は、記載された実施形態とは異なる順序で実行されてもよい。様々な追加の動作が実行されてもよく、及び/又は記載された動作が追加の実施形態で省略されてもよい。
本明細書において、「基板」という用語は、材料が形成される基材又は構造を意味し、これを含む。基板は、単一の材料、異なる材料の複数の層、異なる材料又は異なる構造の領域を有する層などを含むことができることが理解されよう。これらの材料は、半導体、絶縁体、導体又はそれらの組み合わせ(combinations)を含むことができる。例えば、基板は、半導体基板、支持構造体上のベース半導体層、金属電極であってもよく、又は、一つ以上の層、構造若しくは領域がその上に形成された半導体基板であってもよい。基板は、従来のシリコン基板又は半導電性材料の層を有する他のバルク基板であってもよい。本明細書において、「バルク基板」がシリコンウエハだけでなく、シリコンオンサファイア(「SOS」)基板及びシリコンオンガラス(「SOG」)基板のような、シリコンオン絶縁体(「SOI」)基板、ベース半導体基礎上のシリコン・エピタキシャル層、及び、シリコン・ゲルマニウム、ゲルマニウム、ガリウムヒ素、窒化ガリウム及びインジウムなどの他の半導体又は光電材料を意味し、これらを含む。基板は、ドーピングされてもよく又はドーピングされていなくてもよい。
記載された実施形態は、UV照射の均一性又はウエハにわたって生成される活性酸素種の均一性を改良することに焦点をあてている。一度にウエハ全体を曝露することは、スループットの利点があるが、均一性の課題を生じさせる。一実施形態は、より一様に照射を展開するために、拡散性層をランプの下の窓に付加する。この拡散性層は、粗面化され、パターニングされた表面で有り得る。他の実施態様は、光強度を均等にするために組成又は厚みを変化させた、窓上の吸収層を使用する。追加の実施態様は、光強度を均等にするために窓の自然吸収(natural absorbance)の利点を活用するように窓の厚さを変化させる。
一実施形態は、調整可能な半径を有するカメラと同様のアパーチャを使用する。このアパーチャを環状レンズと結合することは、制御可能な半径方向強度を可能にすることができる。他の実施形態は、ウエハ表面にわたってランプを走査する。酸素の流れは、ランプの真下のウエハの領域が高酸素濃度を受け取ることを確実にするために、ランプ走査の反対方向に方向づけられる。あるいは、ウエハは走査を達成するためにランプの下で移動できる。また、窓とランプは、コスト削減のためにより小さい窓を用いることができるように、一緒に走査できる。他の実施形態は、曝露中にウエハを回転するためにウエハの背面上でピンの環を用いる。ランプは、回動するウエハ上の一様な強度を生成するために配置されることができる。
SOC除去の反応速度は、ウエハの温度に依存する。他の実施形態は、ウエハを加熱するために背面IRLEDを使用する。異なるLEDパネルが、ウエハにわたる反応速度に影響を与える、照射又は酸素濃度差を補正するように独立して調整されることができる。更なる実施形態は、ウエハにわたって酸素がより均一に分配されることができるように、窓内の小孔を使用する。ウエハにわたって孔のサイズ又は配向を変化させることは、ウエハにわたって光強度の変動を補正できる。他の実施形態は、チャンバの外で活性酸素種を生成し、その後ガスをウエハに圧送する。UV光は、依然として破面結合に使用され、オゾンを生成するが、反応速度は酸素種の外部導入により促進され得る。光源は、オゾン生成がもはや必要でないので、より高い波長(200〜300nm)で有り得る。市販のオゾン発生器又は原子状酸素ビームを用いることができる。
一実施形態は、UV曝露の代わりに低温焼成及び溶媒SOC除去が用いられる。SOC化学物質の溶解度は、SOCコーティング後の焼成温度を調整することによって、調整可能である。低温焼成を使用することは、ウエハに塗布された溶媒にSOCを除去することを可能にさせる。最終的な高温焼成は、その後の処理工程中にSOCを不溶性にする。
さらに別の実施形態は、基板上の選択された位置でエッチバック速度を増加させるためにSOCの一部を曝露するデジタル光処理(DLP)システムを組み込んでいる。DLPシステムは、基板上の特定の位置に向けて、又は特定の位置から離れるようにUV光を反射するようにプログラミングされることができる反射性コンポーネントのアレイを使用する。このようにして、エッチバック速度は、UV光の量及び方向に基づいて調整されることができる。例えば、基板上の大きいアレイ又はフィーチャは、基板にわたって均一なSOC除去を増加させ又は可能にするように、エネルギーの異なる量を要求することがある。DLPシステムは、スタンドアロン・エッチバック除去技術として使用されることができ、又は本願明細書において、開示される技術の1以上と組み合わせて使用されることができる。これらの、そしてまた他の実施態様は、種々の観点及び図に関して、以下で述べられる。
図2はSOC平坦化のシステム200の実施態様を図示する。システム200は、SOC材料の平坦化の拡張のために、従来のシステムと比較して、本明細書に記載される1つ以上の実施形態により構成されてもよい。実施形態において、システム200は、一つ以上のUVランプ202、窓204及びヒーター212を含む。窓206は、UV光を伝送するが、ランプ212で作り出される任意の活性酸素種を分離する。空気又は濃縮されたO2は、ウエハ210と窓206との間の隙間に挿入され、そこでUV光によって、オゾン、原子酸素、一重項酸素、三重項酸素及び酸素ラジカルなどの反応性酸素種に変換される。UV光も表層結合を破壊し、より多くの反応表面を作成する。SOC材料は、その後COとしてチャンバを離れる。ヒーター212はウエハ温度を上昇させ、反応速度を早める。
一実施形態において、ハードウェアは、ウエハ表面から過剰なSOCを取り除くために、UVランプ202と、窓206と、エアフローとを使用する。最初に、典型的な3層流におけるトポグラフィ上のSOCコーティング(the SOC coating over topography)は、均一な表面を生成しない。第2のSOCコーティングは、表面を平坦化するために実行される。ウエハは、その後、過剰なSOCを除去するために、UVエッチング・モジュール内に持ち込まれる。UVランプ202は、表面の化学結合を破壊するためにウエハ210を曝露し、オゾン及び原子酸素のような活性酸素種を形成するために酸素にエネルギーを付与する。調整された表面及び活性酸素の組合せは、除去されるべき材料を生じさせ、COとしてモジュールを離れさせる。ウエハ210と窓206間の小ギャップは、曝露した酸素がウエハ表面に近いことを保証する。UVエッチング・モジュールの好ましい実施形態は、ウエハ表面上のどの点においても等価な除去速度を有する。複数のモジュールを使用することのコストを削減するために可能な限り早い除去速度を有することも、有利でもある。
図3Bの実施形態は、ランプ202から到来する光強度を均等にするために窓206の表面上の拡散性層を使用する。図3Aの実施形態が拡散性層304を含まないので、表面302は、図3Bの実施形態の表面306よりも、低い均一性を有する。粗面化された又はパターニングされた窓表面での光の散乱は、直接ランプの下にないウエハの領域により多くの光をもたらす。窓206は、市販のサンドブラスト又は研磨工具を用いて粗くすることができる。また、リソグラフィープロセスを使用して、窓面にパターンを作り、あらゆる方向において、等価の光強度であるランバート拡散に近い拡散を達成できる。さらなる実施形態は、最も高い光強度に曝露される、窓の特定の部分のみに拡散性層を使用するか、又は高光強度領域での散乱を増加させるようにレンズにわたる粗さを変化させる。
図4は、反応速度が最も速い領域の光強度を減少させるために光相互作用層402又はフィルムを使用する実施形態を示す。実施形態において、光相互作用層は、窓206の表面全体をカバーすることができる。他の実施形態において、複数の光相互作用層領域が、窓206上に又は窓206内に配置されることができる。光相互作用層は、種々の実施形態において、拡散性、反射性、又は吸収性であってもよい。更なる実施態様において、光相互作用層は、拡散性、反射性、又は吸収性の度合を変化させることができる。
そのような実施形態において、酸素はウエハ210の外側から供給され、ウエハのエッジにおける反応速度を増加させる。窓206のエッジに沿って、ランプ下の最高強度領域において、第2光相互作用層404を配置することは、反応速度をウエハにわたって均等にすることができる。この層の吸光度又は反射率は、最高強度領域に近づくにつれて徐々に増加し得る。さらに、図3及び4の実施形態は、エッジにおける第2光相互作用層404と、図4で領域402により示される最高光強度の領域内の拡散性層404とを使用することにより組み合わされる。このオプションは、吸収層のみを使用する場合に比べて全体の除去速度を改善する。
図5の実施形態は、ウエハにわたるSOC除去速度の変化を低減するために、石英ガラス窓206の自然吸収を利用する。最高品質のUV石英ガラスでも、まだ光の90%未満を透過するにすぎない。より平坦な表面を得るために、窓厚は最高測定除去速度の領域で増加している502。窓206は、より低強度の領域504でより薄い。
図6A乃至6Cは、窓206に入射できる光の強度を半径方向に制御するために絞りシャッタ型開口を使用する実施形態を示す。シャッタ型開口は、様々な強度で制御可能に光を通過させるためにアパーチャを形成する。一実施形態において、光源は環状バルブ602を有し、それは図6Aに示すように迷光604の中央域を形成する。図6Bに示すように、絞りシャッタ606は円形開口を維持できる。開口率は、露光プロセス中に各半径ができるだけ同じ光量に近づくように制御され得る。環状ランプ602は、およそウエハ210の半径を有することができる。そのような実施形態は、図6Cに示すように、積算線量を一定に保つためにシャッタ開度を調整することによって、半径を有する平均強度が常に等しいことを確実にすることができる。
図7の実施態様において、基板ホルダ212は、UVランプ202からより均一な曝露を維持するためにウエハ210を回転させる。そのような実施形態では、ピンの環が、曝露の数秒後にプリセット角度でウエハ210を持ち上げ、回転させることができる。あるいは、ピンは基板ホルダ212の表面のわずか0.5mm上方にあることができウエハ210は、ピンにおいて、ゆっくりと回転しながら焼成されることができる。この動作は、基板ホルダ212の表面から数ミリメートル離れたピンによって、所定の時間間隔で行われ、又は、基板ホルダの表面から0.5mm以下上方のピンによって、連続的に行われることができる。この実施形態は、複数ランプ202のスループットの利点を犠牲にすることなく、ウエハ210にわたる均一曝露を可能にする。
あるいは、図7に示すように、ウエハ直径を超える長さを有する単一のランプ202を使用することもできる。図8Aに示すように、ウエハ210にわたってランプ202を第1方向702に走査するために機械的アーム又はトラックを使用できる。酸素又は空気は、ランプ202下における一定の酸素濃度を維持するために、第1方向702とは反対向きの第2方向704に流れる。ウエハの反対側の単一のガス出口は、走査が始まるところから、ウエハ210の反対側で酸素を供給できる。複数のガス出口又はバッフルは、走査ランプに対して垂直な酸素流速を等しくするために使用されることができる。あるいは、ランプ202は静的な状態を持続することができ、図8A及び8Bの実施形態のようにウエハ210がランプ下において、走査することができる。図7の実施態様と同様に、ウエハ210は、トラックに沿ってスライドするピンに載置されることができる。しかしながらこの場合、トラックは、ランプ202の長手方向に対して垂直なウエハ210を移動するために配置される。図8C乃至8Dの実施態様において、窓802及びランプ202は、一緒に走査できる。この方法は、窓802のサイズをランプ202より僅かに大きくすることにより、かなりのコストを節約する。
他の実施態様は、ウエハ210にわたる反応速度を制御するために、図9に示すように赤外線加熱素子902を使用できる。図ある種の実施形態では、除去速度は温度に依存し、ウエハにわたる温度差を誘導することは付加的なプロセス制御提供する。いくつかの実施形態においては赤外線発行ダイオードであり得る、加熱素子902のアレイによってもたらされるエネルギーは、ウエハの背面で吸収される。ウエハ210の厚さが薄いため、温度は、ウエハを介して急激に上昇し、しかしはるかにゆっくりとウエハにわたって拡散する。その結果、温度勾配は、処理の間、維持されることができる。ウエハ210は、加熱素子パネル同士間のピンを使用して加熱素子902の上に懸架される。
図10A乃至10Bに図示される実施態様において、ガス分配ブーム又はアーム1004は、光源202から所定の距離に配置されることができる。ガス分配アーム1004は外部のガス供給源からガスを受け取るためのガス入口ホース又は管1002に連結されていてもよい。さらに、一つ以上のガス出口1006、例えばジェット又はノズルは、ガス分配アーム1004に沿って配置されることができる。そのような実施形態では、ガスは、光源202とガス分配アーム1004との間の隙間に注入されることができる。いくつかの実施態様において、ウエハ210は、光源202及びガス分配アーム1004と関連して移動できる。代わりの実施例では、光源202及びガス分配アーム1004は、ウエハ210を走査できる。
様々な代替的実施形態は、窓とウエハとの間の隙間により均一に空気又は酸素ガスを分配するために、窓の小孔を使用できる。窓より上流の陽圧は、小孔を通じて酸素を隙間に押し出すことができる。ウエハにわたる除去速度の均一性を改善するために、ウエハにわたって酸素を分配するように、又は低光強度の領域へより酸素を追加するように、孔はサイズ設定され、配置される。この実施形態は、窓上方にオゾンを生成するためにサブ200nmの光が使用されるが、この光が窓上の吸収層によって、又窓材料自体によって、のみフィルタリングされる、という二重波長シナリオ(dual wavelength scenario)を可能にする。200乃至300nmの光は依然として窓を介して透過し、SOC化学物質内の結合を破壊する。この実施形態は、サブ200nmの光に感受性がある、一般的に用いられる低誘電率材料(low-k materials)などの材料の上方にSOCが配置されている場合に有用である。
様々な実施形態では、反応性酸素種をウエハに供給するために、別個の機構を使用できる。コロナ放電のような市販のオゾン発生器が使用されオゾンが生成され、その後UV曝露チャンバ内へ圧送されることができる。配管は、ウエハの複数のサイドに、オゾンを導くことができる。パイプは、ウエハと窓との間の隙間に向けて方向付けられた出口ポートを有する環内に供給できる。米国特許公開第2014/0130825公報に記載されているように、高い反応性と許容可能な半減期を有する原子酸素は生成され、チャンバ内へ圧送され又はウエハに直接放出される。米国特許公開第2014/0130825公報の内容の全体は本明細書に参照により組み込まれる。より高波長のランプ>200nmは、かかる実施形態で使用されることができる。オゾン生成はもはや必要でないからである。従って、光は、SOC表面における結合を破壊するだけでよい。
図11Aに示されるような代替的実施形態は、スピンオン材料を平坦化するために、UV光又は反応性酸素種を必要としない。材料のより厚いコーティングは、表面を平坦化するために塗布されるが、材料を不溶化するために必要な高温で焼成されない。低温焼成は、コーティングを安定させるが、材料を完全に除去することなく溶媒洗浄処理(solvent rinse)が実行されることができるように、材料の溶解度を維持する。図11Bに示される溶解度制御領域は、揮発性スピンオン材料に対して存在し、この領域内の温度で焼成することにより部分的な溶解性(partial solubility)が可能になる。除去された材料の量は、ノズル設計、回転速度及び溶剤の体積により制御される拡散性境界層と溶媒洗浄処理時間とに依存する。コーティング中にウエハ上に広がる有機膜を補助する、RRC(レジスト消費量が低減された(reduced resist consumption))プロセスで既に使用されている溶剤は、除去プロセスにおいても使用されることができる。あるいは、多少強力な溶媒が、除去速度を所望の用途に調整するために選ばれるかもしれない。図示されるような単一開口を有するストレートノズルに加えて、より小さい開口の列は、ウエハにわたる溶媒/材料境界層の均一性を改良するために使用されることができる。
本発明のさらにまた別の態様においては、溶媒は、UV放射プロセスに加えて、相前後して又は順番に(in tandem or in sequence)使用されることができる。スピンオン膜の溶解度は、焼成温度に依存して、可変であってもよい。図11Bは、有機膜のいくつかの実施例に対して、温度の関数として、様々な溶解度曲線を示す。
図11Aの実施例において、プロセスは、SOC材料のような厚い有機膜にスピンオンすることを含むことができる。次のステップは、例えば150℃と250℃間の温度範囲での、低温焼成を含むことができる。第3ステップは有機膜を部分的に除去し、コーティングを平坦化するために、溶媒洗浄処理を実行するステップを含むことができる。最後のステップは、コーティングを硬化する(set)ための高温焼成を含む。一実施形態において、高温焼成は、500℃と700℃の間に温度範囲内にあってもよい。当業者は、様々な材料が基板の表面にスピンオンされることができ、様々な溶媒が使用され得ることを認識するであろう。使用される特定の溶媒は、コーティングの化学的性質又は初期焼成温度範囲に依存し得る。同様に、第1及び第2焼成温度範囲は、使用されるべきコーティング及び/又は溶媒の化学的性質に依存し得る。
各種の1つにおいて、使用されることができる有機系溶剤は、PGMEA(プロピレングリコールモノメチルエーテル酢酸塩)、PGME、乳酸エチル、PGME/EL混合物、γ−ブチロラクトン、イソプロピルアルコール、MAK(メチルアミルケトン)、MIBK(メチル・イソブチル・ケトン)、n−ブチルアセテート、MIBC(メチルイソブチルカルビノール)、シクロヘキサノン、アニソール、トルエン、アセトン、NMP(n−メチルピロリドン)を含む。平坦化されるべき材料は、(SOCに加えて)以下を含むことができる:シリコン含有ポリマー(シロキサン)、スピンオン金属ハードマスク(チタン、ハフニウム、ジルコニウム、スズなどを含む)。親水基(OH末端)及び溶媒可溶性基の両方を含む共重合体を有するフォトレジストに類似した材料もまた、所望の溶解度を得るために調整された各基のバランス(balance)で、この様式で平坦化されることができる。より親水性の基は、材料の溶解性を低下させる当業者は、スピンオンコーティング及び/又は溶媒に使用できる様々な追加の有機及び非有機材料を認識するであろう。
図12は、SOC平坦化のための方法1200の一実施形態を示す図である。一実施形態において、方法1200は、ブロック1202に示すように、パターニングされた下地層の上に配置された第1層を有する基板を受け取るステップを含み、膜は第1不均一性を有する表面を備える。ブロック1204で、方法1200は、第1焼成のために、膜に対する溶解度制御に適した第1温度で膜を曝露するステップも含むことができる。加えて、方法1200は、1206に示すように、膜を液体溶媒に曝露することによって、膜の少なくとも一部を除去するステップを含むことができる。また、方法は、1208に示すように、膜の第2コーティングを塗布するステップを含むことができる。一実施形態では、方法1200は、ブロック1210で示すように、第2焼成のために、膜を硬化させる第2温度に膜を曝露するステップも含むことができ、膜は、第1不均一性より小さい第2不均一性を有する表面を備える。
さらなる実施形態では、例えば、膜は、例えばSOCのような有機材料を含む。そのような実施形態では、第1焼成は、150℃と250℃の間に温度範囲において、実行されることができる。そのような実施形態では、SOC材料は、依然として可溶性のポストベークでもよい。溶媒エッチバックの後、膜を硬化するために、第2焼成は500℃と700℃の間の温度範囲で実行されることができる。
さらなる利点及び変更は、当業者には容易に明らかであろう。したがって、より広範な態様における本発明は、具体的な詳細、代表的な装置及び方法、並びに図示及び説明される例に限定されない。従って、通常の発明概念の範囲から逸脱することなく、そのような詳細から逸脱できる。

Claims (19)

  1. マイクロエレクトロニクス基板を支持するように構成された基板ホルダと、
    前記マイクロエレクトロニクス基板の表面に向けて紫外(UV)光を放射するように構成された光源と、
    前記光源と前記マイクロエレクトロニクス基板との間に配置された隔離窓と、
    前記隔離窓と前記マイクロエレクトロニクス基板との間の領域にガスを注入するように構成されたガス分配ユニットと、
    前記マイクロエレクトロニクス基板のUV光処理の不均一性を低減するように構成されたエッチバック・レベリング機構と、
    を備え、
    前記ガス分配ユニットは、前記光源とタンデムで移動するように構成されている、
    装置。
  2. 前記エッチバック・レベリング機構は、前記隔離窓の少なくとも一部に配置された光相互作用層をさらに備える、
    請求項1記載の装置。
  3. 前記光相互作用層は、拡散、反射、及び吸収から成る群から選択された相互作用機構による光エネルギーと相互作用するように構成された層をさらに備える、
    請求項2記載の装置。
  4. 前記エッチバック・レベリング機構は、
    前記隔離窓上に配置された複数の第1光相互作用領域と、
    前記隔離窓上に配置された複数の第2光相互作用領域と、をさらに備え、
    前記複数の第2光相互作用領域は、前記複数の第1光相互作用領域と異なる少なくとも1つの光学特性を有する、
    請求項2記載の装置。
  5. 前記隔離窓は1つ以上の第1領域を備え、前記第1領域は1つ以上の第2領域よりも大きい厚さを有する、
    請求項1記載の装置。
  6. 前記エッチバック・レベリング機構は、前記光源と前記マイクロエレクトロニクス基板との間に配置されたアパーチャデバイスをさらに備える、
    請求項1記載の装置。
  7. 前記エッチバック・レベリング機構は、前記マイクロエレクトロニクス基板を前記光源と関連して移動するように構成されている、
    請求項1記載の装置。
  8. 前記エッチバック・レベリング機構は、前記マイクロエレクトロニクス基板を軸周りに回転するように構成されている、
    請求項7記載の装置。
  9. 前記エッチバック・レベリング機構は、前記マイクロエレクトロニクス基板を前記光源が配置される平面に対して平行な平面に沿ってスライドする構成されている、
    請求項7記載の装置。
  10. 前記エッチバック・レベリング機構は、前記マイクロエレクトロニクス基板の前記表面に関して前記光源を移動するように構成されている、
    請求項1記載の装置。
  11. 前記隔離窓は前記光源に連結されており、前記マイクロエレクトロニクス基板に関して前記光源と移動するように構成されている、
    請求項10記載の装置。
  12. 前記ガス分配ユニットは、前記隔離窓と前記マイクロエレクトロニクス基板との間の領域の外部でエッチ液成分を生成するように構成されている、
    請求項1記載の装置。
  13. 前記ガス分配ユニットは、
    前記光源に平行に隣接して配置されたガス分配ノズルを備え、
    前記ガス分配ノズルは、
    前記光源の少なくとも一部に沿って延在するノズル長と、前記ノズル長に沿って分布する複数のガス出口とを有する、
    請求項1記載の装置。
  14. 前記基板ホルダは、複数の加熱素子さらに備え、
    前記加熱素子は、前記マイクロエレクトロニクス基板に対する加熱プロファイルを動的に制御するように構成されている、
    請求項1記載の装置。
  15. 請求項1乃至14いずれか1項記載の装置を用いて行われる方法であって、
    パターニングされた下地層の上に配置された第1層を有する基板を受け取るステップであって、前記第1層は第1不均一性を有する表面を備える、ステップと、
    第1焼成のために、前記第1層に対する溶解度制御に適した第1温度に前記第1層を曝露するステップと、
    前記第1層を液体溶媒に曝露することによって、前記第1層の少なくとも一部を除去するステップと、
    前記第1層の第2コーティングを塗布するステップと、第2焼成のために、前記第1層を硬化させる第2温度に前記第1層を曝露するステップであって、前記第1層は、前記第1不均一性より小さい第2不均一性を有する表面を備える、ステップと、
    を含む方法。
  16. 前記第1層は有機材料を含む、
    請求項15記載の方法。
  17. 前記有機材料はスピンオン・カーボン(SOC)を含む、
    請求項16記載の方法。
  18. 前記第1温度は150℃から250℃の間の範囲にある、
    請求項15記載の方法。
  19. 前記第2温度は500℃から700℃の間の範囲にある、
    請求項15記載の方法。
JP2017562993A 2015-06-02 2016-06-02 スピンオン・カーボンの平坦化のための技術 Active JP6928745B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US201562170024P 2015-06-02 2015-06-02
US62/170,024 2015-06-02
PCT/US2016/035438 WO2016196739A1 (en) 2015-06-02 2016-06-02 Techniques for Spin-on-Carbon Planarization

Publications (2)

Publication Number Publication Date
JP2018520511A JP2018520511A (ja) 2018-07-26
JP6928745B2 true JP6928745B2 (ja) 2021-09-01

Family

ID=57441883

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2017562993A Active JP6928745B2 (ja) 2015-06-02 2016-06-02 スピンオン・カーボンの平坦化のための技術

Country Status (6)

Country Link
US (1) US20160358786A1 (ja)
JP (1) JP6928745B2 (ja)
KR (1) KR102538281B1 (ja)
CN (2) CN107710384A (ja)
TW (1) TWI608521B (ja)
WO (1) WO2016196739A1 (ja)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11315810B2 (en) * 2019-05-17 2022-04-26 Taiwan Semiconductor Manufacturing Company Ltd. Apparatus for wafer processing
US11476108B2 (en) * 2020-08-03 2022-10-18 Taiwan Semiconductor Manufacturing Co., Ltd. Spin on carbon composition and method of manufacturing a semiconductor device
CN113126441B (zh) * 2021-03-29 2024-06-07 上海华力集成电路制造有限公司 一种改善光刻前层薄膜吸附水导致光刻缺陷的优化方法

Family Cites Families (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61236119A (ja) * 1985-04-12 1986-10-21 Hitachi Ltd 加熱処理装置
US5679610A (en) * 1994-12-15 1997-10-21 Kabushiki Kaisha Toshiba Method of planarizing a semiconductor workpiece surface
JP3166065B2 (ja) * 1996-02-08 2001-05-14 東京エレクトロン株式会社 処理装置及び処理方法
WO1999009587A2 (en) * 1997-08-13 1999-02-25 Applied Materials, Inc. Method of etching copper for semiconductor devices
JP2002176046A (ja) * 2000-12-07 2002-06-21 Oki Electric Ind Co Ltd 真空紫外光cvd装置
JP4369091B2 (ja) * 2001-07-18 2009-11-18 東京エレクトロン株式会社 基板処理方法
US7160813B1 (en) * 2002-11-12 2007-01-09 Novellus Systems, Inc. Etch back process approach in dual source plasma reactors
JP2005197348A (ja) * 2004-01-05 2005-07-21 Semiconductor Leading Edge Technologies Inc 半導体製造装置及び半導体装置の製造方法
JP2006114848A (ja) * 2004-10-18 2006-04-27 Apex Corp 紫外線照射処理装置、紫外線照射処理方法及び半導体製造装置
CN102947919B (zh) * 2010-06-23 2015-11-25 日产化学工业株式会社 碳化硅基板研磨用组合物和碳化硅基板的研磨方法
JP2012049305A (ja) * 2010-08-26 2012-03-08 Hitachi High-Technologies Corp 真空紫外光処理装置
US8865599B2 (en) * 2011-11-08 2014-10-21 Brewer Science Inc. Self-leveling planarization materials for microelectronic topography
US9287154B2 (en) * 2012-06-01 2016-03-15 Taiwan Semiconductor Manufacturing Co., Ltd. UV curing system for semiconductors
US8753449B2 (en) * 2012-06-25 2014-06-17 Applied Materials, Inc. Enhancement in UV curing efficiency using oxygen-doped purge for ultra low-K dielectric film
JP5934665B2 (ja) * 2013-02-22 2016-06-15 東京エレクトロン株式会社 成膜方法、プログラム、コンピュータ記憶媒体及び成膜システム
CN104051298B (zh) * 2013-03-14 2017-09-19 台湾积体电路制造股份有限公司 可精细控制温度的晶圆加热系统
EP2981985B1 (en) * 2013-04-03 2021-03-10 Brewer Science, Inc. Highly etch-resistant polymer block for use in block copolymers for directed self-assembly
JP5783472B2 (ja) * 2013-06-10 2015-09-24 ウシオ電機株式会社 アッシング装置
JP5917459B2 (ja) * 2013-08-05 2016-05-18 東京エレクトロン株式会社 紫外線照射装置及び基板処理方法
US9349604B2 (en) * 2013-10-20 2016-05-24 Tokyo Electron Limited Use of topography to direct assembly of block copolymers in grapho-epitaxial applications
US10170354B2 (en) * 2015-04-12 2019-01-01 Tokyo Electron Limited Subtractive methods for creating dielectric isolation structures within open features

Also Published As

Publication number Publication date
TW201705214A (zh) 2017-02-01
KR20180004827A (ko) 2018-01-12
TWI608521B (zh) 2017-12-11
CN115101447A (zh) 2022-09-23
US20160358786A1 (en) 2016-12-08
CN107710384A (zh) 2018-02-16
KR102538281B1 (ko) 2023-05-30
WO2016196739A1 (en) 2016-12-08
JP2018520511A (ja) 2018-07-26

Similar Documents

Publication Publication Date Title
TWI608871B (zh) Substrate processing method, substrate processing apparatus, substrate processing system, and memory medium
US9741559B2 (en) Film forming method, computer storage medium, and film forming system
US9530645B2 (en) Pattern forming method, pattern forming apparatus, and non-transitory computer-readable storage medium
JP5484373B2 (ja) パターン形成方法
TWI538745B (zh) 圖案形成方法、圖案形成裝置及電腦可讀取記憶媒體
JP6928745B2 (ja) スピンオン・カーボンの平坦化のための技術
US20130284204A1 (en) Method for uv based silylation chamber clean
TW201515086A (zh) 基板處理方法及基板處理裝置
US20150136186A1 (en) System for processing substrates with two or more ultraviolet light sources that provide different wavelengths of light
US20110262870A1 (en) Purge ring with split baffles for photonic thermal processing systems
JP5758846B2 (ja) パターン形成方法、パターン形成装置、及びコンピュータ可読記憶媒体
WO2018173344A1 (ja) 露光装置、基板処理装置、基板の露光方法および基板処理方法
US20120138084A1 (en) Cleaning device using UV-ozone and cleaning method using the device
CN107833847B (zh) 蚀刻装置、基板处理装置、蚀刻方法以及基板处理方法
US20230004088A1 (en) Apparatus and Method for Spin Processing
US11862457B2 (en) Wafer cleaning apparatus, method for cleaning wafer and method for fabricating semiconductor device
JP2008141146A (ja) 基材処理装置および基材処理方法
JP5294678B2 (ja) 露光装置、露光方法、及び表示用パネル基板の製造方法
WO2022014323A1 (ja) 基板処理方法および基板処理装置
KR102217194B1 (ko) 기판 처리 장치 및 기판 처리 방법
KR100834242B1 (ko) 반도체 소자 제조용 설비
JP2005183629A (ja) 薄膜形成装置および薄膜形成方法
JP2011158814A (ja) ペリクル膜の製造方法および装置
KR100664379B1 (ko) 균일한 온도 분포를 갖는 베이크 장치
KR20050109132A (ko) 반도체 애싱 장치

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20190530

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20200721

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20201015

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20201208

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20210305

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20210420

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A711

Effective date: 20210517

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20210517

R150 Certificate of patent or registration of utility model

Ref document number: 6928745

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250