JP6924716B2 - Power semiconductor module - Google Patents

Power semiconductor module Download PDF

Info

Publication number
JP6924716B2
JP6924716B2 JP2018050582A JP2018050582A JP6924716B2 JP 6924716 B2 JP6924716 B2 JP 6924716B2 JP 2018050582 A JP2018050582 A JP 2018050582A JP 2018050582 A JP2018050582 A JP 2018050582A JP 6924716 B2 JP6924716 B2 JP 6924716B2
Authority
JP
Japan
Prior art keywords
leg
power semiconductor
upper portion
semiconductor module
gate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2018050582A
Other languages
Japanese (ja)
Other versions
JP2019165051A (en
Inventor
和典 宮武
和典 宮武
泰之 細井
泰之 細井
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kyocera Corp
Original Assignee
Kyocera Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kyocera Corp filed Critical Kyocera Corp
Priority to JP2018050582A priority Critical patent/JP6924716B2/en
Publication of JP2019165051A publication Critical patent/JP2019165051A/en
Application granted granted Critical
Publication of JP6924716B2 publication Critical patent/JP6924716B2/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L2224/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector

Landscapes

  • Thyristors (AREA)

Description

本発明は、パワー半導体モジュールに関する。 The present invention relates to a power semiconductor module.

従来、パワー半導体モジュールとして、例えば特許文献１等に記載されるようにパワー半導体チップの上面の電極と、端子とが、中継部材により接続されたものが知られている。
特許文献１に記載されたパワー半導体モジュールでは、カソード電極がサイリスタチップの上面に形成され、サイリスタチップの上面のうちのカソード電極が形成されていない部分に、ゲート電極が形成されている。更に、アノード電極がサイリスタチップの下面に形成されている。
また、特許文献１に記載されたパワー半導体モジュールでは、カソード電極に電気的に接続された第１端子（外部導出端子）と、アノード電極に電気的に接続された第２端子（外部導出端子）とが設けられている。これらの外部導出端子は、一部を絶縁樹脂ケースに埋入するようにして保持される。絶縁樹脂ケースは枠状に形成され、その下端開口にサイリスタチップが搭載された実装基板が固定されている。
更に、特許文献１に記載されたパワー半導体モジュールでは、ゲート電極に駆動信号を供給するためのゲート信号入力端子が板金材料によって形成されている。また、ゲート電極とゲート信号入力端子とを電気的に接続するためのゲート信号中継部材が設けられており、かかるゲート信号中継部材は、上下方向に延在した略柱状に形成されている。
ゲート信号中継部材の上面に、ゲート信号入力端子の先端側部分が配置され、ゲート信号中継部材が、ゲート電極と、ゲート信号入力端子とによって上下に挟まれた配置とされている。
そして、特許文献１に記載されたパワー半導体モジュールでは、ゲート電極と、ゲート信号中継部材の下側部分の下面とが、半田によって接合されている。更に、ゲート信号入力端子の先端側部分と、ゲート信号中継部材の上側部分の上端部とが、半田によって接合されている。
これにより、特許文献１に記載されたパワー半導体モジュールでは、ゲート信号入力端子及びゲート信号中継部材を介してゲート電極に供給されるゲート信号によって、サイリスタチップを介して第１端子と第２端子との間を流れる大電流を制御することができる。 Conventionally, as a power semiconductor module, for example, as described in Patent Document 1 and the like, an electrode on the upper surface of a power semiconductor chip and a terminal are connected by a relay member.
In the power semiconductor module described in Patent Document 1, the cathode electrode is formed on the upper surface of the thyristor chip, and the gate electrode is formed on the upper surface of the thyristor chip where the cathode electrode is not formed. Further, the anode electrode is formed on the lower surface of the thyristor chip.
Further, in the power semiconductor module described in Patent Document 1, a first terminal (external lead-out terminal) electrically connected to the cathode electrode and a second terminal (external lead-out terminal) electrically connected to the anode electrode are used. And are provided. These external lead-out terminals are partially embedded in an insulating resin case and held. The insulating resin case is formed in a frame shape, and a mounting board on which a thyristor chip is mounted is fixed to the lower end opening thereof.
Further, in the power semiconductor module described in Patent Document 1, a gate signal input terminal for supplying a drive signal to the gate electrode is formed of a sheet metal material. Further, a gate signal relay member for electrically connecting the gate electrode and the gate signal input terminal is provided, and the gate signal relay member is formed in a substantially columnar shape extending in the vertical direction.
The tip end side portion of the gate signal input terminal is arranged on the upper surface of the gate signal relay member, and the gate signal relay member is arranged so as to be vertically sandwiched between the gate electrode and the gate signal input terminal.
In the power semiconductor module described in Patent Document 1, the gate electrode and the lower surface of the lower portion of the gate signal relay member are joined by solder. Further, the tip end portion of the gate signal input terminal and the upper end portion of the upper end portion of the gate signal relay member are joined by soldering.
As a result, in the power semiconductor module described in Patent Document 1, the gate signal supplied to the gate electrode via the gate signal input terminal and the gate signal relay member causes the first terminal and the second terminal via the thyristor chip. It is possible to control the large current flowing between them.

特開２０１４−１４３２８２号公報Japanese Unexamined Patent Publication No. 2014-143282

しかしながら、特許文献１に記載のパワー半導体モジュールにあっては、半田接合前のゲート信号中継部材は、チップ上面のゲート電極と、ゲート信号入力端子とによって上下に挟まれるだけなので保持は確実ではなく、ゲート信号中継部材が傾く、倒れる、水平方向にずれるなどの組立困難性を有している。
そのため、特許文献１に記載の発明にあっては、先に高融点半田のリフローによりゲート信号中継部材の下面と、チップ上面のゲート電極とを接続し、後に低融点半田のリフローによりゲート信号中継部材の上端と、ゲート信号入力端子とを接続するという、二回のリフロー工程が必要であったため、以下のような課題が生じていた。
まず、二回のリフロー工程によりゲート信号中継部材の上下端の接続を行うことは製造効率の観点から好ましくない。
また、ゲート信号中継部材の下端が先に固定されてしまうため、ゲート信号中継部材の上端と、ゲート信号入力端子との水平方向の位置ずれ許容範囲の一部が使われたり、同許容範囲を超えて固定されたりするおそれがある。
更に、ゲート信号中継部材が、チップ上面のゲート電極と、ゲート信号入力端子とによって上下に挟まれた配置とされているので、ゲート信号入力端子を先にケースに保持しようとすると、ゲート信号中継部材の長さと、チップ上面のゲート電極とゲート信号入力端子と間の間隔との許容度も比較的厳しく求められる。 However, in the power semiconductor module described in Patent Document 1, the gate signal relay member before solder bonding is only sandwiched vertically by the gate electrode on the upper surface of the chip and the gate signal input terminal, so that the holding is not reliable. , The gate signal relay member has difficulty in assembling such as tilting, falling, and shifting in the horizontal direction.
Therefore, in the invention described in Patent Document 1, the lower surface of the gate signal relay member and the gate electrode on the upper surface of the chip are first connected by the reflow of the high melting point solder, and then the gate signal is relayed by the reflow of the low melting point solder. Since it was necessary to perform two reflow steps of connecting the upper end of the member and the gate signal input terminal, the following problems have arisen.
First, it is not preferable from the viewpoint of manufacturing efficiency to connect the upper and lower ends of the gate signal relay member by two reflow steps.
Further, since the lower end of the gate signal relay member is fixed first, a part of the horizontal misalignment allowable range between the upper end of the gate signal relay member and the gate signal input terminal may be used, or the same allowable range may be used. There is a risk that it will be fixed beyond it.
Further, since the gate signal relay member is arranged so as to be vertically sandwiched between the gate electrode on the upper surface of the chip and the gate signal input terminal, if the gate signal input terminal is to be held in the case first, the gate signal relay member is relayed. The tolerance between the length of the member and the distance between the gate electrode on the upper surface of the chip and the gate signal input terminal is also relatively strict.

本発明は以上の従来の課題に鑑みて案出されたものであり、その目的は、パワー半導体チップの上面の電極と、ケースに保持された端子とが、中継部材により接続されたパワー半導体モジュールについて、製造効率、組立て精度、電気的接続の信頼性を向上することにある。 The present invention has been devised in view of the above conventional problems, and an object of the present invention is a power semiconductor module in which an electrode on the upper surface of a power semiconductor chip and a terminal held in a case are connected by a relay member. The purpose is to improve manufacturing efficiency, assembly accuracy, and reliability of electrical connection.

本発明のパワー半導体モジュールは、回路基板と、
前記回路基板に実装されたパワー半導体チップと、
前記回路基板に連結された樹脂ケースと、
前記樹脂ケースに保持され、一端が前記回路基板の導体パターンに接続された端子と、
前記樹脂ケース内に配置され、前記導体パターンと前記パワー半導体チップの上面に設けられた電極とを接続する中継部材と、を備え、
前記中継部材は、前記回路基板に対して間隔を隔てて略平行に延在する上方部と、当該上方部から下方に延設され下端が前記導体パターンに接続された第一脚部と、当該上方部から下方に延設され下端が前記電極に接続された第二脚部と、を有し、
前記樹脂ケースに、前記上方部の延在方向に沿って形成され前記上方部の少なくとも一部が挿入された溝部が形成されたパワー半導体モジュールである。 The power semiconductor module of the present invention includes a circuit board and
The power semiconductor chip mounted on the circuit board and
The resin case connected to the circuit board and
A terminal held in the resin case and one end connected to the conductor pattern of the circuit board.
A relay member arranged in the resin case and connecting the conductor pattern and the electrodes provided on the upper surface of the power semiconductor chip is provided.
The relay member includes an upper portion extending substantially parallel to the circuit board at intervals, a first leg portion extending downward from the upper portion and having a lower end connected to the conductor pattern, and the like. It has a second leg portion extending downward from the upper portion and having a lower end connected to the electrode.
It is a power semiconductor module in which a groove portion formed in the resin case along the extending direction of the upper portion and into which at least a part of the upper portion is inserted is formed.

本発明のパワー半導体モジュールによれば、中継部材を樹脂ケースの溝部に保持して一回のリフローにより第一脚部の下端を回路基板（導体パターン）に、第二脚部の下端をパワー半導体チップ（上面電極）に接続することができる。したがって、組立て容易であり製造効率が向上するとともに組立て精度が向上する。一回のリフロー工程で中継部材の半田接合を完了することができるから、半田選択の自由度が高まるとともに、更に製造効率が向上し、溶融半田の表面張力によるセルフアライメントにより組立て精度、電気的接続の信頼性が向上する。 According to the power semiconductor module of the present invention, the relay member is held in the groove portion of the resin case, and the lower end of the first leg portion is used as a circuit board (conductor pattern) and the lower end of the second leg portion is used as a power semiconductor by one reflow. It can be connected to a chip (top electrode). Therefore, it is easy to assemble, the manufacturing efficiency is improved, and the assembly accuracy is improved. Since the solder joining of the relay member can be completed in one reflow process, the degree of freedom in solder selection is increased, the manufacturing efficiency is further improved, and the self-alignment by the surface tension of the molten solder increases the assembly accuracy and electrical connection. Improves reliability.

本発明の一実施形態に係るパワー半導体モジュールのゲート接続構造を示す斜視図である。It is a perspective view which shows the gate connection structure of the power semiconductor module which concerns on one Embodiment of this invention. 本発明の一実施形態に係るパワー半導体モジュールの中継部材（ゲートアングル）とその支持構造を示す平面である。It is a plane which shows the relay member (gate angle) of the power semiconductor module which concerns on one Embodiment of this invention, and its support structure. 樹脂ケースと中継部材（ゲートアングル）の平面模式図であり、異なる４つの構造を示す。It is a plan view of a resin case and a relay member (gate angle), and shows four different structures. 中継部材（ゲートアングル）の正面図であり、異なる４つの構造を示す。It is a front view of a relay member (gate angle), and shows four different structures.

以下に本発明の一実施形態につき図面を参照して説明する。以下は本発明の一実施形態であって本発明を限定するものではない。 An embodiment of the present invention will be described below with reference to the drawings. The following is an embodiment of the present invention and does not limit the present invention.

図１に本発明の一実施形態に係るパワー半導体モジュール１のゲート接続構造が示される。
パワー半導体モジュール１は、回路基板１０と、樹脂ケース２０と、ゲート信号入力端子３と、ゲート信号中継部材としてのゲートアングル２とを備える。
回路基板１０は、金属製のベース板上に、導体パターンを有した絶縁基板を積層し、その導体パターンに下面をダイボンディングされたパワー半導体チップ１１を備える。パワー半導体チップ１１としてはサイリスタチップ１１を例とする。サイリスタチップ１１のアノード電極は、チップ下面に形成されていて絶縁基板上の導体パターンに接続し、カソード電極は、チップ上面に形成され、電極板３０が接続されている。（電極板３０からは、配線材によって並列ダイードのアノード電極等に配線接続される。）アノード−カソード間に大電流が流れるので、こられは比較的大面積で形成されている。これに対しゲート電極１１Ｇは、サイリスタチップ１１をスイッチングさせるゲート信号を入力する信号入力電極であり、比較的小面積で形成されている。本例では、ゲート電極１１Ｇはチップ中央に小さく形成され、ゲート電極１１Ｇの周囲にカソード電極が大きく形成され、電極板３０に穿設された孔部３０ａによりゲート電極１１Ｇが露出する。孔部３０ａの内側においてゲートアングル２の第二脚部２ｃの下端がゲート電極１１Ｇと半田を介して接合される。 FIG. 1 shows a gate connection structure of the power semiconductor module 1 according to the embodiment of the present invention.
The power semiconductor module 1 includes a circuit board 10, a resin case 20, a gate signal input terminal 3, and a gate angle 2 as a gate signal relay member.
The circuit board 10 includes a power semiconductor chip 11 in which an insulating substrate having a conductor pattern is laminated on a metal base plate and the lower surface is die-bonded to the conductor pattern. As the power semiconductor chip 11, a thyristor chip 11 is taken as an example. The anode electrode of the thyristor chip 11 is formed on the lower surface of the chip and is connected to the conductor pattern on the insulating substrate, the cathode electrode is formed on the upper surface of the chip, and the electrode plate 30 is connected. (The electrode plate 30 is wired and connected to the anode electrode of the parallel die by the wiring material.) Since a large current flows between the anode and the cathode, these are formed in a relatively large area. On the other hand, the gate electrode 11G is a signal input electrode for inputting a gate signal for switching the thyristor chip 11, and is formed in a relatively small area. In this example, the gate electrode 11G is formed small in the center of the chip, the cathode electrode is formed large around the gate electrode 11G, and the gate electrode 11G is exposed by the hole 30a formed in the electrode plate 30. Inside the hole 30a, the lower end of the second leg 2c of the gate angle 2 is joined to the gate electrode 11G via solder.

樹脂ケース２０は、上下端に開口した枠状に形成されるとともに、ゲート信号入力端子３その他の端子を埋入させて保持する。樹脂ケース２０の下端開口に回路基板１０が連結固定されている。回路基板１０を下として上下方向軸をＺ軸とし、Ｚ軸に直交し互いに直交する２軸をＸＹ軸として図中に示す。なお、上下方向は、構造を簡便に特定するためであって、本パワーモジュールの設置方向を決めるものではない。
ゲート信号入力端子３の樹脂ケース２０内に配置される一端部３ａが図示される。ゲート信号入力端子３の一端部３ａは、回路基板１０の導体パターン１２に半田を介して接続されている。なお、ゲート信号入力端子３の他端部は樹脂ケース２０外に配置され外部機器との接続部とされる。 The resin case 20 is formed in a frame shape opened at the upper and lower ends, and the gate signal input terminal 3 and other terminals are embedded and held. The circuit board 10 is connected and fixed to the lower end opening of the resin case 20. The vertical axis is the Z axis with the circuit board 10 at the bottom, and the two axes orthogonal to the Z axis and orthogonal to each other are shown in the figure as the XY axes. The vertical direction is for simply specifying the structure, and does not determine the installation direction of the power module.
One end 3a arranged in the resin case 20 of the gate signal input terminal 3 is shown. One end 3a of the gate signal input terminal 3 is connected to the conductor pattern 12 of the circuit board 10 via solder. The other end of the gate signal input terminal 3 is arranged outside the resin case 20 and serves as a connection portion with an external device.

ゲートアングル２は、金属材料により構成された導体部材で、上方部２ａと、第一脚部２ｂと、第二脚部２ｃとを有する門型に形成されている。
ゲートアングル２は、樹脂ケース２０内に配置され、ゲート電極１１Ｇと、導体パターン１２とを接続している。したがって、ゲート電極１１Ｇと、ゲート信号入力端子３とが、ゲートアングル２と導体パターン１２とを介して電気的に接続された構成である。
上方部２ａは、回路基板１０に対して上方に間隔を隔てて略平行（図ではＸ方向）に延在する。
第一脚部２ｂは、上方部２ａから下方に延設され下端が導体パターン１２に半田を介して接続されている。第二脚部２ｃは、上方部２ａから下方に延設され下端がゲート電極１１Ｇに半田を介して接続されている。
樹脂ケース２０には、内壁から内側にＹ方向に突出する梁部２１が形成されており、梁部２１には溝部２１ａが形成されている。溝部２１ａは、上方部２ａの延在方向Ｘに沿って形成された溝である。そして、上方部２ａの少なくとも一部が溝部２１ａに挿入されている。 The gate angle 2 is a conductor member made of a metal material, and is formed in a gate shape having an upper portion 2a, a first leg portion 2b, and a second leg portion 2c.
The gate angle 2 is arranged in the resin case 20 and connects the gate electrode 11G and the conductor pattern 12. Therefore, the gate electrode 11G and the gate signal input terminal 3 are electrically connected via the gate angle 2 and the conductor pattern 12.
The upper portion 2a extends substantially parallel to the circuit board 10 at intervals upward (in the X direction in the drawing).
The first leg portion 2b extends downward from the upper portion 2a and its lower end is connected to the conductor pattern 12 via solder. The second leg portion 2c extends downward from the upper portion 2a and its lower end is connected to the gate electrode 11G via solder.
The resin case 20 is formed with a beam portion 21 projecting inward from the inner wall in the Y direction, and the beam portion 21 is formed with a groove portion 21a. The groove portion 21a is a groove formed along the extending direction X of the upper portion 2a. Then, at least a part of the upper portion 2a is inserted into the groove portion 21a.

製造過程としては、ゲート電極１１Ｇと、導体パターン１２とに半田を塗布し、上方部２ａを溝部２１ａに挿入することでゲートアングル２を溝部２１ａに保持させつつ、第一脚部２ｂの下端面が導体パターン１２上の半田面に、第二脚部２ｃの下端面がゲート電極１１Ｇ上の半田面に接するように配置する。この配置状態で、半田をリフローすることで、ゲートアングル２の両下端がゲート電極１１Ｇと導体パターン１２とに半田接合する。このとき、溶融半田の表面張力により、第二脚部２ｃの下端面がゲート電極１１Ｇにセルフアライメントされる。
そのセルフアライメント時のゲートアングル２のＹ方向の挙動を許すために、ゲートアングル２の上方部２ａは、溝部２１ａに遊嵌されている。すなわち、溝部２１ａの幅Ｗ１は、上方部２ａの幅Ｗ２に所定の遊び寸法を加えた寸法である（図２参照）。 In the manufacturing process, solder is applied to the gate electrode 11G and the conductor pattern 12, and the upper portion 2a is inserted into the groove portion 21a to hold the gate angle 2 in the groove portion 21a while holding the lower end surface of the first leg portion 2b. Is arranged on the solder surface on the conductor pattern 12 so that the lower end surface of the second leg portion 2c is in contact with the solder surface on the gate electrode 11G. By reflowing the solder in this arrangement state, both lower ends of the gate angle 2 are solder-bonded to the gate electrode 11G and the conductor pattern 12. At this time, the lower end surface of the second leg portion 2c is self-aligned with the gate electrode 11G due to the surface tension of the molten solder.
The upper portion 2a of the gate angle 2 is loosely fitted in the groove portion 21a in order to allow the behavior of the gate angle 2 in the Y direction at the time of self-alignment. That is, the width W1 of the groove portion 21a is a dimension obtained by adding a predetermined play dimension to the width W2 of the upper portion 2a (see FIG. 2).

溝部２１ａは、上面開放で底面を有し、上方部２ａの両側面に対向する両側面を有する構造である。組立て時にゲートアングル２を上方から溝部２１ａに挿入するように配置する作業が容易であるとともに、ゲートアングル２を溝部２１ａから脱落しないように保持することが容易である。
溝部２１ａの上下方向位置と、第一脚部２ｂ及び第二脚部２ｃの長さとの関係は、上方部２ａが溝部２１ａに挿入された保持される一方で、第一脚部２ｂの下端及び第二脚部２ｃ下端のいずれもが浮かない程度とされる。これにより確実にゲートアングル２の保持と、第一脚部２ｂの下端及び第二脚部２ｃ下端の接触が得られる。 The groove portion 21a has a structure in which the upper surface is open and the bottom surface is provided, and both side surfaces facing the both side surfaces of the upper portion 2a are provided. It is easy to arrange the gate angle 2 so as to be inserted into the groove portion 21a from above at the time of assembly, and it is easy to hold the gate angle 2 so as not to fall off from the groove portion 21a.
The relationship between the vertical position of the groove 21a and the lengths of the first leg 2b and the second leg 2c is such that the upper portion 2a is inserted into the groove 21a and held, while the lower end of the first leg 2b and the lower end of the first leg 2b are held. It is assumed that none of the lower ends of the second leg 2c floats. As a result, the gate angle 2 can be reliably held and the lower end of the first leg portion 2b and the lower end of the second leg portion 2c can be reliably contacted.

ゲートアングル２は、上方部２ａの一端に第一脚部２ｂの上端が結合し、上方部２ａの他端に第二脚部２ｃの上端が結合しており、構造が簡素で棒材を曲げることで製造しやすい。 The gate angle 2 has a simple structure and bends a bar because the upper end of the first leg 2b is connected to one end of the upper portion 2a and the upper end of the second leg 2c is connected to the other end of the upper portion 2a. It is easy to manufacture.

溝部２１ａはＸ方向の両方の終端２１ｂ，２１ｃが開放状に形成されている。すなわち、溝部２１ａはＸ方向に切り開かれた構造に形成されている。上方部２ａの終端２１ｂから延出する部分に第一脚部２ｂの上端が結合している。上方部２ａの終端２１ｃから延出する部分に第二脚部２ｃの上端が結合している。
上記セルフアライメント時のゲートアングル２のＸ方向の挙動を許すために、第一脚部２ｂと第二脚部２ｃの間に配置される溝部２１ａの構成樹脂部材の長さ（梁部２１のＸ方向幅）に所定の遊び寸法を加えた長さが、第一脚部２ｂと第二脚部２ｃの間の距離とされている。 The groove portion 21a is formed so that both ends 21b and 21c in the X direction are open. That is, the groove portion 21a is formed in a structure that is cut open in the X direction. The upper end of the first leg portion 2b is connected to the portion extending from the terminal 21b of the upper portion 2a. The upper end of the second leg portion 2c is connected to the portion extending from the end 21c of the upper portion 2a.
The length of the constituent resin member of the groove portion 21a arranged between the first leg portion 2b and the second leg portion 2c (X of the beam portion 21) in order to allow the behavior of the gate angle 2 in the X direction during the self-alignment. The length obtained by adding a predetermined play dimension to the directional width) is defined as the distance between the first leg portion 2b and the second leg portion 2c.

以上の実施形態によれば、ゲートアングル２を樹脂ケース２０の溝部２１ａに保持して一回のリフローにより第一脚部２ｂの下端を回路基板１０の導体パターン１２に、第二脚部２ｃの下端をパワー半導体チップ１１のゲート電極１１Ｇに接続することができる。
そのとき、ゲートアングル２は、上方部２ａに第一脚部２ｂと第二脚部２ｃが一体であるからこれらの個々の位置決めは必要なく、ゲートアングル２が溝部２１ａに所定範囲に規制されて保持されるから、ゲートアングル２の位置決めが容易であり、ゲートアングル２の位置決めから半田リフローまでの間のゲートアングル２の転倒や許容できないずれ等が避けられる。
ゲートアングル２の配設は、以上の溝部２１ａにゲートアングル２を挿入して置くだけであるので、ゲートアングル２に対してＸ・Ｙ・Ｚのいかなる方向にも保持力（外力）を負荷しないから、ゲートアングル２及びその接続相手に機械的ストレスをかけることなく半田接合することができ、ゲートアングル２及び半田接合部の応力も緩和され、長期使用における半田接合部の破壊が防止される。
したがって、組立て容易であり製造効率が向上するとともに組立て精度、電気的接続の信頼性が向上する。
一回のリフロー工程でゲートアングル２の半田接合を完了することができるから、鉛フリー半田を選択できるなど半田選択の自由度が高まるとともに、更に製造効率が向上し、溶融半田の表面張力によるセルフアライメントにより組立て精度、電気的接続の信頼性が向上する。
なお、ゲート信号入力端子３その他の配線材の半田接合も、ゲートアングル２の半田接合と同じ一回のリフロー工程で実施できる。 According to the above embodiment, the gate angle 2 is held in the groove portion 21a of the resin case 20, and the lower end of the first leg portion 2b is attached to the conductor pattern 12 of the circuit board 10 and the second leg portion 2c is formed by one reflow. The lower end can be connected to the gate electrode 11G of the power semiconductor chip 11.
At that time, since the first leg portion 2b and the second leg portion 2c are integrated with the upper portion 2a of the gate angle 2, individual positioning of these is not necessary, and the gate angle 2 is restricted to the groove portion 21a within a predetermined range. Since it is held, the gate angle 2 can be easily positioned, and the gate angle 2 can be prevented from tipping over or being unacceptably displaced between the positioning of the gate angle 2 and the solder reflow.
Since the gate angle 2 is arranged only by inserting the gate angle 2 into the groove portion 21a above, no holding force (external force) is applied to the gate angle 2 in any direction of X, Y, and Z. Therefore, solder bonding can be performed without applying mechanical stress to the gate angle 2 and its connection partner, the stress of the gate angle 2 and the solder joint portion is also relaxed, and the destruction of the solder joint portion during long-term use is prevented.
Therefore, it is easy to assemble, the manufacturing efficiency is improved, and the assembly accuracy and the reliability of the electrical connection are improved.
Since the solder bonding of the gate angle 2 can be completed in one reflow process, the degree of freedom in solder selection is increased, such as the selection of lead-free solder, and the manufacturing efficiency is further improved. Alignment improves assembly accuracy and reliability of electrical connections.
The solder joining of the gate signal input terminal 3 and other wiring materials can also be carried out in the same single reflow step as the solder joining of the gate angle 2.

（保持部の変形実施形態）
図１及び図２に示した形態にあっては、図３(a)にも示すように梁部２１が片持ちであった。図３(b)に示すように溝部２１ａを形成する部分を両持ち梁３１としてもよい。これによりゲートアングル２の支持が安定する。
また、図３(c)(d)に示すように、ゲートアングル２の第一脚部２ｂ及び第二脚部２ｃのそれぞれが、溝部４１ａの底面に穿設された貫通孔４１ｂ、４１ｃに通されている構造を実施することができる。すなわち、片持ち梁４１又は両持ち梁５１において、そのＸ方向幅を広くし、Ｘ方向について溝部４１ａをゲートアングル２より長く形成し、溝部４１ａの両端部底面に下方へ通ずる貫通孔４１ｂ、４１ｃを形成する。貫通孔４１ｂに第一脚部２ｂに挿入し、貫通孔４１ｃに第二脚部２ｃを挿入してゲートアングル２を溝部４１ａに配置する。ゲートアングル２のＸＹ方向の遊びは、第一脚部２ｂ及び第二脚部２ｃのＸＹ方向の寸法と配置に対する貫通孔４１ｂ、４１ｃのＸＹ方向の寸法と配置の設計により同様に実施することができる。なお、溝部４１ａの終端は閉塞されているので剛性が高まる。 (Deformation embodiment of holding portion)
In the modes shown in FIGS. 1 and 2, the beam portion 21 was cantilevered as shown in FIG. 3 (a). As shown in FIG. 3B, the portion forming the groove portion 21a may be the double-sided beam 31. This stabilizes the support of the gate angle 2.
Further, as shown in FIGS. 3C and 3D, the first leg portion 2b and the second leg portion 2c of the gate angle 2 pass through the through holes 41b and 41c formed in the bottom surface of the groove portion 41a, respectively. The structure is implemented. That is, in the cantilever 41 or the double-sided beam 51, the width in the X direction is widened, the groove 41a is formed longer than the gate angle 2 in the X direction, and the through holes 41b and 41c leading downward to the bottom surfaces of both ends of the groove 41a. To form. The first leg portion 2b is inserted into the through hole 41b, the second leg portion 2c is inserted into the through hole 41c, and the gate angle 2 is arranged in the groove portion 41a. The play of the gate angle 2 in the XY direction can be similarly performed by designing the dimensions and arrangement of the through holes 41b and 41c in the XY direction with respect to the dimensions and arrangement of the first leg portion 2b and the second leg portion 2c in the XY direction. can. Since the end of the groove 41a is closed, the rigidity is increased.

（ゲートアングルの変形実施形態）
図１及び図２に示した形態にあっては、図４(a)にも示すようにゲートアングル２の第一脚部２ｂ及び第二脚部２ｃは直線状であった。図４(b)(c)(d)に示すようにゲートアングル２の第一脚部２ｂ及び／又は第二脚部２ｃの下端部（２ｂ１，２ｃ１）をＸＹ平面に沿うように曲げてもよい。
ゲートアングル２を断面一様の棒材を曲げて製作する場合に、以上のように第一脚部２ｂ及び／又は第二脚部２ｃの下端部を曲げるか曲げないかによって、第一脚部２ｂの下端の面積及び第二脚部２ｃの下端の面積の一方又は双方が、上方部２ａのＹＺ断面積に対して同等又は広い構成を選択的に実施することができる。第一脚部２ｂの下端の面積を広くすることで、導体パターン１２との接続面積を広く確保することができる。第二脚部２ｃの下端の面積を広くすることで、ゲート電極１１Ｇとの接続面積を広く確保することができる。
一方、第一脚部２ｂの下端の面積及び第二脚部２ｃの下端の面積の一方又は双方が、上方部２ａのＹＺ断面積に対して狭い構成を実施してもよい。この構成では、半田接合部である第一脚部２ｂ及び第二脚部２ｃの下端部に対してゲートアングル２の他の部分を太く形成することができ、電気抵抗を低減する等の効果が得られる。 (Deformation embodiment of gate angle)
In the modes shown in FIGS. 1 and 2, the first leg portion 2b and the second leg portion 2c of the gate angle 2 were linear as shown in FIG. 4 (a). As shown in FIGS. 4 (b), (c) and (d), even if the lower ends (2b1, 2c1) of the first leg 2b and / or the second leg 2c of the gate angle 2 are bent along the XY plane. good.
When the gate angle 2 is manufactured by bending a bar having a uniform cross section, the first leg portion is determined by bending or not bending the lower end portion of the first leg portion 2b and / or the second leg portion 2c as described above. One or both of the area of the lower end of the 2b and the area of the lower end of the second leg 2c can be selectively implemented to be equal to or wider than the YZ cross-sectional area of the upper portion 2a. By increasing the area of the lower end of the first leg portion 2b, a wide connection area with the conductor pattern 12 can be secured. By increasing the area of the lower end of the second leg portion 2c, a wide connection area with the gate electrode 11G can be secured.
On the other hand, one or both of the area of the lower end of the first leg portion 2b and the area of the lower end of the second leg portion 2c may be narrower than the YZ cross-sectional area of the upper portion 2a. In this configuration, the other portion of the gate angle 2 can be formed thicker with respect to the lower end portions of the first leg portion 2b and the second leg portion 2c, which are the solder joint portions, and has an effect of reducing electrical resistance and the like. can get.

なお、本発明は上述の各実施形態に限定されるものでなく、本発明の要旨を逸脱しない範囲で種々の変更を施してよいことは勿論である。
例えば、上記実施形態では、パワー半導体チップをサイリスタチップとしたが、ＩＧＢＴ、ＭＯＳＦＥＴなどの他の種類の半導体デバイスに本発明を適用してもよい。
また、上記実施形態では、パワー半導体チップ上のゲート電極への接続に適用したが、他の電極への接続に本発明を適用してもよい。
また、上記実施形態では、中継部材を断面矩形状のものとしたが、断面円形など他の断面形状の中継部材を適用してもよい。
また、上記実施形態では、ゲート電極と、導体パターンに半田を塗布したが、中継部材の半田接続に必要な箇所に半田を配置できればよい。 It should be noted that the present invention is not limited to the above-described embodiments, and it goes without saying that various modifications may be made without departing from the gist of the present invention.
For example, in the above embodiment, the power semiconductor chip is a thyristor chip, but the present invention may be applied to other types of semiconductor devices such as IGBTs and MOSFETs.
Further, in the above embodiment, the present invention is applied to the connection to the gate electrode on the power semiconductor chip, but the present invention may be applied to the connection to other electrodes.
Further, in the above embodiment, the relay member has a rectangular cross section, but a relay member having another cross-sectional shape such as a circular cross section may be applied.
Further, in the above embodiment, solder is applied to the gate electrode and the conductor pattern, but it is sufficient that the solder can be arranged at a position necessary for solder connection of the relay member.

１ パワー半導体モジュール
２ ゲートアングル
２ａ 上方部
２ｂ 第一脚部
２ｃ 第二脚部
３ ゲート信号入力端子
１０ 回路基板
１１ パワー半導体チップ（サイリスタチップ）
１１Ｇ ゲート電極
１２ 導体パターン
２０ 樹脂ケース
２１ 梁部
２１ａ 溝部
２１ｂ，２１ｃ終端
４１ａ 溝部
４１ｂ 貫通孔
４１ｃ 貫通孔 1 Power semiconductor module 2 Gate angle 2a Upper part 2b First leg part 2c Second leg part 3 Gate signal input terminal 10 Circuit board 11 Power semiconductor chip (thyristor chip)
11G Gate electrode 12 Conductor pattern 20 Resin case 21 Beam 21a Groove 21b, 21c Termination 41a Groove 41b Through hole 41c Through hole

Claims (8)

回路基板と、
前記回路基板に実装されたパワー半導体チップと、
前記回路基板に連結された樹脂ケースと、
前記樹脂ケースに保持され、一端が前記回路基板の導体パターンに接続された端子と、
前記樹脂ケース内に配置され、前記導体パターンと前記パワー半導体チップの上面に設けられた電極とを接続する中継部材と、を備え、
前記中継部材は、前記回路基板に対して間隔を隔てて略平行に延在する上方部と、当該上方部から下方に延設され下端が前記導体パターンに接続された第一脚部と、当該上方部から下方に延設され下端が前記電極に接続された第二脚部と、を有し、
前記樹脂ケースに、前記上方部の延在方向に沿って形成され前記上方部の少なくとも一部が挿入された溝部が形成されたパワー半導体モジュール。 With the circuit board
The power semiconductor chip mounted on the circuit board and
The resin case connected to the circuit board and
A terminal held in the resin case and one end connected to the conductor pattern of the circuit board.
A relay member arranged in the resin case and connecting the conductor pattern and the electrodes provided on the upper surface of the power semiconductor chip is provided.
The relay member includes an upper portion extending substantially parallel to the circuit board at intervals, a first leg portion extending downward from the upper portion and having a lower end connected to the conductor pattern, and the like. It has a second leg portion extending downward from the upper portion and having a lower end connected to the electrode.
A power semiconductor module in which a groove portion formed in the resin case along the extending direction of the upper portion and into which at least a part of the upper portion is inserted is formed. 前記溝部は、上面開放で底面を有し、前記上方部の両側面に対向する両側面を有する請求項１に記載のパワー半導体モジュール。 The power semiconductor module according to claim 1, wherein the groove portion has a bottom surface with an open top surface and has both side surfaces facing both side surfaces of the upper portion. 前記中継部材は、前記上方部の一端に前記第一脚部の上端が結合し、前記上方部の他端に前記第二脚部の上端が結合している請求項１又は請求項２に記載のパワー半導体モジュール。 The relay member according to claim 1 or 2, wherein the upper end of the first leg is coupled to one end of the upper portion, and the upper end of the second leg is coupled to the other end of the upper portion. Power semiconductor module. 前記溝部は両方の終端が開放状に形成され、前記上方部の前記溝部の一方の終端から延出する部分に前記第一脚部の上端が結合し、前記上方部の前記溝部の他方の終端から延出する部分に前記第二脚部の上端が結合している請求項１から請求項３のうちいずれか一に記載のパワー半導体モジュール。 Both ends of the groove are formed so as to be open, the upper end of the first leg is connected to a portion extending from one end of the groove in the upper portion, and the other end of the groove in the upper portion. The power semiconductor module according to any one of claims 1 to 3, wherein the upper end of the second leg is coupled to a portion extending from the second leg. 前記第一脚部と前記第二脚部の間に配置される前記溝部の構成樹脂部材の長さに所定の遊び寸法を加えた長さが、前記第一脚部と前記第二脚部の間の距離とされている請求項４に記載のパワー半導体モジュール。 The length of the first leg and the second leg is the length obtained by adding a predetermined play dimension to the length of the constituent resin member of the groove arranged between the first leg and the second leg. The power semiconductor module according to claim 4, which is the distance between the two. 前記第一脚部及び前記第二脚部のそれぞれは、前記溝部の底面に穿設された貫通孔に通されている請求項１から請求項３のうちいずれか一に記載のパワー半導体モジュール。 The power semiconductor module according to any one of claims 1 to 3, wherein each of the first leg portion and the second leg portion is passed through a through hole formed in the bottom surface of the groove portion. 前記第一脚部の下端の面積及び前記第二脚部の下端の面積の一方又は双方は、前記上方部の延在方向に直交する前記上方部の断面積に対して同等又は広い請求項１から請求項６のうちいずれか一に記載のパワー半導体モジュール。 One or both of the area of the lower end of the first leg and the area of the lower end of the second leg are equal to or wider than the cross-sectional area of the upper portion orthogonal to the extending direction of the upper portion. The power semiconductor module according to any one of claims 6. 前記第一脚部の下端の面積及び前記第二脚部の下端の面積の一方又は双方は、前記上方部の延在方向に直交する前記上方部の断面積に対して狭い請求項１から請求項６のうちいずれか一に記載のパワー半導体モジュール。 Claim 1 in which one or both of the area of the lower end of the first leg and the area of the lower end of the second leg are narrower than the cross-sectional area of the upper portion orthogonal to the extending direction of the upper portion. Item 6. The power semiconductor module according to any one of items 6.
JP2018050582A 2018-03-19 2018-03-19 Power semiconductor module Active JP6924716B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2018050582A JP6924716B2 (en) 2018-03-19 2018-03-19 Power semiconductor module

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2018050582A JP6924716B2 (en) 2018-03-19 2018-03-19 Power semiconductor module

Publications (2)

Publication Number Publication Date
JP2019165051A JP2019165051A (en) 2019-09-26
JP6924716B2 true JP6924716B2 (en) 2021-08-25

Family

ID=68065686

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2018050582A Active JP6924716B2 (en) 2018-03-19 2018-03-19 Power semiconductor module

Country Status (1)

Country Link
JP (1) JP6924716B2 (en)

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103918067B (en) * 2012-05-29 2017-03-01 日本精工株式会社 Semiconductor module and its manufacture method
JP6122645B2 (en) * 2013-01-23 2017-04-26 京セラ株式会社 Power semiconductor module
JP2015119121A (en) * 2013-12-20 2015-06-25 株式会社 日立パワーデバイス Power semiconductor device
JP2017045905A (en) * 2015-08-28 2017-03-02 サンケン電気株式会社 Semiconductor device
JP6522241B2 (en) * 2016-06-24 2019-05-29 三菱電機株式会社 Power semiconductor device and method of manufacturing power semiconductor device
JP6515886B2 (en) * 2016-07-08 2019-05-22 株式会社豊田自動織機 Semiconductor module

Also Published As

Publication number Publication date
JP2019165051A (en) 2019-09-26

Similar Documents

Publication Publication Date Title
US7361983B2 (en) Semiconductor device and semiconductor assembly module with a gap-controlling lead structure
US20090067135A1 (en) Semiconductor Package Having Socket Function, Semiconductor Module, Electronic Circuit Module and Circuit Board with Socket
EP3267477B1 (en) Semiconductor module
US9941254B2 (en) Semiconductor device
JP6850938B1 (en) Semiconductor devices and lead frame materials
JP5733401B2 (en) Semiconductor device and manufacturing method of semiconductor device
US9974182B2 (en) Circuit assembly
JP6924716B2 (en) Power semiconductor module
WO2016104134A1 (en) Circuit configuration body and method for manufacturing same
JP2002009217A (en) Resin-sealed semiconductor device
JP7005174B2 (en) Power semiconductor module and its manufacturing method
JP4901669B2 (en) Semiconductor package and semiconductor package manufacturing method
JP2004343146A (en) Thermoelectric module
JP2016178717A (en) Electronic control device and manufacturing method thereof
JP6717103B2 (en) Semiconductor module
JP2013175556A (en) Piezoelectric transformer and mounting method of the same
KR20080012671A (en) Interposer and semiconductor package using the same
JP2022146341A (en) Semiconductor device
JP5975926B2 (en) Mounting method of semiconductor chip
JP2020047700A (en) Wiring structure
JP2014013809A (en) Semiconductor device
JP2014212195A (en) Wiring board unit
JP2012134427A (en) Semiconductor device
JP2003077613A (en) Method for surface mounting chip component and socket for it

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20200817

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20210624

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20210706

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20210802

R150 Certificate of patent or registration of utility model

Ref document number: 6924716

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150