JP6924432B2 - Manufacturing method of semiconductor devices and semiconductor devices - Google Patents

Manufacturing method of semiconductor devices and semiconductor devices Download PDF

Info

Publication number
JP6924432B2
JP6924432B2 JP2017000281A JP2017000281A JP6924432B2 JP 6924432 B2 JP6924432 B2 JP 6924432B2 JP 2017000281 A JP2017000281 A JP 2017000281A JP 2017000281 A JP2017000281 A JP 2017000281A JP 6924432 B2 JP6924432 B2 JP 6924432B2
Authority
JP
Japan
Prior art keywords
tin
semiconductor
bismuth
laminated substrate
particles
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2017000281A
Other languages
Japanese (ja)
Other versions
JP2018110187A (en
Inventor
遼一 加藤
遼一 加藤
広道 郷原
広道 郷原
池田　良成
良成 池田
英司 望月
英司 望月
高橋　良和
良和 高橋
吉田　誠
吉田　　誠
ハイリ ファイズ ムハマド
ハイリ ファイズ ムハマド
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Waseda University
Fuji Electric Co Ltd
Original Assignee
Waseda University
Fuji Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Waseda University, Fuji Electric Co Ltd filed Critical Waseda University
Priority to JP2017000281A priority Critical patent/JP6924432B2/en
Publication of JP2018110187A publication Critical patent/JP2018110187A/en
Application granted granted Critical
Publication of JP6924432B2 publication Critical patent/JP6924432B2/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L2224/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H01L2224/401—Disposition
    • H01L2224/40135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/40137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Powder Metallurgy (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Description

本発明は、半導体装置の製造方法及び半導体装置に関する。 The present invention relates to a method for manufacturing a semiconductor device and the semiconductor device.

半導体装置は、絶縁板及び回路板が積層した積層基板と、回路板上に接合層（内部接合層）を介して配置された半導体素子とが封止樹脂により封止された半導体ユニットを備える。さらに、半導体装置は、半導体ユニットに接合層（外部接合層）を介して放熱部が備えられており、スイッチング等の電力変換用として用いられている。 The semiconductor device includes a laminated substrate in which an insulating plate and a circuit plate are laminated, and a semiconductor unit in which a semiconductor element arranged on the circuit plate via a bonding layer (internal bonding layer) is sealed with a sealing resin. Further, in a semiconductor device, a semiconductor unit is provided with a heat radiating portion via a bonding layer (external bonding layer), and is used for power conversion such as switching.

このような半導体装置は、ケースを有しておらず、顧客の要求に対して装置の構造・信頼性設計に柔軟に対応でき、また、汎用性が高く、取り扱い性が向上する。また、このような半導体装置は、ケースを有していないことから、ケースと放熱部並びに封止樹脂とが剥がれやすいといった問題が解消され、信頼性の低下が防止される。 Such a semiconductor device does not have a case, can flexibly respond to the structure and reliability design of the device in response to the customer's request, has high versatility, and improves handleability. Further, since such a semiconductor device does not have a case, the problem that the case, the heat radiating portion, and the sealing resin are easily peeled off is solved, and a decrease in reliability is prevented.

特開２０１６−０７４９３５号公報Japanese Unexamined Patent Publication No. 2016-074935

しかし、このような半導体装置では、半導体ユニットと放熱部とを外部接合層を介して接合する際の接合温度が、内部接合層の融点よりも高い場合には、内部接合層が溶融して、半導体ユニット内の隙間等に流出してしまう。流出した内部接合層の一部は、ショート等の原因となってしまうおそれがあり、半導体装置の信頼性が低下してしまう。 However, in such a semiconductor device, when the bonding temperature at the time of bonding the semiconductor unit and the heat radiating portion via the external bonding layer is higher than the melting point of the internal bonding layer, the internal bonding layer melts. It will flow out into the gaps in the semiconductor unit. A part of the outflowed internal bonding layer may cause a short circuit or the like, which lowers the reliability of the semiconductor device.

このため、外部接合層による接合温度を内部接合層の融点よりも低くすることが望まれる。しかし、一般に、接合温度が低い外部接合層は、接合強度が低下する傾向があり、半導体ユニットと放熱部との接合性が低下し、半導体装置の信頼性が低下してしまう。 Therefore, it is desired that the bonding temperature of the outer bonding layer be lower than the melting point of the internal bonding layer. However, in general, the outer bonding layer having a low bonding temperature tends to have a reduced bonding strength, the bonding property between the semiconductor unit and the heat radiating portion is reduced, and the reliability of the semiconductor device is reduced.

本発明は、このような点に鑑みてなされたものであり、半導体ユニット内の内部接合層の溶融を防止しつつ、半導体ユニットと放熱部とを適切に接合することができる半導体装置の製造方法及び半導体装置を提供することを目的とする。 The present invention has been made in view of these points, and is a method for manufacturing a semiconductor device capable of appropriately joining a semiconductor unit and a heat radiating portion while preventing melting of an internal bonding layer in the semiconductor unit. And to provide semiconductor devices.

本発明の一観点によれば、半導体素子と、絶縁板と前記絶縁板上に配置され、前記半導体素子が第１接合材を介して設けられる回路板とを有する積層基板と、前記積層基板の裏面を表出して、前記半導体素子と前記積層基板とを封止する封止樹脂と、を備える半導体ユニットを用意し、前記半導体ユニットの前記裏面と放熱部の、銅または銅合金、または、ニッケルまたはニッケル合金により構成される接合面とを、錫−ビスマス合金粒子と銀または金である金属粒子とを含む第２接合材を介して接合して、１８０℃以上、２２０℃以下の加熱温度で加熱する、半導体装置の製造方法が提供される。 According to one aspect of the present invention, a semiconductor element is disposed on the insulating plate and the front Symbol insulating board, and the laminated substrate on which the semiconductor element and a circuit board that is provided through the first bonding material, the laminated substrate A semiconductor unit including a sealing resin for sealing the semiconductor element and the laminated substrate is prepared by exposing the back surface of the semiconductor unit, and a copper or copper alloy or a copper alloy or a copper alloy of the back surface of the semiconductor unit and the heat radiating portion is prepared. A bonding surface composed of nickel or a nickel alloy is bonded via a second bonding material containing tin-bismuth alloy particles and metal particles that are silver or gold, and the heating temperature is 180 ° C. or higher and 220 ° C. or lower. A method for manufacturing a semiconductor device, which is heated by a semiconductor device, is provided.

また、本発明の一観点によれば、半導体素子と、絶縁板と前記絶縁板上に配置され、前記半導体素子が第１接合層を介して設けられる回路板と前記絶縁板の前記回路板に対する反対面に設けられる金属板とを有する積層基板と、前記積層基板の前記金属板の裏面を表出して、前記半導体素子と前記積層基板とを封止する封止樹脂と、を備える半導体ユニットと、前記半導体ユニットの前記金属板の裏面の全面に、錫−ビスマス合金と、銀、銅、金またはニッケルのうちの少なくともいずれか１種とを含み、前記錫−ビスマス合金におけるビスマスは４２．５ｗｔ％以上、６７．５ｗｔ％以下である第２接合層を介して接合される放熱部と、を有する半導体装置が提供される。 Further, according to one aspect of the present invention, with respect to the semiconductor element, the insulating plate, the circuit plate arranged on the insulating plate, and the semiconductor element provided via the first bonding layer, and the circuit plate of the insulating plate. A semiconductor unit including a laminated substrate having a metal plate provided on the opposite surface, and a sealing resin that exposes the back surface of the metal plate of the laminated substrate and seals the semiconductor element and the laminated substrate. , the entire back surface of the metal plate of the semiconductor unit, tin - bismuth alloy, silver, copper, and at least any one of a gold or nickel seen including, the tin - bismuth in bismuth alloy 42. Provided is a semiconductor device having a heat radiating portion bonded via a second bonding layer having a content of 5 wt% or more and 67.5 wt% or less.

開示の技術によれば、半導体ユニット内の内部接合層の溶融を防止しつつ、半導体ユニットと放熱部とを適切に接合して信頼性の低下を防止することができる。 According to the disclosed technology, it is possible to prevent the semiconductor unit and the heat radiating portion from being appropriately bonded to prevent deterioration of reliability while preventing melting of the internal bonding layer in the semiconductor unit.

第１の実施の形態の半導体装置の側断面図である。It is a side sectional view of the semiconductor device of 1st Embodiment. 第１の実施の形態の半導体装置の製造方法の一例を示すフローチャートである。It is a flowchart which shows an example of the manufacturing method of the semiconductor device of 1st Embodiment. 錫とビスマスとに関する状態図である。It is a phase diagram about tin and bismuth. 第１の実施の形態の半導体装置の第２接合層のせん断強度を示すグラフである。It is a graph which shows the shear strength of the 2nd junction layer of the semiconductor device of 1st Embodiment. 銀と錫とビスマスとに関して、図３及び図４から導かれた、接合温度及びせん断強度を満足する組成範囲を示す３元図である。3 is a ternary diagram showing a composition range of silver, tin, and bismuth that satisfies the bonding temperature and shear strength, which are derived from FIGS. 3 and 4. 第１の実施の形態の半導体装置の第２接合層の再溶融温度を示すグラフである。It is a graph which shows the remelting temperature of the 2nd junction layer of the semiconductor device of 1st Embodiment. 第１の実施の形態の半導体装置の第２接合層と放熱板との境界断面におけるＳＥＭ像である。It is an SEM image in the boundary cross section between the 2nd junction layer and the heat radiation plate of the semiconductor device of 1st Embodiment. 参考例の半導体装置を説明するための図である。It is a figure for demonstrating the semiconductor device of a reference example. 参考例の半導体装置の製造方法の一例を示すフローチャートである。It is a flowchart which shows an example of the manufacturing method of the semiconductor device of a reference example. 第２の実施の形態の半導体装置の第２接合層のせん断強度を示すグラフである。It is a graph which shows the shear strength of the 2nd junction layer of the semiconductor device of 2nd Embodiment. 第３の実施の形態の半導体装置の側断面図（その１）である。It is a side sectional view (the 1) of the semiconductor device of 3rd Embodiment. 第３の実施の形態の半導体装置の側断面図（その２）である。FIG. 2 is a side sectional view (No. 2) of the semiconductor device according to the third embodiment.

以下、図面を参照して、実施の形態について説明する。
［第１の実施の形態］
第１の実施の形態の半導体装置について、図１を用いて説明する。 Hereinafter, embodiments will be described with reference to the drawings.
[First Embodiment]
The semiconductor device of the first embodiment will be described with reference to FIG.

図１は、第１の実施の形態の半導体装置の側断面図である。
半導体装置１は、半導体ユニット２と、放熱部３とを有しており、半導体ユニット２と放熱部３とは外部接合層である第２接合層４により接合されている。 FIG. 1 is a side sectional view of the semiconductor device according to the first embodiment.
The semiconductor device 1 has a semiconductor unit 2 and a heat radiating unit 3, and the semiconductor unit 2 and the heat radiating unit 3 are bonded by a second bonding layer 4, which is an external bonding layer.

半導体ユニット２は、積層基板２１と、パワー半導体素子２３ａ，２３ｂと、プリント基板２５とを有し、これが封止樹脂２６により封止されている。
積層基板２１は、絶縁板２１ａと、絶縁板２１ａの裏面に形成された金属板２１ｂと、絶縁板２１ａのおもて面に形成された回路板２１ｃとを有している。 The semiconductor unit 2 has a laminated substrate 21, power semiconductor elements 23a and 23b, and a printed circuit board 25, which are sealed by a sealing resin 26.
The laminated substrate 21 has an insulating plate 21a, a metal plate 21b formed on the back surface of the insulating plate 21a, and a circuit plate 21c formed on the front surface of the insulating plate 21a.

絶縁板２１ａは、熱伝導性に優れた、アルミナ（Ａｌ2Ｏ3）、窒化アルミニウム（ＡｌＮ）、窒化珪素（ＳｉＮ）等の高熱伝導性のセラミックスにより構成されている。
金属板２１ｂは、熱伝導性に優れたアルミニウム（Ａｌ）、鉄（Ｆｅ）、銀（Ａｇ）、銅（Ｃｕ）等の金属により構成されている。このような金属板２１ｂは、後述する第２接合層４と接合する。 The insulating plate 21a is made of highly thermally conductive ceramics such as alumina (Al 2 O 3 ), aluminum nitride (AlN), and silicon nitride (SiN), which have excellent thermal conductivity.
The metal plate 21b is made of a metal such as aluminum (Al), iron (Fe), silver (Ag), and copper (Cu), which have excellent thermal conductivity. Such a metal plate 21b is joined to the second bonding layer 4 described later.

回路板２１ｃは、導電性に優れた銅等の金属により構成されており、複数の回路パターン２１ｃ１〜２１ｃ４を含んでいる。なお、回路板２１ｃが含む回路パターン２１ｃ１〜２１ｃ４は一例であって、この回路パターン２１ｃ１〜２１ｃ４以外の回路パターンを含む場合もある。 The circuit board 21c is made of a metal such as copper having excellent conductivity, and includes a plurality of circuit patterns 21c1 to 21c4. The circuit patterns 21c1 to 21c4 included in the circuit board 21c are examples, and may include circuit patterns other than the circuit patterns 21c1 to 21c4.

このような構成を有する積層基板２１として、例えば、ＤＣＢ（Direct Copper Bonding）基板、ＡＭＢ（Active Metal Blazed）基板を用いることができる。積層基板２１は、パワー半導体素子２３ａ，２３ｂで発生した熱を回路板２１ｃ、絶縁板２１ａ及び金属板２１ｂを介して、放熱部３側に伝導させることができる。 As the laminated substrate 21 having such a configuration, for example, a DCB (Direct Copper Bonding) substrate or an AMB (Active Metal Blazed) substrate can be used. The laminated substrate 21 can conduct the heat generated by the power semiconductor elements 23a and 23b to the heat radiating portion 3 side via the circuit plate 21c, the insulating plate 21a and the metal plate 21b.

パワー半導体素子２３ａ，２３ｂは、例えば、ＩＧＢＴ（Insulted Gate Bipolar Transistor）、パワーＭＯＳＦＥＴ（Metal Oxide Semiconductor Field Effect Transistor）等のスイッチング素子を含んでいる。このような半導体素子２３ａ，２３ｂは、例えば、裏面に主電極としてドレイン電極（または、コレクタ電極）を、おもて面に、主電極としてゲート電極及びソース電極（または、エミッタ電極）をそれぞれ備えている。 The power semiconductor elements 23a and 23b include switching elements such as an IGBT (Insulted Gate Bipolar Transistor) and a power MOSFET (Metal Oxide Semiconductor Field Effect Transistor), for example. Such semiconductor elements 23a and 23b are provided with, for example, a drain electrode (or collector electrode) as a main electrode on the back surface, and a gate electrode and a source electrode (or emitter electrode) as main electrodes on the front surface, respectively. ing.

また、半導体素子２３ａ，２３ｂは、ＳＢＤ（Schottky Barrier Diode）、ＦＷＤ（Free Wheeling Diode）等のダイオードを含んでいる。このような半導体素子２３ａ，２３ｂは、裏面に主電極としてカソード電極を、おもて面に主電極としてアノード電極をそれぞれ備えている。 Further, the semiconductor elements 23a and 23b include diodes such as SBD (Schottky Barrier Diode) and FWD (Free Wheeling Diode). Such semiconductor elements 23a and 23b are provided with a cathode electrode as a main electrode on the back surface and an anode electrode as a main electrode on the front surface, respectively.

また、パワー半導体素子２３ａ，２３ｂは、図１に示すような２つに限らず、必要に応じた数が設けられる。パワー半導体素子２３ａ，２３ｂは、回路パターン２１ｃ２，２１ｃ３上に、内部接合層である第１接合層２２ａ，２２ｂを介してそれぞれ配置されている。第１接合層２２ａ，２２ｂの材質については後述する。 Further, the power semiconductor elements 23a and 23b are not limited to the two as shown in FIG. 1, and any number may be provided as needed. The power semiconductor elements 23a and 23b are arranged on the circuit patterns 21c2 and 21c3 via the first bonding layers 22a and 22b, which are internal bonding layers, respectively. The materials of the first bonding layers 22a and 22b will be described later.

プリント基板２５は、絶縁性の基板のおもて面に回路パターン（図示を省略）が形成されており、回路パターンと電気的に接続されているピン型端子が形成されている。このようなプリント基板２５は、ピン型端子によりパワー半導体素子２３ａ，２３ｂの主電極等に第１接合層２４ａ，２４ｂを介して電気的に配置されている。なお、プリント基板２５は、必ずしも半導体ユニット２内に配置されなくてもよい。例えば、積層基板２１と半導体素子２３ａ，２３ｂとを封止樹脂２６で封止した半導体ユニット２に対して、積層基板２１等に設けられた外部導出端子に、半導体ユニット２の外部からプリント基板２５を接続してもよい。 The printed circuit board 25 has a circuit pattern (not shown) formed on the front surface of the insulating substrate, and a pin-type terminal electrically connected to the circuit pattern is formed. Such a printed circuit board 25 is electrically arranged on the main electrodes and the like of the power semiconductor elements 23a and 23b by pin-type terminals via the first bonding layers 24a and 24b. The printed circuit board 25 does not necessarily have to be arranged in the semiconductor unit 2. For example, with respect to the semiconductor unit 2 in which the laminated substrate 21 and the semiconductor elements 23a and 23b are sealed with the sealing resin 26, the printed circuit board 25 is connected to the external lead-out terminal provided on the laminated substrate 21 or the like from the outside of the semiconductor unit 2. May be connected.

なお、図１には、パワー半導体素子２３ａ，２３ｂとプリント基板２５とがピン型端子で接続されている。しかし、パワー半導体素子２３ａ，２３ｂ及びプリント基板２５、パワー半導体素子２３ａ，２３ｂ及び回路板２１ｃ、回路板２１ｃ同士、また、パワー半導体素子２３ａ，２３ｂまたは回路板２１ｃと外部導出端子（図示省略）は、リードフレームやワイヤーボンディングによって接続されていてもよい。 In FIG. 1, the power semiconductor elements 23a and 23b and the printed circuit board 25 are connected by pin-type terminals. However, the power semiconductor elements 23a, 23b and the printed substrate 25, the power semiconductor elements 23a, 23b and the circuit board 21c, the circuit boards 21c, and the power semiconductor elements 23a, 23b or the circuit board 21c and the external lead-out terminal (not shown) are , May be connected by lead frame or wire bonding.

なお、第１接合層２２ａ，２２ｂ，２４ａ，２４ｂは、適用温度（溶融温度）が２２０℃を超える材料のはんだ材が多く用いられるが、２００℃以上、２２０℃以下の溶融温度のはんだ材も用いられる。このような第１接合層２２ａ，２２ｂ，２４ａ，２４ｂには、例えば、錫（Ｓｎ）−アンチモン（Ｓｂ）系合金、錫−銀−銅系合金、錫−銀系合金、または、錫−銅系合金等を含むクリームはんだまたは板はんだ（やにを含まない）といった第１接合材を用いることができる。 As the first bonding layers 22a, 22b, 24a, 24b, solder materials having an application temperature (melting temperature) of more than 220 ° C. are often used, but solder materials having a melting temperature of 200 ° C. or higher and 220 ° C. or lower are also used. Used. Such first bonding layers 22a, 22b, 24a, 24b may contain, for example, a tin (Sn) -antimon (Sb) alloy, a tin-silver-copper alloy, a tin-silver alloy, or a tin-copper. A first bonding material such as cream solder containing a system alloy or the like or plate solder (not including tin) can be used.

封止樹脂２６は、例えば、マレイミド変性エポキシ樹脂、マレイミド変性フェノール樹脂、マレイミド樹脂等の熱硬化性樹脂で構成されている。このような封止樹脂２６は、積層基板２１と、パワー半導体素子２３ａ，２３ｂと、プリント基板２５とを封止している。封止樹脂２６は、積層基板２１の金属板２１ｂの裏面が露出されるように積層基板２１を封止する。 The sealing resin 26 is composed of, for example, a thermosetting resin such as a maleimide-modified epoxy resin, a maleimide-modified phenol resin, or a maleimide resin. Such a sealing resin 26 seals the laminated substrate 21, the power semiconductor elements 23a and 23b, and the printed circuit board 25. The sealing resin 26 seals the laminated substrate 21 so that the back surface of the metal plate 21b of the laminated substrate 21 is exposed.

このような半導体ユニット２は、積層基板２１に第１接合材を介してパワー半導体素子２３ａ，２３ｂを設け、さらに、パワー半導体素子２３ａ，２３ｂの主電極に第１接合材を介してプリント基板２５を設ける。溶融させた第１接合材を固化して構成される第１接合層２２ａ，２２ｂ，２４ａ，２４ｂにより、積層基板２１とパワー半導体素子２３ａ，２３ｂとを接合し、また、パワー半導体素子２３ａ，２３ｂとプリント基板２５とを接合する。これらを所定の金型内にセットする。そして、金型内に樹脂を充填して、積層基板２１、パワー半導体素子２３ａ，２３ｂ、プリント基板２５を封止することで、半導体ユニット２が得られる。なお、半導体ユニット２の製造方法の詳細については後述する。 In such a semiconductor unit 2, the power semiconductor elements 23a and 23b are provided on the laminated substrate 21 via the first bonding material, and the printed circuit board 25 is further provided on the main electrodes of the power semiconductor elements 23a and 23b via the first bonding material. Is provided. The laminated substrate 21 and the power semiconductor elements 23a and 23b are bonded by the first bonding layers 22a, 22b, 24a and 24b formed by solidifying the melted first bonding material, and the power semiconductor elements 23a and 23b are also bonded. And the printed circuit board 25 are joined. These are set in a predetermined mold. Then, the semiconductor unit 2 is obtained by filling the mold with resin and sealing the laminated substrate 21, the power semiconductor elements 23a and 23b, and the printed circuit board 25. The details of the manufacturing method of the semiconductor unit 2 will be described later.

放熱部３は、放熱板３ａと、冷却器３ｂとを含んでいる。
放熱板３ａは、熱伝導性に優れた、例えば、銅または銅合金により構成されている。また、耐食性を向上させるために、例えば、ニッケル（Ｎｉ）等の材料をめっき処理等により放熱板３ａの表面に形成してもよい。具体的には、ニッケルの他に、ニッケル−リン（Ｐ）合金、ニッケル−ボロン（Ｂ）等がある。 The heat radiating unit 3 includes a heat radiating plate 3a and a cooler 3b.
The heat radiating plate 3a is made of, for example, copper or a copper alloy having excellent thermal conductivity. Further, in order to improve the corrosion resistance, for example, a material such as nickel (Ni) may be formed on the surface of the heat radiating plate 3a by plating or the like. Specifically, in addition to nickel, there are nickel-phosphorus (P) alloy, nickel-boron (B) and the like.

冷却器３ｂは、熱伝導性に優れたアルミニウム、鉄、銀、銅等により構成されている。なお、冷却器３ｂを構成するアルミニウム、鉄、銀、銅等は合金でもよい。冷却器３ｂは、耐食性を向上させるために、例えば、ニッケル等のめっき材により表面がめっきされてもよい。また、冷却器３ｂには、フィン、または、複数のフィンから構成されるヒートシンク並びに水冷による冷却装置等を適用することができる。 The cooler 3b is made of aluminum, iron, silver, copper or the like having excellent thermal conductivity. The aluminum, iron, silver, copper and the like constituting the cooler 3b may be alloys. The surface of the cooler 3b may be plated with a plating material such as nickel in order to improve the corrosion resistance. Further, a fin, a heat sink composed of a plurality of fins, a water-cooled cooling device, or the like can be applied to the cooler 3b.

放熱板３ａと冷却器３ｂとは、はんだ材または銀ろう等によって接合されてもよい。
また、放熱部３は、放熱板３ａと、冷却器３ｂとに分かれていなくても、一体型でもよい。その場合は、熱伝導性に優れたアルミニウム、鉄、銀、銅等により構成される。そして、耐食性を向上させるために、例えば、ニッケル等の材料をめっき処理等により放熱部３の表面に形成してもよい。具体的には、ニッケルの他に、ニッケル−リン合金、ニッケル−ボロン等がある。さらに、第２接合材と密着性を向上させるために、第２接合層４との接合表面は銅または銅合金をめっき処理等により形成してもよい。 The heat radiating plate 3a and the cooler 3b may be joined by a solder material, silver brazing or the like.
Further, the heat radiating unit 3 does not have to be divided into the heat radiating plate 3a and the cooler 3b, but may be an integrated type. In that case, it is composed of aluminum, iron, silver, copper, etc., which have excellent thermal conductivity. Then, in order to improve the corrosion resistance, for example, a material such as nickel may be formed on the surface of the heat radiating portion 3 by a plating treatment or the like. Specifically, in addition to nickel, there are nickel-phosphorus alloy, nickel-boron and the like. Further, in order to improve the adhesion to the second bonding material, copper or a copper alloy may be formed on the bonding surface with the second bonding layer 4 by plating or the like.

したがって、第２接合層４側の放熱部３の表面、つまり第２接合層４が配置される放熱部３の表面（接合面）は、接合強度の点から銅または銅合金、または、ニッケルまたはニッケル合金がめっき処理されることが好ましい。 Therefore, the surface of the heat radiating portion 3 on the second bonding layer 4 side, that is, the surface (bonding surface) of the heat radiating portion 3 on which the second bonding layer 4 is arranged is copper or a copper alloy, nickel or nickel or copper or a copper alloy from the viewpoint of bonding strength. It is preferable that the nickel alloy is plated.

このような放熱部３は、積層基板２１を介して伝導された半導体素子２３ａ，２３ｂから発せられた熱を外部に放出して半導体装置１を冷却することができる。
第２接合層４は、半導体ユニット２の封止樹脂２６から露出された金属板２１ｂの裏面と放熱部３の放熱板３ａとを接合する。このような第２接合層４は、錫−ビスマス（Ｂｉ）合金粒子と金属粒子とを含有した第２接合材が半導体ユニット２の金属板２１ｂの裏面または放熱部３の放熱板３ａのいずれかに形成される。そして、半導体ユニット２と放熱部３とが第２接合材を介して接合され、液相焼結されることで第２接合層４が構成される。 Such a heat radiating unit 3 can cool the semiconductor device 1 by releasing heat generated from the semiconductor elements 23a and 23b conducted through the laminated substrate 21 to the outside.
The second bonding layer 4 joins the back surface of the metal plate 21b exposed from the sealing resin 26 of the semiconductor unit 2 and the heat radiating plate 3a of the heat radiating portion 3. In such a second bonding layer 4, the second bonding material containing tin-bismuth (Bi) alloy particles and metal particles is either the back surface of the metal plate 21b of the semiconductor unit 2 or the heat radiating plate 3a of the heat radiating portion 3. Is formed in. Then, the semiconductor unit 2 and the heat radiating portion 3 are bonded via the second bonding material, and the second bonding layer 4 is formed by liquid phase sintering.

なお、液相焼結とは、難焼結性の金属に、それより低い融点の金属を少量加え、生成する液相の表面張力によって粒子再配列を誘起し、液相中の速い拡散、溶解・析出、固相粒子の成長等を経て、緻密化するプロセスである。また、既述の通り、金属板２１ｂや放熱部３等の被接合材の接合面は、銅または銅合金がめっき処理されることが好ましい。また、同様にニッケルまたはニッケル合金も好ましい。これは、第２接合材とこれらの被接合材の接合強度が良好であるからである。被接合材の銅またはニッケルが第２接合材に拡散し、錫等と合金を形成するために、接合強度が高いと考えられる。 In liquid phase sintering, a small amount of a metal having a melting point lower than that of a difficult-to-sinter metal is added, and particle rearrangement is induced by the surface tension of the generated liquid phase, resulting in rapid diffusion and dissolution in the liquid phase. -It is a process of densification through precipitation, growth of solid phase particles, etc. Further, as described above, it is preferable that copper or a copper alloy is plated on the joint surface of the material to be joined such as the metal plate 21b and the heat radiating portion 3. Similarly, nickel or nickel alloy is also preferable. This is because the bonding strength between the second bonding material and these materials to be bonded is good. It is considered that the bonding strength is high because copper or nickel of the material to be bonded diffuses into the second bonding material and forms an alloy with tin or the like.

なお、かかる説明は、本実施の形態の理解のための考察に過ぎず、本実施の形態は上記の特定の理論に限定されるものではない。なお、銅合金とは、主成分として銅を８０ａｔ％以上含有する合金であり、ニッケル合金とは、主成分としてニッケルを８０ａｔ％以上含有する合金である。 It should be noted that such an explanation is merely a consideration for understanding the present embodiment, and the present embodiment is not limited to the above-mentioned specific theory. The copper alloy is an alloy containing 80 at% or more of copper as a main component, and the nickel alloy is an alloy containing 80 at% or more of nickel as a main component.

このようにして構成される第２接合層４の厚さは、好ましくは、５０μｍ以上、２００μｍ以下であり、より好ましくは、５０μｍ以上、１００μｍ以下である。なお、金属粒子は、例えば、銀、銅、金（Ａｕ）またはニッケルのうちのいずれか（またはその合金）が選択される。特に、第１の実施の形態では、金属粒子として、銀粒子が用いられている場合を例に挙げて説明する。 The thickness of the second bonding layer 4 thus constructed is preferably 50 μm or more and 200 μm or less, and more preferably 50 μm or more and 100 μm or less. As the metal particles, for example, any one of silver, copper, gold (Au) and nickel (or an alloy thereof) is selected. In particular, in the first embodiment, a case where silver particles are used as the metal particles will be described as an example.

錫−ビスマス合金粒子と銀粒子とを含む第２接合材は、溶媒としてエタノール等の有機溶媒が用いられて錫−ビスマス合金粒子と、銀粒子とが混合される。なお、この際の銀粒子の粒径は０．１μｍ以上、１０μｍ以下、錫−ビスマス合金粒子の粒径は２μｍ程度であり、銀粒子の粒径は、錫−ビスマス合金粒子の粒径と同程度か、または大きいことを要する。 In the second bonding material containing the tin-bismuth alloy particles and the silver particles, an organic solvent such as ethanol is used as a solvent, and the tin-bismuth alloy particles and the silver particles are mixed. At this time, the particle size of the silver particles is 0.1 μm or more and 10 μm or less, the particle size of the tin-bismuth alloy particles is about 2 μm, and the particle size of the silver particles is the same as the particle size of the tin-bismuth alloy particles. It needs to be degree or large.

なお、第２接合層４（並びに第２接合材）の詳細については後述する。
次に、このような半導体装置１の製造方法について、図２を用いて説明する。
図２は、第１の実施の形態の半導体装置の製造方法の一例を示すフローチャートである。 The details of the second bonding layer 4 (and the second bonding material) will be described later.
Next, a method of manufacturing such a semiconductor device 1 will be described with reference to FIG.
FIG. 2 is a flowchart showing an example of a method for manufacturing a semiconductor device according to the first embodiment.

半導体装置１は、以下の工程にしたがって製造することができる。
［ステップＳ１］ 半導体ユニット２を組み立てる。
半導体ユニット２の組み立てはさらに以下の工程を含む。 The semiconductor device 1 can be manufactured according to the following steps.
[Step S1] Assemble the semiconductor unit 2.
Assembling the semiconductor unit 2 further includes the following steps.

［ステップＳ１ａ］ 半導体ユニット２の構成を用意する。半導体ユニット２の構成とは、例えば、積層基板２１と、パワー半導体素子２３ａ，２３ｂと、プリント基板２５と、封止するための封止樹脂等である。 [Step S1a] The configuration of the semiconductor unit 2 is prepared. The configuration of the semiconductor unit 2 is, for example, a laminated substrate 21, power semiconductor elements 23a and 23b, a printed circuit board 25, a sealing resin for sealing, and the like.

また、放熱部３も予め用意しておく。
［ステップＳ１ｂ］ 積層基板２１の回路パターン２１ｃ２，２１ｃ３上に、第１接合材（図示を省略）を介してパワー半導体素子２３ａ，２３ｂを配置する。 In addition, the heat radiating unit 3 is also prepared in advance.
[Step S1b] Power semiconductor elements 23a and 23b are arranged on the circuit patterns 21c2 and 21c3 of the laminated substrate 21 via a first bonding material (not shown).

第１接合材は、焼結前の第１接合層２２ａ，２２ｂであって、融点が２２０℃よりも高い、例えば、２３０℃である錫−アンチモン系合金を含む。積層基板２１の回路パターン２１ｃ２，２１ｃ３とパワー半導体素子２３ａ，２３ｂとの間に設けられた第１接合材を加熱により溶融して、固化することで、積層基板２１とパワー半導体素子２３ａ，２３ｂとの間に第１接合層２２ａ，２２ｂが構成されて、積層基板２１にパワー半導体素子２３ａ，２３ｂを配置することができる。 The first bonding material contains tin-antimony alloys which are the first bonding layers 22a and 22b before sintering and have a melting point higher than 220 ° C., for example, 230 ° C. The first bonding material provided between the circuit patterns 21c2 and 21c3 of the laminated substrate 21 and the power semiconductor elements 23a and 23b is melted by heating and solidified to form the laminated substrate 21 and the power semiconductor elements 23a and 23b. The first bonding layers 22a and 22b are formed between the two, and the power semiconductor elements 23a and 23b can be arranged on the laminated substrate 21.

［ステップＳ１ｃ］ パワー半導体素子２３ａ，２３ｂのおもて面の主電極に第１接合材を介してプリント基板２５を配置する。
なお、この場合でも、ステップＳ１ｂと同様にして、パワー半導体素子２３ａ，２３ｂとプリント基板２５との間に設けられた第１接合材を溶融して、固化することで、パワー半導体素子２３ａ，２３ｂとプリント基板２５との間に第１接合層２４ａ，２４ｂが構成されて、パワー半導体素子２３ａ，２３ｂとプリント基板２５とを接合することができる。 [Step S1c] The printed circuit board 25 is arranged on the main electrodes on the front surfaces of the power semiconductor elements 23a and 23b via the first bonding material.
Even in this case, the power semiconductor elements 23a and 23b are formed by melting and solidifying the first bonding material provided between the power semiconductor elements 23a and 23b and the printed circuit board 25 in the same manner as in step S1b. First bonding layers 24a and 24b are formed between the surface and the printed circuit board 25, and the power semiconductor elements 23a and 23b and the printed circuit board 25 can be bonded to each other.

なお、ステップＳ１ｂ，Ｓ１ｃの工程は同時に行うことができる。すなわち、積層基板２１に第１接合材を介してパワー半導体素子２３ａ，２３ｂを配置し、パワー半導体素子２３ａ，２３ｂに第１接合材を介してプリント基板２５を配置する。そして、それぞれの第１接合材を溶融して、固化することで、積層基板２１にパワー半導体素子２３ａ，２３ｂを第１接合層２２ａ，２２ｂを介して配置し、パワー半導体素子２３ａ，２３ｂとプリント基板２５とを第１接合層２４ａ，２４ｂを介して接合することができる。 The steps S1b and S1c can be performed at the same time. That is, the power semiconductor elements 23a and 23b are arranged on the laminated substrate 21 via the first bonding material, and the printed circuit board 25 is arranged on the power semiconductor elements 23a and 23b via the first bonding material. Then, by melting and solidifying each of the first bonding materials, the power semiconductor elements 23a and 23b are arranged on the laminated substrate 21 via the first bonding layers 22a and 22b, and printed with the power semiconductor elements 23a and 23b. The substrate 25 can be bonded via the first bonding layers 24a and 24b.

［ステップＳ１ｄ］ ステップＳ１ｂ，Ｓ１ｃで積層基板２１にパワー半導体素子２３ａ，２３ｂを配置して、パワー半導体素子２３ａ，２３ｂにプリント基板２５を接合することにより構成される構造体を封止樹脂２６で封止する。 [Step S1d] In steps S1b and S1c, the power semiconductor elements 23a and 23b are arranged on the laminated substrate 21, and the printed circuit board 25 is bonded to the power semiconductor elements 23a and 23b. Seal.

この際、封止樹脂２６は、金属板２１ｂの放熱部３と対向する裏面全面を封止せずに露出して、半導体ユニット２を構成する。
以上により、半導体ユニット２を得ることができる。 At this time, the sealing resin 26 constitutes the semiconductor unit 2 by exposing the entire back surface of the metal plate 21b facing the heat radiating portion 3 without sealing.
From the above, the semiconductor unit 2 can be obtained.

［ステップＳ２］ 半導体ユニット２の露出された、少なくとも金属板２１ｂの裏面全面に第２接合材（図示を省略）を配置して、第２接合材を介して半導体ユニット２に放熱部３を取り付ける。 [Step S2] A second bonding material (not shown) is arranged on at least the entire back surface of the exposed metal plate 21b of the semiconductor unit 2, and the heat radiating portion 3 is attached to the semiconductor unit 2 via the second bonding material. ..

この際の半導体ユニット２と放熱部３との接合加圧は、１ｋＰａ以上、２００ｋＰａ以下の低加圧接合で行われる。
［ステップＳ３］ 半導体ユニット２に第２接続材を介して放熱部３を取り付けたものを所定のチャンバー内にセットして加熱する。 At this time, the bonding pressure between the semiconductor unit 2 and the heat radiating unit 3 is performed by a low pressure bonding of 1 kPa or more and 200 kPa or less.
[Step S3] A semiconductor unit 2 to which a heat radiating portion 3 is attached via a second connecting material is set in a predetermined chamber and heated.

時間の経過に伴って、加熱温度を所定の昇温率で増加させる。そして、加熱温度が、所定の接合温度、例えば、１８０℃以上、２２０℃以下になるとその温度を維持しつつ、チャンバー内にギ酸を噴霧して、ギ酸雰囲気中による加熱を行う。 With the passage of time, the heating temperature is increased by a predetermined rate of temperature rise. Then, when the heating temperature becomes a predetermined joining temperature, for example, 180 ° C. or higher and 220 ° C. or lower, formic acid is sprayed into the chamber while maintaining the temperature, and heating is performed in a formic acid atmosphere.

第２接合材が、錫−ビスマス合金粒子と銀粒子とを含むと、半導体ユニット２と放熱部３とに対する第２接合材による接合温度を、第１接合層２２ａ，２２ｂ，２４ａ，２４ｂの融点よりも低い１８０℃以上、２２０℃以下とすることができる。なお、接合温度とは、第２接合材を加熱して、半導体ユニット２と放熱板３ａとが接合する時の温度である。 When the second bonding material contains tin-bismuth alloy particles and silver particles, the bonding temperature of the second bonding material to the semiconductor unit 2 and the heat radiating portion 3 is set to the melting point of the first bonding layers 22a, 22b, 24a, 24b. It can be 180 ° C. or higher and 220 ° C. or lower, which is lower than that. The bonding temperature is a temperature at which the semiconductor unit 2 and the heat radiating plate 3a are bonded by heating the second bonding material.

これにより、第１接合層２２ａ，２２ｂ，２４ａ，２４ｂが溶融することなく、半導体ユニット２と放熱部３とを接合することができる。
また、このような焼結をギ酸雰囲気中で行うことにより、ギ酸の還元効果に基づき、錫−ビスマス合金粒子の酸化を抑制しつつ、第２接合材の濡れ性を向上させることができる。また、放熱部３の放熱板３ａの酸化も抑制することができる。 As a result, the semiconductor unit 2 and the heat radiating portion 3 can be bonded without melting the first bonding layers 22a, 22b, 24a, and 24b.
Further, by performing such sintering in a formic acid atmosphere, it is possible to improve the wettability of the second bonding material while suppressing the oxidation of the tin-bismuth alloy particles based on the reducing effect of formic acid. In addition, oxidation of the heat radiating plate 3a of the heat radiating unit 3 can be suppressed.

以上の工程により、図１に示した半導体装置１を製造することができる。
次に、第２接合層４（第２接合材）について説明する。
既述の通り、第２接合材は、錫−ビスマス合金粒子と、銀粒子とを含むものである。 By the above steps, the semiconductor device 1 shown in FIG. 1 can be manufactured.
Next, the second bonding layer 4 (second bonding material) will be described.
As described above, the second bonding material contains tin-bismuth alloy particles and silver particles.

ここで、錫とビスマスとに関する状態図について、図３を用いて説明する。
図３は、錫とビスマスとに関する状態図である。
なお、図３の下側横軸は、錫とビスマスとの組成比（原子パーセント（ａｔ％））を示しており、上側横軸は、錫とビスマスとの組成比（重量パーセント（ｗｔ％））を示している。また、図３の縦軸は、温度（℃）を示している。 Here, a phase diagram relating to tin and bismuth will be described with reference to FIG.
FIG. 3 is a phase diagram relating to tin and bismuth.
The lower horizontal axis of FIG. 3 shows the composition ratio of tin and bismuth (atomic percent (at%)), and the upper horizontal axis shows the composition ratio of tin and bismuth (weight percent (wt%)). ) Is shown. The vertical axis of FIG. 3 indicates the temperature (° C.).

上記の半導体装置１の製造方法で説明したように、第１接合層２２ａ，２２ｂ，２４ａ，２４ｂが溶融しないためには、半導体ユニット２と放熱板３ａとの接合温度は、２２０℃以下、好ましくは２００℃以下であることを要する。 As described in the above-described method for manufacturing the semiconductor device 1, the bonding temperature between the semiconductor unit 2 and the heat radiating plate 3a is preferably 220 ° C. or lower so that the first bonding layers 22a, 22b, 24a, and 24b do not melt. Must be below 200 ° C.

そこで、２００℃に対して、例えば、３０℃程度余裕をもって、融点が１７０℃以下のビスマスの組成比（含有量）の範囲は、図３によれば、４２．５ｗｔ％以上、６７．５ｗｔ％以下となる。なお、ビスマスが５７ｗｔ％の際は共晶となる。 Therefore, according to FIG. 3, the range of the composition ratio (content) of bismuth having a melting point of 170 ° C. or lower with a margin of about 30 ° C. with respect to 200 ° C. is 42.5 wt% or more and 67.5 wt%. It becomes as follows. When the bismuth is 57 wt%, it becomes eutectic.

次に、第２接合材の錫−ビスマス合金粒子において、ビスマスが４２．５ｗｔ％、５７ｗｔ％、６７．５ｗｔ％の場合における、第２接合材から生成される第２接合層４の接合強度（せん断強度）について図４を用いて説明する。 Next, in the tin-bismuth alloy particles of the second bonding material, the bonding strength of the second bonding layer 4 generated from the second bonding material when the bismuth is 42.5 wt%, 57 wt%, and 67.5 wt% ( Shear strength) will be described with reference to FIG.

図４は、第１の実施の形態の半導体装置の第２接合層のせん断強度を示すグラフである。
なお、図４では、錫−ビスマス合金粒子と銀粒子とを含有させた第２接合材から液相焼結させた第２接合層４に対して室温でせん断試験を行って得られたせん断強度について示している。なお、液相焼結については後述する。 FIG. 4 is a graph showing the shear strength of the second junction layer of the semiconductor device of the first embodiment.
In FIG. 4, the shear strength obtained by performing a shear test at room temperature on the second bonding layer 4 liquid-phase sintered from the second bonding material containing tin-bismuth alloy particles and silver particles. Is shown. The liquid phase sintering will be described later.

また、図４の横軸は、第２接合材における錫−ビスマス合金粒子の含有量（ｗｔ％）を、縦軸は、せん断強度（ＭＰａ）をそれぞれ表している。なお、本実施の形態ではこれを強度曲線と呼ぶ。 The horizontal axis of FIG. 4 represents the content (wt%) of tin-bismuth alloy particles in the second bonding material, and the vertical axis represents the shear strength (MPa). In this embodiment, this is called an intensity curve.

また、図４のせん断強度で計測される第２接合層４に液相焼結される第２接合材が含む錫−ビスマス合金粒子が、ビスマスが４２．５ｗｔ％（丸（●）（Ｓｎ−４２．５Ｂｉ））、５７ｗｔ％（四角（■）（Ｓｎ−５７Ｂｉ））、６７．５ｗｔ％（三角（▲）（Ｓｎ−６７．５Ｂｉ））の場合についてそれぞれ表している。 Further, the tin-bismuth alloy particles contained in the second bonding material liquid-phase sintered in the second bonding layer 4 measured by the shear strength in FIG. 4 have a bismuth content of 42.5 wt% (round (●) (Sn-). 42.5 wt%)), 57 wt% (square (■) (Sn-57Bi)), and 67.5 wt% (triangle (▲) (Sn-67.5Bi)) are shown.

また、図４のせん断強度は、第２接合材を挟んだ半導体ユニット２と放熱部３との接合加圧を１ｋＰａ以上、２００ｋＰａ以下の低加圧接合で接合している。高い加圧力で接合すると、素子が破壊したり、半導体ユニット２に亀裂が入ったりするため、２００ｋＰａ以下が好ましい。また、１ｋＰａ以上で加圧することが好ましい。これは、１ｋＰａ以上の加圧により金属粒子と錫−ビスマス合金粒子とが密着し、反応性が向上するためである。より好ましくは５ｋＰａ以上である。なお、この加圧は、半導体ユニット２の自重以外に外部より加える力によるものである。 Further, the shear strength in FIG. 4 is such that the semiconductor unit 2 sandwiching the second bonding material and the heat radiating portion 3 are bonded by a low pressure bonding of 1 kPa or more and 200 kPa or less. If joining is performed with a high pressing force, the element may be destroyed or the semiconductor unit 2 may be cracked. Therefore, 200 kPa or less is preferable. Further, it is preferable to pressurize at 1 kPa or more. This is because the metal particles and the tin-bismuth alloy particles are brought into close contact with each other by a pressure of 1 kPa or more, and the reactivity is improved. More preferably, it is 5 kPa or more. This pressurization is due to a force applied from the outside in addition to the weight of the semiconductor unit 2.

このようなものをビスマスの含有量ごとに６つ用意して、６つの平均値を図４のせん断強度としている。
このグラフによれば、錫−ビスマス合金粒子におけるビスマスが４２．５ｗｔ％以上、６７．５ｗｔ％以下の範囲において、錫−ビスマス合金粒子の含有量は、せん断強度が最小強度（錫−ビスマス合金粒子が１０ｗｔ％の時の６ＭＰａ）に対して３０％程度向上し、１０ＭＰａを超えている、１５ｗｔ％以上、４５ｗｔ％以下（図４に示すグラフ中の（ａ）の範囲）であることが望ましい。 Six such materials are prepared for each bismuth content, and the average value of the six is used as the shear strength in FIG.
According to this graph, in the range where the bismuth in the tin-bismuth alloy particles is 42.5 wt% or more and 67.5 wt% or less, the content of the tin-bismuth alloy particles has the minimum shear strength (tin-bismuth alloy particles). It is desirable that the content is improved by about 30% with respect to (6 MPa when 10 wt%), exceeds 10 MPa, and is 15 wt% or more and 45 wt% or less (range (a) in the graph shown in FIG. 4).

また、錫−ビスマス合金粒子の含有量は、強度が最小強度（６ＭＰａ）に対して１００％程度向上している、２０ｗｔ％以上、４０ｗｔ％以下（図４に示すグラフ中の（ｂ）の範囲）であることがより望ましい。 Further, the content of the tin-bismuth alloy particles is 20 wt% or more and 40 wt% or less (the range of (b) in the graph shown in FIG. 4), in which the strength is improved by about 100% with respect to the minimum strength (6 MPa). ) Is more desirable.

さらに、錫−ビスマス合金粒子の含有量は、２４ｗｔ％以上、３６ｗｔ％以下（図４に示すグラフ中の（ｃ）の範囲）であることがより望ましい。これは、各組成の強度曲線のピーク値の範囲であり、最もせん断強度の高い組成範囲である。 Further, the content of the tin-bismuth alloy particles is more preferably 24 wt% or more and 36 wt% or less (range (c) in the graph shown in FIG. 4). This is the range of the peak value of the strength curve of each composition, and is the composition range having the highest shear strength.

なお、半導体装置１の耐熱信頼性を満たすためには、１０ＭＰａ以上のせん断強度であることがより好ましい。この強度曲線のグラフによれば、例えば、錫−ビスマス合金粒子の組成がＳｎ−５７Ｂｉである時に、錫−ビスマス合金粒子が３０ｗｔ％（７０Ａｇ−１２．９Ｓｎ−１７．１Ｂｉ）の場合に最も高いせん断強度（ピーク値）を示している。なお、Ｓｎ−５７Ｂｉとは、錫−ビスマス合金粒子において、ビスマスが５７ｗｔ％、錫が４３ｗｔ％であることを示す。 In order to satisfy the heat resistance reliability of the semiconductor device 1, it is more preferable that the shear strength is 10 MPa or more. According to the graph of this strength curve, for example, when the composition of the tin-bismuth alloy particles is Sn-57Bi, the tin-bismuth alloy particles are the highest when the composition is 30 wt% (70Ag-12.9Sn-17.1Bi). Shows the shear strength (peak value). Note that Sn-57Bi indicates that the tin-bismuth alloy particles contain 57 wt% of bismuth and 43 wt% of tin.

なお、せん断強度は、銅板の間に第２接合材を挟み、加熱し、接合した後、室温でせん断力を測定して求めたものである。
次に、このような銀−錫−ビスマスの組成に基づいて、銀−錫−ビスマスの組成の範囲について、図５を用いて説明する。 The shear strength was determined by sandwiching a second bonding material between copper plates, heating, bonding, and then measuring the shear force at room temperature.
Next, based on such a composition of silver-tin-bismuth, the range of the composition of silver-tin-bismuth will be described with reference to FIG.

図５は、銀と錫とビスマスとに関して、図３及び図４から導かれた、接合温度及びせん断強度を満足する組成範囲を示す３元図である。
なお、図５の３元図中には、銀、錫、ビスマスの範囲に対応付けた種類の破線が記入されている。 FIG. 5 is a ternary diagram showing a composition range of silver, tin, and bismuth that satisfies the bonding temperature and shear strength, which are derived from FIGS. 3 and 4.
In the ternary diagram of FIG. 5, a broken line of a type corresponding to the range of silver, tin, and bismuth is written.

各破線により囲まれる、銀−錫−ビスマスの組成範囲は、例えば、図５に示されるような３つの範囲（範囲（Ａ），（Ｂ），（Ｃ））の含有量（ｗｔ％）で表すことができる。
この図によれば、図４で示した範囲（ａ）に相当する範囲は、図５における範囲（Ａ）である。具体的には、図５の銀−錫−ビスマスの３元図において、５０ｗｔ％≦Ａｇ≦８５ｗｔ％、７．８ｗｔ％≦Ｓｎ≦２０．７ｗｔ％、１０．２ｗｔ％≦Ｂｉ≦２４．３ｗｔ％を満たす領域である。 The composition range of silver-tin-bismuth surrounded by each broken line is, for example, the content (wt%) of three ranges (ranges (A), (B), (C)) as shown in FIG. Can be represented.
According to this figure, the range corresponding to the range (a) shown in FIG. 4 is the range (A) in FIG. Specifically, in the silver-tin-bismuth ternary diagram of FIG. 5, 50 wt% ≤ Ag ≤ 85 wt%, 7.8 wt% ≤ Sn ≤ 20.7 wt%, 10.2 wt% ≤ Bi ≤ 24.3 wt%. It is an area that satisfies.

また、図４で示した範囲（ｂ）に相当する範囲は、図５における範囲（Ｂ）である。具体的には、図５の銀−錫−ビスマスの３元図において、６０ｗｔ％≦Ａｇ≦８０ｗｔ％、６．５ｗｔ％≦Ｓｎ≦２３ｗｔ％、８．５ｗｔ％≦Ｂｉ≦２７ｗｔ％を満たす領域である。 The range corresponding to the range (b) shown in FIG. 4 is the range (B) in FIG. Specifically, in the silver-tin-bismuth ternary diagram of FIG. 5, in the region satisfying 60 wt% ≤ Ag ≤ 80 wt%, 6.5 wt% ≤ Sn ≤ 23 wt%, 8.5 wt% ≤ Bi ≤ 27 wt%. be.

また、図４で示した範囲（ｃ）に相当する範囲は、図５における範囲（Ｃ）である。具体的には、図５の銀−錫−ビスマスの３元図において、６４ｗｔ％≦Ａｇ≦７６ｗｔ％、７．８ｗｔ％≦Ｓｎ≦２０．７ｗｔ％、１０．２ｗｔ％≦Ｂｉ≦２４．３ｗｔ％を満たす領域である。 The range corresponding to the range (c) shown in FIG. 4 is the range (C) in FIG. Specifically, in the silver-tin-bismuth ternary diagram of FIG. 5, 64 wt% ≤ Ag ≤ 76 wt%, 7.8 wt% ≤ Sn ≤ 20.7 wt%, 10.2 wt% ≤ Bi ≤ 24.3 wt%. It is an area that satisfies.

上述のような銀−錫−ビスマスの組成範囲において、銅板に対するせん断強度（接合強度）は良好であり、また、被接合材として銅板に代わってニッケル板を用いた場合でも同様にせん断強度は良好であった。 In the composition range of silver-tin-bismuth as described above, the shear strength (bonding strength) with respect to the copper plate is good, and the shear strength is also good when a nickel plate is used instead of the copper plate as the material to be bonded. Met.

次に、このような第２接合層４における再溶融温度について図６を用いて説明する。
図６は、第１の実施の形態の半導体装置の第２接合層の再溶融温度を示すグラフである。具体的には、第２接合材における錫−ビスマス合金粒子の含有量は３０ｗｔ％、錫−ビスマス合金粒子におけるビスマスが５７ｗｔ％である。 Next, the remelting temperature in such a second bonding layer 4 will be described with reference to FIG.
FIG. 6 is a graph showing the remelting temperature of the second junction layer of the semiconductor device of the first embodiment. Specifically, the content of the tin-bismuth alloy particles in the second bonding material is 30 wt%, and the bismuth in the tin-bismuth alloy particles is 57 wt%.

図６では、半導体装置１の第２接合層４に対して、示差走査熱量測定（ＤＳＣ : Differential Scanning Calorimetry）を用いて行った熱分析結果を示すものである。
また、図６の横軸は、計測時の第２接合層４に対する温度（℃）を、縦軸は、その際の第２接合層４の熱量（ｍＶ）をそれぞれ表している。 FIG. 6 shows the results of thermal analysis performed on the second junction layer 4 of the semiconductor device 1 by using differential scanning calorimetry (DSC).
Further, the horizontal axis of FIG. 6 represents the temperature (° C.) with respect to the second bonding layer 4 at the time of measurement, and the vertical axis represents the amount of heat (mV) of the second bonding layer 4 at that time.

なお、焼結前の第２接合層４（第２接合材）の溶融温度は１４０℃程度であった。
一方、図６によれば、２７０℃程度におけるピークは、ビスマスの溶融を表している。
すなわち、ビスマスが２７０℃程度で溶融していることから、第２接合層４も溶融していることが考えられ、第２接合層４の再溶融温度は、２７０℃程度であることが分かる。 The melting temperature of the second bonding layer 4 (second bonding material) before sintering was about 140 ° C.
On the other hand, according to FIG. 6, the peak at about 270 ° C. represents the melting of bismuth.
That is, since the bismuth is melted at about 270 ° C., it is considered that the second bonding layer 4 is also melted, and it can be seen that the remelting temperature of the second bonding layer 4 is about 270 ° C.

したがって、第２接合層４（第２接合材）の溶融温度が１４０℃程度から２７０℃程度に上昇したことが分かる。
次に、このようにして第２接合材から得られた第２接合層４の組成について、図７を用いて説明する。 Therefore, it can be seen that the melting temperature of the second bonding layer 4 (second bonding material) has increased from about 140 ° C. to about 270 ° C.
Next, the composition of the second bonding layer 4 thus obtained from the second bonding material will be described with reference to FIG. 7.

図７は、第１の実施の形態の半導体装置の第２接合層と放熱板との境界断面におけるＳＥＭ像である。
図７に示す第２接合層４は、銀粒子と、３０ｗｔ％の錫−ビスマス合金粒子（Ｓｎ−５７Ｂｉ）とを含む第２接合材を焼結させたものである。 FIG. 7 is an SEM image of the boundary cross section between the second bonding layer and the heat radiating plate of the semiconductor device of the first embodiment.
The second bonding layer 4 shown in FIG. 7 is obtained by sintering a second bonding material containing silver particles and 30 wt% tin-bismuth alloy particles (Sn-57Bi).

なお、図７は、図１において破線で示される第２接合層４と放熱板３ａとを跨る領域Ａに対する走査電子顕微鏡（ＳＥＭ：Scanning Electron Microscope）によるＳＥＭ像Ｐである。 Note that FIG. 7 is an SEM image P of a region A straddling the second bonding layer 4 and the heat radiating plate 3a shown by the broken line in FIG. 1 by a scanning electron microscope (SEM).

このようなＳＥＭ像Ｐによれば、第２接合層４は、錫−銀合金（Ａｇ3Ｓｎ）と、ビスマスと、錫−銅合金（Ｃｕ3Ｓｎ）とを含んでいる。
図２のステップＳ３で説明したように、半導体ユニット２と放熱部３（放熱板３ａ）との間の第２接合材は、第１接合層２２ａ，２２ｂ，２４ａ，２４ｂが熔融しない接合温度、例えば１８０℃以上、２２０℃以下で加熱されると、錫−ビスマス合金粒子が溶融して濡れ広がる。そして、加熱温度を所定の降温率で低下させて焼結させると、図７に示されるように、溶融した錫と銀とにより合金化される錫−銀合金が全体に広がって構成される。このようにして広がった錫−銀合金の間の隙間にビスマスが入り込んで構成される。さらに、放熱部３（放熱板３ａ）との境界部に合金化される錫−銅合金が構成される。このようにして第２接合材から液相焼結されると、錫−銀合金と、ビスマスと、錫−銅合金とにより組成される第２接合層４が構成される。 According to such an SEM image P, the second bonding layer 4 contains a tin-silver alloy (Ag 3 Sn), bismuth, and a tin-copper alloy (Cu 3 Sn).
As described in step S3 of FIG. 2, the second bonding material between the semiconductor unit 2 and the heat radiating portion 3 (heat radiating plate 3a) has a bonding temperature at which the first bonding layers 22a, 22b, 24a, and 24b do not melt. For example, when heated at 180 ° C. or higher and 220 ° C. or lower, the tin-bismuth alloy particles melt and spread wet. Then, when the heating temperature is lowered at a predetermined temperature lowering rate and sintering is performed, as shown in FIG. 7, a tin-silver alloy alloyed with molten tin and silver is spread over the whole. Bismuth is formed in the gap between the tin-silver alloy that has expanded in this way. Further, a tin-copper alloy alloyed at the boundary with the heat radiating portion 3 (heat radiating plate 3a) is formed. Liquid phase sintering from the second bonding material in this way constitutes a second bonding layer 4 composed of a tin-silver alloy, bismuth, and a tin-copper alloy.

このような第２接合層４は、錫−ビスマス合金粒子を含む第２接合材から液相焼結により生成されるために、錫−銀合金の間の隙間にビスマスが入り込み、また、放熱部３（放熱板３ａ）の境界部に錫−銅合金が構成されて、緻密化かつ合金化される。このため、第２接合層４は、再溶融温度が上昇し、また、低加圧接合が可能となり、さらに、半導体ユニット２と放熱部３との接合性が向上したことが考えられる。 Since such a second bonding layer 4 is generated by liquid phase sintering from a second bonding material containing tin-bismuth alloy particles, bismuth enters the gap between the tin-silver alloys, and the heat radiating portion is also provided. A tin-copper alloy is formed at the boundary of 3 (radiating plate 3a) to be densified and alloyed. Therefore, it is considered that the remelting temperature of the second bonding layer 4 rises, low pressure bonding becomes possible, and the bondability between the semiconductor unit 2 and the heat radiating section 3 is improved.

ここで、第１の実施の形態の半導体装置１に対する参考例の半導体装置について、図８を用いて説明する。
図８は、参考例の半導体装置を説明するための図である。 Here, the semiconductor device of the reference example with respect to the semiconductor device 1 of the first embodiment will be described with reference to FIG.
FIG. 8 is a diagram for explaining a semiconductor device of a reference example.

なお、図８では、図１と同じ構成のものには同じ符号を付しており、それらの説明の詳細については省略している。
半導体装置１０は、冷却器３ｂと、冷却器３ｂ上に第３接合層１４を介して設けられた積層基板２１と、積層基板２１上に第１接合層２２ａ，２２ｂを介して設けられたパワー半導体素子２３ａ，２３ｂと、パワー半導体素子２３ａ，２３ｂに第１接合層２４ａ，２４ｂを介して設けられたプリント基板２５とを有している。そして、半導体装置１０は、冷却器３ｂ上に樹脂ケース５が設けられて、樹脂ケース５内に充填されている封止樹脂２６により封止されている。 Note that, in FIG. 8, the same components as those in FIG. 1 are designated by the same reference numerals, and details of their description are omitted.
The semiconductor device 10 includes a cooler 3b, a laminated substrate 21 provided on the cooler 3b via the third bonding layer 14, and a power provided on the laminated substrate 21 via the first bonding layers 22a and 22b. It has a semiconductor element 23a, 23b and a printed circuit board 25 provided on the power semiconductor element 23a, 23b via the first bonding layers 24a, 24b. The semiconductor device 10 is provided with a resin case 5 on the cooler 3b, and is sealed by the sealing resin 26 filled in the resin case 5.

樹脂ケース５は、例えば、上面視で矩形状を成す箱型であって、開口部５ａ内に、積層基板２１と、パワー半導体素子２３ａ，２３ｂと、プリント基板２５とを収納して冷却器３ｂ上に接着剤（図示を省略）を介して設けられている。樹脂ケース５は、図示を省略するものの、リードフレームを有することも可能である。このような場合には、樹脂ケース５内で、リードフレームと半導体素子２３ａ，２３ｂとがボンディングワイヤ（図示を省略）で電気的に接続される。 The resin case 5 is, for example, a box shape having a rectangular shape when viewed from above, and the laminated substrate 21, the power semiconductor elements 23a and 23b, and the printed circuit board 25 are housed in the opening 5a to accommodate the cooler 3b. It is provided on the top via an adhesive (not shown). Although not shown, the resin case 5 can also have a lead frame. In such a case, the lead frame and the semiconductor elements 23a and 23b are electrically connected by bonding wires (not shown) in the resin case 5.

このような樹脂ケース５は、ポリフェニレンサルファイド（ＰＰＳ）樹脂、ポリブチレンテレフタレート（ＰＢＴ）樹脂、ポリアミド（ＰＡ）樹脂、アクリロニトリルブタジエンスチレン（ＡＢＳ）樹脂、液晶ポリマー（ＬＣＰ）、ポリエーテルエーテルケトン（ＰＥＥＫ）樹脂、ポリブチレンサクシネート（ＰＢＳ）樹脂等のいずれかにより構成されている。このような樹脂ケース５内の積層基板２１と、パワー半導体素子２３ａ，２３ｂと、プリント基板２５とが封止樹脂２６により封止されている。 Such a resin case 5 includes polyphenylene sulfide (PPS) resin, polybutylene terephthalate (PBT) resin, polyamide (PA) resin, acrylonitrile butadiene styrene (ABS) resin, liquid crystal polymer (LCP), polyether ether ketone (PEEK). It is composed of either a resin or a polybutylene sulfide (PBS) resin. The laminated substrate 21, the power semiconductor elements 23a and 23b, and the printed circuit board 25 in the resin case 5 are sealed by the sealing resin 26.

また、第３接合層１４は、第１接合層２２ａ，２２ｂ，２４ａ，２４ｂと同じ材質により構成されている。すなわち、第３接合層１４は、第１接合材と同様の材質の第３接合材が熱処理されて生成される。第３接合層１４は、積層基板２１の金属板２１ｂの裏面と、冷却器３ｂとの間に設けられている。 Further, the third bonding layer 14 is made of the same material as the first bonding layers 22a, 22b, 24a, 24b. That is, the third bonding layer 14 is generated by heat-treating a third bonding material having the same material as the first bonding material. The third bonding layer 14 is provided between the back surface of the metal plate 21b of the laminated substrate 21 and the cooler 3b.

次に、このような半導体装置１０の製造方法について、図９を用いて説明する。
図９は、参考例の半導体装置の製造方法の一例を示すフローチャートである。
なお、積層基板２１と、パワー半導体素子２３ａ，２３ｂと、プリント基板２５と、冷却器３ｂとは事前に用意されている。 Next, a method of manufacturing such a semiconductor device 10 will be described with reference to FIG.
FIG. 9 is a flowchart showing an example of a method of manufacturing a semiconductor device of a reference example.
The laminated substrate 21, the power semiconductor elements 23a and 23b, the printed circuit board 25, and the cooler 3b are prepared in advance.

［ステップＳ１１］ （ステップＳ１ｂと同様に）積層基板２１の回路パターン２１ｃ２，２１ｃ３上に、第１接合層２２ａ，２２ｂを介してパワー半導体素子２３ａ，２３ｂを配置する。 [Step S11] (Similar to step S1b) Power semiconductor elements 23a and 23b are arranged on the circuit patterns 21c2 and 21c3 of the laminated substrate 21 via the first bonding layers 22a and 22b.

［ステップＳ１２］ （ステップＳ１ｃと同様に）パワー半導体素子２３ａ，２３ｂのおもて面の主電極に第１接合層２４ａ，２４ｂを介してプリント基板２５を配置する。
［ステップＳ１３］ ステップＳ１１，Ｓ１２で構成した積層基板２１の金属板２１ｂの裏面全面に第３接合材を設ける。このような積層基板２１に第３接合材を介して冷却器３ｂを取り付ける。 [Step S12] (Similar to step S1c) The printed circuit board 25 is arranged on the main electrode on the front surface of the power semiconductor elements 23a and 23b via the first bonding layers 24a and 24b.
[Step S13] A third joining material is provided on the entire back surface of the metal plate 21b of the laminated substrate 21 composed of steps S11 and S12. A cooler 3b is attached to such a laminated substrate 21 via a third bonding material.

積層基板２１の金属板２１ｂと冷却器３ｂとの間に設定された第３接合材を加熱により溶融して、固化することで、積層基板２１と冷却器３ｂとの間に第３接合層１４が構成されて、積層基板２１を冷却器３ｂに配置することができる。 The third bonding material set between the metal plate 21b of the laminated substrate 21 and the cooler 3b is melted by heating and solidified to solidify the third bonding layer 14 between the laminated substrate 21 and the cooler 3b. Is configured, and the laminated substrate 21 can be arranged in the cooler 3b.

なお、ステップＳ１１〜Ｓ１３の工程は、図２でも説明したように、同時に行うことができる。すなわち、冷却器３ｂに第３接合材を介して積層基板２１を配置し、積層基板２１に第１接合材を介してパワー半導体素子２３ａ，２３ｂを配置し、パワー半導体素子２３ａ，２３ｂに第１接合材を介してプリント基板２５を配置する。そして、それぞれの第１，第３接合材を溶融して、固化することで、冷却器３ｂと積層基板２１を第３接合層１４を介して接合し、積層基板２１とパワー半導体素子２３ａ，２３ｂとを第１接合層２２ａ，２２ｂを介して接合し、パワー半導体素子２３ａ，２３ｂとプリント基板２５とを第１接合層２４ａ，２４ｂを介して接合することができる。 The steps S11 to S13 can be performed at the same time as described in FIG. That is, the laminated substrate 21 is arranged on the cooler 3b via the third bonding material, the power semiconductor elements 23a and 23b are arranged on the laminated substrate 21 via the first bonding material, and the first power semiconductor elements 23a and 23b are arranged. The printed circuit board 25 is arranged via the bonding material. Then, by melting and solidifying each of the first and third bonding materials, the cooler 3b and the laminated substrate 21 are bonded via the third bonding layer 14, and the laminated substrate 21 and the power semiconductor elements 23a and 23b are bonded. Can be bonded via the first bonding layers 22a and 22b, and the power semiconductor elements 23a and 23b and the printed circuit board 25 can be bonded via the first bonding layers 24a and 24b.

［ステップＳ１４］ 樹脂ケース５の開口部５ａに積層基板２１と、パワー半導体素子２３ａ，２３ｂと、プリント基板２５とを収納して、樹脂ケース５を冷却器３ｂに接着剤（図示を省略）により取り付ける。 [Step S14] The laminated substrate 21, the power semiconductor elements 23a and 23b, and the printed circuit board 25 are housed in the opening 5a of the resin case 5, and the resin case 5 is attached to the cooler 3b with an adhesive (not shown). Install.

［ステップＳ１５］ 樹脂ケース５内に封止樹脂２６を充填して、冷却器３ｂ上の、パワー半導体素子２３ａ，２３ｂとプリント基板２５と積層基板２１とを封止樹脂２６で封止する。 [Step S15] The resin case 5 is filled with the sealing resin 26, and the power semiconductor elements 23a and 23b, the printed circuit board 25, and the laminated substrate 21 on the cooler 3b are sealed with the sealing resin 26.

以上の工程により図８に示した半導体装置１０を製造することができる。
しかしながら、このような半導体装置１０では、第１接合層２２ａ，２２ｂ，２４ａ，２４ｂと第３接合層１４とが同じ材質であるために、ステップＳ１３の工程時に、第１接合層２２ａ，２２ｂ，２４ａ，２４ｂが溶融してしまうおそれがある。また、樹脂ケース５を冷却器３ｂに接着剤で取り付けているために、冷却器３ｂから樹脂ケース５が剥がれてしまうおそれがある。また、封止樹脂２６は、樹脂ケース５に対して接着性が高くないために、樹脂ケース５から剥がれやすい。したがって、このような半導体装置１０は信頼性が低下してしまうおそれがある。 The semiconductor device 10 shown in FIG. 8 can be manufactured by the above steps.
However, in such a semiconductor device 10, since the first bonding layers 22a, 22b, 24a, 24b and the third bonding layer 14 are made of the same material, the first bonding layers 22a, 22b, 24a and 24b may melt. Further, since the resin case 5 is attached to the cooler 3b with an adhesive, the resin case 5 may be peeled off from the cooler 3b. Further, since the sealing resin 26 does not have high adhesiveness to the resin case 5, it is easily peeled off from the resin case 5. Therefore, the reliability of such a semiconductor device 10 may decrease.

一方、半導体装置１を製造するにあたり、まず、パワー半導体素子２３ａ，２３ｂと、絶縁板２１ａ及び、絶縁板２１ａ上に配置され、パワー半導体素子２３ａ，２３ｂが第１接合材を介して設けられる回路板２１ｃを有する積層基板２１と、積層基板２１の裏面を表出して、パワー半導体素子２３ａ，２３ｂ及び積層基板２１を封止する封止樹脂２６と、を備える半導体ユニット２を用意する。 On the other hand, in manufacturing the semiconductor device 1, first, a circuit arranged on the power semiconductor elements 23a and 23b, the insulating plate 21a and the insulating plate 21a, and the power semiconductor elements 23a and 23b are provided via the first bonding material. A semiconductor unit 2 including a laminated substrate 21 having a plate 21c and a sealing resin 26 for sealing the power semiconductor elements 23a and 23b and the laminated substrate 21 by exposing the back surface of the laminated substrate 21 is prepared.

次いで、半導体ユニット２の裏面と放熱板３ａとを、錫−ビスマス合金粒子と金属粒子（銀粒子）とを含む第２接合材を介して接合して、加熱する。
上記により、半導体ユニット２と放熱板３ａとが第２接合材が液相焼結した第２接合層４により接合されて、半導体装置１が製造される。 Next, the back surface of the semiconductor unit 2 and the heat radiating plate 3a are joined via a second bonding material containing tin-bismuth alloy particles and metal particles (silver particles), and heated.
As described above, the semiconductor unit 2 and the heat radiating plate 3a are joined by the second bonding layer 4 in which the second bonding material is liquid-phase sintered, and the semiconductor device 1 is manufactured.

このような半導体装置１の製造方法において、第１接合層２２ａ，２２ｂ，２４ａ，２４ｂが、例えば、強度等が所定の要件を満たす、錫−アンチモン系合金、錫−銀−銅系合金、錫−銀系合金、錫−銅系合金等を含む材料の場合には、それらの融点は２２０℃よりも高い。これに対して、第２接合材は、錫−ビスマス合金粒子と銀粒子とを含んでおり、半導体ユニット２と放熱板３ａとの接合温度を１８０℃以上、２２０℃以下とすることができる。このため、半導体ユニット２内の第１接合層２２ａ，２２ｂ，２４ａ，２４ｂが溶融せずに、半導体ユニット２と放熱板３ａとを接合することができる。 In such a method for manufacturing the semiconductor device 1, the first bonding layers 22a, 22b, 24a, 24b are tin-antimon alloys, tin-silver-copper alloys, tins, for example, whose strength and the like satisfy predetermined requirements. In the case of materials containing-silver-based alloys, tin-copper-based alloys, etc., their melting points are higher than 220 ° C. On the other hand, the second bonding material contains tin-bismuth alloy particles and silver particles, and the bonding temperature between the semiconductor unit 2 and the heat radiating plate 3a can be 180 ° C. or higher and 220 ° C. or lower. Therefore, the semiconductor unit 2 and the heat radiating plate 3a can be bonded without melting the first bonding layers 22a, 22b, 24a, and 24b in the semiconductor unit 2.

さらに、第２接合材が液相焼結した、半導体ユニット２と放熱板３ａとを接合する第２接合層４は、特に、錫−ビスマス合金粒子の含有量が１５ｗｔ％以上、４５ｗｔ％以下、より好ましくは、２０ｗｔ％以上、４０ｗｔ％以下、さらに好ましくは、２４ｗｔ％以上、３６ｗｔ％以下である場合に、第２接合層４の強度が増加し、半導体ユニット２と放熱板３ａとの接合性が向上する。 Further, the second bonding layer 4 for bonding the semiconductor unit 2 and the heat radiating plate 3a in which the second bonding material is liquid-phase sintered has a tin-bismuth alloy particle content of 15 wt% or more and 45 wt% or less. More preferably, when it is 20 wt% or more and 40 wt% or less, and further preferably when it is 24 wt% or more and 36 wt% or less, the strength of the second bonding layer 4 increases, and the bondability between the semiconductor unit 2 and the heat dissipation plate 3a increases. Is improved.

したがって、上記の製造方法で製造された半導体装置１は、半導体ユニット２内の第１接合層２２ａ，２２ｂ，２４ａ，２４ｂが溶融することなく、半導体ユニット２と放熱板３ａとを適切に接合することができ、半導体装置１の信頼性の低下を抑制することができる。 Therefore, in the semiconductor device 1 manufactured by the above manufacturing method, the semiconductor unit 2 and the heat radiating plate 3a are appropriately bonded without melting the first bonding layers 22a, 22b, 24a, 24b in the semiconductor unit 2. This makes it possible to suppress a decrease in reliability of the semiconductor device 1.

［第２の実施の形態］
第２の実施の形態では、第２接合材に含まれる金属粒子が銅の場合を例に挙げて説明する。 [Second Embodiment]
In the second embodiment, the case where the metal particles contained in the second bonding material are copper will be described as an example.

以下では、第１の実施の形態において、第２接合材に錫−ビスマス合金粒子と銅粒子とが含有されているものとする。
この場合、第２接合材の錫−ビスマス合金粒子において、上述の通り、融点が１７０℃以下のビスマスの組成比（含有量）の範囲は、図３によれば、４２．５ｗｔ％以上、６７．５ｗｔ％以下となる。ビスマスが５７ｗｔ％の場合において、第２接合材から生成される第２接合層４の接合強度（せん断強度）について図１０を用いて説明する。 In the following, it is assumed that the second bonding material contains tin-bismuth alloy particles and copper particles in the first embodiment.
In this case, in the tin-bismuth alloy particles of the second bonding material, as described above, the range of the composition ratio (content) of bismuth having a melting point of 170 ° C. or lower is 42.5 wt% or more, 67, according to FIG. It will be less than .5 wt%. When the bismuth is 57 wt%, the joint strength (shear strength) of the second joint layer 4 generated from the second joint material will be described with reference to FIG.

図１０は、第２の実施の形態の半導体装置の第２接合層のせん断強度を示すグラフである。
なお、図１０では、錫−ビスマス合金粒子と銅粒子とを含有させた第２接合材から液相焼結させた第２接合層４に対して室温でせん断試験を行って得られたせん断強度について示している。 FIG. 10 is a graph showing the shear strength of the second junction layer of the semiconductor device of the second embodiment.
In FIG. 10, the shear strength obtained by performing a shear test at room temperature on the second bonding layer 4 liquid-phase sintered from the second bonding material containing tin-bismuth alloy particles and copper particles. Is shown.

また、図１０の横軸は、錫−ビスマス合金粒子の含有量（ｗｔ％）を、縦軸は、せん断強度（ＭＰａ）をそれぞれ表している。
また、図１０では、第２接合材が含む錫−ビスマス合金粒子においてビスマスが５７ｗｔ％（四角（◆）（Ｓｎ−５７Ｂｉ））の場合について表している。 The horizontal axis of FIG. 10 represents the content (wt%) of tin-bismuth alloy particles, and the vertical axis represents the shear strength (MPa).
Further, FIG. 10 shows a case where the tin-bismuth alloy particles contained in the second bonding material have a bismuth content of 57 wt% (square (◆) (Sn-57Bi)).

また、金属粒子として、銅を選択した場合の第２接合材は、溶媒としてテルピネオール及び／またはエチレングリコールが用いられて錫−ビスマス合金粒子と、銅粒子とが混合される。なお、この際の銅粒子の粒径は１００ｎｍ程度であって、銅粒子の粒径は、錫−ビスマス合金粒子の粒径よりも小さい場合を要する。 When copper is selected as the metal particles, terpineol and / or ethylene glycol is used as the solvent in the second bonding material, and the tin-bismuth alloy particles and the copper particles are mixed. At this time, the particle size of the copper particles is about 100 nm, and the particle size of the copper particles needs to be smaller than the particle size of the tin-bismuth alloy particles.

このグラフによれば、錫−ビスマス合金粒子の含有量が５５ｗｔ％を超えると、強度が最小強度（３ＭＰａ）に対して、１００％程度向上している。
さらに、錫−ビスマス合金粒子の含有量が６２ｗｔ％を超えると、最小強度（３ＭＰａ）に対して、強度が３００％程度向上し、１０ＭＰａを超えているため好ましい。なお、第２の実施の形態の半導体装置１の耐熱信頼性を満たすためには、１０ＭＰａ程度以上のせん断強度があることがより好ましい。 According to this graph, when the content of the tin-bismuth alloy particles exceeds 55 wt%, the strength is improved by about 100% with respect to the minimum strength (3 MPa).
Further, when the content of the tin-bismuth alloy particles exceeds 62 wt%, the strength is improved by about 300% with respect to the minimum strength (3 MPa), which is preferable because it exceeds 10 MPa. In order to satisfy the heat resistance reliability of the semiconductor device 1 of the second embodiment, it is more preferable that the semiconductor device 1 has a shear strength of about 10 MPa or more.

但し、錫−ビスマス合金粒子の含有量が７５ｗｔ％を超えると、再溶融温度が多少低下する傾向がある。このため、錫−ビスマス合金粒子の含有量は、７５ｗｔ％以下であることが好ましい。 However, if the content of the tin-bismuth alloy particles exceeds 75 wt%, the remelting temperature tends to decrease slightly. Therefore, the content of the tin-bismuth alloy particles is preferably 75 wt% or less.

また、第２の実施の形態では、図示を省略するものの、第１の実施の形態の場合と同様に、第２接合層４の再溶融温度は、２７０℃程度であった。
すなわち、第２の実施の形態でも、第２接合層４（第２接合材）の溶融温度が上昇したことが分かる。 Further, in the second embodiment, although not shown, the remelting temperature of the second bonding layer 4 was about 270 ° C., as in the case of the first embodiment.
That is, it can be seen that the melting temperature of the second bonding layer 4 (second bonding material) also increased in the second embodiment.

これは、第１の実施の形態の場合と同様に、第２接合層４が、錫−ビスマス合金粒子を含む第２接合材から液相焼結により生成されるために、錫−銅合金の間の隙間にビスマスが入り込み、また、放熱部３（放熱板３ａ）の境界部に錫−銅合金が構成されて、緻密化かつ合金化される。このため、第２接合層４は、再溶融温度が上昇し、また、低加圧接合が実現し、さらに、半導体ユニット２と放熱部３との接合性が向上したことが考えられる。 This is because the second bonding layer 4 is produced by liquid phase sintering from the second bonding material containing the tin-bismuth alloy particles, as in the case of the first embodiment, and thus the tin-copper alloy. Bismuth enters the gap between them, and a tin-copper alloy is formed at the boundary of the heat radiating portion 3 (radiating plate 3a) to be densified and alloyed. Therefore, it is considered that the remelting temperature of the second bonding layer 4 rises, low pressure bonding is realized, and the bondability between the semiconductor unit 2 and the heat radiating section 3 is improved.

よって、このような第２接合材を介した半導体素子２３ａ，２３ｂと放熱板３ａとの接合は、第１の実施の形態と同様に、１ｋＰａ以上、２００ｋＰａ以下の低加圧接合が可能となる。 Therefore, the bonding between the semiconductor elements 23a and 23b and the heat radiating plate 3a via such a second bonding material enables low pressure bonding of 1 kPa or more and 200 kPa or less as in the first embodiment. ..

したがって、第２の実施の形態でも、半導体装置１を製造するにあたり、まず、パワー半導体素子２３ａ，２３ｂと、絶縁板２１ａ及び、絶縁板２１ａ上に配置され、パワー半導体素子２３ａ，２３ｂが第１接合材を介して設けられる回路板２１ｃを有する積層基板２１と、積層基板２１の裏面を表出して、パワー半導体素子２３ａ，２３ｂ及び積層基板２１を封止する封止樹脂２６と、を備える半導体ユニット２を用意する。 Therefore, also in the second embodiment, in manufacturing the semiconductor device 1, first, the power semiconductor elements 23a and 23b are arranged on the insulating plate 21a and the insulating plate 21a, and the power semiconductor elements 23a and 23b are first. A semiconductor including a laminated substrate 21 having a circuit board 21c provided via a bonding material, and a sealing resin 26 for exposing the back surface of the laminated substrate 21 and sealing the power semiconductor elements 23a and 23b and the laminated substrate 21. Prepare unit 2.

次いで、半導体ユニット２の裏面と放熱板３ａとを、錫−ビスマス合金粒子と金属粒子（銅粒子）とを含む第２接合材を介して接合して、加熱する。
上記により、半導体ユニット２と放熱板３ａとが第２接合材が液相焼結した第２接合層４により接合されて、第２の実施の形態の半導体装置１が製造される。 Next, the back surface of the semiconductor unit 2 and the heat radiating plate 3a are joined via a second bonding material containing tin-bismuth alloy particles and metal particles (copper particles), and heated.
As described above, the semiconductor unit 2 and the heat radiating plate 3a are joined by the second bonding layer 4 in which the second bonding material is liquid-phase sintered, and the semiconductor device 1 of the second embodiment is manufactured.

このような第２の実施の形態の半導体装置１の製造方法においても、第１接合層２２ａ，２２ｂ，２４ａ，２４ｂの融点は２２０℃よりも高い。これに対して、第２接合材は、錫−ビスマス合金粒子と銅粒子とを含んでいるために、半導体ユニット２と放熱板３ａとの接合温度を２２０℃以下とすることができる。このため、半導体ユニット２内の第１接合層２２ａ，２２ｂ，２４ａ，２４ｂが溶融せずに、半導体ユニット２と放熱板３ａとを接合することができる。 Even in the method for manufacturing the semiconductor device 1 according to the second embodiment, the melting points of the first bonding layers 22a, 22b, 24a, and 24b are higher than 220 ° C. On the other hand, since the second bonding material contains tin-bismuth alloy particles and copper particles, the bonding temperature between the semiconductor unit 2 and the heat radiating plate 3a can be set to 220 ° C. or lower. Therefore, the semiconductor unit 2 and the heat radiating plate 3a can be bonded without melting the first bonding layers 22a, 22b, 24a, and 24b in the semiconductor unit 2.

さらに、第２接合材が液相焼結した、半導体ユニット２と放熱板３ａとを接合する第２接合層４は、特に、錫−ビスマス合金粒子の含有量が５５ｗｔ％以上、より好ましくは、６２ｗｔ％以上である場合に、半導体ユニット２と放熱板３ａとの接合性が向上する。また、錫−ビスマス合金粒子の含有量は７５ｗｔ％以下であることが好ましい。 Further, the second bonding layer 4 for bonding the semiconductor unit 2 and the heat radiating plate 3a in which the second bonding material is liquid-phase sintered has a tin-bismuth alloy particle content of 55 wt% or more, more preferably 55 wt% or more. When it is 62 wt% or more, the bondability between the semiconductor unit 2 and the heat radiating plate 3a is improved. The content of tin-bismuth alloy particles is preferably 75 wt% or less.

したがって、第２の実施の形態の半導体装置１は、半導体ユニット２内の第１接合層２２ａ，２２ｂ，２４ａ，２４ｂが溶融することなく、半導体ユニット２と放熱板３ａとを適切に接合することができ、第２の実施の形態の半導体装置１の信頼性の低下を抑制することができる。 Therefore, in the semiconductor device 1 of the second embodiment, the semiconductor unit 2 and the heat radiating plate 3a are appropriately bonded without melting the first bonding layers 22a, 22b, 24a, 24b in the semiconductor unit 2. This makes it possible to suppress a decrease in reliability of the semiconductor device 1 according to the second embodiment.

［第３の実施の形態］
第１，第２の実施の形態では、図１に示す半導体装置１のように、積層基板２１と、パワー半導体素子２３ａ，２３ｂと、プリント基板２５とを封止する封止樹脂２６の下面（図１中下側の面）と積層基板２１の金属板２１ｂの下面（図１中下側の面）とが段差がなく、水平である場合を例に挙げている。 [Third Embodiment]
In the first and second embodiments, as in the semiconductor device 1 shown in FIG. 1, the lower surface of the sealing resin 26 that seals the laminated substrate 21, the power semiconductor elements 23a and 23b, and the printed circuit board 25 ( The case where the lower surface of the metal plate 21b of the laminated substrate 21 (the lower surface of FIG. 1) and the lower surface of the metal plate 21b of the laminated substrate 21 (the lower surface of FIG. 1) have no step and are horizontal is taken as an example.

第３の実施の形態ではこのような半導体装置１以外のバリエーションについて、図１１及び図１２を用いて説明する。
図１１及び図１２は、第３の実施の形態の半導体装置の側断面図である。 In the third embodiment, variations other than the semiconductor device 1 will be described with reference to FIGS. 11 and 12.
11 and 12 are side sectional views of the semiconductor device according to the third embodiment.

なお、図１１及び図１２に示す半導体装置１ａ，１ｂは、半導体装置１と同じ構成には同じ符号を付しており、それらの詳細な説明については省略する。
図１１に示す半導体装置１ａは、半導体装置１に対して、封止樹脂２６の下面が積層基板２１の金属板２１ｂの下面よりも上方（かつ、絶縁板２１ａの下面よりも下方）である場合である。 The semiconductor devices 1a and 1b shown in FIGS. 11 and 12 have the same configurations as those of the semiconductor device 1 and have the same reference numerals, and detailed description thereof will be omitted.
In the semiconductor device 1a shown in FIG. 11, the lower surface of the sealing resin 26 is above the lower surface of the metal plate 21b of the laminated substrate 21 (and below the lower surface of the insulating plate 21a) with respect to the semiconductor device 1. Is.

また、図１２に示す半導体装置１ｂは、半導体装置１に対して、まず、放熱板３ａのおもて面に、凹部３ａ１が形成されて、凹部３ａ１に第２接合層４が配置される。
そして、第２接合層４上に、積層基板２１と、パワー半導体素子２３ａ，２３ｂと、プリント基板２５とが配置されて、これらが、封止樹脂２６により封止されている。 Further, in the semiconductor device 1b shown in FIG. 12, first, a recess 3a1 is formed on the front surface of the heat radiating plate 3a with respect to the semiconductor device 1, and a second bonding layer 4 is arranged in the recess 3a1.
Then, the laminated substrate 21, the power semiconductor elements 23a and 23b, and the printed circuit board 25 are arranged on the second bonding layer 4, and these are sealed by the sealing resin 26.

なお、半導体装置１ｂでは、放熱板３ａのおもて面に凹部３ａ１を形成しなくてもよい（すなわち、放熱板３ａのおもて面は平坦である）。この場合には、放熱板３ａの平坦なおもて面上に第２接合層４が配置される。そして、第２接合層４上に、積層基板２１と、パワー半導体素子２３ａ，２３ｂと、プリント基板２５とが配置されて、これらが、封止樹脂２６により封止される。 In the semiconductor device 1b, it is not necessary to form the recess 3a1 on the front surface of the heat radiating plate 3a (that is, the front surface of the heat radiating plate 3a is flat). In this case, the second bonding layer 4 is arranged on the flat front surface of the heat radiating plate 3a. Then, the laminated substrate 21, the power semiconductor elements 23a and 23b, and the printed circuit board 25 are arranged on the second bonding layer 4, and these are sealed by the sealing resin 26.

このような半導体装置１ａ，１ｂに対して、第１，第２の実施の形態で説明した第２接合層４を適用することにより、第１，第２の実施の形態と同様の効果が得られる。
図１及び図１１のように、第２接合層４の周囲の全部または一部が、樹脂等で囲まれておらず、大気等に開放されている場合は、第２接合層に生じる熱応力を低減できるため、より好ましい。 By applying the second bonding layer 4 described in the first and second embodiments to such semiconductor devices 1a and 1b, the same effects as those of the first and second embodiments can be obtained. Be done.
As shown in FIGS. 1 and 11, when all or part of the periphery of the second bonding layer 4 is not surrounded by resin or the like and is open to the atmosphere or the like, the thermal stress generated in the second bonding layer is generated. Is more preferable because it can reduce the amount of stress.

１ 半導体装置
２ 半導体ユニット
３ 放熱部
３ａ 放熱板
３ｂ 冷却器
４ 第２接合層
２１ 積層基板
２１ａ 絶縁板
２１ｂ 金属板
２１ｃ 回路板
２１ｃ１，２１ｃ２，２１ｃ３，２１ｃ４ 回路パターン
２２ａ，２２ｂ，２４ａ，２４ｂ 第１接合層
２３ａ，２３ｂ パワー半導体素子
２５ プリント基板
２６ 封止樹脂 1 Semiconductor device 2 Semiconductor unit 3 Heat dissipation part 3a Heat dissipation plate 3b Cooler 4 Second junction layer 21 Laminated substrate 21a Insulation plate 21b Metal plate 21c Circuit board 21c 1,21c2, 21c3, 21c4 Circuit pattern 22a, 22b, 24a, 24b 1st Bonding layer 23a, 23b Power semiconductor element 25 Printed circuit board 26 Encapsulating resin

Claims (18)

半導体素子と、
絶縁板と前記絶縁板上に配置され、前記半導体素子が第１接合材を介して設けられる回路板とを有する積層基板と、
前記積層基板の裏面を表出して、前記半導体素子と前記積層基板とを封止する封止樹脂と、
を備える半導体ユニットを用意し、
前記半導体ユニットの前記裏面と放熱部の、銅または銅合金、または、ニッケルまたはニッケル合金により構成される接合面とを、錫−ビスマス合金粒子と銀または金である金属粒子とを含む第２接合材を介して接合して、１８０℃以上、２２０℃以下の加熱温度で加熱する、
半導体装置の製造方法。 With semiconductor elements
A laminated substrate having an insulating plate and a circuit board arranged on the insulating plate and the semiconductor element is provided via a first bonding material, and a laminated substrate.
A sealing resin that exposes the back surface of the laminated substrate and seals the semiconductor element and the laminated substrate.
Prepare a semiconductor unit equipped with
A second junction containing tin-bismuth alloy particles and silver or gold metal particles between the back surface of the semiconductor unit and the junction surface of the heat dissipation portion made of copper or a copper alloy or nickel or a nickel alloy. Join through a material and heat at a heating temperature of 180 ° C or higher and 220 ° C or lower.
Manufacturing method of semiconductor devices. 半導体素子と、
絶縁板と前記絶縁板上に配置され、前記半導体素子が第１接合材を介して設けられる回路板とを有する積層基板と、
前記積層基板の裏面を表出して、前記半導体素子と前記積層基板とを封止する封止樹脂と、
を備える半導体ユニットを用意し、
前記半導体ユニットの前記裏面と放熱部とを、錫−ビスマス合金粒子とニッケルである金属粒子とを含む第２接合材を介して接合して、加熱する、
半導体装置の製造方法。 With semiconductor elements
A laminated substrate having an insulating plate and a circuit board arranged on the insulating plate and the semiconductor element is provided via a first bonding material, and a laminated substrate.
A sealing resin that exposes the back surface of the laminated substrate and seals the semiconductor element and the laminated substrate.
Prepare a semiconductor unit equipped with
Wherein the said rear surface and the heat radiating portion of the semiconductor unit, tin - are joined through a second bonding material containing metal particles bismuth alloy particles and nickel, is heated,
Manufacturing method of semiconductor devices. 前記放熱部の前記第２接合材が配置される接合面は、銅または銅合金、または、ニッケルまたはニッケル合金により構成されている、
請求項２に記載の半導体装置の製造方法。 The joint surface of the heat radiating portion on which the second bonding material is arranged is made of copper or a copper alloy, or nickel or a nickel alloy.
The method for manufacturing a semiconductor device according to claim 2. 前記第２接合材の加熱温度は、１８０℃以上、２２０℃以下である、
請求項３に記載の半導体装置の製造方法。 The heating temperature of the second bonding material is 180 ° C. or higher and 220 ° C. or lower.
The method for manufacturing a semiconductor device according to claim 3. 半導体素子と、
絶縁板と前記絶縁板上に配置され、前記半導体素子が第１接合材を介して設けられる回路板とを有する積層基板と、
前記積層基板の裏面を表出して、前記半導体素子と前記積層基板とを封止する封止樹脂と、
を備える半導体ユニットを用意し、
前記半導体ユニットの前記裏面と放熱部とを、錫−ビスマス合金粒子と銅である金属粒子とを含む第２接合材を介して接合して、１８０℃以上、２２０℃以下の加熱温度で加熱し、
前記放熱部の前記第２接合材が配置される接合面は、銅または銅合金、または、ニッケルまたはニッケル合金により構成されている、
半導体装置の製造方法。 With semiconductor elements
A laminated substrate having an insulating plate and a circuit board arranged on the insulating plate and the semiconductor element is provided via a first bonding material, and a laminated substrate.
A sealing resin that exposes the back surface of the laminated substrate and seals the semiconductor element and the laminated substrate.
Prepare a semiconductor unit equipped with
The back surface of the semiconductor unit and the heat radiating portion are joined via a second bonding material containing tin-bismuth alloy particles and copper metal particles, and heated at a heating temperature of 180 ° C. or higher and 220 ° C. or lower. ,
The joint surface of the heat radiating portion on which the second bonding material is arranged is made of copper or a copper alloy, or nickel or a nickel alloy.
Manufacturing method of semiconductor devices. 前記錫−ビスマス合金粒子におけるビスマスは４２．５ｗｔ％以上、６７．５ｗｔ％以下である、
請求項１乃至５のいずれかに記載の半導体装置の製造方法。 The bismuth in the tin-bismuth alloy particles is 42.5 wt% or more and 67.5 wt% or less.
The method for manufacturing a semiconductor device according to any one of claims 1 to 5. 前記金属粒子が銀粒子である場合、
前記錫−ビスマス合金粒子におけるビスマスは４２．５ｗｔ％以上、６７．５ｗｔ％以下であって、
前記第２接合材の前記銀粒子に対する前記錫−ビスマス合金粒子は、１５ｗｔ％以上、４５ｗｔ％以下である、
請求項１に記載の半導体装置の製造方法。 When the metal particles are silver particles
The bismuth in the tin-bismuth alloy particles was 42.5 wt% or more and 67.5 wt% or less.
The tin-bismuth alloy particles with respect to the silver particles of the second bonding material are 15 wt% or more and 45 wt% or less.
The method for manufacturing a semiconductor device according to claim 1. 前記金属粒子が銀粒子である場合、
前記錫−ビスマス合金粒子におけるビスマスは４２．５ｗｔ％以上、６７．５ｗｔ％以下であって、
前記第２接合材の前記銀粒子に対する前記錫−ビスマス合金粒子は、２０ｗｔ％以上、４０ｗｔ％以下である、
請求項１に記載の半導体装置の製造方法。 When the metal particles are silver particles
The bismuth in the tin-bismuth alloy particles was 42.5 wt% or more and 67.5 wt% or less.
The tin-bismuth alloy particles with respect to the silver particles of the second bonding material are 20 wt% or more and 40 wt% or less.
The method for manufacturing a semiconductor device according to claim 1. 前記金属粒子が銀粒子である場合、
前記錫−ビスマス合金粒子におけるビスマスは４２．５ｗｔ％以上、６７．５ｗｔ％以下であって、
前記第２接合材の前記銀粒子に対する前記錫−ビスマス合金粒子は、２４ｗｔ％以上、３６ｗｔ％以下である、
請求項１に記載の半導体装置の製造方法。 When the metal particles are silver particles
The bismuth in the tin-bismuth alloy particles was 42.5 wt% or more and 67.5 wt% or less.
The tin-bismuth alloy particles with respect to the silver particles of the second bonding material are 24 wt% or more and 36 wt% or less.
The method for manufacturing a semiconductor device according to claim 1. 前記錫−ビスマス合金粒子におけるビスマスは４２．５ｗｔ％以上、６７．５ｗｔ％以下であって、
前記第２接合材の前記金属粒子に対する前記錫−ビスマス合金粒子は、５５ｗｔ％以上、７５ｗｔ％以下である、
請求項５に記載の半導体装置の製造方法。 Before Kisuzu - bismuth in bismuth alloy particles 42.5Wt% or more, equal to or less than 67.5wt%,
The tin-bismuth alloy particles with respect to the metal particles of the second bonding material are 55 wt% or more and 75 wt% or less.
The method for manufacturing a semiconductor device according to claim 5. 前記錫−ビスマス合金粒子におけるビスマスは４２．５ｗｔ％以上、６７．５ｗｔ％以下であって、
前記第２接合材の前記金属粒子に対する前記錫−ビスマス合金粒子は、６２ｗｔ％以上、７５ｗｔ％以下である、
請求項５に記載の半導体装置の製造方法。 Before Kisuzu - bismuth in bismuth alloy particles 42.5Wt% or more, equal to or less than 67.5wt%,
The tin-bismuth alloy particles with respect to the metal particles of the second bonding material are 62 wt% or more and 75 wt% or less.
The method for manufacturing a semiconductor device according to claim 5. 前記半導体ユニットと前記放熱部との接合加圧は、１ｋＰａ以上、２００ｋＰａ以下である、
請求項６乃至１１のいずれかに記載の半導体装置の製造方法。 The joint pressurization between the semiconductor unit and the heat radiating portion is 1 kPa or more and 200 kPa or less.
The method for manufacturing a semiconductor device according to any one of claims 6 to 11. 前記第１接合材は、錫−アンチモン系合金、錫−銀−銅系合金、錫−銀系合金、錫−銅系合金のいずれかを含む、
請求項１２に記載の半導体装置の製造方法。 The first bonding material includes any one of a tin-antimon alloy, a tin-silver-copper alloy, a tin-silver alloy, and a tin-copper alloy.
The method for manufacturing a semiconductor device according to claim 12. 前記第２接合材をギ酸雰囲気中で加熱する、
請求項１乃至１３のいずれかに記載の半導体装置の製造方法。 The second bonding material is heated in a formic acid atmosphere.
The method for manufacturing a semiconductor device according to any one of claims 1 to 13. 半導体素子と、
絶縁板と前記絶縁板上に配置され、前記半導体素子が第１接合層を介して設けられる回路板と前記絶縁板の前記回路板に対する反対面に設けられる金属板とを有する積層基板と、
前記積層基板の前記金属板の裏面を表出して、前記半導体素子と前記積層基板とを封止する封止樹脂と、
を備える半導体ユニットと、
前記半導体ユニットの前記金属板の裏面の全面に、錫−ビスマス合金と、銀、銅、金またはニッケルのうちの少なくともいずれか１種とを含み、前記錫−ビスマス合金におけるビスマスは４２．５ｗｔ％以上、６７．５ｗｔ％以下である第２接合層を介して接合される放熱部と、
を有する半導体装置。 With semiconductor elements
A laminated substrate having an insulating plate, a circuit board arranged on the insulating plate and the semiconductor element is provided via a first bonding layer, and a metal plate provided on the opposite surface of the insulating plate with respect to the circuit plate.
A sealing resin that exposes the back surface of the metal plate of the laminated substrate and seals the semiconductor element and the laminated substrate.
With a semiconductor unit
The entire back surface of the metal plate of the semiconductor unit, tin - see including a bismuth alloy, silver, copper, and at least any one of a gold or nickel, the tin - bismuth in bismuth alloy 42.5wt % Or more and 67.5 wt% or less of the heat radiating portion bonded via the second bonding layer,
Semiconductor device with. 前記放熱部の前記第２接合層が配置される接合面は、銅または銅合金、または、ニッケルまたはニッケル合金により構成されている、
請求項１５に記載の半導体装置。 The joint surface on which the second joint layer of the heat dissipation portion is arranged is made of copper or a copper alloy, or nickel or a nickel alloy.
The semiconductor device according to claim 15. 前記第２接合層は、さらに、錫−銅合金を含む、
請求項１６に記載の半導体装置。 The second bonding layer further comprises a tin-copper alloy.
The semiconductor device according to claim 16. 半導体素子と、
絶縁板と前記絶縁板上に配置され、前記半導体素子が、溶融温度が２２０℃を超えるはんだ材が用いられた第１接合層を介して設けられる回路板とを有する積層基板と、
前記積層基板の裏面を表出して、前記半導体素子と前記積層基板とを封止する封止樹脂と、
を備える半導体ユニットと、
前記半導体ユニットの前記裏面に、錫−ビスマス合金と銀、銅またはニッケルのうちのいずれかとを含み、液相焼結された第２接合層を介して接合される放熱部と、
を有する半導体装置。 With semiconductor elements
A laminated substrate having an insulating plate and a circuit board arranged on the insulating plate and the semiconductor element is provided via a first bonding layer using a solder material having a melting temperature of more than 220 ° C.
A sealing resin that exposes the back surface of the laminated substrate and seals the semiconductor element and the laminated substrate.
With a semiconductor unit
A heat radiating portion containing a tin-bismuth alloy and any of silver, copper or nickel on the back surface of the semiconductor unit and bonded via a liquid phase sintered second bonding layer.
Semiconductor device with.
JP2017000281A 2017-01-04 2017-01-04 Manufacturing method of semiconductor devices and semiconductor devices Active JP6924432B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2017000281A JP6924432B2 (en) 2017-01-04 2017-01-04 Manufacturing method of semiconductor devices and semiconductor devices

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2017000281A JP6924432B2 (en) 2017-01-04 2017-01-04 Manufacturing method of semiconductor devices and semiconductor devices

Publications (2)

Publication Number Publication Date
JP2018110187A JP2018110187A (en) 2018-07-12
JP6924432B2 true JP6924432B2 (en) 2021-08-25

Family

ID=62844589

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2017000281A Active JP6924432B2 (en) 2017-01-04 2017-01-04 Manufacturing method of semiconductor devices and semiconductor devices

Country Status (1)

Country Link
JP (1) JP6924432B2 (en)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7327579B1 (en) 2022-05-30 2023-08-16 富士電機株式会社 Semiconductor device and power conversion device

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3262113B2 (en) * 1999-01-29 2002-03-04 富士電機株式会社 Solder alloy
JP2005277083A (en) * 2004-03-24 2005-10-06 Fujitsu Ltd Manufacturing method of electronic device
JP4893095B2 (en) * 2006-05-01 2012-03-07 日立金属株式会社 Circuit board and semiconductor module using the same
KR101160860B1 (en) * 2006-07-05 2012-07-02 니혼한다가부시끼가이샤 Cream solder and method of soldering electronic part
JP5344888B2 (en) * 2008-11-06 2013-11-20 三菱電機株式会社 Semiconductor device
JP5306171B2 (en) * 2009-12-25 2013-10-02 三菱電機株式会社 Semiconductor device
JP5678840B2 (en) * 2011-08-18 2015-03-04 富士通セミコンダクター株式会社 Semiconductor device
JP2014107290A (en) * 2012-11-22 2014-06-09 Daikin Ind Ltd Power module with cooler and method of manufacturing the same

Also Published As

Publication number Publication date
JP2018110187A (en) 2018-07-12

Similar Documents

Publication Publication Date Title
US10297522B2 (en) Semiconductor package structure and manufacturing method thereof
JP5572678B2 (en) Semiconductor device including a clad base plate
US10262953B2 (en) Semiconductor device
US8963321B2 (en) Semiconductor device including cladded base plate
JP4438489B2 (en) Semiconductor device
US8466548B2 (en) Semiconductor device including excess solder
US20070166877A1 (en) Electronic component and method for its assembly
TW201240031A (en) Microelectronic packages with enhanced heat dissipation and methods of manufacturing
JP2007088030A (en) Semiconductor device
JP2021145036A (en) Semiconductor device manufacturing method and semiconductor device
US11637052B2 (en) Semiconductor device and semiconductor device manufacturing method
JP6924432B2 (en) Manufacturing method of semiconductor devices and semiconductor devices
JP3841007B2 (en) Semiconductor device
CN111433910B (en) Semiconductor device and method for manufacturing semiconductor device
JP2005019447A (en) Molded semiconductor device
US10236244B2 (en) Semiconductor device and production method therefor
JP2014143342A (en) Semiconductor module and manufacturing method of the same
WO2019207996A1 (en) Semiconductor device and manufacturing method thereof
JP2021118216A (en) Semiconductor device
JP4861200B2 (en) Power module
JP6794734B2 (en) Semiconductor devices and methods for manufacturing semiconductor devices
KR102684854B1 (en) Semiconductor package and method of fabricating the same
TWI823697B (en) Multi-surface thermally conduction power device
JP7322369B2 (en) Semiconductor device manufacturing method
US20230115598A1 (en) Semiconductor device manufacturing method and semiconductor device

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20190904

RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20190904

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20190904

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20190904

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20200529

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20200609

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20200805

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20210126

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20210422

C60 Trial request (containing other claim documents, opposition documents)

Free format text: JAPANESE INTERMEDIATE CODE: C60

Effective date: 20210422

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20210430

C21 Notice of transfer of a case for reconsideration by examiners before appeal proceedings

Free format text: JAPANESE INTERMEDIATE CODE: C21

Effective date: 20210511

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20210629

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20210720

R150 Certificate of patent or registration of utility model

Ref document number: 6924432

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250