JP6923110B2 - アクティブマトリクス回路基板、表示装置および電子機器 - Google Patents

Description

本発明は、アクティブマトリクス回路基板、表示装置および電子機器に関するものである。

電気泳動表示装置は、消費電力が小さいため、長時間の表示が可能な表示装置である。

例えば、特許文献１には、画素ごとに形成された画素電極と、画素電極と対向する対向電極と、画素電極と対向電極との間に設けられた、電気泳動粒子を含む電気泳動素子と、を備える電気泳動表示装置が開示されている。また、電気泳動素子は、白色を呈する電気泳動粒子と黒色を呈する電気泳動粒子の２種類を含んでおり、これらは互いに反対の極性の電荷を有している。

このような電気泳動表示装置において表示内容を書き換える際には、表示を書き換えない画素の画素電極の電位を対向電極の電位と等しくする一方、表示を書き換える画素の画素電極の電位を対向電極の電位と異ならせるようにすればよい。これにより、画素電極と対向電極との間に電界を発生させ、電気泳動粒子を泳動させることができる。その結果、電気泳動粒子が呈する色に基づいて表示を書き換えることができる。

しかしながら、表示を書き換えようとするとき、白色粒子と黒色粒子とが互いに拮抗し、双方の泳動速度が低下することがある。このとき、表示面に粒子が到達するまでに時間を要することになるため、表示の書き換え速度の低下をもたらす。

特開２０１０−２５６９１９号公報

本発明の目的は、簡単な構造で表示の書き換えを高速化し得るアクティブマトリクス回路基板および表示装置、ならびに、表示部における表示の書き換え速度が速い電子機器を提供することにある。

このような目的は、下記の本発明により達成される。
本発明のアクティブマトリクス回路基板は、基板と、
画素電極と、
前記基板と前記画素電極との間に設けられ、第１導電部、第２導電部、ならびに、前記第１導電部および前記第２導電部のいずれかと前記画素電極とを接続するスイッチ部と、
を有し、
前記画素電極は、前記基板の一方の面を平面視したときに、前記第１導電部の少なくとも一部および前記第２導電部の少なくとも一部の双方と重なる開口を備えていることを特徴とする。

これにより、簡単な構造で表示の書き換えを高速化し得るアクティブマトリクス回路基板が得られる。

本発明のアクティブマトリクス回路基板は、基板と、
画素電極と、
前記画素電極に対向する共通電極に接続される第３導電部と、
前記基板と前記画素電極との間に設けられ、第１導電部、第２導電部、第４導電部、第５導電部、前記第４導電部および前記第５導電部と接続されているメモリー回路、ならびに、前記第１導電部および前記第２導電部のいずれかと前記画素電極とを前記メモリー回路の出力に基づいて接続するスイッチ部と、
を有し、
前記画素電極は、前記基板の一方の面を平面視したときに、前記第１導電部の少なくとも一部および前記第２導電部の少なくとも一部の双方と重なるか、または、前記第４導電部の少なくとも一部および前記第５導電部の少なくとも一部の双方と重なる開口を備えていることを特徴とする。

これにより、簡単な構造で表示の書き換えを高速化し得るアクティブマトリクス回路基板が得られる。

本発明のアクティブマトリクス回路基板では、前記第４導電部は、第４電源線と前記第４電源線から分岐する分岐線とを含み、
前記開口は、前記分岐線と重なっていることが好ましい。

これにより、分岐線は、画素電極に重なる位置に敷設可能であり、かつ、この分岐線には、画素電極に対する電位の供給状態によらず、例えば高電位側の電位が供給されるので、この分岐線の位置に合わせて開口を設けることにより、不均一な電界を形成し易くなる。このため、例えば電気泳動表示装置における電気泳動粒子の泳動が拮抗するのを抑制し、表示の書き換えを高速化することができる。

本発明のアクティブマトリクス回路基板では、前記第５導電部は、第５電源線と前記第５電源線から分岐する分岐線とを含み、
前記開口は、前記分岐線と重なっていることが好ましい。

これにより、分岐線は、画素電極に重なる位置に敷設可能であり、かつ、この分岐線には、画素電極に対する電位の供給状態によらず、例えば低電位側の電位が供給されるので、この分岐線の位置に合わせて開口を設けることにより、不均一な電界を形成し易くなる。このため、例えば電気泳動表示装置における電気泳動粒子の泳動が拮抗するのを抑制し、表示の書き換えを高速化することができる。

本発明のアクティブマトリクス回路基板では、前記第１導電部は、第１電源線と前記第１電源線から分岐する分岐線とを含み、
前記開口は、前記分岐線と重なっていることが好ましい。

これにより、分岐線は、画素電極に重なる位置に敷設可能であり、かつ、この分岐線には、画素電極に対する電位の供給状態によらず、例えば高電位側の電位が供給されるので、この分岐線の位置に合わせて開口を設けることにより、不均一な電界を形成し易くなる。このため、例えば電気泳動表示装置における電気泳動粒子の泳動が拮抗するのを抑制し、表示の書き換えを高速化することができる。

本発明のアクティブマトリクス回路基板では、前記第２導電部は、第２電源線と前記第２電源線から分岐する分岐線とを含み、
前記開口は、前記分岐線と重なっていることが好ましい。

これにより、分岐線は、画素電極に重なる位置に敷設可能であり、かつ、この分岐線には、画素電極に対する電位の供給状態によらず、例えば低電位側の電位が供給されるので、この分岐線の位置に合わせて開口を設けることにより、不均一な電界を形成し易くなる。このため、例えば電気泳動表示装置における電気泳動粒子の泳動が拮抗するのを抑制し、表示の書き換えを高速化することができる。

本発明のアクティブマトリクス回路基板では、前記分岐線は、行き止まり配線を含むことが好ましい。

これにより、行き止まり配線が任意の領域に敷設可能な配線であることから、行き止まり配線に十分な面積を確保することができ、ひいては、開口についても十分な面積を確保することができる。その結果、不均一な電界をより広い面積において発生させることができ、例えば電気泳動表示装置における電気泳動粒子の泳動が拮抗するのを抑制する効果の程度をより広い幅で制御することが可能になる。

本発明のアクティブマトリクス回路基板では、互いに離間する複数の前記開口を備えていることが好ましい。

これにより、開口ごとにもたらされる効果が互いに打ち消し合ってしまうのを抑制することができる。

本発明のアクティブマトリクス回路基板では、前記画素電極に対する前記開口の面積率は、１％以上２５％以下であることが好ましい。

これにより、開口を設けたことによる効果を十分に享受することができ、かつ、画素電極の面積が減少することによる弊害が大きくなってしまうのを防止することができる。

本発明の表示装置は、本発明のアクティブマトリクス回路基板と、
共通電極と、
前記画素電極と前記共通電極との間に設けられている電気光学物質層と、
を有することを特徴とする。
これにより、簡単な構造で表示の書き換えを高速化し得る表示装置が得られる。

本発明の電子機器は、本発明の表示装置を備えることを特徴とする。
これにより、表示部における表示の書き換え速度が速い電子機器が得られる。

本発明の表示装置の第１実施形態を適用した電気泳動表示装置を示す断面図である。 図１に示すアクティブマトリクス回路基板および共通電極を示すブロック図である。 図２に示すアクティブマトリクス回路基板のうち１つの画素および共通電極における回路構成を示す図である。 図３に示すアクティブマトリクス回路基板について共通電極側から画素電極側を平面視したとき、アクティブマトリクス回路のうち１つの画素におけるレイアウトの一例を示す図である。 図４のＡ−Ａ線断面図である。 画像データが「Ｌ」である場合において、電気泳動表示装置の駆動方法の一例を示すタイミングチャートである。 図５に示す電気泳動表示装置の断面図の一部において、図６に示す期間Ｔ１における電気泳動粒子の泳動の様子を示す図である。 従来の電気泳動表示装置の断面図において、電気泳動粒子の泳動の様子を示す図である。 画像データが「Ｈ」である場合において、電気泳動表示装置の駆動方法の一例を示すタイミングチャートである。 図４のＡ−Ａ線断面図であって、画像データが「Ｈ」である場合の期間Ｔ１（図６参照）における電界を示す図である。 図４に示すアクティブマトリクス回路基板のうち画素電極のみを図示した平面図である。 本発明のアクティブマトリクス回路基板の第２実施形態について共通電極側から画素電極側を平面視したとき、アクティブマトリクス回路のうち１つの画素におけるレイアウトの一例を示す図である。 本発明のアクティブマトリクス回路基板の第３実施形態について共通電極側から画素電極側を平面視したとき、アクティブマトリクス回路のうち１つの画素におけるレイアウトの一例を示す図である。 図１３に示すアクティブマトリクス回路基板のレイアウトの変形例を示す図である。 本発明のアクティブマトリクス回路基板の第４実施形態について共通電極側から画素電極側を平面視したとき、アクティブマトリクス回路のうち１つの画素におけるレイアウトの一例を示す図である。 本発明の電子機器の実施形態が適用された腕時計の正面図である。 図１６に示す腕時計の側断面図である。 本発明の電子機器の実施形態が適用された電子ペーパーの構成を示す斜視図である。 本発明の電子機器の実施形態が適用された電子ノートの構成を示す斜視図である。

以下、本発明のアクティブマトリクス回路基板、表示装置および電子機器の好適な実施形態について、添付図面を参照しつつ説明する。

≪第１実施形態≫
＜表示装置＞
まず、本発明の第１実施形態について説明する。

図１は、本発明の表示装置の第１実施形態を適用した電気泳動表示装置を示す断面図である。なお、以下の説明では、説明の便宜上、図１中の上側を「上」、下側を「下」として説明する。また、図１に示すように、電気泳動表示装置１の表示面内において互いに直交する２方向を「Ｘ軸方向」および「Ｙ軸方向」とし、これらの２方向に直交する方向を「Ｚ軸方向」とする。

図１に示す電気泳動表示装置１は、粒子の泳動を利用して所望の画像を表示する表示装置である。この電気泳動表示装置１は、電極基板１２０や画素電極１２１を含むバックプレーン１０と、対向基板２０１や共通電極２０２を含むフロントプレーン２０と、を備えている。

このうち、バックプレーン１０は、平板状の電極基板１２０（基板）と、電極基板１２０の上面に設けられた複数の画素電極１２１と、この電極基板１２０に設けられたアクティブマトリクス回路基板１００と、を備えている。また、電極基板１２０の上面のうち、画素電極１２１が設けられている領域を特に「画像表示部１０３」といい、画像表示部１０３のうち画素電極１２１を含んでマトリクス状に配列している領域を「画素１０２」という。

一方、フロントプレーン２０は、平板状の対向基板２０１と、対向基板２０１の下面に設けられた共通電極２０２と、共通電極２０２の下方に設けられ粒子７１と分散媒７２とを含む分散液７０が充填された電気泳動物質層７（電気光学物質層）と、を備えている。

また、フロントプレーン２０は、電極基板１２０と共通電極２０２との間を離間させるとともに、画素１０２同士を隔離する隔壁９１と、隔壁９１の外縁側を封止する封止部９２と、を備えている。

したがって、電気泳動表示装置１（表示装置）は、アクティブマトリクス回路基板１００と、共通電極２０２と、画素電極１２１と共通電極２０２との間に設けられている電気泳動物質層７（電気光学物質層）と、を有する。

以下、各部の構成について順次説明する。
電極基板１２０および対向基板２０１は、それぞれシート状（平板状）の部材である。これらは、可撓性を有するもの、または、硬質なもののいずれであってもよい。

電極基板１２０および対向基板２０１の構成材料としては、例えば、各種樹脂材料、各種ガラス材料等が挙げられる。このうち、対向基板２０１は、特に透光性を有する材料で構成される。これにより、図１に示す対向基板２０１の上面が表示面となる。

また、画素電極１２１や共通電極２０２の他、回路に含まれる素子や配線等は、導電性材料によって構成される。この導電性材料としては、例えば、Ａｌ、Ｃｕのような各種金属材料、各種導電性高分子材料、ＩＴＯ（インジウム・スズ酸化物）、ＩＺＯ（インジウム・亜鉛酸化物）のような各種導電性酸化物材料等が挙げられる。このうち、共通電極２０２は、特に透光性を有する材料で構成される。

また、隔壁９１および封止部９２の構成材料としては、それぞれ、例えば各種樹脂材料が挙げられる。なお、隔壁９１は、必要に応じて設けられればよく、省略されてもよい。

分散液７０は、粒子７１と分散媒７２とを含んでいる。
本実施形態では、粒子７１が、負に帯電した黒粒子７１ａと正に帯電した白粒子７１ｂの２種類を含んでいるとともに、分散媒７２が透明である例について説明する。すなわち、本実施形態に係る分散液７０は、透明な分散媒７２に黒粒子７１ａと白粒子７１ｂとが分散してなるものである。なお、以下の説明において粒子７１とは、黒粒子７１ａと白粒子７１ｂの双方を指すものとする。

なお、分散液７０の構成は、上記のものに限定されない。例えば、粒子７１が呈する色は特に限定されず、黒や白以外の色であってもよい。また、粒子７１は１種類のみの粒子で構成されていてもよく、互いに呈する色が異なる３種類以上の粒子を含んでいてもよい。

また、粒子７１が１種類の粒子で構成されている場合には、分散媒７２が粒子７１とは異なる色を呈していればよい。この場合、粒子７１が呈する色は、特に限定されず、例えば分散媒７２が淡色または白色を呈している場合には、濃色または黒色であるのが好ましく、反対に、分散媒７２が濃色または黒色を呈している場合には、淡色または白色であるのが好ましい。

このような分散液７０は、前述した隔壁９１で分離形成された小胞部分（前述した画素１０２に対応する部分）に充填され、電気泳動物質層７の一部を構成する。

粒子７１としては、例えば、酸化チタン、酸化亜鉛、酸化鉄、酸化クロム、酸化ジルコニウム等の酸化物系粒子や、窒化ケイ素、窒化チタン等の窒化物系粒子、硫化亜鉛等の硫化物系粒子、硼化チタン等の硼化物系粒子、クロム酸ストロンチウム、アルミン酸コバルト、亜クロム銅、ウルトラマリン等の無機顔料粒子、アゾ系、キナクリドン系、アントラキノン系、ジオキサジン系、ペリレン系等の有機顔料粒子等を用いることができる。また、アクリル系樹脂、ウレタン系樹脂、尿素系樹脂、エポキシ系樹脂、ポリスチレン、ポリエステル等で構成された樹脂粒子の表面に顔料を塗布した複合粒子を用いることもできる。
また、上述した粒子の表面に、各種表面処理を施した粒子であってもよい。

分散媒７２としては、特に限定されないものの、例えば沸点が１００℃以上であり絶縁性が高い液体が好ましく用いられる。具体的には、例えば各種水、ブタノールやグリセリン等のアルコール類、ブチルセロソルブ等のセロソルブ類、酢酸ブチル等のエステル類、ジブチルケトン等のケトン類、ペンタン等の脂肪族炭化水素類（流動パラフィン）、シクロヘキサン等の脂環式炭化水素類、キシレン等の芳香族炭化水素類、塩化メチレン等のハロゲン化炭化水素類、ピリジン等の芳香族複素環類、アセトニトリル等のニトリル類、Ｎ，Ｎ−ジメチルホルムアミド等のアミド類、カルボン酸塩、シリコーンオイルまたはその他の各種油類等が挙げられ、これらを単独または混合物として用いることができる。

なお、隔壁９１を形成せず、電極基板１２０と共通電極２０２との間に複数のマイクロカプセルを配置し、そのマイクロカプセル中に分散液７０を封入するようにしてもよい。すなわち、このマイクロカプセルをシート状に並べることで、電気泳動物質層７を構成するようにしてもよい。

このマイクロカプセルの構成材料としては、例えば、ゼラチン、アラビアゴムとゼラチンとの複合材料、ウレタン系樹脂、メラミン系樹脂、尿素樹脂、エポキシ系樹脂、フェノール系樹脂、アクリル系樹脂、ウレタン系樹脂、オレフィン系樹脂、ポリアミド、ポリエーテルのような各種樹脂材料が挙げられ、これらのうち１種または２種以上を組み合わせて用いることができる。

＜アクティブマトリクス回路基板＞
次に、アクティブマトリクス回路基板１００について説明する。

図２は、図１に示すアクティブマトリクス回路基板および共通電極を示すブロック図である。図３は、図２に示すアクティブマトリクス回路基板のうち１つの画素および共通電極における回路構成を示す図である。

図２に示すアクティブマトリクス回路基板１００は、複数の画素１０２をマトリクス状に配列してなる画像表示部１０３と、画像表示部１０３の外部に設けられた、走査線駆動回路１０６と、データ線駆動回路１０７と、電源変調回路１０８と、制御部１１０と、を備えている。

画像表示部１０３では、複数本の走査線１０４（ｓｃａｎ）がＸ軸方向に延びている。一方、画像表示部１０３では、複数本のデータ線１０５（ｄａｔａ）がＹ軸方向に延びている。そして、走査線１０４とデータ線１０５の交差点近傍にそれぞれ画素１０２が設けられている。

また、全ての画素１０２に共通の配線として、第１電源線１１１（Ｌ１）と、第２電源線１１２（Ｌ２）と、第３電源線１１３（Ｌ３）と、第４電源線１１４（Ｖｄｄ）と、第５電源線１１５（Ｖｓｓ）と、を有している。

また、全ての画素１０２に共通の電極として、図３に示す共通電極２０２が設けられている。

図３に示す画素１０２には、駆動用ＴＦＴ１２４（画素スイッチング素子）と、メモリー回路１２５と、第１スイッチ回路１２６と、第２スイッチ回路１２７と、画素電極１２１と、画素電極１２１と共通電極２０２との間に設けられた電気泳動物質層７と、が設けられている。これらは、個々の画素１０２に対応して設けられている。なお、ＴＦＴは、Thin Film Transistorである。

ここで、画素１０２に設けられる配線について説明する。
画素１０２には、図３に示すように、走査線１０４（ｓｃａｎ）、データ線１０５（ｄａｔａ）、第１電源線１１１（Ｌ１）、第２電源線１１２（Ｌ２）、第３電源線１１３（Ｌ３）、第４電源線１１４（Ｖｄｄ）、および第５電源線１１５（Ｖｓｓ）が配置されている。

このうち、走査線１０４は、駆動用ＴＦＴ１２４のオンタイミングを規定する選択信号を供給する。
また、データ線１０５は、１ビットの画像データを規定する画像信号を供給する。

なお、本実施形態では、画像データとして「Ｌ」（第１状態）を規定する場合にはローレベル（低電位）の画像信号を供給し、画像データとして「Ｈ」（第２状態）を規定する場合にはハイレベル（高電位）の画像信号を供給するものとする。

したがって、アクティブマトリクス回路基板１００は、走査線１０４と、データ線１０５と、画素１０２に対応して設けられ走査線１０４およびデータ線１０５とメモリー回路１２５との間に設けられている駆動用ＴＦＴ１２４（画素スイッチング素子）と、を有しており、データ線１０５から供給される画像信号に基づく画像データをメモリー回路１２５に入力するように動作することができる。

また、第１電源線１１１からは第１分岐線１１１ａが分岐しており、この第１分岐線１１１ａを介して第１電源線１１１と第１スイッチ回路１２６とが電気的に接続されている。そして、第１電源線１１１は、第１分岐線１１１ａおよび第１スイッチ回路１２６を介して、粒子７１を泳動させる駆動信号を画素電極１２１に供給する。

一方、第２電源線１１２からは第２分岐線１１２ａが分岐しており、この第２分岐線１１２ａを介して第２電源線１１２と第２スイッチ回路１２７とが電気的に接続されている。そして、第２電源線１１２は、第２分岐線１１２ａおよび第２スイッチ回路１２７を介して、粒子７１を泳動させる駆動信号を画素電極１２１に供給する。

なお、本実施形態では、一例として、第１電源線１１１からは駆動信号としてＶの電位が、第２電源線１１２からは駆動信号として０［Ｖ］の電位が、それぞれ供給されるものとする。

また、第３電源線１１３は、共通電極２０２に接続されており、共通電極２０２に共通電位信号を供給する。

なお、本実施形態では、一例として、Ｖと０［Ｖ］の２値の電位からなるパルス波形の共通電位信号が第３電源線１１３から供給されるものとする。すなわち、第３電源線１１３に供給される２値の電位のうち、低い方の電位を基準電位、例えば０［Ｖ］としている。

第１電源線１１１や第３電源線１１３に供給されるＶの電位は、特に限定されないが、一般には５Ｖ以上２０Ｖ以下程度とされる。

また、第４電源線１１４は、メモリー回路１２５に高電位側の電位信号を供給する。一方、第５電源線１１５は、メモリー回路１２５に低電位側の電位信号を供給する。これにより、メモリー回路１２５を動作させることができる。

なお、第４電源線１１４に供給される電位は、特に限定されないが、一般には第１電源線１１１に供給される電位Ｖと同電位とされ、第５電源線１１５に供給される電位は、特に限定されないが、一般に０［Ｖ］とされる。

共通電極２０２は、前述したように第３電源線１１３に接続されている。そして、電気泳動表示装置１は、画素電極１２１と共通電極２０２との間に設けられている電気泳動物質層７を有する。

電気泳動物質層７は、画素電極１２１と共通電極２０２との間に挟持されており、これらの間に生じた電位差に伴う電界によって粒子７１を泳動させ、表示面に画像を表示する。すなわち、粒子７１が有する電荷の極性と電界の方向に応じて、帯電した粒子７１の泳動方向が決まる。例えば、共通電極２０２の電位に対して画素電極１２１の電位が高くなるように設定すると、画素電極１２１から共通電極２０２に向かう電界が生じるため、正に帯電している白粒子７１ｂは共通電極２０２側へ泳動し、負に帯電している黒粒子７１ａは画素電極１２１側へ泳動する。本実施形態では、表示面が対向基板２０１側に設定されているので、このような粒子７１の泳動によって表示面には白色が表示される。一方、共通電極２０２の電位に対して画素電極１２１の電位が低くなるように設定すると、共通電極２０２から画素電極１２１に向かう電界が生じるので、正に帯電している白粒子７１ｂは画素電極１２１側へ泳動し、負に帯電している黒粒子７１ａは共通電極２０２側へ泳動する。これにより、表示面には黒色が表示される。

本実施形態に係るメモリー回路１２５は、２つのＰ型ＭＯＳトランジスター１２５２、１２５３と、２つのＮ型ＭＯＳトランジスター１２５４、１２５５と、を含むＣ−ＭＯＳ（Complementary Metal Oxide Semiconductor）型ＳＲＡＭ（Static Random Access Memory）である。

このうち、Ｐ型ＭＯＳトランジスター１２５２のソース電極は第４電源線１１４に接続され、ドレイン電極は駆動用ＴＦＴ１２４のドレイン電極ならびに第１スイッチ回路１２６および第２スイッチ回路１２７の共通入力端子Ｐ１に接続され、ゲート電極はＮ型ＭＯＳトランジスター１２５４のゲート電極に接続されている。また、Ｐ型ＭＯＳトランジスター１２５３のソース電極は第４電源線１１４に接続され、ドレイン電極は第１スイッチ回路１２６および第２スイッチ回路１２７の共通入力端子Ｐ１’に接続され、ゲート電極はＮ型ＭＯＳトランジスター１２５５のゲート電極に接続されている。

また、Ｎ型ＭＯＳトランジスター１２５４のソース電極は第５電源線１１５に接続され、ドレイン電極は駆動用ＴＦＴ１２４のドレイン電極ならびに第１スイッチ回路１２６および第２スイッチ回路１２７の共通入力端子Ｐ１に接続され、ゲート電極はＰ型ＭＯＳトランジスター１２５２のゲート電極に接続されている。また、Ｎ型ＭＯＳトランジスター１２５５のソース電極は第５電源線１１５に接続され、ドレイン電極は第１スイッチ回路１２６および第２スイッチ回路１２７の共通入力端子Ｐ１’に接続され、ゲート電極はＰ型ＭＯＳトランジスター１２５３のゲート電極に接続されている。

また、Ｐ型ＭＯＳトランジスター１２５２のドレイン電極およびＮ型ＭＯＳトランジスター１２５４のドレイン電極は、Ｐ型ＭＯＳトランジスター１２５３のゲート電極およびＮ型ＭＯＳトランジスター１２５５のゲート電極に接続されている。また、Ｐ型ＭＯＳトランジスター１２５２のゲート電極およびＮ型ＭＯＳトランジスター１２５４のゲート電極は、Ｐ型ＭＯＳトランジスター１２５３のドレイン電極およびＮ型ＭＯＳトランジスター１２５５のドレイン電極に接続されている。

本実施形態に係るメモリー回路１２５は、１ビットの画像データを保持可能なメモリー回路である。保持された画像データは、駆動用ＴＦＴ１２４が遮断状態になっても、メモリー回路１２５に維持される。そして、保持された画像データは、第１スイッチ回路１２６および第２スイッチ回路１２７の共通入力端子Ｐ１、Ｐ１’に供給される。

本実施形態に係る第１スイッチ回路１２６および第２スイッチ回路１２７は、それぞれトランスファーゲートで構成されている。

具体的には、第１スイッチ回路１２６は、Ｐ型ＭＯＳトランジスター１２６ａと、Ｎ型ＭＯＳトランジスター１２６ｂと、を含んでいる。

このうち、Ｐ型ＭＯＳトランジスター１２６ａのソース電極は第１電源線１１１に接続され、ドレイン電極は共通出力端子Ｐ２を介して画素電極１２１に接続され、ゲート電極は駆動用ＴＦＴ１２４のドレイン電極および共通入力端子Ｐ１に接続されている。

また、Ｎ型ＭＯＳトランジスター１２６ｂのソース電極は第１電源線１１１に接続され、ドレイン電極は共通出力端子Ｐ２を介して画素電極１２１に接続され、ゲート電極は共通入力端子Ｐ１’に接続されている。

一方、第２スイッチ回路１２７は、Ｎ型ＭＯＳトランジスター１２７ａと、Ｐ型ＭＯＳトランジスター１２７ｂと、を含んでいる。

このうち、Ｎ型ＭＯＳトランジスター１２７ａのソース電極は第２電源線１１２に接続され、ドレイン電極は共通出力端子Ｐ２を介して画素電極１２１に接続され、ゲート電極は駆動用ＴＦＴ１２４のドレイン電極および共通入力端子Ｐ１に接続されている。

また、Ｐ型ＭＯＳトランジスター１２７ｂのソース電極は第２電源線１１２に接続され、ドレイン電極は共通出力端子Ｐ２を介して画素電極１２１に接続され、ゲート電極は共通入力端子Ｐ１’に接続されている。

次に、画像表示部１０３の外部に設けられる回路等について説明する（図２参照）。
走査線駆動回路１０６は、複数の走査線１０４に接続されており、駆動用ＴＦＴ１２４のオンタイミングを規定する選択信号を、走査線１０４を介して駆動用ＴＦＴ１２４のゲート電極に供給する。

また、データ線駆動回路１０７は、複数のデータ線１０５に接続されており、１ビットの画像データを規定する画像信号を、データ線１０５を介して駆動用ＴＦＴ１２４のソース電極に供給する。

また、電源変調回路１０８は、第１電源線１１１、第２電源線１１２、第３電源線１１３、第４電源線１１４および第５電源線１１５に接続されており、これらの各配線と図示しない電源回路との間を電気的に接続および切断する。

なお、これらの走査線駆動回路１０６、データ線駆動回路１０７および電源変調回路１０８は、それぞれその動作が制御部１１０によって制御される。具体的には、制御部１１０は、図示しない外部の上位制御装置から入力される信号に基づいて、走査線駆動回路１０６、データ線駆動回路１０７および電源変調回路１０８の動作を制御する。

ここで、図４は、図３に示すアクティブマトリクス回路基板１００について共通電極２０２側から画素電極１２１側を平面視したとき、アクティブマトリクス回路のうち１つの画素におけるレイアウトの一例を示す図である。なお、図４では、図示の便宜のため、一部の電源線等が他図と異なっている。また、図４では、図示の便宜のため、導電性を有する部位には斜線のハッチングを付し、半導体である部位にはドットのハッチングを付している。なお、導電性を有する部位のうち、斜線のパターンが異なる部位同士は、互いに絶縁されている。また、半導体である部位のうち、Ｎ型半導体とＰ型半導体とでドットの密度を異ならせている。また、×印を付した部位はコンタクトであり、紙面の厚さ方向において電気的接続を図っている部位である。

図４に示すレイアウトは、図３に示すアクティブマトリクス回路基板１００の回路構成に対応している。

すなわち、図４に示すアクティブマトリクス回路基板１００には、画素１０２に設けられた、駆動用ＴＦＴ１２４と、メモリー回路１２５と、第１スイッチ回路１２６と、第２スイッチ回路１２７と、画素電極１２１と、が含まれている。なお、図４では、画素電極１２１の外縁を破線で示している。したがって、図４のレイアウトは、画素電極１２１を透視した状態を示すものである。なお、本明細書では、第１スイッチ回路１２６および第２スイッチ回路１２７をまとめて「スイッチ部」ともいう。

また、図４に示すアクティブマトリクス回路基板１００には、走査線１０４（ｓｃａｎ）と、データ線１０５（ｄａｔａ）と、第１電源線１１１（Ｌ１）と、第２電源線１１２（Ｌ２）と、第４電源線１１４（Ｖｄｄ）と、第５電源線１１５（Ｖｓｓ）と、が含まれている。

さらに、図４に示すアクティブマトリクス回路基板１００は、第１電源線１１１から分岐した第１分岐線１１１ａ、第２電源線１１２から分岐した第２分岐線１１２ａ、第４電源線１１４から分岐した第４分岐線１１４ａ、および、第５電源線１１５から分岐した第５分岐線１１５ａを有している。

なお、本明細書では、第１電源線１１１と第１分岐線１１１ａとを合わせて「第１導電部」ともいう。同様に、第２電源線１１２と第２分岐線１１２ａとを合わせて「第２導電部」ともいい、第４電源線１１４と第４分岐線１１４ａとを合わせて「第４導電部」ともいい、第５電源線１１５と第５分岐線１１５ａとを合わせて「第５導電部」ともいう。また、第３電源線１１３を「第３導電部」という。

図５は、図４のＡ−Ａ線断面図である。なお、図５では、各部の構成を簡略化して図示している。また、以下の説明では、説明の便宜上、図５の上方を「上」、下方を「下」という。

アクティブマトリクス回路基板１００は、バックプレーン１０において電極基板１２０上に積層された絶縁層、導電層、半導体層等を備えている。図５に示すバックプレーン１０のうち、最も共通電極２０２側には、画素電極１２１が広がっている。

画素電極１２１とＰ型ＭＯＳトランジスター１２７ｂのドレイン電極との間は、コンタクト１３１を介して電気的に接続されている。一方、コンタクト１３１以外の領域においては、画素電極１２１とＰ型ＭＯＳトランジスター１２７ｂとの間が絶縁層１３０を介して絶縁されている。なお、図５では、絶縁層１３０にドットを付している。

また、図５には、第１分岐線１１１ａおよび第２分岐線１１２ａが図示されているが、画素電極１２１とこれらの分岐線との間も絶縁層１３０を介して絶縁されている。

そして、これらの構成は、電極基板１２０によって支持され、電極基板１２０と画素電極１２１との間に設けられている。

ところで、本実施形態に係る画素電極１２１は、電極基板１２０の上面を平面視したとき（図５の上方から画素電極１２１を平面視したとき）、図４に示すように、第１分岐線１１１ａの一部と重なる開口１２１ａを備えている。また、本実施形態に係る画素電極１２１は、電極基板１２０の上面を平面視したとき、図４に示すように、第２分岐線１１２ａの一部と重なる開口１２１ｂも備えている。

以上をまとめると、本実施形態に係るアクティブマトリクス回路基板１００は、電極基板１２０（基板）と、画素電極１２１と、電極基板１２０と画素電極１２１との間に設けられ、第１導電部（第１電源線１１１および第１分岐線１１１ａ）、第２導電部（第２電源線１１２および第２分岐線１１２ａ）、ならびに、第１導電部および第２導電部のいずれかと画素電極１２１とを接続するスイッチ部（第１スイッチ回路１２６および第２スイッチ回路１２７）と、を有し、画素電極１２１は、電極基板１２０の上面（一方の面）を平面視したときに、第１導電部の少なくとも一部および第２導電部の少なくとも一部の双方と重なる開口１２１ａ、１２１ｂを備えている。

また、より具体的には、図５に示すアクティブマトリクス回路基板１００は、電極基板１２０（基板）と、画素電極１２１と、画素電極１２１に対向する共通電極２０２に接続されている第３導電部（第３電源線１１３）と、電極基板１２０と画素電極１２１との間に設けられ、第１導電部（第１電源線１１１および第１分岐線１１１ａ）、第２導電部（第２電源線１１２および第２分岐線１１２ａ）、第４導電部（第４電源線１１４および第４分岐線１１４ａ）、第５導電部（第５電源線１１５および第５分岐線１１５ａ）、第４導電部および第５導電部と接続されているメモリー回路１２５、ならびに、第１導電部および第２導電部のいずれかと画素電極１２１とをメモリー回路１２５の出力に基づいて接続するスイッチ部（第１スイッチ回路１２６および第２スイッチ回路１２７）と、を有し、画素電極１２１は、電極基板１２０の上面（一方の面）を平面視したときに、第１導電部の少なくとも一部および第２導電部の少なくとも一部、の双方と重なる開口１２１ａ、１２１ｂを備えている。

＜表示装置の駆動方法＞
次に、電気泳動表示装置１の駆動方法について説明する。

電気泳動表示装置１の駆動方法では、表示の書き換えにあたり、まず、駆動用ＴＦＴ１２４をオンにして、データ線１０５から画像信号を供給する。これにより、メモリー回路１２５に画像データが保持される。なお、メモリー回路１２５に保持された画像データは、駆動用ＴＦＴ１２４をオフにしても維持されるので、電気泳動表示装置１の表示において定期的なリフレッシュ動作が不要になる。これにより、消費電力を削減することができる。

そして、メモリー回路１２５に保持された画像データが第１スイッチ回路１２６および第２スイッチ回路１２７に入力されると、第１スイッチ回路１２６および第２スイッチ回路１２７では互いに異なる挙動を示す。

例えば、メモリー回路１２５から共通入力端子Ｐ１に対して出力される画像データが「Ｌ」である場合、第１スイッチ回路１２６は導通状態となる。一方、出力される画像データが「Ｈ」である場合、第１スイッチ回路１２６は遮断状態となる。

また、メモリー回路１２５から共通入力端子Ｐ１に対して出力される画像データが「Ｈ」である場合、第２スイッチ回路１２７は導通状態となる。一方、出力される画像データが「Ｌ」である場合、第２スイッチ回路１２７は遮断状態となる。

したがって、以下、画像データが「Ｌ」であるか、「Ｈ」であるか、に場合を分けて説明する。

まず、画像データが「Ｌ」である場合について説明する。
図６は、画像データが「Ｌ」である場合において、電気泳動表示装置の駆動方法の一例を示すタイミングチャートである。図６に示すように、０［Ｖ］とＶの２値の電位からなるパルス波形の共通電位信号Ｖｃｏｍを共通電極２０２に供給する。具体的には、期間Ｔ１では０［Ｖ］の電位を供給し、期間Ｔ２ではＶの電位を供給し、期間Ｔ３では再び０［Ｖ］の電位を供給する。

画像データが「Ｌ」である場合、第２スイッチ回路１２７は遮断状態になるため、第１スイッチ回路１２６が導通状態となる。これにより、共通出力端子Ｐ２は、第１電源線１１１と導通することとなる。

その結果、第１分岐線１１１ａ、第１スイッチ回路１２６および共通出力端子Ｐ２を介して、第１電源線１１１から画素電極１２１に対して、図６に示すように、電位Ｖの駆動信号Ｖｐｉｘ（Ｌ）が供給される。

期間Ｔ１では、共通電極２０２の電位は０［Ｖ］であるため、図６に示すように、画素電極１２１と共通電極２０２との間に大きさＶの電位差Ｖｐｉｘ（Ｌ）−Ｖｃｏｍが印加される。この電位差Ｖｐｉｘ（Ｌ）−Ｖｃｏｍにより生じた電界に応じて電気泳動物質層７に含まれている粒子７１が泳動する。

ここで、画素電極１２１には、前述したように、開口１２１ａおよび開口１２１ｂが形成されている。そして、図５に示すように、開口１２１ａの下方には第１分岐線１１１ａが重なっており、開口１２１ｂの下方には第２分岐線１１２ａが重なっている。

期間Ｔ１では、前述したように、画素電極１２１に電位Ｖが供給されるとともに、共通電極２０２に電位０［Ｖ］が供給される。このため、電気泳動物質層７のうち、画素電極１２１と共通電極２０２とが対向している空間では、画素電極１２１側から共通電極２０２側へと向かう電界Ｅ１が形成される。図５には、画像データが「Ｌ」である場合の期間Ｔ１における電界Ｅ１を直線の矢印で図示している。また、図５には、併せて、期間Ｔ１における画素電極１２１、共通電極２０２、第１分岐線１１１ａおよび第２分岐線１１２ａの電位を各部位に示している。

また、第１分岐線１１１ａには電位Ｖが供給されている。このため、開口１２１ａの下方に位置する第１分岐線１１１ａと共通電極２０２との間には、大きさＶの電位差が形成されている。したがって、第１分岐線１１１ａと共通電極２０２とが対向している空間では、上記と同様、画素電極１２１側から共通電極２０２側へと向かう電界Ｅ１が形成される。

一方、第２分岐線１１２ａには電位０［Ｖ］が供給されている。このため、開口１２１ｂの下方に位置する第２分岐線１１２ａと共通電極２０２との間には電位差が形成されない。しかしながら、第２分岐線１１２ａと画素電極１２１との間には、大きさＶの電位差が形成されることとなる。このため、第２分岐線１１２ａと画素電極１２１との間には、電界Ｅ１とは異なり、大きく湾曲した電界Ｅ２が形成されることとなる。図５には、画像データが「Ｌ」である場合の期間Ｔ１における電界Ｅ２を湾曲した矢印で図示している。

電気泳動物質層７においてこのような湾曲した電界Ｅ２が形成されると、表示を書き換える際、電気泳動粒子の泳動が拮抗するのを抑制することができる（後述する図７参照）。これにより、書き換え速度の向上を図ることができる。

図７は、図５に示す電気泳動表示装置１の断面図の一部において、図６に示す期間Ｔ１における電気泳動粒子の泳動の様子を示す図である。また、図８は、従来の電気泳動表示装置の断面図において、電気泳動粒子の泳動の様子を示す図である。

まず、図７の説明に先立ち、図８に基づいて従来の電気泳動表示装置における電気泳動粒子の挙動について説明する。図８では、黒色表示から白色表示へ書き換える際の挙動を例に説明している。

従来の電気泳動表示装置では、図８に示すように、画素電極１２１’に開口が設けられていない。このため、第２分岐線１１２ａ’に電位０［Ｖ］が供給されたとしても、その影響は、画素電極１２１’によって遮蔽される。その結果、電気泳動物質層７’には、その全体において画素電極１２１’から共通電極２０２’へと向かう電界Ｅ１’のみが形成されることとなる。つまり、電気泳動物質層７’には均一な電界が形成される。

このとき、正に帯電している白粒子７１ｂ’は、共通電極２０２’側に向かって一斉に泳動し、一方、負に帯電している黒粒子７１ａ’は、画素電極１２１’側に向かって一斉に泳動する。

ところが、多数の白粒子７１ｂ’と多数の黒粒子７１ａ’とがそれぞれ一斉に泳動するため、移動経路の中間付近において泳動の拮抗が生じる。その結果、泳動速度が低下し、表示の書き換え速度も低下することとなる。

そこで、本実施形態では、かかる泳動の拮抗を抑制することを目的としている。以下、図７に基づいて、本実施形態に係る電気泳動表示装置１における電気泳動粒子の挙動について説明する。図７では、黒色表示から白色表示へ書き換える際の挙動を例に説明している。

電気泳動表示装置１では、図７に示すように、画素電極１２１に開口１２１ｂが設けられている。このため、第２分岐線１１２ａに電位０［Ｖ］が供給されたとき、その影響が、電気泳動物質層７にも及ぶ。その結果、電気泳動物質層７には、画素電極１２１から共通電極２０２へと向かう電界Ｅ１のみでなく、画素電極１２１から大きく湾曲して第２分岐線１１２ａへと向かう電界Ｅ２も形成される。つまり、電気泳動物質層７には不均一な電界が形成される。

これにより、多数の白粒子７１ｂは、その全部が共通電極２０２側へ向かうのではなく、一部の白粒子７１ｂが電界Ｅ２に応じて第２分岐線１１２ａ側へ向かって泳動する。このため、白粒子７１ｂの挙動には、乱れが生じることとなり、前述した泳動の拮抗が生じ難くなる（図７参照）。

一方、多数の黒粒子７１ａも、白粒子７１ｂとの間で泳動の拮抗が生じ難くなるため、画素電極１２１側へ向かって泳動し易くなる。このため、最終的には、白粒子７１ｂと黒粒子７１ａの配置を円滑に入れ替えることができ、表示の書き換えに要する時間の短縮が図られる。その結果、表示の書き換え速度の高速化を図ることができる。

次に、期間Ｔ１から期間Ｔ２への遷移に伴い、共通電位信号Ｖｃｏｍが０［Ｖ］からＶへと変化する。これにより、画素電極１２１側から共通電極２０２側へと向かう電界Ｅ１は一旦消失する。その結果、白粒子７１ｂおよび黒粒子７１ａの泳動が一時的に停滞する。

一方、画素電極１２１から第２分岐線１１２ａへと向かう湾曲した電界Ｅ２は維持されるが、開口１２１ｂの面積が画素電極１２１の面積に比べて小さいため、電気泳動表示装置１の表示にはほとんど影響を及ぼさない。

次に、期間Ｔ３に遷移するが、期間Ｔ３では前述した期間Ｔ１と同様の挙動になるため、再び、画素電極１２１側から共通電極２０２側へと向かう電界Ｅ１と、画素電極１２１から第２分岐線１１２ａへと向かう湾曲した電界Ｅ２と、が形成される。このため、白粒子７１ｂと黒粒子７１ａとが円滑に泳動する。

そして、これ以降は、期間Ｔ２の挙動と期間Ｔ３の挙動とを繰り返すこととなる。以上のようにして、泳動速度（表示の書き換え速度）の高速化が図られることとなる。

続いて、画像データが「Ｈ」である場合について説明する。
図９は、画像データが「Ｈ」である場合において、電気泳動表示装置の駆動方法の一例を示すタイミングチャートである。図９に示すように、０［Ｖ］とＶの２値の電位からなるパルス波形の共通電位信号Ｖｃｏｍを共通電極２０２に供給する。具体的には、期間Ｔ１ではＶの電位を供給し、期間Ｔ２では０［Ｖ］の電位を供給し、期間Ｔ３では再びＶの電位を供給する。なお、図９では、説明の都合上、期間Ｔ１〜Ｔ３と共通電位信号Ｖｃｏｍとの関係を図６に対してパルス波形の半波長分ずらしている。

画像データが「Ｈ」である場合、第１スイッチ回路１２６は遮断状態になるため、第２スイッチ回路１２７が導通状態となる。これにより、共通出力端子Ｐ２は、第２電源線１１２と導通することとなる。

その結果、第２分岐線１１２ａ、第２スイッチ回路１２７および共通出力端子Ｐ２を介して、第２電源線１１２から画素電極１２１に対して、図９に示すように、電位０［Ｖ］の駆動信号Ｖｐｉｘ（Ｈ）が供給される。

期間Ｔ１では、共通電極２０２の電位はＶであるため、画素電極１２１の電位は共通電極２０２の電位に対して−Ｖとなり、画素電極１２１と共通電極２０２との間に大きさＶの電位差Ｖｐｉｘ（Ｈ）−Ｖｃｏｍが印加される。この電位差Ｖｐｉｘ（Ｈ）−Ｖｃｏｍにより生じた電界に応じて電気泳動物質層７に含まれている粒子７１が泳動する。

ここで、画素電極１２１には、前述したように、開口１２１ａおよび開口１２１ｂが形成されている。そして、図１０に示すように、開口１２１ａの下方には第１分岐線１１１ａが重なっており、開口１２１ｂの下方には第２分岐線１１２ａが重なっている。

期間Ｔ１では、前述したように、画素電極１２１に電位０［Ｖ］が供給されるとともに、共通電極２０２に電位Ｖが供給される。このため、電気泳動物質層７のうち、画素電極１２１と共通電極２０２とが対向している空間では、共通電極２０２側から画素電極１２１側へと向かう電界Ｅ３が形成される。

図１０は、図４のＡ−Ａ線断面図であって、画像データが「Ｈ」である場合の期間Ｔ１（図６参照）における電界を示す図である。図１０には、期間Ｔ１における電界Ｅ３を直線の矢印で図示している。また、図１０には、併せて、期間Ｔ１における画素電極１２１、共通電極２０２、第１分岐線１１１ａおよび第２分岐線１１２ａの電位を各部位に示している。

また、第２分岐線１１２ａには電位０［Ｖ］が供給されている。このため、開口１２１ｂの下方に位置する第２分岐線１１２ａと共通電極２０２との間には、大きさＶの電位差が形成されている。したがって、第２分岐線１１２ａと共通電極２０２とが対向している空間では、上記と同様、共通電極２０２側から画素電極１２１側へと向かう電界Ｅ３が形成される。

一方、第１分岐線１１１ａには電位Ｖが供給されている。このため、開口１２１ａの下方に位置する第１分岐線１１１ａと共通電極２０２との間には電位差が形成されない。しかしながら、第１分岐線１１１ａと画素電極１２１との間には、大きさＶの電位差が形成されることとなる。このため、第１分岐線１１１ａと画素電極１２１との間には、電界Ｅ３とは異なり、大きく湾曲した電界Ｅ４が形成されることとなる。図１０には、画像データが「Ｈ」である場合の期間Ｔ１における電界Ｅ４を湾曲した矢印で図示している。

電気泳動物質層７においてこのような湾曲した電界Ｅ４が形成されると、画像データが「Ｌ」である場合と同様、表示を書き換える際、電気泳動粒子の泳動が拮抗するのを抑制することができる。これにより、書き換え速度の向上を図ることができる。

次に、期間Ｔ１から期間Ｔ２への遷移に伴い、共通電位信号ＶｃｏｍがＶから０［Ｖ］へと変化する。これにより、共通電極２０２側から画素電極１２１側へと向かう電界Ｅ３は一旦消失する。その結果、白粒子７１ｂおよび黒粒子７１ａの泳動が一時的に停滞する。

一方、第１分岐線１１１ａから画素電極１２１へと向かう湾曲した電界Ｅ４は維持されるが、開口１２１ａの面積が画素電極１２１の面積に比べて小さいため、電気泳動表示装置１の表示にはほとんど影響を及ぼさない。

次に、期間Ｔ３に遷移するが、期間Ｔ３では前述した期間Ｔ１と同様の挙動になるため、再び、共通電極２０２側から画素電極１２１側へと向かう電界Ｅ３と、第１分岐線１１１ａから画素電極１２１へと向かう湾曲した電界Ｅ４と、が形成される。このため、白粒子７１ｂと黒粒子７１ａとが円滑に泳動する。

そして、これ以降は、期間Ｔ２の挙動と期間Ｔ３の挙動とを繰り返すこととなる。以上のようにして、泳動速度（表示の書き換え速度）の高速化が図られることとなる。

以上のように、画素電極１２１には、開口１２１ａと開口１２１ｂの双方が形成されている。そして、開口１２１ａの下方には電位Ｖが供給されている第１分岐線１１１ａが重なっており、開口１２１ｂの下方には電位０［Ｖ］が供給されている第２分岐線１１２ａが重なっている。つまり、開口１２１ａおよび開口１２１ｂは、互いに異なる電位が供給されている配線に重なるように設けられている。これにより、画素電極１２１に供給する電位によらず（画像データによらず）、泳動速度の高速化という効果を得ることができる。

換言すれば、開口１２１ａと開口１２１ｂのいずれか一方のみが形成されている場合、画像データによっては上述した効果を得ることができない。例えば、画像データが「Ｌ」である場合、開口１２１ｂが存在しなければ、電界Ｅ２が形成されないため、白粒子７１ｂと黒粒子７１ａの泳動の拮抗を抑制することができない。また、画像データが「Ｈ」である場合、開口１２１ａが存在しなければ、電界Ｅ４が形成されないため、やはり白粒子７１ｂと黒粒子７１ａの泳動の拮抗を抑制することができない。

これに対し、画素電極１２１に開口１２１ａと開口１２１ｂの双方が形成されていることにより、画像データによらず、泳動速度の高速化という効果を得ることができる。換言すれば、画素電極１２１に供給する電位によらず、表示の書き換え速度の高速化を図ることができる。

また、上記のような効果は、画素電極１２１を形成する際、単に開口１２１ａおよび開口１２１ｂを形成するのみで（簡単な構造によって）享受することができる。このため、このような効果の享受するにあたって、製造コストや製造工程の著しい増加を避けることができる。

そして、表示の書き換え速度が速く、表示性能に優れた電気泳動表示装置１が得られる。

また、図４に示すアクティブマトリクス回路基板１００の第１分岐線１１１ａは、そこからさらに分岐した（拡張した）行き止まり配線１１１ｂを含んでいる。この行き止まり配線１１１ｂは、一端が第１分岐線１１１ａの本線に接続されている一方、他端は絶縁層で囲まれている（行き止まりになっている）。このため、行き止まり配線１１１ｂの有無は、第１スイッチ回路１２６の駆動には関与し難い。

そして、開口１２１ａは、図４に示すように、この行き止まり配線１１１ｂ（第１分岐線１１１ａ）に重なっている。行き止まり配線１１１ｂは、上記の理由から任意の領域に敷設可能な配線である。このため、行き止まり配線１１１ｂには十分な面積を確保することができ、それに伴って開口１２１ａについても十分な面積を確保することができる。その結果、前述した電界Ｅ４をより広い面積において発生させることができ、白粒子７１ｂと黒粒子７１ａの泳動の拮抗を抑制するという効果を十分に享受することができる。また、開口１２１ａの面積の調整幅が広くなるため、効果の程度についてもより広い幅で制御することが可能になる。

さらに、第１分岐線１１１ａは、画素電極１２１の下方に敷設することが可能であり、かつ、第１分岐線１１１ａには、画素電極１２１に対する電位の供給状態によらず、高電位側の電位が供給されている。このため、第１分岐線１１１ａの位置に合わせて開口１２１ａを設けるとともに、開口１２１ｂの配置を適宜選択することによって、不均一な電界を形成し易い。その結果、電気泳動表示装置１における表示の書き換えをより容易に高速化し易くなる。

同様に、図４に示すアクティブマトリクス回路基板１００の第２分岐線１１２ａは、そこからさらに分岐した（拡張した）行き止まり配線１１２ｂを含んでいる。この行き止まり配線１１２ｂは、一端が第２分岐線１１２ａの本線に接続されている一方、他端は絶縁層で囲まれている（行き止まりになっている）。このため、行き止まり配線１１２ｂの有無は、第２スイッチ回路１２７の駆動には関与し難い。

そして、開口１２１ｂは、図４に示すように、この行き止まり配線１１２ｂ（第２分岐線１１２ａ）に重なっている。行き止まり配線１１２ｂは、上記の理由から任意の領域に敷設可能な配線である。このため、行き止まり配線１１２ｂには十分な面積を確保することができ、それに伴って開口１２１ｂについても十分な面積を確保することができる。その結果、前述した電界Ｅ２をより広い面積において発生させることができ、白粒子７１ｂと黒粒子７１ａの泳動の拮抗を抑制するという効果を十分に享受することができる。また、開口１２１ｂの面積の調整幅が広くなるため、効果の程度についてもより広い幅で制御することが可能になる。

さらに、第２分岐線１１２ａは、画素電極１２１の下方に敷設することが可能であり、かつ、第２分岐線１１２ａには、画素電極１２１に対する電位の供給状態によらず、低電位側の電位が供給されている。このため、第２分岐線１１２ａの位置に合わせて開口１２１ｂを設けるとともに、開口１２１ａの配置を適宜選択することによって、不均一な電界を形成し易い。その結果、電気泳動表示装置１における表示の書き換えをより容易に高速化し易くなる。

なお、本実施形態では、開口１２１ａおよび開口１２１ｂの双方が分岐線と重なっているが、本発明はかかる構成に限定されない。例えば画素電極１２１の下方に第１電源線１１１や第２電源線１１２が通過している場合、それらの電源線と重なるように開口１２１ａおよび開口１２１ｂのいずれか、または双方を配置するようにしてもよい。

なお、画素電極１２１に対する開口１２１ａの面積率、および、画素電極１２１に対する開口１２１ｂの面積率は、特に限定されないものの、１％以上２５％以下であるのが好ましく、２％以上２０％以下であるのがより好ましく、３％以上１５％以下であるのがさらに好ましい。これにより、開口１２１ａおよび開口１２１ｂを設けたことによる効果を十分に享受することができ、かつ、画素電極１２１の面積が減少することによる弊害が大きくなってしまうのを防止することができる。

すなわち、面積率が前記下限値を下回ると、形成される電界の強さによっては、開口１２１ａおよび開口１２１ｂを設けたことによる効果を十分に享受することができないおそれがある。一方、面積率が前記上限値を上回ると、形成される電界の強さによっては、画素電極１２１の面積が小さくなるため、共通電極２０２側へと泳動させ得る粒子の割合が少なくなるおそれがあり、結果として表示の書き換え速度を十分に高められないおそれがある。

また、開口１２１ａの面積と開口１２１ｂの面積との比も、特に限定されないが、例えば同程度に設定されるのが好ましい。具体的には、開口１２１ａの面積を１としたとき、開口１２１ｂの面積は０．３以上３以下程度であるのが好ましく、０．５以上２以下程度であるのがより好ましい。これにより、前述した電界Ｅ２による作用と、電界Ｅ４による作用とが、同程度になる。このため、例えば表示色によらず書き換え速度に差ができるのを防止することができる。

図１１は、図４に示すアクティブマトリクス回路基板１００のうち画素電極１２１のみを図示した平面図である。なお、図１１では、図示の便宜のため、画素電極１２１にドットを付している。

開口１２１ａと開口１２１ｂとの間は接していてもよいが、好ましくは図１１に示すように互いに離間している。すなわち、アクティブマトリクス回路基板１００は、互いに離間する複数の開口１２１ａ、１２１ｂを備えている。これにより、画像データが「Ｌ」である場合に湾曲した電界Ｅ２が生じる位置と、画像データが「Ｈ」である場合に湾曲した電界Ｅ４が生じる位置と、を互いに離間させることができる。このため、表示の書き換えのたびに、電界Ｅ２によってもたらされる効果と電界Ｅ４によってもたらされる効果とが互いに影響し合ってしまうのを抑制することができる。

なお、このときの離間距離Ｓ２は、特に限定されないが、例えば画素電極１２１の平面視における最大長さＳ１を１としたとき、０．０１以上であるのが好ましく、０．１以上であるのがより好ましく、０．３以上であるのがさらに好ましい。これにより、画素電極１２１の大きさに対して離間距離Ｓ２を十分に確保することができるので、上述した効果をより十分に享受することができる。なお、離間距離Ｓ２は、開口１２１ａと開口１２１ｂとの間の最短距離である。

また、開口１２１ａ、１２１ｂの数は、特に限定されず、後述する１個であっても、３個以上であってもよい。

なお、本実施形態では、必要に応じて、第１電源線１１１から供給される駆動信号と第２電源線１１２から供給される駆動信号とを定期的に入れ替える駆動方法が採用されてもよい。すなわち、一時的に、第１電源線１１１に供給する駆動信号をＶから０［Ｖ］に変更し、一方、第２電源線１１２に供給する駆動信号を０［Ｖ］からＶに変更した「駆動信号の反状態」を経た後、再び元の「駆動信号の正状態」に戻すという「駆動信号の交番」を定期的に行うようにしてもよい。

このように駆動信号を交番させても、第１スイッチ回路１２６および第２スイッチ回路１２７は互いに相補的に動作するため、上記と同様のオン／オフ制御が可能になる。

また、このような駆動信号の交番により、画素１０２に対応する画像データの偏りに伴う不具合、すなわち、例えば黒色表示または白色表示のいずれかに表示内容が偏ってしまい、第１スイッチ回路１２６および第２スイッチ回路１２７のうち一方にのみ電圧が印加され続けてしまうことに伴う不具合の発生が防止される。

仮に一方のスイッチ回路にのみ電圧が印加される状態が続くと、スイッチ回路に含まれる半導体材料の特性が劣化するといった弊害が懸念される。これに対し、駆動信号の交番を定期的に行うことにより、表示内容が偏ってしまっても一方のスイッチ回路にのみ電圧が印加され続けることが防止される。その結果、半導体材料の特性が劣化するのを抑制することができ、かかる弊害の発生を防止することができる。

ただし、駆動信号の交番を行うと、「駆動信号の反状態」では、電気泳動物質層７に付与される電界の向きが反対になるため、表示内容も反転してしまうことになる。このような表示内容の反転を避けるためには、駆動信号の交番に同期して、データ線１０５に供給される画像信号についても反転させるようにすればよい。すなわち、「駆動信号の反状態」にあるときには、それに応じて、本来の表示内容における黒色と白色とを入れ替えた表示内容（諧調を反転させた表示内容）に対応する画像信号をデータ線１０５に供給するようにすればよい。これにより、電界の向きが反対であっても表示内容な本来意図したものになるため、駆動信号の交番に伴う表示内容への影響を避けることができる。

このような駆動信号の交番は、例えば電源変調回路１０８に含まれた図示しない回路によって行うことができる。

また、画像信号の反転についても、制御部１１０やそれより上位の装置において行うことができる。

なお、上述したような半導体材料の特性劣化の程度は、電圧が印加される時間（電圧印加時間）に依存する。したがって、原則的には、各スイッチ回路における電圧印加時間が折半されるように、駆動信号の交番を行うようにすればよい。

また、上記のような課題は、表示を頻繁に書き換える画素１０２において顕在化し易い。このような画素１０２では、粒子７１を頻繁に泳動させる必要があるため、結局、第１スイッチ回路１２６や第２スイッチ回路１２７における電圧印加時間が長くなる。その結果、アクティブマトリクス回路基板１００の信頼性が低下し易い。

例えば、黒色と白色とを表示する電気泳動表示装置１において時計を表示する場合、特に秒表示をする場合には、表示の書き換えが頻繁に発生する。具体的には、デジタル時計表示であっても、アナログ時計表示であっても、時計表示を行う画素の一部では、黒色表示と白色表示とが頻繁に書き換えられる。ところが、表示の書き換えパターンは、画素１０２の配置によってそれぞれ異なるため、複数の画素１０２に対して共通した頻度での「駆動信号の交番」を行うためには、その頻度の最適化が必要になる。

そこで、このような画素１０２では、駆動信号の交番頻度を、画素１０２の表示の書き換え１０回ごと、または、表示の書き換え６０回ごと、のいずれかの頻度とすることが好ましい。

例えばデジタル時計表示の場合、一の位の秒表示を行う画素１０２では、黒色表示と白色表示との書き換えパターンが１０回（１０秒）で一巡する。このため、この１０回の書き換えに対応した周期、例えば１０回の書き換えごとに駆動信号の正状態と反状態とを入れ替えるような周期で駆動信号を交番させることにより、第１スイッチ回路１２６と第２スイッチ回路１２７との間で、電圧印加時間を均等に割り振ることができる。

また、例えばアナログ時計表示の場合、秒表示を行う画素１０２では、黒色表示と白色表示との書き換えパターンが６０回（６０秒）で一巡する。このため、この６０回の書き換えに対応した周期、例えば６０回の書き換えごとに駆動信号の正状態と反状態とを入れ替えるような周期で駆動信号を交番させることにより、第１スイッチ回路１２６と第２スイッチ回路１２７との間で、電圧印加時間を均等に割り振ることができる。

以上のような駆動方法を採用することにより、表示内容に影響を与えることなく、アクティブマトリクス回路基板１００の信頼性をより高めることができる。

≪第２実施形態≫
次に、本発明の第２実施形態について説明する。

図１２は、本発明のアクティブマトリクス回路基板の第２実施形態について共通電極２０２側から画素電極１２１側を平面視したとき、アクティブマトリクス回路のうち１つの画素におけるレイアウトの一例を示す図である。

以下、第２実施形態について説明するが、以下の説明では第１実施形態との相違点を中心に説明し、同様の事項についてはその説明を省略する。なお、前述した第１実施形態と同様の構成には、同一符号を付してある。

第２実施形態は、画素電極１２１における開口１２１ａおよび開口１２１ｂの形成位置が異なる以外、第１実施形態と同様である。

すなわち、図１２に示すアクティブマトリクス回路基板１００の第４分岐線１１４ａは、そこからさらに分岐した（拡張した）行き止まり配線１１４ｂを含んでいる。この行き止まり配線１１４ｂは、一端が第４分岐線１１４ａの本線に接続されている一方、他端は絶縁層で囲まれている（行き止まりになっている）。このため、行き止まり配線１１４ｂの有無は、メモリー回路１２５の駆動には関与し難い。

そして、開口１２１ａは、図１２に示すように、この行き止まり配線１１４ｂ（第４分岐線１１４ａ）に重なっている。行き止まり配線１１４ｂは、上記の理由から任意の領域に敷設可能な配線である。このため、行き止まり配線１１４ｂには十分な面積を確保することができ、それに伴って開口１２１ａについても十分な面積を確保することができる。その結果、前述した電界Ｅ４をより広い面積において発生させることができ、白粒子７１ｂと黒粒子７１ａの泳動の拮抗を抑制するという効果を十分に享受することができる。また、開口１２１ａの面積の調整幅が広くなるため、効果の程度についてもより広い幅で制御することが可能になる。

さらに、第４分岐線１１４ａは、画素電極１２１の下方に敷設することが可能であり、かつ、第４分岐線１１４ａには、画素電極１２１に対する電位の供給状態によらず、高電位側の電位が供給されている。このため、第４分岐線１１４ａの位置に合わせて開口１２１ａを設けるとともに、開口１２１ｂの配置を適宜選択することによって、不均一な電界を形成し易い。その結果、電気泳動表示装置１における表示の書き換えをより容易に高速化し易くなる。

同様に、図１２に示すアクティブマトリクス回路基板１００の第５分岐線１１５ａは、そこからさらに分岐した（拡張した）行き止まり配線１１５ｂを含んでいる。この行き止まり配線１１５ｂは、一端が第５分岐線１１５ａの本線に接続されている一方、他端は絶縁層で囲まれている（行き止まりになっている）。このため、行き止まり配線１１５ｂの有無は、メモリー回路１２５の駆動には関与し難い。

そして、開口１２１ｂは、図１２に示すように、この行き止まり配線１１５ｂ（第５分岐線１１５ａ）に重なっている。行き止まり配線１１５ｂは、上記の理由から任意の領域に敷設可能な配線である。このため、行き止まり配線１１５ｂには十分な面積を確保することができ、それに伴って開口１２１ｂについても十分な面積を確保することができる。その結果、前述した電界Ｅ２をより広い面積において発生させることができ、白粒子７１ｂと黒粒子７１ａの泳動の拮抗を抑制するという効果を十分に享受することができる。また、開口１２１ｂの面積の調整幅が広くなるため、効果の程度についてもより広い幅で制御することが可能になる。

さらに、第５分岐線１１５ａには、画素電極１２１の下方に敷設することが可能であり、かつ、第５分岐線１１５ａには、画素電極１２１に対する電位の供給状態によらず、低電位側の電位が供給されている。このため、第５分岐線１１５ａの位置に合わせて開口１２１ｂを設けるとともに、開口１２１ａの配置を適宜選択することによって、不均一な電界を形成し易い。その結果、電気泳動表示装置１における表示の書き換えをより容易に高速化し易くなる。

なお、本実施形態では、開口１２１ａおよび開口１２１ｂの双方が分岐線と重なっているが、本発明はかかる構成に限定されない。例えば画素電極１２１の下方に第４電源線１１４や第５電源線１１５が通過している場合、それらの電源線と重なるように開口１２１ａおよび開口１２１ｂのいずれか、または双方を配置するようにしてもよい。

また、前述したように、本実施形態では、第４電源線１１４に高電位側の電位信号が供給され、第５電源線１１５に低電位側の電位信号が供給されている。このため、第４電源線１１４と等電位にある行き止まり配線１１４ｂと重なるように開口１２１ａを設け、第５電源線１１５と等電位にある行き止まり配線１１５ｂと重なるように開口１２１ｂを設けることにより、画素電極１２１に供給する電位によらず、粒子７１の泳動の拮抗を抑制し、泳動速度の高速化を図ることができる。

以上をまとめると、本実施形態に係るアクティブマトリクス回路基板１００は、電極基板１２０（基板）と、画素電極１２１と、画素電極１２１に対向する共通電極２０２に接続されている第３導電部（第３電源線１１３）と、電極基板１２０と画素電極１２１との間に設けられ、第１導電部（第１電源線１１１および第１分岐線１１１ａ）、第２導電部（第２電源線１１２および第２分岐線１１２ａ）、第４導電部（第４電源線１１４および第４分岐線１１４ａ）、第５導電部（第５電源線１１５および第５分岐線１１５ａ）、第４導電部および第５導電部と接続されているメモリー回路１２５、ならびに、メモリー回路１２５の出力に基づいて第１導電部および第２導電部のいずれかと画素電極１２１とを接続するスイッチ部（第１スイッチ回路１２６および第２スイッチ回路１２７）と、を有し、画素電極１２１は、電極基板１２０の上面（一方の面）を平面視したときに、第４導電部の少なくとも一部および第５導電部の少なくとも一部、の双方と重なる開口１２１ａ、１２１ｂを備えている。

そして、このようなアクティブマトリクス回路基板１００を備える電気泳動表示装置１によれば、メモリー回路１２５の電源線である第４導電部および第５導電部と重なるように開口１２１ａ、１２１ｂを設けることによっても、第１実施形態と同様の効果、すなわち、粒子７１の泳動の拮抗を抑制し、泳動速度の高速化を図ることができるという効果が得られる。

≪第３実施形態≫
次に、本発明の第３実施形態について説明する。

図１３は、本発明のアクティブマトリクス回路基板の第３実施形態について共通電極２０２側から画素電極１２１側を平面視したとき、アクティブマトリクス回路のうち１つの画素におけるレイアウトの一例を示す図である。

以下、第３実施形態について説明するが、以下の説明では第１実施形態との相違点を中心に説明し、同様の事項についてはその説明を省略する。なお、前述した第１実施形態と同様の構成には、同一符号を付してある。

第３実施形態は、画素電極１２１における開口１２１ａおよび開口１２１ｂの形成位置が異なる以外、第１実施形態と同様である。

図１３に示す開口１２１ａは、第１分岐線１１１ａに重なっている。すなわち、第１実施形態では、第１分岐線１１１ａに含まれた行き止まり配線１１１ｂに重なるように開口１２１ａが形成されているのに対し、本実施形態では、行き止まり配線が設けられていない第１分岐線１１１ａに重なっている。換言すれば、第１分岐線１１１ａは、Ｐ型ＭＯＳトランジスター１２６ａのソース電極およびＮ型ＭＯＳトランジスター１２６ｂのソース電極に相当するため、開口１２１ａはこれらのソース電極に重なっている。

また、図１３に示す開口１２１ｂは、第２分岐線１１２ａに重なっている。すなわち、第１実施形態では、第２分岐線１１２ａに含まれた行き止まり配線１１２ｂに重なるように開口１２１ｂが形成されているのに対し、本実施形態では、行き止まり配線が設けられていない第２分岐線１１２ａに重なっている。換言すれば、第２分岐線１１２ａは、Ｎ型ＭＯＳトランジスター１２７ａのソース電極およびＰ型ＭＯＳトランジスター１２７ｂのソース電極に相当するため、開口１２１ｂはこれらのソース電極に重なっている。
このような第３実施形態においても、第１実施形態と同様の効果が得られる。

また、行き止まり配線を形成する必要がないので、アクティブマトリクス回路のレイアウトを簡素化することができ、画素１０２の小型化が容易になる。

また、図１４は、図１３に示すアクティブマトリクス回路基板のレイアウトの変形例を示す図である。

図１４に示す変形例は、開口１２１ｂが省略されるとともに、１つの開口１２１ａが形状を変えて設けられている以外、第３実施形態と同様である。

すなわち、図１４に示す開口１２１ａは、図１３に示す開口１２１ａと開口１２１ｂとを繋げて１つにしたものである。

このような変形例においても、第３実施形態と同様の効果が得られる。また、開口の数が少ない分、画素電極１２１の形成が容易になる。

≪第４実施形態≫
次に、本発明の第４実施形態について説明する。

図１５は、本発明のアクティブマトリクス回路基板の第４実施形態について共通電極２０２側から画素電極１２１側を平面視したとき、アクティブマトリクス回路のうち１つの画素におけるレイアウトの一例を示す図である。

以下、第４実施形態について説明するが、以下の説明では第１実施形態との相違点を中心に説明し、同様の事項についてはその説明を省略する。なお、前述した第１実施形態と同様の構成には、同一符号を付してある。

第４実施形態は、画素電極１２１における開口１２１ａおよび開口１２１ｂの形状が異なる以外、第１実施形態と同様である。

図１５に示す開口１２１ａは、画素電極１２１に形成された閉じた孔ではなく、外縁を切り欠いてなる凹みである。

また、図１５に示す開口１２１ｂも、画素電極１２１に形成された閉じた孔ではなく、外縁を切り欠いてなる凹みである。

このような形状であっても、開口１２１ａおよび開口１２１ｂは、第１実施形態と同様に作用する。このため、第４実施形態においても、第１実施形態と同様の効果が得られる。

（電子機器）
次に、本発明の電子機器の実施形態について説明する。本実施形態に係る電子機器は、前記実施形態に係る表示装置を備えている。

図１６は、本発明の電子機器の実施形態が適用された腕時計の正面図である。
図１６に示す腕時計４０１（本発明の電子機器の実施形態）は、時計ケース４０２と、時計ケース４０２に連結された一対のバンド４０３と、を備えている。時計ケース４０２の正面には、電気泳動表示装置４０５（本発明の表示装置の実施形態）と、秒針４２１と、分針４２２と、時針４２３と、が設けられている。時計ケース４０２の側面には、操作子としての竜頭４１０と操作ボタン４１１とが設けられている。

図１７は、図１６に示す腕時計の側断面図である。
図１７に示す時計ケース４０２の内部には収容部４０２Ａが設けられている。収容部４０２Ａには、ムーブメント４０４と電気泳動表示装置４０５とが収容されている。収容部４０２Ａの一端側（時計正面側）には、ガラス製または樹脂製の透明カバー４０７が設けられている。収容部４０２Ａの他端側（時計裏側）には、パッキン４０８を介して裏蓋４０９が螺合され、裏蓋４０９および透明カバー４０７により時計ケース４０２が密封されている。

ムーブメント４０４は、秒針４２１、分針４２２および時針４２３からなるアナログ指針が連結された運針機構（図示せず）を有している。この運針機構がアナログ指針を回転駆動し、設定された時刻を表示する時刻表示部として機能する。

電気泳動表示装置４０５は、ムーブメント４０４の時計正面側に配置され、腕時計４０１の表示部を構成する。電気泳動表示装置４０５の表示面は、ここでは円形状であるが、例えば正八角形状、十六角形状など、他の形状としてもよい。電気泳動表示装置４０５の中央部には、電気泳動表示装置４０５の表裏を貫通する貫通孔４０５Ａが形成されている。貫通孔４０５Ａには、ムーブメント４０４の運針機構（図示せず）の秒車４２４、二番車４２５および筒車４２６の各軸が挿入されている。各軸の先端には秒針４２１、分針４２２および時針４２３がそれぞれ取り付けられている。
本発明の電子機器は、時計以外にも適用される。

図１８は、本発明の電子機器の実施形態が適用された電子ペーパーの構成を示す斜視図である。

図１８に示す電子ペーパー５００は、表示部５０１（本発明の表示装置の実施形態）を備えている。電子ペーパー５００は可撓性を有し、従来の紙と同様の質感および柔軟性を有する書換え可能なシートからなる本体５０２を備えている。

図１９は、本発明の電子機器の実施形態が適用された電子ノートの構成を示す斜視図である。

図１９に示す電子ノート６００は、図１８に示す電子ペーパー５００が複数枚束ねられ、かつ、カバー６０１に挟まれてなるものである。カバー６０１は、例えば外部の装置から送られる表示データを入力する表示データ入力手段（図示せず）を備える。これにより、その表示データに応じて、電子ペーパーが束ねられた状態のまま、表示内容の変更や更新を行うことができる。

以上のような腕時計４０１、電子ペーパー５００および電子ノート６００等の電子機器は、本発明の表示装置を備えていることで、アクティブマトリクス回路基板１００によってもたらされる効果を享受することができるので、表示部における表示の書き換え速度が速いものとなる。

以上、本発明のアクティブマトリクス回路基板、表示装置、および電子機器について、図示の実施形態に基づいて説明したが、本発明はこれに限定されるものではない。

例えば、アクティブマトリクス回路基板、表示装置および電子機器では、各部の構成は、同様の機能を有する任意の構成のものに置換することができ、また、他の任意の構成を付加することもできる。具体的には、メモリー回路、スイッチ回路等は、前記実施形態で挙げた回路と異なる構成で同様の機能を有する回路や素子等で代替可能である。例えば、メモリー回路は、ＤＲＡＭ（Dynamic Random Access Memory）方式のメモリー回路であってもよい。その場合、前記実施形態に含まれる一部の電源線を省略することができる。また、スイッチ回路は、トランスファーゲート以外のスイッチ回路であってもよい。

また、アクティブマトリクス回路基板を適用可能な表示装置は、電気泳動表示装置に限定されず、電界を利用して表示媒体を駆動して表示を切り替えるその他の表示装置（例えば液晶表示装置）であってもよい。

１…電気泳動表示装置、７…電気泳動物質層、７’…電気泳動物質層、１０…バックプレーン、２０…フロントプレーン、７０…分散液、７１…粒子、７１ａ…黒粒子、７１ａ’…黒粒子、７１ｂ…白粒子、７１ｂ’…白粒子、７２…分散媒、９１…隔壁、９２…封止部、１００…アクティブマトリクス回路基板、１０２…画素、１０３…画像表示部、１０４…走査線、１０５…データ線、１０６…走査線駆動回路、１０７…データ線駆動回路、１０８…電源変調回路、１１０…制御部、１１１…第１電源線、１１１ａ…第１分岐線、１１１ｂ…行き止まり配線、１１２…第２電源線、１１２ａ…第２分岐線、１１２ａ’…第２分岐線、１１２ｂ…行き止まり配線、１１３…第３電源線、１１４…第４電源線、１１４ａ…第４分岐線、１１４ｂ…行き止まり配線、１１５…第５電源線、１１５ａ…第５分岐線、１１５ｂ…行き止まり配線、１２０…電極基板、１２１…画素電極、１２１’…画素電極、１２１ａ…開口、１２１ｂ…開口、１２４…駆動用ＴＦＴ、１２５…メモリー回路、１２６…第１スイッチ回路、１２６ａ…Ｐ型ＭＯＳトランジスター、１２６ｂ…Ｎ型ＭＯＳトランジスター、１２７…第２スイッチ回路、１２７ａ…Ｎ型ＭＯＳトランジスター、１２７ｂ…Ｐ型ＭＯＳトランジスター、１３０…絶縁層、１３１…コンタクト、２０１…対向基板、２０２…共通電極、２０２’…共通電極、４０１…腕時計、４０２…時計ケース、４０２Ａ…収容部、４０３…バンド、４０４…ムーブメント、４０５…電気泳動表示装置、４０５Ａ…貫通孔、４０７…透明カバー、４０８…パッキン、４０９…裏蓋、４１０…竜頭、４１１…操作ボタン、４２１…秒針、４２２…分針、４２３…時針、４２４…秒車、４２５…二番車、４２６…筒車、５００…電子ペーパー、５０１…表示部、５０２…本体、６００…電子ノート、６０１…カバー、１２５２…Ｐ型ＭＯＳトランジスター、１２５３…Ｐ型ＭＯＳトランジスター、１２５４…Ｎ型ＭＯＳトランジスター、１２５５…Ｎ型ＭＯＳトランジスター、Ｅ１…電界、Ｅ１’…電界、Ｅ２…電界、Ｅ３…電界、Ｅ４…電界、Ｐ１…共通入力端子、Ｐ１’…共通入力端子、Ｐ２…共通出力端子、Ｓ１…最大長さ、Ｓ２…離間距離、Ｔ１…期間、Ｔ２…期間、Ｔ３…期間

Claims (11)

1. ピクセルを有する画素表示部を含む基板と、
   前記ピクセルのための画素電極と、
   第１電位の第１駆動信号を供給するための第１導電部、および第２電位の第２駆動信号を供給するための第２導電部と、
   前記ピクセルのためのスイッチ部であって、前記第１導電部および前記第２導電部のいずれかと前記画素電極とを接続するスイッチ部と、
   を有し、
   前記第１導電部、前記第２導電部、および前記スイッチ部は、前記基板と前記画素電極との間に設けられ、
   前記画素電極は、前記基板の一方の面を平面視したときに、前記第１導電部の少なくとも一部および前記第２導電部の少なくとも一部の双方と重なる開口を備えていることを特徴とするアクティブマトリクス回路基板。
2. ピクセルを有する画素表示部を含む基板と、
   前記ピクセルのための画素電極と、
   前記画素電極に対向する共通電極に接続される第３導電部と、
   第１電位の第１駆動信号を供給するための第１導電部、前記第１電位と異なる第２電位の第２駆動信号を供給するための第２導電部、第４導電部、および第５導電部と、
   前記ピクセルのためのメモリー回路であって、前記第４導電部および前記第５導電部と接続されているメモリー回路と、
   前記ピクセルのためのスイッチ部であって、前記第１導電部および前記第２導電部のいずれかと前記画素電極とを前記メモリー回路の出力に基づいて接続するスイッチ部と、
   を有し、
   前記第１導電部、前記第２導電部、前記第４導電部、前記第５導電部、前記メモリー回路、および前記スイッチ部は、前記基板と前記画素電極との間に設けられ、
   前記画素電極は、前記基板の一方の面を平面視したときに、前記第１導電部の少なくとも一部および前記第２導電部の少なくとも一部の双方と重なるか、または、前記第４導電部の少なくとも一部および前記第５導電部の少なくとも一部の双方と重なる開口を備えていることを特徴とするアクティブマトリクス回路基板。
3. 前記第４導電部は、第４電源線と前記第４電源線から分岐する分岐線とを含み、
   前記開口は、前記分岐線と重なっている請求項２に記載のアクティブマトリクス回路基板。
4. 前記第５導電部は、第５電源線と前記第５電源線から分岐する分岐線とを含み、
   前記開口は、前記分岐線と重なっている請求項２に記載のアクティブマトリクス回路基板。
5. 前記第１導電部は、第１電源線と前記第１電源線から分岐する分岐線とを含み、
   前記開口は、前記分岐線と重なっている請求項１または２に記載のアクティブマトリクス回路基板。
6. 前記第２導電部は、第２電源線と前記第２電源線から分岐する分岐線とを含み、
   前記開口は、前記分岐線と重なっている請求項１または２に記載のアクティブマトリクス回路基板。
7. 前記分岐線は、行き止まり配線を含む請求項３ないし６のいずれか１項に記載のアクティブマトリクス回路基板。
8. 互いに離間する複数の前記開口を備えている請求項１ないし７のいずれか１項に記載のアクティブマトリクス回路基板。
9. 前記画素電極に対する前記開口の面積率は、１％以上２５％以下である請求項１ないし８のいずれか１項に記載のアクティブマトリクス回路基板。
10. 請求項１ないし９のいずれか１項に記載のアクティブマトリクス回路基板と、
    共通電極と、
    前記画素電極と前記共通電極との間に設けられている電気光学物質層と、
    を有することを特徴とする表示装置。
11. 請求項１０に記載の表示装置を備えることを特徴とする電子機器。

Images