JP6908338B2

JP6908338B2 - 圧電素子の駆動装置

Info

Publication number: JP6908338B2
Application number: JP2017057910A
Authority: JP
Inventors: 幸彦秦野; 卓山田
Original assignee: Imasen Electric Industrial Co Ltd
Current assignee: Imasen Electric Industrial Co Ltd
Priority date: 2017-03-23
Filing date: 2017-03-23
Publication date: 2021-07-28
Anticipated expiration: 2037-03-23
Also published as: JP2018160845A

Description

本発明は圧電素子の駆動装置に関し、簡易な構成でオーディオ信号の再生が可能な圧電素子の駆動装置に関するものである。

例えば特許文献１には、充電スイッチと放電スイッチ、並びにインダクタを設けて、インダクタの誘起電力でインジェクタの駆動を行うとともに電源への電力回生を行う圧電素子の駆動装置が示されている。

特開２００６−３４５６６５

しかし、上記従来の駆動装置では、発音用の圧電素子を使用して簡易な構成でオーディオ信号の再生を行うことについては何ら示唆されていない。

そこで本発明はこのような課題を解決するもので、インダクタを使用した簡易な構成で発音用の圧電素子によるオーディオ信号の再生を行いかつ車両搭載等の用途において消費電力も少なくできる圧電素子の駆動装置を提供することを目的とする。

上記目的を達成するために、本第１発明では、一端で互いに直列に接続された放電用スイッチング手段（１１）と充電用スイッチング手段（１２）、および直列接続された前記一端に一端が接続されたインダクタ（１３）を備え、前記放電用スイッチング手段（１１）の他端は発音体の圧電素子（Ｐ）の高電位側に接続されるとともに、前記充電用スイッチング手段（１２）の他端は前記圧電素子（Ｐ）の低電位側に接続され、かつ前記放電用スイッチング手段（１１）にはその他端にアノード側を向けてダイオード素子（１１４）を並列に接続するとともに、前記充電用スイッチング手段（１２）にはその他端にカソード側を向けてダイオード素子（１２４）を並列に接続し、前記インダクタ（１３）の他端は電流供給用の電源（Ｖin）に接続され、かつ、入力信号(Ｖ*)の増大時には前記充電用スイッチング手段（１２）のオンオフを繰り返して前記インダクタ（１３）の誘起電力によって圧電素子（Ｐ）を充電駆動するとともに、前記入力信号（Ｖ*）の減少時には前記放電用スイッチング手段（１１）のオンオフを繰り返して前記インダクタ（１３）の誘起電力を前記電源（Ｖin）に回生する制御手段（２）を設け、かつ前記制御手段（２）は、前記圧電素子（Ｐ）の出力電圧をフィードバックして前記入力信号（Ｖ*）と比較し、前記入力信号（Ｖ*）がフィードバック信号（Ｖｆ）よりも大きい場合に前記充電用スイッチング手段（１２）のオンオフを可能とし、前記入力信号（Ｖ＊）が前記フィードバック信号（Ｖｆ）よりも小さい場合に前記放電用スイッチング手段（１１）のオンオフを可能とするように設定されている。

本第１発明においては、インダクタを備える簡単な回路構成によって、インダクタの誘起電力を利用して圧電素子を良好に駆動することができるとともに、電源への電力回生も行うから消費電力を小さく抑えることができる。また、圧電素子の出力電圧を入力信号により正確に追従させることができる。

本第２発明では、前記放電用スイッチング手段および前記充電用スイッチング手段としてそれぞれＭＯＳトランジスタを使用し、前記ダイオード素子としてそれぞれＭＯＳトランジスタの寄生ダイオードを使用する。

本第２発明においては、ＭＯＳトランジスタの寄生ダイオードを有効に利用することができる。

本第１発明のダイオード素子に代えて、これに並列接続されたスイッチング手段を適宜作動させるようにしても良く、この場合は、以下の構成を採ることができる。すなわち、本第３発明では、一端で互いに直列に接続された放電用スイッチング手段と充電用スイッチング手段、および直列接続された前記一端に一端が接続されたインダクタを備え、前記放電用スイッチング手段の他端は発音体の圧電素子の高電位側に接続されるとともに、前記充電用スイッチング手段の他端は前記圧電素子の低電位側に接続され、前記インダクタの他端は電流供給用の電源に接続され、かつ、入力信号の増大時には前記充電用スイッチング手段およびこれに続く前記放電用スイッチング手段のオンオフを、両者が同時にオンすることはない状態で繰り返して前記インダクタの誘起電力によって前記圧電素子を充電駆動するとともに、前記入力信号の減少時には前記放電用スイッチング手段およびこれに続く前記充電用スイッチング手段のオンオフを、両者が同時にオンすることはない状態で繰り返して前記インダクタの誘起電力を前記電源に回生する制御手段を設け、かつ前記制御手段（２）は、前記圧電素子（Ｐ）の出力電圧をフィードバックして前記入力信号（Ｖ*）と比較し、前記入力信号（Ｖ*）がフィードバック信号（Ｖｆ）よりも大きい場合に前記充電用スイッチング手段（１２）のオンオフを可能とし、前記入力信号（Ｖ＊）が前記フィードバック信号（Ｖｆ）よりも小さい場合に前記放電用スイッチング手段（１１）のオンオフを可能とするように設定されている。

上記カッコ内の符号は、後述する実施形態に記載の具体的手段との対応関係を参考的に示すものである。

以上のように、本発明の圧電素子の駆動装置によれば、インダクタを使用した簡易な構成で発音用の圧電素子によってオーディオ信号の再生を行いかつ車両搭載等の用途において消費電力も少なくすることができる。

駆動装置の全体構成を示すブロック図である。主回路の一例を示す回路図である制御回路の構成の一例を示すブロック図である。指令信号とフィードバック信号の波形の一例を示す図である。インダクタ電流と出力電圧の波形の一例を示す図である。

なお、以下に説明する実施形態はあくまで一例であり、本発明の要旨を逸脱しない範囲で当業者が行う種々の設計的改良も本発明の範囲に含まれる。

（第１実施形態）
図１に本発明の駆動装置の構成を示し、圧電素子Ｐを充放電駆動する主回路１と、主回路１の充放電を制御する制御回路２によって構成されている。制御回路には入力信号としてオーディオ信号Ｖ*が入力している。制御回路２からは放電信号Ｇ１と充電信号Ｇ２が主回路１へ出力される。圧電素子Ｐの端子間電圧（実際には後述するように分圧電圧）がフィードバック信号Ｖfとして主回路１から制御回路２へフィードバックされている。

主回路１の回路例を図２に示す。図２において、放電用スイッチング手段としてのＮ型ＭＯＳ電界効果トランジスタ（以下、単にＦＥＴという）１１と充電用スイッチング手段としてのＦＥＴ１２が、それぞれ一端たるソース１１１とドレイン１２１で直列に接続されている。ＦＥＴ１１の他端たるドレイン１１２は公知の発音体を駆動する圧電素子Ｐの高電位側端子に接続されている。ＦＥＴ１２の他端たるソース１２２は圧電素子Ｐの低電位側端子に接続されている。なお、圧電素子Ｐは電気等価的には静電容量である。各ＦＥＴ１１，１２には鎖線で示すように、これに並列に寄生ダイオード１１４，１２４が形成されており、各寄生ダイオード１１４，１２４はそのアノード側が各ＦＥＴ１１，１２のドレイン１１２，１２１に接続されている。なお、放電用ないし充電用の各スイッチング手段はＮＭＯＳＦＥＴに限られるものではない。

インダクタ１３が設けられて、その一端は、各ＦＥＴ１１，１２の互いに直列接続されたソース１１１及びドレイン１２１に接続されている。インダクタ１３の他端は電流供給用の電源Ｖinに接続されている。また、圧電素子Ｐの両端子間には一対の分圧抵抗１４，１５が接続されて、圧電素子Ｐの出力電圧が詳細を後述する制御回路２へフィードバックされている。なお、ＦＥＴ１２のソース１２２はアースされている。

図３には制御回路２の構成の一例をブロック図で示す。制御回路２には入力信号としてのオーディオ信号Ｖ*と、圧電素子Ｐからのフィードバック信号Ｖfが入力している。また制御回路２には充電用出力ゲート２１と放電用出力ゲート２２が設けられている。充電用出力ゲート２１の出力信号Ｇ２は主回路１のＦＥＴ１２のゲート１２３に入力しており、充電用出力ゲート２１から出力される「Ｈ」レベルの出力信号Ｇ２によってＦＥＴ１２が導通作動させられる。放電用出力ゲート２２の出力信号Ｇ１は主回路１のＦＥＴ１１のゲートに入力しており、放電用出力ゲート２２から出力される「Ｈ」レベルの出力信号Ｇ１によってＦＥＴ１１が導通作動させられる。

図３において、制御回路２には微分器２３が設けられて、入力信号（オーディオ信号）Ｖ*の変化状態が検知されている。すなわち、入力信号Ｖ*が増大方向にある場合には変化状態は正であるからコンパレータ２４から「Ｈ」レベルの第１充電指令信号２４ａが充電用出力ゲート２１に出力される。一方、入力信号Ｖ*が減少方向にある場合には変化状態は負であるからコンパレータ２４から「Ｈ」レベルの第１放電指令信号２４ｂが放電用出力ゲート２２に出力される。

この時、入力信号Ｖ*がフィードバック信号Ｖfより大きければコンパレータ２５から「Ｈ」レベルの第２充電指令信号２５ａが充電用出力ゲート２１に出力される。一方、入力信号Ｖ*がフィードバック信号Ｖfより小さければコンパレータ２５から「Ｈ」レベルの第２放電指令信号２５ｂがオフ遅延回路２６を介して放電用出力ゲート２２に出力される。オフ遅延回路を設けたことにより、入力信号Ｖ*がフィードバック信号Ｖfより大きくなっても暫くは第２放電指令信号が「Ｈ」レベルを維持して、後述する放電時の出力パルスのパルス幅が維持される。

さらに制御回路２には、入力信号Ｖ*とフィードバック信号Ｖfの差の絶対値に応じた電圧信号２７ａを発する自動電圧調整器（ＡＶＲ）２７が設けられて、電圧信号２７ａが電圧周波数変換器（ＶｆＣ）２８，２９へ入力している。そして、ＶｆＣ２８の出力パルス２８ａは充電用出力ゲート２１に、ＶｆＣ２９の出力パルス２９ａは放電用出力ゲート２２にそれぞれ入力している。ＶｆＣ２８，２９は入力電圧が高いほど高い周波数のパルスを出力するが、本実施形態ではＶｆＣ２８，２９の出力パルス２８ａ，２９ａのパルス幅は一定としてある。これにより、入力信号Ｖ*とフィードバック信号Ｖfの差が大きい過渡状態等においては、以下に説明する充電作動ないし放電作動が短時間で繰り返されて、フィードバック信号Ｖf（すなわち圧電素子Ｐの出力電圧）が入力信号Ｖ*に速やかに追従させられる。

このような構成の駆動装置の作動を以下に説明する。説明を簡易にするために入力信号Ｖ*が正弦波の場合を考える。入力信号Ｖ*の変化状態が正であり、入力信号Ｖ*がフィードバック信号Ｖfより大きい場合には第１充電指令信号２４ａおよび第２充電指令信号２５ａがいずれも「Ｈ」レベルになるから充電用出力ゲート２１が開き、この時の入力信号Ｖ*とフィードバック信号Ｖfの差の大きさに応じた周波数で出力パルス２８ａが充電用ゲート２１を経てＦＥＴ１２のゲート１２３へ出力される。出力パルス２８ａが入力している間、ＦＥＴ１２が導通してインダクタ１３に図２の[1]で示す電流が流れる。そして、出力パルス２８ａが終了してＦＥＴ１２が非導通となった瞬間にインダクタ１３に誘起電力が生じて図２の[2]で示す充電電流がＦＥＴ１１の寄生ダイオード１１４を経て圧電素子Ｐに流れ、圧電素子Ｐが充電され駆動される。

圧電素子Ｐの出力電圧（充電電圧）が上昇し、これに伴ってフィードバック信号Ｖfが入力信号Ｖ*よりも大きくなると第２充電指令信号２５ａが「Ｌ」レベルになって充電用ゲート２１は閉じられる。入力信号Ｖ*が再びフィードバック信号Ｖfよりも大きくなると、充電用出力ゲート２１が開いて出力パルス２８ａがＦＥＴ１２のゲート１２３へ出力され、出力パルス２８ａの終了時にインダクタ１３に誘起電力が生じて充電電流が圧電素子Ｐに流れ、圧電素子Ｐが充電され駆動される。この間の入力信号Ｖ*とフィードバック信号Ｖfの変化を図４の領域Ｘに示す。圧電素子Ｐの出力電圧とフィードバック信号Ｖfは比例しており、同じ変化を示す。これを図５（２）の領域Ｘに示す。さらに当該領域Ｘにおいて、この出力電圧変化をもたらすインダクタ電流の変化を図５（１）に示す。

一方、入力信号Ｖ*の変化状態が負になると、第１充電指令信号２４ａは「Ｌ」レベルになって充電用出力ゲート２１は閉じる。一方、第１放電指令信号２４ｂは「Ｈ」レベルになり、この時、入力信号Ｖ*がフィードバック信号Ｖfより小さい場合には第２放電指令信号２５ｂも「Ｈ」レベルになるから放電用出力ゲート２１が開き、この時の入力信号Ｖ*とフィードバック信号Ｖfの差の大きさに応じた周波数で出力パルス２９ａが放電用ゲート２２を経てＦＥＴ１１のゲート１１３へ出力される。出力パルス２９ａが入力している間、ＦＥＴ１１が導通して圧電素子Ｐからインダクタ１３に図２の[3]で示す放電電流が流れる。そして、出力パルス２９ａが終了してＦＥＴ１１が非導通となった瞬間にインダクタ１３に誘起電力が生じて図２の[4]で示す回生電流が電源Ｖinに供給される。

圧電素子Ｐの出力電圧が低くなり、これに伴ってフィードバック信号Ｖfが入力信号Ｖ*りも小さくなると第２放電指令信号２５ｂが「Ｌ」レベルになり、オフ遅延回路によって一定時間後に放電用ゲート２２が閉じられる。入力信号Ｖ*が再びフィードバック信号Ｖfよりも小さくなると、放電用出力ゲート２２が開いて出力パルス２９ａがＦＥＴ１１のゲート１１３へ出力され、出力パルス２９ａの終了時にインダクタ１３に誘起電力が生じて回生電流が電源Ｖinに供給される。この間の入力信号Ｖ*とフィードバック信号Ｖfの変化を図４の領域Ｙに示す。圧電素子Ｐの出力電圧とフィードバック信号Ｖfは比例しており、同じ変化を示す。これを図５（２）の領域Ｙに示す。さらに当該領域Ｙにおいて、この出力電圧変化をもたらすインダクタ電流の変化を図５（１）に示す。

このようにして圧電素子Ｐの出力電圧は入力信号Ｖ*の正弦波を階段状に近似したものとなる。したがって、入力信号Ｖ*が複数の正弦波の合成であるオーディオ信号である場合にも、圧電素子Ｐによって駆動される発音体からオーディオ信号の波形に応じた音が出力される。本実施形態の駆動装置によれば、インダクタ１３を利用した簡単な回路構成によって圧電素子Ｐを良好に駆動することができるとともに、電源Ｖinへの電力回生も行うから消費電力を小さく抑えることができる。

（他の実施形態）
上記実施形態ではＶｆＣ２８，２９の出力パルス幅を一定としたが、圧電素子Ｐの出力電圧値に応じて変化させても良く、これによれば出力電圧をより入力信号Ｖ*に近似させることができる。あるいは、ＶｆＣ２８，２９の出力パルス幅を圧電素子Ｐの出力電圧の交流分実効値と周波数に応じて変化させても同様の効果が得られる。

また、圧電素子の出力電圧の交流分実効値に応じて当該出力電圧の直流バイアス電圧を変化させても良く、これによれば装置の駆動効率を上げることができる。

上記実施形態ではインダクタ１３の誘起電力をＦＥＴ１１，１２の寄生ダイオード１１４，１２４を介して圧電素子Ｐや電源Ｖinに供給したが、寄生ダイオード１１４，１２４に対応するＦＥＴ１１，１２を導通作動させるようにすれば、装置の駆動効率を上げることができる。

上記実施形態では、圧電素子Ｐの出力電圧に応じたフィードバック信号Ｖfを入力信号Ｖ*と比較しているが、このフィードバック制御は必ずしも必要なものではない。

上記実施形態では制御回路２をハードウェアで構成したが、ソフトウェアで実現しても良い。

１…主回路、１１…ＮＭＯＳＦＥＴ（放電用スイッチング手段）、１１４…寄生ダイオード（ダイオード素子）、１２…ＮＭＯＳＦＥＴ（充電用スイッチング手段）、１２４…寄生ダイオード（ダイオード素子）、１３…インダクタ、２…制御回路（制御手段）、Ｐ…圧電素子。

Claims

一端で互いに直列に接続された放電用スイッチング手段と充電用スイッチング手段、および直列接続された前記一端に一端が接続されたインダクタを備え、前記放電用スイッチング手段の他端は発音体の圧電素子の高電位側に接続されるとともに、前記充電用スイッチング手段の他端は前記圧電素子の低電位側に接続され、かつ前記放電用スイッチング手段にはその他端にアノード側を向けてダイオード素子を並列に接続するとともに、前記充電用スイッチング手段にはその他端にカソード側を向けてダイオード素子を並列に接続し、前記インダクタの他端は電流供給用の電源に接続され、かつ、入力信号の増大時には前記充電用スイッチング手段のオンオフを繰り返して前記インダクタの誘起電力によって前記圧電素子を充電駆動するとともに、前記入力信号の減少時には前記放電用スイッチング手段のオンオフを繰り返して前記インダクタの誘起電力を前記電源に回生する制御手段を設け、かつ前記制御手段は、前記圧電素子の出力電圧をフィードバックして前記入力信号と比較し、前記入力信号がフィードバック信号よりも大きい場合に前記充電用スイッチング手段のオンオフを可能とし、前記入力信号が前記フィードバック信号よりも小さい場合に前記放電用スイッチング手段のオンオフを可能とするように設定されている圧電素子の駆動装置。
前記放電用スイッチング手段および前記充電用スイッチング手段としてそれぞれＭＯＳトランジスタを使用し、前記ダイオード素子としてそれぞれＭＯＳトランジスタの寄生ダイオードを使用した請求項１に記載の圧電素子の駆動装置。
一端で互いに直列に接続された放電用スイッチング手段と充電用スイッチング手段、および直列接続された前記一端に一端が接続されたインダクタを備え、前記放電用スイッチング手段の他端は発音体の圧電素子の高電位側に接続されるとともに、前記充電用スイッチング手段の他端は前記圧電素子の低電位側に接続され、前記インダクタの他端は電流供給用の電源に接続され、かつ、入力信号の増大時には前記充電用スイッチング手段およびこれに続く前記放電用スイッチング手段のオンオフを、両者が同時にオンすることはない状態で繰り返して前記インダクタの誘起電力によって前記圧電素子を充電駆動するとともに、前記入力信号の減少時には前記放電用スイッチング手段およびこれに続く前記充電用スイッチング手段のオンオフを、両者が同時にオンすることはない状態で繰り返して前記インダクタの誘起電力を前記電源に回生する制御手段を設け、かつ前記制御手段は、前記圧電素子の出力電圧をフィードバックして前記入力信号と比較し、前記入力信号がフィードバック信号よりも大きい場合に前記充電用スイッチング手段のオンオフを可能とし、前記入力信号が前記フィードバック信号よりも小さい場合に前記放電用スイッチング手段のオンオフを可能とするように設定されている圧電素子の駆動装置。